Nothing Special   »   [go: up one dir, main page]

JP4519512B2 - 半導体装置の作製方法、除去方法 - Google Patents

半導体装置の作製方法、除去方法 Download PDF

Info

Publication number
JP4519512B2
JP4519512B2 JP2004132677A JP2004132677A JP4519512B2 JP 4519512 B2 JP4519512 B2 JP 4519512B2 JP 2004132677 A JP2004132677 A JP 2004132677A JP 2004132677 A JP2004132677 A JP 2004132677A JP 4519512 B2 JP4519512 B2 JP 4519512B2
Authority
JP
Japan
Prior art keywords
reaction product
conductive layer
mask
etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004132677A
Other languages
English (en)
Other versions
JP2005317699A (ja
JP2005317699A5 (ja
Inventor
悟 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004132677A priority Critical patent/JP4519512B2/ja
Priority to US11/099,628 priority patent/US7432211B2/en
Priority to CN2005100684632A priority patent/CN1691292B/zh
Publication of JP2005317699A publication Critical patent/JP2005317699A/ja
Publication of JP2005317699A5 publication Critical patent/JP2005317699A5/ja
Application granted granted Critical
Publication of JP4519512B2 publication Critical patent/JP4519512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に導電層の形成方法に関する。
半導体装置の製造において、配線は、導電層を形成した後に、レジストをマスクとしてその導電層をエッチングすることによって所望の形状に形成される。
導電層のエッチングには、ドライエッチング法がよく用いられる。ドライエッチング法は、プラズマ放電によって励起された活性種を、バイアスを印加することによって被処理物の方に引きつけ、活性種と被処理物とを反応させて被処理物をエッチングする方法である。このようなドライエッチング法を用いて導電層をエッチングするとき、活性種と導電層との反応によって反応生成物が形成される。反応生成物の多くは、エッチング処理中に排気されるが、一部はマスクとして用いているレジストに付着する。そして、レジストに付着した反応生成物の多くは、通常、マスクとして用いているレジストを除去すると共に除去されるが、一部の反応生成物は、導電層上に垂直方向に立った状態で付着したまま残る。このように、導電層上に残った反応生成物は、半導体装置の不良を引き起こすことがあるため、除去する必要がある。しかし、ドライエッチング法のような異方性の高いエッチングでは、導電層上に垂直方向に立った状態で付着した反応生成物を除去するのは困難であった。
そして、このような問題を解決するために、例えば特許文献１では、無水弗酸ベーパー処理を利用して反応生成物を除去する半導体装置の製造方法について開示されている。
しかし、特許文献１のような方法によって反応生成物を除去するには、無水弗酸ベーパー処理をするための装置を新たに設ける必要があり、製造装置に係るコストが増大する。その為、より簡単に反応生成物を除去できるような半導体装置の製造方法について開発する必要があった。
特開平９−２１３７０３
本発明は、導電層をエッチングしたときに形成される反応生成物を除去できる半導体装置の製造方法について提供することを課題とする。
本発明の半導体装置の製造方法の一は、反応生成物の厚さが、プラズマ放電によって励起された活性種が加速される方向に対して薄くなるように、導電層の上に垂直方向に延びるように付着した反応生成物を倒す工程を有する。
本発明の半導体装置の製造方法の一は、導電層に垂直方向に延びるように付着した反応生成物を水平方向または斜め方向に倒した後、これをエッチングすることを特徴としている。
なお、反応生成物は、導電層をエッチングしたときに生成される。また、垂直方向、水平方向、斜め方向とは、それぞれ基板面に対し垂直な方向と水平な方向と斜めな方向とを表す。
本発明の半導体装置の製造方法の一は、形状化されたマスクを表面に有する導電層を、導電層の側壁に反応生成物を付着させながらエッチングする工程を有する。そして、エッチングした後、さらにマスクを選択的に溶解する液体組成物を用いて処理し、マスクを除去すると共に、導電層に垂直方向に延びるように付着した反応生成物を、基板に対し水平方向または斜め方向に倒す工程を有する。そして、液体組成物で処理した後、酸素ガスとハロゲン化物ガスとを混合したガスを用いて反応生成物をエッチングする工程を有する。
本発明によって、導電層を形成するためのドライエッチングにおいて生じた反応生成物に起因した不良の発生を防ぐことができ、良好な動作をする半導体装置を得ることができる。
以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の半導体装置の製造方法について、図１（Ａ）〜（Ｇ）、図２（Ａ）〜（Ｄ）を用いて説明する。
先ず、基板１０１上に、絶縁層１０２を形成する。ここで、基板１０１について特に限定はなく、ガラス、石英等を材料とした基板の他、プラスチック等を材料とした可撓性を有する基板を用いることができる。また、絶縁層１０２についても特に限定はなく、酸化珪素、または酸素を含む窒化珪素等を用いて形成することができる。
次に、絶縁層１０２上に非晶質の半導体層を成膜した後、これをレーザ光照射、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、またはファーネスを用いた熱処理等によって結晶化し、さらに所望の形状に加工して半導体層１０３を形成する。ここで、半導体層１０３の形成方法について特に限定はなく、以上に記載したような方法の他、高温条件下でのＣＶＤによって成膜した結晶質の半導体層を、所望の形状に加工する方法であってもよい。
なお、半導体層１０３若しくは所望の形状に加工する前の非晶質または結晶質の半導体層に対し、トランジスタの閾値を調節するための不純物の添加を行ってもよい。このとき、添加する不純物は、燐や砒素等のＮ型の不純物でもよいし、ボロン等のＰ型の不純物でもよい。
次に、半導体層１０３を覆うように絶縁層１０４を成膜する。絶縁層１０４について特に限定はなく、酸化珪素や窒化珪素、酸素を含む窒化珪素等を用いて形成することができる。また、形成方法についても特に限定はなく、ＣＶＤ法やスパッタ法等を用いて形成することができる。また、絶縁層１０４は、単層または多層のいずれでも構わない。
次に、絶縁層１０４上に導電層１０５を形成する。導電層１０５について特に限定はなく、タングステンやモリブデン、アルミニウム、窒化タングステン、窒化タンタル等を用いることができる。なお、導電層１０５は単層でも多層でもよい。
次に導電層１０５上に、感光性樹脂を成膜した後、これをフォトリソグラフィによって所望の形状に加工し、感光性樹脂から成るマスク１０６を形成する。ここで、感光性樹脂について特に限定はなく、レジストや感光性のアクリル等を用いることができる。フォトリソグラフィの光源について特に限定はないが、チャネル長の短い微細なトランジスタを作製するときはｉ線等の波長の短い光を光源として用いることが好ましい。
次に、導電層１０５を選択的にエッチングする。エッチングには、異方性の高いドライエッチングを用いることが好ましい。なお、ドライエッチングの方式について特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の他、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。なお、微細な形状に加工したいときは、ＩＣＰ方式やＣＣＰ方式、ＥＣＲ方式等の高密度なプラズマを生成させることができる方式が好ましい。また、エッチングしたときに生成された反応生成物がエッチング後に残った導電層１０７の側壁に付着するように、基板１０１を載置する電極の温度、またはプロセスガスの供給量、圧力等を適宜選択してエッチングすることが好ましい。これによって、エッチング後に残った導電層１０７の側壁がエッチングされて窪んだ形状になってしまうことを防ぐことができる。つまり、導電層１０７の側壁に付着した反応生成物１０８は導電層１０７の保護膜として機能する。なお、反応生成物１０８の膜厚（基板１０１面に対し垂直な方向の厚さ）は、０．１〜１０ｎｍとすることが好ましく、１〜５ｎｍとすることがより好ましい。これによって、マスク１０６を除去したときに反応生成物１０８が倒れやすくなり、また導電層１０７も保護することができる。なお、反応生成物は、感光性樹脂から成るマスク１０６にも付着する。
次に、導電層１０７を形成した後の基板１０１を感光性樹脂を選択的に溶解できる液体組成物によって処理し、マスク１０６を除去する。なお、液体組成物について特に限定はなく、剥離液等を用いることができる。これによって、マスク１０６が除去される。また、液体組成物による処理と、その後の洗浄処理によって導電層１０７に付着したまま残った反応生成物１０８は、導電層１０７または絶縁層１０４上に、水平方向若しくは斜め方向に倒れる。なお、洗浄処理の後、さらに超音波（１０〜１００ｋＨｚ）またはメガソニック（０．７〜１．０ＭＨｚ）等の音波エネルギーを印加しながら水等の溶液による処理を行ってもよい。これによって反応生成物１０８がより倒れ易くなる。また、感光性樹脂から成るマスク１０６の表面全体が反応生成物によって覆われ、液体組成物と感光性樹脂とが接触しにくいときは、アッシング処理等をした後、液体組成物によって感光性樹脂を除去しても構わない。
次に、酸素ガスとハロゲン化物ガスとを混合したガスをプロセスガスとして用いて、反応生成物１０８をエッチングする。ここで、エッチングには、異方性の高いドライエッチングを用いることが好ましい。なお、ドライエッチングの方式について特に限定はなく、誘導結合型プラズマ（ＩＣＰ）方式の他、容量結合型プラズマ（ＣＣＰ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ）方式、反応イオンエッチング（ＲＩＥ）方式等を用いることができる。なお、ハロゲン化物ガスについて特に限定はなく、四弗化炭素ガスや塩素ガス等を用いることができる。導電層１０７上または絶縁層１０４上に倒れた反応生成物１０８の膜厚は、加速された活性種が進む方向に対して薄い為、容易にエッチングされる。なお、反応生成物１０８のうち、導電層１０７の側壁に付着した部位については、加速された活性種が進む方向に対して厚い為、エッチングされずに残ることがある。しかし、反応生成物１０８には金属元素が含まれており導電性を有するため、当該部位は、導電層１０７と共にトランジスタのゲート電極等として用いることができる。
次に、Ｎチャネル型トランジスタが形成される部位を感光性樹脂等から成るマスク１０９で覆い、Ｐチャネル型トランジスタの活性層として機能させる半導体層１０３に対し選択的にＰ型の不純物を高濃度で添加し、高濃度のＰ型不純物領域１１４を含む半導体層１０３ｂを形成する。ここで、Ｐ型の不純物について特に限定はなく、ボロン等を用いることができる。なお、導電層１０７（側壁に反応生成物が付着しているものを含む。）もマスクとして用いるため、半導体層１０３ｂのうち、導電層１０７に覆われた部位には不純物は添加されない。これによって、Ｐチャネル型トランジスタのソースまたはドレインとして機能する不純物領域を形成することができる。また、不純物添加後は、マスク１０９を除去する。
次に、導電層１０７をマスクとしてＮ型不純物を半導体層１０３に低濃度で添加し、低濃度のＮ型不純物領域１１５を形成する。ここで、Ｎ型不純物について特に限定はなく、燐や砒素等を用いることができる。
次に、導電層１０７等を覆う絶縁層を形成した後、これを異方性のエッチングによって加工し、導電層１０７の側壁に自己整合的にサイドウォール１１０を形成する。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。
次に、Ｐチャネル型トランジスタが形成された部位を感光性樹脂等から成るマスク１１１で覆い、Ｎチャネル型トランジスタの活性層として機能させる半導体層１０３に対し選択的にＮ型の不純物を高濃度で添加し、高濃度のＮ型不純物領域１１６を含む半導体層１０３ａを形成する。ここで、Ｎ型の不純物について特に限定はなく、燐や砒素等を用いることができる。なお、導電層１０７（側壁に反応生成物が付着しているものを含む。）もマスクとして用いるため、半導体層１０３ａのうち、導電層１０７に覆われた部位には不純物は添加されない。これによって、Ｎチャネル型トランジスタのソースまたはドレインとして機能する不純物領域を形成することができる。また、不純物添加後は、マスク１１１を除去する。
以上のようにして、半導体層１０３ａと絶縁層１０４と導電層１０７とを含むＮチャネル型トランジスタと、半導体層１０３ｂと絶縁層１０４と導電層１０７とを含むＰチャネル型トランジスタとを作製することができる。なお、本形態では、Ｎチャネル型トランジスタは、低濃度の不純物領域を含むＬＤＤ型のトランジスタであり、Ｐチャネル型トランジスタは、シングルドレイン型のトランジスタであるが、トランジスタの構造について特に限定はない。従って、Ｎチャネル型トランジスタとＰチャネル型トランジスタとは、それぞれ異なる構造であってもよいし、同じ構造であってもよい。また、必ずしもサイドウォールを利用して形成したＬＤＤ型トランジスタでなくてもよい。
次に、導電層１０７等を覆う絶縁層１１２を形成する。絶縁層１１２は、層間絶縁層として機能する。絶縁層１１２について特に限定はなく、酸化珪素、窒化珪素、酸素を含む窒化珪素等の無機物の他、アクリルやポリイミド等の有機物を用いて形成することができる。また、絶縁層１１２は単層または多層のいずれでも構わない。また、絶縁層１１２の形成前または形成後に、先の工程で添加した不純物を活性化するための熱処理または水素化処理を適宜行ってもよい。また、絶縁層１１２を多層で形成するときは、或る一の層を形成後、その層と積層する他の層を形成前に熱処理を行ってもよい。
次に、絶縁層１１２を貫通して半導体層１０３ａ、１０３ｂに至るコンタクトホールを形成する。そして、コンタクトホールを有する絶縁層１１２を覆う導電層を形成した後、これを所望の形状に加工し、トランジスタに信号を送るための配線１１３を形成する。
なお、配線１１３上に、絶縁層をもうけ、その絶縁層の上にさらに別の配線を形成し、多層配線を含む半導体装置を製造してもよい。
以上のようにして、半導体装置を製造することによって、導電層を形成するためのドライエッチングにおいて生じた反応生成物に起因した不良の発生を防ぐことができ、良好な動作をする半導体装置を得ることができる。また、本発明の半導体装置の製造方法は、新たに装置を用意する必要がなく既存の装置を用いて実施することができる。
（実施の形態２）
本発明の半導体装置の製造方法について、図３（Ａ）〜（Ｇ），図４（Ａ）、（Ｂ）を用いて説明する。
先ず、基板２０１上に絶縁層２０２を形成した後、絶縁層２０２上に半導体層２０３を形成する。さらに、半導体層２０３を覆う絶縁層２０４を形成する。なお、基板２０１、絶縁層２０２、半導体層２０３、絶縁層２０４は、それぞれ実施の形態１に記載の基板１０１、絶縁層１０２、半導体層１０３、絶縁層１０４と同様にして形成すればよい。
次に、絶縁層２０４上に導電層２０５ａを形成し、さらに導電層２０５ａ上に導電層２０５ｂを形成する。導電層２０５ａについて特に限定はないが、導電層２０５ａを貫通して不純物を添加することができる厚さに調節することが好ましい。また、絶縁層２０４との密着性が良い層であることが好ましい。具体的には、窒化タンタルや窒化チタン、窒化タングステン等を１０〜３０ｎｍの厚さで成膜したもの等を用いることができる。また、導電層２０５ｂについても特に限定はないが、アルミニウムやタングステン、モリブデン等の抵抗値の低い物質を用いて形成することが好ましい。
次に、導電層２０５ｂ上に、感光性樹脂を成膜した後、これをフォトリソグラフィによって所望の形状に加工し、感光性樹脂から成るマスク２０６を形成する。
次に、導電層２０５ｂを選択的にエッチングして所望の形状に加工された導電層２０７ｂを形成する。エッチングには、異方性の高いエッチングを用いることが好ましい。なお、ドライエッチングの方式について特に限定はなく、誘導結合型プラズマ（ＩＣＰ）方式の他、容量結合型プラズマ（ＣＣＰ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ）方式、反応イオンエッチング（ＲＩＥ）方式等を用いることができる。なお、微細な形状に加工したいときは、ＩＣＰ方式やＣＣＰ方式、ＥＣＲ方式等の高密度なプラズマを生成させることができる方式が好ましい。また、導電層２０５ｂのエッチングは、実施の形態１における導電層１０５のエッチングと同様の要領で行えばよい。本形態においても、実施の形態１と同様に導電層２０７ｂの側壁には、反応生成物２０８を付着させる。これによって導電層２０７ｂの側壁がエッチングされて窪んだ形状となることを防ぐことができる。また、マスク１０６と同様にマスク２０６にも反応生成物が付着する。
次に、導電層２０７ｂを所望の形状に加工した後の基板２０１を感光性樹脂を選択的に溶解できる液体組成物によって処理し、感光性樹脂から成るマスク２０６を除去する。なお、マスク２０６を除去する工程は、実施の形態１で記載したマスク１０６の除去と同様の要領で行えばよい。液体組成物による処理と、導電層２０７ｂに付着したまま残った反応生成物２０８は、導電層２０７ｂまたは絶縁層２０４上に、水平方向若しくは斜め方向に倒れる。なお、洗浄処理の後、さらに超音波（１０〜１００ｋＨｚ）またはメガソニック（０．７〜１．０ＭＨｚ）等の音波エネルギーを印加しながら水等の溶液による処理を行ってもよい。これによって反応生成物２０８がより倒れ易くなる。
次に、酸素ガスとハロゲン化物ガスとを混合したガスをプロセスガスとして用いて、反応生成物２０８をエッチングする。エッチングには、異方性の高いエッチングを用いることが好ましい。なお、ドライエッチングの方式について特に限定はなく、誘導結合型プラズマ（ＩＣＰ）方式の他、容量結合型プラズマ（ＣＣＰ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ）方式、反応イオンエッチング（ＲＩＥ）方式等を用いることができる。また、本工程は、実施の形態１に記載の反応生成物１０８をエッチングする工程と同様の要領で行えばよい。本工程においても、ハロゲン化物ガスについて特に限定はなく、四弗化炭素ガスや塩素ガス等を用いることができるが、導電層２０５ａがエッチングされにくいガスを用いることが好ましい。導電層２０７ｂ上または絶縁層２０４上に倒れた反応生成物２０８の膜厚は、加速された活性種が進む方向に対して薄い為、容易にエッチングされる。
次に、導電層２０７ｂをマスクとして半導体層２０３にＮ型の不純物を低濃度で添加する。Ｎ型の不純物としては燐や砒素などを用いることができる。不純物は、導電層２０５ａと絶縁層２０４とを貫通して半導体層２０３に添加され、低濃度の不純物領域２１４が半導体層２０３に形成される。
次に、導電層２０５ａ、２０７ｂ等を覆う絶縁層を形成した後、これを異方性のエッチングによって加工し、導電層２０７ｂの側壁に自己整合的にサイドウォール２１０を形成する。ここで、絶縁層について特に限定はなく、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化珪素であることが好ましい。
次に、導電層２０７ｂとサイドウォール２１０とをマスクとして導電層２０５ａを選択的にエッチングし、導電層２０７ａを形成する。これにより、導電層２０７ａと導電層２０７ｂとが、積層して成るゲート電極を形成することができる。なお、導電層２０７ａの表面積は導電層２０７ｂの表面積よりも大きく、二層が積層した部分の断面は、逆Ｔ字型のように成っている。
次に、導電層２０７ａとサイドウォール２１０とをマスクとして半導体層２０３にＮ型の不純物を高濃度で添加する。Ｎ型の不純物としては燐や砒素などを用いることができる。不純物は、絶縁層２０４を貫通して半導体層２０３に添加され、高濃度の不純物領域２１５が半導体層２０３に形成される。
以上のようにして、半導体層２０３と絶縁層２０４と導電層２０７ａと導電層２０７ｂとから成るＮチャネル型のトランジスタが作製される。以上のようにして、導電層２０７ａと低濃度の不純物領域２１４とが重畳したＬＤＤ構造のトランジスタを作製することができる。また、本形態のように、Ｎチャネル型のトランジスタのみを形成してもよいし、実施の形態１のように、マスクを用いて、Ｐ型の不純物とＮ型の不純物とをそれぞれ異なる領域に添加し、Ｐチャネル型のトランジスタとＮチャネル型のトランジスタとの両方を作製してもよい。
次に、導電層２０７ａ、２０７ｂ等を覆う絶縁層２１２を形成する。絶縁層２１２は、層間絶縁層として機能する。なお絶縁層２１２は、実施の形態１で記載した絶縁層１１２と同様の要領で形成すればよい。また、実施の形態１に記載したのと同様の要領で、添加した不純物を活性化するための熱処理や水素化処理をする。
次に、絶縁層２１２を貫通して半導体層２０３に至るコンタクトホールを形成する。そして、コンタクトホールを有する絶縁層２１２を覆う導電層を形成した後、これを所望の形状に加工し、トランジスタに信号を送るための配線２１３を形成する。
なお、配線２１３上に、絶縁層をもうけ、その絶縁層の上にさらに別の配線を形成し、多層配線を含む半導体装置を製造してもよい。
以上のようにして、半導体装置を製造することによって、導電層を形成するためのドライエッチングにおいて生じた反応生成物に起因した不良の発生を防ぐことができ、良好な動作をする半導体装置を得ることができる。また、本発明の半導体装置の製造方法は、新たに装置を用意する必要がなく既存の装置を用いて実施することができる。
（実施の形態３）
本発明の半導体装置の製造方法を用いることによって歩留まり良く集積回路を製造することができる。本形態では、本発明を適用して製造した中央演算処理装置（ＣＰＵ）について図５（Ａ）を用いて説明する。
図５（Ａ）は、中央演算処理装置のブロック図である。図５において、５０１はデータ・バスであり、命令、または演算結果若しくは演算に用いる値を入出力する機能を有する。５０２はアドレスバスであり、メモリ空間またはＩ／Ｏ空間のアドレスを入出力する機能を有する。５０３はインストラクション・レジスタであり、命令をいったん格納する機能を有する。５０４はインストラクション・デコーダであり、命令を解析する機能を有する。５０５はＡＬＵであり、算術演算や論理演算を行う機能を有する。５０６はレジスタ・アレイであり、ＣＰＵ内部で用いるメモリである。５０７はＣＰＵタイミングコントローラであり、インストラクション・デコーダからの信号を受けて各制御信号を生成する機能を有する。５０８はデータ・バス・インターフェイスであり、ＣＰＵ内部のデータ・バスとＣＰＵ外部のデータ・バスとの間のインターフェイス機能を有する。５０９はアドレス・バッファであり、アドレス出力の制御とバッファとしての機能とをする。
図５（Ａ）のような中央演算処理装置に含まれる回路は、実施の形態１または実施の形態２で示したような本発明の半導体装置の製造方法を用いて製造されたものである。なお、中央演算処理装置のブロック構成について特に限定はなく、上記に示した機能と異なる機能を有するブロックを、さらに有するものであってもよい。
本形態の中央演算処理装置のように本発明を適用して作製しされた半導体装置は、配線を形成するためのドライエッチングの際に付着した反応生成物の残渣に起因した不良が少なく良好な動作特性を示す。
また、図５（Ｂ）は、本発明を適用して作製した半導体装置を実装することによって完成したコンピュータの図である。なお、コンピュータの形態等について特に限定はなく、図５（Ｂ）に示したような表示部３００３と本体３００１とキーボード３００４が一体となったものの他、表示部と本体とが別になったものでもよい。本体３００１の内部には図５（Ａ）に示した中央演算処理装置を含む演算用ボードが備えられている。これによって、演算処理の誤動作がなく、良好な動作特性を示すコンピュータを得ることができる。
本発明を適用した半導体装置は、以上に述べたコンピュータの他、カーナビゲーション装置や、携帯型情報端末装置等の電子機器に実装しても構わない。これによって、演算処理の誤動作がなく、良好な動作特性を示す電子機器を得ることができる。
（実施の形態４）
本発明の半導体装置の製造方法を用いた集積回路フィルムの作製方法の一態様について図８（Ａ）〜（Ｄ）を用いて説明する。
先ず、基板７０１上に、剥離層７２１を形成する。ここで、基板７０１について特に限定はなく、ガラス、石英等を材料とした基板の他、プラスチック等を材料とした可撓性を有する基板を用いることができる。また、剥離層７２１についても特に限定はないが、珪素等を用いて形成することができる。
次に剥離層７２１の上に、次に、剥離層７２１の上に絶縁層７２２を形成する。絶縁層７２２について特に限定はなく、酸化珪素、窒化珪素、酸素を含む窒化珪素等を用いて形成することができる。また絶縁層７２２は単層でも多層でも構わない。
次に、絶縁層７２２上に、実施の形態１における絶縁層１０２から配線１１３迄の製造方法と同じ方法で素子層７２３を作製する。なお、素子としては、トランジスタの他、記憶素子や、容量等の回路素子をさらに設けてもよい。また、実施の形態１に記載した作製方法に限らず、実施の形態２における絶縁層２０２から配線２１３迄の製造方法と同様の製造方法によって素子などを形成してもよい。
次に、素子層７２３に含まれる配線１１３の一部が露出するように開口部が設けられた絶縁層７２４を、素子層７２３を覆うように形成する。なお、図８において、図１、２に示したものとと同じものについては同一の符号を用いて表している。
次に、素子層７２３と絶縁層７２４を貫通して剥離層７２１に至る開口部を設ける。
次に、素子層７２３と絶縁層７２４を貫通するように設けられた開口部に溶液または気体を拡散させて剥離層７２１を選択的にエッチングする。エッチングの方法について特に限定はなく、例えば、剥離層７２１が珪素で形成されているときは、ＣｌＦ3ガスの他、三フッ化臭素（ＢｒＦ3）若しくは一フッ化ヨウ素（ＩＦ）等の気体、又はＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）等の液体を用いて剥離層７２１を除去することができる。このように剥離層７２１が除去されることによって素子層７２３と基板７０１とは分離する。
次に、アンテナ７４１が設けられた絶縁層７４２を、導電性粒子７４４を含む異方性導電接着剤７４３を用いて絶縁層７２４上に貼り付ける。なお、アンテナ７４１の一部は絶縁層７４２に設けられた開口部から露出しており、絶縁層７２４に設けられた開口部から露出した配線１１３と、絶縁層７４２に設けられた開口部から露出したアンテナ７４１とは電気的に接続する。
以上のようにして、様々なデータを書き込みまたは読み出しすることができる集積回路チップを作製することができる。なお、絶縁層７２２には、プラスチック製フィルム等の支持体を貼り付けてもよい。
本形態の集積回路フィルムのように本発明を適用して作製しされた半導体装置は、配線を形成するためのドライエッチングの際に付着した反応生成物の残渣に起因した不良が少なく良好な動作特性を示す。
以上のような本発明を適用して製造した集積回路チップは、身分証明書等の物品に実装される。そして、名前、血液型、身長、体重、住所等の個人情報等の書き込みまたは読み込みに用いられる。なお、身分証明書に限らず、その他の物品、例えば食品の包装容器に実装し、食品の生産地、生産者、原料の生産地、製造年月日等の情報を管理する為に用いてもよい。
このように、本発明の集積回路チップが実装されることによって、誤動作がなく安全にデータを処理できる物品を得ることができる。
本発明の効果について調べた実験について図６（Ａ）〜（Ｅ）を用いて説明する。
実験には、図６（Ａ）に示すように、基板６０１上に、絶縁層６０２と、導電層６０３と導電層６０４とが順に積層した試料を用いた。ここで、基板６０１はガラスを材料としたものである。絶縁層６０２は、酸化珪素から成り、１１５ｎｍの厚さと成るようにＣＶＤ法によって成膜されたものである。また、導電層６０３は、窒化タンタルから成り、３０ｎｍの厚さと成るようにスパッタ法によって成膜されたものである。また、導電層６０４は、タングステンから成り、３７０ｎｍの厚さと成るようにスパッタ法によって成膜されたものである。
先ず、導電層６０４の上に、スピンコート法を用いて成膜したｉ線用のレジストをフォトリソグラフィによって加工し、レジストから成るマスク６０５を形成した（図６（Ｂ））。なお、レジストの成膜は、レジストの膜厚が１μｍとなるように回転数等を調節して行った。また、フォトリソグラフィにおいて、光源にはｉ線（波長３６５ｎｍ）を用いた。形成したマスクは、一辺の長さが０．４μｍ〜１．０μｍの線状パターンが複数配置された、所謂ラインアンドスペースと言われるパターンのものである。また形成したマスク６０５において、テーパー角（導電層６０４の表面とレジストから成るマスク６０５の側壁とが成す角）は、８０°〜９０°であった。
次に、ＩＣＰ方式のドライエッチング装置を用いて導電層６０４を選択的にエッチングした。なお、プロセスガスとして、塩素（Ｃｌ2）ガス、四弗化炭素（ＣＦ4）ガス、酸素（Ｏ2）ガスを混合したガスを用いた。そして、塩素ガスが５０ｓｃｃｍ、四弗化炭素ガスが５０ｓｃｃｍ、酸素ガスが２０ｓｃｃｍとなるようにそれぞれのガス流量を調節して、処理用のチャンバー内に供給した。また、チャンバー内は１．５Ｐａの圧力で保持されるように調節した。また、ＩＣＰの電力が５００Ｗ、下部電極側のバイアス電力が２０Ｗとなるように、それぞれ電力を調節した。また、下部電極の温度は、７０℃（エッチング処理開始前の設定値）となるように、調節した。なお、下部電極上に、基板６０１が載置された状態で処理される。処理は、プラズマの発光強度を観測したときのプラズマ発光強度の変化からエッチング終点を検出できる迄行った。なお、本実施例では、７７７ｎｍの波長の発光強度を観測した。
以上のような条件で、導電層６０４をドライエッチングすることによって、レジストからなるマスク６０５、およびエッチング後に残った導電層６０４の側壁には、処理中に生成される反応生成物６０７が付着する。ここで、反応生成物６０７が導電層６０４の側壁に付着することによって、導電層６０４の側壁がエッチングされて窪んだ形状になってしまうことを防ぐことができる。
次に、反応イオンエッチング（ＲＩＥ）方式のドライエッチング装置を用いて、試料をアッシングした。なお、プロセスガスとしては酸素ガスを用い、１００ｓｃｃｍの流量で処理用のチャンバー内に供給されるように調節した。また、チャンバー内は６６．５Ｐａの圧力で保持されるように調節した。また、下部電極側のバイアス電力は２００Ｗとなるように調節した。以上の様な条件で、３０秒間処理した。次に、剥離液（Ｎ３００、長瀬産業株式会社製）を用いて、試料を処理した。そして剥離液で処理した後、バッチ式の洗浄によって剥離液を除去した。これによって、レジストから成るマスク６０５と、反応生成物６０７の多くは除去された。しかし、一部の反応生成物６０７は、図６（Ｄ）のように、導電層６０３上または導電層６０４上に倒れ、導電層６０３上または導電層６０４上に付着して残った。図７（Ａ）は、以上のような処理を行った試料を測長走査型電子顕微鏡（型番：Ｓ−７８００Ｍ、日立製作所製）を用いて１μｍの幅（設計長）の線状のパターンを４万倍の倍率で撮影したＳＥＭ画像の図である。図７（Ａ）において線状パターンの輪郭は破線８０２ａで表わされている。図７（Ａ）から、測長走査型電子顕微鏡によって導電層の横側に黒く映った反応生成物（長方形の破線８０１ａで囲まれている。）を線状パターンの左側に確認できることが分かる。なお、以上に示したのと同じ処理を行って作製した別の試料について、透過型電子顕微鏡（ＴＥＭ）を用いて反応生成物を特定し、反応生成物に含まれる元素をエネルギー分散型Ｘ線分光法（ＥＤＸ）によって調べた結果、タングステンやタンタル、アルミなどの金属元素を含むことが分かった。
次に、誘導結合型プラズマ（ＩＣＰ）方式のドライエッチング装置を用いて、試料を処理し、導電層６０３または導電層６０４上に倒れた反応生成物をエッチングした。ここで、プロセスガスとしては塩素ガスと酸素ガスとを混合したガスを用いた。そして、塩素ガスが５ｓｃｃｍ、酸素ガスが７５ｓｃｃｍとなるようにそれぞれのガス流量を調節して、処理用のチャンバー内に供給した。また、チャンバー内は１．９Ｐａの圧力で保持されるように調節した。また、ＩＣＰの電力が５００Ｗ、下部電極側のバイアス電力が１００Ｗとなるように、それぞれ電力を調節した。これによって、プラズマ放電によって励起され、バイアス電力の印加によって加速された活性種は、試料の基板面に対し、垂直方向に進む。なお、処理時間は３０秒とした。
塩素ガスと酸素ガスとを混合したガスをプロセスガスとして用いたドライエッチング後の試料を４万倍の倍率で測長走査型電子顕微鏡を用いて撮影したＳＥＭ画像の図を図７（Ｂ）に示す。なお、図７（Ａ）のＳＥＭ画像と図７（Ｂ）のＳＥＭ画像とは、同じ試料の同じ部位を観察したものである。図７（Ｂ）において線状パターンの輪郭は破線で８０２ｂ表わされている。これによって、図７（Ａ）において長方形の破線８０１ｂで囲まれた領域に黒く映っていたものが無くなっており、導電層６０３または導電層６０４上に付着した反応生成物を除去することができたことがわかる。これは、反応生成物６０７が倒れたことによって、プラズマ放電によって励起された活性種がバイアス印加によって加速される方向に対し、反応生成物の膜厚が薄くなったことによりエッチングが容易になったためである。
本発明の半導体装置の作製方法について説明する図。 本発明の半導体装置の作製方法について説明する図。 本発明の半導体装置の作製方法について説明する図。 本発明の半導体装置の作製方法について説明する図。 本発明を適用して作製した中央演算処理回路のブロック図とそれを実装した電子機器の図。 本発明の効果について確認するための実験について説明する図。 本発明の効果について確認するための実験において撮影したＳＥＭ画像の図。 本発明を適用した集積回路チップの作製方法について説明する図。
符号の説明
１０１ 基板
１０２ 絶縁層
１０３ 半導体層
１０３ｂ 半導体層
１０４ 絶縁層
１０５ 導電層
１０６ マスク
１０７ 導電層
１０８ 反応生成物
１０９ マスク
１１０ サイドウォール
１１１ マスク
１１２ 絶縁層
１１３ 配線
１１４ 不純物領域
１１５ 不純物領域
１１６ 不純物領域

Claims (9)

  1. 形状化されたマスクを表面に有する導電層を、前記導電層の側壁に垂直方向に延びるように反応生成物を付着させながら第１のエッチングをし、
    液体組成物を用いて処理することによって、前記マスク及び前記反応生成物の一部を除去すると共に、前記反応生成物の一部を水平方向若しくは斜め方向に倒し、
    酸素ガスとハロゲン化物ガスとをプロセスガスとして用い且つ前記プロセスガスを励起した活性種を垂直方向に加速させた第２のエッチングによって倒れた前記反応生成物を除去することを特徴とする半導体装置の作製方法。
  2. 形状化されたマスクを表面に有する導電層を、前記導電層の側壁に垂直方向に延びるように反応生成物を付着させながら第１のエッチングし、
    液体組成物を用いて処理することによって、前記マスク及び前記反応生成物の一部を除去すると共に、前記反応生成物の一部を水平方向若しくは斜め方向に倒し、
    前記液体組成物を用いた処理の後に音波エネルギーの印加を伴った溶液処理を行い、
    酸素ガスとハロゲン化物ガスとをプロセスガスとして用い且つ前記プロセスガスを励起した活性種を垂直方向に加速させた第２のエッチングによって倒れた前記反応生成物を除去することを特徴とする半導体装置の作製方法。
  3. 形状化されたマスクを表面に有する導電層を、前記導電層の側壁に垂直方向に延びるように反応生成物を付着させながら第１のエッチングし、
    液体組成物を用いて処理することによって、前記マスク及び前記反応生成物の一部を除去すると共に、前記反応生成物の一部を水平方向若しくは斜め方向に倒し、
    前記液体組成物を用いた処理の後に超音波若しくはメガソニックの印加を伴った溶液処理を行い、
    酸素ガスとハロゲン化物ガスとをプロセスガスとして用い且つ前記プロセスガスを励起した活性種を垂直方向に加速させた第２のエッチングによって倒れた前記反応生成物を除去することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、前記マスクは感光性樹脂であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、前記ハロゲン化物ガスは、塩素ガスであることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、前記第２のエッチングは、誘導結合型プラズマ方式で行うことを特徴とする半導体装置の作製方法。
  7. 導電膜上にマスクを形成し、
    前記マスクを用いて前記導電膜に第１のエッチングをすることによって導電層を形成する際に、前記マスク及び前記導電層の側壁に付着する反応生成物の除去方法であって、
    前記マスクと前記導電層と前記反応生成物とが形成された状態において、液体組成物を用いて前記マスク及び前記反応生成物の一部を除去すると共に、前記反応生成物の一部を水平方向若しくは斜め方向に倒し、
    前記液体組成物を洗浄する処理を行い、
    酸素ガスとハロゲン化物ガスとをプロセスガスとして用い且つ前記プロセスガスを励起した活性種を垂直方向に加速させた第２のエッチングによって倒れた前記反応生成物を除去することを特徴とする除去方法。
  8. 導電膜上にマスクを形成し、
    前記マスクを用いて前記導電膜に第１のエッチングをすることによって導電層を形成する際に、前記マスク及び前記導電層の側壁に付着する反応生成物の除去方法であって、
    前記マスクと前記導電層と前記反応生成物とが形成された状態において、液体組成物を用いて前記マスク及び前記反応生成物の一部を除去すると共に、前記反応生成物の一部を水平方向若しくは斜め方向に倒し、
    前記液体組成物を洗浄する処理を行い、
    超音波若しくはメガソニックの印加を伴う溶液処理を行い、
    酸素ガスとハロゲン化物ガスとをプロセスガスとして用い且つ前記プロセスガスを励起した活性種を垂直方向に加速させた第２のエッチングによって倒れた前記反応生成物を除去することを特徴とする除去方法。
  9. 請求項７又は請求項８に記載の除去方法を用いた工程を含むことを特徴とする半導体装置の作製方法。
JP2004132677A 2004-04-28 2004-04-28 半導体装置の作製方法、除去方法 Expired - Fee Related JP4519512B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004132677A JP4519512B2 (ja) 2004-04-28 2004-04-28 半導体装置の作製方法、除去方法
US11/099,628 US7432211B2 (en) 2004-04-28 2005-04-06 Method for manufacturing semiconductor device
CN2005100684632A CN1691292B (zh) 2004-04-28 2005-04-28 用于制造半导体器件的方法和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004132677A JP4519512B2 (ja) 2004-04-28 2004-04-28 半導体装置の作製方法、除去方法

Publications (3)

Publication Number Publication Date
JP2005317699A JP2005317699A (ja) 2005-11-10
JP2005317699A5 JP2005317699A5 (ja) 2007-06-07
JP4519512B2 true JP4519512B2 (ja) 2010-08-04

Family

ID=35185970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004132677A Expired - Fee Related JP4519512B2 (ja) 2004-04-28 2004-04-28 半導体装置の作製方法、除去方法

Country Status (3)

Country Link
US (1) US7432211B2 (ja)
JP (1) JP4519512B2 (ja)
CN (1) CN1691292B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009033727A (ja) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
KR101892430B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN119096336A (zh) * 2023-03-29 2024-12-06 京东方科技集团股份有限公司 金属网格的制备方法和天线的制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298112A (en) * 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JPH065563A (ja) 1992-06-19 1994-01-14 Oki Electric Ind Co Ltd レジストのアッシング方法
US5427622A (en) * 1993-02-12 1995-06-27 International Business Machines Corporation Method for uniform cleaning of wafers using megasonic energy
US5387556A (en) 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JPH07326609A (ja) * 1994-04-07 1995-12-12 Matsushita Electron Corp 半導体装置の製造方法
KR0148610B1 (ko) * 1994-07-28 1998-12-01 김주용 반도체 소자의 패턴 형성방법
JPH08181148A (ja) * 1994-12-27 1996-07-12 Kawasaki Steel Corp 半導体装置の製造方法
IL115931A0 (en) * 1995-11-09 1996-01-31 Oramir Semiconductor Ltd Laser stripping improvement by modified gas composition
US6004839A (en) 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
JPH09213703A (ja) 1996-02-05 1997-08-15 Matsushita Electron Corp 半導体装置の製造方法
JPH09213704A (ja) * 1996-02-05 1997-08-15 Mitsubishi Gas Chem Co Inc 半導体装置の製造方法
JP3574270B2 (ja) 1996-04-17 2004-10-06 三菱電機株式会社 Ａｌテーパドライエッチング方法
TW376547B (en) 1997-03-27 1999-12-11 Matsushita Electric Ind Co Ltd Method and apparatus for plasma processing
JPH10303197A (ja) * 1997-04-24 1998-11-13 Matsushita Electron Corp 半導体装置の製造方法
US6033993A (en) * 1997-09-23 2000-03-07 Olin Microelectronic Chemicals, Inc. Process for removing residues from a semiconductor substrate
KR100252889B1 (ko) 1997-11-14 2000-04-15 김영환 백금식각방법
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
US6136515A (en) * 1998-06-30 2000-10-24 United Integrated Circuits Corp. Method for removing photoresist in metallization process
AUPP590798A0 (en) 1998-09-14 1998-10-08 Commonwealth Scientific And Industrial Research Organisation Method of manufacture of high temperature superconductors
JP4165845B2 (ja) * 1998-12-07 2008-10-15 株式会社エフオーアイ 表面処理方法および洗浄装置
JP3257533B2 (ja) 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
US6475966B1 (en) 2000-02-25 2002-11-05 Shipley Company, L.L.C. Plasma etching residue removal
JP4717295B2 (ja) 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP2003152108A (ja) * 2002-08-22 2003-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
JP4683817B2 (ja) 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6989358B2 (en) * 2002-10-31 2006-01-24 Advanced Technology Materials, Inc. Supercritical carbon dioxide/chemical formulation for removal of photoresists
US7485579B2 (en) 2002-12-13 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN100339957C (zh) * 2003-10-24 2007-09-26 上海宏力半导体制造有限公司 在金属层蚀刻后移除光阻的方法

Also Published As

Publication number Publication date
JP2005317699A (ja) 2005-11-10
CN1691292A (zh) 2005-11-02
CN1691292B (zh) 2011-01-12
US7432211B2 (en) 2008-10-07
US20050241952A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
KR101423359B1 (ko) 베벨 세정 디바이스
US7303637B2 (en) Method of cleaning semiconductor surfaces
JP4519512B2 (ja) 半導体装置の作製方法、除去方法
KR20140018746A (ko) 기판 처리방법 및 그 처리장치
KR100552219B1 (ko) 박막 트랜지스터 제조 방법
US7928013B1 (en) Display panel and rework method of gate insulating layer of thin film transistor
JPH09223686A (ja) 高融点金属膜のドライエッチング方法
TWI428976B (zh) A manufacturing method of a semiconductor device, a manufacturing apparatus for a semiconductor device, a computer memory medium, and a memory medium having a memory program
JP2008147434A (ja) 半導体装置の製造方法
KR20040076505A (ko) 몰리브덴/구리 배선의 제조 방법
JPH1187313A (ja) プラズマ処理方法
JPH11233780A (ja) 半導体素子の製造方法と液晶表示パネル
JP4364601B2 (ja) 半導体装置の作製方法
JP2001237228A (ja) 基板処理方法および基板処理装置ならびにデバイス製造方法
EP1164633A2 (en) Method for etching an electrode in a semiconductor device
JPH06151390A (ja) ドライエッチングの後処理方法
JP4613535B2 (ja) レジスト除去方法
JP2009267296A (ja) 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ
JPH0737780A (ja) レジスト除去装置及びこれを用いたレジスト除去方法
JP4286204B2 (ja) 半導体装置の製造方法
JP3677956B2 (ja) 半導体装置の製造方法
CN118647203A (zh) 半导体结构的制作方法、半导体结构及其半导体器件
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
JP4226448B2 (ja) Ｔｆｔアレイ基板、液晶表示装置、及びそれらの製造方法
CN117497607A (zh) 驱动基板及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees