JP2018072155A - 半導体スイッチ制御装置 - Google Patents

Abstract

【課題】半導体スイッチの故障を判定する場合に大型化を抑制することができる半導体スイッチ制御装置を提供する。【解決手段】半導体スイッチ制御装置１は、高電圧バッテリＨＶと高電圧負荷２との間で双方向に流れる電流を通電又は遮断する双方向遮断回路１０と、双方向遮断回路１０の電圧を検出するための抵抗Ｒと、抵抗Ｒに印加される電圧を検出する第一電圧検出部３０と、第一電圧検出部３０により検出された第一検出電圧Ｖｄに基づいて、双方向遮断回路１０の故障を判定する制御部５０とを備える。双方向遮断回路１０は、ソース端子同士が直列に接続されるＦＥＴ１０Ｂ及びＦＥＴ１０Ａと、ソース端子同士が直列に接続されるＦＥＴ１０Ｄ及びＦＥＴ１０Ｃとを有する。抵抗Ｒは、ＦＥＴ１０Ｂ及びＦＥＴ１０Ａのソース端子間に一端が接続され、ＦＥＴ１０Ｄ及びＦＥＴ１０Ｃのソース端子間に他端が接続される。【選択図】図１

Description

本発明は、半導体スイッチ制御装置に関する。

従来、電気自動車やハイブリッド電気自動車等は、例えば、駆動モータ等の高電圧負荷と、当該高電圧負荷を駆動するための高電圧バッテリとが搭載され、保安を目的として高電圧バッテリから高電圧負荷に流れる電流を通電又は遮断するスイッチが設けられている。このスイッチは主に機械式リレーが用いられるが、近年、半導体スイッチを用いることが増えてきている。特許文献１には、システムの信頼性を向上させるために半導体スイッチの故障を検出する半導体スイッチの故障検出回路が開示されている。

特開２００７−２８５９６９号公報

ところで、半導体スイッチの故障検出回路は、回路の構成要素が増加して大型化する傾向がある。

そこで、本発明は、上記に鑑みてなされたものであって、半導体スイッチの故障を判定する場合に大型化を抑制することができる半導体スイッチ制御装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る半導体スイッチ制御装置は、電源と負荷との間に設置され、前記電源と前記負荷との間で双方向に流れる電流を通電又は遮断する半導体スイッチモジュールと、前記半導体スイッチモジュールの電圧を検出するための抵抗と、前記抵抗に印加される電圧を検出する第一電圧検出部と、前記第一電圧検出部により検出された第一検出電圧に基づいて前記半導体スイッチモジュールを制御する制御部と、を備え、前記半導体スイッチモジュールは、第一半導体スイッチモジュールと、前記第一半導体スイッチモジュールに並列に接続される第二半導体スイッチモジュールとを有し、前記第一半導体スイッチモジュールは、前記電流が流れる方向である順方向にボディダイオードが配置される第一順方向スイッチと、前記第一順方向スイッチと隣接して配置され、前記順方向とは逆の方向である逆方向にボディダイオードが配置される第一逆方向スイッチと、を有し、前記第一順方向スイッチと前記第一逆方向スイッチとは、ソース端子同士が直列に接続され、一方のドレイン端子が前記電源に接続され、他方のドレイン端子が前記負荷に接続され、前記第二半導体スイッチモジュールは、前記順方向にボディダイオードが配置される第二順方向スイッチと、前記第二順方向スイッチと隣接して配置され、前記逆方向にボディダイオードが配置される第二逆方向スイッチと、を有し、前記第二順方向スイッチと前記第二逆方向スイッチとは、ソース端子同士が直列に接続され、一方のドレイン端子が前記電源に接続され、他方のドレイン端子が前記負荷に接続され、前記抵抗は、前記第一順方向スイッチと前記第一逆方向スイッチとの間の前記ソース端子間に一端が接続され、前記第二順方向スイッチと前記第二逆方向スイッチとの間の前記ソース端子間に他端が接続され、前記制御部は、前記第一電圧検出部により検出された前記第一検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定することを特徴とする。

また、本発明に係る半導体スイッチ制御装置は、電源と負荷との間に設置され、前記電源と前記負荷との間で双方向に流れる電流を通電又は遮断する半導体スイッチモジュールと、前記半導体スイッチモジュールの電圧を検出するための抵抗と、前記抵抗に印加される電圧を検出する第一電圧検出部と、前記第一電圧検出部により検出された第一検出電圧に基づいて前記半導体スイッチモジュールを制御する制御部と、を備え、前記半導体スイッチモジュールは、第一半導体スイッチモジュールと、前記第一半導体スイッチモジュールに並列に接続される第二半導体スイッチモジュールとを有し、前記第一半導体スイッチモジュールは、前記電流が流れる方向である順方向にボディダイオードが配置される第一順方向スイッチと、前記第一順方向スイッチと隣接して配置され、前記順方向とは逆の方向である逆方向にボディダイオードが配置される第一逆方向スイッチと、を有し、前記第一順方向スイッチと前記第一逆方向スイッチとは、ドレイン端子同士が直列に接続され、一方のソース端子が前記電源に接続され、他方のソース端子が前記負荷に接続され、前記第二半導体スイッチモジュールは、前記順方向にボディダイオードが配置される第二順方向スイッチと、前記第二順方向スイッチと隣接して配置され、前記逆方向にボディダイオードが配置される第二逆方向スイッチと、を有し、前記第二順方向スイッチと前記第二逆方向スイッチとは、ドレイン端子同士が直列に接続され、一方のソース端子が前記電源に接続され、他方のソース端子が前記負荷に接続され、前記抵抗は、前記第一順方向スイッチと前記第一逆方向スイッチとの間の前記ドレイン端子間に一端が接続され、前記第二順方向スイッチと前記第二逆方向スイッチとの間の前記ドレイン端子間に他端が接続され、前記制御部は、前記第一電圧検出部により検出された前記第一検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定することを特徴とする。

また、上記半導体スイッチ制御装置において、前記制御部は、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチを全てオン指令している場合において、前記第一検出電圧と予め定められた第一基準電圧とのずれ量に基づいて、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、又は、前記第二逆方向スイッチのいずれかがオフ状態であるオフ状態故障と判定することが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前記第一検出電圧と前記第一基準電圧との前記ずれ量が正電圧である場合、前記第一順方向スイッチ、又は、前記第二逆方向スイッチのいずれかがオフ状態故障と判定し、前記第一検出電圧と前記第一基準電圧との前記ずれ量が負電圧である場合、前記第一逆方向スイッチ、又は、前記第二順方向スイッチのいずれかがオフ状態故障と判定することが好ましい。

また、上記半導体スイッチ制御装置において、前記負荷に印加される電圧を検出する第二電圧検出部を備え、前記制御部は、前記第二電圧検出部により検出された第二検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定することが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前記半導体スイッチモジュールの前記オフ状態故障において、前記第二電圧検出部により検出された第二検出電圧と、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチをオンオフする指令値とに基づいて、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、又は、前記第二逆方向スイッチのいずれが前記オフ状態故障であるかを特定することが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチを全てオフ指令している場合において、前記第二検出電圧が基準電圧を超過する場合、前記第一逆方向スイッチ、又は、前記第二逆方向スイッチの少なくとも一方がオン状態であるオン状態故障と判定することが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前記第一逆方向スイッチ及び前記第二逆方向スイッチを全てオン指令し、かつ、前記第一順方向スイッチ及び前記第二順方向スイッチを全てオフ指令している場合において、前記第二検出電圧が前記電源の電圧と同等である場合、前記第一順方向スイッチ、又は、前記第二順方向スイッチの少なくとも一方が前記オン状態故障であると判定することが好ましい。

また、上記半導体スイッチ制御装置において、前記制御部は、前記半導体スイッチモジュールの前記オン状態故障において、前記第一電圧検出部により検出された前記第一検出電圧と、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチをオンオフする指令値とに基づいて、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、又は、前記第二逆方向スイッチのいずれが前記オン状態故障であるかを特定することが好ましい。

本発明に係る半導体スイッチ制御装置は、電源と負荷との間に設置され、電源と負荷との間で双方向に流れる電流を通電又は遮断する半導体スイッチモジュールと、半導体スイッチモジュールの電圧を検出するための抵抗と、抵抗に印加される電圧を検出する第一電圧検出部と、第一電圧検出部により検出された第一検出電圧に基づいて、半導体スイッチモジュールの故障を判定する制御部と、を備える。半導体スイッチモジュールは、ソース端子同士が直列に接続される第一順方向スイッチ及び第一逆方向スイッチと、ソース端子同士が直列に接続される第二順方向スイッチ及び第二逆方向スイッチとを有する。抵抗は、第一順方向スイッチ及び第一逆方向スイッチのソース端子間に一端が接続され、第二順方向スイッチ及び第二逆方向スイッチのソース端子間に他端が接続される。これにより、半導体スイッチ制御装置は、１つの抵抗を用いて半導体スイッチモジュールの故障を判定することができるので装置の大型化を抑制することができる。

図１は、実施形態１に係る半導体スイッチ制御装置の構成例を示すブロック図である。 図２は、実施形態１に係る半導体スイッチモジュールの動作例を示す回路図である。 図３は、実施形態１に係る半導体スイッチモジュールのＦＥＴ１０ＢのＯＦＦ状態故障例を示す回路図である。 図４は、実施形態１に係る半導体スイッチモジュールのＦＥＴ１０ＣのＯＦＦ状態故障例を示す回路図である。 図５は、実施形態１に係る半導体スイッチモジュールのＦＥＴ１０ＤのＯＦＦ状態故障例を示す回路図である。 図６は、実施形態１に係る半導体スイッチモジュールのＦＥＴ１０ＡのＯＦＦ状態故障例を示す回路図である。 図７は、実施形態１に係る半導体スイッチモジュールのＯＮ状態故障の判定例を示す回路図である。 図８は、実施形態１に係る半導体スイッチモジュールのＯＮ状態故障の判定例を示す回路図である。 図９は、実施形態１に係る半導体スイッチ制御装置の動作例を示すフローチャートである。 図１０は、実施形態１に係る半導体スイッチ制御装置の動作例（第一故障判定モード）を示すフローチャートである。 図１１は、実施形態１に係る半導体スイッチ制御装置の動作例（第二故障判定モード）を示すフローチャートである。 図１２は、実施形態１に係る半導体スイッチ制御装置の動作例（第三故障判定モード）を示すフローチャートである。 図１３は、実施形態２に係る半導体スイッチ制御装置の構成例を示すブロック図である。 図１４は、実施形態３に係る半導体スイッチ制御装置の構成例を示すブロック図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。

〔実施形態１〕
電気自動車やハイブリッド電気自動車等の車両電源システム１００は、図１に示すように、直流を交流に変換し電力を駆動モータに供給するインバータ等の高電圧負荷２と、当該高電圧負荷２を駆動するための電源である高電圧バッテリＨＶとが搭載され、保安を目的として高電圧バッテリＨＶと高電圧負荷２との間で双方向に流れる電流を通電又は遮断する半導体スイッチ制御装置１が設けられている。

半導体スイッチ制御装置１は、双方向遮断回路１０と、駆動部２０Ａ〜２０Ｄと、抵抗Ｒと、第一電圧検出部３０と、第二電圧検出部４０と、制御部５０とを備える。

双方向遮断回路１０は、高電圧バッテリＨＶと高電圧負荷２との間で双方向に流れる電流を通電又は遮断するものである。双方向遮断回路１０は、高電圧バッテリＨＶのプラス電極と高電圧負荷２との間に設置され、高電圧バッテリＨＶのプラス電極から高電圧負荷２に流れる電流を通電又は遮断する。また、双方向遮断回路１０は、高電圧バッテリＨＶを充電する充電経路の場合、高電圧負荷２から高電圧バッテリＨＶのプラス電極に流れる電流を通電又は遮断する。

双方向遮断回路１０は、第一半導体スイッチモジュールとしての第一双方向遮断回路１１と、第二半導体スイッチモジュールとしての第二双方向遮断回路１２とを備える。第一双方向遮断回路１１と第二双方向遮断回路１２とは、並列に接続されている。このように、半導体スイッチ制御装置１は、双方向遮断回路１０が冗長構成であるので信頼性を向上することができる。第一双方向遮断回路１１は、ＦＥＴ（Ｆｉｅｌｄ-ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）１０Ａと、ＦＥＴ１０Ｂとを備える。

ＦＥＴ１０Ａ、１０Ｂは、例えば、Ｎチャネル型のＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴである。ＦＥＴ１０Ａは、電流が流れる方向に応じて第一順方向スイッチ又は第一逆方向スイッチとして機能する。ここで、第一順方向スイッチは、電流が流れる方向である順方向にボディダイオード（寄生ダイオード）が配置されるスイッチである。また、第一逆方向スイッチは、電流の順方向とは逆の方向である逆方向にボディダイオードが配置されるスイッチである。ＦＥＴ１０Ａは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一逆方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一順方向スイッチとして機能する。実施形態１では、高電圧バッテリＨＶから高電圧負荷２に電流が流れる例について説明し、ＦＥＴ１０Ａは、高電圧バッテリＨＶから高電圧負荷２に流れる電流の方向とは逆方向にボディダイオードＤＡが配置される第一逆方向スイッチとして説明する。ＦＥＴ１０ＡのボディダイオードＤＡは、アノード端子が高電圧負荷２側に接続され、カソード端子が高電圧バッテリＨＶのプラス電極に接続される。ＦＥＴ１０Ａは、後述する駆動部２０Ａにより駆動され、高電圧バッテリＨＶから高電圧負荷２に流れる電流を通電又は遮断する。

ＦＥＴ１０Ｂは、ＦＥＴ１０Ａと隣接して配置され、電流が流れる方向に応じて第一順方向スイッチ又は第一逆方向スイッチとして機能する。ＦＥＴ１０Ｂは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一順方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一逆方向スイッチとして機能する。実施形態１では、高電圧バッテリＨＶから高電圧負荷２に流れる例について説明するので、ＦＥＴ１０Ｂは、高電圧バッテリＨＶから高電圧負荷２に流れる電流の方向である順方向にボディダイオードＤＢが配置される第一順方向スイッチとして説明する。ＦＥＴ１０ＢのボディダイオードＤＢは、アノード端子が高電圧バッテリＨＶのプラス電極側に接続され、カソード端子が高電圧負荷２に接続される。ＦＥＴ１０Ｂは、後述する駆動部２０Ｂにより駆動される。ＦＥＴ１０ＢとＦＥＴ１０Ａとは、ソース端子同士が直列に接続され、ＦＥＴ１０Ａのドレイン端子が高電圧バッテリＨＶに接続され、ＦＥＴ１０Ｂのドレイン端子が高電圧負荷２に接続される。

第二双方向遮断回路１２は、ＦＥＴ１０Ｃと、ＦＥＴ１０Ｄとを備える。ＦＥＴ１０Ｃ、１０Ｄは、例えば、Ｎチャネル型のＭＯＳＦＥＴである。ＦＥＴ１０Ｃは、電流が流れる方向に応じて第二順方向スイッチ又は第二逆方向スイッチとして機能する。ＦＥＴ１０Ｃは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第二逆方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第二順方向スイッチとして機能する。実施形態１では、高電圧バッテリＨＶから高電圧負荷２に流れる例について説明するので、ＦＥＴ１０Ｃは、高電圧バッテリＨＶから高電圧負荷２に流れる電流の方向とは逆方向にボディダイオードＤＣが配置される第二逆方向スイッチとして説明する。ＦＥＴ１０ＣのボディダイオードＤＣは、アノード端子が高電圧負荷２側に接続され、カソード端子が高電圧バッテリＨＶのプラス電極に接続される。ＦＥＴ１０Ｃは、後述する駆動部２０Ｃにより駆動され、高電圧バッテリＨＶから高電圧負荷２に流れる電流を通電又は遮断する。

ＦＥＴ１０Ｄは、ＦＥＴ１０Ｃと隣接して配置され、電流が流れる方向に応じて第二順方向スイッチ又は第二逆方向スイッチとして機能する。ＦＥＴ１０Ｄは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第二順方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第二逆方向スイッチとして機能する。実施形態１では、高電圧バッテリＨＶから高電圧負荷２に流れる例について説明するので、ＦＥＴ１０Ｄは、高電圧バッテリＨＶから高電圧負荷２に流れる電流の方向である順方向にボディダイオードＤＤが配置される第二順方向スイッチとして説明する。ＦＥＴ１０ＤのボディダイオードＤＤは、アノード端子が高電圧バッテリＨＶのプラス電極側に接続され、カソード端子が高電圧負荷２に接続される。ＦＥＴ１０Ｄは、後述する駆動部２０Ｄにより駆動される。ＦＥＴ１０ＤとＦＥＴ１０Ｃとは、ソース端子同士が直列に接続され、ＦＥＴ１０Ｃのドレイン端子が高電圧バッテリＨＶに接続され、ＦＥＴ１０Ｄのドレイン端子が高電圧負荷２に接続される。ＦＥＴ１０Ａ〜１０Ｄは、熱の集中を抑制するために全て同じ電界効果トランジスタが使用されることが好ましいが、これに限定されない。

駆動部２０Ａは、ＦＥＴ１０Ａのゲート端子に接続され、後述する制御部５０からのＯＮ（オン）／ＯＦＦ（オフ）指令に基づいてＦＥＴ１０Ａを駆動するものである。駆動部２０Ａは、制御部５０からＦＥＴ１０ＡのスイッチをＯＮするＯＮ指令が出力された場合、ＦＥＴ１０Ａのゲート端子にＯＮ電圧を印加してドレイン端子からソース端子に電流を流す。また、駆動部２０Ａは、制御部５０からＦＥＴ１０ＡのスイッチをＯＦＦするＯＦＦ指令が出力された場合、ＦＥＴ１０Ａのゲート端子にＯＦＦ電圧を印加し、ドレイン端子からソース端子に流れる電流を遮断する。

駆動部２０Ｂは、ＦＥＴ１０Ｂのゲート端子に接続され、制御部５０からのＯＮ／ＯＦＦ指令に基づいてＦＥＴ１０Ｂを駆動するものである。駆動部２０Ｂは、制御部５０からＦＥＴ１０ＢのスイッチをＯＮするＯＮ指令が出力された場合、ＦＥＴ１０Ｂのゲート端子にＯＮ電圧を印加してソース端子からドレイン端子に電流を流す。また、駆動部２０Ｂは、制御部５０からＦＥＴ１０ＢのスイッチをＯＦＦするＯＦＦ指令が出力された場合、ＦＥＴ１０Ｂのゲート端子にＯＦＦ電圧を印加し、ソース端子からドレイン端子に流れる電流を遮断する。

駆動部２０Ｃは、ＦＥＴ１０Ｃのゲート端子に接続され、制御部５０からのＯＮ／ＯＦＦ指令に基づいてＦＥＴ１０Ｃを駆動するものである。駆動部２０Ｃは、制御部５０からＦＥＴ１０ＣのスイッチをＯＮするＯＮ指令が出力された場合、ＦＥＴ１０Ｃのゲート端子にＯＮ電圧を印加してドレイン端子からソース端子に電流を流す。また、駆動部２０Ｃは、制御部５０からＦＥＴ１０ＣのスイッチをＯＦＦするＯＦＦ指令が出力された場合、ＦＥＴ１０Ｃのゲート端子にＯＦＦ電圧を印加し、ドレイン端子からソース端子に流れる電流を遮断する。

駆動部２０Ｄは、ＦＥＴ１０Ｄのゲート端子に接続され、制御部５０からのＯＮ／ＯＦＦ指令に基づいてＦＥＴ１０Ｄを駆動するものである。駆動部２０Ｄは、制御部５０からＦＥＴ１０ＤのスイッチをＯＮするＯＮ指令が出力された場合、ＦＥＴ１０Ｄのゲート端子にＯＮ電圧を印加してソース端子からドレイン端子に電流を流す。また、駆動部２０Ｄは、制御部５０からＦＥＴ１０ＤのスイッチをＯＦＦするＯＦＦ指令が出力された場合、ＦＥＴ１０Ｄのゲート端子にＯＦＦ電圧を印加し、ソース端子からドレイン端子に流れる電流を遮断する。

抵抗Ｒは、半導体スイッチモジュールの電圧を検出するためのものである。抵抗Ｒは、ＦＥＴ１０ＢとＦＥＴ１０Ａとの間のソース端子間の第一接続点Ｘで一端が接続され、ＦＥＴ１０ＤとＦＥＴ１０Ｃとの間のソース端子間の第二接続点Ｙで他端が接続される。

第一電圧検出部３０は、抵抗Ｒに印加される電圧を検出するものである。第一電圧検出部３０は、抵抗Ｒに印加される電圧を検出した第一検出電圧Ｖｄを制御部５０に出力する。

第二電圧検出部４０は、高電圧負荷２に印加される電圧を検出するものである。第二電圧検出部４０は、高電圧負荷２に印加される電圧を検出した第二検出電圧Ｖｏｕｔを制御部５０に出力する。

制御部５０は、駆動部２０Ａ〜２０Ｄを介して双方向遮断回路１０を制御するものである。制御部５０は、ＣＰＵ、記憶部を構成するＲＯＭ、ＲＡＭ及びインターフェースを含む周知のマイクロコンピュータを主体とする電子回路を含んで構成される。制御部５０は、例えば、外部機器から出力された半導体駆動信号に基づいて、駆動部２０Ａ〜２０ＤにＯＮ／ＯＦＦ指令を出力して駆動部２０Ａ〜２０Ｄを制御する。また、制御部５０は、第一電圧検出部３０により検出された第一検出電圧Ｖｄに基づいて双方向遮断回路１０を制御する。例えば、制御部５０は、第一電圧検出部３０により検出された第一検出電圧Ｖｄに基づいて、双方向遮断回路１０の故障を判定する。また、制御部５０は、第二電圧検出部４０により検出された第二検出電圧Ｖｏｕｔに基づいて、双方向遮断回路１０の故障を判定する。制御部５０は、例えば、双方向遮断回路１０が故障していると判定した場合、異常検知信号を図示しない電源管理手段等に送信し、当該電源管理手段等により高電圧バッテリＨＶから供給される電力を停止する等、フェールセーフ処理を行う。なお、制御部５０は、双方向遮断回路１０の故障を判定する故障判定部と、双方向遮断回路１０を駆動制御する駆動制御部とを別々に備える構成としてもよい。

次に、半導体スイッチ制御装置１による故障判定例について説明する。半導体スイッチ制御装置１は、図２に示すように、ＦＥＴ１０Ａ〜１０Ｄに対してＯＮ指令を出力し、ＦＥＴ１０Ａ〜１０Ｄを全てＯＮにする。このとき、半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄが全て正常にＯＮに設定されると、抵抗Ｒの第一接続点Ｘと第二接続点Ｙとが同電位となるため、抵抗Ｒに印加される電圧Ｖが０Ｖとなる。この場合、半導体スイッチ制御装置１は、高電圧バッテリＨＶから高電圧負荷２に流れる電流Ｉの１／２が第一双方向遮断回路１１に流れ、当該電流Ｉの１／２が第二双方向遮断回路１２に流れる。

次に、図３に示すように、ＦＥＴ１０ＢがＯＮに設定されずにＯＦＦ状態を維持するＯＦＦ状態故障である例について説明する。半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄに対してＯＮ指令を出力し、ＦＥＴ１０Ａ、１０Ｃ、１０Ｄが正常にＯＮに設定されＦＥＴ１０ＢがＯＮに設定されずにＯＦＦ状態を維持するＯＦＦ状態故障である場合、抵抗Ｒの第一接続点Ｘと第二接続点Ｙとが異なる電位となるため、抵抗Ｒに第一検出電圧Ｖｄが印加される。つまり、半導体スイッチ制御装置１は、抵抗Ｒの電圧降下とＦＥＴ１０Ｄの電圧降下とを加算した電圧降下が、ＦＥＴ１０ＢのボディダイオードＤＢの電圧降下よりも小さくなる。このため、半導体スイッチ制御装置１は、抵抗Ｒの第一接続点Ｘが抵抗Ｒの第二接続点Ｙよりも電位が高くなり、電流Ｉ”が抵抗Ｒの第一接続点Ｘから抵抗Ｒの第二接続点Ｙに向けて流れる。このとき、半導体スイッチ制御装置１は、抵抗Ｒに印加された第一検出電圧Ｖｄを検出した場合、ＯＦＦ状態故障が生じていると判定する。例えば、半導体スイッチ制御装置１は、第一検出電圧Ｖｄと予め定められた第一基準電圧とのずれ量が正電圧である場合、ＦＥＴ１０ＢがＯＦＦ状態故障であると判定する。なお、電流Ｉ”は、「（Ｒｏｎ／（Ｒｏｎ＋Ｒ＋Ｒｏｎ））×Ｉ」として求められる。ここで、Ｒは抵抗であり、ＲｏｎはＦＥＴ１０Ａ〜１０ＤがＯＮのときの抵抗であり、Ｉは高電圧バッテリＨＶから供給される電流である。

次に、図４に示すように、ＦＥＴ１０ＣがＯＮに設定されずにＯＦＦ状態を維持するＯＦＦ状態故障である例について説明する。半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄに対してＯＮ指令を出力し、ＦＥＴ１０Ａ、１０Ｂ、１０Ｄが正常にＯＮに設定されるがＦＥＴ１０ＣがＯＦＦ状態故障である場合、抵抗Ｒの第一接続点Ｘと第二接続点Ｙとが異なる電位となるため、抵抗Ｒに第一検出電圧Ｖｄが印加される。つまり、半導体スイッチ制御装置１は、ＦＥＴ１０Ｃに電流が流れないので抵抗Ｒの第一接続点Ｘが抵抗Ｒの第二接続点Ｙよりも電位が高くなり、電流Ｉ”が抵抗Ｒの第一接続点Ｘから抵抗Ｒの第二接続点Ｙに向けて流れる。この場合、半導体スイッチ制御装置１は、抵抗Ｒに印加された第一検出電圧Ｖｄを検出した場合、ＯＦＦ状態故障が生じていると判定する。例えば、半導体スイッチ制御装置１は、第一検出電圧Ｖｄと第一基準電圧とのずれ量が正電圧である場合、ＦＥＴ１０ＣがＯＦＦ状態故障であると判定する。なお、半導体スイッチ制御装置１は、図３及び図４に示すように、正電圧としてプラスの第一検出電圧Ｖｄを検出することにより、ＦＥＴ１０Ｂ又はＦＥＴ１０ＣのいずれかがＯＦＦ状態故障であることを判定することができるが、ＦＥＴ１０Ｂ又はＦＥＴ１０ＣのいずれがＯＦＦ状態故障であるかまでは特定できない。半導体スイッチ制御装置１は、後述するＯＮ状態故障の判定方法を組み合わせて、ＦＥＴ１０Ｂ又はＦＥＴ１０ＣのいずれがＯＦＦ状態故障であるかを特定する。

次に、図５に示すように、ＦＥＴ１０ＤがＯＮに設定されずにＯＦＦ状態を維持するＯＦＦ状態故障である例について説明する。半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄに対してＯＮ指令を出力し、ＦＥＴ１０Ａ、１０Ｂ、１０Ｃが正常にＯＮに設定されるが、ＦＥＴ１０ＤがＯＦＦ状態故障である場合、抵抗Ｒの第一接続点Ｘと第二接続点Ｙとが異なる電位となるため、抵抗Ｒに第一検出電圧Ｖｄが印加される。つまり、半導体スイッチ制御装置１は、抵抗Ｒの電圧降下とＦＥＴ１０Ｂの電圧降下とを加算した電圧降下がＦＥＴ１０ＤのボディダイオードＤＤの電圧降下よりも小さいので、抵抗Ｒの第二接続点Ｙが抵抗Ｒの第一接続点Ｘよりも電位が高くなり、電流Ｉ”が抵抗Ｒの第二接続点Ｙから抵抗Ｒの第一接続点Ｘに向けて流れる。この場合、半導体スイッチ制御装置１は、抵抗Ｒに印加された第一検出電圧Ｖｄを検出した場合、ＯＦＦ状態故障が生じていると判定する。例えば、半導体スイッチ制御装置１は、第一検出電圧Ｖｄと第一基準電圧とのずれ量が負電圧である場合、ＦＥＴ１０ＤがＯＦＦ状態故障であると判定する。

次に、図６に示すように、ＦＥＴ１０ＡがＯＮに設定されずにＯＦＦ状態を維持するＯＦＦ状態故障である例について説明する。半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄに対してＯＮ指令を出力し、ＦＥＴ１０Ｂ、１０Ｃ、１０Ｄが正常にＯＮに設定されるがＦＥＴ１０ＡがＯＦＦ状態故障である場合、抵抗Ｒの第一接続点Ｘと第二接続点Ｙとが異なる電位となるため、抵抗Ｒに第一検出電圧Ｖｄが印加される。つまり、半導体スイッチ制御装置１は、ＦＥＴ１０Ａに電流が流れないので抵抗Ｒの第二接続点Ｙが抵抗Ｒの第一接続点Ｘよりも電位が高くなり、電流Ｉ”が抵抗Ｒの第二接続点Ｙから抵抗Ｒの第一接続点Ｘに向けて流れる。この場合、半導体スイッチ制御装置１は、抵抗Ｒに印加された第一検出電圧Ｖｄを検出した場合、ＯＦＦ状態故障が生じていると判定する。例えば、半導体スイッチ制御装置１は、第一検出電圧Ｖｄと第一基準電圧とのずれ量が負電圧である場合、ＦＥＴ１０ＡがＯＦＦ状態故障であると判定する。なお、半導体スイッチ制御装置１は、図５及び図６に示すように、負電圧としてマイナスの第一検出電圧Ｖｄを検出することにより、ＦＥＴ１０Ａ又はＦＥＴ１０ＤのいずれかがＯＦＦ状態故障であると判定することができるが、ＦＥＴ１０Ａ又はＦＥＴ１０ＤのいずれがＯＦＦ状態故障であるかまでは特定できない。半導体スイッチ制御装置１は、後述するＯＮ状態故障の判定方法を組み合わせて、ＦＥＴ１０Ａ又はＦＥＴ１０ＤのいずれがＯＦＦ状態故障であるかを特定する。

次に、第二電圧検出部４０により検出される第二検出電圧Ｖｏｕｔを用いて、ＦＥＴ１０Ａ〜１０ＤがＯＦＦに設定されずにＯＮ状態を維持するＯＮ状態故障であるか否かを判定する例について説明する。半導体スイッチ制御装置１は、図７に示すように、ＦＥＴ１０Ａ〜１０Ｄに対してＯＦＦ指令を出力し、第二検出電圧Ｖｏｕｔが基準電圧（例えば０Ｖ）を超過する場合、ＦＥＴ１０Ａ又はＦＥＴ１０Ｂの少なくとも一方がＯＦＦに設定されずにＯＮ状態を維持するＯＮ状態故障と判定する。また、半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄに対してＯＦＦ指令を出力し、第二検出電圧Ｖｏｕｔが基準電圧（例えば０Ｖ）である場合、ＦＥＴ１０Ａ及びＦＥＴ１０ＢがＯＦＦに設定されているので当該ＦＥＴ１０Ａ、１０Ｂが正常であると判定する。なお、図７は、ＯＮ状態故障を判定する処理に関連する部分を図示し、その他の図示は省略している。

また、半導体スイッチ制御装置１は、図８に示すように、ＦＥＴ１０Ａ及びＦＥＴ１０Ｃに対してＯＮ指令を出力し、かつ、ＦＥＴ１０Ｂ及びＦＥＴ１０Ｄに対してＯＦＦ指令を出力し、第二検出電圧Ｖｏｕｔが基準電圧（高電圧バッテリＨＶの電圧）と同等である場合、ＦＥＴ１０Ｂ又はＦＥＴ１０Ｄの少なくとも一方がＯＦＦに設定されずにＯＮ状態を維持するＯＮ状態故障であると判定する。また、半導体スイッチ制御装置１は、ＦＥＴ１０Ａ及びＦＥＴ１０Ｃに対してＯＮ指令を出力し、かつ、ＦＥＴ１０Ｂ及びＦＥＴ１０Ｄに対してＯＦＦ指令を出力し、第二検出電圧Ｖｏｕｔが基準電圧（例えば高電圧バッテリＨＶの電圧）と同等ではなくＦＥＴ１０Ｂ、１０ＤのボディダイオードＤＢ、ＤＤの電圧降下が生じている場合、ＦＥＴ１０Ｂ、１０Ｄが正常にＯＦＦに設定されていると判定する。なお、図８は、ＯＮ状態故障を判定する処理に関連する部分を図示し、その他の図示は省略している。

次に、図９〜図１２を参照して、半導体スイッチ制御装置１の動作例について説明する。半導体スイッチ制御装置１の制御部５０は、ＦＥＴ１０Ａ〜ＦＥＴ１０ＤをＯＦＦに設定する（ステップＳ１）。次に、制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖであるか否かを判定する。制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖである場合（ステップＳ２；Ｙｅｓ）、ＦＥＴ１０Ａ、１０ＣがＯＦＦに設定されずにＯＮ状態を維持するＯＮ状態故障が生じていないと判定する。制御部５０は、ＦＥＴ１０Ａ、１０ＣをＯＮに設定する（ステップＳ３）。ここで、ステップＳ３では、ＦＥＴ１０Ａ、１０ＣがＯＮに設定されており、ＦＥＴ１０Ｂ、１０ＤがＯＦＦに設定されている。次に、制御部５０は、ステップＳ４で、第二検出電圧Ｖｏｕｔが高電圧バッテリＨＶの電圧である電源電圧ＥからＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦを引いた電圧と等しいか否かを判定する（「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立するか否かを判定する）。制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立する場合（ステップＳ４；Ｙｅｓ）、ＦＥＴ１０Ｂ、１０ＤはＯＮ状態故障が生じていないと判定する。次に、制御部５０は、ＦＥＴ１０Ｂ、１０ＤをＯＮに設定する（ステップＳ５）。ここで、ステップＳ５では、ＦＥＴ１０Ａ〜１０ＤがＯＮに設定されている。次に、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しいか否かを判定する（ステップＳ６）。制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しい場合（ステップＳ６；Ｙｅｓ）、第一検出電圧Ｖｄが０Ｖであるか否かを判定する（ステップＳ７）。制御部５０は、第一検出電圧Ｖｄが０Ｖである場合（ステップＳ７；Ｙｅｓ）、ＦＥＴ１０ＤをＯＦＦに設定する（ステップＳ８）。ここで、ステップＳ８では、ＦＥＴ１０Ａ〜１０ＣがＯＮに設定され、ＦＥＴ１０ＤがＯＦＦに設定されている。次に、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しいか否かを判定する（ステップＳ９）。制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しい場合（ステップＳ９；Ｙｅｓ）、ＦＥＴ１０ＤをＯＮに設定しＦＥＴ１０ＢをＯＦＦに設定する（ステップＳ１０）。ここで、ステップＳ１０では、ＦＥＴ１０Ａ、１０Ｃ、１０ＤがＯＮに設定され、ＦＥＴ１０ＢがＯＦＦに設定されている。次に、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しいか否かを判定する（ステップＳ１１）。制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しい場合（ステップＳ１１；Ｙｅｓ）、ＦＥＴ１０Ａ〜１０Ｄは全て正常と判定し、ＦＥＴ１０ＢをＯＮに設定し（ステップＳ１２）、故障判定処理を終了する。

なお、上述のステップＳ６で、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくない場合（ステップＳ６；Ｎｏ）、ＦＥＴ１０ＢかつＦＥＴ１０ＤがＯＦＦ状態故障と判定する（ステップＳ１５）。ステップＳ１５では、ＦＥＴ１０Ｂ、１０ＤがＯＦＦ状態故障となり、ＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦが生じているため、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくならない。次に、制御部５０は、ＦＥＴ１０Ｂ、１０Ｄが故障しているので、フェールセーフ処理を行う（ステップＳ１９）。例えば、制御部５０は、異常検知信号を電源管理手段等に送信し、当該電源管理手段等により高電圧バッテリＨＶから供給される電力を停止する。

また、上述のステップＳ９で、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくない場合（ステップＳ９；Ｎｏ）、ＦＥＴ１０Ａ及びＦＥＴ１０ＢがＯＦＦ状態故障であると特定する（ステップＳ１７）。ステップＳ１７では、ＦＥＴ１０Ａ、１０ＢがＯＦＦ状態故障となり、ＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦが生じているため、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくならない。

また、上述のステップＳ１１で、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくない場合（ステップＳ１１；Ｎｏ）、ＦＥＴ１０Ｃ及びＦＥＴ１０ＤがＯＦＦ状態故障であると特定する（ステップＳ１８）。ステップＳ１８では、ＦＥＴ１０Ｃ、１０ＤがＯＦＦ状態故障となり、ＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦが生じているため、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくならない。

〔第一故障判定モード〕
また、上述のステップＳ２で、制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖでない場合（ステップＳ２；Ｎｏ）、ＦＥＴ１０Ａ又はＦＥＴ１０ＣがＯＮ状態故障であると判定し、第一故障判定モードを実施する（ステップＳ１３）。第一故障判定モードは、図１０に示すフローチャートに従って実行される。制御部５０は、ステップＳ１３ａで、第二検出電圧Ｖｏｕｔが電源電圧ＥからＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦを引いた電圧と等しいか否かを判定する（「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立するか否かを判定する）。制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立する場合（ステップＳ１３ａ；Ｙｅｓ）、ＦＥＴ１０ＢをＯＮに設定する（ステップＳ１３ｂ）。ここで、ステップＳ１３ｂでは、ＦＥＴ１０Ａ、１０Ｃ、１０ＤがＯＦＦに設定され、ＦＥＴ１０ＢがＯＮに設定されている。次に、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しいか否かを判定する（ステップＳ１３ｃ）。制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しい場合（ステップＳ１３ｃ；Ｙｅｓ）、ＦＥＴ１０ＡがＯＮ状態故障であると推定する（ステップＳ１３ｄ）。また、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくない場合（ステップＳ１３ｃ；Ｎｏ）、第一検出電圧Ｖｄがマイナス電圧であるか否かを判定する（ステップＳ１３ｅ）。制御部５０は、第一検出電圧Ｖｄがマイナス電圧である場合（ステップＳ１３ｅ；Ｙｅｓ）、ＦＥＴ１０ＣがＯＮ状態故障であると推定する（ステップＳ１３ｆ）。制御部５０は、第一検出電圧Ｖｄがマイナス電圧でなく０Ｖである場合（ステップＳ１３ｅ；Ｎｏ）、ＦＥＴ１０ＢがＯＦＦ状態故障であることを特定する（ステップＳ１３ｇ）。次に、制御部５０は、ＦＥＴ１０ＢをＯＦＦに設定し、ＦＥＴ１０ＤをＯＮに設定する（ステップＳ１３ｈ）。ここで、ステップＳ１３ｈでは、ＦＥＴ１０Ａ、１０Ｂ、１０ＣがＯＦＦに設定され、ＦＥＴ１０ＤがＯＮに設定されている。次に、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しいか否かを判定する（ステップＳ１３ｉ）。制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しい場合（ステップＳ１３ｉ；Ｙｅｓ）、ＦＥＴ１０ＣがＯＮ状態故障であることを特定する（ステップＳ１３ｊ）。また、制御部５０は、第二検出電圧Ｖｏｕｔが電源電圧Ｅと等しくない場合（ステップＳ１３ｉ；Ｎｏ）、第一検出電圧Ｖｄがプラス電圧であるか否かを判定する（ステップＳ１３ｋ）。制御部５０は、第一検出電圧Ｖｄがプラス電圧である場合（ステップＳ１３ｋ；Ｙｅｓ）、ＦＥＴ１０ＡがＯＮ状態故障であることを特定する（ステップＳ１３ｌ）。また、制御部５０は、第一検出電圧Ｖｄがプラス電圧でない場合（ステップＳ１３ｋ；Ｎｏ）、ＦＥＴ１０Ａ、１０ＣがＯＮ状態故障であり、ＦＥＴ１０Ｂ、１０ＤがＯＦＦ状態故障であると推定する（ステップＳ１３ｍ）。また、上述のステップＳ１３ａで、制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立しない場合（ステップＳ１３ａ；Ｎｏ）、ＦＥＴ１０Ａ、１０ＣがＯＮ状態故障であるか、又は、ＦＥＴ１０Ｂ、１０ＤがＯＮ状態故障であると推定する（ステップＳ１３ｎ）。

〔第二故障判定モード〕
また、上述のステップＳ４で、制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立しない場合（ステップＳ４；Ｎｏ）、ＦＥＴ１０Ａ及びＦＥＴ１０ＣがＯＦＦ状態故障であるか、又は、ＦＥＴ１０Ｂ又はＦＥＴ１０ＤがＯＮ状態故障であると推定し、第二故障判定モードを実施する（ステップＳ１４）。第二故障判定モードは、図１１に示すフローチャートに従って実行される。制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖであるか否かを判定する（ステップＳ１４ａ）。制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖである場合（ステップＳ１４ａ；Ｙｅｓ）、ＦＥＴ１０Ａ、１０ＣがＯＦＦ状態故障であると特定する（ステップＳ１４ｂ）。また、制御部５０は、第二検出電圧Ｖｏｕｔが０Ｖでない場合（ステップＳ１４ａ；Ｎｏ）、第一検出電圧Ｖｄがプラス電圧であるか否かを判定する（ステップＳ１４ｃ）。制御部５０は、第一検出電圧Ｖｄがプラス電圧である場合（ステップＳ１４ｃ；Ｙｅｓ）、ＦＥＴ１０ＤはＯＮ状態故障であると特定する（ステップＳ１４ｄ）。また、制御部５０は、第一検出電圧Ｖｄがプラス電圧でない場合（ステップＳ１４ｃ；Ｎｏ）、第一検出電圧Ｖｄがマイナス電圧であるか否かを判定する（ステップＳ１４ｅ）。制御部５０は、第一検出電圧Ｖｄがマイナス電圧である場合（ステップＳ１４ｅ；Ｙｅｓ）、ＦＥＴ１０ＢがＯＮ状態故障であると特定する（ステップＳ１４ｆ）。また、制御部５０は、第一検出電圧Ｖｄがマイナス電圧でない場合（ステップＳ１４ｅ；Ｎｏ）、ＦＥＴ１０Ｂ、１０ＤがＯＮ状態故障であると特定する（ステップＳ；１４ｇ）。制御部５０は、第二故障判定モードでＦＥＴ１０Ａ〜１０Ｄに故障が特定されると、図９に示すフェールセーフ処理を実行する（ステップＳ１９）。

〔第三故障判定モード〕
また、上述のステップＳ７で、制御部５０は、第一検出電圧Ｖｄが０Ｖでない場合（ステップＳ７；Ｎｏ）、ＦＥＴ１０Ａ、１０Ｂ、１０Ｃ、又は、１０ＤがＯＦＦ状態故障であると推定し、第三故障判定モードを実施する（ステップＳ１６）。第三故障判定モードは、図１２に示すフローチャートに従って実行される。制御部５０は、第一検出電圧Ｖｄがプラス電圧であるか否かを判定する（ステップＳ１６ａ）。制御部５０は、第一検出電圧Ｖｄがプラス電圧である場合（ステップＳ１６ａ；Ｙｅｓ）、ＦＥＴ１０ＤをＯＦＦに設定する（ステップＳ１６ｂ）。ここで、ステップＳ１６ｂでは、ＦＥＴ１０Ａ〜１０ＣがＯＮに設定されており、ＦＥＴ１０ＤがＯＦＦに設定されている。次に、制御部５０は、ステップＳ１６ｃで、第二検出電圧Ｖｏｕｔが電源電圧ＥからＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦを引いた電圧と等しいか否かを判定する（「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立するか否かを判定する）。制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立する場合（ステップＳ１６ｃ；Ｙｅｓ）、ＦＥＴ１０ＢがＯＦＦ状態故障であると特定する（ステップＳ１６ｄ）。また、制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立しない場合（ステップＳ１６ｃ；Ｎｏ）、ＦＥＴ１０ＣがＯＦＦ状態故障であると特定する（ステップＳ１６ｅ）。

なお、上述のステップＳ１６ａで、制御部５０は、第一検出電圧Ｖｄがプラス電圧でない場合（ステップＳ１６ａ；Ｎｏ）、ＦＥＴ１０ｂをＯＦＦに設定する（ステップＳ１６ｆ）。ここで、ステップＳ１６ｆでは、ＦＥＴ１０Ａ、１０Ｃ、１０ＤがＯＮに設定されており、ＦＥＴ１０ＢがＯＦＦに設定されている。次に、制御部５０は、ステップＳ１６ｇで、第二検出電圧Ｖｏｕｔが電源電圧ＥからＦＥＴ１０Ｂ、１０Ｄのボディダイオードの順方向電圧ＶＦを引いた電圧と等しいか否かを判定する（「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立するか否かを判定する）。制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立する場合（ステップＳ１６ｇ；Ｙｅｓ）、ＦＥＴ１０ＤがＯＦＦ状態故障であると特定する（ステップＳ１６ｈ）。また、制御部５０は、「Ｖｏｕｔ＝Ｅ−ＶＦ」が成立しない場合（ステップＳ１６ｇ；Ｎｏ）、ＦＥＴ１０ＡがＯＦＦ状態故障であると特定する（ステップＳ１６ｉ）。制御部５０は、第三故障判定モードでＦＥＴ１０Ａ〜１０Ｄの故障が特定されると、図９に示すフェールセーフ処理を実行する（ステップＳ１９）。

以上のように、実施形態１に係る半導体スイッチ制御装置１は、高電圧バッテリＨＶと高電圧負荷２との間に設置され、高電圧バッテリＨＶと高電圧負荷２との間で双方向に流れる電流を通電又は遮断する双方向遮断回路１０と、双方向遮断回路１０の電圧を検出するための抵抗Ｒと、抵抗Ｒに印加される電圧を検出する第一電圧検出部３０と、第一電圧検出部３０により検出された第一検出電圧Ｖｄに基づいて、双方向遮断回路１０の故障を判定する制御部５０とを備える。双方向遮断回路１０は、ソース端子同士が直列に接続されるＦＥＴ１０Ｂ及びＦＥＴ１０Ａと、ソース端子同士が直列に接続されるＦＥＴ１０Ｄ及びＦＥＴ１０Ｃとを有する。抵抗Ｒは、ＦＥＴ１０Ｂ及びＦＥＴ１０Ａのソース端子間に一端が接続され、ＦＥＴ１０Ｄ及びＦＥＴ１０Ｃのソース端子間に他端が接続される。これにより、半導体スイッチ制御装置１は、抵抗Ｒに印加される電圧を検出することにより、ＦＥＴ１０Ａ〜１０ＤのいずれかがＯＦＦ状態故障していることを判定することができる。従って、半導体スイッチ制御装置１は、１つの抵抗Ｒを用いて双方向遮断回路１０の故障を判定することができるので装置の大型化を抑制することができる。また、半導体スイッチ制御装置１は、電流が流れるメインの電流経路に抵抗Ｒが配置されていないので、通電による損失を抑制することができる。また、半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄの故障判定により車両電源システム１００の信頼性を向上させることができる。

また、半導体スイッチ制御装置１において、制御部５０は、ＦＥＴ１０Ａ〜１０Ｄを全てオン指令している場合において、第一検出電圧Ｖｄと予め定められた第一基準電圧とのずれ量とに基づいて、ＦＥＴ１０Ａ〜１０Ｄのいずれかがオフ状態であるオフ状態故障と判定する。これにより、半導体スイッチ制御装置１は、ＦＥＴ１０Ａ〜１０Ｄのいずれかがオフ状態故障と判定することができるので、ＦＥＴ１０Ａ〜１０Ｄを個々に故障判定する場合と比較して故障を判定する時間を短縮することができる。

また、半導体スイッチ制御装置１において、制御部５０は、第一検出電圧Ｖｄと第一基準電圧とのずれ量が正電圧である場合、ＦＥＴ１０Ｂ又はＦＥＴ１０Ｃのいずれかがオフ状態故障と判定し、第一検出電圧Ｖｄと第一基準電圧とのずれ量が負電圧である場合、ＦＥＴ１０Ａ又はＦＥＴ１０Ｄのいずれかがオフ状態故障と判定する。これにより、半導体スイッチ制御装置１は、オフ状態故障であるＦＥＴ１０Ａ〜１０Ｄを絞り込むことができるので、オフ状態故障であるＦＥＴ１０Ａ〜１０Ｄを容易に特定することができる。

また、半導体スイッチ制御装置１において、制御部５０は、第二電圧検出部４０により検出された第二検出電圧Ｖｏｕｔに基づいて、双方向遮断回路１０の故障を判定する。半導体スイッチ制御装置１は、例えば、第二検出電圧Ｖｏｕｔに基づいて、ＦＥＴ１０Ａ〜１０Ｄのいずれかがオン状態であるオン状態故障を判定する。これにより、半導体スイッチ制御装置１は、オン状態故障を判定することができるので、ＦＥＴ１０Ａ〜１０Ｄの故障をより詳細に判定することができる。

また、半導体スイッチ制御装置１において、制御部５０は、双方向遮断回路１０のオフ状態故障において、第二電圧検出部４０により検出された第二検出電圧Ｖｏｕｔと、ＦＥＴ１０Ａ〜１０Ｄをオンオフする指令値とに基づいて、ＦＥＴ１０Ａ〜１０Ｄのいずれがオフ状態故障であるかを特定する。これにより、半導体スイッチ制御装置１は、オフ状態故障であるＦＥＴ１０Ａ〜１０Ｄのいずれかを特定することができるので、復旧作業を容易にすることができる。

なお、半導体スイッチ制御装置１において、双方向遮断回路１０を複数備えて冗長化させ、車両電源システム１００の信頼性を向上させてもよい。

〔実施形態２〕
次に、実施形態２に係る半導体スイッチ制御装置１Ａについて説明する。実施形態２に係る半導体スイッチ制御装置１Ａは、ドレイン端子同士が接続される点で実施形態１の半導体スイッチ制御装置１と異なる。なお、実施形態２は、実施形態１と同等の構成には同一符号を付し、その詳細な説明は省略する。半導体スイッチ制御装置１Ａは、第一双方向遮断回路７１と、第二双方向遮断回路７２とを有する双方向遮断回路７０を備える。第一双方向遮断回路７１と第二双方向遮断回路７２とは、並列に接続されている。第一双方向遮断回路７１は、ＦＥＴ１１Ａと、ＦＥＴ１１Ｂとを備え、第二双方向遮断回路７２は、ＦＥＴ１１Ｃと、ＦＥＴ１１Ｄとを備える。

ＦＥＴ１１Ａは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一順方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一逆方向スイッチとして機能する。ＦＥＴ１１ＡのボディダイオードＤａは、アノード端子が高電圧バッテリＨＶのプラス電極に接続され、カソード端子が高電圧負荷２側に接続される。

ＦＥＴ１１Ｂは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一逆方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一順方向スイッチとして機能する。ＦＥＴ１１ＢのボディダイオードＤｂは、アノード端子が高電圧負荷２に接続され、カソード端子が高電圧バッテリＨＶのプラス電極側に接続される。ＦＥＴ１１ＢとＦＥＴ１１Ａとは、ドレイン端子同士が直列に接続され、ＦＥＴ１１Ａのソース端子が高電圧バッテリＨＶに接続され、ＦＥＴ１１Ｂのソース端子が高電圧負荷２に接続される。

ＦＥＴ１１Ｃは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一順方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一逆方向スイッチとして機能する。ＦＥＴ１１ＣのボディダイオードＤｃは、アノード端子が高電圧バッテリＨＶのプラス電極に接続され、カソード端子が高電圧負荷２側に接続される。

ＦＥＴ１１Ｄは、高電圧バッテリＨＶから高電圧負荷２に電流が流れる場合には第一逆方向スイッチとして機能し、高電圧負荷２から高電圧バッテリＨＶに電流が流れる場合には第一順方向スイッチとして機能する。ＦＥＴ１１ＤのボディダイオードＤｄは、アノード端子が高電圧負荷２に接続され、カソード端子が高電圧バッテリＨＶのプラス電極側に接続される。ＦＥＴ１１ＣとＦＥＴ１１Ｄとは、ドレイン端子同士が直列に接続され、ＦＥＴ１１Ｃのソース端子が高電圧バッテリＨＶに接続され、ＦＥＴ１１Ｄのソース端子が高電圧負荷２に接続される。

抵抗Ｒは、ＦＥＴ１１ＢとＦＥＴ１１Ａとの間のドレイン端子間の第一接続点Ｘで一端が接続され、ＦＥＴ１１ＤとＦＥＴ１１Ｃとの間のドレイン端子間の第二接続点Ｙで他端が接続される。第一電圧検出部３０は、抵抗Ｒに印加される電圧を検出した第一検出電圧Ｖｄを制御部５０に出力する。

以上のように、実施形態２に係る半導体スイッチ制御装置１Ａは、高電圧バッテリＨＶと高電圧負荷２との間に設置され、高電圧バッテリＨＶと高電圧負荷２との間で双方向に流れる電流を通電又は遮断する双方向遮断回路７０と、双方向遮断回路７０の電圧を検出するための抵抗Ｒと、抵抗Ｒに印加される電圧を検出する第一電圧検出部３０と、第一電圧検出部３０により検出された第一検出電圧Ｖｄに基づいて、双方向遮断回路７０の故障を判定する制御部５０とを備える。双方向遮断回路７０は、ドレイン端子同士が直列に接続されるＦＥＴ１１Ｂ及びＦＥＴ１１Ａと、ドレイン端子同士が直列に接続されるＦＥＴ１１Ｄ及びＦＥＴ１１Ｃとを有する。抵抗Ｒは、ＦＥＴ１１Ｂ及びＦＥＴ１１Ａのドレイン端子間に一端が接続され、ＦＥＴ１１Ｄ及びＦＥＴ１１Ｃのドレイン端子間に他端が接続される。このように、半導体スイッチ制御装置１Ａは、ドレイン端子同士を直列に接続する構成であっても、実施形態１の半導体スイッチ制御装置１と同等の効果を有する。

〔実施形態３〕
次に、実施形態３に係る半導体スイッチ制御装置１Ｂについて説明する。実施形態３に係る半導体スイッチ制御装置１Ｂは、２つのバッテリＥ１、Ｅ２を備える点で実施形態１の半導体スイッチ制御装置１と異なる。バッテリＥ１、Ｅ２は、例えば、車両用の１２Ｖ系のバッテリである。なお、実施形態３は、実施形態１と同等の構成には同一符号を付し、その詳細な説明は省略する。半導体スイッチ制御装置１Ｂは、双方向遮断回路１０がバッテリＥ１のプラス電極とバッテリＥ２のプラス電極との間に配置されている。半導体スイッチ制御装置１Ｂは、バッテリＥ１又はバッテリＥ２から負荷４に流れる電流を通電又は遮断する。このように、半導体スイッチ制御装置１Ｂは、２つのバッテリＥ１、Ｅ２を備える車両電源システム１００に適用してもよい。なお、オルタネータ（ＡＬＴ）５は、バッテリＥ１、Ｅ２を充電するものである。

１、１Ａ、１Ｂ 半導体スイッチ制御装置
２ 高電圧負荷（負荷）
４ 負荷
１０、７０ 双方向遮断回路（半導体スイッチモジュール）
１１、７１ 第一双方向遮断回路（第一半導体スイッチモジュール）
１２、７２ 第二双方向遮断回路（第二半導体スイッチモジュール）
１０Ａ、１０Ｂ ＦＥＴ（第一順方向スイッチ、第一逆方向スイッチ）
１０Ｃ、１０Ｄ ＦＥＴ（第二順方向スイッチ、第二逆方向スイッチ）
３０ 第一電圧検出部
４０ 第二電圧検出部
５０ 制御部
ＤＡ、ＤＢ、ＤＣ、ＤＤ ボディダイオード
Ｅ 高電圧バッテリ（電源）
Ｅ１、Ｅ２ バッテリ（電源）
Ｒ 抵抗
Ｖｄ 第一検出電圧
Ｖｏｕｔ 第二検出電圧

Claims (6)

1. 電源と負荷との間に設置され、前記電源と前記負荷との間で双方向に流れる電流を通電又は遮断する半導体スイッチモジュールと、
   前記半導体スイッチモジュールの電圧を検出するための抵抗と、
   前記抵抗に印加される電圧を検出する第一電圧検出部と、
   前記第一電圧検出部により検出された第一検出電圧に基づいて前記半導体スイッチモジュールの故障を判定する制御部と、を備え、
   前記半導体スイッチモジュールは、
   第一半導体スイッチモジュールと、前記第一半導体スイッチモジュールに並列に接続される第二半導体スイッチモジュールとを有し、
   前記第一半導体スイッチモジュールは、
   前記電流が流れる方向である順方向にボディダイオードが配置される第一順方向スイッチと、
   前記第一順方向スイッチと隣接して配置され、前記順方向とは逆の方向である逆方向にボディダイオードが配置される第一逆方向スイッチと、を有し、
   前記第一順方向スイッチと前記第一逆方向スイッチとは、
   ソース端子同士が直列に接続され、一方のドレイン端子が前記電源に接続され、他方のドレイン端子が前記負荷に接続され、
   前記第二半導体スイッチモジュールは、
   前記順方向にボディダイオードが配置される第二順方向スイッチと、
   前記第二順方向スイッチと隣接して配置され、前記逆方向にボディダイオードが配置される第二逆方向スイッチと、を有し、
   前記第二順方向スイッチと前記第二逆方向スイッチとは、
   ソース端子同士が直列に接続され、一方のドレイン端子が前記電源に接続され、他方のドレイン端子が前記負荷に接続され、
   前記抵抗は、
   前記第一順方向スイッチと前記第一逆方向スイッチとの間の前記ソース端子間に一端が接続され、前記第二順方向スイッチと前記第二逆方向スイッチとの間の前記ソース端子間に他端が接続され、
   前記制御部は、
   前記第一電圧検出部により検出された前記第一検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定することを特徴とする半導体スイッチ制御装置。
2. 電源と負荷との間に設置され、前記電源と前記負荷との間で双方向に流れる電流を通電又は遮断する半導体スイッチモジュールと、
   前記半導体スイッチモジュールの電圧を検出するための抵抗と、
   前記抵抗に印加される電圧を検出する第一電圧検出部と、
   前記第一電圧検出部により検出された第一検出電圧に基づいて前記半導体スイッチモジュールの故障を判定する制御部と、を備え、
   前記半導体スイッチモジュールは、
   第一半導体スイッチモジュールと、前記第一半導体スイッチモジュールに並列に接続される第二半導体スイッチモジュールとを有し、
   前記第一半導体スイッチモジュールは、
   前記電流が流れる方向である順方向にボディダイオードが配置される第一順方向スイッチと、
   前記第一順方向スイッチと隣接して配置され、前記順方向とは逆の方向である逆方向にボディダイオードが配置される第一逆方向スイッチと、を有し、
   前記第一順方向スイッチと前記第一逆方向スイッチとは、
   ドレイン端子同士が直列に接続され、一方のソース端子が前記電源に接続され、他方のソース端子が前記負荷に接続され、
   前記第二半導体スイッチモジュールは、
   前記順方向にボディダイオードが配置される第二順方向スイッチと、
   前記第二順方向スイッチと隣接して配置され、前記逆方向にボディダイオードが配置される第二逆方向スイッチと、を有し、
   前記第二順方向スイッチと前記第二逆方向スイッチとは、
   ドレイン端子同士が直列に接続され、一方のソース端子が前記電源に接続され、他方のソース端子が前記負荷に接続され、
   前記抵抗は、
   前記第一順方向スイッチと前記第一逆方向スイッチとの間の前記ドレイン端子間に一端が接続され、前記第二順方向スイッチと前記第二逆方向スイッチとの間の前記ドレイン端子間に他端が接続され、
   前記制御部は、
   前記第一電圧検出部により検出された前記第一検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定することを特徴とする半導体スイッチ制御装置。
3. 前記制御部は、
   前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチを全てオン指令している場合において、前記第一検出電圧と予め定められた第一基準電圧とのずれ量に基づいて、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、又は、前記第二逆方向スイッチのいずれかがオフ状態であるオフ状態故障と判定する請求項１又は２に記載の半導体スイッチ制御装置。
4. 前記制御部は、
   前記第一検出電圧と前記第一基準電圧との前記ずれ量が正電圧である場合、前記第一順方向スイッチ、又は、前記第二逆方向スイッチのいずれかがオフ状態故障と判定し、
   前記第一検出電圧と前記第一基準電圧との前記ずれ量が負電圧である場合、前記第一逆方向スイッチ、又は、前記第二順方向スイッチのいずれかがオフ状態故障と判定する請求項３に記載の半導体スイッチ制御装置。
5. 前記負荷に印加される電圧を検出する第二電圧検出部を備え、
   前記制御部は、
   前記第二電圧検出部により検出された第二検出電圧に基づいて、前記半導体スイッチモジュールの故障を判定する請求項１〜４のいずれか１項に記載の半導体スイッチ制御装置。
6. 前記制御部は、
   前記半導体スイッチモジュールのオフ状態故障において、前記第二電圧検出部により検出された第二検出電圧と、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、及び、前記第二逆方向スイッチをオンオフする指令値とに基づいて、前記第一順方向スイッチ、前記第一逆方向スイッチ、前記第二順方向スイッチ、又は、前記第二逆方向スイッチのいずれが前記オフ状態故障であるかを特定する請求項５に記載の半導体スイッチ制御装置。

Images