Nothing Special   »   [go: up one dir, main page]

JP2014516474A - 周辺回路と共に用いられるマザーボード上方インターポーザー - Google Patents

周辺回路と共に用いられるマザーボード上方インターポーザー Download PDF

Info

Publication number
JP2014516474A
JP2014516474A JP2014506426A JP2014506426A JP2014516474A JP 2014516474 A JP2014516474 A JP 2014516474A JP 2014506426 A JP2014506426 A JP 2014506426A JP 2014506426 A JP2014506426 A JP 2014506426A JP 2014516474 A JP2014516474 A JP 2014516474A
Authority
JP
Japan
Prior art keywords
interposer
array
board
connector
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014506426A
Other languages
English (en)
Inventor
モーガン ジョンソン,
フレデリック ジー. ウェイス,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Morgan/weiss Technologies Inc
Original Assignee
Morgan/weiss Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morgan/weiss Technologies Inc filed Critical Morgan/weiss Technologies Inc
Publication of JP2014516474A publication Critical patent/JP2014516474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/32Holders for supporting the complete device in operation, i.e. detachable fixtures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10159Memory
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10189Non-printed connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10515Stacked components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

インターポーザー基板は、インターポーザー基板内の相互コネクターアレイと、相互コネクターアレイ内の少なくとも1つのコネクターに接続されたインターポーザー内の少なくとも1つの導電配線と、インターポーザー基板上に位置し、前記導電配線に電気的に接続された少なくとも1つの周辺回路と、を備える。インターポーザー基板内の相互コレクターアレイは、回路基板上のプロセッサー用の相互コネクターアレイに従って配置されている。導電配線は、インターポーザー基板内のコネクターと、回路基板上のプロセッサー用の相互コネクターアレイの対応する1つとの間に電気的な接続が存在しないように、インターポーザー基板に対して平行に配置されている。
【選択図】図1

Description

あらゆるタイプの演算デバイス内のCPU(Central Processing Units)の動作速度は、メモリー、PCI(Peripheral Computing Interface)回路、画像プロセッサー等の周辺回路の進歩と同様に、増加し続けている。しかしながら、動作速度の進歩は、プロセッサーとプロセッサーに関連するメモリーを含む周辺デバイスとの間のデータ伝送速度が制限され、それにより性能が妨げられてしまうという、外的な物理的制限に直面している。これらの制限には、高キャパシタンス(capacitance)/高抵抗の信号配線、プリント回路基板上に配置され、クロストークを引き起こす密集した信号線、コネクターおよび信号経路内の回路配線の不連続点(discontinuities)、並びに、デバイス内の温度を上昇させ、熱管理問題を引き起こす消費電力増加等の要因に起因するシグナル・インテグリティ(signal integrity:信号の整合性、無歪度)問題が含まれる。これらの要因への対処は、しばしば、(対処の)長期化、設計段階の高コスト化、マザーボードレイアウトおよび製造の高コスト化、および冷却技術のさらなる複雑化かつ高コスト化の原因となる。
シグナル・インテグリティは、信号線の一方の端部において受信されたデータ値が、信号線の他方の端部において送信されたデータ値と整合するか否かの信頼性の評価基準として参照することができる。伝送スピードが増加するにつれ、以前は重要度の低かったクロストーク、回線のキャパシタンス、およびインピーダンスの不連続点等の回路の非理想性(non-ideality)がシグナル・インテグリティに対して、より大きな影響を与えるようになっている。このような回路の非理想性は、実際に達成可能なスピードを、そのような要因がなければ本来半導体デバイスがサポートできるレベル以下に制限してしまう。
CPUおよびメモリーデバイス内の部品の数、並びに、それらの本来のスイッチングスピードは、処理速度の増加と共に増加するものである。同様に、I/O(Input-Output)ピンの数は、より広いデータ経路、すなわち、外部に対するより高い伝送効率を実現するために増加する。しかしながら、一般的なパッケージサイズは、同等か、より小さくなる。この結果、CPUコネクターピンアレイの密度はますます増大し、外部デバイスとCPUとの間の回線は、互いにますます近接して配置しなければならない。このため、回線間の結合が増加することとなり、その結果、より大きなクロストークの発生、およびシグナル・インテグリティの低下を引き起こしてしまう。
また、現在の構成に関連するその他の特性も、シグナル・インテグリティの低下の一因となっている。メモリー容量増加の傾向により、メモリーバス(memory bus)に接続されるメモリーデバイスはますます増加しており、さらに多くのメモリーモジュールを受け入れるためにバス長がより長くなってきている。しかしながら、回線を長くすると、信号経路内のキャパシタンスが相対的に高くなること、信号経路の直列抵抗が相対的に高くなること、信号経路内の不連続点の数が増加すること、および、時間遅延によるバスの駆動端と、最近傍および最遠の負荷または目標デバイスとの間の時間遅延によるディスパリティ(disparity:不等性)が増加すること等の相当に高い犠牲を強いられることになる。
一般的なメモリーアレイでは、送信および受信動作の正確な同期が、全体の適切な動作のために必要不可欠である。より多くのメモリー、その他周辺回路またはデバイスがバスに沿って接続されるにしたがって、CPUと最近傍の目標もしくは負荷デバイスとの間、および、CPUと最遠の目標もしくは負荷デバイスとの間の時間遅延によるディスパリティが問題となってきている。適切な同期のため、全てのデバイスは、正確な信号が受信されるまで待機しなければならないが、これにより、ネットワーク全体のスピードは、最も遅い(最も遠い)デバイスのスピードに制限されてしまう。この、いわゆる遅延差(differential delay)問題を軽減する試みのため、様々な技術が用いられている。しかし、一般的に、回線が長くなれば、全体の性能は遅くなる。
CPUとメモリーまたは他の周辺デバイスとの間の信号線は、特定の回線インピーダンス(line impedance)を有し、駆動末端および負荷末端(load end termination)を備える伝送回線として、またはシンプルなワイヤー(金属線)として精巧に作られている。伝送回線は、一般的に、最も早いスピードの信号伝送環境を提供するものの、適切なシグナル・インテグリティのために抵抗接続される必要がある。それは、外部電力供給源およびターミネーション抵抗(termination resistor)の使用、それに伴う電力の増加を必要とする。理想的な伝送回線が適切に接続にされるのであれば、長さとは無関係に、良好な信号忠実性(signal fidelity)を提供することができる。しかしながら、メモリーシステムの場合、回線に沿った各接続または“タップ”(Tap:回路途中の接続点)、およびワイヤー自身の固有の直列抵抗は、回線に沿った信号を妨害または減衰させ、与えられた任意の動作周波数における実用的な長さの限界を規定することとなる。
信号線は、シンプルなワイヤーとして設計されていてもよい。この場合、ターミネーションは必要ないが、信号線の性能は、金属の直列抵抗、並びに、グラウンド(接地)および/または他の隣接のワイヤーに対する寄生キャパシタンス(parasitic capacitance)によって制限される。
各信号線内の直列抵抗は、回線の入力端において存在していた信号のパワーの一部を消費し、信号の減衰過程において電気的エネルギーを熱に変換し、信号を減衰させる。回線が長くなればなるほど、信号の減衰は大きくなり、いくつかのポイントでは、受信端がもはや信号上にエンコード(コード化)された情報を識別できなくなる。これは、上述の伝送回線環境の場合とは高い確率で異なる、信号経路の長さの限界、すなわち、メモリーの全体サイズを制限する。増幅器、バッファー、および中継器(repeater)は、この問題を軽減可能なものであるが、これらは全て、全体としての部品点数および実装エリアの増大、消費電力増大、熱負荷増大、並びに、システムのコストおよび複雑性の増加の原因となる。
シンプルなワイヤーとして設計された信号線も同様に、グラウンドおよび周辺の導体(conductors)に対するキャパシタンスに敏感であり、制限を受ける。回線の長さの増加、グラウンドまたは他の導体との物理的距離の減少、またはタップの数の増加にしたがって、回線キャパシタンスは増加する。高いキャパシタンスを高い抵抗に接続すると、信号経路のバンド幅が狭くなってしまい、デジタルパルス信号の繋がりにおける立ち上がりエッジおよび立ち下がりエッジが鈍ってしまう。エッジが鈍ると、パルス信号は時間的に広がってしまう。そのため、データのいくつかのビットは、所定のインターバルで送信しなければならず、データ伝送効率が低下し、制限されてしまう。パルス信号の伝送効率が増加するにしたがい、データビットは、いわゆるシンボル間干渉(inter-symbol interference:連続するパルス(シンボル)が時間的に広がってしまうことで重なり合うこと)に起因するエラーに直面してしまう。
不連続点は、一般的には、信号経路を形成する金属その他導電性材料のサイズや厚さの状態変遷(transitions)から構成される。例えば、プリント回路基板上の貫通孔(through-via)の導体パッド、コーナーを形成する配線、メモリーコネクター用の導体パッドと交差する信号線、集積回路(IC)のボールグリッドアレイ(ball grid array)またはランドグリッドアレイ(land grid array)上のピン用の導体パッドと交差する信号線等が信号線の状態変遷であり、これらは全て不連続点を引き起こす。これらは、一方では、伝送回線の部分的なインピーダンスを変化させ、他方では、シンプルなワイヤーに対してキャパシタンスを追加している。これら双方とも、反射やバンド幅を単に減少させることにより、信号波形、すなわち振幅を歪ませる要因となっている。これら全ての影響は、シグナル・インテグリティに対して大きな影響を与え、データエラーを次々と引き起こす。このようなデータエラーのため、信号の周期的な再送信、信号伝達の確認、その他一般的なエラー訂正アプローチ等の補償が必要となる。
シグナル・インテグリティ問題への対応アプローチの1つは、減衰や歪みを補償するために、信号のパワーを増強することである。このアプローチでは、CPUおよび周辺回路用の消費電力が増加してしまう。また、より高いレベルの熱管理が必要となる。一般的に熱は、導体のモビリティー(mobility:電子等の移動度)減少によるトランジスターの動作スピードの全体的な低下だけではなく、トランジスター内の電流リーク増加による半導体デバイス内での劣化を引き起こす。この軽減アプローチでは、スピードの損失を克服するためのパワー増強のサイクルが発生するが、消費電力が増加するので、より多くの熱が発生してしまう。その結果、さらなる電力と熱の増加が発生するので、現実的または経済的な制限に直面してしまう。
その他のエラー軽減アプローチは、伝送スピードを減少させることによって、回線の高速での駆動に必要な電力の低減と同様、回線に負荷を与えるキャパシタンスの影響を低減するアプローチを含む。しかしながら、このアプローチは、より速いスピードとより高い性能に対する要求に逆行するものである。
また、その他のエラー軽減アプローチは、通信経路を短くするため、メモリーチップおよび/またはプロセッサーチップを積み重ねる(スタックする)ことである。しかしながら、このアプローチでは、特別に設計されたマザーボードおよび非伝統的なシステム構成が必要となり、一般的な使用に用いるのは非実用的である。
図1は、マザーボード上方インターポーザーの実施形態を示す図である。
図2は、マザーボード上方インターポーザーの実施形態を示す平面図である。
図3は、コネクターを有するマザーボードの実施形態を示す図である。
図4は、インターポーザーと共にコネクターに搭載されたCPUの実施形態を示す図である。
図5は、フレキシブルインターポーザーの実施形態を示す図である。
図6Aは、別のパッケージ配置の実施形態を示す図である。 図6Bは、別のパッケージ配置の実施形態を示す図である。
図7Aは、別のパッケージ配置の別の実施形態を示す図である。 図7Bは、別のパッケージ配置の別の実施形態を示す図である。
図8は、バネ端子を有するインターポーザーの実施形態を示す側面図である。
図9は、エラストマー端子を有するインターポーザーの実施形態を示す側面図である。 図10は、エラストマー端子を有するインターポーザーの実施形態を示す側面図である。
図11は、従来技術のマザーボード上のDIMMコネクターのファンアウト長を示す図である。
図12は、ボード上方インターポーザーのファンアウト長を示す図である。
図13は、従来技術の複数の異なる不連続点を有する信号経路の実施形態を示す図である。
図14は、ボード上方インターポーザー信号線の実施形態のTDR応答を示す図である。
図15は、メモリーモジュール回線に対する従来のマザーボードの信号経路のTDR特徴を示す図である。
図16は、均等な経路長を確保するよう構成されたボード上方インターポーザーの実施形態を示す図である。 図17は、均等な経路長を確保するよう構成されたボード上方インターポーザーの実施形態を示す図である。 図18は、均等な経路長を確保するよう構成されたボード上方インターポーザーの実施形態を示す図である。 図19は、均等な経路長を確保するよう構成されたボード上方インターポーザーの実施形態を示す図である。
図20は、一般的なDRAMメモリー配線を用いるマザーボードの実施形態を示す図である。
図21は、DRAMメモリー配線を除去したマザーボードの実施形態を示す図である。
図22は、オフチップDRAMキャッシュとして機能する周辺回路を有するボード上方インターポーザーの実施形態を示す図である。
図23は、CPUヒートシンクへの短い長さのメモリー熱経路を有するインターポーザーの実施形態を示す図である。
図24は、ヒートシンクに直接接する周辺回路を有するインターポーザーの実施形態を示す図である。
図25は、グラファイト熱シートまたはその他類似の熱伝達媒体を有するヒートシンクに接続された周辺回路を有するインターポーザーの実施形態を示す図である。
図26は、空冷ヒートシンクを有するインターポーザーの実施形態を示す図である。
図27は、別の回路に接続されたインターポーザーを有する実施形態を示す図である。
図28は、CPUピングリッドアレイに接続されたインターポーザーの実施形態を示す図である。
図1は、“マザーボード上方(above motherboard)”または“ボード上方(above board)”インターポーザーの実施形態を示す図である。用語“マザーボード上方”は、インターポーザーの位置が中央演算処理装置用のソケットもしくは搭載面の上方であることを意味する。用語“中央演算装置”は、演算デバイス用のメインプロセッサー、またはビデオ、オーディオボード等の任意の付属ボード上のプロセッサーを意味し、以下CPUと称される。また、用語“マザーボード上方”は、処理部と周辺回路との接続(部)の配置も意味する。周辺回路は、ボード上方インターポーザーの上方に位置し、接続はマザーボードを介するというよりも、インターポーザーを介するよう構成されている。複数の実施例が以下に述べられるが、周辺回路は如何なるタイプの集積回路でもよく、特定のタイプへの限定を意味するものではない。
図1は、コネクター16を介してマザーボード12上に搭載(マウント)されたCPUパッケージ10を示している。この例では、コネクターは、CPUパッケージ上の接続アレイと、プロセッサーが接続されるマザーボード上の18や22のようなコネクターアレイとの間を接続する、20のようなバネを用いたランドグリッドアレイ(LGA:Land Grid Array)から構成されている。本実施形態では、コネクターは、LGA接続であるが、CPUとボード上方インターポーザーとの間、もしくはボード上方インターポーザーとマザーボートとの間のコネクター用のボールグリッドアレイ(BGA: Ball Grid Array)、ピングリッドアレイ(PGA: Pin Grid Array)、エラストマー端子等で構成されていてもよい。議論のため、マザーボート、インターポーザー、およびCPUパッケージを接続する任意の機構は、相互コネクター(相互接続)と称され、パッド、BGA、PGA、LGA等を含む。
従来技術においては、プロセッサーとマザーボードとの間の接続の全てが、26のように、ソケットを経てマザーボードへ到達している。ボード上方インターポーザー14を用いた場合、CPU10とマザーボード12上の配線との間の接続の内、選択された任意のものは、インターポーザーを経てインターポーザー上の図示しない周辺回路に経路変更される。経路24は、経路変更された別の経路の1例を示す。以下の更なる議論から明らかになるように、これによって接続の長さ、不連続点の数が減少し、マザーボードを介した接続の経路を用いることによって生じる多くの問題を除去することができる。
いくつかの例では、CPUとマザーボードとの間の複数の接続は、その経路指定(routing)に影響されない。例えば、コネクター18とマザーボード12との間の接続経路28が導通される。一方、コネクター22とマザーボードとの間の接続は、インターポーザー14を通過するよう経路変更されており、マザーボードと接触しない。
図2は、同様の構成の平面図を示している。マザーボード12は、CPU10をマザーボード12に接続するための接続アレイを形成するLGA、BGA等で構成されるコネクター16を有している。ボード上方インターポーザー14は、CPU10と、コネクター16との間に位置している。ボード上方インターポーザー14は、周辺回路30を備える。周辺回路は、メモリー、PCIe(Peripheral Component Interconnect Express)ユニット(回路)、固体ディスクドライブ等を含む。図3〜5は、ボード上方インターポーザーの側面図を示す。
図3は、上面にコネクター16が位置するマザーボード12を示している。本実施形態では、周辺回路30は、少なくとも1つのメモリー回路を含む。従来技術では、CPU10によって利用されるメモリーは、一般的には、DIMM(Dual Inline Memory Module)コネクター40のように、マザーボード12上の別の場所に位置している。メモリーをボード上方インターポーザー14上に移動させることによって、アクセス時間、信号経路長、不連続性、キャパシタンスおよび抵抗の影響を大幅に低減させ、さらに、シグナル・インテグリティを大幅に増加させることができる。
図4は、コネクター16内の所定位置に、インターポーザー14と共に搭載されたCPUを示している。図5では、インターポーザーがフレキシブルであり(可撓性を有しており)、インターポーザーの1部分または複数部分が、コネクターに対して垂直上方に折り畳み可能となっている。これにより、マザーボード上の現在の構成に影響を与えることなく、インターポーザーをソケットの付いた、または差し込み可能な任意のプロセッサーと共に使用することができる。
図6Aおよび6Bは、マザーボード12とインターポーザー14との間のLGA/バネコネクター16と、インターポーザーとCPUパッケージ10との間のコネクター46とが存在する別のパッケージ配置を示している。図6Aは、分離された部品として、CPU、インターポーザー、並びに、ソケット16および46を示している。図6Bは、それら部品が組み立てられた状態を示している。得られた構成は、28のような接続、27のような“T”接続、および24のような経路変更された接続を介した経路を有している。本実施形態では、周辺回路30は、インターポーザーの一方の側面上に位置している。
図7Aおよび7Bは、インターポーザーがコネクター50を有する点を除き、図6Aおよび6Bと同様の配置を示している。本実施形態の周辺回路30は、44のような補助(auxiliary)インターポーザー基板に取り付けられている。補助インターポーザー基板は、コネクター50を介して、ボード上方インターポーザー14に接続される。50のようなこれらコネクターは、必要に応じて、装着されていてもいなくてもよい。このような構成により、CPUに近接近し、高い自由度の周辺回路の配置を実現することができる。さらに、補助インターポーザーは、特定の構造に収納するために曲げられるよう、フレキシブルであってもよい。また、補助インターポーザーは、所望の配置用に、事前に曲げられまたは湾曲されていてもよい。
図8は、バネ端子に接触しているインターポーザーの側面図を示している。接続は、LGAコネクターやその他のタイプのコネクター内にあるような上述のバネ端子によって構成することができる。ボード上方インターポーザーは、一般的にテストインターポーザーと称されるものと混合して解される可能性がある。テストインターポーザーは、一般的には、デバイスへダメージを与えることなく、デバイスをテストするために使用されるものであって、通常動作の際に所定の場所にそのままとされることは、一般的にない。しかしながら、最も重要な点は、テストインターポーザーは、システムのキー、必須、および機能的要素であるボード上方インターポーザーとは対照的に、デバイスの適切な動作のために必要とされるわけではない。
テストインターポーザーは、一般的には、2つのタイプの接続、Tタイプ接続またはアウトアンドバック(out-and-back)接続の内、一方の接続を有している。T−接続では、貫通接続(pass-through connection)がその端部において分岐しており、T字のようになっている。アウトアンドバック接続では、CPU上のコネクターから延伸し、その後、同じコネクターに戻ってくるような接続となっている。ボード上方インターポーザーとは対照的に、このテストインターポーザーの接続は、T−接続であるか、インターポーザーを通過し、またはインターポーザーを通過して経路変更するかのいずれか一方であり、両方が同時に実装されることは一般的にはない。図8は、この対比を示している。
インターポーザー内には少なくとも3つの層が存在しており、ポリイミドやFR−4等の非導電材料層64と、ボード上方インターポーザーとの接続に用いられる金属層68と、金属層68が他のデバイスまたは部品に対して不要に接触するのを防止し、他のデバイスまたは部品に接続される金属層68のアクセスポイントを所望の位置に規定するために用いられるソルダーレジスト(solder mask)層66とが形成されている。28のような導通(pass-through)接触は、これら3つの層のいずれにも覆われていない。テストインターポーザーのT−接続とよく似た60のような接続は、金属層68によって覆われている。導体パット62からの接続のように経路変更された接続では、ポリマーまたはその他非導電材料64が、パット62からの接続がマザーボードに到達しないよう保護している。その代わりに、金属層68は、インターポーザーを介した図示しない周辺回路への接続の経路を規定している。
図9および10は、TYCO MPI(Metalized Particle Interconnect)導電性エラストマーバンプ(隆起)のようなエラストマー端子を用いたインターポーザー基板の別の実施形態の側面図を示している。コネクターアレイにおけるフレキシブルなコネクターまたは接触媒体の使用は、機械的な一体性および接続の完全性を補助することができる。
任意のタイプのコネクターまたは接触部と共に、インターポーザーを用いることによって、DIMM等のマザーボード上のメモリーコネクターを用いることに起因する数多くの問題を低減することができる。以下の議論は、メモリーコネクターの例として、DIMMを用いるが、同様の理由(理屈)は、その他任意のマザーボード上のメモリーまたは周辺回路コネクターに対しても適用可能である。DIMMのようなマザーボード上のコネクターに起因する問題の1つは、信号経路のファンアウト長(fan-out length)である。
信号経路の長さは、経路を経由して伝達される信号のシグナル・インテグリティに対して非常に大きな影響を与える。不連続点と同様、抵抗およびキャパシタンスの影響は、信号のパワーを低下させ、信号が現在の電圧では、他端に“達する”ことができないような場合、受信時におけるエラーを引き起こす。図11は、従来技術におけるマザーボード上のDIMMコネクターのファンアウト長、単一回線(single-line)、マルチドロップ(multi-drop:分岐)、4つのメモリーモジュールへのファンアウトを示している。
CPU10は、回線72に接続される回線70に接続されている。回線72は、4つのDIMMコネクターと交差しており、各DIMMコネクターは、回線の傾斜で表されている。4つのDIMM用のファンアウト長は、約52インチであり、6つのDIMM用のファンアウト長は、約80インチである。対称的に、図12に示すように、CPU10からボード上のコネクター70を介し、さらに経路82a〜cまたは84a〜cを介してメモリーモジュールへ到達するボード上方インターポーザーのファンアウト長は、例えば、1.5〜2.5インチである。この部分は、図14および15を参照して、さらに議論される。
さらに、ボード上方インターポーザーは、経路を経由して伝達される信号の4分の1波長以下の経路長を有している。4分の1波長以下とすることの利点は、伝送用回線が不要となり電力を節約できること、信号経路をよりシンプルにできること、キャパシタンス負荷を低下させて、駆動信号をより小さくできること、電力節約、読み込み/書き込み待ち時間を少なくできること、ワイヤーレイアウトをよりシンプルにできること、ターミネーション抵抗やコンデンサー等が不要となり部品点数が少なくなること、少ない層でプリント回路基板(PCB)のフットプリント(footprint:基板上でのデバイス等の占有面積)をより小さくでき、プリント回路基板を安価にできること、および、少ないビアとはんだ接続でも信頼性を向上させることができることである。
一般的に、1/4波長を決定するためには、300を信号のクロック周波数によって除算し、信号の波長をメートルで得る。1.066GHzのクロック周波数用には、300を1066MHzで除算し、0.281メートル、281ミリメートルまたは約11インチを得る。11インチの4分の1は、おおよそ2.73インチまたは70ミリメートルである。したがって、ボード上方インターポーザーは、上述の利点を提供することができる。
さらに、インターポーザーを使用することにより、プロセッサーがマザーボードを介して周辺回路と相互通信する現在の構成において存在する信号不連続点(不連続性)の多くを除去することができる。図13は、複数の異なる不連続点を有する信号経路の従来技術の例を示している。経路は、CPU10と、99のようなDIMMコネクターの1つとの間の接続を提供している。
図13の経路は、異なる複数のタイプの複数の不連続点を含んでいる。CPUは、第1の誘導性の(inductive)不連続点となるバネ86を介して、マザーボードと接続している。該接続には、メモリーモジュールソケットにおける93a〜dの誘導性の不連続点が続いている。キャパシタンスの不連続点は、88、92a〜eおよび95a〜dのような貫通孔ビアスタブ(via stubs)を含んでいる。また、90a〜cおよび91a〜dのような箇所、メモリーモジュールの回路内、およびマザーボード上の抵抗94において、信号経路における潜在的なワイヤーインピーダンスの不整合が発生する。
経路がモジュール用コネクターまで到達すると、プラグイン(plug-in)コネクター93a〜dで接触する金属による追加的な誘導性の不連続点への途中において、さらに貫通孔ビアスタブ95a〜dがマザーボード内に存在することになる。モジュール自身の内部では、導体パッド96a〜dの端部、貫通孔ビアスタブ97a〜dおよび98a〜dにおいて、キャパシタンスの不連続点が発生する。キャパシタンスの不連続点、誘導性の不連続点、または抵抗の不連続点であろうと、これら全ての不連続点は、インピーダンスの不整合を引き起こし、シグナル・インテグリティに負の影響を及ぼす。対照的に、図12に戻って、ボード上方インターポーザー基板の信号経路内の信号の不連続点は非常に少ない。
TDR(Time Domain Reflectometry)は、高スピードの信号経路の品質特性を示すために用いられる標準的な測定方法であって、信号経路内の不連続点の物理的な位置および大きさの双方に対する指標を与えるものである。この測定法は、急速に立ち上がるステップ波形(fast-rising step waveform)を信号経路に送信し、得られる反射をオシロスコープのスクリーン上に表示することにより実行される。時間軸(X軸)は、経路に沿った物理的な位置に関連しており、振幅軸(Y軸)は、回線に沿った各ポイントでのオーム(ohm)で測定されたインピーダンスを示す。
図14の画像は、図12のボード上方インターポーザー信号線のTDR応答であって、CPUピンと接触する末端からの回線を詳しく示している。典型的な測定設定では、テストされる回線は、50オームとなる長さを有する伝送回線101を用いたTDR機器に、50オームとして測定されるよう接続される。不連続点による信号劣化がない状況下であれば、理想的には、CPUからメモリーICまでの信号経路全体において、50オームになる。
信号が、CPUピンとメモリー部品にファンアウト(fan out:論理出力)するポイント70との間の回線83に直面(encounter)すると、CPUピンの密集したアレイから出ていくために必要な一般的に非常に狭い回線83は、80オームのインピーダンスを示す。信号が接続ポイント70に到達すると、図14に示すように、信号は、80オーム回線の左側である84b、および80オーム回線の右側である82bの2つの開始点に直面し、共に80/2=40オームのインピーダンスを示す。ポイント70を通過した後の非常に短い期間、回線82bおよび84bは、82aおよび84aに再度枝分かれし、80/3=27オームにインピーダンスが低下する。
40オームインピーダンス水準は、信号がスタブ82aおよび84aの端部に到達するまで持続する。スタブ82aおよび84aでは、スタプ82aおよび84bの端部に位置するメモリーICのピンインピーダンスに信号が直面することによって、信号は20オームにまで低下する。パルス端が接続ポイント82a〜82bおよび84a〜84bを通過した後、インピーダンスは、信号が経路82cおよび84cとの接続ポイントに到達するまで、40オーム水準の82b、84bにまで戻る。その過程は、82aおよび84aとの接続ポイントでのプロセスと同様に、インピーダンスに対して影響を及ぼす。第1のメモリーIC、スタブ82aおよび84aの端部での信号到着と、スタブ82cおよび84cの端部におけるメモリーICでの信号到着との間の時間遅延は、最終的に、システムの最大動作スピードを決定する役割を果たしている。全てのデバイスは、安定した“1”または“0”の信号レベルを参照しなければならないので、システムは、最近接および最遠のメモリーIC間を行き来するための信号に要求される、少なくとも100ps程度、待機しなければならない。
図15は、図13の信号経路のTDR特徴、すなわち、従来技術のマザーボードメモリーモジュールのTDR特徴を示している。図14と同様に、TDR信号は50オームから始まっており、103と同軸となっている。ボード上方インターポーザーの場合とは異なり、信号は、それぞれ誘導性およびキャパシタンスの不連続点を引き起こすCPUソケットのバネ86およびマザーボード内のビア88に、最初に直面する。その後、信号は、図12の83と同じ目的で用いられ、83と同じような狭い回線85の長さを伝達する。すなわち、CPUソケット直下の密集したピンアレイから出ていくために信号が伝達する。回線85は狭いので、そのインピーダンスは、50オーム以上、図15に示すように90オーム以上となる。
部分85の端部では、信号は、回路基板内に積層された位置によって、その幅および誘電環境が異なる直列する短い長さの回線90a〜c内を流れる。回線90a〜cは、ビア92a〜cを介して、PCBの層間を横断するようになっている。回線の幅、誘電環境、およびビアのキャパシタンスの変化は全て、50オームより小さいインピーダンスの不連続点となる。
メモリーモジュールへの経路に沿って、信号は、回路基板の上面または下面に位置し、ビア92d〜eを介して埋設された信号経路に接続されているターミネーション抵抗94を通過する。この場合における抵抗94は、34オームの抵抗値を示し、一方、ビアは、図15内の典型的なキャパシンタンス不連続点92d〜eとなる。
信号は、第1のメモリーモジュール87aおよびそれに関連するソケット93aが位置するポイントである回線91aの短い長さを伝達する。回線91aには、ビア95aによる不連続点、バネ端子96aのコネクターによる誘導性の不連続点、およびコネクター内のバネ端子に対応するメモリーモジュール上の金属パッドでのキャパシタンスの不連続点が存在している。メモリーモジュール上では、信号経路が追加的ビア97aおよび98aを横断し、モジュール上に搭載されたメモリーICへの途中、回線の様々な短い長さを伝達していく。
上述の記載は、複数のメモリーモジュールの第1番目への信号経路のみをカバーしているにすぎない。図15に同じような反射のその後に続くグループが示されているように、一連の後続の各モジュールは、自身の同じような反射のセット(集合)を追加する。最終的に、信号は、非常に低いインピーダンスを示すターミネーション抵抗89に到達する。
図14の場合では、最近接と最遠のメモリーIC間の時間遅延は、システムの最大動作スピードを決定する役目を果たしている。従来のCPU−to−マザーボード構成の場合、遅延量は800ps程度と推定され、図12および14のボード上方インターポーザー系システムの8倍となる。
発明者らが信号経路内の不連続点に着目することができた唯一つの理由は、各不連続点が、負荷から離れるように、電源(source)に向かって、エネルギーを後方反射することに着目したことにある。後方反射されたエネルギーの全ては、負荷端に到達しない信号情報となるので、情報伝達に寄与することができない。散逸抵抗効果(dissipative resistive effects)、直列ワイヤー寄生(series wiring parasitics)またはインピーダンス不連続点による信号経路内の損失を埋め合わせるためには、信号振幅(amplitude)を増加させ、損失を埋め合わせるための外部電力の消費が必要となる。
1/4波長以下の経路長を用いる利点および信号の不連続点を少なくする利点に加えて、信号伝達およびクロック協調(clocking coordination)のため、各部品(コンポーネント)への信号経路は、均等であることが好ましい。図16〜19は、ボード上方インターポーザーが均等な経路長を確保するため、どの様に構成されているのかの例を示している。図16は、2つの接続102および104のセットを有する周辺回路100に接続されたインターポーザー14を示している。図示のようにインターポーザーを構成することにより、各部品は、CPUまでの均等な経路長を有することができる。
この構成の複数の変形が存在する。図17は、接続102/104および106/108への均等な経路長を提供するよう、インターポーザーが折り畳まれた構成を示している。図18は、図17の折り畳まれた構成から得られる多層インターポーザーを示している。図19は、周辺回路用に同じように折り畳まれ、接合され、さらに積層された構成を示している。これら構成の可撓性(自由度)および順応能力は、ボード上方インターポーザーにおける可撓性のさらなる利点である。
ここまでの議論は、演算デバイス用の現在のマザーボード上で用いられるボード上方インターポーザーに焦点を当てた。しかしながら、もし、当業者がマザーポードの設計段階において上述のインターポーザーの存在を前提としていたのであれば、その当業者は、図20において110で示される領域のようなマザーボード上のファンアウト領域を除去し得るであろう。本実施例のボード112は、シングルソケットサーバーである。図21は、DRANメモリー配線およびコネクターを除去して得られたマザーボード114を示している。インターポーザーの使用を前提として設計されたマザーボードは、以下、“能率化(streamlined)”マザーボードと称される。シミュレーションでは、これにより、ボードサイズを28%減少可能なことが示されている。以下に示す表は、プロセッサーソケットの数に基づく異なるマザーボード構成の複数のボードのサイズ減少を示している。いくつか構成は、ボードのレイアウトに依存する範囲を有している。
Figure 2014516474
改良応用(retrofit application)に加えて、ここまでの議論は、一般的な場合を除き、インターポーザー上の周辺回路構成について、言及していない。上述のように、インターポーザー上の周辺回路は、システムメモリーやキャッシュ等のメモリー回路から構成される。図22は、周辺回路が、CPU、DRAMキャッシュとして超高速(ultra-fast)、オフチップとしての機能を有する実施例を示している。
一般的なメモリー構成は、メモリーアクセス用の所定数の複数の“レーン(lane)”を有する。例えば、インテル(登録商標)X58マザーボードは、3つのメモリーレーンと、6つのメモリーDIMMを有している。図22では、インターポーザー上の周辺回路116は、64〜128GBのキャッシュメモリーから構成され、さらに、上述の導通(pass-through)接触を介して、64〜128GBのメインメモリー118にアクセスしている。これは単なる1例でしかなく、当然、その他多くのメモリーの潜在的な可能性(その他メモリーの追加)を想定することができる。
能率的マザーボードにおけるDIMMの除去によって増幅される別の利点は、熱サイクル化において故障し得る部品数の減少に起因する。処理用の電力を増加に伴い、熱管理は、マザーボード設計および動作における非常に重要な問題となる。部品数の減少は、故障の可能性を減らすことができる。DIMMコネクターまたはその他のタイプの周辺回路コネクターを除去することによって、ボードから除去される貫通孔ビア、はんだ接続、配線取り回し(wiring runs)、端部接触(edge contacts)、コネクター、DIMM PCB、抵抗およびコンデンサーの数は、1万点を数える。ボード上方インターポーザーを採用することにより、これらの故障可能性が消滅する。
熱サイクル間において故障する可能性のある部品数の減少に加えて、ボード上方インターポーザーの構成は、CPUヒートシンク(heat sink)への短いメモリー熱経路を採用することを可能とする。図23は、その例を示している。図23では、インターポーザー14上の周辺回路120からの熱は、PGSグラファイトシート121を介して、既存のヒートシンク122に伝達される。本実施形態では、ヒートシンク122は、熱パイプ123を介して、冷却部124に接続されている。
図24は、インターポーザー14の可撓性(自由度)が、周辺回路チップ120をヒートシンク128と直接接触(direct contact)する配置のために用いられた直接接触の実施形態を示している。本実施形態では、ヒートシンクは、水またはその他の液体の冷却ブロック(cooled block)から構成されている。
図25は、インターポーザー14が120のような周辺回路を保持している別の実施形態を示している。周辺回路は、同様に、インターポーザーから離れた回路の表面において、PGSグラファイトシート121と接触している。PGSグラファイトシート121は、その後、銅製搭載ブロック130を含み得るヒートシンク128への熱/機械的インターフェースを形成する。様々な金属、ポリマー等の、グラファイト以外の材料をシート121に用いてもよい。
水冷却ブロックまたはリモート冷却ブロックへの熱パイプ以外のヒートシンク以外の形態が存在する。図26は、冷却フィン134に熱的に接続された134のような熱パイプと共に、空冷ヒートシンクブロック132を採用した点を除き、図25と似た実施例を示している。インターポーザー構造の可撓性(自由度)は、熱管理用の複数の異なる構成を可能としている。
上述したが詳細について議論されなかった別の変形は、周辺回路の位置および数について取り上げるものである。図2に戻って、図示のインターポーザー14は、CPU用コネクターアレイの一方の面上に周辺回路のアレイを有している。構成の種類は、限定を意味するものではなく、そのような意図もない。例えば、周辺回路は、CPU用のコネクターアレイの一方の面上、二方の面上、三方の面上、または四方の全ての面上にあってもよい。さらに、周辺回路のアレイは、1連の回路(one bank of circuits)以上の回路を有していてもよい。インターポーザーは、マザーボードソケットに挿入されたとき、複数折り畳まれ、複数バンク(bank)の周辺回路の使用を可能にしてもよい。同様に、複数バンクの回路は、図7Aおよび7Bに示されたインターポーザー上のコネクターを用いて実現されてもよい。
加えて、インターポーザーは、別の回路と同一平面の様態(in a coplanar fashion)で接続されていてもよい。図27は、ボード上方インターポーザー14が別の回路140と接続されている実施形態を示している。接続は、複数の方法で実行されていてもよい。この特定の実施形態では、インターポーザー14上のPCBエッジコネクターパッド146および対象の回路140を用いている。これらの接触は、“ゼブラストリップ(Zebra strip:縞状の長尺片)”144によって覆われている。ゼブラストリップは、通常、カーボンまたはその他の導電材料と、ゴムまたはプラスチックストリップによって構成されており、各回路上のエッジコネクターパッド146間の接続を結合している。ゼブラストリップは、一般的に、接着剤および142のような加圧板によってボード上に搭載される。このタイプの搭載は、回路基板の厚さ、機械的な不均等(ズレ)、ギャップ等の不整合に対して、非常に耐性がある(寛容である)。
上述のように、その他の変形は、インターポーザーとマザーボードとの間で、CPUをインターポーザーに接続するために用いられる異なるタイプのコネクターを含む。そのような変形の1つがピングリッドアレイである。図28は、マザーボード上のソケット内の銅製キャプチャーパッドの開口中央に挿入される150のようなコネクターピンの実施例を示している。インターポーザー152内の開口は、ピンがインターポーザーを導通することを可能としており、さらに、インターポーザー内にピンと接続するための配線を設けることを可能としている。
ボード上方インターポーザーの利点は、上述のように、様々であり非常に多く存在する。ボード上方インターポーザー用の特定の実施形態にポイントを当てて説明したが、そのような特定の参照例は、以下の特許請求の範囲に記載される本発明の範囲を限定するものではない。

Claims (21)

  1. インターポーザー基板であって、
    前記インターポーザー基板内の相互コネクターアレイと、
    前記相互コネクターアレイ内の少なくとも1つの前記コネクターに接続された前記インターポーザー内の少なくとも1つの導電配線と、
    前記インターポーザー基板上に位置し、前記導電配線に電気的に接続された少なくとも1つの周辺回路と、を備え、
    前記インターポーザー基板内の相互コレクターアレイは、回路基板上のプロセッサー用の相互コネクターアレイに従って配置され、
    前記導電配線は、前記インターポーザー基板内の前記コネクターと、前記回路基板上の前記プロセッサー用の前記相互コネクターアレイの対応する1つとの間に電気的な接続が存在しないように、前記インターポーザー基板に対して平行に配置されていることを特徴とするインターポーザー基板。
  2. 前記インターポーザー基板は、フレキシブル基板を含む請求項1に記載のインターポーザー基板。
  3. 前記周辺回路は、少なくとも1つのメモリーチップを含む請求項1に記載のインターポーザー基板。
  4. 前記周辺回路は、少なくとも1つのペリフェラル・コンポーネント・インターコネクト・インターコネクト・エクスプレス(PCIe)ユニットをさらに含む請求項1に記載のインターポーザー基板。
  5. 前記周辺回路は、固体ディスクドライブを含む請求項1に記載のインターポーザー基板。
  6. 前記周辺回路は、前記インターポーザーが前記プロセッサーと前記周辺回路との間に挿入されたとき、前記インターポーザーが折り畳み可能なように、前記インターポーザーの端部上に配置されている請求項1に記載のインターポーザー基板。
  7. 前記周辺回路は、コネクターによって、前記インターポーザーに取り付けられる請求項1に記載のインターポーザー基板。
  8. 前記コネクターは、メモリーマイクロモジュールコネクターをさらに含む請求項7に記載のインターポーザー基板。
  9. 前記コネクターは、同一平面コネクターをさらに含む請求項7に記載のインターポーザー基板。
  10. 前記インターポーザー基板は、複数の層で形成された折り畳み構造を有し、
    前記層のそれぞれは、前記インターポーザーの平面を形成し、
    前記インターポーザーの前記平面のそれぞれは、少なくとも1つの前記周辺回路を保持する請求項1に記載のインターポーザー基板。
  11. 前記周辺回路のそれぞれへの経路長は、等しい請求項10に記載のインターポーザー基板。
  12. 前記インターポーザー基板上の前記相互コネクターアレイは、ランドグリッドアレイ、ボールグリッドアレイ、ピングリッドアレイ、またはエラストマー端子のいずれか1つを含む請求項1に記載のインターポーザー基板。
  13. 前記プロセッサー用の前記相互コネクターアレイは、ランドグリッドアレイ、ボールグリッドアレイ、ピングリッドアレイ、またはソケットのいずれか1つを含む請求項1に記載のインターポーザー基板。
  14. 前記導電配線は、前記導電配線を通過して伝達される最大周波数信号の4分の1波長以下の長さを有する請求項1に記載のインターポーザー基板。
  15. 前記インターポーザーは、前記回路基板上の前記プロセッサー用の前記相互コネクターアレイ内の1つのコネクターに接続する前記インターポーザー基板内の前記相互コネクターアレイの少なくとも1つをさらに含む請求項1に記載のインターポーザー基板。
  16. 前記1つのコネクターは、前記回路基板上のメモリー回路に接続され、前記インターポーザー上の前記周辺回路は、キャッシュメモリーとして構成されている請求項15に記載のインターポーザー基板。
  17. 導電経路に接続するよう配置された相互コネクターアレイを有するプロセッサーと、
    前記プロセッサーとの接続を提供するよう配置された相互コネクターアレイを有する回路基板と、
    前記プロセッサーと前記回路基板との間に配置されたインターポーザー基板と、
    前記プロセッサー上の前記相互コネクターアレイの少なくとも1つのコネクターに接続された前記インターポーザー基板内の少なくとも1つの導電配線と、
    前記少なくとも1つの導電配線に接続された少なくとも1つの周辺回路と、を備え、
    前記回路基板は、前記相互コネクターアレイに接続された導電経路を有し、
    前記導電配線は、前記インターポーザー基板内の前記コネクターと前記回路基板上の前記プロセッサー上の前記相互コネクターの対応する1つとの間に電気的な接続が存在しないように、前記インターポーザー基板に対して平行に配置されていることを特徴とする装置。
  18. 前記プロセッサーおよび前記周辺回路に熱的に接続されたヒートシンクをさらに備える請求項17に記載の装置。
  19. 前記プロセッサーに熱的に接続された前記ヒートシンクは、前記プロセッサーに直接接触している前記ヒートシンク、または前記ヒートシンクと前記プロセッサーとの間の熱伝達シートのいずれか一方を含む請求項18に記載の装置。
  20. 前記インターポーザーは、前記回路基板上の前記プロセッサー用の前記相互コネクターアレイ内の1つの相互コネクターに接続される前記インターポーザー基板内の前記相互コネクターアレイの少なくとも1つの接続をさらに備える請求項17に記載の装置。
  21. 前記回路基板は、メモリー相互コネクターアレイを有するマザーボード、またはメモリー相互コネクターを有さないマザーボードの一方を含む請求項17に記載の装置。
JP2014506426A 2011-04-18 2012-03-30 周辺回路と共に用いられるマザーボード上方インターポーザー Pending JP2014516474A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161476501P 2011-04-18 2011-04-18
US61/476,501 2011-04-18
US13/163,502 US8363418B2 (en) 2011-04-18 2011-06-17 Above motherboard interposer with peripheral circuits
US13/163,502 2011-06-17
PCT/US2012/031675 WO2012145149A1 (en) 2011-04-18 2012-03-30 Above motherboard interposer with peripheral circuits

Publications (1)

Publication Number Publication Date
JP2014516474A true JP2014516474A (ja) 2014-07-10

Family

ID=47006247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506426A Pending JP2014516474A (ja) 2011-04-18 2012-03-30 周辺回路と共に用いられるマザーボード上方インターポーザー

Country Status (6)

Country Link
US (8) US8363418B2 (ja)
EP (1) EP2718969B1 (ja)
JP (1) JP2014516474A (ja)
CN (1) CN103608919B (ja)
SG (1) SG195030A1 (ja)
WO (1) WO2012145149A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US8779789B2 (en) * 2012-04-09 2014-07-15 Advanced Inquiry Systems, Inc. Translators coupleable to opposing surfaces of microelectronic substrates for testing, and associated systems and methods
US9674954B2 (en) * 2013-03-14 2017-06-06 Intel Corporation Chip package connector assembly
US8884425B1 (en) * 2013-05-10 2014-11-11 Futurewei Technologies, Inc. Thermal management in 2.5 D semiconductor packaging
US9722335B2 (en) * 2014-05-05 2017-08-01 Qualcomm Incorporated Dual in line memory module (DIMM) connector
US20170215296A1 (en) * 2014-07-30 2017-07-27 Hewlett Packard Enterprise Development Lp Multi-bay apparatus
US10104772B2 (en) * 2014-08-19 2018-10-16 International Business Machines Incorporated Metallized particle interconnect with solder components
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
US9832876B2 (en) * 2014-12-18 2017-11-28 Intel Corporation CPU package substrates with removable memory mechanical interfaces
JP6455154B2 (ja) * 2015-01-08 2019-01-23 株式会社デンソー 車両用電子機器
CN107408095B (zh) 2015-01-28 2020-11-06 惠普发展公司,有限责任合伙企业 通道资源的重定向
US9543384B2 (en) * 2015-02-26 2017-01-10 SK Hynix Inc. Semiconductor package
US9941567B2 (en) * 2015-07-16 2018-04-10 L-3 Communications Corporation Integrated PCB interconnect system
DE102015111972A1 (de) * 2015-07-23 2017-01-26 Abb Schweiz Ag Schaltung auf Platinen in mehreren Ebenen mit Schnittstelle für Steckkarte
US10388636B2 (en) * 2015-12-21 2019-08-20 Intel Corporation Integrating system in package (SIP) with input/output (IO) board for platform miniaturization
US10701800B2 (en) * 2016-01-28 2020-06-30 Hewlett Packard Enterprise Development Lp Printed circuit boards
US9773528B1 (en) 2016-04-28 2017-09-26 Qualcomm Incorporated Socket with branching point
WO2018156151A1 (en) 2017-02-24 2018-08-30 Hewlett Packard Enterprise Development Lp Electronic devices packaged on wing boards
US10111334B1 (en) 2017-03-30 2018-10-23 Dell Products, L.P. Information handling system interposer enabling specialty processor integrated circuit in standard sockets
US11546992B2 (en) * 2017-08-07 2023-01-03 Sanmina Corporation Modular motherboard for a computer system and method thereof
US11006524B2 (en) * 2017-09-08 2021-05-11 Apple Inc. Circuit board interposer
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
JP7001101B2 (ja) * 2017-10-03 2022-01-19 株式会社村田製作所 インターポーザおよび電子機器
CN212034479U (zh) * 2017-11-01 2020-11-27 株式会社村田制作所 内插器以及电子设备
US10165667B1 (en) * 2018-03-14 2018-12-25 Microsoft Technologies Licensing, LLC Computing system with superconducting and non-superconducting components located on a common substrate
KR102653837B1 (ko) * 2018-07-27 2024-04-02 에스케이하이닉스 주식회사 메모리 모듈 및 데이터 처리 시스템
CN109659725B (zh) * 2018-07-30 2020-08-28 番禺得意精密电子工业有限公司 电连接器
US10733134B2 (en) * 2018-08-30 2020-08-04 Dell Products L.P. Systems and methods for enabling universal circuit board socket
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
US11545408B2 (en) * 2019-01-16 2023-01-03 Intel Corporation Reflowable grid array to support grid heating
CN111988909A (zh) * 2019-05-23 2020-11-24 辉达公司 印刷电路板及其布局方法和电子设备
KR102584991B1 (ko) * 2019-06-14 2023-10-05 삼성전기주식회사 반도체 패키지
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
US20230014167A1 (en) * 2021-07-15 2023-01-19 Dell Products, L.P. Thermal heatsink systems and methods in information handling systems
US11716806B1 (en) * 2021-11-18 2023-08-01 Motorola Mobility Llc Processor heat dissipation in a stacked PCB configuration
EP4287788A1 (en) * 2022-06-03 2023-12-06 INTEL Corporation Gddr memory expander using cmt connector

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022021A (ja) * 1996-06-27 1998-01-23 Sharp Corp Icソケット
JP2000353767A (ja) * 1999-05-14 2000-12-19 Universal Instr Corp 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2005150490A (ja) * 2003-11-18 2005-06-09 Canon Inc Icとプリント配線基板間のシート部品
JP2006222370A (ja) * 2005-02-14 2006-08-24 Mikku:Kk 異種材料の組み合わせによる回路基板
JP2006310542A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2008060602A (ja) * 1999-08-19 2008-03-13 Seiko Epson Corp 配線基板の製造方法及び電子部品の製造方法
WO2009084299A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
JP2010277829A (ja) * 2009-05-28 2010-12-09 Shinko Electric Ind Co Ltd 接続端子付き基板

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5592730A (en) 1994-07-29 1997-01-14 Hewlett-Packard Company Method for fabricating a Z-axis conductive backing layer for acoustic transducers using etched leadframes
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5619399A (en) * 1995-02-16 1997-04-08 Micromodule Systems, Inc. Multiple chip module mounting assembly and computer using same
JPH11500271A (ja) * 1995-02-16 1999-01-06 マイクロモジュール システムズ インコーポレイテッド マルチチップモジュール取付けアセンブリおよびこれを使用するコンピュータ
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5763943A (en) * 1996-01-29 1998-06-09 International Business Machines Corporation Electronic modules with integral sensor arrays
US5819027A (en) * 1996-02-28 1998-10-06 Intel Corporation Bus patcher
US6352103B1 (en) * 1996-05-22 2002-03-05 Intel Corporation High performance notebook PC cooling system
US7301748B2 (en) * 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US6224396B1 (en) * 1997-07-23 2001-05-01 International Business Machines Corporation Compliant, surface-mountable interposer
US6144559A (en) * 1999-04-08 2000-11-07 Agilent Technologies Process for assembling an interposer to probe dense pad arrays
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
US6452113B2 (en) 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US20030156400A1 (en) * 1999-07-15 2003-08-21 Dibene Joseph Ted Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management
US6366467B1 (en) * 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6400565B1 (en) * 2000-04-21 2002-06-04 Dell Products L.P. Thermally conductive interface member
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6884653B2 (en) * 2001-03-21 2005-04-26 Micron Technology, Inc. Folded interposer
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US6633489B2 (en) * 2001-07-31 2003-10-14 Hewlett-Packard Development Company, L.P. Dynamic isolating mount for processor packages
US6557675B2 (en) * 2001-07-31 2003-05-06 Compaq Information Technologies Group, L.P. Tunable vibration damper for processor packages
US7220365B2 (en) * 2001-08-13 2007-05-22 New Qu Energy Ltd. Devices using a medium having a high heat transfer rate
US6490161B1 (en) * 2002-01-08 2002-12-03 International Business Machines Corporation Peripheral land grid array package with improved thermal performance
US6712621B2 (en) * 2002-01-23 2004-03-30 High Connection Density, Inc. Thermally enhanced interposer and method
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6779256B2 (en) * 2002-06-14 2004-08-24 General Electric Company Interposer extraction tool
US7068120B2 (en) * 2002-06-25 2006-06-27 Intel Corporation Electromagnetic bus coupling having an electromagnetic coupling interposer
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6625021B1 (en) * 2002-07-22 2003-09-23 Intel Corporation Heat sink with heat pipes and fan
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
CN1717795A (zh) * 2002-11-27 2006-01-04 微型元件有限公司 微电子封装和组件
US7071420B2 (en) 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
US7000490B1 (en) * 2003-03-10 2006-02-21 The United States Of America As Represented By The United States Department Of Energy Thermoelectrically cooled water trap
US6819001B2 (en) * 2003-03-14 2004-11-16 General Electric Company Interposer, interposer package and device assembly employing the same
US7145249B2 (en) * 2004-03-29 2006-12-05 Intel Corporation Semiconducting device with folded interposer
JP4138689B2 (ja) * 2004-03-30 2008-08-27 株式会社東芝 インターフェイスモジュール付lsiパッケージ及びlsiパッケージ
US7106600B2 (en) * 2004-04-29 2006-09-12 Newisys, Inc. Interposer device
CN100399078C (zh) * 2004-10-07 2008-07-02 日本电气株式会社 Lsi插件对光电布线板的安装结构、安装方法
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
US7361985B2 (en) * 2004-10-27 2008-04-22 Freescale Semiconductor, Inc. Thermally enhanced molded package for semiconductors
JP4463148B2 (ja) 2005-05-19 2010-05-12 パナソニック株式会社 超音波診断装置
US20070126111A1 (en) * 2005-05-26 2007-06-07 Uri Mirsky Microelectronic packaging and components
US7411292B2 (en) * 2005-09-27 2008-08-12 Kingston Technology Corporation Flash memory card
US7411293B2 (en) * 2005-09-27 2008-08-12 Kingston Technology Corporation Flash memory card
US7915537B1 (en) * 2005-10-19 2011-03-29 Edward Herbert Interposer and method for making interposers
US7636543B2 (en) * 2005-11-30 2009-12-22 Xerox Corporation Radial merge module for printing system
WO2007142052A1 (ja) * 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
US20080038163A1 (en) * 2006-06-23 2008-02-14 Applera Corporation Systems and Methods for Cooling in Biological Analysis Instruments
JP2009545107A (ja) * 2006-07-28 2009-12-17 ティーアイアール テクノロジー エルピー エッジ放出要素を有する光源
US7514773B2 (en) * 2006-08-31 2009-04-07 Intel Corporation Systems and arrangements for interconnecting integrated circuit dies
US7596650B1 (en) * 2006-09-25 2009-09-29 Intel Corporation Increasing availability of input/output (I/O) interconnections in a system
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US7753568B2 (en) * 2007-01-23 2010-07-13 Foxconn Technology Co., Ltd. Light-emitting diode assembly and method of fabrication
US8476735B2 (en) * 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US20080309349A1 (en) 2007-06-15 2008-12-18 Computer Access Technology Corporation Flexible interposer system
US8050047B2 (en) * 2007-07-12 2011-11-01 Stats Chippac Ltd. Integrated circuit package system with flexible substrate and recessed package
US7610948B2 (en) * 2007-07-25 2009-11-03 Tsung-Hsien Huang Cooler module
WO2009029335A1 (en) * 2007-08-28 2009-03-05 Rambus Inc. Detachable interconnect for configurable width memory system
US7641481B2 (en) 2007-10-10 2010-01-05 Intel Corporation Non-intrusive interposer for accessing integrated circuit package signals
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
WO2009083896A2 (en) * 2007-12-27 2009-07-09 Koninklijke Philips Electronics, N.V. Ultrasound transducer assembly with improved thermal behavior
US20100186820A1 (en) * 2008-11-10 2010-07-29 Schon Steven G Solar electricity generation with improved efficiency
CN102187400A (zh) * 2008-10-20 2011-09-14 国立大学法人东京大学 集成电路装置
US7796389B2 (en) * 2008-11-26 2010-09-14 General Electric Company Method and apparatus for cooling electronics
US8760187B2 (en) * 2008-12-03 2014-06-24 L-3 Communications Corp. Thermocentric alignment of elements on parts of an apparatus
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US8212350B2 (en) * 2009-04-06 2012-07-03 Intel Corporation Space and cost efficient incorporation of specialized input-output pins on integrated circuit substrates
US9176915B2 (en) * 2009-04-30 2015-11-03 Dell Products L.P. Data storage device carrier system
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP5493744B2 (ja) * 2009-11-12 2014-05-14 富士通株式会社 光電気混載基板、および、光電気混載基板の製造方法
JP5527806B2 (ja) * 2010-02-17 2014-06-25 Necネットワークプロダクツ株式会社 半導体装置の製造方法
US20110211310A1 (en) * 2010-03-01 2011-09-01 Seagate Technology Llc Signal path interconnection and assembly
US8691626B2 (en) * 2010-09-09 2014-04-08 Advanced Micro Devices, Inc. Semiconductor chip device with underfill
US8508929B2 (en) * 2010-11-04 2013-08-13 International Business Machines Corporation Implementing enhanced cover-mounted, auto-docking for multiple DASD configurations
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8982563B2 (en) * 2011-06-28 2015-03-17 Oracle International Corporation Chip package to support high-frequency processors
US10074600B2 (en) * 2012-03-30 2018-09-11 Ati Technologies Ulc Method of manufacturing interposer-based damping resistor
US10297572B2 (en) * 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
US10256213B2 (en) * 2015-12-10 2019-04-09 Intel Corporation Reduced-height electronic memory system and method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022021A (ja) * 1996-06-27 1998-01-23 Sharp Corp Icソケット
JP2000353767A (ja) * 1999-05-14 2000-12-19 Universal Instr Corp 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
JP2008060602A (ja) * 1999-08-19 2008-03-13 Seiko Epson Corp 配線基板の製造方法及び電子部品の製造方法
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2005150490A (ja) * 2003-11-18 2005-06-09 Canon Inc Icとプリント配線基板間のシート部品
JP2006222370A (ja) * 2005-02-14 2006-08-24 Mikku:Kk 異種材料の組み合わせによる回路基板
JP2006310542A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法、半導体回路素子付き配線基板
WO2009084299A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
JP2010277829A (ja) * 2009-05-28 2010-12-09 Shinko Electric Ind Co Ltd 接続端子付き基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017108073A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20120300392A1 (en) 2012-11-29
US20120262863A1 (en) 2012-10-18
EP2718969A1 (en) 2014-04-16
US10884955B2 (en) 2021-01-05
US20190196985A1 (en) 2019-06-27
US20200019519A1 (en) 2020-01-16
US20120262862A1 (en) 2012-10-18
SG195030A1 (en) 2013-12-30
EP2718969A4 (en) 2015-10-21
CN103608919B (zh) 2016-10-26
US20160259738A1 (en) 2016-09-08
EP2718969B1 (en) 2019-08-14
US8363418B2 (en) 2013-01-29
US20120262875A1 (en) 2012-10-18
US9357648B2 (en) 2016-05-31
US10423544B2 (en) 2019-09-24
US20150313017A1 (en) 2015-10-29
WO2012145149A1 (en) 2012-10-26
US9086874B2 (en) 2015-07-21
CN103608919A (zh) 2014-02-26
US8908384B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
US10884955B2 (en) Stacked and folded above motherboard interposer
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US7646212B2 (en) Memory system including a power divider on a multi module memory bus
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
US8138592B2 (en) Planar array contact memory cards
US20180196763A1 (en) Flexible high-density memory module
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US20040100812A1 (en) Circuit topology for high speed memory access
US20090322350A1 (en) Printed circuit assembly and method for measuring characteristic impedance
Kollipara et al. Design and testing of a high speed module based memory system
Kollipara et al. Evaluation of a module based memory system with an LCP flex interconnect
Stopper The BCML circuit and packaging system
US20070297146A1 (en) Data Communications with an Integrated Circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170509