Nothing Special   »   [go: up one dir, main page]

JP2000353767A - 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法 - Google Patents

電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法

Info

Publication number
JP2000353767A
JP2000353767A JP2000142399A JP2000142399A JP2000353767A JP 2000353767 A JP2000353767 A JP 2000353767A JP 2000142399 A JP2000142399 A JP 2000142399A JP 2000142399 A JP2000142399 A JP 2000142399A JP 2000353767 A JP2000353767 A JP 2000353767A
Authority
JP
Japan
Prior art keywords
assembly
chip
component
substrate
contact pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000142399A
Other languages
English (en)
Inventor
A Primavera Anthony
エイ． プリマべーラ アンソニー
Borujesen Peter
ボルジェセン ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Instruments Corp
Original Assignee
Universal Instruments Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Instruments Corp filed Critical Universal Instruments Corp
Publication of JP2000353767A publication Critical patent/JP2000353767A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 基板を有する部品パッケージを提供するこ
と。 【解決手段】 基板２０は部品またはチップ部２２およ
び別個のアセンブリ部３２を有する。部品パッド２４の
アレイが部品部上に配置され、部品に電気的に接続され
るように適合されている。アセンブリ・コンタクト・パ
ッド３４のアレイがアセンブリ部３２上に配置され、プ
リント回路板などの次段階アセンブリに接続されるよう
に適合されている。部品コンタクト・パッド２４は基板
２０に固着された導体によってアセンブリ・コンタクト
・パッド３４に電気的に接続されている。部品部２２と
アセンブリ部３２の間の基板の少なくとも一部４２は柔
軟性を持つ。基板２０のアセンブリ部３２は剛性キャリ
ヤに固定してもよく、また（またはオーバモールド上
部）をパッケージ内に封止された部品を保護するために
ケーシング（またはオーバモールド上部）を剛性キャリ
ヤに取り付けてもよい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路チップを
含む電子部品のパッケージング、およびプリント回路板
または次段階のアセンブリへの電子部品の取付けに関す
る。
【０００２】
【従来の技術】集積回路（ＩＣ）チップにおける高集積
化、高速化、入出力の増大、さらに、機能の強化につい
ての開発が進むに従い、チップとプリント回路板との間
のより高密度な相互接続に対する必要性も増大してき
た。これと同時に、高密度相互接続に対する要求に加
え、実装に利用できる基板面積も大幅に減少してきた。
【０００３】この問題に対する解決策の１つに直接チッ
プ取付け（ＤＣＡ）技術があり、これはＩＣデバイス
（「ダイ」または「チップ」）が回路板基板に直接取り
付けられるものである。ＤＣＡの一形態（「フリップ・
チップ」アセンブリ）では、シリコン・チップが、チッ
プと回路板との間に機械的および電気的な接続をもたら
すハンダ付け接合部のアレイを通じて、プリント回路板
基板に直接取り付けられている。しかし、温度の変動の
際に、チップと基板は一般に、それらの有効熱膨張率
（ＣＴＥ）の差によって、異なった膨張および収縮を示
す。これが、相互接続しているハンダ付接合部に対し
て、反復して歪をもたらし、結果的に疲労および欠陥を
もたらしている。この効果は、ほとんどの利用例に対し
て過剰な損傷を与えると考えられており、通常、チップ
は下方を、チップと回路板基板を効果的に結合する接着
剤により満たされており、これにより、ハンダ付接合部
にかかる負荷は大幅に減少している。しかし、この解決
策には、下方を接着剤で満たすこと自体が魅力に欠ける
（時間と費用がかかる）工程であるという欠点がある。
同様に、チップまたは回路板に欠陥がある場合、下方を
接着剤で満たされたチップは、組み立て前に試験を行な
うことが難しく、接着剤が硬化した後は適切な手段によ
っても除去できない。
【０００４】これに代わる解決策としては、フリップ・
チップを補強リング内に懸架された十分に柔軟な（テー
プ状）基板に取り付けるものがある。このようなチップ
は下方を接着剤で満たす必要がない一方、パッケージを
プリント回路板に接続している全てのハンダ付接合部が
補強リングの下に設置されなければならず、つまり、チ
ップの領域のかなり外側にずれてしまう。これでは、基
板の面積を実質的に増やす必要が生じてくる。
【０００５】ＤＣＡに代わって多く見られる代替案は、
ボール・グリッド・アレイ（ＢＧＡ）パッケージにチッ
プを実装するものである。このようなパッケージでは、
ハンダ付接合部のアレイを通じてプリント回路板に取り
付けられる。セラミックＢＧＡにおいて、セラミック・
パッケージ基板の熱膨張は、完全ではないにしてもより
良くチップに適合するものであるので、このようなパッ
ケージでは小さなフリップ・チップの下方を接着剤で満
たすことは必要としない。しかし、大きなチップでは、
やはり下方を接着剤で満たすことが必要である。同様
に、このセラミック基板は高価であり、これとプリント
回路板との間の熱的不適合が、現在、問題となることも
ある。プラスチックＢＧＡでは、有機材料のパッケージ
基板の熱膨張がプリント回路板によく適合しており、チ
ップ領域の大きさは、有機材料基板へのフリップ・チッ
プの取付けにより最小限に抑えることができる。しか
し、低部のハンダ付接合部のアレイの平面性を確保する
ために、ＢＧＡ基板は適度に堅牢であることが必要であ
り、そのため、フリップ・チップは、通常、下方を接着
剤で満たされなければならない。もしチップが基板に堅
く取り付けられていれば、チップ領域の複合（有効）Ｃ
ＴＥは、チップのＣＴＥに近づいたものになる。
【０００６】したがって、パッケージをプリント回路板
に接続しているハンダ付接合部は、チップ領域の外側に
配置されるのが好ましい。このため、ほとんどのＢＧＡ
では、チップ自体よりもかなり大きな実装面積が必要で
あり、製造も相対的に高価となる。
【０００７】最近、実装面積に対する要求を抑えるため
に、チップ・スケール・パッケージ（ＣＳＰ）という考
え方が数多く提案され、開発されている。しかし、一般
にこれらは製造がさらに困難かつ高価でさえあり、信頼
性もしばしば疑問視されている。ＢＧＡおよびＣＳＰパ
ッケージに対する代替案には、ＴＡＢおよびＳＭＴパッ
ケージがある。しかし、これら全ては、かなりの実装面
積が必要であり、提供できる出入力能力も限られてい
る。
【０００８】上述した困難に加えて、複数チップ・モジ
ュール上で互いに隣接している複数チップの接続には、
少なくともそれに見合った大きさの実装面積を追加する
ことが必要である。単一のモジュール上にチップを積み
上げることが面積についての要求を抑える一方で、その
製造は非常に複雑で高価なものになっている。
【０００９】
【発明が解決しようとする課題】したがって、ＩＣチッ
プを含む電子部品を次の段階のアセンブリへ実装するた
めの安価で信頼性の高い手段を提供することが、本発明
の目的である。
【００１０】ＩＣチップまたは他の部品のための安価で
信頼性の高いパッケージを提供することが、本発明のさ
らなる目的である。
【００１１】必要な実装面積を最小限に抑えた、ＩＣチ
ップまたは他の部品のためのパッケージを提供すること
が、本発明のさらに別の目的である。
【００１２】最小限の基板面積を利用した、ＩＣチップ
または他の部品のための安価で信頼性の高い実装手段を
提供することが、本発明のさらに別の目的である。
【００１３】
【課題を解決するための手段】上述および他の目的は、
チップ部とアセンブリ部を有したパッケージ基板による
本発明の第１の形態に従って達成される。チップ・コン
タクト・パッドのアレイはチップ部上に配置されてお
り、チップ・コンタクト・パッドはチップに電気的に接
続されるように適合されている。アセンブリ・コンタク
ト・パッドのアレイはアセンブリ部上に配置されてお
り、アセンブリ・コンタクト・パッドは、プリント回路
板などの次段階アセンブリに接続されるように適合され
ている。チップ・コンタクト・パッドは、パッケージ基
板に固着された電気伝導性物質によってアセンブリ・コ
ンタクト・パッドに電気的に接続されている。チップ部
とアセンブリ部との間のパッケージ基板の少なくとも一
部は柔軟性を持つ。
【００１４】本発明の第２の形態において、パッケージ
基板のアセンブリ部は剛性のあるキャリヤに固定されて
おり、蓋（または、オーバモールド上部）は、パッケー
ジに封止されたチップを物理的な損傷から保護するため
に、剛性のあるキャリヤに取り付けられている。チップ
は、チップ（または、パッケージ基板）を剛性のあるキ
ャリヤまたはパッケージの蓋に接続している接着剤また
はエラストマー層によって、パッケージ内に固定されて
いる。
【００１５】本発明の第３の形態において、パッケージ
基板は、複数のチップを１つのパッケージ内に実装する
ために追加されたチップ部を含んでいる。
【００１６】本発明のこれらおよび他の目的、特徴、お
よび、利点は、参照番号が対応する部分を記述している
添付図面と関連した、以下の好ましい実施形態の詳細な
記述を読むと明らかとなり、十分に理解される。
【００１７】
【発明の実施の形態】図１Ａ〜１Ｃを参照すると、本発
明の第１の実施形態が図示されている。本実施形態に
は、上部表面５２と低部表面５４を有する平面パッケー
ジ基板２０が含まれている。さらに、解説する目的で
は、パッケージ基板２０は、チップ部２２、アセンブリ
部３２、および、中間部４２を有しているようにに図示
されてもよい。ここで、中間部４２は、チップ部２２と
アセンブリ部３２との間に位置する。
【００１８】チップ部２２において、チップ・コンタク
ト・パッド２４は、パッケージ基板２０の上部表面５２
上に位置する（図１Ｂを参照）。チップ・コンタクト・
パッド２４の配列は、実装されるおよび／またはパッケ
ージ内に収容されるチップ１０上のダイ・パッド１４の
配列に対応するよう選択される。アセンブリ・コンタク
ト・パッド３４のアレイも同様に、アセンブリ部３２の
パッケージ基板２０の低部表面５４上に位置する。アセ
ンブリ・コンタクト・パッド３４の配列は、パッケージ
を次段階アセンブリ、例えば、プリント回路板に実装す
るための条件を満たすよう選択される。
【００１９】チップ・コンタクト・パッド２４は、複数
の導体４４（図３と図４を参照）によって、アセンブリ
・コンタクト・パッド３４に電気的に接続される。この
ため、チップ１０をパッケージ基板２０に実装すること
によって、および、基板２０を次段階アセンブリに実装
することによって、チップ１０は、次段階アセンブリに
電気的に接続される。回路の設計条件によっては、全て
のまたは選択されたチップ・コンタクト・パッドだけ
が、アセンブリ・コンタクト・パッドに接続できること
が理解されるべきである。（以下に述べられているよう
に）導体はパッケージ基板２０の中間部４２に固着され
ており、中間部４２は柔軟性を有しているので、図１Ｃ
に示すように、アセンブリ部３２をチップ部２２の下方
に折り曲げることができ、次段階アセンブリ（例えば、
回路板２）に実装することができる。
【００２０】このようにして、次段階アセンブリに実装
された際にも、パッケージ全体は、チップ１０自体より
も僅かに大きな面積のみを必要とするにすぎない。「下
方に」という言葉と「下方に折り曲げる」という語句
は、本出願全体を通じて、参照されている要素の相対的
な位置関係を単に示すための例証としての意味で用いら
れているものとする。
【００２１】（チップ１０として示す）部品は、例え
ば、高鉛ハンダ付接合部２６などの標準的なＤＣＡ技術
を用いて、パッケージ基板２０に実装される。このパッ
ケージ基板２０も同様に、例えば、アセンブリ・コンタ
クト・パッド３４に付着された共融ハンダ・ボール３６
による方法などといった、当業界ではよく知られている
方法を用いて、次段階アセンブリに実装される。この配
列は、チップ１０のパッケージ基板２０への実装を妨害
または損なうことなく、次段階アセンブリにパッケージ
を実装する／から取り外すために、共融ハンダ・ボール
３６のリフローを考慮したものである。
【００２２】しかし、当業者には、チップ１０をパッケ
ージ基板２０に、および、パッケージ基板２０を次段階
アセンブリに取り付ける他の方法が用いられることも明
らかである。例えば、チップ１０をパッケージ基板２０
に取り付ける他の容認できる方法には、等方性／非等方
性の導電性接着剤、接着剤を備えた金バンプ、または、
他の（無鉛）冶金が含まれる。同様に、パッケージ基板
２０を次段階アセンブリに取り付ける他の方法には、も
しプリント回路板のパッドがハンダで被覆されていれ
ば、高鉛ハンダ・ボール、ニッケル・ポスト、または、
剛性他のハンダ付可能な構造が含まれる。本出願におけ
る開示から明らかなように、完全なパッケージの全体的
な占有面積は、パッケージを次段階アセンブリに接続す
るために選択される実装技術によって、ほとんど決定さ
れる。
【００２３】例えば、もし共融ハンダ・ボール３６が用
いられれば、容認できるハンダ・ボール３６の大きさと
間隔が、達成され得る最小のパッケージの大きさを左右
する。
【００２４】パッケージ基板２０には、チップ１０と次
段階アセンブリのどちらにも直接接続している部分がな
いため、各部分の膨張と収縮は、温度の変動の際に、せ
いぜいチップ１０の１つと次段階アセンブリからのみ影
響を受ける。その結果、もしパッケージ基板２０に十分
な柔軟性を持つ基板が用いられていれば、パッケージ基
板２０のチップ部２２の膨張は、チップ１０の膨張にか
なり適合し、温度の変動の際にチップのハンダ付接合部
２６に発生した応力は最小に抑えられる。このため、ハ
ンダ付接合部２６の疲労を防止するためにチップ１０の
下方を接着剤で満たすことは、必要なくなる。同様に、
パッケージ基板２０のアセンブリ部３２の膨張は、次段
階アセンブリの膨張にかなり適合し、このため、共融ハ
ンダ接合部３６に発生した応力は、同様に、十分な柔軟
性を持つパッケージ基板２０を用いることにより最小に
抑えられる。
【００２５】必要なら、チップ１０の熱膨張率にかなり
適合した熱膨張率を有する素材片（「ブランク」）６０
を、チップ・コンタクト・パッド２４のアレイの反対側
の表面上のパッケージ基板２０のチップ部２２に、接着
剤６２を用いて、張り合わせ、または、接着することも
できる。これは、パッケージ基板２０の熱膨張を、チッ
プ１０の熱膨張とより良く適合するように強制し、組み
立ての際の熱膨張による反りを最小に抑える。図２は、
チップ１０の下にあるパッケージ基板２０に、接着剤６
２によって直接実装されたＳｉブランク６０を示す。Ｓ
ｉブランク６０の使用にも、同様に、組み立ての際にパ
ッケージ基板２０のチップ部２２の平面性を保つという
利点がある。
【００２６】図示された実施形態のパッケージ基板２０
は従来のもので、例えばポリイミドで形成された、柔軟
性を持つ基板である。しかし、他の柔軟性を持つ基板も
用いることができるものとする。もしチップ・コンタク
ト・パッド２４とアセンブリ・コンタクト・パッド３４
との間に少数の相互接続のみが必要とされるなら、パッ
ケージ基板２０の表面形跡は、必要なら隙間４６を設け
て、コンタクト・パッドの２つのアレイを接続するため
に必要な導体４４として用いることもできる。
【００２７】この場合、ハンダ・マスク５０が必要であ
り、組み立ての際の温度に対する不適合による反りを取
り除くために、図３に示すように、パッケージ基板２０
の両表面に設置されるものとする。ブランク６０が基板
２０に固定されていると、上述されたように、ハンダ・
マスク５０は、上部表面５２にのみ必要とすることもで
きる。代わりに、チップ・コンタクト・パッド２４のア
レイとアセンブリ・コンタクト・パッド３４のアレイを
同じ表面上に設置することも、製造工程を簡単化するこ
ともでき、隙間４６の必要性を排除しさえする。チップ
・コンタクト・パッド２４とアセンブリ・コンタクト・
パッド３４との間に、さらに多数の相互接続が必要な場
合、柔軟性を持つ基板２０は、パッケージ基板２０の導
体４４の複数の層を接続しているコンタクト・パッド２
４に隙間４６を有することもできる。これは、図４に示
すように、ハンダ・マスク５０の必要性を排除する。
【００２８】他の代替実施形態において、パッケージ基
板２０は、複数のアセンブリ部３２を含むことができ、
そのそれぞれは、図５に示すように、柔軟性を持つ中間
部４２によってチップ部２２から分離されている。アセ
ンブリ部３２は、チップ部２２の周辺全体に配置されて
おり、チップ・コンタクト・パッド２４は、基板２０の
アセンブリ・コンタクト・パッド３４と同じ表面上にあ
る。これにより、チップ・コンタクト・パッド２４とア
センブリ・コンタクト・パッドとの間の相互接続が簡単
化され、パッケージ基板２０に必要な層の数も最小に抑
えられる。図５に示す基板２０の各アセンブリ部３２
は、次段階アセンブリに実装された時に、全ての４つの
アセンブリ部３２がチップ部２２の下方に折り曲げられ
るように三角形の形状を持つ。前述した実施形態にある
ように、これは、パッケージ全体がチップ・コンタクト
・パッド１０自体より僅かに大きければ良いだけである
ことを可能にしており、必要とされる基板の面積を最小
に抑えている。このような構造物の次段階アセンブリへ
の実装を簡単化するために、柔軟性を持つパッケージ基
板２０のアセンブリ部３２の全ては、チップ部２２の下
方に折り曲げられた後、剛性キャリヤに（例えば、適切
な接着剤によって）接続される。
【００２９】１つのパッケージに複数の部品またはチッ
プ１０を実装することは、パッケージ基板２０の大きさ
と形状を変えることによって、簡単に達成される。図６
Ａは、図１Ａに示すパッケージ基板２０と類似のものを
示す。しかし、この実施形態において、チップ・コンタ
クト・パッド２４の第２のアレイは、チップ部２２のパ
ッケージ基板２０の低部表面５４上に、チップ・コンタ
クト・パッド２４の第１のアレイの直接下方に、配置さ
れている。チップ・コンタクト・パッド２４の第２のア
レイは、アセンブリ・コンタクト・パッド３４に電気的
に接続されている。しかし、チップ・コンタクト・パッ
ド２４の第２のアレイにあるパッドの全て（または、選
択されたいくつか）は、アセンブリ・コンタクト・パッ
ド３４よりも、チップ・コンタクト・パッド２４の第１
のアレイにあるパッドに直接接続することができ、正確
な配置と接続はパッケージの設計条件によって部分的に
左右されることに留意すべきである。図１Ａの実施形態
のように、図６Ａのパッケージ基板２０は、チップ部２
２とアセンブリ部３２との間に柔軟性を持つ中間部４２
を含んでいる。これは、図６Ｂを参照すると、前述した
ように、アセンブリ部３２がチップ部２２の下方に折り
曲げられ、次段階アセンブリ（回路板２）に実装される
ことを可能にすることが分かる。図６Ｂを図１Ｃに比較
すると、２つのチップ１０を備えたパッケージは、ただ
１つのチップ１０を有するパッケージよりかなり大きな
基板面積を必要とするわけではないことが分かる。
【００３０】１つのパッケージに複数のチップ１０を実
装することも、同様に、チップ部２２に追加部分を加え
ることで達成される。図７Ａを参照すると、１つの基板
２０に２つのチップ１０を実装することは、（それぞれ
がチップ・コンタクト・パッド２４のアレイを備えた）
２つの隣接したチップ部２２と、（アセンブリ・コンタ
クト・パッド３４を備えた）１つのアセンブリ部３２を
設けることで達成される。図７Ａの実施形態において、
チップ・コンタクト・パッド２４とアセンブリ・コンタ
クト・パッド３４は全て、基板２０の同じ表面上にある
が、他の配置が実施できることも明らかである。図１Ａ
の実施形態にあるように、アセンブリ部３２と第１のチ
ップ部２２との間に柔軟性を持つ中間部４２があり、こ
れは、次段階アセンブリ（回路板２）に実装するため
に、アセンブリ部３２がチップ部２２の下方に折り曲げ
られることを可能にしている。必要なら、図７Ｂに示す
ように、第２のチップ部２２が第１のチップ部２２の上
方に折り曲げられることを可能にするために、２つのチ
ップ部２２の間に第２の中間部４２が含まれる。これ
も、やはり、複数のチップ１０を有するパッケージが、
１つのチップ１０を有するパッケージとほぼ同じ大きさ
の基板面積を占有することを可能にする。
【００３１】アセンブリ・コンタクト・パッド３４にチ
ップ・コンタクト・パッド２４を接続することを簡単化
するために、複数のチップに向けた使用における追加の
チップ部２２は、代わりに、アセンブリ部３２に隣接し
て設けることができる。図８は２つのチップ部２２の間
に配置されたアセンブリ部３２を示し、図９は４つのチ
ップ部２２の中央に配置されたアセンブリ部３２を示
す。どちらの場合も、チップ部２２がアセンブリ部３２
の上方に折り曲げられることを可能にするために、柔軟
性を持つ中間部４２は、チップ部２２とアセンブリ部３
２との間に配置される。したがって、どちらの場合も、
パッケージ全体は、１つのチップ１０の面積より僅かに
大きい面積を必要とするのみである。以下に述べる実施
形態とともに、上述の実施形態の全てにおいても、チッ
プ・コンタクト・パッド２４のアレイとアセンブリ・コ
ンタクト・パッド３４のアレイは全て、パッケージ基板
２０の同じ表面上に取り付けることができるか、また
は、異なった表面上に配置することができるものとす
る。
【００３２】上述の基本的な開示を用いて、多くの異な
ったパッケージを作成することができる。その各パッケ
ージにおいて、チップ１０は、チップ１０がアセンブリ
部３２の基板２０の変形にあまり影響を及ぼさないよう
な方法で、パッケージ内に物理的に固定されるものとす
る。さらに、アセンブリ部３２は、剛性キャリヤ７０に
固定されるのが好ましく、パッケージが実装される回路
板（または、次段階アセンブリ）の熱膨張率とかなり適
合する熱膨張率を有する、剛性キャリヤ７０に固定され
るのが、さらに好ましい。これは、パッケージの実装を
補助するための剛性支持体と平面性を提供し、一方で同
時に、アセンブリ部３２の基板２０の熱膨張が、回路板
の熱膨張により良く適合するように強制する。上述およ
び以下の実施形態における剛性キャリヤは、別個の要素
として図示されているが、このキャリヤは、当業者によ
って理解されるように、アセンブリ部と一体化した部分
として簡単に形成することができるものであるとする。
【００３３】図１０Ａ〜１０Ｈを参照すると、本発明に
よる完全なチップ・パッケージの第１の実施形態の構成
が示されている。先ず、柔軟性を持つパッケージ基板２
０は、前述したように、チップ部２２のチップ・コンタ
クト・パッド２４のアレイ、アセンブリ部３２のアセン
ブリ・コンタクト・パッドのアレイ、および、それらの
間にある中間部４２の導体を含めて形成される。剛性キ
ャリヤ７０は、アセンブリ・コンタクト・パッド３４の
反対側の表面上で、柔軟性を持つ基板２０のアセンブリ
部３２に貼り付けられる。（図１０Ａ）この剛性キャリ
ヤ７０は、剛性キャリヤ７０の熱膨張率が、パッケージ
が最終的に実装されるプリント回路板の熱膨張率にかな
り適合するように、ＢＴまたはＦＲ−４エポキシ・ガラ
ス・ラミネートから形成される。製造の効率化を達成す
るために、いくつかの基板／剛性キャリヤの組み合わせ
を、柔軟性を持つパッケージ基板のみを有する切開領域
を備えたＦＲ−４パネルとして、同時に構成することが
できることに留意すべきである。
【００３４】次に、チップ１０が、標準的なＤＣＡ法を
用いてチップ・コンタクト・パッド２４に実装される。
（図１０Ｂ）（もしチップ１０が高鉛ハンダ・ボール２
６によって実装されるなら、剛性キャリヤ７０に用いら
れる材料と、高鉛ハンダ・ボール２６をリフローするた
めに必要な温度に対するその材料の許容範囲とによって
は、剛性キャリヤ７０が基板２０に固定される前に、チ
ップ１０がパッケージ基板２０に実装されなければなら
ない。）続いて、ハンダ・マスク５０が施され、それよ
り大きな共融ハンダ・ボール３６が、よく知られた方法
を再び用いて、アセンブリ・コンタクト・パッド３４に
配置される。（図１０Ｃ）次に、パッケージはひっくり
返され（図１０Ｄ）、エラストマー層７２が剛性キャリ
ヤ７０の背面に取り付けられる。（図１０Ｅ）続いて、
基板２０のチップ部２２が上方に折り曲げられ（図１０
Ｆ）、チップ部２２（したがって、チップ１０も）エラ
ストマー層７２の露出した表面に取り付けられる。（図
１０Ｇ）（もし多数のパッケージが１枚のパネルとして
同時に構成されるなら、上述のように、この工程には、
先ず、そのパネルから個々のパッケージ・ユニットを分
離することが必要である。）最後に、図１０Ｈに示すよ
うに、チップ１０を物理的損傷から保護するために、ス
ナップ嵌合または適切な接着剤のいずれかによって、蓋
８０が剛性キャリヤ７０に固定されて、パッケージ全体
は次段階アセンブリ（回路板２）に実装することができ
る。
【００３５】エラストマー層７２はパッケージ内のチッ
プ１０を物理的に固定するが、必要なら、そのエラスト
マー材料は、温度の変動の際に、チップ１０が剛性キャ
リヤ７０の変形に影響を及ぼすのを防止するために、十
分な柔軟性を持つ。エラストマー層７２の材料として容
認できる材料の１つは、デュポン・ダウ・エラストマー
ＬＬＣによってＡｑｕａｓｔｉｋＴＭ１１２０として商
品化されているポリクロロプレン・エラストマーであ
る。
【００３６】しかし、他の材料および他の配置も、パッ
ケージ内のチップを固定するために利用できることが理
解されるものとする。例えば、図１１に示す代替実施形
態において、チップ・コンタクト・パッド２４とアセン
ブリ・コンタクト・パッド３４は、パッケージ基板２０
の反対側の表面に形成される。したがって、チップ部分
２２がアセンブリ部分３２の上方に折り曲げられた際、
チップ部分２２ではなく、チップ１０の背面がエラスト
マー層７２に直接固定される。ここでも、エラストマー
材料が十分な柔軟性を持っていれば、チップ１０と剛性
キャリヤ７０の膨張は、温度の変動の際に、互いに影響
を及ぼし合うことはない。
【００３７】図１２に示す実施形態を見ると、図１１に
あるパッケージの蓋８０が取り除かれ、パッケージ全体
が成形化合物９０で覆うように成形されている。この成
形材料は、従来のパッケージにも見られるように、反り
を最小に抑えるよう選択されている。相応しい成形化合
物の１つは、ジョージア州アルファレッタにあるアモコ
・エレクトリック・マテリアルズ社のプラスコン部門が
商品化しているエポキシ成形化合物のＰｌａｓｋｏｎ
（Ｒ） ＳＭＴ−Ｂ系列である。成形されたカバー９０
の使用は、以下の実施形態においても同様に採用するこ
とができることに留意すべきである。さらに、蓋８０ま
たは成形されたカバー９０以外のケーシングも、当業者
によって理解されるように、チップ１０を物理的損傷か
ら保護するために使用することができる。
【００３８】もし気密性が必要であれば、図１１の実施
形態は、パッケージ全体（つまり、柔軟性を持つ基板２
０を含めて）が蓋８０内に封止されるように変形しても
よい。これ（図１３に示す）を達成する方法の１つは、
剛性キャリヤ７０をパッケージ基板２０のアセンブリ部
３２に、アセンブリ・コンタクト・パッド３４と同じ表
面上に実装することである。そして、アセンブリ・コン
タクト・パッドは、適切な場所に設けられた隙間を含め
て、よく知られた方法を用いて、剛性キャリヤ内の（図
示されていない）コンタクト・パッドのアレイに電気的
に接続される。
【００３９】次に、剛性キャリヤ７０にハンダ・マスク
５０が施され、これより大きな共融ハンダ・ボール３６
が、よく知られた方法を再び用いて、剛性キャリヤのコ
ンタクト・パッド上に配置される。このようにして、ア
センブリ部３２のアセンブリ・コンタクト・パッド３４
は、次段階アセンブリに電気的に接続される。同様の変
形は、図１２の実施形態および以下に述べる実施形態に
対しても行なうことができる。
【００４０】他の実施形態においては、チップ１０（ま
たは、基板２０のチップ部２２）を、剛性キャリヤ７０
に取り付けるために、エラストマーよりも接着剤７４が
用いられる。接着剤７４は、熱的変動中に塑性変形して
剛性キャリヤ７０の変形へのチップ１０の影響を最小に
抑えるものが好ましい。容認できる接着剤の１つは、ニ
ュージャージー州ニュージャージー市のアルファメタル
ズ社によってＳｔａｙｓｔｉｋ３７１として商品化され
ている充填材無添加の誘電性インターポーザー・ペース
トである。図１４Ａおよび１４Ｂは、接着剤７４につい
ての許容できる位置を示す。図１４Ａに示す一実施形態
において、チップ１０の背面は、剛性キャリヤ７０に、
接着剤７４を用いて固定されている。接着剤が網羅する
領域を制限することによって、キャリヤ７０の変形への
影響はさらに制限される。代わりに、柔軟性を持つ基板
２０のチップ部２２は、図１４Ｂに示すように、接着剤
７４によって蓋８０の内部に固定することもできる。
【００４１】逆に、もしチップ・コンタクト・パッド２
４とアセンブリ・コンタクト・パッド３４が柔軟性を持
つ基板２０（図１０Ｈを参照）の同じ表面上に配置され
ていれば、チップ１０は接着剤７４によって蓋８０に固
定されるか、または、パッケージ基板２０のチップ部２
２が接着剤７４によって剛性キャリヤ７０に固定され
る。同様に、図２に関して説明したように、もしブラン
ク６０がチップ部２２の下側に固定されていれば、チッ
プ１０またはブランク６０のいずれかが、接着剤７４に
よって、剛性キャリヤ７０または蓋８０に固定されても
よい。例えば、図１５は、チップ・コンタクト・パッド
２４とアセンブリ・コンタクト・パッド３４を同じ表面
上に備えたパッケージ基板２０を示す。したがって、柔
軟性を持つ基板２０が折り曲げられた際に、Ｓｉのブラ
ンク６０は、剛性キャリヤ７０の上部とチップ１０の下
方に配置される。Ｓｉのブランク６０は、接着剤７４に
よって、剛性キャリヤ７０の上部に固定される。これに
よって、チップ１０はパッケージ内に固定される。チッ
プをパッケージ内に固定する他の方法は、当業者が案出
できるものである。
【００４２】もしチップ１０の効果的な冷却が問題であ
るなら、チップ１０の背面は、アルファメタルズ社によ
ってＳｔａｙｓｔｉｋ２７２として商品化されている窒
化アルミ充填熱的強化ペーストなどの熱化合物８４を用
いて、ヒート・シンク８２または放熱器（図１６）を有
する蓋８０の内側に取り付けることができる。ヒート・
シンク８２は、蓋８０と一体にするか、または、別個の
構成部分として取り付けることもできる。代わりに、も
し熱化合物８４が、銅のヒート・シンクへのチップ１０
の取付けを可能にするのに十分な可撓性を持っていれ
ば、ヒート・シンクは、図１７に示すように、一体化し
た銅の剛性キャリヤ／ヒート・シンク７６として形成す
ることができる。これは、銅の熱膨張がＦＲ−４の熱膨
張にかなり適合しているために、特にＦＲ−４の基板に
対して効果的である。蓋８６（図１７）または熱的ポッ
ティング化合物９４（図１８）は、前述したように、チ
ップ１０を覆い、物理的な損傷から保護するために用い
られる。
【００４３】もし複数のチップ１０が１つのパッケージ
に実装されるなら、図６Ａ〜９に関連して述べられてい
るように複数のチップ１０の実装方法は、上述されたパ
ッケージの形状構成のいずれとも組み合わせることがで
きる。例えば、図６Ａと６Ｂに示す実装方法において、
２つのチップ１０は、１つ用のチップ部の反対側の各表
面に取り付けられている。
【００４４】この実装方法を、図１４Ａに示すパッケー
ジと組み合わせると、低部のチップ１０は、図１９に示
すように、チップ１０の背面に配置された接着剤７４に
よって、パッケージの剛性キャリヤ７０に固定される。
代わりに、上部チップ１０は、図１４Ｂに示す方法と同
様の方法で蓋８０に固定することができる。さらに、も
し複数のチップ１０が基板２０に取り付けられるなら
（例えば、図６Ａ〜６Ｂおよび７Ａ〜７Ｂの組み合わせ
を用いて）、基板２０を折り込んだ後、図２０に示すよ
うに、接着剤７４は、隣接したチップ１０同士を互いに
固定しておくために用いることができる。したがって、
前述の実施形態に関連して述べられたように、チップ１
０の重なりは、剛性キャリヤ７０または蓋８０のいずれ
に対しても、固定することができる。
【００４５】本発明について、図示された実施形態とと
もに述べてきたが、当業者には、本開示をもとにして、
他の実施形態（および、上述した実施形態の組み合わ
せ）、冒頭の特許請求の範囲に含まれる特徴と変形が案
出できる。
【図面の簡単な説明】
【図１Ａ】本発明による、チップを実装するためのパッ
ケージ基板の側面図である。
【図１Ｂ】図１Ａのパッケージ基板の上面図である。
【図１Ｃ】チップ部の下方に折り曲げられたアセンブリ
部を備えた図１Ａのパッケージ板の側面図である。
【図２】基板のチップの反対側に取り付けられたＳｉブ
ランクを備えた、本発明によ、チップを実装するための
パッケージ基板の側面図である。
【図３】本発明において用いるパッケージ基板の断面図
である。
【図４】本発明において用いる代替パッケージ基板の断
面図である。
【図５】本発明による、複数のアセンブリ部を有するパ
ッケージ基板の実施形態の上図である。
【図６Ａ】本発明による、複数のチップの実装に用いる
パッケージ基板の側面図である
【図６Ｂ】チップ部の下方に折り曲げられたアセンブリ
部を備えた、図６Ａのパッケー基板の側面図である。
【図７Ａ】本発明による、複数のチップを実装するため
の代替パッケージ基板の側面図ある。
【図７Ｂ】チップ部の下方に折り曲げられたアセンブリ
部を備えた、図７Ａのパッケー基板の側面図である。
【図８】本発明による、複数のチップを実装するための
他の代替パッケージ基板の側図である。
【図９】本発明による、複数のチップを実装するための
他の代替パッケージ基板の側図である。
【図１０Ａ】本発明による、チップ・パッケージの構造
である。
【図１０Ｂ】本発明による、チップ・パッケージの構造
である。
【図１０Ｃ】本発明による、チップ・パッケージの構造
である。
【図１０Ｄ】本発明による、チップ・パッケージの構造
である。
【図１０Ｅ】本発明による、チップ・パッケージの構造
である。
【図１０Ｆ】本発明による、チップ・パッケージの構造
である。
【図１０Ｇ】本発明による、チップ・パッケージの構造
である。
【図１０Ｈ】本発明による、チップ・パッケージの構造
である。
【図１１】本発明による、チップ・パッケージの代替実
施形態の部分断面図である。
【図１２】蓋の代わりにオーバモールド化合物を用い
た、本発明による、チップ・パッージの他の代替実施形
態の部分断面図である。
【図１３】蓋がパッケージ基板全体を封止している、本
発明による、チップ・パッケーの他の代替実施形態の部
分断面図である。
【図１４Ａ】、
【図１４Ｂ】チップをパッケージ内に固定するために接
着剤が用いられた、本発明によるチップ・パッケージの
別の実施形態の部分断面図である。
【図１５】基板のチップと反対側に取り付けられたＳｉ
ブランクを備えた、本発明によ、チップ・パッケージの
実施形態の部分断面図である。
【図１６】本発明による、ヒート・シンクを有するチッ
プ・パッケージの部分断面図でる。
【図１７】本発明による、一体化した銅の剛性キャリヤ
／ヒート・シンクを有するチッ・パッケージの部分断面
図である。
【図１８】蓋の代わりに熱的ポッティング化合物が用い
られた、図１７のチップ・パッージの代替実施形態の部
分断面図である。
【図１９】本発明による、２つのチップのためのチップ
・パッケージの部分断面図であ。
【図２０】本発明による、複数のチップのためのチップ
・パッケージの部分断面図であ。
【符号の説明】
２ 回路板 １０ チップ １４ ダイ・パッド ２０ パッケージ基板 ２２ チップ部 ２４ チップ・コンタクト・パッド ２６ ハンダ付接合部 ３２ アセンブリ部 ３４ アセンブリ・コンタクト・パッド ３６ ハンダ・ボール ４２ 中間部 ４４ 導体 ４６ 隙間 ５０ ハンダ・マスク ５２ 上部表面 ５４ 低部表面 ６０ 素材片 ６２ 接着剤 ７０ 剛性キャリヤ ７２ エラストマー層 ７６ キャリヤ／ヒート・シンク ８０ 蓋 ８２ ヒート・シンク ８４ 熱化合物 ８６ 蓋 ９０ 成形化合物 ９４ 熱的ポッティング化合物
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンソニー エイ． プリマべーラ アメリカ合衆国 ニューヨーク州 13865 ウィンザー， フォーリー ロード 413 (72)発明者 ピーター ボルジェセン アメリカ合衆国 ニューヨーク州 13901 ビンガムトン， クリス コート １

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの部品を次段階アセンブ
    リに実装するための基板であって、 アセンブリ部と、 前記アセンブリ部上に配置され、前記次段階アセンブリ
    に電気的に接続されるように適合された複数のアセンブ
    リ・コンタクト・パッドと、 少なくとも１つの部品部と、 前記部品部上に配置され、前記部品に電気的に接続され
    るように適合された複数の部品コンタクト・パッドであ
    って、前記複数のアセンブリ・コンタクト・パッドに電
    気的に接続されている複数の部品コンタクト・パッド
    と、 前記アセンブリ部と前記部品部との間に配置された少な
    くとも１つの中間部とを含んでおり、前記アセンブリ部
    を折り曲げることができるように前記中間部の少なくと
    も一部が柔軟性を有することを特徴とする基板。
  2. 【請求項２】 前記部品部、前記アセンブリ部、および
    前記中間部が、柔軟性を持つ平面基板材料から形成され
    ていることを特徴とする請求項１に記載の基板。
  3. 【請求項３】 前記基板材料がポリイミドから形成され
    ていることを特徴とする請求項２に記載の基板。
  4. 【請求項４】 前記基板材料が複数の層を含むことを特
    徴とする請求項２に記載の基板。
  5. 【請求項５】 前記複数のアセンブリ・コンタクト・パ
    ッドが前記基板の第１の表面上に配置され、前記複数の
    部品コンタクト・パッドが前記基板の第２の表面上に配
    置されていることを特徴とする請求項１に記載の基板。
  6. 【請求項６】 前記複数のアセンブリ・コンタクト・パ
    ッドと前記複数の部品コンタクト・パッドがともに前記
    基板の第１の表面上に配置されていることを特徴とする
    請求項１に記載の基板。
  7. 【請求項７】 前記複数のアセンブリ・コンタクト・パ
    ッドが前記基板の第１の表面上に配置され、前記複数の
    部品コンタクト・パッドが前記基板の第１のおよび第２
    の表面上に配置されていることを特徴とする請求項１に
    記載の基板。
  8. 【請求項８】 前記部品が第１のデバイス・チップであ
    り、前記部品部が第１のチップ部であり、前記複数の部
    品コンタクト・パッドが第１の複数のチップ・コンタク
    ト・パッドであり、前記中間部が第１の中間部であり、
    さらに、 前記アセンブリ部に隣接して配置されている第２の部品
    部と、 前記第２のチップ部上に配置され、第２のデバイス・チ
    ップに電気的に接続されるように適合された第２の複数
    の部品コンタクト・パッドであって、アセンブリ・コン
    タクト・パッドまたは前記第１の複数のチップ・コンタ
    クト・パッドに電気的に接続されている第２の複数のチ
    ップ・コンタクト・パッドと、 前記アセンブリ部と前記第２のチップ部との間に配置さ
    れた第２の中間部であって、前記第２のチップ部を前記
    アセンブリ部の上方に折り曲げられるように少なくとも
    一部が柔軟性を持つ前記第２の中間部とを含むことを特
    徴とする請求項１に記載の基板。
  9. 【請求項９】 少なくとも１つの部品を次段階アセンブ
    リに実装するための基板であって、 前記基板を前記次段階アセンブリに電気的に接続するた
    めの手段と、 前記基板を前記部品に電気的に接続するための手段と、 前記部品を前記次段階アセンブリに電気的に接続するた
    めの手段とを含んでおり、前記部品を前記次段階アセン
    ブリに電気的に接続するための前記手段が折り曲げられ
    ることを特徴とする基板。
  10. 【請求項１０】 少なくとも１つの部品を次段階アセン
    ブリに実装するための方法であって、 前記部品が前記部品部上に配置された複数の部品コンタ
    クト・パッドに電気的に接続されるように、前記部品を
    基板の部品部に実装するステップと、 前記次段階アセンブリが前記アセンブリ部上に配置され
    た複数のアセンブリ・コンタクト・パッドに電気的に接
    続されるように、前記基板を前記次段階アセンブリに実
    装するステップであって、前記複数のアセンブリ・コン
    タクト・パッドが前記部品コンタクト・パッドに電気的
    に接続されるように実装するステップと、 前記部品部を前記アセンブリ部の上方に折り曲げるステ
    ップと、 を含むことを特徴とする方法。
  11. 【請求項１１】 少なくとも１つの部品のためのパッケ
    ージであって、 アセンブリ部、部品部、および前記アセンブリ部と前記
    部品部の間の中間部を有する基板であって、前記アセン
    ブリ部が前記部品部の下方に折り曲げられるように、前
    記中間部の少なくとも一部が柔軟性を持つ基板と、 前記部品部上に配置され、前記部品に電気的に接続され
    るように適合された複数の部品コンタクト・パッドと、 前記アセンブリ部上に配置され、次段階アセンブリに電
    気的に接続されるように適合された複数のアセンブリ・
    コンタクト・パッドであって、前記複数の部品コンタク
    ト・パッドに電気的に接続される複数のアセンブリ・コ
    ンタクト・パッドと、 前記アセンブリ部に固着された剛性キャリヤと、 前記部品を取り囲み、前記剛性キャリヤに固着されたケ
    ーシングとを含むパッケージ。
  12. 【請求項１２】 前記ケーシングがオーバモールド化合
    物を含むことを特徴とする請求項１１に記載のパッケー
    ジ。
  13. 【請求項１３】 さらに、前記部品を前記パッケージ内
    に固定する手段を含むことを特徴とする請求項１１に記
    載のパッケージ。
  14. 【請求項１４】 前記ケーシングが前記部品を前記パッ
    ケージ内に気密に封止することを特徴とする請求項１１
    に記載のパッケージ。
  15. 【請求項１５】 さらに、前記ケーシングに固着された
    ヒート・シンクを含むことを特徴とする請求項１１に記
    載のパッケージ。
  16. 【請求項１６】 前記部品が熱化合物によって前記ケー
    シングに固定されていることを特徴とする請求項１５に
    記載のパッケージ。
  17. 【請求項１７】 前記剛性キャリヤがヒート・シンクで
    あることを特徴とする請求項１１に記載のパッケージ。
  18. 【請求項１８】 前記剛性キャリヤが銅で形成されてい
    ることを特徴とする請求項１１に記載のパッケージ。
  19. 【請求項１９】 少なくとも１つの集積回路チップのた
    めのパッケージであって、 アセンブリ部、チップ部、および前記アセンブリ部と前
    記チップ部との間の中間部を有する基板であって、前記
    中間部が折り曲げられるように、前記中間部の少なくと
    も一部が柔軟性を持つ基板と、 前記チップ部上に配置され、前記チップに電気的に接続
    されるように適合された複数のチップ・コンタクト・パ
    ッドと、 前記チップ部上に配置され、前記チップに電気的に接続
    されるように適合された複数のチップ・コンタクト・パ
    ッドと、 前記アセンブリ部上に配置され、次段階アセンブリに電
    気的に接続されるように適合された複数のアセンブリ・
    コンタクト・パッドであって、前記複数のチップ・コン
    タクト・パッドに電気的に接続されている複数のアセン
    ブリ・コンタクト・パッドと、 前記アセンブリ部を堅く支持するための手段と、 前記チップを覆うための手段と、を含むことを特徴とす
    るパッケージ。
  20. 【請求項２０】 少なくとも１つの集積回路チップをパ
    ッケージに収容するための方法であって、 前記チップが前記チップ部上に配置された複数のチップ
    ・コンタクト・パッドに電気的に接続されるように、前
    記チップを基板のチップ部に実装するステップと、 前記複数のチップ・コンタクト・パッドを複数のアセン
    ブリ・コンタクト・パッドに電気的に接続するステップ
    であって、前記アセンブリ・コンタクト・パッドが前記
    チップ部に隣接した前記基板のアセンブリ部上に配置さ
    れるように接続するステップと、 前記アセンブリ部を堅く支持するステップと、 前記チップ部を前記アセンブリ部の上方に折り曲げるス
    テップと、 前記チップを取り囲むために前記アセンブリ部にカバー
    を固着するステップとを含むことを特徴とする方法。
JP2000142399A 1999-05-14 2000-05-15 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法 Withdrawn JP2000353767A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31197799A 1999-05-14 1999-05-14
US09/311977 1999-05-14

Publications (1)

Publication Number Publication Date
JP2000353767A true JP2000353767A (ja) 2000-12-19

Family

ID=23209316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000142399A Withdrawn JP2000353767A (ja) 1999-05-14 2000-05-15 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法

Country Status (2)

Country Link
US (1) US20020044423A1 (ja)
JP (1) JP2000353767A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306900A2 (en) * 2000-12-28 2003-05-02 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
JP2014516474A (ja) * 2011-04-18 2014-07-10 モーガン／ウェイス テクノロジーズ，インコーポレイテッド 周辺回路と共に用いられるマザーボード上方インターポーザー

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121693A1 (en) 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
US20030133939A1 (en) * 2001-01-17 2003-07-17 Genecraft, Inc. Binding domain-immunoglobulin fusion proteins
FI20012052A0 (fi) * 2001-10-23 2001-10-23 Mika Matti Sippola Menetelmä monikerrosrakenteen valmistamiseksi
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7142909B2 (en) * 2002-04-11 2006-11-28 Second Sight Medical Products, Inc. Biocompatible bonding method and electronics package suitable for implantation
US7017638B2 (en) * 2002-07-08 2006-03-28 Intel Corporation Forming folded-stack packaged device using vertical progression folding tool
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
KR20040059741A (ko) * 2002-12-30 2004-07-06 동부전자 주식회사 반도체용 멀티 칩 모듈의 패키징 방법
KR20040078807A (ko) * 2003-03-05 2004-09-13 삼성전자주식회사 볼 그리드 어레이 적층 패키지
US20040233641A1 (en) * 2003-05-19 2004-11-25 Mark Moshayedi Processor/memory module with foldable substrate
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
US7223924B2 (en) * 2003-09-23 2007-05-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Via placement for layer transitions in flexible circuits with high density ball grid arrays
US7141875B2 (en) * 2004-03-31 2006-11-28 Aptos Corp Flexible multi-chip module and method of making the same
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US20070126111A1 (en) * 2005-05-26 2007-06-07 Uri Mirsky Microelectronic packaging and components
EP1953819A4 (en) * 2005-11-15 2010-09-29 Nec Corp SEMICONDUCTOR ASSEMBLY, ELECTRONIC ELEMENTS, AND ELECTRONIC DEVICE
KR100780691B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 폴딩 칩 플래나 스택 패키지
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
KR102269743B1 (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
TWI762058B (zh) * 2020-12-02 2022-04-21 恆勁科技股份有限公司 半導體封裝件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1306900A2 (en) * 2000-12-28 2003-05-02 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
EP1306900A3 (en) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
JP2014516474A (ja) * 2011-04-18 2014-07-10 モーガン／ウェイス テクノロジーズ，インコーポレイテッド 周辺回路と共に用いられるマザーボード上方インターポーザー
US10423544B2 (en) 2011-04-18 2019-09-24 Morgan / Weiss Technologies Inc. Interposer with high bandwidth connections between a central processor and memory
US10884955B2 (en) 2011-04-18 2021-01-05 Morgan/Weiss Technologies Inc. Stacked and folded above motherboard interposer

Also Published As

Publication number Publication date
US20020044423A1 (en) 2002-04-18

Similar Documents

Publication Publication Date Title
JP2000353767A (ja) 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
US7061102B2 (en) High performance flipchip package that incorporates heat removal with minimal thermal mismatch
CA2166926C (en) Packaging multi-chip modules without wire-bond interconnection
US6184580B1 (en) Ball grid array package with conductive leads
US6002168A (en) Microelectronic component with rigid interposer
US6753616B2 (en) Flip chip semiconductor device in a molded chip scale package
JP2570498B2 (ja) 集積回路チップ・キャリア
US6313528B1 (en) Compliant multichip package
US5610442A (en) Semiconductor device package fabrication method and apparatus
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
US9312239B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
EP0729183A2 (en) Thin packaging of multi-chip modules with enhanced thermal/power management
US7893539B2 (en) Semiconductor apparatus and mobile apparatus
US6351389B1 (en) Device and method for packaging an electronic device
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
US20050046036A1 (en) Semiconductor device, semiconductor module and method of manufacturing semiconductor device
JP3634048B2 (ja) 半導体装置
JP2000223649A (ja) マルチチップ用チップ・スケールｉｃパッケージ
JP2004158700A (ja) 電子制御装置およびその製造方法
JPH08213497A (ja) 半導体装置及びその製造方法
JPH10256420A (ja) 半導体装置用パッケージ及び半導体装置
JPH09116041A (ja) 半導体チップ搭載用パッケージおよび半導体装置
JPH10247666A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807