Nothing Special   »   [go: up one dir, main page]

KR100340285B1 - 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 - Google Patents

복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 Download PDF

Info

Publication number
KR100340285B1
KR100340285B1 KR1020000062542A KR20000062542A KR100340285B1 KR 100340285 B1 KR100340285 B1 KR 100340285B1 KR 1020000062542 A KR1020000062542 A KR 1020000062542A KR 20000062542 A KR20000062542 A KR 20000062542A KR 100340285 B1 KR100340285 B1 KR 100340285B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit boards
memory module
jumper
memory
Prior art date
Application number
KR1020000062542A
Other languages
English (en)
Other versions
KR20020031806A (ko
Inventor
이동양
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000062542A priority Critical patent/KR100340285B1/ko
Priority to US09/924,758 priority patent/US6614664B2/en
Publication of KR20020031806A publication Critical patent/KR20020031806A/ko
Application granted granted Critical
Publication of KR100340285B1 publication Critical patent/KR100340285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 소자가 실장된 복수의 인쇄회로기판으로 구성되어 대용량 및 고속 동작을 실현한 메모리 모듈에 관한 것으로서, 메모리 소자가 실장되는 복수의 인쇄회로기판과 그 인쇄회로기판들을 전기적으로 상호 연결시키는 접속 수단을 포함하는 메모리 모듈에 있어서, 접속 수단이 각각의 인쇄회로기판들의 신호라인을 전기적으로 직렬 연결시키는 것을 특징으로 한다. 바람직하게는 각각의 인쇄회로기판에 엔드 터미네이션(end termination) 회로가 구성되도록 한다. 이에 따르면, 인쇄회로기판들의 직렬 연결에 의해 브랜치가 발생하지 않아 반사로 인한 노이즈의 발생을 방지할 수 있다. 그리고, 엔드 터미네이션 회로를 구성함으로써 인쇄회로기판간의 직렬 연결에 의한 신호라인의 길이 증가에 의해 발생될 수 있는 반사를 방지한다. 따라서, 용량 증가에 대한 요구를 만족시키면서 처리 속도의 고속화에 대응할 수 있다.

Description

복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈{Memory module having series-connected printed circuit boards}
본 발명은 메모리 모듈에 관한 것으로서, 더욱 상세하게는 메모리 소자가 실장된 복수의 인쇄회로기판으로 구성되어 대용량 및 고속 동작을 실현한 메모리 모듈에 관한 것이다.
컴퓨터와 같은 전자 회로 시스템에서 메모리 소자의 용량을 증가시키기 위한 방법으로 메모리 소자를 하나의 회로 기판에 여러 개 실장하여 구성되는 메모리 모듈이 사용된다. 메모리 모듈은 적어도 하나 이상의 메모리 소자가 인쇄회로기판에 실장되어 일정 기능을 수행할 수 있도록 전기적으로 연결된 구조로서, 주기판(mother board)에 형성된 커넥터(connector)에 삽입되어 사용된다. 보통, 주기판에는 사용자의 필요에 따라 용량 확장을 할 수 있도록 여러 개의 메모리 모듈용 커넥터가 구비된다.
그런데, 하나의 메모리 모듈에 대하여 하나의 커넥터가 필요하기 때문에 컴퓨터 메모리 시스템에서의 고밀도 및 대용량의 패키징(packaging) 구성을 제공하기가 어렵고 브랜치(branch)가 발생함에 따라 고속 동작에 어려움이 있다. 이러한 문제를 해결하기 위하여 메모리 소자가 실장된 복수의 인쇄회로기판으로 구성되는 메모리 모듈이 미국특허 5,949,657호에 개시되어 있다. 이를 소개하기로 한다.
도 1a와 도 1b는 종래 기술에 따른 메모리 모듈이 주기판에 실장된 상태를 나타낸 단면도와 사시도이고, 도 2는 종래 기술에 따른 메모리 모듈이 주기판에 실장된 상태의 신호라인 연결 구성을 나타낸 구성도이다.
도 1a와 도 1b 및 도 2를 참조하면, 이 메모리 모듈(100)은 각각 회로배선(121)과 복수의 점퍼 패드(jumper pad; 123) 및 외부 기판 접속용 도전 리드(125)를 갖는 적어도 2개 이상의 인쇄회로기판(printed circuit board; 120a,120b)을 포함한다. 각각의 인쇄회로기판(120a,120b)에는 메모리 소자(111)들이 솔더링(soldering)에 의해 실장되어 회로배선(121)과 연결된다. 각각의 인쇄회로기판(120a,120b)은 도전 리드(125)에 근접하여 형성된 점퍼 패드(123)에 접속되는 하나 이상의 유연성 점퍼 어셈블리(flexible jumper assembly; 130)에 의해 기계적 및 전기적으로 연결된다. 이때, 유연성 점퍼 어셈블리(130)가 "U"자 형태를 갖도록 하여 각각의 인쇄회로기판(120a,120b)은 기계적으로 병렬 관계를 이루도록 배치되어 있으며, 마주보는 점퍼 패드(123)를 전기적으로 연결하여 전기적으로 병렬 관계를 이룬다. 도전 리드(125)는 주기판(140)의 커넥터(141)에 삽입되어 메모리 모듈(100)과 주기판(140)이 전기적으로 연결된다. 도 2에서 참조번호 150은 제어용 패키지이다.
이와 같은 종래의 메모리 모듈은 메모리 소자가 실장된 각각의 인쇄회로기판이 하나의 인쇄회로기판으로 이루어진 단위 메모리 모듈의 용량을 갖는다. 따라서, 하나의 커넥터에 두 개의 단위 메모리 모듈이 하나의 메모리 모듈화되어 삽입되는 형태이기 때문에 용량 증가와 고밀도 실장을 도모할 수 있는 이점을 갖는다.
그러나, 전술한 바와 같은 종래의 메모리 모듈은 각각의 단위 메모리 모듈에 해당하는 복수의 인쇄회로기판이 도 2에 도시된 바와 같이 전기적으로 병렬 접속되어 메모리 소자로부터 주기판의 커넥터까지의 신호라인(signal line)에서의 브랜치(branch)가 발생된다. 이에 따라, 임피던스 부정합(impedance mismatching) 요소가 증가되고, 그로 인한 반사(reflection)에 의한 노이즈(noise) 증가로 고주파수 영역에서 동작하는 반도체 메모리 장치에서는 정확한 데이터의 전달이 어렵다.
최근에 소개되고 있는 100㎒ 이상의 속도를 구현한 메모리 소자로 메모리 모듈을 구성하는 경우, 예컨대 266㎒까지의 속도가 가능한 이중 데이터 율(double data rate) 싱크로너스 DRAM인 DDR 소자와 같은 고속 메모리 소자로 메모리 모듈을 구성하는 경우에 속도의 고속화로 반사에 의해 발생되는 미세한 노이즈에도 영향을 받기 때문에 전술한 바와 같은 메모리 모듈 구조로는 정확한 신호의 전달이 어렵게 된다. 따라서, 종래 기술에 따른 메모리 모듈의 구조는 고속화 적용에 한계가 있다.
본 발명의 목적은 노이즈의 발생을 최소화하기 위하여 메모리 모듈의 신호라인에 브랜치가 발생되지 않도록 하여 반사를 최소화함으로써 메모리 용량의 증가와더불어 고밀도 실장 및 고속화를 가능하게 하는 메모리 모듈을 제공하는 데 있다.
도 1a와 도 1b는 종래 기술에 따른 메모리 모듈이 주기판에 실장된 상태를 나타낸 단면도와 사시도,
도 2는 종래 기술에 따른 메모리 모듈이 주기판에 실장된 상태의 신호라인 연결 구성을 나타낸 구성도,
도 3a와 도 3b는 본 발명에 따른 메모리 모듈이 주기판에 실장된 상태를 나타낸 단면도와 사시도,
도 4는 본 발명에 따른 메모리 모듈의 신호라인 연결 구성을 나타낸 구성도,
도 5와 도 6은 병렬 연결 구성된 종래의 메모리 모듈과 직렬 연결 구성된 본 발명의 메모리 모듈의 신호 파형에 대한 시뮬레이션(simulation) 결과를 나타낸 그래프,
도 7은 본 발명에 따른 메모리 모듈의 다른 실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 메모리 모듈 11; 메모리 소자
20a,20b; 인쇄회로기판 21; 회로배선
23; 점퍼 패드 25; 도전 리드
27; 관통구멍 29; 포스트 핀(post pin)
30; 유연성 점퍼 어셈블리 31; 유연성 필름
33; 점퍼 라인 35,55; 엔드 터미네이션 회로
40; 주기판 41; 커넥터
50; 제어용 패키지 52,53; 신호라인
이와 같은 목적을 달성하기 위한 본 발명에 따른 메모리 모듈은, 메모리 소자가 실장되는 복수의 인쇄회로기판과 그 인쇄회로기판들을 전기적으로 상호 연결시키는 접속 수단을 포함하는 메모리 모듈에 있어서, 접속 수단이 각각의 인쇄회로기판들의 신호라인을 전기적으로 직렬 연결시키는 것을 특징으로 한다. 병렬이 아닌 직렬로 각각의 인쇄회로기판의 신호라인(또는 데이터 버스(data bus))이 전기적으로 상호 연결되어 신호라인에서 브랜치가 존재하지 않게 된다. 이에 따라, 반사에 의한 노이즈가 크게 감소되어 신호 파형이 안정화될 수 있다.
바람직하게는 각각의 인쇄회로기판에 엔드 터미네이션(end termination) 회로가 구성되도록 한다. 엔드 터미네이션 회로를 구성함으로써 인쇄회로기판간의 직렬 연결에 의한 신호라인의 길이 증가에 의해 발생될 수 있는 반사를 각각의 인쇄회로기판에서 분산 제거하여 노이즈의 발생을 방지한다. 특히, 엔드 터미네이션 회로는 직렬로 접속되는 인쇄회로기판들 중에서 주기판의 커넥터로부터 가장 멀리 위치한 인쇄회로기판의 신호라인 말단에 엔드 터미네이션 회로를 구성한다.
본 발명의 메모리 모듈은 인쇄회로기판들의 배치 구성에서 병렬 배치를 통하여 체적이 최소화될 수 있다. 이때, 최초와 최종 위치의 인쇄회로기판 중에서 어느 하나의 인쇄회로기판이 일측 말단에 외부 기판, 예컨대 컴퓨터 주기판의 커넥터에 삽입되어 접속되는 도전 리드들이 형성되도록 하고, 타측 말단 부분에 접속 수단이 접합되는 점퍼 패드를 형성한다. 그리고, 그 점퍼패드와 이웃하는 인쇄회로기판이상기 점퍼 패드에 마주보는 위치에 점퍼 패드가 형성되도록 하여 서로 이웃하는 인쇄회로기판을 상호 연결하는 접속 수단의 길이를 짧게 구성할 수 있다. 한편, 본 발명의 메모리 모듈이 효과적으로 동작할 수 있는 바람직한 메모리 소자는 약 150~300㎒의 동작 주파수를 갖는 것이다.
이하 첨부 도면을 참조하여 본 발명에 따른 메모리 모듈을 보다 상세하게 설명하고자 한다.
도 3a와 도 3b는 본 발명에 따른 메모리 모듈이 주기판에 실장된 상태를 나타낸 단면도와 사시도이고, 도 4는 본 발명에 따른 메모리 모듈의 신호라인 연결 구성을 나타낸 구성도이다.
도 3a와 도 3b 및 도 4에 도시된 본 발명의 메모리 모듈(10)은 메모리 소자(11)가 양면에 실장된 두 개의 인쇄회로기판(20a,20b)을 포함한다. 각각의 인쇄회로기판(20a,20b) 양면에는 회로배선(21)이 형성되어 그 회로배선(21)과 메모리 소자(11)가 전기적으로 연결되어 있다. 인쇄회로기판들(20a,20b) 중에서 적어도 하나의 인쇄회로기판(20a)은 주기판(40)의 커넥터(41)와 접속을 위하여 회로배선(21)과 연결되는 빗살(comb) 형태의 도전 리드(25)들이 인쇄회로기판(20a)의 일측 가장자리 양면에 형성되는데, 이 실시예에서는 왼쪽에 위치한 인쇄회로기판의 가장자리 양면에 도전 리드(25)들이 형성되어 있다. 그리고, 그 인쇄회로기판(20a)에는 도전 리드(25)들과 연결된 회로배선(21)과 연결되어 점퍼 패드(23)들이 형성되어 있다. 도전 리드(25)들이 형성된 인쇄회로기판(20a)에서 점퍼 패드(23)들이 형성되는 위치는 도전 리드(25)들이 형성되는 부분의 반대쪽 가장자리 부분이다. 한편, 이웃하는 인쇄회로기판(20b)에는 도전 리드들이 형성되어 있지 않고 점퍼 패드(23)들이 형성되어 있다.
각각의 인쇄회로기판(20a,20b)에는 150㎒ 이상의 고속 메모리 소자(11)가 예컨대, 솔더링(soldering)에 의해 실장되어 인쇄회로기판(20a,20b)의 회로배선(21)과 전기적으로 연결되어 있다. 고속 메모리 소자로는 SDRAM, RDRAM, SRAM, DDR, DDR2 등 다양한 메모리 소자가 적용될 수 있으며, 동일한 종류로 구성하거나 혼합 메모리 소자로 구성할 수 있다.
인쇄회로기판들(20a,20b)은 접속 수단으로서 유연성 점퍼 어셈블리(30)에 의해 상호 연결되어 있다. 유연성 점퍼 어셈블리(30)는 유연성 재질의 필름(31)에 도전성 물질로 점퍼 라인(33)이 형성된 구조이다. 유연성 점퍼 어셈블리(30)의 점퍼 라인(33) 양단이 각 인쇄회로기판(20a,20b)의 점퍼 패드(23)에 접합되어 인쇄회로기판들(20a,20b)이 기계적 및 전기적으로 연결된다. 유연성 점퍼 어셈블리(30)는 "U"자 형태로 절곡되어 인쇄회로기판들(20a,20b)을 2열로 배치시키며, 이 상태는 인쇄회로기판(20a,20b)의 관통구멍(27)을 관통하는 포스트 핀(post pin; 29)에 의해 고정되어 유지된다. 여기서, 포스트 핀(29)은 전체적인 인쇄회로기판들(20a,20b)의 길이 감소를 고려하여 별도의 설치 영역을 요구하지 않도록 중앙부에 회로배선(21)을 피한 영역에 위치된다.
한편, 인쇄회로기판들(20a,20b) 중에서 주기판(40)의 커넥터(41)로부터 가장 멀리 위치한 인쇄회로기판(20b)의 신호라인 말단에는 엔드 터미네이션 회로(35)가 구성되어 있다. 인쇄회로기판들(20a,20b)을 직렬 연결하면 병렬 연결에 비해 신호라인(32)의 길이가 증가된다. 신호라인(32)의 길이 증가는 반사에 의한 노이즈의 발생을 증가시킬 수 있다. 엔드 터미네이션 회로(35)는 저항 RT와 전압 VT의 간단한 회로구성으로 구현되어 신호라인(32)에서의 반사가 일어나지 않도록 함으로써 노이즈의 발생을 방지한다. 각 메모리 모듈(10)들의 엔드 터미네이션 회로(35)를 주기판(40)의 메모리 모듈(10)들을 연결하는 신호라인(53)의 최종 말단에 형성되는 엔드 터미네이션 회로(55)와 병행하여 설치되도록 하면 노이즈 방지 효과가 더욱 향상된다. 도 4에서 참조번호 50은 제어용 패키지이다.
전술한 실시예에서와 같이 본 발명에 따른 메모리 모듈은 메모리 소자가 실장된 복수의 인쇄회로기판들이 전기적으로 직렬 접속된다. 주기판과 접속되는 부분의 반대쪽 인쇄회로기판 상단부에 형성된 점퍼 패드와 그에 대응되는 이웃하는 회로기판의 점퍼 패드가 유연성 점퍼 어셈블리로 연결되어 인쇄회로기판들간의 직렬 연결이 이루어진다. 결국, 특정의 인쇄회로기판은 이웃하는 인쇄회로기판과 전기적으로 직렬 연결된다. 직렬 연결에 의해 브랜치가 발생되지 않아 임피던스의 부정합 요소를 제거할 수 있다. 즉, 반사의 발생 요소를 제거하여 노이즈의 발생 요소를 제거하였다.
그리고, 본 발명의 메모리 모듈은 인쇄회로기판에 엔드 터미네이션 회로가 구성되어 신호가 반사 없이 부하에 모두 전달되도록 하여 신호의 이동과 함께 생겨나는 반사 작용으로 인해 생기는 노이즈를 감소시킬 수 있다. 이 엔드 터미네이션에 의해 전체 데이터의 크기를 증가시키지 않고 더불어 버스 정체를 방지할 수 있다. 특히, 미세한 신호 왜곡에도 영향을 받는 대량의 신호를 고속으로 처리하는 경우에 노이즈의 발생을 최소화할 수 있다. 이와 같은 사실은 시뮬레이션 결과에 의해 더욱 명확해진다.
도 5와 도 6은 병렬 연결 구성된 종래의 메모리 모듈과 직렬 연결 구성된 본 발명의 메모리 모듈의 신호 파형에 대한 시뮬레이션(simulation) 결과를 나타낸 그래프이다. 여기서, 사각형은 데이터 유효 영역이다. 그리고, 동작 주파수는 150㎒이다.
종래 메모리 모듈의 경우 도 5의 "A"부분과 같이 반사로 인한 노이즈의 발생으로 신호 파형의 왜곡이 심하여, 적정수준(입력 상위 레벨(input high level), 또는 입력 하위 레벨(input low level)까지 신호가 전달되는 시간이 지연됨을 알 수 있다. 이에 따라, 사각형으로 표시된 데이터 유효 영역의 유효 시간이 짧아져 속도 증가가 어렵게 된다. 그러나, 본 발명의 경우에 도 6에 도시된 바와 같이 반사로 인한 신호 파형 왜곡 현상이 개선되어 유효 영역이 종래의 메모리 모듈에 비해 확장될 수 있다. 즉, 유효 시간이 길어져 처리 속도의 증가에 대응할 수 있다. 바람직하게 동작할 수 있는 본 발명에 따른 메모리 모듈의 동작 주파수는 약 150~300㎒이다.
본 발명의 메모리 모듈은 위에 소개한 실시예에 한정되지 않는다. 즉, 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양한 변형 실시가 가능하다. 예컨대, 도 7에서와 같이 두 개 이상의 인쇄회로기판으로 구성하는 형태도 가능하다.
도 7은 본 발명에 따른 메모리 모듈의 다른 실시예를 나타낸 단면도이다.
도 7을 참조하면, 이 실시예의 메모리 모듈(10)은 고속 메모리 소자가 실장된 세 개의 인쇄회로기판(20a,20b,20c)을 포함한다. 인쇄회로기판들(20a,20b,20c) 중에서 주기판의 커넥터(41)에 접속을 위하여 가장 좌측에 위치한 인쇄회로기판(20a)에 도전 리드(25)들이 형성되어 있다. 유연성 점퍼 어셈블리(30a,30b)에 의해 각각의 인쇄회로기판(20a,20b,20c)에 형성된 점퍼 패드(23)가 접합되어 인쇄회로기판들은 직렬 접속되고 있다.
이상과 같은 본 발명에 의한 메모리 모듈에 따르면, 복수의 인쇄회로기판이 브랜치가 없도록 직렬 연결됨으로써 반사에 의한 노이즈 발생이 감소되어 신호 왜곡을 방지할 수 있다. 따라서, 용량 증가에 대한 요구를 만족시키면서 처리 속도의 고속화에 대응할 수 있다. 더욱이, 각각의 인쇄회로기판의 신호라인 최종 말단에 엔드 터미네이션 회로를 구성함으로써 반사에 의한 노이즈 발생을 최소화할 수 있다.

Claims (5)

  1. 메모리 소자가 실장되어 있으며 신호라인이 형성된 복수의 인쇄회로기판과 상기 인쇄회로기판들을 전기적으로 상호 연결시키는 접속 수단을 포함하는 메모리 모듈에 있어서, 상기 접속 수단이 각각의 상기 인쇄회로기판들의 신호라인을 전기적으로 직렬 연결시키는 것을 특징으로 하는 메모리 모듈.
  2. 제 1항에 있어서, 상기 인쇄회로기판들 중에서 주기판의 커넥터로부터 가장 멀리 위치한 인쇄회로기판의 신호라인 말단에 엔드 터미네이션 회로가 형성된 것을 특징으로 하는 메모리 모듈.
  3. 제 1항에 있어서, 상기 메모리 소자는 약 150~300㎒의 동작 주파수를 갖는 것을 특징으로 하는 메모리 모듈.
  4. 제 1항에 있어서, 상기 접속 수단이 유연성 필름에 점퍼 라인이 형성된 유연성 점퍼 어셈블리이며, 상기 인쇄회로기판들이 상기 신호라인과 연결 형성되는 점퍼 패드를 가지며, 상기 유연성 점퍼 어셈블리가 상기 점퍼 패드를 상호 접속시키며 상기 인쇄회로기판을 병렬 배치시키고, 최초와 최종 위치의 상기 인쇄회로기판들 중에서 어느 하나의 인쇄회로기판의 일측 말단에 외부 연결을 위한 도전리드들이 형성되는 것을 특징으로 하는 메모리 모듈.
  5. 제 4항에 있어서, 상기 인쇄회로기판들에 형성되는 점퍼 패드들은 이웃하는 인쇄회로기판의 마주보는 위치에 형성되는 것을 특징으로 하는 메모리 모듈.
KR1020000062542A 2000-10-24 2000-10-24 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 KR100340285B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000062542A KR100340285B1 (ko) 2000-10-24 2000-10-24 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US09/924,758 US6614664B2 (en) 2000-10-24 2001-08-08 Memory module having series-connected printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000062542A KR100340285B1 (ko) 2000-10-24 2000-10-24 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈

Publications (2)

Publication Number Publication Date
KR20020031806A KR20020031806A (ko) 2002-05-03
KR100340285B1 true KR100340285B1 (ko) 2002-06-15

Family

ID=19695068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000062542A KR100340285B1 (ko) 2000-10-24 2000-10-24 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈

Country Status (2)

Country Link
US (1) US6614664B2 (ko)
KR (1) KR100340285B1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
KR20020035472A (ko) * 2001-11-08 2002-05-11 김정훈 컴퓨터용 외장형 메모리 장치
US7081373B2 (en) * 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
DE60221407T2 (de) * 2002-11-21 2008-08-07 Qimonda Ag Speichersystem und Speichersubsystem
KR100459730B1 (ko) * 2002-12-02 2004-12-03 삼성전자주식회사 핀의 기생 부하를 최소화시키는 멀티 칩 패키지
US8442643B2 (en) * 2003-10-02 2013-05-14 Medtronic, Inc. Medical device programmer with reduced-noise power supply
US7356369B2 (en) * 2003-10-02 2008-04-08 Medtronic, Inc. Z-axis assembly of medical device programmer
US7203549B2 (en) * 2003-10-02 2007-04-10 Medtronic, Inc. Medical device programmer with internal antenna and display
US7991479B2 (en) * 2003-10-02 2011-08-02 Medtronic, Inc. Neurostimulator programmer with clothing attachable antenna
US7729766B2 (en) * 2003-10-02 2010-06-01 Medtronic, Inc. Circuit board construction for handheld programmer
US7272445B2 (en) * 2003-10-02 2007-09-18 Medtronic, Inc. Medical device programmer with faceplate
US7561921B2 (en) * 2003-10-02 2009-07-14 Medtronic, Inc. Neurostimulator programmer with internal antenna
US7263406B2 (en) * 2003-10-02 2007-08-28 Medtronic, Inc. Medical device programmer with selective disablement of display during telemetry
US20050075685A1 (en) * 2003-10-02 2005-04-07 Forsberg John W. Medical device programmer with infrared communication
WO2005104324A2 (en) * 2004-04-15 2005-11-03 Smith Gary W Folded, fully buffered memory module
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7579687B2 (en) * 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7446410B2 (en) * 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
KR100688515B1 (ko) 2005-01-06 2007-03-02 삼성전자주식회사 메모리 모듈 및 시스템
US20100020515A1 (en) * 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
US7414312B2 (en) * 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US7511969B2 (en) * 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7724540B1 (en) 2007-03-13 2010-05-25 Yazaki North America, Inc. Spacer for circuit boards
US7715200B2 (en) 2007-09-28 2010-05-11 Samsung Electronics Co., Ltd. Stacked semiconductor module, method of fabricating the same, and electronic system using the same
JP5879678B2 (ja) * 2010-09-16 2016-03-08 日本電気株式会社 プリント基板固定装置
DE112011103607T5 (de) * 2010-10-25 2013-08-22 Korea Electric Terminal Co., Ltd. Leiterplatte und Leiterplattenblock für Fahrzeuge unter Verwendung der Leiterplatte
US20120194990A1 (en) * 2011-01-31 2012-08-02 Martin Kuster Semiconductor Arrangements
TWI581267B (zh) * 2011-11-02 2017-05-01 諾瓦晶片加拿大公司 快閃記憶體模組及記憶體子系統
US20140241062A1 (en) * 2013-02-27 2014-08-28 Lsi Corporation Modular, Scalable Rigid Flex Memory Module
JP2015065395A (ja) * 2013-08-28 2015-04-09 矢崎総業株式会社 ジャンパモジュール搭載回路基板および回路基板組立体
US9648754B1 (en) * 2013-11-12 2017-05-09 Smart Modular Technologies, Inc. Integrated circuit device system with elevated stacked configuration and method of manufacture thereof
US9603252B1 (en) 2013-11-12 2017-03-21 Smart Modular Technologies, Inc. Integrated circuit device system with elevated configuration and method of manufacture thereof
KR102415361B1 (ko) * 2015-07-30 2022-07-01 엘지이노텍 주식회사 기판 유닛과 기판 어셈블리 및 그것을 이용한 카메라 모듈
DE102016106900A1 (de) 2016-04-14 2017-10-19 Endress + Hauser Gmbh + Co. Kg Verfahren zur Positionierung von Leiterplatten und Leiterplattenanordnung
US10573354B2 (en) 2016-09-22 2020-02-25 Smart Modular Technologies, Inc. High density memory module system
TWD189070S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189065S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189067S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189071S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD190983S (zh) * 2017-02-17 2018-06-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189066S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189069S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
TWD189068S (zh) * 2017-02-17 2018-03-11 三星電子股份有限公司 固態硬碟儲存裝置
AU201815958S (en) * 2018-04-09 2018-11-06 Samsung Electronics Co Ltd SSD Storage Device
USD869469S1 (en) * 2018-04-09 2019-12-10 Samsung Electronics Co., Ltd. SSD storage device
CN114158181A (zh) * 2019-01-31 2022-03-08 华为技术有限公司 一种电路板组件、终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585399A (en) * 1968-10-28 1971-06-15 Honeywell Inc A two impedance branch termination network for interconnecting two systems for bidirectional transmission
US5575686A (en) * 1993-04-14 1996-11-19 Burndy Corporation Stacked printed circuit boards connected in series
EP0655839B1 (en) * 1993-11-29 2007-01-03 Fujitsu Limited Electronic system for terminating bus lines
JPH11505677A (ja) * 1994-08-03 1999-05-21 マッジ・ネットワークス・リミテッド 電磁妨害アイソレータ
US5726583A (en) * 1996-07-19 1998-03-10 Kaplinsky; Cecil H. Programmable dynamic line-termination circuit
US5949657A (en) 1997-12-01 1999-09-07 Karabatsos; Chris Bottom or top jumpered foldable electronic assembly

Also Published As

Publication number Publication date
KR20020031806A (ko) 2002-05-03
US20020048157A1 (en) 2002-04-25
US6614664B2 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
KR100340285B1 (ko) 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈
US10884955B2 (en) Stacked and folded above motherboard interposer
EP1422717B1 (en) Memory system and memory subsystem
US6438014B2 (en) High speed access compatible memory module
US7633147B2 (en) Semiconductor unit having two device terminals for every one input/output signal
US6411539B2 (en) Memory system
US5945886A (en) High-speed bus structure for printed circuit boards
US6172895B1 (en) High capacity memory module with built-in-high-speed bus terminations
US6661690B2 (en) High capacity memory module with built-in performance enhancing features
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
US6417462B1 (en) Low cost and high speed 3-load printed wiring board bus topology
US6930904B2 (en) Circuit topology for high-speed memory access
US6840808B2 (en) Connector for a plurality of switching assemblies with compatible interfaces
US6496380B1 (en) High capacity memory module with high electrical design margins
US5966293A (en) Minimal length computer backplane
US9767859B2 (en) Printed circuit board and printed wiring board
EP0649145A2 (en) Wiring topology for transfer of electrical signals
KR100505641B1 (ko) 메모리 모듈 및 이를 구비하는 메모리 시스템
KR100574940B1 (ko) 서로 다른 높이와 간격의 탭들을 포함하는 모듈
JPS60200596A (ja) 印刷配線板の接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090514

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee