Nothing Special   »   [go: up one dir, main page]

JP2004349694A - 集積回路の相互接続方法 - Google Patents

集積回路の相互接続方法 Download PDF

Info

Publication number
JP2004349694A
JP2004349694A JP2004144655A JP2004144655A JP2004349694A JP 2004349694 A JP2004349694 A JP 2004349694A JP 2004144655 A JP2004144655 A JP 2004144655A JP 2004144655 A JP2004144655 A JP 2004144655A JP 2004349694 A JP2004349694 A JP 2004349694A
Authority
JP
Japan
Prior art keywords
chip
chips
integrated circuit
bond pad
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004144655A
Other languages
English (en)
Other versions
JP4078332B2 (ja
Inventor
Todd C Adelmann
トッド・シー・アデルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004349694A publication Critical patent/JP2004349694A/ja
Application granted granted Critical
Publication of JP4078332B2 publication Critical patent/JP4078332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 複数の同一の積み重ねたチップを相互接続する方法を提供する。
【解決手段】 複数の同一の積み重ねられた集積回路チップ（６０）を電気的に相互接続する方法は、第１のチップ（６１）上に、前記第１のチップ（６１）と同一で、前記第１のチップ（６１）に対して回転された第２のチップ（６２）を配置する段階と、前記第１のチップ（６１）上の複数の電気的相互接続部材（７０）を、前記第２のチップ（６２）上の複数の電気的相互接続部材（７０）と接触させる段階と、隣り合った積み重ねられたチップ（６０）の間に電気的相互接続（４０）を形成する段階とを有する。
【選択図】 図２A

Description

直接接続され積層された集積回路の相互接続方法に関する。
今日の半導体デバイスは、一般に集積回路または「チップ（ｄｉｅ）」と呼ばれ、ウェーハ上に作成されており、ウェーハは、カッターで格子に切断され、パッケージに組み立てられる前に個々のチップに切り離される。集積回路は、様々なサイズで作成されるが、一般に、幅がわずか数ミリメートルから２、３センチメートル以上にわたる。各チップは、入力または出力に多数の電気信号を有することがある。プロセッサは、例えば、数百の信号を使用することがある。
使用されるプリント回路基板にチップを電気的に接続し、また動作を妨げる可能性のある破損やその他の外部条件からチップを保護する対策をとらなければならない。パッケージ技術またはパッケージングは、そのような要求に対応する半導体技術における分野である。集積回路は、一般に、プリント回路基板上に、「パッケージ」構造で取付けられる。パッケージ構造は、プリント回路基板（または、単に「基板」）との電気的インタフェースを提供し、またベア・チップおよびその電気的相互接続を、水分、振動および衝撃による損傷等の損傷から保護する構造である。パッケージ化されたチップは、一般に、金属リードフレームまたは基材に取り付けられ、リードフレームまたは基材に電気的に接続され、保護のためにセラミック筐体またはプラスチック「成形材料（ｍｏｌｄ ｃｏｍｐｏｕｎｄ）」によってカプセル化されている。
場合によって、従来のパッケージング方法は、プリント回路基板上で十分な省スペースを実現しないことがある。特に、メモリ装置の場合、複数チップの機能を必要とすることがあるが、基板上では１つのパッケージ化されたチップのスペースだけしか利用できない。そのような場合は、「マルチ・チップ・モジュール」（ＭＣＭ）または複数チップを含む単一パッケージの使用が検討されることがある。いくつかのＭＣＭでは、チップが、単一基材上に並んで配列される。しかしながら、用途によっては、この手法は、複数チップを単に別々にパッケージ化する、より一般的な組み立て方法に比して顕著な省スペースを実現しないことがある。したがって、単一パッケージ内に複数チップを積み重ねることが望ましいことがある。
積重ねチップ・パッケージには、いくつかの利点がある。単位基板面積当たり（および、使用スペースの単位体積当たり）のシリコン機能を高めることができるので、所定の基板面積内でより高い機能を達成することができる。チップごとの個別のパッケージをなくすことによって、チップを取り付けるプリント回路基板および電子デバイスのサイズと重量を大幅に削減することができる。１つのパッケージに複数のチップを含めることで、基板に取り付けられる部品の数が減少し、システム全体のコストが減少する可能性がある。さらに、パッケージ組立て、電気試験および取り扱いのために単一パッケージを提供することによって、製造コストを削減することができる。
場合によっては、いくつかのメモリ装置の場合のように、単一パッケージ内に複数の同一チップをパッケージ化することが望ましいことがある。例として、４つの同一８メガバイト（Ｍｂ）チップが、単一の３２Ｍｂ装置として働くように相互接続されることがある。さらに、チップのうちの２つまたは３つを相互接続することによって、さらに他のチップ・デザインを設計し製造することなく、同一パッケージ構造または基板上に１６Ｍｂまたは２４Ｍｂ装置を組み立てることができる。
いくつかの同一チップを積み重ねて電気的に相互接続することは、それぞれの同一チップが、全く同じ内部構造、回路、およびボンド・パッド・パターン（ボンディングパッドのパターン）を有するため、問題があることが分かった。その結果、下にあるチップを貫通し基材または基板と接続するためには、あるチップ上のアクティブな機能が、その下のチップ上のアクティブな回路がない領域を必要するため、複数の同一チップをその下にあるチップを通して基材またはマザーボードに配線することは困難である。複数の同一の積み重ねたチップを相互接続するための簡単な解決策を提供する必要がある。
集積回路と複数のボンド・パッド・セットを有する表面を含む集積回路チップを相互接続する方法およびシステムを開示し、各ボンド・パッド・セットは、チップ表面に略同一のパッド・レイアウトを有する。本発明に従って設計されたチップは、第１のチップ上に第２のチップを配置することによって他の同一のチップと直接相互接続することができる。第２のチップは、第１のチップと略同一であり、第１のチップに対して回転している。第１のチップ上の複数の電気的相互接続は、第２のチップ上の複数の電気的相互接続と接触され、隣り合った積み重ねられたチップ間の電気的な相互接続を形成する。
次に、本発明の実施形態を詳細に説明するために、添付図面を参照する。
特定のシステム構成要素を参照するために、以下の説明および特許請求の範囲の全体を通して特定の用語が使用される。当業者が理解するように、半導体企業は、プロセス、構成要素、および副構成要素を様々な名前で呼ぶことがある。この文書は、名前が異なるが機能は異ならない構成要素を区別することを意図しない。以下の説明および特許請求の範囲において、用語「含む」と「備える」は、拡張可能な形で使用され、したがって、「・・・を一部として含む（備える）」という意味に解釈されるべきである。
用語「集積回路」は、マイクロチップの表面にパターン形成された１組の電子部品およびそれらの相互接続（集合的な内部電気回路要素）を指す。用語「半導体装置」は、総称的に、半導体ウェーハと一体化し、ウェーハから個別化し（ｓｉｎｇｕｌａｔｅｄ）、または回路基板上で使用するためにパッケージ化することができる集積回路（ＩＣ）を指す。用語「チップ（ｄｉｅ）」（複数形としても用いる「チップ（ｄｉｅｓ）」）は、総称的に、ウェーハと一体化されるか半導体ウェーハから個別化されるかに関係なく、表面に製造された集積回路を含む、完成までの様々な段階における半導体マイクロチップを指す。用語「ウェーハ」は、その上で集積回路がチップの形で作成されている概略円形の単結晶半導体基材を指す。
用語「相互接続」は、接続された物品の間で電気通信を実現する物理的接続を指す。用語「ボンド・パッド（ボンディングパッドともいう）」は、総称的に、チップとの間で信号接続や他の電気接続を通すために使用される導電性部分を指し、ワイヤボンド（ワイヤボンディング）法、Ｃ４ボール・アタッチ（Ｃ４ ｂａｌｌ ａｔｔａｃｈ）法（またはフリップチップ法）、または他の相互接続方法と共に使用される部分に適用されることがある。ボンド・パッドの文脈において用語「側端（ｓｉｄｅ）」が使用されるとき、「側端」は、特定のチップのエッジ面に最も近いチップの上面または下面の周辺領域を指す。用語「ピン」は、電気接続（信号アドレス、電力、アース、無接続など）のチップ表面の終端点を指し、一般に、特定のボンド・パッドに相当している。用語「ランド（ｌａｎｄ）」は、パッケージ基材またはプリント回路基板上の導電性相互接続部分を指す。どの用語も本明細書で特に定義されない限り、用語は、その平易な通常の意味が与えられる。
以下の説明は、本発明の様々な実施形態を対象とする。これらの実施形態のうちの１つまたは複数が好ましい場合があるが、開示した実施形態は、特許請求の範囲を含む開示の範囲を限定するように解釈されるべきでなく、あるいは使用されるべきでない。さらに、当業者は、以下の説明が、広い応用範囲を有し、どの実施形態の考察も、その実施形態の例示に過ぎないように意図され、特許請求の範囲を含む開示の範囲が、その実施形態に限定されることを暗示するものではない。
本発明によれば、複数の同一の積み重ねた半導体チップを相互接続する方法およびシステムが開示される。次に図１を参照すると、好ましい実施形態により積重ねチップ６０（積層マルチチップ）を含む電子装置１０のシステム・レベルの図が示される。電子装置１０は、一般に、複数のパッケージ３０が相互接続された１つまたは複数のプリント回路基板２０を含む。電子装置１０は、プリント回路基板２０を含むコンピュータ、携帯電話、または任意の代表的な電子装置でよい。パッケージ３０内には、複数の同一のチップ６０が積み重ねられ、パッケージに相互接続されている。代替として、パッケージ３０がなくてもよく、積重ねチップ６０の最も下のチップが、基板２０に直接相互接続されていてもよい。チップ６０は、一般に、電子装置１０の動作のための入力を処理しかつ／または情報を提供する。
本発明の第１の実施形態を図２Ａに示し、この実施形態において、４つの同一の積み重ねられたチップ６０が、基板３４上にパッケージ化され、カプセル材料３２で覆われている。開示の目的のために、積重ねチップ６０は、同一であると仮定され、それぞれ下から上に参照数字６１、６２、６３および６４によって位置で区別されている。示した実施形態において、同一のチップ６１、６２、６３および６４はすべて、チップ面に垂直でかつチップの幾何学的中心を垂直方向に通る軸６５に関して互いに９０度回転されている。
チップは、一般に、チップの少なくとも１つの表面に、出力パッドまたは「ボンド」パッド（図示せず）を備えた集積回路を含む。本発明に従って設計されたチップの場合、チップの上面と下面の両方に、一致したパターン（マッチングパターン）で配列されたボンド・パッドがあり、ボンド・パッドは上面と下面の間で対を構成する。一致したボンド・パッドの各対が、上面から下面に通る接続部材によって連結されている。チップは、基板３４に対して様々な回転位置で使用できるように設計されている。以下の説明では、回転位置の数は４であると仮定する。
４つのチップ６０を示しているが、この方式で、本発明の精神から逸脱することなくさらに多数または少数のチップを組み立てることができることを理解されよう。また、チップが、互いにバンプ相互接続４０（はんだバンプ接続等）を有するように示されているが、代表的な実施形態に従う直接相互接続に適した任意の方法を有することができることを理解されよう。また、チップが、基材以外のプリント回路基板またはパッケージ化ソルーション（パッケージ化用部材）に相互接続できることを理解されよう。
様々な実施形態に従って設計されたチップは、チップ表面のすべての４つの側端に沿ってパッドを有することができ、各側端には、ボンド・パッドに割り当てられた異なるセットのピン(端子）がある（図２Ｂを参照）。チップの向きの文脈で使用されるとき、用語「側端（ｓｉｄｅ）」は、端面かそのような端面の近くの領域かに関係なく、一般にチップの周辺領域を指す。４つの同一の積み重ねられたチップを有する構成において、各チップ上の４つの側端はそれぞれ、異なるパッド割当ての順序（つまり、ピンのパッドへの異なる割り当て）を有することになる。しかしながら、各チップは、各側端のボンド・パッドの間隔と位置が、４つのそれぞれの側端で同一になるような同じパッド・レイアウト（パッドの配列）を有することを理解されよう。チップが、特定の実施形態に従って組み立てられるとき、すべての信号を送るために１つのチップにつき１つの側端だけが使用される。
各チップは、他の積み重ねられた同一のチップと電気的に相互接続するように設計されている。パッド・レイアウトは、特定のパッドが各側端に位置するそれぞれのセット中に存在し、また他のパッドが各セットを区別するはたらきをするように選択される。区別するパッドは、「選択」ラインである必要はなく、代替として、４つの異なる論理マスクによる「アドレス」ラインでよい。２つのチップ間の電気的相互接続は、各チップからの１セットのパッドが、他のチップと電気的に通信するように形成される。例として、４つのチップが相互接続され、各チップが１メガバイト（Ｍｂ）のメモリである場合は、データ信号とアドレス信号のパッドが、それぞれのセットに存在することがある。本質的に、チップの各側端上で、特定のアドレス信号パッドは、チップがどれだけ回転したかに関係なく、チップのすべての側端で同じ位置を有する。
本発明の実施形態は、複数の特有のチップを接続することを必要としないが、積層されたチップに対して回転された同じチップのうちの複数の直接相互接続を可能にする。隣りあったチップ間の回転は、対称性によって決定され、４回対称性（ｆｏｕｒ−ｆｏｌｄ ｓｙｍｍｅｔｒｙ）の場合、回転は９０度の倍数でよい。４回回転対称性に加えて、可能な他の有効な対称性には、２回、３回、および６回対称性が含まれる。したがって、回転は、４５°、６０°、１２０°および１８０°を含む、９０°以外の整数倍に対応することができる。
多くの半導体デバイスは、「パッド・リミテッド（ｐａｄ ｌｉｍｉｔｅｄ）」であり、これは、チップ表面周囲の使用可能なすべてのスペースが、ボンド・パッドに使用されることを意味する。しかしながら、メモリデバイス上で、すべてのボンド・パッドが、周囲の１つの側端に配置され、他の３つの側端は、パッドを一致したパターンで繰り返すために何も設けない状態にする場合もあり得る。この構成は、回転されたときに、示した実施形態に従って複数の同じチップを積み重ねることを可能にする。
様々な実施形態の相互接続方法に従って設計されたチップは、具体的には、チップの上面と下面の電気接続の間でチップを貫通する導電経路、すなわちビア（図示せず）またはスルーホールを有するように設計される。そのような電気相互接続は、ひとつのチップの表面を別のチップの表面に接続するために導電性ボールすなわち「バンプ」（例えば、はんだバンプ）が付着された導電性「ボンド」パッドでよい。各ボンド・パッドは、一般に、チップ内の特定の信号または他のピン（電力、アース、無接続など）と関連付けられる。
図２Ｂに代表的な実施形態を示し、ここで、チップ６０の平面図は、セット７８で配列されたボンド・パッド７０を有するように示される。各セット７８は、チップの集積回路に対してセットに固有の動作上の作用或いは関係を有する。各セット７８は、１つまたは複数のボンド・パッド７０を含む。各ボンド・パッドは、集積回路に対して、別のボンド・パッドのセットにおける対応するボンド・パッドと同一の動作上の作用或いは関係を有する。各セット７８は、セットに固有のアドレス範囲を有して、集積回路に結合される。
各ボンド・パッド７０は、一般に、ピンと関連付けられ、ピンの一部分は、ブランク７２は「Ｂ」として、選択ライン７４は「Ｓ」として、アドレス・ライン７６は「Ａx」（ここで、Ａxは、Ａ1からＡNまでの連続したアドレス・ピンを表す）として表されている。各チップ側端上のアドレス・ピンは、集合的に「アドレス／データ・バス」と呼ばれ、アドレス・ピンとデータ・ピンは、多重化或いは共通化されることがある。ブランク・パッド７２は、単にパッド配列内のプレースホルダ（場所を確保する手段）であり、ビアや他のラインが隣りのチップまでの垂直方向に通ることができる未使用スペースとしてはたらき、チップ内の内部回路への電気接続を必要としないことがある。選択ライン７４は、複数のチップのうちのどのチップが現在アドレス指定されており、その結果、複数のチップのうちどのチップが、アドレス／データ・バスの制御権を有するかを決定する。セット７８内のブランク・パッド７２と選択ライン７４は、集合的に、「選択ボンド・パッド」と呼ばれる。一般に、単一時間に１つの選択信号（チップ選択信号）だけがアクティブである。各チップ側端上で、選択パッドとブランク・パッドの割り当ては、回転された同一のチップを本発明に従って使用できるように適宜変更される。
例示的な実施形態において、ホスト・コンピュータ／マイクロプロセッサ（図示せず）からのアドレス／データ-ラインＡ(N+1)およびＡ(N+2)（図示せず）は、パッド６１〜６４上の選択ラインに接続される個別のアドレス指定ラインを提供するように復号化されることになる。（２つのラインＡ(N+1)およびＡ(N+2)からの２ビット信号をデコーダによりデコードして４種類の選択信号が作られる。）これにより、４つのチップが、異なるアドレス空間をそれぞれカバーし、適切な時だけ選択される（イネーブルされる）ことが可能になる。例えば、Ａ1からＡ16の１６個のアドレス／データ・ラインがある。これは、各チップが６４Ｋのアドレス可能バイトを持つことになることを意味する。例えば、さらに２つのアドレス・ラインＡ17とＡ18が、選択ラインまで通され、その結果、チップ６１が、範囲０〜６４ＫＢのアドレスへのアクセスをイネーブルされ、チップ６２が、範囲６４〜１２８ＫＢのアドレスへのアクセスをイネーブルされ、チップ６３が範囲１２８Ｋ〜１９２ＫＢのアドレスへのアクセスをイネーブルされ、チップ６４が範囲１９２〜２５６ＫＢのアドレスへのアクセスをイネーブルされるようになる。
本発明のこの第１の実施形態において、４つのチップ６０はそれぞれ、選択ラインのうちの１つに接続された内部回路を有する。適切な選択ラインがアサートされた（アクティブにされた）とき、チップは、アドレス信号に応え、データを記憶するかデータをデータ信号ライン（図示せず）上に提供することができる。アドレス・ライン７６は、これに応じて、データを返す。本明細書に示したピン・タイプの他に、電力ライン、アース・ラインおよび他の制御ラインがチップ上にあってもよいことを理解されよう。例として、４つの積み重ねられたチップ上の積層されたアドレス・ライン７６間で、位置合わせされた４つのアドレス位置はすべて、接続されており、同時にアクティブである。選択ピンは、チップの各側端上でその位置を変化させる。その結果、本発明による積重ねチップと位置合わせされたときに、特定の選択位置（選択ピンの位置）の上または下のチップ・ピンは、ブランク・ピンになる。アドレス・ピンは、隣りのチップの回転の向きと関係なく、ひとつのチップ上のＡ１が隣りのチップ上のＡ１と位置が合うようにチップの各側端上で同じ位置を有する（図２D参照）。
本発明の第１の実施形態は、図２Ｃの斜視図により分かりやすく示されており、ここで、４つの同一のチップ６０が、積み重ねられ、互いに電気的に相互接続されている。この実施形態において、チップ６０は、従来の「ボンド・リング」設計に従うことができる特定のパターンと間隔を有するボンド・パッド７０を有し、パッドは、チップ６０の周囲近くのチップ面上に配置される。チップ６０の各側端（それぞれ８１、８２、８３、８４）が、固有の順序のピン割り当てを有する。その結果、それぞれの次のチップが、９０度回転され、前のチップの上に積み重ねられ、前のチップの上に積み重ねられたときに、物理的なボンド・パッドは同じパターンで繰り返されるが、各パッドに割り当てられたピンが積み重ねられたすべてのチップを通る電気的相互接続を可能にするように、ピン・タイプによって変更されてもよい。この場合も、４つのチップを例として示しているが、本発明の精神から逸脱しない代表的な実施形態に従って、それよりも多数または少数のチップを組み立てることができることを理解されよう。
図２Ａと同様に、区別するために、図２Ｃに示した同一の積重ねチップ６０を、下から上に６１、６２、６３および６４と表す。各チップ６０は、一般に、４つの側端８１、８２、８３および８４を有し、チップを９０度回転すると、側面図に異なる側端が現れる。４つの同一のチップ６０を相互接続するとき、４つの固有の端面は、上下になる状態で並べられることが好ましい。５つ以上のチップを相互接続する場合は、必要な配線を達成するために、必要に応じて、チップ端面をスタック面上で繰り返すことができる。
本発明の第１の実施形態の断面図において、図２Ｄに示したように、同一のチップ６１、６２、６３および６４は、端面８１、８２、８３および８４がそれぞれ並んだ状態で積み重ねられる。チップ６４上のチップ選択ライン７４が活動化される場合、選択信号は、基板３４上の装置（図示せず）から送られ、チップ６４の下の３つのチップ６０上のブランク７２を上に通ることができる。チップ６３上のチップ選択ライン７４が活動化される場合、選択信号は、基板３４から送られ、チップ６４の下の２つのチップ６０上のブランク７２を通ることができる。チップ６２上のチップ選択ライン７４が活動化される場合、選択信号は、基板３４上の装置（図示せず）から送られ、チップ６４の下の１つのチップ６０上のブランク７２を通ることができる。チップ６１上のチップ選択ライン７４が活動化される場合、選択信号は、基板３４から直接渡すことができる。アドレス７６（アドレスＡ1からアドレスＡN）のうちのどれかがアクティブなとき、積層された４つのアドレス位置はすべて同時にアクティブであり、Ａ1がチップ６４上でアクティブなときに、Ａ１は、チップ６１、６２および６３でも同様にアクティブである。
通常、積み重ねられるチップの数は、相互接続に使用されるチップの側端の数に一致する。しかしながら、５つ以上のチップを積み重ねて相互接続できるように、チップの各側端に複数のボンド・パッド・リングがあってもよい。図３Ａに平面図で示したように、本発明の代替の実施形態は、１つのチップ側端当たり複数のセット１００のボンド・パッド７０を有することを特徴とする。しかし、一般には、積み重ねられるチップ９０１つ当たりのチップ表面上に１セット９０のボンド・パッドがある。そのようなセットは、図３Ａにおいて、チップ周囲近くに直線的に配列されたボンド・パッド７０のリングとして示されているが、チップ９０が９０度の増分で回転されてもこのパターンが繰り返される限り、ボンド・パッドは、チップ表面上の任意のパターン、線形、または他の状況で、従うことができることを理解されよう。
図３Ｂは、５つ以上のチップの積み重ねに対応するために、１側面当たり５セット以上のボンド・パッドを有するチップの可能なピン配置の側面図を示す。６つのチップ９０が示され、下から上に、それぞれ参照数字９１、９２、９３、９４、９５および９６によって、位置で区別されている。そのような構成を容易にするために、４つの固有のセットのパッドを有するチップ構成に関して、スタックの下から数えて４番目と５番目のチップ間の相互接続パターンを変更することによって、別のセット１００のパッド７０が対象とされる。例えば、図３Ｂにおいて、外側のセット１０２の４つの構成がすべて回転して使用されているため、チップ９１〜９４に使用されている相互接続パターン４０が、チップ９５よりも上では必要がなくなることが分かる。
チップ９５および９６には、外側のセット１０２がまだ存在するが、分かりやすくするために図３Ｂの側面図には示されないことを理解されよう。セット１０２のパッド間のこの第１の相互接続パターン４０は、４番目のチップすなわちチップ９４で終わりにすることができ、４番目のチップ９４とその後のすべてのチップ（９５と９６）を接続するセット１０４のパッド間に新しいパターンを使用することができる。示していないが、セット１０４は、４番目より上のチップ（例えば、チップ９５と９６）を最初の４つのチップ（例えば、チップ９１〜９４）を介して基板３４まで配線することを可能にするのに十分なブランク・パッド７２を含む。各チップは、スタック内で、活動化された（アクティブにされた）アドレス・ラインに１つのチップだけが注目（応答）するように設計され回転される。
また、ボンド・パッドが、チップ表面の周辺での配置を必要とする従来の「リング」設計に従わなくてもよいことを理解されよう。バンプ接続されたチップは、チップ表面の領域に相互接続を有することがあるので、チップが９０度の増分で回転されるように繰り返される限り、チップ表面の特定の幾何学的位置への制約なしに、ボンド・パッドの任意の配線可能な構成を使用することができる。これは、図４に示され、チップ１１０の平面図は、通常の周辺リング構成で配列されていないが、９０度の増分で回転されたときに繰り返すボンド・パッド１２０の繰り返しパターンを有する。
チップは、Ｃ４（Controlled Collapse Chip Connection）ボール・アタッチ法を含む既知の電気相互接続方法、または当技術分野において既知の他の適切な方法によって互いに接続される。本質的に、相互接続されたすべてのチップは、１つのチップとして働く。メモリ装置の場合、この構成により、積み重ねられた追加のチップがより多くのメモリを実現することができるので、メモリ需要のカスタム化（特注化）が可能になり、１つのパッケージに使用されるスペース内である程度のカスタム化が可能になる。既に述べた利点の他に、代表的な実施形態と共に使用するために設計し、製造し、試験し、組み立てるために唯一の装置があり、これにより、一連の利益、より簡単な問題解決、および歩留り管理を提供できる可能性がある。以上の開示を完全に理解した後で、当業者には、多くの変形および修正が明らかになる。
本発明は、以下の実施態様を含んでいる。
＜１＞ 複数の同一の積み重ねられた集積回路チップ（６０）を電気的に相互接続する方法であって、第１のチップ（６１）上に、前記第１のチップ（６１）と同一で、前記第１のチップ（６１）に対して回転された第２のチップ（６２）を配置する段階と、前記第１のチップ（６１）上の複数の電気的相互接続部材（７０）を、前記第２のチップ（６２）上の複数の電気的相互接続部材（７０）と接触させる段階と、隣り合った積み重ねられたチップ（６０）の間に電気的相互接続（４０）を形成する段階とを有する方法。
＜２＞ 前記複数の同一チップ（６０）が、３つ以上の同一のチップ（６０）を含むことを特徴とする上記＜１＞に記載の方法。
＜３＞ 前記電気的相互接続（４０）が、Ｃ４バンプ（またはＣ４はんだバンプ接続）であることを特徴とする上記＜１＞に記載の方法。
＜４＞ 前記電気的相互接続（４０）が、柱状のはんだであることを特徴とする上記＜１＞に記載の方法。
＜５＞ 集積回路チップ（６０）において、集積回路を有する表面と、前記表面上に略同一のパッド・レイアウトをそれぞれ有する複数のボンド・パッド・セット（７８）とを具備し、
前記略同一のパッド・レイアウトが、前記表面と垂直な軸に関する回転によって相互に関連付けられ、
各ボンド・パッド・セット（７８）が、集積回路に対する固有の動作上の作用をグループとして有する１つまたは複数の対応する選択ボンド・パッド（７４）を具備する集積回路チップ（６０）。
＜６＞ 前記ボンド・パッド・セット（７８）が、前記チップ（６０）の反対側の表面の一致するボンド・パッド・セット（７８）と導電経路によって結合されたことを特徴とする上記＜５＞に記載のチップ（６０）。
＜７＞ 各ボンド・パッド・セット（７８）中の一つ又は複数のボンド・パッドが、他のボンド・パッド・セット（７８）の対応するボンド・パッド（７０）と同一の集積回路に対する動作上の作用をそれぞれ有することを特徴とする上記＜５＞に記載のチップ（６０）。
＜８＞ 前記グループ内の前記選択ボンド・パッド（７４）がそれぞれ、選択信号を伝達し、さらに、前記ボンド・パッド・セット（７８）のそれぞれにおいて、一つの前記選択ボンド・パッド（７４）のみが前記セット（７８）から前記集積回路に結合することを特徴とする上記＜５＞に記載のチップ（６０）。
＜９＞ 前記回転が、９０度の整数倍に対応することを特徴とする上記＜５＞に記載のチップ（６０）。
＜１０＞ 前記セット（７８）の１つまたは複数の対応するボンド・パッド（７６）が、アドレス信号を送り、前記セット（７８）がそれぞれ、固有のアドレス範囲を割り当てられて、前記集積回路に結合されることを特徴とする上記＜５＞に記載のチップ（６０）。
本発明の積層チップ及びチップ積層方法は、例えば、同一チップをパッケージ化したメモリモジュールとその製造方法において利用可能である。
電子装置のシステム・レベルの図である。 パッケージが４つの同一の積み重ねられたチップを含む、本発明の第１の実施形態の断面図である。 代表的な実施形態によるチップ設計の平面図を示す。 代表的な実施形態による４つの積み重ねられたチップの斜視図を示す。 代表的な実施形態による４つの積み重ねられたチップの断面図を示す。 ５つ以上のチップを積み重ねるためのチップ設計の代替実施形態の平面図である。 ５つ以上のチップを積み重ねるためのチップ設計の代替実施形態の断面図である。 代替のボンド・パッド構成を有するチップの平面図を示す。
符号の説明
４０、７０ 電気的相互接続
６０ 集積回路チップ
６１、６２ チップ
７４ 選択ボンド・パッド
７８ ボンド・パッド・セット

Claims (10)

  1. 複数の同一の積み重ねられた集積回路チップ（６０）を電気的に相互接続する方法であって、
    第１のチップ（６１）上に、前記第１のチップ（６１）と同一で、前記第１のチップ（６１）に対して回転された第２のチップ（６２）を配置する段階と、
    前記第１のチップ（６１）上の複数の電気的相互接続部材（７０）を、前記第２のチップ（６２）上の複数の電気的相互接続部材（７０）と接触させる段階と、
    隣り合い積み重ねられたチップ（６０）の間に電気的相互接続（４０）を形成する段階とを有する方法。
  2. 前記複数の同一チップ（６０）が、３つ以上の同一のチップ（６０）を含むことを特徴とする請求項１に記載の方法。
  3. 前記電気的相互接続（４０）が、Ｃ４バンプであることを特徴とする請求項１に記載の方法。
  4. 前記電気的相互接続（４０）が、柱状のはんだであることを特徴とする請求項１に記載の方法。
  5. 集積回路チップ（６０）において、
    集積回路を有する表面と、
    前記表面上に略同一のパッド・レイアウトをそれぞれ有する複数のボンド・パッド・セット（７８）とを具備し、
    前記略同一のパッド・レイアウトが、前記表面と垂直な軸に関する回転によって相互に関連付けられ、
    各ボンド・パッド・セット（７８）が、集積回路に対する固有の動作上の作用をグループとして有する１つまたは複数の対応する選択ボンド・パッド（７４）を具備する集積回路チップ（６０）。
  6. 前記ボンド・パッド・セット（７８）が、前記チップ（６０）の反対側の表面の一致するボンド・パッド・セット（７８）と導電経路によって結合されたことを特徴とする請求項５に記載のチップ（６０）。
  7. 各ボンド・パッド・セット（７８）中の一つ又は複数のボンド・パッドが、他のボンド・パッド・セット（７８）の対応するボンド・パッド（７０）と同一の集積回路に対する動作上の作用をそれぞれ有することを特徴とする請求項５に記載のチップ（６０）。
  8. 前記グループ内の前記選択ボンド・パッド（７４）がそれぞれ、選択信号を伝達し、
    さらに、前記ボンド・パッド・セット（７８）のそれぞれにおいて、一つの前記選択ボンド・パッド（７４）のみが前記セット（７８）から前記集積回路に結合することを特徴とする請求項５に記載のチップ（６０）。
  9. 前記回転が、９０度の整数倍に対応することを特徴とする請求項５に記載のチップ（６０）。
  10. 前記セット（７８）の１つまたは複数の対応するボンド・パッド（７６）が、アドレス信号を送り、
    前記セット（７８）がそれぞれ、固有のアドレス範囲を割り当てられて、前記集積回路に結合されることを特徴とする請求項５に記載のチップ（６０）。
JP2004144655A 2003-05-19 2004-05-14 集積回路の相互接続方法 Expired - Fee Related JP4078332B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/440,815 US7098541B2 (en) 2003-05-19 2003-05-19 Interconnect method for directly connected stacked integrated circuits

Publications (2)

Publication Number Publication Date
JP2004349694A true JP2004349694A (ja) 2004-12-09
JP4078332B2 JP4078332B2 (ja) 2008-04-23

Family

ID=32469643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144655A Expired - Fee Related JP4078332B2 (ja) 2003-05-19 2004-05-14 集積回路の相互接続方法

Country Status (5)

Country Link
US (1) US7098541B2 (ja)
JP (1) JP4078332B2 (ja)
DE (1) DE102004004880B4 (ja)
GB (1) GB2402547B (ja)
TW (1) TW200427047A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012848A (ja) * 2005-06-30 2007-01-18 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2011507283A (ja) * 2007-12-20 2011-03-03 モサイド・テクノロジーズ・インコーポレーテッド 直列接続された集積回路を積層する方法およびその方法で作られたマルチチップデバイス
JP2011508936A (ja) * 2007-12-20 2011-03-17 モーセッド・テクノロジーズ・インコーポレイテッド データ記憶装置及び積層可能構成
KR20190128043A (ko) * 2019-11-07 2019-11-14 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
US7826243B2 (en) * 2005-12-29 2010-11-02 Bitmicro Networks, Inc. Multiple chip module and package stacking for storage devices
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US7288835B2 (en) * 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US7714450B2 (en) 2006-03-27 2010-05-11 Marvell International Technology Ltd. On-die bond wires system and method for enhancing routability of a redistribution layer
US7701045B2 (en) 2006-04-11 2010-04-20 Rambus Inc. Point-to-point connection topology for stacked devices
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
US20080086603A1 (en) * 2006-10-05 2008-04-10 Vesa Lahtinen Memory management method and system
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
WO2010138480A2 (en) 2009-05-26 2010-12-02 Rambus Inc. Stacked semiconductor device assembly
US8328218B2 (en) * 2009-07-13 2012-12-11 Columbia Cycle Works, LLC Commuter vehicle
US9466561B2 (en) * 2009-08-06 2016-10-11 Rambus Inc. Packaged semiconductor device for high performance memory and logic
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
CN102598255A (zh) 2009-10-23 2012-07-18 拉姆伯斯公司 层叠的半导体器件
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8315068B2 (en) 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8417974B2 (en) * 2009-11-16 2013-04-09 International Business Machines Corporation Power efficient stack of multicore microprocessors
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US9093445B2 (en) * 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
US8749037B1 (en) * 2011-10-28 2014-06-10 Altera Corporation Multi-access memory system and a method to manufacture the system
WO2013081633A1 (en) * 2011-12-02 2013-06-06 Intel Corporation Stacked memory allowing variance in device interconnects
US9029234B2 (en) 2012-05-15 2015-05-12 International Business Machines Corporation Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US8786069B1 (en) * 2013-03-15 2014-07-22 Invensas Corporation Reconfigurable pop
TWI539565B (zh) * 2014-01-29 2016-06-21 森富科技股份有限公司 記憶體與記憶體球位焊墊之佈局方法
US9337146B1 (en) 2015-01-30 2016-05-10 Qualcomm Incorporated Three-dimensional integrated circuit stack
TWI565385B (zh) * 2015-12-23 2017-01-01 創意電子股份有限公司 層疊基板結構
KR20210095754A (ko) 2020-01-23 2021-08-03 삼성전자주식회사 반도체 장치
US12112113B2 (en) 2021-03-05 2024-10-08 Apple Inc. Complementary die-to-die interface
US11934313B2 (en) 2021-08-23 2024-03-19 Apple Inc. Scalable system on a chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601856A (ja) 1983-06-20 1985-01-08 Nec Corp メモリチツプモジユ−ル
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5166087A (en) * 1991-01-16 1992-11-24 Sharp Kabushiki Kaisha Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls
CH693968A5 (de) * 1993-04-21 2004-05-14 Fraunhofer Ges Forschung Verfahren und Vorrichtung fuer die Topographiepruefung von Oberflaechen.
JPH07142673A (ja) 1993-11-15 1995-06-02 Matsushita Electric Ind Co Ltd 集積回路装置
US5568356A (en) 1995-04-18 1996-10-22 Hughes Aircraft Company Stacked module assembly including electrically interconnected switching module and plural electronic modules
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5677567A (en) 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US6207474B1 (en) * 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
US6548907B1 (en) 1998-04-28 2003-04-15 Fujitsu Limited Semiconductor device having a matrix array of contacts and a fabrication process thereof
US6376914B2 (en) 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP4361670B2 (ja) * 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
US6458623B1 (en) * 2001-01-17 2002-10-01 International Business Machines Corporation Conductive adhesive interconnection with insulating polymer carrier
US6462422B2 (en) 2001-01-19 2002-10-08 Siliconware Precision Industries Co., Ltd. Intercrossedly-stacked dual-chip semiconductor package
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
JP3959264B2 (ja) * 2001-09-29 2007-08-15 株式会社東芝 積層型半導体装置
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP3643570B2 (ja) 2002-05-29 2005-04-27 株式会社日立製作所 電子部品および電子部品モジュール
JP2004296853A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp 半導体チップ、半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012848A (ja) * 2005-06-30 2007-01-18 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP4507101B2 (ja) * 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
US7893540B2 (en) 2005-06-30 2011-02-22 Elpida Memory, Inc. Semiconductor memory device and manufacturing method thereof
US8298940B2 (en) 2005-06-30 2012-10-30 Elpida Memory, Inc. Semiconductor memory device and manufacturing method thereof
US8513121B2 (en) 2005-06-30 2013-08-20 Elpida Memory, Inc. Semiconductor memory device and manufacturing method thereof
JP2011507283A (ja) * 2007-12-20 2011-03-03 モサイド・テクノロジーズ・インコーポレーテッド 直列接続された集積回路を積層する方法およびその方法で作られたマルチチップデバイス
JP2011508936A (ja) * 2007-12-20 2011-03-17 モーセッド・テクノロジーズ・インコーポレイテッド データ記憶装置及び積層可能構成
US9183892B2 (en) 2007-12-20 2015-11-10 Conversant Intellectual Property Management Inc. Data storage and stackable chip configurations
KR20190128043A (ko) * 2019-11-07 2019-11-14 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법
KR102108221B1 (ko) 2019-11-07 2020-05-08 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법

Also Published As

Publication number Publication date
DE102004004880A1 (de) 2004-12-16
TW200427047A (en) 2004-12-01
US20040232559A1 (en) 2004-11-25
JP4078332B2 (ja) 2008-04-23
US7098541B2 (en) 2006-08-29
GB0409589D0 (en) 2004-06-02
GB2402547A (en) 2004-12-08
GB2402547B (en) 2006-06-21
DE102004004880B4 (de) 2008-03-20

Similar Documents

Publication Publication Date Title
JP4078332B2 (ja) 集積回路の相互接続方法
US6057598A (en) Face on face flip chip integration
KR100843214B1 (ko) 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
US7622801B2 (en) Thin planar semiconductor device
US6404648B1 (en) Assembly and method for constructing a multi-die integrated circuit
US8110899B2 (en) Method for incorporating existing silicon die into 3D integrated stack
TWI515868B (zh) 可重組的層疊封裝
US6777794B2 (en) Circuit mounting method, circuit mounted board, and semiconductor device
KR100843213B1 (ko) 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
EP1280203A2 (en) 3D-Semiconductor Package
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
KR20010077826A (ko) 재배선층에 의해 상호 접속된 복수의 반도체 소자를가지는 반도체 장치
US8933561B2 (en) Semiconductor device for semiconductor package having through silicon vias of different heights
US20210249382A1 (en) Semiconductor package and method of manufacturing semiconductor package
US7265442B2 (en) Stacked package integrated circuit
KR101333387B1 (ko) 파워 및 접지 관통 비아를 갖는 패키지
CN108807361B (zh) 一种芯片堆栈立体封装结构
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
US20070069361A1 (en) Chip package and substrate thereof
JPH11168150A (ja) 半導体集積回路装置
KR100359591B1 (ko) 반도체 장치
KR100395797B1 (ko) 칩 적층에 적합한 전극 패드 구조를 갖는 반도체 칩 및이를 이용한 적층 패키지 소자
US6924557B2 (en) Semiconductor package
KR20200102928A (ko) 브리지 다이를 포함한 시스템 인 패키지 및 반도체 패키지
JP3574004B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees