Nothing Special   »   [go: up one dir, main page]

JPH11168150A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH11168150A
JPH11168150A JP9334492A JP33449297A JPH11168150A JP H11168150 A JPH11168150 A JP H11168150A JP 9334492 A JP9334492 A JP 9334492A JP 33449297 A JP33449297 A JP 33449297A JP H11168150 A JPH11168150 A JP H11168150A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
semiconductor
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9334492A
Other languages
English (en)
Inventor
Kazutoki Takai
一兆 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9334492A priority Critical patent/JPH11168150A/ja
Publication of JPH11168150A publication Critical patent/JPH11168150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多数の外部接続端子を設けても小型化が可能
な半導体集積回路装置、およびプリント配線板等に高密
度に実装することができ、それにより電子機器の小型化
を実現することができる半導体集積回路装置を得る。 【解決手段】 半導体チップの一主面側および対向する
他面側に設置された絶縁基材に外部接続端子を設けた両
面接続構造の半導体集積回路装置、さらに、この両面接
続構造の半導体集積回路装置の両面に、両面接続構造の
半導体集積回路装置、または片面接続構造の半導体集積
回路装置、またはプリント配線板が接続されてなるモジ
ュール構造の半導体集積回路装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願は半導体集積回路装置に
おける個々のパッケージ構造および複数の半導体集積回
路装置より構成されるモジュール構造の半導体集積回路
装置に係り、特にプリント配線板等に実装されたときに
占める面積が小さく、高密度実装に適した半導体集積回
路装置に関するものである。
【０００２】
【従来の技術】図１９に表面実装型パッケージ構造を有
する従来の半導体集積回路装置１０を、図２０にボール
グリッドアレイ（以下ＢＧＡと称する）パッケージ構造
を有する従来の片面接続構造の半導体集積回路装置１２
をそれぞれ示す。また図２１にこれら複数の半導体集積
回路装置１０、１２で構成されたモジュールをプリント
配線板１３に実装したモジュール構造の半導体集積回路
装置を示す。図１９に示した従来の表面実装型の半導体
集積回路装置１０は、半導体チップ１の一主面に設けら
れた複数の導電性パッド１ａをボンディングワイヤ７を
介してリードフレーム２と電気的に接続し、そのリード
フレーム２の端部を外部接続端子２ａとし、さらに外部
接続端子２ａ以外のリードフレーム２の部分を封止樹脂
８により封止したものである。
【０００３】また、図２０に示した従来の片面接続構造
の半導体集積回路装置１２は、半導体チップ１の一主面
に設けられた複数の導電性パッド１ａをチップ接続端子
９を介して絶縁基材３に設けられた配線部５に電気的に
接続され、さらに配線部５はスルーホール４等を介して
絶縁基材３の外側の面に設けられた外部接続パッド６お
よび外部接続端子１１と電気的に接続され、さらに外部
接続端子１１以外の部分を覆うように封止樹脂８により
封止されたものである。
【０００４】さらに、図２１に示した従来のモジュール
構造の半導体集積回路装置は、従来の表面実装型の半導
体集積回路装置１０と従来の片面接続構造の半導体集積
回路装置１２をプリント配線板１３に実装したものを模
擬的に示したものである。
【０００５】
【発明が解決しようとする課題】このような従来の半導
体集積回路装置においては、外部接続端子２ａまたは外
部接続端子１１の数が多い場合には、これら外部接続端
子間の間隔に制約があることから、半導体集積回路装置
自体を大きくする必要があった。また、このような従来
のモジュール構造の半導体集積回路装置においては、半
導体集積回路装置１０および１２自身が占有する面積お
よび抵抗素子１４やコンデンサ素子１５等の電子部品ま
たはそれらの間を電気的に接続するプリント配線板の配
線部１６等により、プリント配線板１３の面積が制約を
受け、モジュールとして大きな面積を必要としていた。
すなわち、従来のモジュール構造の半導体集積回路装置
にあっては、プリント配線板１３の面積は実際に実装す
る半導体集積回路装置１０および１２の面積により制約
を受けるため、機器の小型化の要求が強いにもかかわら
ず、大きな面積のプリント配線板１３を使用せざるを得
なくなり、最終的には電子機器を小型化することが困難
であった。
【０００６】本願は上記した課題に対してなされたもの
で、多数の外部接続端子を設けても小型化が可能な半導
体集積回路装置、およびプリント配線板等に高密度に実
装することができ、それにより電子機器の小型化を実現
することができる半導体集積回路装置を得ることを目的
とするものである。
【０００７】
【課題を解決するための手段】この発明に係る両面接続
構造の半導体集積回路装置においては、半導体基板と、
この半導体基板の一主面上に形成された複数の導電性パ
ッドとを有する半導体チップ、この半導体チップを保持
するとともに上記半導体チップの複数の導電性パッドに
対応しそれぞれが対応の導電性パッドに電気的に接続さ
れる複数の配線部を有し、上記半導体チップの上記一主
面側および対向する他面側に設置された絶縁基材、上記
絶縁基材の上記一主面側および上記対向する他面側に設
けられそれぞれが上記複数の配線部と対応して電気的に
接続された外部接続パッド、この外部接続パッドに設け
られた導電材からなる複数の外部接続端子、により構成
されたものである。
【０００８】また、複数の外部接続端子はボール形状の
導電体で形成されているよう構成されたものである。
【０００９】また、複数の導電性パッドは複数の配線部
とワイヤボンディングにより電気的に接続されているよ
う構成されたものである。
【００１０】また、複数の導電性パッドは複数の配線部
とチップ接続端子により電気的に接続されているよう構
成されたものである。
【００１１】また、絶縁基材の一主面側および対向する
他面側との間に半導体チップを覆うように封止樹脂を設
けたものである。
【００１２】また、外部接続パッドに設けられた外部接
続端子は、絶縁基材の一主面側および対向する他面側の
少なくとも一方の側においてアレイ状に配置されたもの
である。
【００１３】また、外部接続パッドに設けられた外部接
続端子は、絶縁基材の一主面側と対向する他面側におい
てそれぞれ異なった形状で配置されたものである。
【００１４】さらに、この発明に係るモジュール構造の
半導体集積回路装置においては、両面接続構造の半導体
集積回路装置の少なくとも片面に他の半導体集積回路装
置を外部接続端子により電気的に接続したものである。
【００１５】また、両面接続構造の半導体集積回路装置
の少なくとも片面に両面接続構造の半導体集積回路装置
を外部接続端子により電気的に接続したものである。
【００１６】また、両面接続構造の半導体集積回路装置
の少なくとも片面に片面接続構造の半導体集積回路装置
を外部接続端子により電気的に接続したものである。
【００１７】さらに、この発明に係る両面接続構造の半
導体メモリ装置においては、半導体基板と、この半導体
基板の一主面上に形成され、リードライト用導電性パッ
ド、複数のデータ用導電性パッド、および複数のアドレ
ス用導電性パッド、とを有する半導体チップ、この半導
体チップを保持するとともに上記リードライト用導電性
パッド、複数のデータ用導電性パッド、および複数のア
ドレス用導電性パッドに対応して設けられ、それぞれが
対応の導電性パッドに電気的に接続される複数の配線部
を有し、上記半導体チップの上記一主面側および対向す
る他面側に設置された絶縁基材、上記絶縁基材の上記一
主面側および上記対向する他面側に設けられそれぞれが
上記複数の配線部と対応して電気的に接続されたリード
ライト用接続パッド、複数のデータ用接続パッド、およ
び複数のアドレス用接続パッドとを備え、この外部接続
パッドに設けられた導電材からなる複数の外部接続端
子、により構成されたものである。
【００１８】さらに、この発明に係るモジュール構造の
半導体集積回路装置においては、両面接続構造の半導体
メモリ装置の少なくとも片面に、他の半導体集積回路装
置を外部接続端子により電気的に接続したものである。
【００１９】また、両面接続構造の半導体メモリ装置の
少なくとも片面に、他の半導体メモリ装置を外部接続端
子により電気的に接続したものである。
【００２０】また、両面接続構造の半導体メモリ装置の
少なくとも片面に、半導体マイコン装置を外部接続端子
により電気的に接続したものである。
【００２１】また、両面接続構造の半導体メモリ装置の
少なくとも片面に半導体ロジック装置を外部接続端子に
より電気的に接続したものである。
【００２２】
【発明の実施の形態】実施の形態１．以下、本願の実施
の形態１を図１、図２、図３を参照して説明する。図１
は本願の半導体集積回路装置であるＢＧＡパッケージ構
造を有する両面接続構造の半導体集積回路装置１７を示
した断面図である。図１において、１は一主面上に複数
の導電性パッド１ａが形成された半導体チップで、対向
する他面側において絶縁基材３に保持されている。ま
た、絶縁基材３は半導体チップ１の一主面側にも配置さ
れており以下主面側の絶縁基材３ａ、他面側の絶縁基材
３ｂとして説明する。また以下の他の符号においても、
同一符号における付加符号ａは主面側、また付加符号ｂ
は他面側を表わし、付加符号の無いものは主面側および
他面側の両方を含むものとして説明する。複数の導電性
パッド１ａは絶縁基材３のそれぞれ異なった位置に設け
られた複数の配線部５とボンディングワイヤ７により電
気的に接続されており、さらにそれぞれの配線部５は絶
縁基材３に設けられたスルーホール４を通して主面側の
絶縁基材３ａ、および他面側の絶縁基材３ｂにそれぞれ
複数個設けられた外部接続パッド６に電気的に接続され
る。さらに外部接続パッド６にはそれぞれボール形状の
導電材からなる外部接続端子１１が設置される。つま
り、半導体チップ１の複数の導電性パッド１ａはそれぞ
れパッケージ構造の表裏の対応する外部接続端子１１と
電気的に接続している。
【００２３】図１においては、主面側の絶縁基材３ａお
よび他面側の絶縁基材３ｂとの間において、半導体チッ
プ１およびボンディングワイヤ７を保護するため封止樹
脂８が設けられているが、絶縁基材３により半導体チッ
プ１が密封されている場合にはこの封止樹脂８は特にな
くてもかまわない。封止樹脂８は通常の半導体集積回路
装置に用いられるエポキシ樹脂、シリコン樹脂、シリコ
ン変成エポキシ樹脂等が用いられる。また、絶縁基材３
は通常の繊維強化プラスチック製またはセラミック製の
基材が用いられる。さらに外部接続端子１１はハンダ等
の低融点の導電材料で構成されたボール形状のものが用
いられる。このため、半導体集積回路装置どうし、また
は半導体集積回路装置とプリント配線板の接続が熱圧着
により容易に行うことができる。
【００２４】次に、複数の導電性パッド１ａと配線部５
と外部接続端子１１との接続関係をさらに具体的に図２
により説明する。図２は図１の両面接続構造の半導体集
積回路装置１７を接続関係を判りやすく説明するために
示した部分断面図および部分平面図であり、半導体チッ
プ１の主面側の絶縁基材３ａにおいて半導体チップ１の
上部にあたる部分、および封止樹脂８を除いたものを示
した図である。図２に示すように配線部５ａ、５ｂは絶
縁基材３に二段に分けて整列設置され、それぞれ主面側
の絶縁基材３ａおよび他面側の絶縁基材３ｂに設けられ
た外部接続パッド６ａ、６ｂとスルーホール４ａ、４ｂ
により接続される。このときボンディングワイヤ７ａ、
７ｂは互いに隣りのボンディングワイヤと接触しないよ
うに導電性パッド１ａと二段に設置された配線部５ａ、
５ｂに交互に接続される。
【００２５】こうした配線により半導体チップ上で比較
的高密度に配置された導電性パッド１ａは配線部５ａ、
５ｂにおいては余裕のある配線間隔を持たせることがで
きる。さらに外部接続パッド６ａ、６ｂおよび外部接続
端子１１ａ、１１ｂは二面に分けて設けているため、従
来の片面接続構造の半導体集積回路装置１２に比べて端
子間距離を大きく取ることができ、プリント配線板１３
等への実装時にハンダブリッジ等に対する信頼性が向上
する。また、従来外部接続端子１１の端子間距離により
パッケージ構造の寸法に制約を受けていた片面接続構造
の半導体集積回路装置１２においては、パッケージ構造
を小さく構成することもできる。
【００２６】図３に主面側の絶縁基材３ａにおいて、外
部接続パッド６ａおよび外部接続端子１１ａの配置の一
例を示す。両面にこのように外部接続端子１１が配置さ
れた本願の両面接続構造の半導体集積回路装置１７は、
これらの両面において他の両面接続構造の半導体集積回
路装置１７、または片面接続構造の半導体集積回路装置
１２、またはプリント配線板１３等と容易に接合させる
ことができ、従って従来プリント配線板１３等に平面的
に実装されていたものを立体的に実装することができる
ようになり、モジュールを小型化することができる。さ
らにそれにより電子機器の小型化が実現でき、産業上大
いに貢献することができる。
【００２７】ここで図１に示す本願の両面接続構造の半
導体集積回路装置１７は、以下のような手順により通常
のプロセスで製造することができる。まず両面に配線部
５、および外部接続パッド６、およびスルーホール４を
通常のパターンエッチング等により形成させた絶縁基材
３ｂ部分および絶縁基材３ａ部分を製造する。これらの
絶縁基材３ｂ部分および絶縁基材３ａ部分の間に、配線
部５ａ、５ｂに段差を生じさせるための絶縁基材３を介
して接着させる。この時に絶縁基材３ａには後で半導体
チップ１の挿入およびワイヤボンディング作業のための
窓を中央部に開けておく。この後、半導体チップ１を絶
縁基材３ｂ部分に搭載し、ボンディグワイヤ７ａ、７ｂ
により導電性パッド１ａと配線部５ａまたは５ｂとを接
続させる。さらに必要に応じて封止樹脂８を充填後、絶
縁基材３ａ部分の窓を接着する。最後に両面の外部接続
パッド６ａ、６ｂに外部接続端子１１ａ、１１ｂを形成
させる。
【００２８】実施の形態２．図４、図５、図６に本願の
実施の形態２である両面接続構造の半導体集積回路装置
１７を示す。図４は両面接続構造の半導体集積回路装置
１７の実施の形態２を示した断面図である。図４中、図
１と同一符号は同一もしくは相当のものを表わす。図４
に示す両面接続構造の半導体集積回路装置１７は、図１
に示した実施の形態１において、外部接続パツド６およ
び外部接続端子１１を絶縁基材３の外周部に配置してい
たのに対し、実施の形態２においては外部接続パツド６
および外部接続端子１１の配置をアレイ状（格子状）に
配置（図６参照）した点で相違し、その他の点について
は同様の構成である。このように格子状の配置にするこ
とでパッケージ構造の面積を大きくすることなしに、か
つ端子間の距離を保ちながら多くの端子を設けることが
でき、プリント配線板等への高密度な実装が可能とな
る。
【００２９】図５は図４に示す絶縁基材３ａにおけるＡ
−Ａ断面部における配線部５ａの形状を示したものであ
る。配線部５ａはそれぞれ独立した複数個から成ってお
り、その個々の形状はいずれも一端に比較的小さな円形
のランド５ａ１が形成され、他端に比較的大きな同じく
円形のランド５ａ３が形成されている。そしてこの小さ
な円形のランド部５ａ１はスルーホール４ａによりボン
ディングワイヤ７ａと接続された配線部５ａと接続さ
れ、また大きな円形のランド部５ａ３はスルーホール４
ａにより外部接続パッド６ａにそれぞれ接続されてい
る。従ってこれら個々の配線部５ａは半導体チップ１の
複数の導電性パッド１ａおよび外部接続端子１１ａにそ
れぞれ１対１に対応している。また図５は主面側の絶縁
基材３ａでの配線部５ａの形状を示しているが、同様の
ものが他面側の絶縁基材３ｂにも設けてある。このよう
に構成することによって図６に示したように外部接続端
子１１をアレイ状に配置することができ、高密度な実装
が達成される。
【００３０】ここで、図４に示す本願の両面接続構造の
半導体集積回路装置１７は、実施の形態１と同様に通常
のプロセスで製造することができる。ただし、実施の形
態１と異なって主面側の絶縁基材３ａにおける半導体チ
ップ１の上部に外部接続パッドが設けられているため、
その部分に窓を開けることはできず、そのため絶縁基材
３を内部接続パッド１９ａ、および１９ｂの位置で二分
割する。そしてまず配線部５ｂ、外部接続パッド６ｂ、
スルーホール４ｂ等をあらかじめ形成させた他面側の絶
縁基材３ｂに半導体チップ１の搭載、ボンディングワイ
ヤ７ａ、７ｂの接続、封止樹脂の充填後、主面側の絶縁
基材３ａを接着させると同時に内部接続パッド１９ａ、
および１９ｂを電気的に接続させる。最後に両面の外部
接続パッド６ａ、６ｂに外部接続端子１１ａ、１１ｂを
形成させる。
【００３１】実施の形態３．図７、図８に本願の実施の
形態３である両面接続構造の半導体集積回路装置１７を
示す。図７は実施の形態３である両面接続構造の半導体
集積回路装置１７を示した断面図である。この実施の形
態３における両面接続構造の半導体集積回路装置１７
は、図１に示した実施の形態１のものと比較して、実施
の形態１に示すものが半導体チップ１の複数の導電性パ
ッド１ａと配線部５とをボンディングワイヤ７により接
続されるものであるのに対して、この実施の形態３に示
すものが複数の導電性パッド１ａと配線部５とを直接チ
ップ接続端子９により接続している点で相違し、その他
の点は同様である。
【００３２】ここで、チップ接続端子９は通常金または
ハンダ等の導電性物質をバンプと呼ばれる小突起状に形
成させて得られる。
【００３３】図８はこの実施の形態３に示す両面接続構
造の半導体集積回路装置１７における接続関係を判りや
すく説明するために示した部分断面図および部分平面図
であり、半導体チップ１の他面側の絶縁基材３ｂにおい
て半導体チップ１の上部にあたる部分、および封止樹脂
８を除いたものを示したものである。図８に示すように
チップ接続端子９と接続された配線部５ｂはスルーホー
ル４ｂを通して他面側の絶縁基材３ｂに設けられた外部
接続パッド６ｂに接続される。またこの図８では配線部
５は交互に主面側および他面側の外部接続パッド６ａ、
６ｂに接続されている構成を示しているが、決して配線
部５の接続構成はこの実施の形態に限定されるものでは
なく、連続的に外部接続パッド６ｂまたは外部接続パッ
ドに６ａに接続するように構成してもよい。
【００３４】このように構成された両面接続構造の半導
体集積回路装置１７は、外部接続パッド６ａ、６ｂおよ
び外部接続端子１１ａ、１１ｂは二面に分けて設けてい
るため、従来の片面接続構造の半導体集積回路装置１２
に比べて端子間距離を大きく取ることができ、プリント
配線板１３等への実装時にハンダブリッジ等に対する信
頼性が向上する。また、従来外部接続端子１１の端子間
距離によりパッケージ構造の寸法に制約を受けていた片
面接続構造の半導体集積回路装置１２においては、パッ
ケージ構造を小さく構成することもできる。さらに、こ
れら両面接続構造の半導体集積回路装置１７の両面にお
いて他の両面接続構造の半導体集積回路装置１７、また
は片面接続構造の半導体集積回路装置１２、またはプリ
ント配線板１３等と容易に接合させることができ、従っ
て従来プリント配線板１３等に平面的に実装されていた
ものを立体的に実装することができるようになり、モジ
ュールを小型化することができるとともに、ボンディン
グワイヤ７を用いないパッケージ構造のため、個々のパ
ッケージ全体を薄くまた小さく構成することができ、高
密度実装の面でさらに有利である。
【００３５】また、この実施の形態３においても、実施
の形態２と同様に絶縁基材３に図５に示すような配線部
５を形成させれば、外部接続パッド６および外部接続端
子１１をアレイ状に配置することができ、したがってパ
ッケージの面積を大きくすることなしに多くの端子を設
けることができ、さらにプリント配線板１３等への高密
度な実装が可能となる。また、この実施の形態３におけ
る両面接続構造の半導体集積回路装置１７は実施の形態
１における両面接続構造の半導体集積回路装置１７と同
様にして製造することができる。
【００３６】実施の形態４．図９、図１０、図１１、図
１２、図１３はそれぞれ本願の実施の形態４であるモジ
ュール構造の半導体集積回路装置を示し、具体的には両
面接続構造の半導体集積回路装置１７および片面接続構
造の半導体集積回路装置１２およびプリント配線板１３
を組み合わせて構成したモジュール構造の半導体集積回
路装置を示す。
【００３７】図９はプリント配線板１３上に本願の両面
接続構造の半導体集積回路装置１７を二個積み重ね、そ
の上に片面接続構造の半導体集積回路装置１２を重ねて
構成したモジュール構造の半導体集積回路装置を示す。
【００３８】図１０はプリント配線板１３上に両面接続
構造の半導体集積回路装置１７を三個積み重ね、その上
にさらにプリント配線板１３を重ねて構成したモジュー
ル構造の半導体集積回路装置である。この例において、
プリント配線板１３の一部をフレキシブル配線板で構成
させてもよく、その構成を図１３に示す。図１３におい
ては、両面接続構造の半導体集積回路装置１７を一個で
構成したものを示している。ここで１３ａはフレキシブ
ルプリント配線板である。
【００３９】図１１は図９と同様にプリント配線板１３
上に両面接続構造の半導体集積回路装置１７を二個積み
重ね、その上に片面接続構造の半導体集積回路装置１２
を重ねて構成したモジュール構造の半導体集積回路装置
を示す。ただし図１１においては両面接続構造の半導体
集積回路装置１７に設けられる外部接続パッド６および
外部接続端子１１の配置が上下面において異なってい
る。このように隣接する他の両面接続構造の半導体集積
回路装置１７の外部接続パッド６および外部接続端子１
１との配置と対応がとれていれば、外部接続端子１１の
配置が上下面において異なった構成でもよい。
【００４０】図１２は両面接続構造の半導体集積回路装
置１７の上に他の両面接続構造の半導体集積回路装置１
７と片面接続構造の半導体集積回路装置１２を重ねて構
成したモジュール構造の半導体集積回路装置であり、こ
のように一つの半導体集積回路装置１７の上に異なった
形状の他の半導体集積回路装置１７および１２を複数個
接続してモジュール構造の半導体集積回路装置を構成す
ることもできる。
【００４１】実施の形態５．次に、前記実施の形態４で
説明したモジュール構造の半導体集積回路装置において
さらに具体的に実施の形態を説明する。図１４は本願の
モジュール構造の半導体集積回路装置に適用した場合、
さらに効果的な半導体集積回路装置の組み合わせを示し
たものである。
【００４２】図１４において半導体ロジック装置とは、
通常の論理ＩＣはもとより通常ＡＳＩＣ（Ａｐｐｌｉｃ
ａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｉｏ
ｎＣｉｒｃｕｉｔ）と呼ばれるところの、電子機器に固
有の機能を発揮するように個々に設計された半導体集積
回路装置を含む。また半導体マイコン装置はいわゆるＭ
ＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）
と称される小型演算装置で、音声や画像処理用のＤＳＰ
（Ｄｅｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏ
ｒ）用の半導体集積回路装置を含む。また半導体メモリ
装置は通常のＤＲＡＭ、ＳＲＡＭ、ＲＯＭ等の半導体集
積回路装置を含む。
【００４３】図１４の（ａ）〜（ｄ）に示した組み合わ
せにおいてはいずれもモジュール構造の半導体集積回路
装置としたときに半導体集積回路装置間で頻繁に信号の
やりとりが行われる組み合わせである。そのときに従来
の図２０のようにプリント配線板に半導体集積回路装置
を並列に並べてモジュール構造の半導体集積回路装置と
した場合、どうしても配線長が長くなり信号の遅延等の
悪影響が発生する。そのためにこれらをすべて一つの半
導体集積回路装置内に構成することも行われているが、
大容量のＲＡＭを等を取り込んだような場合、半導体集
積回路装置のサイズが非常に大きなものになり、特殊な
サイズのパッケージ構造が必要となったり、半導体集積
回路装置自身の製造歩留まりが低下したりするという問
題が生じる。
【００４４】図１４の（ａ）〜（ｄ）に示した組み合わ
せを本願のモジュール構造の半導体集積回路装置で構成
した場合、モジュール構造の小型化がはかれるととも
に、各々の半導体集積回路装置間は外部接続端子どうし
で接続されるため、半導体集積回路装置間を比較的短い
配線で結ぶことができ、信号の遅延等の悪影響は小さく
抑えることができる。さらに半導体集積回路装置のサイ
ズも従来と同様のため製造歩留まりが低下する等の問題
は生じない。
【００４５】さらに本願のモジュール構造の半導体集積
回路装置は、半導体メモリ装置を複数個使用して構成さ
れるモジュール構成の半導体メモリ装置に適用した場
合、さらに顕著にその効果が現われる。図１５に半導体
メモリ装置の一つであるＲＡＭ（ランダムアクセスメモ
リ）により構成したモジュール構成の半導体メモリ装置
を示す。半導体メモリ装置１８ａ〜１８ｄはそれぞれＲ
ＡＭの半導体メモリ装置であり、図１５に示すようにチ
ップセレクト端子（ＣＳ）を除いたライト・リードイネ
ーブル端子（ＷＲ）、データ端子（Ｄ０〜Ｄｎ）および
アドレス端子（Ａ０〜Ａｎ）は各半導体メモリ装置１８
ａ〜１８ｄ間で共通に接続される。したがって各々の半
導体メモリ装置１８ａ〜１８ｄにおいて外部接続端子１
１の配置はチップセレクト端子（ＣＳ）を除いて共通の
配置でよい。
【００４６】ここで半導体メモリ装置１８ａ〜１８ｄの
チップセレクト端子（ＣＳ）に繋がる配線は、図１６に
示すように、他の半導体メモリ装置に接続される配線
を、自分の半導体メモリ装置を通過するスルーホール４
として形成しておけばよい。このような構成により、半
導体メモリ装置が複数個接続されたものにおいても、チ
ップセレクト端子（ＣＳ）に信号を送ることにより、実
際にデータの読み書きを行う半導体メモリ装置を自由に
指定することができる。具体的には、図１５に示すよう
に４個のメモリパッケージ１８ａ〜１８ｄで構成されて
いる場合、スルーホール４を４個設けておき、そのうち
の一つの配線を自らの半導体チップ１と接続させ、他の
３つの配線は他の半導体メモリ装置用として通過させる
よう構成すればよい。
【００４７】このような構成によって、従来複数個の半
導体メモリ装置を並列にプリント配線板上に配置してい
たものを立体的に積み重ねることができ、モジュール構
造の半導体メモリ装置の大幅な面積の縮小が可能となる
とともに、各々の半導体メモリ装置間の配線を非常に短
くすることができ、これにより信号の高速化がはかれ
る。
【００４８】実施の形態６．本願の他の実施の形態とし
て、具体的なシステムの例をあげて示す。図１７は一般
的な携帯電話のシステムを示す回路図であるが、ここで
は破線で示したモジュール部内の構成について説明す
る。この携帯電話システムのモジュール構成は半導体集
積回路装置として、半導体マイコン装置、半導体ロジッ
ク装置、および半導体メモリ装置であるＲＡＭとＲＯＭ
で構成されている。図１８の（ａ）はこれらのモジュー
ル構成を従来の半導体集積回路装置の構成で示したもの
である。これを本願のモジュール構造の半導体集積回路
装置で構成した場合を図１８の（ｂ）および図１８の
（ｃ）に示す。これにより容易に理解されるように本願
のモジュール構造の半導体集積回路装置によるシステム
は非常にコンパクトな構成とすることができ、電子機器
全体の小型化に大いに寄与することができる。また半導
体マイコン装置と半導体メモリ装置および半導体ロジッ
ク装置と半導体メモリ装置間の信号の伝達を高速化する
ことができるという効果も有する。
【００４９】
【発明の効果】以上のように、請求項１の発明によれ
ば、外部接続端子を絶縁基材の主面側および他面側の二
面に設けたので、従来の片面接続構造の半導体集積回路
装置に比べて端子間距離を大きくすることができ、実装
時の信頼性が向上する。また、同一端子間距離にした場
合には半導体集積回路装置を小さくすることができる。
【００５０】また、請求項２の発明によれば、外部接続
端子はボール形状の導電体で形成されているため、他の
半導体集積回路装置やプリント配線板と容易に熱圧着に
より接続することができる。
【００５１】また、請求項３の発明によれば、請求項１
の発明と同様に実装時の信頼性が向上する。また、半導
体集積回路装置を小さくすることができる。
【００５２】また請求項４の発明によれば、導電性パッ
ドは複数の配線部とチップ接続端子により電気的に接続
されていることにより、パッケージをさらに薄く、また
小さく構成することができる。
【００５３】また請求項５の発明によれば、主面側およ
び他面側との間に半導体チップを覆うように封止樹脂を
設けたので、半導体チップの信頼性が向上する。
【００５４】また請求項６の発明によれば、外部接続端
子は、主面側および他面側の少なくとも一方の側におい
てアレイ状に配置されていることにより、パッケージの
面積を大きくすることなしに多くの端子を設けることが
でき、プリント配線板等への高密度な実装が可能とな
る。
【００５５】また請求項７の発明によれば、外部接続端
子は、主面側および他面側において異なった形状で配置
されていても、モジュール構造の半導体集積回路装置を
構成することができる。
【００５６】また請求項８の発明によれば、本願の両面
接続構造の半導体集積回路装置の少なくとも片面に他の
半導体集積回路装置を外部接続端子により電気的に接続
したため、モジュール構造の半導体集積回路装置を小型
化することができる。
【００５７】また請求項９の発明によれば、本願の両面
接続構造の半導体集積回路装置の少なくとも片面に他の
両面接続構造の半導体集積回路装置を外部接続端子によ
り電気的に接続したため、モジュール構造の半導体集積
回路装置を小型化することができる。
【００５８】また請求項１０の発明によれば、本願の両
面接続構造の半導体集積回路装置の少なくとも片面に片
面接続構造の半導体集積回路装置を外部接続端子により
電気的に接続したため、モジュール構造の半導体集積回
路装置を小型化することができる。
【００５９】また請求項１１の発明によれば、半導体メ
モリ装置において、外部接続端子を絶縁基材の主面側お
よび他面側の二面に設けたので、従来の片面接続構造の
半導体集積回路装置に比べて端子間距離を大きくするこ
とができ、実装時の信頼性が向上する。また、同一端子
間距離にした場合には半導体集積回路装置を小さくする
ことができる。
【００６０】また請求項１２の発明によれば、両面接続
構造の半導体メモリ装置の少なくとも片面に他の他の半
導体集積回路装置を外部接続端子により電気的に接続し
たため、モジュール構造の半導体集積回路装置を小型化
することができる。
【００６１】また請求項１３の発明によれば、両面接続
構造の半導体メモリ装置の少なくとも片面に他の両面接
続構造の半導体メモリ装置を外部接続端子により電気的
に接続したため、モジュール構造の半導体メモリ装置を
小型化することができるとともに、メモリ間の信号を高
速化することができる。
【００６２】また請求項１４の発明によれば、両面接続
構造の半導体メモリ装置の少なくとも片面に半導体マイ
コン装置を外部接続端子により電気的に接続したため、
モジュール構造の半導体メモリ装置を小型化することが
できるとともに、半導体マイコン装置と半導体メモリ装
置間の信号を高速化することができる。
【００６３】また請求項１５の発明によれば、両面接続
構造の半導体メモリ装置の少なくとも片面にロジック用
半導体集積回路装置を外部接続端子により電気的に接続
したため、モジュール構造の半導体メモリ装置を小型化
することができるとともに、半導体ロジック装置と半導
体メモリ装置間の信号を高速化することができる。
【図面の簡単な説明】
【図１】 実施の形態１における両面接続構造の半導体
集積回路装置を示した断面図である。
【図２】 実施の形態１における両面接続構造の半導体
集積回路装置を示した部分断面図および部分平面図であ
る。
【図３】 実施の形態１における外部接続端子の配置を
示した平面図である。
【図４】 実施の形態２における両面接続構造の半導体
集積回路装置を示した断面図である。
【図５】 実施の形態２における配線部の形状を示した
平面図である。
【図６】 実施の形態２における外部接続端子の形状を
示した平面図である。
【図７】 実施の形態３における両面接続構造の半導体
集積回路装置を示した断面図である。
【図８】 実施の形態３における両面接続構造の半導体
集積回路装置を示した部分断面図および部分平面図であ
る。
【図９】 実施の形態４におけるモジュール構造の半導
体集積回路装置を示した側面図である。
【図１０】 実施の形態４におけるモジュール構造の半
導体集積回路装置を示した側面図である。
【図１１】 実施の形態４におけるモジュール構造の半
導体集積回路装置を示した側面図である。
【図１２】 実施の形態４におけるモジュール構造の半
導体集積回路装置を示した側面図である。
【図１３】 実施の形態４におけるモジュール構造の半
導体集積回路装置を示した側面図である。
【図１４】 実施の形態５におけるモジュール構造の半
導体集積回路装置うち効果的な半導体集積回路装置の組
み合わせを示した概念図である。
【図１５】 実施の形態５におけるモジュール構造の半
導体メモリ装置を示す回路図である。
【図１６】 実施の形態５における両面接続構造の半導
体メモリ装置を示した断面図である。
【図１７】 一般的な携帯電話のシステムを示す回路図
である。
【図１８】 実施の形態６におけるモジュール構造の半
導体集積回路装置を示す構成図である。
【図１９】 従来の表面実装型の半導体集積回路装置を
示す断面図である。
【図２０】 従来の片面接続構造の半導体集積回路装置
を示す断面図である。
【図２１】 従来のモジュール構造の半導体集積回路装
置を示す構成図である。
【符号の説明】
１ 半導体チップ、１ａ 導電性パッド、２ リードフ
レーム、２ａ リードフレームの外部接続端子、３ 絶
縁基材、３ａ 主面側の絶縁基材、３ｂ 他面側の絶縁
基材、４ スルーホール、５ 配線部、６ 外部接続パ
ッド、７ ボンディングワイヤ、８ 封止樹脂、９ チ
ップ接続端子、１０ 表面実装型の半導体集積回路装
置、１１ 外部接続端子、１２ 片面接続構造の半導体
集積回路装置、１３ プリント配線板、１３ａ フレキ
シブルプリント配線板、１４ 抵抗素子、１５ コンデ
ンサ素子、１６ プリント配線板の配線部、１７ 両面
接続構造の半導体集積回路装置、１８ａ，１８ｂ，１８
ｃ，１８ｄ 両面接続構造の半導体メモリ装置、１９
内部接続パッド。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板の一主面
    上に形成された複数の導電性パッドとを有する半導体チ
    ップ、 この半導体チップを保持するとともに上記半導体チップ
    の複数の導電性パッドに対応しそれぞれが対応の導電性
    パッドに電気的に接続される複数の配線部を有し、上記
    半導体チップの上記一主面側および対向する他面側に設
    置された絶縁基材、 上記絶縁基材の上記一主面側および上記対向する他面側
    に設けられそれぞれが上記複数の配線部と対応して電気
    的に接続された外部接続パッド、 この外部接続パッドに設けられた導電材からなる複数の
    外部接続端子、により構成されたことを特徴とする両面
    接続構造の半導体集積回路装置。
  2. 【請求項２】 上記複数の外部接続端子はボール形状の
    導電体で形成されていることを特徴とする請求項１記載
    の両面接続構造の半導体集積回路装置。
  3. 【請求項３】 上記複数の導電性パッドは上記複数の配
    線部とボンディングワイヤにより電気的に接続されてい
    ることを特徴とする請求項１または請求項２に記載の両
    面接続構造の半導体集積回路装置。
  4. 【請求項４】 上記複数の導電性パッドは上記複数の配
    線部とチップ接続端子により電気的に接続されているこ
    とを特徴とする請求項１または請求項２に記載の両面接
    続構造の半導体集積回路装置。
  5. 【請求項５】 上記絶縁基材の上記一主面側および上記
    対向する他面側との間に、上記半導体チップを覆って封
    止樹脂を設けたことを特徴とする請求項１ないし請求項
    ４のいずれかに記載の両面接続構造の半導体集積回路装
    置。
  6. 【請求項６】 上記外部接続パッドに設けられた上記外
    部接続端子は、上記絶縁基材の一主面側および対向する
    他面側の少なくとも一方の側においてアレイ状に配置さ
    れていることを特徴とする請求項１ないし請求項５のい
    ずれかに記載の両面接続構造の半導体集積回路装置。
  7. 【請求項７】 上記外部接続パッドに設けられた上記外
    部接続端子は、上記絶縁基材の一主面側と対向する他面
    側においてそれぞれ異なった形状で配置されていること
    を特徴とする請求項１ないし請求項６のいずれかに記載
    の両面接続構造の半導体集積回路装置。
  8. 【請求項８】 半導体基板と、この半導体基板の一主面
    上に形成された複数の導電性パッドとを有する半導体チ
    ップ、 この半導体チップを保持するとともに上記半導体チップ
    の複数の導電性パッドに対応しそれぞれが対応の導電性
    パッドに電気的に接続される複数の配線部を有し、上記
    半導体チップの上記一主面側および対向する他面側に設
    置された絶縁基材、 上記絶縁基材の上記一主面側および上記対向する他面側
    に設けられそれぞれが上記複数の配線部と対応して電気
    的に接続された外部接続パッド、 この外部接続パッドに設けられた導電材からなる複数の
    外部接続端子、を備えた両面接続構造の半導体集積回路
    装置、 この両面接続構造の半導体集積回路装置の少なくとも片
    面に、他の半導体集積回路装置を外部接続端子により電
    気的に接続してなることを特徴とするモジュール構造の
    半導体集積回路装置。
  9. 【請求項９】 上記外部接続端子により電気的に接続さ
    れる上記他の半導体集積回路装置は、上記両面接続構造
    の半導体集積回路装置であることを特徴とする請求項８
    に記載のモジュール構造の半導体集積回路装置。
  10. 【請求項１０】 上記外部接続端子により電気的に接続
    される上記他の半導体集積回路装置は、片面接続構造の
    半導体集積回路装置であることを特徴とする請求項８に
    記載のモジュール構造の半導体集積回路装置。
  11. 【請求項１１】 半導体基板と、この半導体基板の一主
    面上に形成され、リードライト用導電性パッド、複数の
    データ用導電性パッド、および複数のアドレス用導電性
    パッド、とを有する半導体チップ、 この半導体チップを保持するとともに上記リードライト
    用導電性パッド、複数のデータ用導電性パッド、および
    複数のアドレス用導電性パッドに対応して設けられ、そ
    れぞれが対応の導電性パッドに電気的に接続される複数
    の配線部を有し、上記半導体チップの上記一主面側およ
    び対向する他面側に設置された絶縁基材、 上記絶縁基材の上記一主面側および上記対向する他面側
    に設けられそれぞれが上記複数の配線部と対応して電気
    的に接続されたリードライト用接続パッド、複数のデー
    タ用接続パッド、および複数のアドレス用接続パッドと
    を備え、 この外部接続パッドに設けられた導電材からなる複数の
    外部接続端子、により構成された両面接続構造の半導体
    メモリ装置である半導体集積回路装置。
  12. 【請求項１２】 半導体基板と、この半導体基板の一主
    面上に形成され、リードライト用導電性パッド、複数の
    データ用導電性パッド、および複数のアドレス用導電性
    パッド、とを有する半導体チップ、 この半導体チップを保持するとともに上記リードライト
    用導電性パッド、複数のデータ用導電性パッド、および
    複数のアドレス用導電性パッドに対応して設けられ、そ
    れぞれが対応の導電性パッドに電気的に接続される複数
    の配線部を有し、上記半導体チップの上記一主面側およ
    び対向する他面側に設置された絶縁基材、 上記絶縁基材の上記一主面側および上記対向する他面側
    に設けられそれぞれが上記複数の配線部と対応して電気
    的に接続されたリードライト用接続パッド、複数のデー
    タ用接続パッド、および複数のアドレス用接続パッドと
    を備え、 この外部接続パッドに設けられた導電材からなる複数の
    外部接続端子、により構成された両面接続構造の半導体
    メモリ装置、この半導体メモリ装置の少なくとも片面
    に、他の半導体集積回路装置を外部接続端子により電気
    的に接続してなることを特徴とするモジュール構造の半
    導体集積回路装置。
  13. 【請求項１３】 上記外部接続端子により電気的に接続
    された上記他の半導体集積回路装置は、半導体メモリ装
    置であることを特徴とする請求項１２に記載のモジュー
    ル構造の半導体集積回路装置。
  14. 【請求項１４】 上記外部接続端子により電気的に接続
    された上記他の半導体集積回路装置は、半導体マイコン
    装置であることを特徴とする請求項１２に記載のモジュ
    ール構造の半導体集積回路装置。
  15. 【請求項１５】 上記外部接続端子により電気的に接続
    された上記他の半導体集積回路装置は、半導体ロジック
    装置であることを特徴とする請求項１２に記載のモジュ
    ール構造の半導体集積回路装置。
JP9334492A 1997-12-04 1997-12-04 半導体集積回路装置 Pending JPH11168150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9334492A JPH11168150A (ja) 1997-12-04 1997-12-04 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9334492A JPH11168150A (ja) 1997-12-04 1997-12-04 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH11168150A true JPH11168150A (ja) 1999-06-22

Family

ID=18278017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9334492A Pending JPH11168150A (ja) 1997-12-04 1997-12-04 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH11168150A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100375168B1 (ko) * 2000-11-02 2003-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6531762B1 (en) * 2001-11-14 2003-03-11 Siliconware Precision Industries Co., Ltd. Semiconductor package
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US7224054B2 (en) 2002-07-04 2007-05-29 Fujitsu Limited Semiconductor device and system having semiconductor device mounted thereon
WO2007125744A1 (ja) * 2006-04-25 2007-11-08 Oki Electric Industry Co., Ltd. 両面電極構造の半導体装置及びその製造方法
JP2008109046A (ja) * 2006-10-27 2008-05-08 Shinko Electric Ind Co Ltd 半導体パッケージおよび積層型半導体パッケージ
US7408249B2 (en) 1998-02-06 2008-08-05 Tessera Technologies Hungary Kft. Packaged integrated circuits and methods of producing thereof
JP2008288591A (ja) * 2007-05-16 2008-11-27 Micron Technology Inc 積み重ね型パッケージ集積回路デバイスと、その製造方法
US7781240B2 (en) 1998-02-06 2010-08-24 Tessera Technologies Hungary Kft. Integrated circuit device
US7911047B2 (en) 2007-04-27 2011-03-22 Oki Semiconductor Co., Ltd. Semiconductor device and method of fabricating the semiconductor device
US8482113B2 (en) 2007-04-27 2013-07-09 Lapis Semiconductor Co., Ltd. Semiconductor device
CN111212523A (zh) * 2020-03-14 2020-05-29 丰鹏电子(珠海)有限公司 具有低寄生电感和低热阻的功率集成模块

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408249B2 (en) 1998-02-06 2008-08-05 Tessera Technologies Hungary Kft. Packaged integrated circuits and methods of producing thereof
US7781240B2 (en) 1998-02-06 2010-08-24 Tessera Technologies Hungary Kft. Integrated circuit device
US9530945B2 (en) 1998-02-06 2016-12-27 Invensas Corporation Integrated circuit device
JP2001217337A (ja) * 2000-01-31 2001-08-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
KR100375168B1 (ko) * 2000-11-02 2003-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6531762B1 (en) * 2001-11-14 2003-03-11 Siliconware Precision Industries Co., Ltd. Semiconductor package
US7224054B2 (en) 2002-07-04 2007-05-29 Fujitsu Limited Semiconductor device and system having semiconductor device mounted thereon
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
US7894203B2 (en) 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
WO2007125744A1 (ja) * 2006-04-25 2007-11-08 Oki Electric Industry Co., Ltd. 両面電極構造の半導体装置及びその製造方法
US7884466B2 (en) 2006-04-25 2011-02-08 Oki Electric Industry Co., Ltd. Semiconductor device with double-sided electrode structure and its manufacturing method
JP2008109046A (ja) * 2006-10-27 2008-05-08 Shinko Electric Ind Co Ltd 半導体パッケージおよび積層型半導体パッケージ
US8253229B2 (en) 2006-10-27 2012-08-28 Shinko Electric Industries Co., Ltd. Semiconductor package and stacked layer type semiconductor package
US7911047B2 (en) 2007-04-27 2011-03-22 Oki Semiconductor Co., Ltd. Semiconductor device and method of fabricating the semiconductor device
US8482113B2 (en) 2007-04-27 2013-07-09 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2008288591A (ja) * 2007-05-16 2008-11-27 Micron Technology Inc 積み重ね型パッケージ集積回路デバイスと、その製造方法
CN111212523A (zh) * 2020-03-14 2020-05-29 丰鹏电子(珠海)有限公司 具有低寄生电感和低热阻的功率集成模块

Similar Documents

Publication Publication Date Title
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
KR100447869B1 (ko) 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
JP2603636B2 (ja) 半導体装置
US9368477B2 (en) Co-support circuit panel and microelectronic packages
JP2002033441A (ja) 半導体装置
JP2002231885A (ja) 半導体装置
JP2002043503A (ja) 半導体装置
JP2004349694A (ja) 集積回路の相互接続方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
JPH11168150A (ja) 半導体集積回路装置
US6770980B2 (en) Semiconductor device having semiconductor element packaged on interposer
JP2006156909A (ja) マルチチップモジュール
JP2002033442A (ja) 半導体装置、回路基板及び電子機器
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2009188328A (ja) 半導体装置
JP2002237567A (ja) 半導体装置
JP2721223B2 (ja) 電子部品装置及びその製造方法
JP2001118954A (ja) 半導体装置
JP2706699B2 (ja) 半導体モジュール
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
JP2005228901A (ja) 半導体装置
JPH10242190A (ja) メモリモジュール
KR100352115B1 (ko) 반도체패키지