Nothing Special   »   [go: up one dir, main page]

JP2002083845A - フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法 - Google Patents

フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法

Info

Publication number
JP2002083845A
JP2002083845A JP2001174778A JP2001174778A JP2002083845A JP 2002083845 A JP2002083845 A JP 2002083845A JP 2001174778 A JP2001174778 A JP 2001174778A JP 2001174778 A JP2001174778 A JP 2001174778A JP 2002083845 A JP2002083845 A JP 2002083845A
Authority
JP
Japan
Prior art keywords
chip
inner leads
area
wiring board
flexible wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001174778A
Other languages
English (en)
Inventor
Naoki Takao
直樹 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001174778A priority Critical patent/JP2002083845A/ja
Priority to US09/893,660 priority patent/US6603071B2/en
Priority to KR10-2001-0039676A priority patent/KR100474627B1/ko
Priority to CNB011227206A priority patent/CN1182579C/zh
Priority to TW090116502A priority patent/TW507349B/zh
Publication of JP2002083845A publication Critical patent/JP2002083845A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップの搭載領域の対向２辺に対応して
設けられるインナーリードの本数が辺ごとに異なる場合
でも、ＩＣチップ実装時にこれらにかかる圧力が均等に
なるように設計されたＩＣチップ実装フレキシブル配線
基板を提供する。 【解決手段】 ＩＣチップが実装される搭載領域２１
と、インナーリード１３ａ…・１３ｂ…とを備えてな
り、上記搭載領域２１の対向する長辺２１ａ・２１ｂそ
れぞれに対応して設けられるインナーリード１３ａ…・
１３ｂ…の本数が異なっている２層フレキシブル配線基
板１１において、長辺２１ａに対応して設けられたイン
ナーリード１３ａ…の、バンプ１８…との重畳領域Ｓ1
〜ＳN の面積の総和と、長辺２１ｂに対応して設けられ
たインナーリード１３ｂ…の、バンプ１８…との重畳領
域Ｓ1 〜ＳM の面積の総和とが実質的に等しくなるよう
に形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネル等
の表示パネルヘの実装に適した物性を有しているフレキ
シブル配線基板、ＩＣチップ実装フレキシブル配線基板
およびこれを用いた表示装置並びにＩＣチップ実装構
造、ＩＣチップ実装フレキシブル配線基板のボンディン
グ方法に関するものであり、特に、その長さや幅といっ
た配線構造を含んでおり、ＩＣチップとの接続信頼性に
優れたフレキシブル配線基板、ＩＣチップ実装フレキシ
ブル配線基板およびこれを用いた表示装置並びにＩＣチ
ップ実装構造、ＩＣチップ実装フレキシブル配線基板の
ボンディング方法に関するものである。
【０００２】
【従来の技術】従来、液晶表示パネルヘの実装に用いら
れるフレキシブル配線基板(FlexiblePrint Circuit ：
以下、ＦＰＣと称する）上に半導体ＩＣ（Integrated C
ircuit) チップ（以下、単にＩＣチップと称する）を搭
載する手法として、例えば、Ａｕ−Ｓｎ共晶反応を利用
したインナーリードボンディング方式が採用されてい
た。
【０００３】この接続方式には、一般的に基板母材であ
るＰＩ（ポリイミド）膜、接着剤層、並びに該接着剤層
によりＰＩ膜に固定され、表面にＳｎ（スズ）メッキが
施された銅箔配線からなる３層ＦＰＣと、Ａｕ（金）で
形成されたバンプを有するＩＣチップとが採用されてい
る。上記銅箔配線とバンプとが熱圧着されることで、両
者の接続界面にＡｕ−Ｓｎ合金が溶出し、３層ＦＰＣと
ＩＣチップとが電気的に接続される。更には、ＩＣチッ
プ搭載後、該ＩＣチップの周辺に樹脂を塗布することで
接続部を強化、保護している。
【０００４】
【発明が解決しようとする課題】ところが近年、多出力
対応のため、ＩＣチップ側のバンプのファインピッチ化
が急速に進んでいる。そして、このようなＩＣチップを
搭載するためのＦＰＣとして、従来の構成（上記３層Ｆ
ＰＣ）から接着剤層を省略した、２層ＦＰＣと称される
フレキシブル配線基板が採用されている。上記２層ＦＰ
Ｃとは、接着剤層を介することなく、メッキやエッチン
グ等の手法により基板母材であるＰＩ膜上に銅箔配線が
ダイレクトに形成されてなるＦＰＣである。この２層Ｆ
ＰＣは、３層ＦＰＣと比較して、位置精度がより正確で
かつファインピッチで銅箔配線を形成することが可能で
あるという利点を有する反面、該銅箔配線のＰＩ膜への
接着力が小さいという問題点を有している。
【０００５】このようなファインピッチ対応のＦＰＣと
ＩＣチップとが接続された際には、不十分な熱圧着によ
る電気的な接続信頼性の低下といった不所望な問題が発
生する虞が大きくなる。すなわち、ＩＣチップが実装さ
れているＦＰＣ自体の設計・作成ルールが曖昧である場
合には、ＩＣチップとＦＰＣとの双方の配線間の電気的
接続が不十分となり、オープン現象を発生したり、隣接
接続部間で双方のズレ等によりリーク現象を発生したり
することが危惧される。両者を接続する際、特にエポキ
シ樹脂に代表される熱硬化性樹脂中に、樹脂粒子にメッ
キを施したものや金属粒子といった導電性粒子を分散さ
せてなる異方性導電材料を用いて接続する際には、熱圧
着接続時にそれぞれの銅箔配線にかかる圧力（単位面積
当たりの荷重）を均一化すること、および接続した両者
のズレ、曲がり等を抑制することが良好な接続信頼性を
得る上で非常に重要となる。
【０００６】ＩＣチップが搭載された上記ＦＰＣの端子
構造（配線構造）の一例として、例えば、搭載されるＩ
Ｃチップ形状に対応した長方形状の搭載領域を有し、該
搭載領域内に形成された接続用の銅箔配線（インナーリ
ード）が、該搭載領域の対向２辺において、同一本数ま
たは異なる本数ずつ配置されており、かつこれらインナ
ーリードの幅が全て同一に設計されているものが挙げら
れる。
【０００７】これらの端子構造のうち、ＩＣチップの搭
載領域の対向２辺それぞれに、同一幅・同一本数のイン
ナーリードが設けられる構成では、全てのインナーリー
ドが各々に対応してＩＣチップに設けられたバンプと接
続されている限り、上記搭載領域の一辺側と対向他辺側
とで、熱圧着時にかかる圧力がインナーリード毎にほぼ
同等となっており、特に異方性導電材料を用いた際にも
良好な接続が実現可能である。ところが、インナーリー
ドの一部がバンプとの接続に使用されない場合などで
は、上記搭載領域の一辺側と対向他辺側とにおいて、イ
ンナーリードのバンプとの重なり部（インナーリード側
接続面のバンプとの対向接触領域、以下、重畳領域と称
する）の総面積が異なり、熱圧着時にかかる圧力がこの
両辺間の各インナーリード部で不均一となるため、良好
な接続を実現できない虞がある。また、ＩＣチップの搭
載領域の対向する２辺に、同一幅で異なる本数のインナ
ーリードが設けられる構成でも同様に、上記搭載領域の
一辺側と対向他辺側とで、上記重畳領域の総面積が異な
るので、熱圧着時にかかる圧力がこの両辺間で不均一と
なる。
【０００８】すなわち、インナーリードの幅や、配線ピ
ッチなどを均一とするだけでは、ＩＣチップに設けられ
たバンプとＦＰＣ上の銅箔配線との接続面毎にかかる圧
力を管理するという観点からは不十分であるといえる。
よって、熱圧着時の圧力のアンバランスの問題を解決す
るためには、例えば、ＩＣチップの対向２辺での出力端
子（バンプ）数が異なる場合に生じ得る対向２辺それぞ
れの接続面毎にかかる圧力のアンバランスを吸収できる
配線の配置がなされたフレキシブル配線基板にＩＣチッ
プが実装される構造が必須となる。
【０００９】上記のＩＣチップ搭載領域の対向２辺間で
の圧力バランスを考慮した実装構造を製品の量産時にも
確実に実現するためには、ＩＣチップが搭載されるとき
の位置精度等を鑑みたフレキシブル配線基板上の銅箔配
線の設計が必要となる。例えば、インナーリードの長さ
については、バンプ位置に対して回路面側へ延び出した
設計を施すことで位置ズレを吸収できる。ただし、延び
出させる寸法については、ＩＣチップ熱圧着時に端子の
折れ曲がりによるリーク等の不具合を誘発しないように
上限を設けておく必要がある。さらに、インナーリード
の幅については、位置ズレを起こした際にも、隣接端子
間でリーク現象が発生しないように対応するバンプの幅
よりも細く設計することが必要である。
【００１０】さらに、ＩＣチップ搭載領域の対向２辺の
インナーリードの本数が大きく異なっている場合には、
上記設計ルールを採用して、一辺側と対向他辺側とで重
畳領域の総面積をほぼ均等にすることができないことが
ある。このような場合には、対向２辺間の重畳領域の総
面積比が最低限満足すべき比率をルール規定しておき、
これを満たすことで常に安定したＩＣチップが搭載され
たフレキシブル配線基板の実装構造を供給することがで
きる。
【００１１】本発明は、上記従来の問題に鑑みなされた
ものであり、その目的は、略直方体形状のＩＣチップの
対向２辺での出力端子（バンプ）数が異なる場合、換言
すれば、ＦＰＣのＩＣチップ搭載領域の対向２辺に対応
して設けられるインナーリードの本数が、辺ごとに異な
る場合でも、各接続面の接続圧力が均等になるように設
計され、接続信頼性に優れたフレキシブル配線基板、Ｉ
Ｃチップ実装フレキシブル配線基板およびこれを用いた
表示装置並びにＩＣチップ実装フレキシブル配線基板の
ボンディング方法を提供することにある。さらに、該フ
レキシブル配線基板にＩＣチップが搭載されてなる、Ｉ
Ｃチップ実装構造を提供することにある。
【００１２】
【課題を解決するための手段】本発明のＩＣチップ実装
フレキシブル配線基板は、上記の課題を解決するため
に、ＩＣチップが実装される略四角形状の搭載領域と、
該搭載領域の各辺に沿って設けられた複数のインナーリ
ードとを備えており、上記ＩＣチップのバンプと上記イ
ンナーリードとを接続して、該ＩＣチップを上記搭載領
域に実装接続するＩＣチップ実装フレキシブル配線基板
において、上記搭載領域の対向する２辺のうち、一方の
辺側に設けられたインナーリードとバンプとの重畳領域
の面積の総和と、他方の辺側に設けられたインナーリー
ドとバンプとの重畳領域の面積の総和とが、実質的に等
しくなるように形成されていることを特徴としている。
【００１３】上記の構成によれば、上記搭載領域の２辺
の一方の辺側に対応して設けられたインナーリードの重
畳領域の面積の総和と、他方の辺側に対応して設けられ
たインナーリードの重畳領域の面積の総和とが実質的に
等しくなっているので、該搭載領域へのＩＣチップの実
装時に、インナーリードにかかる圧力がほぼ均一とな
る。これにより、ＩＣチップの実装時に接続圧力のアン
バランスの発生が抑制されるため、接続信頼性の高いＩ
Ｃチップ実装フレキシブル配線基板を提供することが可
能となる。
【００１４】また、上記一方の辺側に設けられたインナ
ーリードの幅の総和と、他方の辺側に設けられたインナ
ーリードの幅の総和とが、実質的に等しくなるように形
成されていることがより好ましい。
【００１５】これにより、ＩＣチップ実装フレキシブル
配線基板に搭載されるＩＣチップにおいて、各バンプ
が、対応するインナーリードの重畳領域の面積を「イン
ナーリードの幅×バンプの長さ」で規定するべく所定の
マージンをもって、かつ同一の長さで形成されている場
合、上記搭載領域の２辺の一方の辺側に対応して設けら
れたインナーリードの重畳領域の面積の総和と、他方の
辺側に対応して設けられたインナーリードの重畳領域の
面積の総和とが実質的に等しくなり、該搭載領域へのＩ
Ｃチップの実装時に、これらのインナーリードにかかる
圧力がほぼ均一となる。これにより、ＩＣチップの実装
時に接続圧力のアンバランスの発生が抑制されており、
接続信頼性の高いＩＣチップ実装フレキシブル配線基板
を提供することが可能となる。
【００１６】また、上記搭載領域の対向する２辺のう
ち、一方の辺側に設けられたインナーリードの本数をＭ
とし、他方の辺側に設けられたインナーリードの本数を
Ｎ（＞Ｍ）とした場合に、該一方の辺側に設けられたイ
ンナーリードとバンプとの重畳領域の面積の総和Ｓ
（Ｎ）と、他方の辺側に設けられたインナーリードとバ
ンプとの重畳領域の面積の総和Ｓ（Ｍ）とが、少なくと
も、Ｓ（Ｎ）×Ｍ／Ｎ≦Ｓ（Ｍ）＜Ｓ（Ｎ）の関係を満
たしていることがより好ましい。
【００１７】これにより、Ｓ（Ｎ）とＳ（Ｍ）とが最低
限、上記の関係を満たしていれば、一方の辺側の重畳領
域の面積の総和と他方の辺側の重畳領域の面積の総和と
が実質的に等しくなり、上記搭載領域にＩＣチップが実
装された時の該インナーリードにかかる圧力を略均一に
することができる。
【００１８】このように、対向２辺間の重畳領域の総面
積比が最低限度満足すべき比率をルール規定しておくこ
とで、常に安定した接続信頼性を有するＩＣチップ実装
フレキシブル配線基板を供給することができる。すなわ
ち、対向する２辺間において、インナーリードの本数
Ｎ、Ｍが、Ｎ＞Ｍの関係を満たしている場合、少なくと
も、上記重畳領域の面積の総和（Ｓ（Ｎ）、Ｓ（Ｍ））
のうちの小さい方が大きい方のＭ／Ｎ×１００（％）を
越えて１００（％）未満となるように設定する、つま
り、Ｓ（Ｎ）とＳ（Ｍ）とが、Ｓ（Ｎ）×Ｍ／Ｎ≦Ｓ
（Ｍ）＜Ｓ（Ｎ）の関係を満たすように重畳領域を形成
することで、接続信頼性の高いＩＣチップ実装フレキシ
ブル配線基板の実装構造を供給できる。
【００１９】また、上記搭載領域の隣接する２辺のう
ち、一方の辺側に設けられたインナーリードとバンプと
の重畳領域の面積の総和と、他方の辺側に設けられたイ
ンナーリードとバンプとの重畳領域の面積の総和とが、
実質的に等しくなるように形成されていることがより好
ましい。
【００２０】これにより、搭載領域の隣接する２辺に形
成されたインナーリードとＩＣチップのバンプとの重畳
領域の面積のそれぞれの総和が実質的に等しくなるよう
に形成されていることで、ＩＣチップ実装時の接続圧力
のアンバランスをより確実に防止し、接続信頼性に優れ
たＩＣチップ実装フレキシブル配線基板を提供できる。
【００２１】また、上記インナーリードとバンプとが、
異方性導電材料を用いて接続されている場合には、より
好ましい。
【００２２】これにより、異方性導電材料を用いた接続
を行うことで、隣接する端子同士のリークを防止し、電
気的な接続信頼性に優れたＩＣチップ実装フレキシブル
配線基板を提供することができる。
【００２３】また、上記インナーリードは、上記バンプ
との重畳領域から上記搭載領域の中央部側へ、５μｍ〜
３０μｍ突出するように形成されていることがより好ま
しい。
【００２４】これにより、ＩＣチップがＩＣチップ実装
フレキシブル配線基板上に実装される際のインナーリー
ドの長さ方向の位置ズレを吸収するため、ＩＣチップと
ＩＣチップ実装フレキシブル配線基板との接続不良を防
止できる。
【００２５】すなわち、上記ＩＣチップ搭載領域にＩＣ
チップを実装する構造は、量産時を考慮すれば、位置精
度等を鑑みたフレキシブル配線基板における銅箔配線の
設計が必要となる。そこで、インナーリードの長さをバ
ンプを越えて、上記の範囲に規定することで、ＩＣチッ
プ実装時に若干の位置ズレがあっても、そのズレ分を吸
収できる。また、上限を３０μｍに規定しているため、
端子の折れ曲がりによるリーク等の不具合の誘発も防止
できる。
【００２６】また、上記インナーリードは、その幅が接
続される上記バンプの幅よりも５μｍ以上細くなるよう
に形成されていることがより好ましい。
【００２７】これにより、ＩＣチップがＩＣチップ実装
フレキシブル配線基板に対してズレて実装された場合で
も、位置合せのズレに対するマージンがあるため、バン
プとインナーリードとを対向させることができる。よっ
て、隣接端子間におけるリーク現象の発生を防止でき
る。
【００２８】また、本発明の表示装置は、上記ＩＣチッ
プ実装フレキシブル配線基板を備えていることがより好
ましい。
【００２９】これにより、ＩＣチップの実装時に接続圧
力のアンバランスの発生が抑制されてなるＩＣチップ実
装フレキシブル配線基板を備えているため、接続信頼性
に優れた表示装置を得ることができる。
【００３０】本発明のフレキシブル配線基板は、上記の
課題を解決するために、異方性導電材料材料を用いてＩ
Ｃチップが実装される略四角形状の搭載領域と、該搭載
領域内に延び出した複数のインナーリードとを備えてな
り、上記搭載領域の対向する辺同士の組合せのうち少な
くとも一方の組合せをなす２辺において、それぞれの辺
に対応して設けられ、上記異方性導電材料を介してＩＣ
チップのバンプと接続されるインナーリードの本数が異
なっているフレキシブル配線基板であって、上記ＩＣチ
ップの実装時にバンプと重畳するインナーリード上の領
域を、インナーリードの重畳領域とするときに、上記搭
載領域の２辺の一方に対応して設けられたインナーリー
ドの重畳領域の面積の総和と、他方に対応して設けられ
たインナーリードの重畳領域の面積の総和とが実質的に
等しくなるように構成されていることを特徴としてい
る。
【００３１】上記の構成によれば、上記搭載領域の２辺
の一方に対応して設けられたインナーリードの重畳領域
の面積の総和と、他方に対応して設けられたインナーリ
ードの重畳領域の面積の総和とが実質的に等しくなって
いるので、該搭載領域へのＩＣチップの実装時に、これ
らのインナーリードにかかる圧力がほぼ均一となる。す
なわち、ＩＣチップの実装時に接続圧力のアンバランス
の発生が抑制されてなるフレキシブル配線基板を提供す
ることが可能となる。
【００３２】本発明のＩＣチップ実装構造は、上記の課
題を解決するために、上記のフレキシブル配線基板に備
えられたインナーリードと、ＩＣチップに形成されたバ
ンプとを異方性導電材料を介してそれぞれ接続し、上記
フレキシブル配線基板の搭載領域にＩＣチップが搭載さ
れてなることを特徴としている。
【００３３】上記の構成によれば、電気的接続の信頼性
に優れたＩＣチップ実装構造を提供することが可能とな
る。
【００３４】本発明のフレキシブル配線基板は、上記の
課題を解決するために、異方性導電材料を用いてＩＣチ
ップが実装される略四角形状の搭載領域と、該搭載領域
内に延び出した複数のインナーリードとを備えてなり、
上記搭載領域の対向する辺同士の組合せのうち少なくと
も一方の組合せをなす２辺において、それぞれの辺に対
応して設けられ、上記異方性導電材料を介してＩＣチッ
プのバンプと接続されるインナーリードの本数が異なっ
ているフレキシブル配線基板であって、上記搭載領域の
２辺の一方に対応して設けられたインナーリードの幅の
総和と、他方に対応して設けられたインナーリードの幅
の総和とが実質的に等しくなるように構成されているこ
とを特徴としている。
【００３５】フレキシブル配線基板に搭載されるＩＣチ
ップにおいて、各バンプが、対応するインナーリードの
重畳領域の面積を「インナーリードの幅×バンプの長
さ」で規定するべく所定のマージンをもって、かつ同一
の長さで形成されている場合、上記の構成によれば、上
記搭載領域の２辺の一方に対応して設けられたインナー
リードの重畳領域の面積の総和と、他方に対応して設け
られたインナーリードの重畳領域の面積の総和とが実質
的に等しくなり、該搭載領域へのＩＣチップの実装時
に、これらのインナーリードにかかる圧力がほぼ均一と
なる。すなわち、ＩＣチップの実装時に接続圧力のアン
バランスの発生が抑制されてなるフレキシブル配線基板
を提供することが可能となる。
【００３６】本発明にかかるＩＣチップ実装構造は、上
記の課題を解決するために、上記のフレキシブル配線基
板に備えられたインナーリードと、ＩＣチップに形成さ
れたバンプとを異方性導電材料を介してそれぞれ接続
し、上記搭載領域の２辺の一方に対応して設けられたイ
ンナーリードの、バンプとの重畳領域の面積の総和と、
他方に対応して設けられたインナーリードの、バンプと
の重畳領域の面積の総和とが実質的に等しくなるよう
に、上記フレキシブル配線基板の搭載領域にＩＣチップ
が搭載されてなることを特徴としている。
【００３７】上記の構成によれば、電気的接続の信頼性
に優れたＩＣチップ実装構造を提供することが可能とな
る。
【００３８】本発明のＩＣチップ実装フレキシブル配線
基板のボンディング方法は、上記の課題を解決するため
に、ＩＣチップが実装される略四角形状の搭載領域の各
辺に沿って複数のインナーリードを形成し、上記ＩＣチ
ップのバンプと上記インナーリードとを接続して、該Ｉ
Ｃチップを上記搭載領域に実装接続するＩＣチップ実装
フレキシブル配線基板のボンディング方法において、上
記搭載領域の対向する２辺のうち、一方の辺側に設けら
れたインナーリードとバンプとの重畳領域の面積の総和
と、他方の辺側に設けられたインナーリードとバンプと
の重畳領域の面積の総和とが、実質的に等しくなるよう
に形成することを特徴としている。
【００３９】上記の構成によれば、上記搭載領域の２辺
の一方の辺側に対応して設けられたインナーリードの重
畳領域の面積の総和と、他方の辺側に対応して設けられ
たインナーリードの重畳領域の面積の総和とが実質的に
等しくなっているので、該搭載領域へのＩＣチップの実
装時に、インナーリードにかかる圧力がほぼ均一とな
る。これにより、ＩＣチップの実装時に接続圧力のアン
バランスの発生が抑制されるため、接続信頼性の高いＩ
Ｃチップ実装フレキシブル配線基板を提供することが可
能となる。
【００４０】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図５に基づいて説明すれば、以下の通りであ
る。なお、本発明はこれにより何ら限定されるものでは
ない。
【００４１】本実施の形態にかかるＬＳＩ（Large Scal
e Integration ）などの半導体ＩＣチップが搭載された
フレキシブル配線基板（以下、ＦＰＣと称する）および
その実装構造は、異方性導電膜(ACF:Anisotropic Condu
ctive Film) や異方性導電ペースト(ACP:Anisotropic C
onductive Paste)などの異方性導電材料を用いて、ＩＣ
チップが搭載されるものであって、配線ピッチが通常よ
り狭く、配線数が各辺毎に異なる場合であっても、ま
た、量産等の繰り返し作業による位置ズレ等が発生しう
る場合であっても、両者の接続信頼性を確実に得ること
ができる配線設計ルールに従い構成されたものである。
【００４２】本実施の形態にかかるＩＣチップ実装フレ
キシブル配線基板（以下、ＦＰＣと称する）である２層
ＦＰＣ１１は、図１（ａ）および図２に示すように、基
体１２と、銅箔配線１３…との２層からなっている。基
体１２は、２層ＦＰＣ１１の母材をなし、ポリイミドや
ポリイミドより安価なポリエチレンテレフタラート（Ｐ
ＥＴ）、ポリエチレンナフチレート（ＰＥＮ）のような
ポリエステル系樹脂で形成されている。銅箔配線１３…
は、例えばメッキやエッチングなどの手法により、接着
剤層（樹脂層）を介することなく基体１２の一面上に直
接形成されている。また、該銅箔配線１３の両端部には
それぞれ、ＩＣチップ２０（図２参照）の対応するバン
プ１８との接続のためのインナーリード（端子部）１３
ａと、出力端子または入力端子（図示せず）とが設けら
れている。
【００４３】上記銅箔配線１３…の配線設計ルールを、
図１（ａ）に示す２層ＦＰＣ１１の平面図を用いてより
詳細に説明する。矩形状の２層ＦＰＣ１１の、上記銅箔
配線１３…が設けられた面側には、該２層ＦＰＣ１１の
一方の長辺側に設定された入力側接続領域１１ａ、他方
の長辺側に設定された出力側接続領域１１ｂ、一方の短
辺側に設定された出力側接続領域１１ｃ、他方の短辺側
に設定された出力側接続領域１１ｄ、並びに２層ＦＰＣ
１１のほぼ中央部に設定された搭載領域２１が設けられ
ている。この入力側接続領域１１ａに対応している２層
ＦＰＣ１１の最端部には入力端子（図示せず）が形成さ
れており、出力側接続領域１１ｂ・１１ｃ・１１ｄに対
応している２層ＦＰＣ１１の最端部には出力端子（図示
せず）が形成されている。
【００４４】また、上記搭載領域２１は、略直方体形状
のＩＣチップ２０（図２参照）が搭載（実装）される領
域である。より具体的には、ＩＣチップ２０の実装時
に、該ＩＣチップ２０の回路面（２層ＦＰＣ１１との対
向面、以下、ＩＣチップ２０の対向面と称する場合もあ
る）２０ａに対向する２層ＦＰＣ１１上の領域を指し、
搭載されるＩＣチップ２０の形状に従って長方形状（略
四角形状）となっている。なお、ここでいう略四角形状
とは、角のとれた四角形状など、４辺を有することが認
められる形状であればよい。
【００４５】この搭載領域２１内には、搭載されるＩＣ
チップ２０のバンプ１８…の形成位置にあわせて、銅箔
配線１３…の一端であるインナーリード１３ａ…〜１３
ｄ…が該搭載領域２１内に延び出すように形成されてい
る。より具体的には、銅箔配線１３…がバンプ１８…の
形成位置に応じて引き回されて、そのインナーリード１
３ａ…〜１３ｄ…が、該領域の外側から内側に延び出す
ように、すなわち、搭載領域２１の外側と内側とにまた
がるように形成されている。
【００４６】本実施の形態では、上記搭載領域２１内に
配された複数のインナーリード１３ａ…〜１３ｄ…は、
その形成位置に応じて次の４種類、すなわち、１）搭載
領域２１の一方の長辺２１ａをまたぐように設けられた
Ｎ本のインナーリード１３ａ…、２）対向する他方の長
辺２１ｂをまたぐように設けられたＭ本のインナーリー
ド１３ｂ…、３）一方の短辺２１ｃをまたぐように設け
られた複数のインナーリード１３ｃ…、４）対向する他
方の短辺２１ｄをまたぐように設けられた複数のインナ
ーリード１３ｄ…、に分類される。なお、いうまでもな
いが、上記搭載領域２１の対向する辺同士の組合せと
は、長辺２１ａ・２１ｂの組合せ、並びに、短辺２１ｃ
・２１ｄの組合せを指し、搭載領域２１の辺それぞれに
対応して設けられるインナーリード１３ａ…〜１３ｄ…
とは、上記のようにそれぞれの辺をまたぐように設けら
れているインナーリード１３ａ…〜１３ｄ…を指すもの
とする。
【００４７】図１（ａ）に示す２層ＦＰＣ１１では、例
えば、対向する辺同士の組合せの一方である長辺２１ａ
・２１ｂ間で、それぞれの辺に対応して設けられ、異方
性導電材料１７（図２参照）を介してＩＣチップ２０の
バンプ１８…と接続されるインナーリード１３ａ…・１
３ｂ…（すなわち、搭載領域２１内で対向配置されるイ
ンナーリード１３ａ…・１３ｂ…）の本数が異なる（Ｎ
本≠Ｍ本）ように構成されている。
【００４８】なお、ここでいうインナーリード１３ａ…
〜１３ｄ…の本数とは、例えば、異方性導電材料１７を
介してＩＣチップ２０実装される時に、バンプ１８…と
現実に対向するもののみを指し、対応するバンプ１８が
ないインナーリード１３ａ…〜１３ｄ…は本数に含まれ
ないものとする。また、インナーリード１３ａ…等に対
応するバンプ１８は、ＩＣチップ２０の回路と電気的に
接続されたものであっても、電気的に接続されていない
もの（いわゆるダミーバンプ）であってもよい。同様
に、インナーリード１３ａ…等は、対応するバンプ１８
が設けられている限りにおいて、電気的に接続されてい
ないダミー端子であってもよい。
【００４９】各インナーリード１３ａ…〜１３ｄ…上に
は、ＩＣチップ２０の実装時に、熱圧着される方向（図
２参照、基体１２の一面に垂直な方向と同じ）からみ
て、対応するバンプ１８…と重畳する領域、すなわち、
例えば図２に示す異方性導電材料１７を介してバンプ１
８の接続面と対向する領域が存在する。このインナーリ
ード１３ａ…〜１３ｄ…上の領域を重畳領域と称する。
なお、図１（ａ）では、長辺２１ａに対応した重畳領域
Ｓ1 〜ＳN と、これに対向する長辺２１ｂに対応した重
畳領域Ｓ1 〜ＳM のみに符号を付しており、図１（ｂ）
では、重畳領域Ｓ 1 のみを拡大して図示している。
【００５０】図１（ｂ）から明らかなように、このよう
な構成の２層ＦＰＣ１１では、各重畳領域の面積は、バ
ンプ１８の長さＬ2 とインナーリード１３ａの幅Ｗ1 と
の積となる。そして、本実施の形態にかかる２層ＦＰＣ
１１では、異なる本数のインナーリード１３ａ…〜１３
ｄ…が設けられている、例えば、上記搭載領域２１の対
向する長辺２１ａ・２１ｂ間で、インナーリード１３ａ
…・１３ｂ…の重畳領域の面積の総和が（実質的に）等
しくなるように構成されている。換言すれば、長辺２１
ａに対応して設けられたＮ本のインナーリード１３ａ…
の重畳領域Ｓ1〜ＳN の面積の総和Ｓ（Ｎ）と、長辺２
１ｂに対応して設けられたＭ本（≠Ｎ本）のインナーリ
ード１３ｂ…の重畳領域Ｓ1 〜ＳM の面積の総和Ｓ
（Ｍ）とが（実質的に）等しくなるように、インナーリ
ード１３ａ…・１３ｂ…の幅や長さが設計されている。
【００５１】特に、ＡＣＦ等の異方性導電材料を用いた
接続方式を採用する場合、ＩＣチップのバンプとＦＰＣ
の配線（インナーリード）との接触（重なり）部分の面
積の管理、及びその部分に加わる押圧荷重の緻密な管理
が要求され、この管理が不十分であれば、バンプ・イン
ナーリードの接続面間で、異方性導電材料中の導電性粒
子の押しつぶしが不十分・不均一となり、両者の電気的
接続の信頼性が確保できなくなる虞がある。特に、ＩＣ
チップの搭載領域の対向する２辺において、異なる本数
のインナーリードが設けられている場合には、インナー
リードのバンプとの対向面（接続面上の対向領域：上記
重畳領域と同義）の面積の総和が、上記２辺間で大きく
異なることが多く、熱圧着時に該対向面にかかる単位面
積当たりの押圧荷重（すなわち圧力）が不均一となる。
例えば、単にＦＰＣの非配線領域にダミーのインナーリ
ードを設ける従来法では、このような問題を、実用上充
分なレベルで解決できるとはいえない。
【００５２】しかしながら、本実施の形態にかかるＦＰ
Ｃの配線構造（端子構造）では、長辺２１ａに対応して
設けられたＮ本のインナーリード１３ａ…の重畳領域Ｓ
1 〜ＳN の面積の総和Ｓ（Ｎ）と、長辺２１ｂに対応し
て設けられたＭ本のインナーリード１３ｂ…の重畳領域
Ｓ1 〜ＳM の面積の総和Ｓ（Ｍ）とが、実質的に等しく
なっているので、ＩＣチップ２０の実装時に、これらＮ
＋Ｍ本のインナーリード１３ａ…・１３ｂ…にかかる圧
力がほぼ均一となる。
【００５３】つまり、本実施の形態では、例えば、異方
性導電材料を介して半導体ＩＣチップが搭載される柔軟
なＦＰＣにおいて、略直方体形状の半導体ＩＣチップの
対向２辺の出力端子（バンプ）数が異なる場合であって
も、両者の接続（熱圧着）時に各接続面にかかる圧力が
均等になるように（圧力バランスが確保されるよう
に）、インナーリードの配線設計がなされている。そし
て、図１（ａ）に示す２層ＦＰＣ１１を設計する際、上
記説明のように、基体１２上に形成される銅箔配線１３
…（インナーリード１３ａ…等を含む）の長さ・幅を、
搭載されるＩＣチップ２０（図２参照）の接続バンプ形
状に対応した値で管理することにより、実装時に生じ得
る２層ＦＰＣ１１とＩＣチップ２０との間での接続圧力
アンバランスを吸収し、量産といった繰り返し作業にお
いても電気的接続の信頼性に優れたＦＰＣ上へＩＣチッ
プ２０を実装したＩＣチップ実装フレキシブル配線基板
を得ることができる。
【００５４】本実施の形態において、「搭載領域の対向
する２辺間において、それぞれの辺に対応して設けられ
たインナーリードの重畳領域の面積の総和同士、また
は、インナーリードの幅の総和同士が実質的に等しい」
とは、従来一般の設計方法（全てのインナーリードの幅
を等しく設計する方法）の場合と比較して、上記重畳領
域の面積の総和同士（または、インナーリードの幅の総
和同士）がより等しくなっている状態を指す。図１
（ａ）を参照して具体的に説明すると、対向する２辺２
１ａ・２１ｂ間において、インナーリード１３ａ…・１
３ｂ…の本数Ｎ、Ｍが、Ｎ＞Ｍの関係を満たしている場
合、上記重畳領域の面積の総和（Ｓ（Ｎ）、Ｓ（Ｍ））
のうちの小さい方が大きい方のＭ／Ｎ×１００（％）を
越えて１００（％）未満となるように設定すればよい。
【００５５】すなわち、Ｓ（Ｎ）とＳ（Ｍ）とが、Ｓ
（Ｎ）×Ｍ／Ｎ≦Ｓ（Ｍ）＜Ｓ（Ｎ）の関係を満たすよ
うに重畳領域を形成すればよい。
【００５６】特に、インナーリード１３ａ…等の本数が
大きく異なる（例えば、Ｎ×０．７＞Ｍの関係を満た
す）場合、重畳領域の面積の総和Ｓ（Ｎ）とＳ（Ｍ）と
が、Ｓ（Ｎ）≧Ｓ（Ｍ）を満たすとして、Ｓ（Ｎ）×
０．７≦Ｓ（Ｍ）の関係を満たすように設計されていれ
ば、ＩＣチップ２０の搭載時にインナーリード１３ａ…
等とバンプ１８…との接続状態を良好に保つことができ
る。これは、Ｍ／Ｎ＜０．７となる設計で形成されたＩ
Ｃチップ実装フレキシブル配線基板と、Ｍ／Ｎ≧０．７
となる設計で形成されたＩＣチップ実装フレキシブル配
線基板とで、高温高湿信頼性試験を行った際に、ＩＣチ
ップ２０とＩＣチップ実装フレキシブル配線基板との電
気的な接続信頼性に明確な有意差が得られたことを根拠
としている。つまり、Ｍ／Ｎ＜０．７となる設計で形成
されたＩＣチップ実装フレキシブル配線基板は、対向す
る２辺間でのインナーリード１３ａ…等とバンプ１８…
との重畳領域の面積の総和のアンバランスによる不具合
の発生が確認された。
【００５７】さらに、上記本数ＭとＮとが異なる限りに
おいては、重畳領域の面積の総和Ｓ（Ｍ）とＳ（Ｎ）と
を±５％の差異内で一致させる（または、インナーリー
ド１３ａ…等の幅の総和同士を±５％の差異内で一致さ
せる）ことがさらに好ましい。これにより、さらに良好
な接続状態を保持できる。
【００５８】なお、長辺２１ａ側に配されたＮ本のイン
ナーリード１３ａ…の重畳領域Ｓ1〜ＳN の面積の総和
Ｓ（Ｎ）と、対向する長辺２１ｂ側に配されたＭ本（≠
Ｎ本）のインナーリード１３ｂ…の重畳領域Ｓ1 〜ＳM
の面積の総和Ｓ（Ｍ）とが等しくなるようにインナーリ
ード１３ａ…等の幅・長さが設計された２層ＦＰＣ１１
の一例として、例えば、長辺２１ａ側に配されたインナ
ーリード１３ａ…の幅（図１（ｂ）に示す幅Ｗ1 ）の総
和と、長辺２１ｂ側に配されたインナーリード１３ｂ…
の幅の総和とが（実質的に）等しくなるように構成され
た２層ＦＰＣ１１がある。
【００５９】これは、上記説明のように、各インナーリ
ード１３ａ…等が、対応するバンプ１８の大きさ・設置
位置に従って所定のマージンを有するように配置される
ので（図１（ｂ）参照）、これに加えてバンプ１８…の
長さＬ2 をほぼ同一に形成すれば、インナーリード１３
ａ…等の幅の総和を規定するだけで、上記重畳領域の面
積の総和（インナーリード１３ａ…等の幅の総和×長さ
Ｌ2 ）を規定することができることによるものである。
【００６０】以下、特に、図２ないし図４を参照し、異
方性導電材料１７を用いてＩＣチップ２０を２層ＦＰＣ
１１に実装する方法、並びにインナーリード１３ａ…等
の配線設計ルールについて、さらに詳細に説明を行う。
なお、図２は、図１（ａ）に示す２層ＦＰＣ１１にＩＣ
チップ２０を搭載したＩＣチップ実装構造を、搭載領域
２１の長辺２１ａ・２１ｂと直交し、インナーリード１
３ａ・１３ｂを通る平面で切断した断面図であり、図３
は、図２の部分拡大図であり、図４は、図１（ａ）に示
す２層ＦＰＣ１１にＩＣチップ２０を搭載したＩＣチッ
プ実装構造を、搭載領域２１の短辺２１ｃ・２１ｄと直
交し、バンプ１８…を通る平面で切断した断面図であ
る。
【００６１】図２に示すように、２層ＦＰＣ１１の搭載
領域２１（図１（ａ）参照）上に搭載されるＩＣチップ
２０は、回路面２０ａ側に電気回路（図示せず）が形成
されているダイ１９と、金からなるバンプ（接続端子）
１８…とを含んで構成されている。また、２層ＦＰＣ１
１とＩＣチップ２０とを接着し、かつ電気的に接続する
ための異方性導電材料１７は、例えば、接着剤としての
熱硬化性樹脂であるエポキシ樹脂１５中に導電性を有す
る粒子１６…を分散させてなるものであり、所定の条件
で加熱・加圧されると硬化接続する材料である。
【００６２】ＩＣチップ２０の実装に先立ち、２層ＦＰ
Ｃ１１の搭載領域２１およびその周辺には、異方性導電
材料１７の一種であるＡＣＦとしての異方性導電材料１
７が貼り付けられ、続いてＩＣチップ実装装置（図示せ
ず）を用いて、インナーリード１３ａ…等と、対応する
バンプ１８…との位置合わせが行われる。位置合せ後、
熱圧着ツール（図示せず）を用い、図２に示す熱圧着方
向（すなわち、２層ＦＰＣ１１およびＩＣチップ２０の
一面に垂直な方向）から所定の荷重を加え、２００℃近
傍の温度条件を与えることにより、２層ＦＰＣ１１とＩ
Ｃチップ２０とを熱圧着する。
【００６３】上記の熱圧着により、２層ＦＰＣ１１とＩ
Ｃチップ２０とが、エポキシ樹脂１５の熱硬化反応によ
り接着されるとともに、インナーリード１３ａ…等とバ
ンプ１８…とが、荷重により押しつぶされた導電性粒子
１６…を介して電気的に接続され、２層ＦＰＣ１１にＩ
Ｃチップ２０が搭載されたＩＣチップ実装構造が製造さ
れる。なお、図２に示すように、搭載領域２１外に位置
する銅箔配線１３…上には、電気的に絶縁されているレ
ジスト１４が塗布・印刷され、これにより銅箔配線１３
・１３間のクロストークが防止されている。
【００６４】次に、図３を用いてインナーリード１３ａ
…等の配線長さに係わる設計ルールについて説明する。
すでに説明済みであるが、ＩＣチップ実装構造の電気的
接続の信頼性を高めるため、本実施の形態では、インナ
ーリード１３ａ…等の配線長さは、ＩＣチップ２０の対
応するバンプ１８…の形状に応じて規定されている。よ
り具体的には、インナーリード１３ａの先端が、対応す
るバンプ１８の位置を越えてチップ内回路（回路面２０
ａに設けられた電気回路）側に長く延びるように設計さ
れていることがより好ましい。この設計では、ＩＣチッ
プ実装装置による位置合わせを行う際のズレ等に対する
マージンがあるため、量産を行う場合等の繰り返し作業
の中でも、確実にバンプ１８…とインナーリード１３ａ
…とを異方性導電材料１７を介して対向（接続）させる
ことができる。
【００６５】インナーリード１３ａ…等の、バンプ１８
の位置を越えてチップ内回路側へ延び出した長さｄ1 の
値は特に限定されるものではないが、５μｍ〜３０μｍ
の範囲内に設定されることがより好ましい。なお、最小
値である５μｍは、現行のボンディング量産装置（２層
ＦＰＣ１１とＩＣチップ２０との実装・圧着装置）の実
装能力（位置合せ精度の誤差）を鑑み設定した値である
が、実装装置の位置合せ精度に応じてこれより小さな値
に設定してもよい。また、最大値である３０μｍは、２
層ＦＰＣ１１とＩＣチップ２０との熱圧着の際に、イン
ナーリード１３ａ…等の基体１２からの剥離や、ＩＣチ
ップ２０側への折れ曲がりが発生した場合でも、そのＩ
Ｃチップ２０の回路面２０ａとの接触によるショートな
どの不具合が発生しない寸法を考慮して設定されてい
る。なお、従来より、接続に備えてデバイスホールの内
方へインナーリードが延び出した構成は知られている
が、この延び出し寸法等は全く規定されていなかった。
そのため、従来の構成ではショートなどの不具合を誘発
することが危倶されていた。
【００６６】次に、図４を用いてインナーリード１３ａ
…等の配線幅に係わる設計ルールについて説明する。す
でに説明済みであるが、インナーリード１３ａ…等の配
線幅は、その配線長さと同じく、ＩＣチップ２０の対応
するバンプ１８…の形状に応じて規定されている。より
具体的には、インナーリード１３ａ…等の幅Ｗ1 は、対
応するＩＣチップ２０のバンプ１８…の幅Ｗ2 よりも狭
幅に（細く）設計されていることがより好ましい。
【００６７】インナーリード１３ａ…等とバンプ１８…
との幅方向における位置ズレは、１）２層ＦＰＣ１１自
身の累積ピッチ公差（インナーリード１３ａ…等の配線
ピッチの累積公差）や、２）ＩＣチップ２０の実装装置
の位置合せ精度、に応じて発生すると考えられるが、図
４に示す配線設計によれば、上記の位置ズレに対するマ
ージンが確保されているため、量産時等の繰り返し作業
においても確実にバンプ１８…と対応するインナーリー
ド１３ａ…等とを異方性導電材料１７を介して対向（接
続）させることができる。よって、ＩＣチップ２０のバ
ンプ１８…が多出力によりファインピッチ化されること
で多発することが危惧される、幅方向におけるズレによ
る隣接端子間でのリーク現象を回避することが可能とな
る。
【００６８】バンプ１８…の幅Ｗ2 と、対応するインナ
ーリード１３ａ…の幅Ｗ1 との差（Ｗ2 −Ｗ1 ）は特に
限定されるものではないが、両者の差が５μｍ以上とな
るように設定されることがより好ましい。なお、５μｍ
の数値は、上記のように現行のボンディング量産装置の
位置合わせ精度誤差についての実装能力を鑑みて設定し
ている値であるが、実装装置の実装能力に応じてこれよ
り小さな値に設定してもかまわない。また、２層ＦＰＣ
１１自身の仕上がり公差（銅箔配線１３の配線ピッチの
累積公差）が現行、量産されているＩＣチップ２０の回
路面２０ａの長辺方向に対して数μｍあることを鑑みて
設定している値であるが、部材仕上がり精度に応じてこ
れより小さな値に設定しても構わない。
【００６９】そして、搭載されるＩＣチップ２０のバン
プ形成位置や形状を考慮して、図３および図４に示す条
件を満たすようにインナーリード１３ａ…等の配線長さ
・幅・形成位置を設定することで、図１（ａ）・（ｂ）
に示すように、インナーリード１３ａ…等の重畳領域の
面積を量産時等の繰り返し作業においても、確実にバン
プ１８…の長さＬ2 ×インナーリード１３ａ…の幅Ｗ1
とすることが可能となる。これにより、略四角形状の回
路面２０ａの対向する２辺間で、該２辺の一方側に設け
られたバンプ１８…とインナーリード１３ａ…との重な
り部分の面積の総和と、該２辺の他方側に設けられたバ
ンプ１８…とインナーリード１３ｂ…との重なり部分の
面積の総和とを、確実かつ容易に均等にすることができ
る。
【００７０】以上のように、インナーリード１３ａ…等
の長さ・幅について、対応するバンプ１８…の形成位置
・形状に対応するＩＣチップの実装位置のズレ等のマー
ジンを設けることで、量産等における繰り返し作業時で
も、上記対向２辺間における重畳領域の面積の総和を等
しくすることができる。
【００７１】以下、図１、３、４に示した配線設計ルー
ルに従って２層ＦＰＣ１１の配線構造を形成した例につ
き、図１を参照して具体的に説明する。２層ＦＰＣ１１
のＩＣチップの搭載領域２１に実装されるＩＣチップ２
０には、長辺２１ａ側のインナーリード１３ａ…に対応
する、５０×８０μｍ（Ｗ2 ×Ｌ2 ）の大きさの接続面
を有するバンプ１８…が、７２μｍのバンプピッチで１
００個形成されており、また、長辺２１ｂ側のインナー
リード１３ｂ…に対応する、７０×９０μｍ（Ｗ2 ×Ｌ
2 ）の大きさの接続面を有するバンプ１８…が、１１０
μｍのバンプピッチで７０個形成されている。
【００７２】配線ピッチの観点で、配線設計規定がより
厳しくなるのは、対応すべきバンプ数がより多い、長辺
２１ａ側に設けられる１００本（Ｎ＝１００）のインナ
ーリード１３ａ…である。そこで、この１００本のイン
ナーリード１３ａ…を、図４に示す配線幅の設計ルール
を適用して形成し、それぞれの幅Ｗ1 を３５μｍ（＝５
０μｍ−１５μｍ）とした。尚、インナーリード１３ａ
…の配線幅Ｗ1 は、重畳領域である接続面積をより大き
く稼ぐ（対応するバンプ１８との接続部に導電性粒子１
６…をできるだけ多数捕捉する）ために、また、幅方向
の位置ズレマージンを十分に確保するために、３５μｍ
としているが、もちろんこの値より大きくする（最大４
５μｍ）ことも小さくすることも可能である。加えて、
これら１００本のインナーリード１３ａ…の形成には、
図３に示す配線長さに関する設計ルールも適用される。
【００７３】したがって、これら１００本のインナーリ
ード１３ａ…それぞれの対応するバンプ１８…との重畳
領域の面積は３５×８０μｍ2 となり、これら重畳領域
Ｓ1〜ＳN の面積の総和Ｓ（Ｎ）は、３５×８０×１０
０＝２８０，０００μｍ2 になる。
【００７４】ここで、図３に示す配線長さの設計ルール
を適用することを前提として、長辺２１ｂに対応して設
けられる７０本（Ｍ＝７０）のインナーリード１３ｂ…
の重畳領域Ｓ1 〜ＳM の面積の総和Ｓ（Ｍ）を、上記面
積の総和Ｓ（Ｎ）と同一（ここでは差異約０．１％）に
する為には、これらインナーリード１３ｂ…の幅Ｗ1を
それぞれ４４．４μｍ（２８０，０００÷７０÷９０≒
４４．４）とすればよい。これにより、対向する長辺２
１ａ・２１ｂ間で、インナーリード１３ａ…・１３ｂの
接続面とバンプ１８の接続面との間にかかる圧力をほぼ
均一化することができ、接続信頼性に優れたフレキシブ
ル配線基板上へのＩＣチップ実装構造を提供することが
可能となる。
【００７５】一方、この２層ＦＰＣ１１において、従来
構成のように、長辺２１ａ側および長辺２１ｂ側のイン
ナーリードの配線幅を同一に設計すれば、それぞれが対
応すべきバンプ１８…の数が両辺で異なるため、長辺２
１ａ側の重畳領域の面積の総和Ｓ（Ｎ）が、長辺２１ｂ
側の重畳領域の面積の総和Ｓ（Ｍ）よりも大きくなる。
よって、長辺２１ａ・２１ｂ間で接続圧力アンバランス
が発生し、長辺２１ａ側のインナーリード１３ａ・バン
プ１８間では、異方性導電材料１７中の導電性粒子１８
を偏平させる（押し潰す）圧力が不十分となり、各接続
部における接続信頼性（接続抵抗値をはじめとする電気
的特性）が低下するという結果を招来する。
【００７６】尚、上記具体例では、搭載領域２１の一辺
に対応して設けられるインナーリード１３ａ…や、これ
に対応するバンプ１８…が、全て同一形状に構成されて
いたが、もちろん、この構成に限定されるものではな
い。例えば、搭載領域２１における対向する２辺間で重
畳領域の面積の総和が実質的に等しい限りにおいて、上
記一辺に対応して、インナーリードの配線幅Ｗ1 の異な
る複数種のインナーリード１３ａ…が設けられている構
成でもよい。
【００７７】また、図１（ａ）に示す２層ＦＰＣ１１で
は、搭載領域２１の対向する長辺２１ａ・２１ｂにおい
て、重畳領域Ｓ1 〜ＳN の面積の総和Ｓ（Ｎ）と、重畳
領域Ｓ1 〜ＳM の面積の総和Ｓ（Ｍ）とが等しくなるよ
うに設計されているが、もちろん、もう一方の対向する
短辺２１ｃ・２１ｄにおいても、それらに対応するイン
ナーリードの重畳領域の面積の総和同士が等しくなるよ
うに設計されていることがより好ましい。これにより、
対向する短辺２１ｃ・２１ｄ間でも、圧着時の圧力バラ
ンスをほぼ均一とすることができるので、２層ＦＰＣ１
１とＩＣチップ２０との電気的接続の信頼性をさらに高
めることが可能となる。
【００７８】なお、上記の場合、短辺２１ｃに対応して
設けられ、対応するバンプ１８と電気的に接続されるイ
ンナーリード１３ｃ…の本数と、短辺２１ｄに対応して
設けられ、対応するバンプ１８と電気的に接続されるイ
ンナーリード１３ｄ…の本数とは同一であっても、異な
っていてもよい。また、ＩＣチップ２０は基本的に剛体
と考えられるので、隣接する２辺間（例えば、辺２１ａ
・２１ｃ間）でインナーリードの重畳面積の総和同士が
異なっていても、ＩＣチップ２０の搭載時の接続圧力バ
ランスが大きく崩れる虞は少ないと考えられるが、設計
上可能であれば、この隣接する２辺間の面積総和もほぼ
等しくなるようにすることがより好ましい。これによ
り、ＩＣチップ２０の搭載時の接続圧力バランスが大き
く崩れる虞をより確実に小さくし、接続信頼性に優れた
ＩＣチップ実装フレキシブル配線基板を提供できる。
【００７９】以上のように、本実施の形態にかかるフレ
キシブル配線基板、ＩＣチップ実装フレキシブル配線基
板およびこれを用いた表示装置並びにＩＣチップ実装構
造は、例えば異方性導電膜を介して、またはその他の手
法により、半導体ＩＣチップが搭載されるものであっ
て、加熱・加圧接続される該半導体ＩＣチップの対向２
辺の有効な出力バンプ数がたとえ異なっていても、該対
向２辺の各辺におけるバンプと銅箔配線（インナーリー
ド）との重なり部分の面積（配線幅×バンプ縦長）の総
和が同等になるようにインナーリードの配線幅が設計さ
れた構成となっている。
【００８０】本実施の形態では、異方性導電膜を用いて
ＩＣチップを実装する例について説明したが、これに限
定されるものではない。例えば、Ａｕ−Ｓｎ共晶接続等
の他の手法により実装接続されてもよいが、本実施の形
態のように異方性導電膜を用いることで、隣接する端子
間でのリーク現象を防止して、電気的接続の信頼性に優
れたＩＣチップ実装フレキシブル配線基板を提供するこ
とができる。
【００８１】なお、上記の「有効な出力バンプ数」と
は、「電気回路的にＦＰＣ上の配線（インナーリード）
へ接続することが必要不可欠であるバンプの数、並びに
配線（インナーリード）を施すことで重畳領域となる接
続部の面積を確保することが可能なダミーバンプの数、
の合計」を指すものとする。
【００８２】また、搭載予定のＩＣチップとして、略四
角形状の回路面に形成されたバンプの数が、該回路面の
対向する２辺の組合せのうち少なくとも一方の組合せを
なす２辺間において異なるものを実装する場合、フレキ
シブル配線基板上への配線（インナーリード）の設計方
法の好適な例として、１）上記バンプの形状や形成位置
から、各インナーリードの先端が対応するバンプの搭載
予定位置を越えてＩＣチップ内回路側に長く延びるよう
に、かつ、各インナーリードを対応するバンプより狭幅
に形成して、各インナーリードにおける対応するバンプ
との重畳領域の面積が「インナーリードの幅×バンプの
長さ」で規定されるようにし、２）上記２辺の各辺に形
成されたバンプに対応するインナーリードの重畳領域の
面積の総和が、これら２辺間でほぼ同等となるように設
計する方法、を挙げることができる。
【００８３】本発明のＩＣチップ実装フレキシブル配線
基板を表示装置に使用した一例を挙げれば、図５に示す
ような構成がある。上述した設計上のルールを盛り込ん
で、設計されたＣＯＦと称される電子部品１４（例え
ば、ＩＣチップ実装フレキシブル配線基板ＦＰＣに異方
性導電材料を介してＩＣチップ２０が搭載されたもの）
を、従来のＬＣＤ（液晶表示パネル）やプラスチックＬ
ＣＤ、さらには有機ＥＬディスプレイ等の表示装置１５
に接続するものである。
【００８４】この接続に関しては、ＬＣＤ等の表示装置
の一辺、もしくはその他の辺にも接続されると同時に、
このＣＯＦ上にその他の電子部品が実装されたものや、
ＣＯＦとその他のＰＷＢ（硬質基板）１６といった回路
部品と接続されたものも含まれる。
【００８５】上記の構成によれば、電子部品等の実装時
に接続圧力のバランスを考慮したＩＣチップ実装フレキ
シブル配線基板を備えているため、接続信頼性に優れた
表示装置を得ることができる。
【００８６】また、本発明のＩＣチップ実装フレキシブ
ル配線基板は、ＩＣチップと、該ＩＣチップが実装され
る略四角形状の搭載領域と、該搭載領域内に延び出した
複数のインナーリードとを備えており、該搭載領域の対
向する辺同士の組合せのうち少なくとも一方の組合せを
なす２辺において、それぞれの辺に対応して設けられて
いるインナーリードの本数が異なっているＩＣチップ実
装フレキシブル配線基板とを有しており、該ＩＣチップ
に形成されたバンプと、該ＩＣチップ実装フレキシブル
配線基板に備えられたインナーリードとをそれぞれ接続
し、該ＩＣチップ実装フレキシブル配線基板の搭載領域
に該ＩＣチップが搭載されてなるＩＣチップ実装フレキ
シブル配線基板において、上記搭載領域の２辺の一方に
対応して設けられたインナーリードの、バンプとの重畳
領域の面積の総和と、他方に対応して設けられたインナ
ーリードの、バンプとの重畳領域の面積の総和とが実質
的に等しくなるように、上記ＩＣチップ実装フレキシブ
ル配線基板の搭載領域にＩＣチップが搭載されてなるこ
とを特徴とするＩＣチップ実装フレキシブル配線基板で
あってもよい。
【００８７】また、本発明のＩＣチップ実装フレキシブ
ル配線基板は、搭載領域の２辺の一方に対応して設けら
れたインナーリードの幅の総和と、他方に対応して設け
られたインナーリードの幅の総和とが実質的に等しくな
るように構成されていることを特徴とするＩＣチップ実
装フレキシブル配線基板であってもよい。
【００８８】また、上記搭載領域の２辺の一方に対応し
て設けられたインナーリードの本数をＭとし、他方に対
応して設けられたインナーリードの本数をＮ（＞Ｍ）と
した場合に、該搭載領域の２辺の一方に対応して設けら
れたインナーリードの、バンプとの重畳領域の面積の総
和Ｓ（Ｎ）と、他方に対応して設けられたインナーリー
ドの、バンプとの重畳領域の面積の総和Ｓ（Ｍ）とが、
Ｓ（Ｎ）×Ｍ／Ｎ≦Ｓ（Ｍ）＜Ｓ（Ｎ）の関係を満たし
ていることを特徴とするＩＣチップ実装フレキシブル配
線基板であってもよい。
【００８９】
【発明の効果】本発明のＩＣチップ実装フレキシブル配
線基板は、以上のように、搭載領域の対向する２辺のう
ち、一方の辺側に設けられたインナーリードとバンプと
の重畳領域の面積の総和と、他方の辺側に設けられたイ
ンナーリードとバンプとの重畳領域の面積の総和とが、
実質的に等しくなるように形成されている構成である。
【００９０】それゆえ、上記搭載領域の２辺の一方の辺
側に対応して設けられたインナーリードの重畳領域の面
積の総和と、他方の辺側に対応して設けられたインナー
リードの重畳領域の面積の総和とが実質的に等しくなっ
ているので、該搭載領域へのＩＣチップの実装時に、イ
ンナーリードにかかる圧力がほぼ均一となる。これによ
り、ＩＣチップの実装時に接続圧力のアンバランスの発
生が抑制されるため、接続信頼性の高いＩＣチップ実装
フレキシブル配線基板を提供することが可能となるとい
う効果を奏する。
【００９１】また、上記一方の辺側に設けられたインナ
ーリードの幅の総和と、他方の辺側に設けられたインナ
ーリードの幅の総和とが、実質的に等しくなるように形
成されていることがより好ましい。
【００９２】それゆえ、ＩＣチップ実装フレキシブル配
線基板に搭載されるＩＣチップにおいて、各バンプが、
対応するインナーリードの重畳領域の面積を「インナー
リードの幅×バンプの長さ」で規定するべく所定のマー
ジンをもって、かつ同一の長さで形成されている場合、
上記搭載領域の２辺の一方の辺側に対応して設けられた
インナーリードの重畳領域の面積の総和と、他方の辺側
に対応して設けられたインナーリードの重畳領域の面積
の総和とが実質的に等しくなり、該搭載領域へのＩＣチ
ップの実装時に、これらのインナーリードにかかる圧力
がほぼ均一となる。これにより、ＩＣチップの実装時に
接続圧力のアンバランスの発生が抑制されており、接続
信頼性の高いＩＣチップ実装フレキシブル配線基板を提
供することが可能となるという効果を奏する。
【００９３】また、上記搭載領域の対向する２辺のう
ち、一方の辺側に設けられたインナーリードの本数をＭ
とし、他方の辺側に設けられたインナーリードの本数を
Ｎ（＞Ｍ）とした場合に、該一方の辺側に設けられたイ
ンナーリードとバンプとの重畳領域の面積の総和Ｓ
（Ｎ）と、他方の辺側に設けられたインナーリードとバ
ンプとの重畳領域の面積の総和Ｓ（Ｍ）とが、少なくと
も、Ｓ（Ｎ）×Ｍ／Ｎ≦Ｓ（Ｍ）＜Ｓ（Ｎ）の関係を満
たしていることがより好ましい。
【００９４】それゆえ、Ｓ（Ｎ）とＳ（Ｍ）とが最低
限、上記の関係を満たしていれば、上記一方の辺側の重
畳領域の面積の総和と他方の辺側の重畳領域の面積の総
和とを実質的に等しくすることができ、上記搭載領域に
ＩＣチップが実装された時の該インナーリードにかかる
圧力を略均一にすることができるという効果を奏する。
【００９５】また、上記搭載領域の隣接する２辺のう
ち、一方の辺側に設けられたインナーリードとバンプと
の重畳領域の面積の総和と、他方の辺側に設けられたイ
ンナーリードとバンプとの重畳領域の面積の総和とが、
実質的に等しくなるように形成されていることがより好
ましい。
【００９６】それゆえ、搭載領域の隣接する２辺に形成
されたインナーリードとＩＣチップのバンプとの重畳領
域の面積のそれぞれの総和が実質的に等しくなるように
形成されていることで、ＩＣチップ実装時の接続圧力の
アンバランスをより確実に防止し、接続信頼性に優れた
ＩＣチップ実装フレキシブル配線基板を提供できるとい
う効果を奏する。
【００９７】また、上記インナーリードとバンプとが、
異方性導電材料を用いて接続されている場合には、より
好ましい。
【００９８】それゆえ、電気的な接続信頼性に優れたＩ
Ｃチップ実装フレキシブル配線基板を提供することがで
きるという効果を奏する。
【００９９】また、上記インナーリードは、上記バンプ
との重畳領域から上記搭載領域の中央部側へ、５μｍ〜
３０μｍ突出するように形成されていることがより好ま
しい。
【０１００】それゆえ、ＩＣチップがＩＣチップ実装フ
レキシブル配線基板上に実装される際の位置ズレを吸収
するため、ＩＣチップとＩＣチップ実装フレキシブル配
線基板との接続不良を防止できるという効果を奏する。
【０１０１】また、上記インナーリードは、その幅が接
続される上記バンプの幅よりも５μｍ以上細くなるよう
に形成されていることがより好ましい。
【０１０２】それゆえ、ＩＣチップがＩＣチップ実装フ
レキシブル配線基板に対してズレて実装された場合で
も、隣接端子間におけるリーク現象の発生を防止できる
という効果を奏する。
【０１０３】このように、インナーリードの幅、長さに
ついて、対応するバンプの形成位置・形状に対応してズ
レ等のマージンを有するように設計することで、量産時
等の繰り返し作業においても、確実に上記搭載領域の一
方の辺側の重畳領域の面積の総和と、他方の辺側の重畳
領域の面積の総和とを実質的に等しくするというルール
を満足できるＩＣチップ実装フレキシブル配線基板を提
供できる。
【０１０４】また、本発明の表示装置は、上記ＩＣチッ
プ実装フレキシブル配線基板を備えていることがより好
ましい。
【０１０５】それゆえ、ＩＣチップの実装時に接続圧力
のアンバランスの発生が抑制されてなるＩＣチップ実装
フレキシブル配線基板を備えているため、接続信頼性に
優れた表示装置を得ることができるという効果を奏す
る。
【０１０６】本発明のフレキシブル配線基板は、以上の
ように、実装時にバンプと重畳するインナーリード上の
領域を、インナーリードの重畳領域とするときに、上記
２辺の一方に対応して設けられたインナーリードの重畳
領域の面積の総和と、他方に対応して設けられたインナ
ーリードの重畳領域の面積の総和とが実質的に等しくな
っている構成である。
【０１０７】それゆえ、上記搭載領域の対向する２辺間
においてインナーリードの重畳領域の面積の総和が実質
的に等しくなっているので、ＩＣチップの実装時に接続
圧力のアンバランスの発生が抑制されてなるフレキシブ
ル配線基板を提供することが可能となるという効果を奏
する。
【０１０８】本発明のＩＣチップ実装構造は、以上のよ
うに、インナーリードと、ＩＣチップに形成されたバン
プとを異方性導電材料を介してそれぞれ接続し、上記フ
レキシブル配線基板の搭載領域にＩＣチップが搭載され
てなる構成である。
【０１０９】それゆえ、電気的接続の信頼性に優れたＩ
Ｃチップ実装構造を提供することが可能となるという効
果を奏する。
【０１１０】本発明のフレキシブル配線基板は、以上の
ように、上記２辺の一方に対応して設けられたインナー
リードの幅の総和と、他方に対応して設けられたインナ
ーリードの幅の総和とが実質的に等しくなっている構成
である。
【０１１１】それゆえ、搭載されるＩＣチップにおい
て、各バンプが、対応するインナーリードの重畳領域の
面積を「インナーリードの幅×バンプの長さ」で規定す
るように、かつ同一の長さで形成されている場合、上記
搭載領域の対向する２辺間においてインナーリードの重
畳領域の面積の総和が実質的に等しくなる。よって、Ｉ
Ｃチップの実装時に接続圧力のアンバランスの発生が抑
制されてなるフレキシブル配線基板を提供することが可
能となるという効果を奏する。
【０１１２】本発明のＩＣチップ実装構造は、以上のよ
うに、インナーリードとＩＣチップに形成されたバンプ
とを異方性導電材料を介して接続し、上記搭載領域の２
辺間において、インナーリードの重畳領域の面積の総和
が実質的に等しくなるような上記搭載領域にＩＣチップ
が搭載されてなる構成を有する構成である。
【０１１３】それゆえ、電気的接続の信頼性に優れたＩ
Ｃチップ実装構造を提供することが可能となるという効
果を奏する。
【０１１４】本発明のＩＣチップ実装フレキシブル配線
基板のボンディング方法は、以上のように、搭載領域の
対向する２辺のうち、一方の辺側に設けられたインナー
リードとバンプとの重畳領域の面積の総和と、他方の辺
側に設けられたインナーリードとバンプとの重畳領域の
面積の総和とが、実質的に等しくなるように形成する構
成である。
【０１１５】それゆえ、上記搭載領域の２辺の一方の辺
側に対応して設けられたインナーリードの重畳領域の面
積の総和と、他方の辺側に対応して設けられたインナー
リードの重畳領域の面積の総和とが実質的に等しくなっ
ているので、該搭載領域へのＩＣチップの実装時に、イ
ンナーリードにかかる圧力がほぼ均一となる。これによ
り、ＩＣチップの実装時に接続圧力のアンバランスの発
生が抑制されるため、接続信頼性の高いＩＣチップ実装
フレキシブル配線基板を提供することが可能となるとい
う効果を奏する。
【図面の簡単な説明】
【図１】（ａ）・（ｂ）は、本発明の一実施の形態にか
かるＩＣチップ実装フレキシブル配線基板の端子構造を
示す平面図である。
【図２】図１（ａ）に示すＩＣチップ実装フレキシブル
配線基板に、ＩＣチップを搭載したＩＣチップ実装構造
を示す一断面図である。
【図３】図２に示すＩＣチップ実装構造の部分拡大図で
ある。
【図４】図１（ａ）に示すＩＣチップ実装フレキシブル
配線基板に、ＩＣチップを搭載したＩＣチップ実装構造
を示す他の断面図である。
【図５】図１（ａ）のＩＣチップ実装フレキシブル配線
基板を表示装置に使用した一例を示す平面図である。
【符号の説明】
１１ ２層ＦＰＣ（ＩＣチップ実装フレキシブ
ル配線基板） １２ 基体 １３ 銅箔配線 １３ａ〜ｄ インナーリード １４ ＣＯＦ（Chip On Film） １５ 表示パネル １６ ＰＷＢ（硬質基板） １７ 異方性導電材料 １８ バンプ ２０ ＩＣチップ ２１ 搭載領域 ２１ａ 長辺（搭載領域の対向する辺） ２１ｂ 長辺（搭載領域の対向する辺） Ｓ1 〜ＳN 重畳領域 Ｓ1 〜ＳM 重畳領域 Ｗ1 幅（インナーリードの幅）
フロントページの続き Ｆターム(参考） 5E319 AA03 AA07 AB06 AC03 AC11 BB16 CC12 GG20 5E336 AA04 BB01 BB12 BB15 BC34 CC34 CC58 EE08 GG30 5E338 AA01 AA12 CC01 CD11 EE11 5F044 KK03 KK09 LL07 LL09 MM03 MM25 MM28 NN05

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】ＩＣチップが実装される略四角形状の搭載
    領域と、該搭載領域の各辺に沿って設けられた複数のイ
    ンナーリードとを備えており、 上記ＩＣチップのバンプと上記インナーリードとを接続
    して、該ＩＣチップを上記搭載領域に実装接続するＩＣ
    チップ実装フレキシブル配線基板において、 上記搭載領域の対向する２辺のうち、一方の辺側に設け
    られたインナーリードとバンプとの重畳領域の面積の総
    和と、他方の辺側に設けられたインナーリードとバンプ
    との重畳領域の面積の総和とが、実質的に等しくなるよ
    うに形成されていることを特徴とするＩＣチップ実装フ
    レキシブル配線基板。
  2. 【請求項２】上記一方の辺側に設けられたインナーリー
    ドの幅の総和と、他方の辺側に設けられたインナーリー
    ドの幅の総和とが、実質的に等しくなるように形成され
    ていることを特徴とする請求項１に記載のＩＣチップ実
    装フレキシブル配線基板。
  3. 【請求項３】上記搭載領域の対向する２辺のうち、一方
    の辺側に設けられたインナーリードの本数をＭとし、他
    方の辺側に設けられたインナーリードの本数をＮ（＞
    Ｍ）とした場合に、該一方の辺側に設けられたインナー
    リードとバンプとの重畳領域の面積の総和Ｓ（Ｎ）と、
    他方の辺側に設けられたインナーリードとバンプとの重
    畳領域の面積の総和Ｓ（Ｍ）とが、少なくとも、Ｓ
    （Ｎ）×Ｍ／Ｎ≦Ｓ（Ｍ）＜Ｓ（Ｎ）の関係を満たして
    いることを特徴とする請求項１に記載のＩＣチップ実装
    フレキシブル配線基板。
  4. 【請求項４】上記搭載領域の隣接する２辺のうち、一方
    の辺側に設けられたインナーリードとバンプとの重畳領
    域の面積の総和と、他方の辺側に設けられたインナーリ
    ードとバンプとの重畳領域の面積の総和とが、実質的に
    等しくなるように形成されていることを特徴とする請求
    項１〜３の何れか１項に記載のＩＣチップ実装フレキシ
    ブル配線基板。
  5. 【請求項５】上記インナーリードとバンプとが、異方性
    導電材料を用いて接続されていることを特徴とする請求
    項１〜４の何れか１項に記載のＩＣチップ実装フレキシ
    ブル配線基板。
  6. 【請求項６】上記インナーリードは、上記バンプとの重
    畳領域から上記搭載領域の中央部側へ、５μｍ〜３０μ
    ｍ突出するように形成されていることを特徴とする請求
    項１〜５の何れか１項に記載のＩＣチップ実装フレキシ
    ブル配線基板。
  7. 【請求項７】上記インナーリードは、その幅が接続され
    る上記バンプの幅よりも５μｍ以上細くなるように形成
    されていることを特徴とする請求項１〜６の何れか１項
    に記載のＩＣチップ実装フレキシブル配線基板。
  8. 【請求項８】請求項１〜７の何れか１項に記載のＩＣチ
    ップ実装フレキシブル配線基板を備えていることを特徴
    とする表示装置。
  9. 【請求項９】異方性導電材料を用いてＩＣチップが実装
    される略四角形状の搭載領域と、該搭載領域内に延び出
    した複数のインナーリードとを備えてなり、 上記搭載領域の対向する辺同士の組合せのうち少なくと
    も一方の組合せをなす２辺において、それぞれの辺に対
    応して設けられ、上記異方性導電材料を介してＩＣチッ
    プのバンプと接続されるインナーリードの本数が異なっ
    ているフレキシブル配線基板であって、 上記ＩＣチップの実装時にバンプと重畳するインナーリ
    ード上の領域を、インナーリードの重畳領域とするとき
    に、 上記搭載領域の２辺の一方に対応して設けられたインナ
    ーリードの重畳領域の面積の総和と、他方に対応して設
    けられたインナーリードの重畳領域の面積の総和とが実
    質的に等しくなるように構成されていることを特徴とす
    るフレキシブル配線基板。
  10. 【請求項１０】請求項９に記載のフレキシブル配線基板
    に備えられたインナーリードと、ＩＣチップに形成され
    たバンプとを異方性導電材料を介してそれぞれ接続し、
    上記フレキシブル配線基板の搭載領域にＩＣチップが搭
    載されてなることを特徴とするＩＣチップ実装構造。
  11. 【請求項１１】異方性導電材料を用いてＩＣチップが実
    装される略四角形状の搭載領域と、該搭載領域内に延び
    出した複数のインナーリードとを備えてなり、 上記搭載領域の対向する辺同士の組合せのうち少なくと
    も一方の組合せをなす２辺において、それぞれの辺に対
    応して設けられ、上記異方性導電材料を介してＩＣチッ
    プのバンプと接続されるインナーリードの本数が異なっ
    ているフレキシブル配線基板であって、 上記搭載領域の２辺の一方に対応して設けられたインナ
    ーリードの幅の総和と、他方に対応して設けられたイン
    ナーリードの幅の総和とが実質的に等しくなるように構
    成されていることを特徴とするフレキシブル配線基板。
  12. 【請求項１２】請求項１１に記載のフレキシブル配線基
    板に備えられたインナーリードと、ＩＣチップに形成さ
    れたバンプとを異方性導電材料を介してそれぞれ接続
    し、 上記搭載領域の２辺の一方に対応して設けられたインナ
    ーリードの、バンプとの重畳領域の面積の総和と、他方
    に対応して設けられたインナーリードの、バンプとの重
    畳領域の面積の総和とが実質的に等しくなるように、上
    記フレキシブル配線基板の搭載領域にＩＣチップが搭載
    されてなることを特徴とするＩＣチップ実装構造。
  13. 【請求項１３】ＩＣチップが実装される略四角形状の搭
    載領域の各辺に沿って複数のインナーリードを形成し、
    上記ＩＣチップのバンプと上記インナーリードとを接続
    して、該ＩＣチップを上記搭載領域に実装接続するＩＣ
    チップ実装フレキシブル配線基板のボンディング方法に
    おいて、 上記搭載領域の対向する２辺のうち、一方の辺側に設け
    られたインナーリードとバンプとの重畳領域の面積の総
    和と、他方の辺側に設けられたインナーリードとバンプ
    との重畳領域の面積の総和とが、実質的に等しくなるよ
    うに形成することを特徴とするＩＣチップ実装フレキシ
    ブル配線基板のボンディング方法。
JP2001174778A 2000-07-05 2001-06-08 フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法 Pending JP2002083845A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001174778A JP2002083845A (ja) 2000-07-05 2001-06-08 フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
US09/893,660 US6603071B2 (en) 2000-07-05 2001-06-29 Flexible printed circuit board, integrated circuit chip mounting flexible printed circuit board, display apparatus incorporating, integrated circuit chip mounted structure, and bonding method of integrated circuit chip mounting flexible printed circuit board
KR10-2001-0039676A KR100474627B1 (ko) 2000-07-05 2001-07-04 플렉시블 배선 기판, ｉｃ 칩 실장 플렉시블 배선 기판 및이것을 이용한 표시 장치 및 ｉｃ 칩 실장 구조, ｉｃ 칩실장 플렉시블 배선 기판의 본딩 방법
CNB011227206A CN1182579C (zh) 2000-07-05 2001-07-05 基板、显示装置、基板与ic芯片的安装及安装键合方法
TW090116502A TW507349B (en) 2000-07-05 2001-07-05 Flexible printed circuit board, integrated circuit chip mounting flexible printed circuit board, display apparatus incorporating, integrated circuit chip mounted structure, bonding method of integrated circuit chip mounting flexible printed circuit board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000204297 2000-07-05
JP2000-204297 2000-07-05
JP2001174778A JP2002083845A (ja) 2000-07-05 2001-06-08 フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法

Publications (1)

Publication Number Publication Date
JP2002083845A true JP2002083845A (ja) 2002-03-22

Family

ID=26595463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174778A Pending JP2002083845A (ja) 2000-07-05 2001-06-08 フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法

Country Status (5)

Country Link
US (1) US6603071B2 (ja)
JP (1) JP2002083845A (ja)
KR (1) KR100474627B1 (ja)
CN (1) CN1182579C (ja)
TW (1) TW507349B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033010A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 電子デバイス及びその製造方法並びに半導体装置
JP2009260389A (ja) * 2009-08-05 2009-11-05 Seiko Epson Corp 半導体装置
US8134078B2 (en) 2007-02-27 2012-03-13 Brother Kogyo Kabushiki Kaisha Flexible wiring cable

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치
JP4271435B2 (ja) * 2002-12-09 2009-06-03 シャープ株式会社 半導体装置
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
JP4072493B2 (ja) * 2003-11-14 2008-04-09 Ｎｅｃ液晶テクノロジー株式会社 基板モジュール及び液晶モジュール
JP3846482B2 (ja) * 2004-01-30 2006-11-15 セイコーエプソン株式会社 バンプ付ｉｃ並びにそれを用いた表示装置及び電子機器
EP1562167B1 (en) * 2004-02-04 2018-04-11 LG Display Co., Ltd. Electro-luminescence display
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
US7263891B2 (en) * 2004-05-17 2007-09-04 Denso Corporation Pressure detecting apparatus
JP4244861B2 (ja) * 2004-05-17 2009-03-25 株式会社デンソー 圧力検出装置
CN100437236C (zh) * 2005-10-28 2008-11-26 友达光电股份有限公司 液晶显示面板与其上的线路布局
US20090020316A1 (en) * 2007-07-19 2009-01-22 Chia-Hui Wu Method of manufacturing chip on film and structure thereof
CN100451741C (zh) * 2007-10-16 2009-01-14 华映视讯（吴江）有限公司 Ic芯片安装方法、ic芯片安装架构以及液晶显示器
US8017873B2 (en) * 2008-03-03 2011-09-13 Himax Technologies Limited Built-in method of thermal dissipation layer for driver IC substrate and structure thereof
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
KR100922415B1 (ko) * 2009-06-15 2009-10-16 스템코 주식회사 연성 회로 기판의 제조 방법 및 연성 회로 기판, 반도체 패키지의 제조 방법 및 반도체 패키지
EP2432006A1 (en) * 2009-06-16 2012-03-21 Sharp Kabushiki Kaisha Semiconductor chip and structure for mounting same
TWM385093U (en) * 2010-03-08 2010-07-21 Amazing Microelectronic Corp Package structure and electronic apparatus of the same
JP6085031B2 (ja) * 2014-07-22 2017-02-22 積水化学工業株式会社 接続構造体の製造方法
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
CN108574158B (zh) * 2017-03-14 2020-10-09 群创光电股份有限公司 显示装置及其制造方法
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
CN108847442B (zh) * 2018-06-30 2022-01-25 山东昊润自动化技术有限公司 一种压力芯片封装方法
CN110310570A (zh) * 2019-06-04 2019-10-08 浙江荷清柔性电子技术有限公司 一种柔性显示面板组件及显示装置
CN210167052U (zh) * 2019-08-02 2020-03-20 云谷（固安）科技有限公司 柔性显示屏及显示装置
TWI760737B (zh) * 2020-04-30 2022-04-11 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248533A (ja) * 1988-03-29 1989-10-04 Nec Corp 半導体集積回路
JP2678958B2 (ja) * 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
JPH0697237A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 半導体装置及びその製造方法
JP3207743B2 (ja) 1996-03-22 2001-09-10 シャープ株式会社 フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JP3398005B2 (ja) * 1997-03-10 2003-04-21 株式会社エンプラス フレキシブルプリント配線板
JP2953424B2 (ja) * 1997-03-31 1999-09-27 日本電気株式会社 フェイスダウンボンディング用リードフレーム
JPH10308413A (ja) * 1997-05-07 1998-11-17 Casio Comput Co Ltd 電子部品及び電子部品搭載モジュール
DE19752195A1 (de) * 1997-11-25 1999-06-17 Siemens Ag Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
JP2000022329A (ja) * 1998-06-29 2000-01-21 Toshiba Corp 配線基板および電子ユニットおよび電子部品実装方法
JP3457887B2 (ja) * 1998-07-30 2003-10-20 ホシザキ電機株式会社 食品素材からの有用成分の抽出方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134078B2 (en) 2007-02-27 2012-03-13 Brother Kogyo Kabushiki Kaisha Flexible wiring cable
JP2009033010A (ja) * 2007-07-30 2009-02-12 Seiko Epson Corp 電子デバイス及びその製造方法並びに半導体装置
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP2009260389A (ja) * 2009-08-05 2009-11-05 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
KR20020004866A (ko) 2002-01-16
KR100474627B1 (ko) 2005-03-08
TW507349B (en) 2002-10-21
CN1182579C (zh) 2004-12-29
US20020050381A1 (en) 2002-05-02
CN1331490A (zh) 2002-01-16
US6603071B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
JP2002083845A (ja) フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
US20190182958A1 (en) Mainboard assembly including a package overlying a die directly attached to the mainboard
KR102375126B1 (ko) 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US7425766B2 (en) Film substrate, fabrication method thereof, and image display substrate
US20090108445A1 (en) Substrate structure and semiconductor package using the same
JP2002358026A (ja) 表示モジュール並びにフレキシブル配線板及びフレキシブル配線板の接続方法
US7439611B2 (en) Circuit board with auxiliary wiring configuration to suppress breakage during bonding process
JP2007294724A (ja) 多層回路配線基板及び半導体装置
JP4013071B2 (ja) 半導体装置
US8102664B2 (en) Printed circuit board and method of manufacturing the same
JPH09260579A (ja) フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
JP2001036246A (ja) 配線基板およびこれを用いた多層配線基板
US10085353B2 (en) Solder bridging prevention structures for circuit boards and semiconductor packages
KR102438205B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US7279794B2 (en) Semiconductor device and electronic device, and methods for manufacturing thereof
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
KR102374299B1 (ko) 올인원 칩 온 필름용 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
WO2000049652A1 (fr) Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
US7122909B2 (en) Wiring board, stacked wiring board and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3026205B1 (ja) 電子回路装置及び表示装置
JP2008024941A (ja) 半導体装置
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP4461961B2 (ja) 表示モジュール
CN100390618C (zh) 载具和电接合结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041102