Nothing Special   »   [go: up one dir, main page]

JP4572376B2 - 半導体装置の製造方法および電子デバイスの製造方法 - Google Patents

半導体装置の製造方法および電子デバイスの製造方法 Download PDF

Info

Publication number
JP4572376B2
JP4572376B2 JP2007197174A JP2007197174A JP4572376B2 JP 4572376 B2 JP4572376 B2 JP 4572376B2 JP 2007197174 A JP2007197174 A JP 2007197174A JP 2007197174 A JP2007197174 A JP 2007197174A JP 4572376 B2 JP4572376 B2 JP 4572376B2
Authority
JP
Japan
Prior art keywords
resin layer
wirings
semiconductor device
region
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007197174A
Other languages
English (en)
Other versions
JP2009033010A (ja
Inventor
秀一 田中
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007197174A priority Critical patent/JP4572376B2/ja
Priority to US12/181,536 priority patent/US7830007B2/en
Priority to CN2008101301496A priority patent/CN101359638B/zh
Priority to CN2010105262820A priority patent/CN102054791A/zh
Publication of JP2009033010A publication Critical patent/JP2009033010A/ja
Priority to US12/897,173 priority patent/US8183693B2/en
Application granted granted Critical
Publication of JP4572376B2 publication Critical patent/JP4572376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、電子デバイス及びその製造方法並びに半導体装置に関する。
特許文献１には、半導体チップの能動面に樹脂層を設け、能動面の電極から樹脂層上に配線を設けて、突起電極を形成することが開示されている。これによれば、樹脂層によって応力を緩和できるとともに、突起電極を電極とは異なるピッチ（中心間距離）及び配列で並べることが可能である。特許文献２には、突起電極を有する半導体装置を、接着剤を使用して回路基板に実装することが開示されている。実装されると、突起電極の樹脂層は、半導体チップと回路基板の間で圧縮され、その弾力性によって突起電極の配線が回路基板の配線に圧接する。
特許文献１の技術を液晶ドライバのように入力端子と出力端子の数が大きく異なっている半導体装置に適用して、特許文献２に示すように、液晶パネルに実装することが考えられる。しかし、その場合、入力側と出力側において突起電極の数が大きく異なるため、数の少ない側に配列された樹脂層が大きくつぶれ、数の多い側に配列された樹脂層がつぶれにくくなる。このため、数の多い側の樹脂層が所望の弾性力を発揮するように設定すると、数の少ない側の樹脂層が過剰につぶれてしまうという問題があった。
特開平２−２７２７３７号公報 特許第２７４４４７６号公報
本発明は、樹脂層上に配線が形成されてなる端子を有する半導体装置において、一対の領域それぞれに配列された端子の数が異なる場合であっても、樹脂層のつぶれる量の差を小さくすることを目的とする。
（１）本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
前記集積回路に電気的に接続されるように前記半導体基板に形成された、複数の第１の電極及び複数の第２の電極と、
前記半導体基板の面の、中心を通る直線によって２分割された第１及び第２の領域のうち前記第１の領域に配置された少なくとも１つの第１の樹脂層と、
前記第２の領域に配置された少なくとも１つの第２の樹脂層と、
前記複数の第１の電極上から前記第１の樹脂層上に至るように形成された、複数でｎ１個の第１の配線と、
前記複数の第２の電極上から前記第２の樹脂層上に至るように形成された、複数でｎ２個（ｎ２＜ｎ１）の第２の配線と、
を有し、
前記第１の樹脂層と前記第２の樹脂層は、同じ材料からなり、同じ幅を以て長手方向に延びる形状をなし、
それぞれの前記第１の配線は、前記第１の樹脂層の長手軸に交差するように延び、前記第１の樹脂層上で第１の幅Ｗ１を有し、
それぞれの前記第２の配線は、前記第２の樹脂層の長手軸に交差するように延び、前記第２の樹脂層上で第２の幅Ｗ２（Ｗ１＜Ｗ２）を有し、
Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有する。本発明によれば、第１の樹脂層及び複数の第１の配線からなる端子の数（ｎ１）が、第２の樹脂層及び複数の第２の配線からなる端子の数（ｎ２）よりも多くなっているが、第１の幅Ｗ１が第２の幅Ｗ２よりも小さく、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有するので、第１及び第２の樹脂層のつぶれる量の差を小さくすることができる。
（２）この半導体装置において、
前記複数の第１の配線は、隣同士の間隔をあけて前記第１の樹脂層の、前記半導体基板とは反対を向く上面に形成され、
前記複数の第２の配線は、隣同士の間隔をあけて前記第２の樹脂層の、前記半導体基板とは反対を向く上面に形成され、
前記第１の樹脂層の前記上面は、隣同士の前記第１の配線の間の領域が、前記第１の配線の直下の領域よりも、前記半導体基板に近くなるように形成され、
前記第２の樹脂層の前記上面は、隣同士の前記第２の配線の間の領域が、前記第２の配線の直下の領域よりも、前記半導体基板に近くなるように形成されていてもよい。
（３）この半導体装置において、
前記第１の樹脂層は、前記上面よりも下面が広くなるように形成され、
前記第２の樹脂層は、前記上面よりも下面が広くなるように形成されていてもよい。
（４）この半導体装置において、
前記半導体基板は矩形をなし、
前記第１の樹脂層は、前記矩形の全辺のうち第１の辺に最も近い位置に配置され、
前記第２の樹脂層は、前記矩形の全辺のうち前記第１の辺に対向する第２の辺に最も近い位置に配置されていてもよい。
（５）本発明に係る電子デバイスは、
半導体装置であって、
集積回路が形成された半導体基板と、
前記集積回路に電気的に接続されるように前記半導体基板に形成された、複数の第１の電極及び複数の第２の電極と、
前記半導体基板の面の、中心を通る直線によって２分割された第１及び第２の領域のうち前記第１の領域に配置された少なくとも１つの第１の樹脂層と、
前記第２の領域に配置された少なくとも１つの第２の樹脂層と、
前記複数の第１の電極上から前記第１の樹脂層上に至るように形成された、複数でｎ１個の第１の配線と、
前記複数の第２の電極上から前記第２の樹脂層上に至るように形成された、複数でｎ２個（ｎ２＜ｎ１）の第２の配線と、
を有し、
前記第１の樹脂層と前記第２の樹脂層は、同じ材料からなり、同じ幅を以て長手方向に延びる形状をなし、
それぞれの前記第１の配線は、前記第１の樹脂層の長手軸に交差するように延び、前記第１の樹脂層上で第１の幅Ｗ１を有し、
それぞれの前記第２の配線は、前記第２の樹脂層の長手軸に交差するように延び、前記第２の樹脂層上で第２の幅Ｗ２（Ｗ１＜Ｗ２）を有し、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有する半導体装置と、
前記半導体装置が搭載され、前記複数の第１の配線及び前記複数の第２の配線と対向して電気的に接続する配線パターンが形成された回路基板と、
前記半導体装置と前記回路基板の間に介在する接着剤と、
を有する。本発明によれば、第１の樹脂層及び複数の第１の配線からなる端子の数（ｎ１）が、第２の樹脂層及び複数の第２の配線からなる端子の数（ｎ２）よりも多くなっているが、第１の幅Ｗ１が第２の幅Ｗ２よりも小さく、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有するので、第１及び第２の樹脂層のつぶれる量の差を小さくすることができる。
（６）この電子デバイスにおいて、
前記第１の樹脂層及び前記第２の樹脂層は、前記半導体装置及び前記回路基板の対向方向に圧縮された状態で配置されていてもよい。
（７）この電子デバイスにおいて、
前記複数の第１の配線は、隣同士の間隔をあけて前記第１の樹脂層の、前記半導体基板とは反対を向く上面に形成され、
前記複数の第２の配線は、隣同士の間隔をあけて前記第２の樹脂層の、前記半導体基板とは反対を向く上面に形成され、
前記第１の樹脂層の前記上面は、隣同士の前記第１の配線の間の領域が、前記第１の配線の直下の領域よりも、前記半導体基板に近くなるように形成され、
前記第２の樹脂層の前記上面は、隣同士の前記第２の配線の間の領域が、前記第２の配線の直下の領域よりも、前記半導体基板に近くなるように形成され、
隣同士の前記第１の配線の間の前記領域及び隣同士の前記第２の配線の間の前記領域は、前記回路基板に接触しなくてもよい。
（８）本発明に係る電子デバイスの製造方法は、
半導体装置であって、
集積回路が形成された半導体基板と、
前記集積回路に電気的に接続されるように前記半導体基板に形成された、複数の第１の電極及び複数の第２の電極と、
前記半導体基板の面の、中心を通る直線によって２分割された第１及び第２の領域のうち前記第１の領域に配置された少なくとも１つの第１の樹脂層と、
前記第２の領域に配置された少なくとも１つの第２の樹脂層と、
前記複数の第１の電極上から前記第１の樹脂層上に至るように形成された、複数でｎ１個の第１の配線と、
前記複数の第２の電極上から前記第２の樹脂層上に至るように形成された、複数でｎ２個（ｎ２＜ｎ１）の第２の配線と、
を有し、
前記第１の樹脂層と前記第２の樹脂層は、同じ材料からなり、同じ幅を以て長手方向に延びる形状をなし、
それぞれの前記第１の配線は、前記第１の樹脂層の長手軸に交差するように延び、前記第１の樹脂層上で第１の幅Ｗ１を有し、
それぞれの前記第２の配線は、前記第２の樹脂層の長手軸に交差するように延び、前記第２の樹脂層上で第２の幅Ｗ２（Ｗ１＜Ｗ２）を有し、
Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有する半導体装置を、配線パターンが形成された回路基板に搭載し、前記複数の第１の配線及び前記複数の第２の配線と前記配線パターンを対向させて電気的に接続する工程と、
前記半導体装置と前記回路基板を接着剤で接着する工程と、
を有する。本発明によれば、第１の樹脂層及び複数の第１の配線からなる端子の数（ｎ１）が、第２の樹脂層及び複数の第２の配線からなる端子の数（ｎ２）よりも多くなっているが、第１の幅Ｗ１が第２の幅Ｗ２よりも小さく、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有するので、第１及び第２の樹脂層のつぶれる量の差を小さくすることができる。
（９）この電子デバイスの製造方法において、
前記半導体装置を前記回路基板に搭載するときに、前記第１の樹脂層及び前記第２の樹脂層を、前記半導体装置及び前記回路基板の対向方向に圧縮し、
前記接着剤で接着する工程で、前記第１の樹脂層及び前記第２の樹脂層が圧縮された状態で、前記接着剤を硬化させてもよい。
図１は、本発明の第１の実施の形態に係る半導体装置を示す平面図である。図２は、図１に示す半導体装置のII-II線断面図であり、図３は、図１に示す半導体装置のIII-III線断面図であり、図４は、図１に示す半導体装置のIV-IV線断面図である。
半導体装置は、半導体基板１０を有する。半導体基板１０は、それが半導体チップであれば矩形の面を有しており、それが半導体ウエハであれば半導体チップとなる各領域が矩形の面である。半導体基板１０（１つの半導体チップ又は半導体チップとなる各領域）には、集積回路１２（トランジスタ等）が形成されている。半導体基板１０には、集積回路１２に電気的に接続されるように、複数の第１の電極１４及び複数の第２の電極１６が形成されている。複数の第１の電極１４は、１列又は複数列（平行な複数列）に並んでいる。複数の第２の電極１６は、１列又は複数列（平行な複数列）に並んでいる。複数の第１の電極１４の列と、複数の第２の電極１６の列は、間隔をあけて平行に並んでいる。複数の第１の電極１４は、半導体基板１０の矩形の面の第１の辺に沿って（平行に）並んでおり、複数の第２の電極１６は、半導体基板１０の矩形の面の第２の辺（第１の辺に対向する辺又は第１の辺とは反対側の辺）に沿って（平行に）並んでいる。第１及び第２の電極１４，１６は、内部配線（図示せず）を介して集積回路１２に電気的に接続されている。
半導体基板１０には、第１及び第２の電極１４，１６のそれぞれの少なくとも一部が露出する様にパッシベーション膜１８が形成されている。パッシベーション膜１８は、例えば、ＳｉＯ２やＳｉＮ等の無機材料のみで形成されていてもよい。パッシベーション膜１８は、集積回路１２の上方に形成されている。
半導体基板１０には、少なくとも１つの第１の樹脂層２０が設けられ、少なくとも１つの第２の樹脂層２２が設けられている。少なくとも１つの第１の樹脂層２０は、半導体基板１０の面（矩形の面）の、中心を通る直線Ｌによって２分割された第１及び第２の領域２４，２６のうち第１の領域２４に配置されている。少なくとも１つの第２の樹脂層２２は、第２の領域２６に配置されている。なお、直線Ｌは、矩形の面の辺（矩形が長方形である場合は長辺）に平行である。
第１の樹脂層２０と第２の樹脂層２２は、同じ幅を以て長手方向に延びる形状をなしている。第１の樹脂層２０は、上面よりも下面が広くなるように、末広がりの形状になっている。第２の樹脂層２２も、上面よりも下面広くなるように、末広がりの形状になっている。第１の樹脂層２０は、矩形の面の全辺のうち第１の辺（長辺）に最も近い位置に配置されている。第２の樹脂層２２は、矩形の面の全辺のうち第１の辺に対向する第２の辺（長辺）に最も近い位置に配置されている。
第１の樹脂層２０と第２の樹脂層２２は、同じ材料からなる。その材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、フェノール系樹脂等の樹脂を用いてもよい。
半導体基板１０には、複数でｎ１個の第１の配線２８が形成されている。複数の第１の配線２８は、複数の第１の電極１４上から第１の樹脂層２０上に至るように形成されている。複数の第１の配線２８は、隣同士の間隔をあけて第１の樹脂層２０の、半導体基板１０とは反対を向く上面に形成されている。それぞれの第１の配線２８は、第１の樹脂層２０の長手軸に交差するように延び、第１の樹脂層２０上で第１の幅Ｗ１を有する。
半導体基板１０には、複数でｎ２個（ｎ２＜ｎ１）の第２の配線３０が形成されている。複数の第２の配線３０は、複数の第２の電極１６上から第２の樹脂層２２上に至るように形成されている。複数の第２の配線３０は、隣同士の間隔をあけて第２の樹脂層２２の、半導体基板１０とは反対を向く上面に形成されている。それぞれの第２の配線３０は、第２の樹脂層２２の長手軸に交差するように延び、第２の樹脂層２２上で第２の幅Ｗ２（Ｗ１＜Ｗ２）を有する。また、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係が成立している。
第１及び第２の配線２８，３０は、第１又は第２の電極１４，１６上から、パッシベーション膜１８上を通って、第１又は第２の樹脂層２０，２２上に至る。第１及び第２の配線２８，３０と第１又は第２の電極１４，１６は直接接触していてもよいし、両者間に導電膜（図示せず）が介在していてもよい。第１及び第２の配線２８，３０は、第１又は第２の樹脂層２０，２２の、第１又は第２の電極１４，１６とは反対側の端部を越えて、パッシベーション膜１８上に至るように形成されている。
図３に示すように、第１の樹脂層２０の上面は、隣同士の第１の配線２８の間の領域が、第１の配線２８の直下の領域よりも、半導体基板１０に近くなるように形成されている。図４に示すように、第２の樹脂層２２の上面は、隣同士の第２の配線３０の間の領域が、第２の配線３０の直下の領域よりも、半導体基板１０に近くなるように形成されている。すなわち、第１及び第２の樹脂層２０，２２の上面は、第１又は第２の配線２８，３０とオーバーラップする領域よりも、これらとオーバーラップしない領域が低くなるように形成されている。こうすることで、第１及び第２の配線２８，３０の外部端子となる部分を高くして電気的な接続を図りやすくすることができる。この形状は、第１及び第２の樹脂層２０，２２上に第１及び第２の配線２８，３０を形成した後に、第１の樹脂層２０の隣り合う第１の配線２８間の部分をエッチングし、第２の樹脂層２２の隣り合う第２の配線３０間の部分をエッチングして得られる。
図５（Ａ）〜図５（Ｃ）は、本発明の実施の形態に係る電子デバイスの製造方法を説明する図である。なお、図５（Ａ）に示す半導体装置は図１のII-II線断面（図２）に対応し、図５（Ｂ）に示す半導体装置は図１のIII-III線断面（図３）に対応し、図５（Ｃ）に示す半導体装置は図１のIV-IV線断面（図４）に対応する。
本実施の形態では、上述した半導体装置を、熱硬化性の接着剤３２を介して、配線パターン３４を有する回路基板３６上に配置する。半導体装置を、配線パターン３４が形成された回路基板３６に搭載する。半導体装置は、第１及び第２の樹脂層２０，２２上の第１及び第２の配線２８，３０が配線パターン３４に対向するように配置する。複数の第１の配線２８及び複数の第２の配線３０と配線パターン３４を電気的に接続する。回路基板３６は、液晶パネル又は有機ＥＬパネルであってもよい。配線パターン３４を支持する基板はガラス又は樹脂のいずれであってもよい。接着剤３２に導電粒子が分散されてなる異方性導電材料を使用してもよい。
半導体装置を回路基板３６に搭載するときに、第１の樹脂層２０及び第２の樹脂層２２を、半導体装置及び回路基板３６の対向方向に圧縮する。あるいは、半導体装置及び回路基板３６の間に押圧力を加える。加えられる押圧力は、第１及び第２の樹脂層２０，２２上の第１及び第２の配線２８，３０が配線パターン３４に電気的に接続するが、第１の樹脂層２０上の隣り合う第１の配線２８間の部分（その表面）が回路基板３６に接触せず、第２の樹脂層２２上の隣り合う第２の配線３０間の部分（その表面）が回路基板３６に接触しない程度にとどめる。こうすることで、第１及び第２の樹脂層２０，２２上の第１又は第２の配線２８，３０とオーバーラップする面（接触する面）は抗力を受けるが、第１又は第２の配線２８，３０とオーバーラップしていない面（接触しない面）は抗力を受けない。したがって、抗力を受ける面積が小さくなるので、集積回路１２の、外力によって影響を受ける領域が小さくなる。また、第１の樹脂層２０の隣り合う第１の配線２８間の部分及び第２の樹脂層２２の隣り合う第２の配線３０間の部分上に接着剤３２を配置する。そして、熱によって、接着剤３２を硬化収縮させる。半導体装置と回路基板３６を接着剤３２で接着する。接着剤３２が硬化するまで押圧力を加えたまま維持する。接着剤３２が硬化したら押圧力を解除する。接着剤３２で接着する工程で、第１の樹脂層２０及び第２の樹脂層２２が圧縮された状態で、接着剤３２を硬化させる。こうして、電子デバイスを製造する。
本実施の形態では、第１の樹脂層２０及び複数の第１の配線２８からなる端子の数（ｎ１）が、第２の樹脂層２２及び複数の第２の配線３０からなる端子の数（ｎ２）よりも多くなっているが、第１の幅Ｗ１が第２の幅Ｗ２よりも小さく、Ｗ１×ｎ１＝Ｗ２×ｎ２の関係を有するので、第１及び第２の樹脂層２０，２２のつぶれる量の差を小さくする（計算上は０にする）ことができる。
図６（Ａ）〜図６（Ｃ）は、本発明の実施の形態に係る電子デバイスを説明する図である。なお、図６（Ａ）に示す半導体装置は図１のII-II線断面（図２）に対応し、図６（Ｂ）に示す半導体装置は図１のIII-III線断面（図３）に対応し、図６（Ｃ）に示す半導体装置は図１のIV-IV線断面（図４）に対応する。
電子デバイスは、上述した半導体装置と、上述した回路基板３６と、を有する。半導体基板１０と回路基板３６の間には、硬化した接着剤３２が介在する。第１の樹脂層２０及び第２の樹脂層２２は、半導体装置及び回路基板３６の対向方向に圧縮された状態で配置されている。接着剤３２は、硬化時の収縮による残存ストレスを内在している。隣同士の第１の配線２８の間の領域及び隣同士の第２の配線３０の間の領域は、回路基板３６に接触しない。第１の樹脂層２０上の隣り合う第１の配線２８間の部分と回路基板３６との間に接着剤３２の一部が配置され、第２の樹脂層２２上の隣り合う第２の配線３０間の部分と回路基板３６との間に接着剤３２の一部が配置されている。
図７は、本発明の第２の実施の形態に係る半導体装置を示す図である。この実施の形態では、半導体基板１１０の面（矩形の面）の、中心を通る直線Ｌ２によって２分割された第１及び第２の領域１２４，１２６のうち第１の領域１２４に、複数（図７では２つ）の第１の樹脂層１２０が平行に配置されている。また、複数の第１の電極１１４が、平行な複数列（図７では２列）で並べられている。第１の電極１１４は、第１の領域１２４にある必要はない。第１の樹脂層１２０の数と第１の電極１１４の列数とは、図７に示すように同じであってもよいし、一方が他方よりも少なくてもよい。少なくとも１列の第１の電極１１４は、隣同士の第１の樹脂層１２０の間に位置している。変形例として、隣同士の第１の樹脂層１２０の間を避けて全ての第１の電極１１４を配置してもよい。少なくとも１列の第１の電極１１４は、第２の領域１２６に配置されてもよい。複数でｎ１個の第１の配線１２８は、複数列（図７では２列）で配置されている。第１の電極１１４の数と第１の配線１２８の数とは、図７に示すように同じであってもよいし、異なっていてもよい。第２の領域１２６、第２の電極１１６及び第２の配線１３０についても、上述した第１の領域１２４、第１の電極１１４及び第１の配線１２８の説明を適用することができる。また、その他の内容は、上述した第１の実施の形態の説明が該当する。１つの第１の配線１２８が、１つの第１の電極１１４から複数の第１の樹脂層１２０上に至るように形成されていてもよい。このことは第２の配線１３０にも適用可能である。
電子デバイスは、表示デバイス（パネルモジュール）であってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。図８には、表示デバイスとして構成された電子デバイス１０００を示す。電子デバイス１０００に使用される半導体装置１は、表示デバイスを制御するドライバＩＣである。また、電子デバイス１０００を有する電子機器として、図９にはノート型パーソナルコンピュータ２０００を、図１０には携帯電話３０００を、それぞれ示す。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。例えば、第１及び第２の配線２８，３０の他に、第１又は第２の電極１４，１６のいずれにも接続されない配線（図示せず）が形成されていてもよい。
図１は、本発明の第１の実施の形態に係る半導体装置を示す平面図である。 図２は、図１に示す半導体装置のII-II線断面図である。 図３は、図１に示す半導体装置のIII-III線断面図である。 図４は、図１に示す半導体装置のIV-IV線断面図である。 図５（Ａ）〜図５（Ｃ）は、本発明の実施の形態に係る電子デバイスの製造方法を説明する図である。 図６（Ａ）〜図６（Ｃ）は、本発明の実施の形態に係る電子デバイスを説明する図である。 図７は、本発明の第２の実施の形態に係る半導体装置を示す平面図である。 図８は、本発明の実施の形態に係る半導体装置を使用した電子デバイスを説明する図である。 図９は、本発明の実施の形態に係る半導体装置を使用した電子デバイスを説明する図である。 図１０は、本発明の実施の形態に係る半導体装置を使用した電子デバイスを説明する図である。
符号の説明
１０…半導体基板、 １２…集積回路、 １４…第１の電極、 １６…第２の電極、 １８…パッシベーション膜、 ２０…第１の樹脂層、 ２２…第２の樹脂層、 ２４…第１の領域、 ２６…第２の領域、 ２８…第１の配線、 ３０…第２の配線、 ３２…接着剤、 ３４…配線パターン、 ３６…回路基板、 １１０…半導体基板、 １１４…第１の電極、 １２０…第１の樹脂層、 １２４…第１の領域、 １２６…第２の領域、 １２８…第１の配線、 １３０…第２の配線

Claims (2)

  1. 複数の第１の電極及び複数の第２の電極が形成された矩形の面を有する半導体基板の前記面上の領域であり前記面の中心を通る直線を境界とする第１及び第２の領域のうち前記第１の領域に前記矩形の長手方向に延びる形状をなす第１の樹脂突起を配置する工程と、
    前記第２の領域に前記第１の樹脂突起と同じ材料からなり同じ幅を以て前記長手方向に延びる形状をなす第２の樹脂突起を配置する工程と、
    複数の前記第１の電極上から前記第１の樹脂突起上に至るようにして、第１の幅Ｗ １ を有する第１の配線をｎ １ 個形成する工程と、
    複数の前記第２の電極上から前記第２の樹脂突起上に至るようにして、第２の幅Ｗ ２ （Ｗ １ ＜Ｗ ２ ）を有する第２の配線をｎ ２ （ｎ ２ ＜ｎ １ ）個形成する工程と、
    前記第１の樹脂突起のうち隣り合う前記第１の配線の間の部分をエッチングする工程と、
    前記第２の樹脂突起のうち隣り合う前記第２の配線の間の部分をエッチングする工程と、
    を含み、
    前記第１の幅Ｗ １ 及び前記第２の幅Ｗ ２ は、Ｗ １ ×ｎ １ ＝Ｗ ２ ×ｎ ２ の関係を有し、
    前記第１の電極は、前記第１の領域及び前記第２の領域に形成されており、
    前記第２の電極は、前記第２の領域に形成されていることを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法により製造された半導体装置を配線パターンが形成された回路基板に搭載してなる電子デバイスの製造方法であって、
    前記半導体装置を前記回路基板に搭載するときに、前記第１の樹脂突起及び前記第２の樹脂突起を前記半導体装置及び前記回路基板の対向方向に圧縮し、
    前記第１の樹脂突起及び前記第２の樹脂突起が圧縮された状態で、前記半導体装置と前記回路基板とを接着することを特徴とする電子デバイスの製造方法。
JP2007197174A 2007-07-30 2007-07-30 半導体装置の製造方法および電子デバイスの製造方法 Expired - Fee Related JP4572376B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007197174A JP4572376B2 (ja) 2007-07-30 2007-07-30 半導体装置の製造方法および電子デバイスの製造方法
US12/181,536 US7830007B2 (en) 2007-07-30 2008-07-29 Electronic device, method of producing the same, and semiconductor device
CN2008101301496A CN101359638B (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置
CN2010105262820A CN102054791A (zh) 2007-07-30 2008-07-30 电子设备及其制造方法和半导体装置
US12/897,173 US8183693B2 (en) 2007-07-30 2010-10-04 Electronic device, method of producing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007197174A JP4572376B2 (ja) 2007-07-30 2007-07-30 半導体装置の製造方法および電子デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009182121A Division JP5105103B2 (ja) 2009-08-05 2009-08-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2009033010A JP2009033010A (ja) 2009-02-12
JP4572376B2 true JP4572376B2 (ja) 2010-11-04

Family

ID=40332035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007197174A Expired - Fee Related JP4572376B2 (ja) 2007-07-30 2007-07-30 半導体装置の製造方法および電子デバイスの製造方法

Country Status (3)

Country Link
US (2) US7830007B2 (ja)
JP (1) JP4572376B2 (ja)
CN (2) CN102054791A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5464338B2 (ja) * 2009-11-11 2014-04-09 セイコーエプソン株式会社 半導体装置、電子モジュール及びそれらの製造方法
JP6729188B2 (ja) 2016-08-31 2020-07-22 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、液体噴射装置、及び、接合構造体の製造方法
JP6805690B2 (ja) * 2016-09-30 2020-12-23 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、及び、ｍｅｍｓデバイスの製造方法
JP7077584B2 (ja) * 2017-11-15 2022-05-31 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体吐出ヘッド、および液体吐出装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP2003338524A (ja) * 2002-05-21 2003-11-28 Matsushita Electric Ind Co Ltd 電子部品および電子部品実装体
JP2007027307A (ja) * 2005-07-14 2007-02-01 Seiko Epson Corp 電子基板とその製造方法及び電気光学装置並びに電子機器
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JP2744476B2 (ja) 1989-07-31 1998-04-28 松下電器産業株式会社 半導体装置およびその製造方法
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JP3430916B2 (ja) 1998-04-17 2003-07-28 松下電器産業株式会社 半導体装置の製造方法
TW381309B (en) 1998-09-19 2000-02-01 United Microelectronics Corp Manufacturing method for gates
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3596864B2 (ja) * 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP3760282B2 (ja) 2001-09-05 2006-03-29 株式会社日立製作所 液晶表示装置
US6888256B2 (en) * 2001-10-31 2005-05-03 Infineon Technologies Ag Compliant relief wafer level packaging
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP3873986B2 (ja) * 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP2006227323A (ja) 2005-02-17 2006-08-31 Sharp Corp 液晶表示装置及び液晶パネルの製造方法
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) * 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4968424B2 (ja) 2005-08-03 2012-07-04 セイコーエプソン株式会社 半導体装置
JP4235835B2 (ja) * 2005-08-08 2009-03-11 セイコーエプソン株式会社 半導体装置
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
JP2007081039A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体装置
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
JP2007187777A (ja) 2006-01-12 2007-07-26 Epson Imaging Devices Corp 電気光学装置、半導体装置、電気光学装置の製造方法及び電子機器
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7753140B2 (en) * 2007-03-07 2010-07-13 Barbera James S Auger boring machine with included pilot tube steering mechanism and method of use
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4352279B2 (ja) * 2007-08-21 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083845A (ja) * 2000-07-05 2002-03-22 Sharp Corp フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法
JP2003338524A (ja) * 2002-05-21 2003-11-28 Matsushita Electric Ind Co Ltd 電子部品および電子部品実装体
JP2007027307A (ja) * 2005-07-14 2007-02-01 Seiko Epson Corp 電子基板とその製造方法及び電気光学装置並びに電子機器
JP2007048971A (ja) * 2005-08-10 2007-02-22 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101359638A (zh) 2009-02-04
CN102054791A (zh) 2011-05-11
US20090032944A1 (en) 2009-02-05
JP2009033010A (ja) 2009-02-12
US7830007B2 (en) 2010-11-09
US8183693B2 (en) 2012-05-22
CN101359638B (zh) 2010-12-15
US20110018110A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
JP4572376B2 (ja) 半導体装置の製造方法および電子デバイスの製造方法
JP4235835B2 (ja) 半導体装置
US6965164B2 (en) Electronic device and method of manufacturing the same
JP4645832B2 (ja) 半導体装置及びその製造方法
JP5105103B2 (ja) 半導体装置
US20070023903A1 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP4554983B2 (ja) 液晶表示装置
US20080224331A1 (en) Electronic device and method for manufacturing the same
JP4273347B2 (ja) 半導体装置
US8183690B2 (en) Electronic device
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
JP5077540B2 (ja) 半導体装置の製造方法
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP4924831B2 (ja) 半導体装置及び電子デバイス
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP5217299B2 (ja) 半導体装置および電子デバイス
JP2009043830A (ja) 半導体装置
WO2012117959A1 (ja) 半導体素子および表示パネル
JP4720992B2 (ja) 半導体装置
JP2009049189A (ja) 電子デバイス
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP5019060B2 (ja) 半導体装置の製造方法
JP3687674B2 (ja) 半導体装置、半導体チップ、電子モジュール並びに電子機器
JP2010010362A (ja) 半導体装置、半導体素子及び半導体装置を備えた電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

R150 Certificate of patent or registration of utility model

Ref document number: 4572376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees