JP4271435B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4271435B2 JP4271435B2 JP2002357089A JP2002357089A JP4271435B2 JP 4271435 B2 JP4271435 B2 JP 4271435B2 JP 2002357089 A JP2002357089 A JP 2002357089A JP 2002357089 A JP2002357089 A JP 2002357089A JP 4271435 B2 JP4271435 B2 JP 4271435B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- lead
- protruding electrode
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 191
- 230000002093 peripheral effect Effects 0.000 claims description 237
- 239000000758 substrate Substances 0.000 claims description 44
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 23
- 239000011295 pitch Substances 0.000 description 157
- 239000010408 film Substances 0.000 description 49
- 238000005304 joining Methods 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 239000011889 copper foil Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013310 covalent-organic framework Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、詳細には、ファインピッチ化されたインナーリードを有する半導体装置に関するものである。
【０００２】
【従来の技術】
液晶ドライバ用のパッケージとして、ＬＳＩ等からなる半導体チップをフィルム基板上に搭載してなるＣＯＦ（Chip On Film）が使用される。ＣＯＦの場合、半導体チップの周縁部に、所定の配列ピッチにて、突起電極が設置されている。そして、この突起電極は、上記半導体チップと上記フィルム基板とを接続するための上記フィルム基板上のインナーリードに接合している。すなわち、図９（ａ）に示すように、半導体チップ１６上に突起電極１８が設けられ、該突起電極１８と、図示しないフィルム基板に支持されたインナーリード１０とが接続される。インナーリード１０は、図９（ｂ）に示すように、半導体チップ１６の端辺であるエッジから突起電極１８まで直線的に配設されて、突起電極１８に接合している。
【０００３】
近年、微細加工技術の発達に伴って、半導体チップ１６の入出力端子を外部配線へ接続するために、突起電極数の増加による多出力化が進められている。また、半導体装置の小型化等の点から半導体チップ１６の縮小化が進められている。このような多出力化や半導体チップ１６の縮小化を実現するためには、半導体チップ１６上の突起電極１８のファインピッチ化を進める必要がある。
【０００４】
具体的には、図１０（ａ）に示すように、半導体チップ１６の周縁部に一列に並んで形成されている突起電極１９を高密度に配置して、ファインピッチ化を図っている。このように、突起電極１９を高密度に配置するためには、図１０（ｂ）に示すように、突起電極１９間の間隔を狭くする、あるいは、突起電極１９の幅を小さくする必要が生じる。
【０００５】
しかしながら、突起電極１９間の間隔や突起電極１９の幅を小さくすると、突起電極１９とインナーリード１１とを接合する際のボンディング精度が低下してしまうという問題が生じる。つまり、半導体チップ１６上の突起電極１９とフィルム基板上のインナーリード１１とは、加熱圧着によって接合される。このとき、加熱圧着部分にて、有機物からなるフィルム基板が熱膨張して１０〜２０μｍ程度の伸びが生じ、フィルム基板上のインナーリード１１の位置にばらつきが生じる。そのため、半導体チップ１６上に形成された突起電極１９の形成位置に対応するように形成されたフィルム基板上のインナーリード１１が、熱膨張によって、上記突起電極１９の形成位置からずれてしまうことがある。
【０００６】
上記熱膨張によるインナーリード１１と半導体チップ１６上の突起電極１９の加熱圧着時の位置ずれは、半導体チップ１６が長方形型である場合には、特に長辺側の半導体チップ１６の端部の突起電極１９で発生し、中央部の突起電極１９では発生しない。これは、フィルム基板の熱膨張が半導体チップ１６の端部に行くほど累積して大きくなるためである。
【０００７】
上記のようなインナーリード１１の位置のずれは、突起電極１９とインナーリード１１との接合におけるボンディング精度を低下させる原因となる。すなわち、上記インナーリード１１の位置のずれにより、加熱圧着による接合に際して、インナーリード１１が接合されるべき突起電極１９以外の突起電極に接触して、ショートやリーク不良を招くことになる。
【０００８】
このような理由から、突起電極１９間の間隔や突起電極１９の幅を小さくすることには限界があり、従って、インナーリード１１のファインピッチ化にも限界がある。具体的には、現在量産されている図１０（ａ）に示すＣＯＦでは、図１０（ｂ）に示すように、突起電極１９の幅ｗ10は２５μｍであり、突起電極１９間の距離ｄ10が１５μｍとなっている。これにより、突起電極１９の配列ピッチｍ 10 は４０μｍとなる。つまり、現在のボンディング精度では、上記ＣＯＦのインナーリードのピッチｐ 10 は４０μｍ程度に留まることになる。このように、図１０（ａ）に示すＣＯＦでは、上記した突起電極１９間の間隔を縮小することや、突起電極１９の幅を縮小することによって、ショートやリーク不良の生じる可能性があり、さらなるファインピッチ化を図ることは困難となっている。
【０００９】
そこで、ファインピッチ化を図る他の手法として、図１１（ａ）に示すように、半導体チップ１６の周縁部に、千鳥状に突起電極１７ａ・１７ｂを配置する技術が提案されている（例えば、特許文献１・２等）。このように、千鳥状に突起電極１７ａ・１７ｂを配置した場合には、外周側に位置する突起電極（以下、外周側突起電極と記載する）１７ａは、図９（ａ）（ｂ）に基づいて説明したように、半導体チップ１６のエッジから直線的に配置されるインナーリード１２ａに接合される。また、内周側に位置する突起電極（以下、内周側突起電極と記載する）１７ｂには、半導体チップ１６のエッジから外周側突起電極１７ａの間を通って、１本のインナーリード１２ｂが配置される。
【００１０】
このとき、外周側突起電極１７ａ間には、図１１（ｂ）に示すように、内周側突起電極１７ｂに接合されるインナーリード１２ｂが外周側突起電極１７ａに接触しないように、所定のスペースが設けられる。また、内周側突起電極１７ｂは、外周側突起電極１７ａ間を通るインナーリード１２ｂと直線的に接合されるように配置される。
【００１１】
このように、外周側突起電極１７ａ間に、インナーリード１２ｂを配置するためのスペースが確保されるために、外周側突起電極１７ａの配列ピッチは、図１０（ａ）に示すＣＯＦの突起電極１９の配列ピッチよりも小さくなる。しかしながら、図１１（ａ）に示すＣＯＦでは、突起電極１７ａ・１７ｂが千鳥状に配置されているので、半導体チップ１６上には、図１０（ａ）に示すＣＯＦと同様に、高密度に突起電極１７ａ・１７ｂを配置することができる。
【００１２】
【特許文献１】
特開平７−３３５６９２号公報（平成７（１９９５）年１２月２２日公開）
【００１３】
【特許文献２】
特開２０００−２６９６１１号公報（２０００年９月２９日公開）
【００１４】
【発明が解決しようとする課題】
しかしながら、千鳥状に突起電極が形成された上記従来のＣＯＦであっても、ファインピッチ化はせいぜい３５μｍ程度に留まるという問題を有している。
【００１５】
すなわち、図１１（ｂ）に示されるように、１５μｍの幅ｖ11を有するインナーリード１２ａ・１２ｂが、２５μｍの幅ｗ11を有する突起電極１７ａ・１７ｂの中心を通るように接合され、外周側突起電極１７ａ間に配置されるインナーリード１２ｂと外周側突起電極１７ａとの距離ｆ11が１５μｍである場合、インナーリードのピッチｐ11は３５μｍとなる。
【００１６】
さらなるファインピッチ化を図るためには、突起電極１７ａの幅を縮小すればよいが、突起電極１７ａの幅を小さくすることによって、半導体チップ１６とインナーリード１２ａ・１２ｂとの加熱圧着による接合精度が低下して、インナーリード１２ａ・１２ｂの位置ずれが発生しやすくなる。インナーリード１２ｂの位置ずれは、上記したように、ショートやリーク不良を引き起こす原因になる。そのため、図１１（ｂ）に示すＣＯＦにて突起電極１７ａ・１７ｂの幅を縮小すれば、インナーリード１２ａ・１２ｂのボンディング精度を高めなければならず、現在のボンディング精度では、インナーリードのさらなるファインピッチ化は困難となっている。
【００１７】
このように、従来のＣＯＦでは、ファインピッチ化に限界があり、３５μｍ以下のインナーリードピッチを達成することが困難であるという問題がある。インナーリードのファインピッチ化を実現することができなければ、半導体チップのサイズの縮小化を達成することができなくなる。また、ウエハ内での半導体チップの歩留まりを上げることができず、コスト削減を図ることが困難となる。
【００１８】
本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、インナーリードのボンディング精度を向上することなく現在のボンディング精度にて、インナーリードのファインピッチ化を実現し得る半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するために、半導体チップ上に、該半導体チップのエッジからの距離が相対的に小さい位置に配設されたエッジ側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された内部側突起電極とを備え、フィルム基板上に形成されたリード配線が、上記エッジ側突起電極及び上記内部側突起電極に接合されてなる半導体装置において、互いに隣り合う上記エッジ側突起電極間には、上記内部側突起電極に接合される少なくとも２本の内部側突起電極用リード配線が設けられ、上記内部側突起電極用リード配線のうちの少なくとも１本は、上記内部側突起電極との接合位置に応じて屈曲していることを特徴としている。
【００２０】
上記の構成によれば、エッジ側突起電極間に２本以上の内部側突起電極用リード配線が形成され、このうち少なくとも１本の内部側突起電極用リード配線が屈曲している。すなわち、内部側突起電極用リード配線は、内部側突起電極の配設位置に応じて、該内部側突起電極との接合が可能となるように屈曲している。
【００２１】
そのため、エッジ側突起電極間にて、２本以上の内部側突起電極用リード配線が相互に接触しない範囲内で、内部側突起電極用リード配線をファインピッチ化して形成しても、該内部側突起電極用リード配線と内部側突起電極とを好適に接合することができる。すなわち、内部側突起電極用リード配線が内部側突起電極の配設位置に応じて屈曲する構成とすることにより、エッジ側突起電極間での内部側突起電極用リード配線のピッチに関係なく、内部側突起電極のピッチに応じて、該内部側突起電極と内部側突起電極用リード配線とを接合することができる。
【００２２】
従って、エッジ側突起電極間での内部側突起電極用リード配線をファインピッチ化することにより、内周側突起電極に接合される内部側突起電極用リード配線の数を増加させることができる。その結果、リード配線のファインピッチ化を図ることができる。
【００２３】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極との接合位置よりも上記エッジ側突起電極間にて、ピッチが小さくなるように設けられていることを特徴としている。
【００２４】
上記の構成によれば、エッジ側突起電極間における内部側突起電極用リード配線のピッチは、内部側突起電極に接合している内部側突起電極用リード配線のピッチよりも小さくなっている。つまり、エッジ側突起電極間には、内部側突起電極用リード配線が集約するように配置されている。そのため、エッジ側突起電極間により多くの内部側突起電極用リード配線を配置することができるので、高密度に配設された内部側突起電極に接合することができる。これにより、内部側突起電極の高密度化、及びリード配線のファインピッチ化を図ることができる。
【００２５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間における上記内部側突起電極用リード配線は、１μｍ以上１５μｍ以下の幅を有することが好ましい。
【００２６】
さらに、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間の距離は、５０μｍ以上１５０μｍ以下であることが好ましい。
【００２７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極に接合した場合に、上記エッジから、上記内部側突起電極の上記半導体チップの内部側の端部までの長さが１００μｍ以上５００μｍ以下であることが好ましい。
【００２８】
上記の各構成によれば、内部側突起電極及びエッジ側突起電極に接合される配線リードのファインピッチ化を図ることができる。具体的には、半導体チップ上のエッジにおける上記配線リードのピッチを、実質的に３５μｍ以下にすることが可能となる。
【００２９】
また、本発明の半導体装置は、上記の半導体装置において、上記半導体チップは４つのエッジを有し、該エッジのうちの少なくとも１つのエッジの周縁部に、上記エッジ側突起電極及び上記内部側突起電極が設けられ、該内部側突起電極の数は、エッジ側突起電極の数よりも多いことを特徴としている。
【００３０】
上記の構成によれば、１つのエッジの周縁部に設けられるエッジ側突起電極の数を内部側突起電極の数よりも少なくすることにより、エッジ側突起電極間に、内部側突起電極用リード配線を配置するための領域を確保することが可能になる。これにより、内部側突起電極と内部側突起電極用リード配線との接合を容易にすることができる。従って、内部側突起電極用リード配線とエッジ側突起電極との接触を防止し、リード配線のショートやリーク不良を低減することができる。
【００３１】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極の少なくとも一部は、上記エッジ側突起電極の配設方向とは異なる配設方向となるように配設されていることを特徴としている。
【００３２】
上記の構成によれば、内部側突起電極用リード配線は屈曲されて形成されるので、種々の配設方向に配設された内部側突起電極に対しても、内部側突起電極用リード配線を接合することができる。それゆえ、種々の配設方向に配設された内部側突起電極を有する半導体チップに接続されるリード配線をファインピッチ化することができる。
【００３３】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極のうち、少なくとも両端とそれに隣接する位置とに配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数は、上記両端以外の位置に配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数よりも少ないことを特徴としている。
【００３４】
両端以外の領域に配設される突起電極とリード配線とは、該突起電極とリード配線の接合に際して、比較的接合位置にずれが生じにくい。これに対し、両端とそれに隣接する位置とに配設される突起電極とリード配線との接合では、接合位置にずれが生じやすい。接合位置のずれは、リード配線のショートやリーク不良を引き起こす原因になる。
【００３５】
そのため、上記の構成を採用することによって、接合位置にずれが生じやすい両端とそれに隣接する位置とでは、内周側突起電極用リード配線数をより少なくすることによって、リード配線のショートやリーク不良を防止している。また、接合位置にずれが生じ難い上記両端以外の領域では、内周側突起電極用リード配線数をより多くすることによって、リード配線のファインピッチ化を図っている。これにより、リード配線のショートやリーク不良を防止するとともに、リード配線のファインピッチ化を図ることが可能になる。
【００３６】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極及び上記内部側突起電極のうち、少なくとも両端に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅は、上記両端以外の位置に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅よりも大きいことを特徴としている。
【００３７】
上記の構成によれば、突起電極とリード配線との接合位置のずれの生じやすさに応じて、突起電極の幅を変化させている。これにより、接合位置のずれが生じやすい両端に配設される突起電極によって、リード配線のショートやリーク不良を防止することができる。また、接合位置のずれが生じ難い上記両端以外の領域に配設される突起電極によって、ファインピッチ化を図ることが可能になる。
【００３８】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極は、さらに、半導体チップのエッジからの距離が相対的に小さい位置に配設された第１の内部側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された第２の内部側突起電極とを備え、上記第２の内部側突起電極に接合される内部側突起電極用リード配線は、上記第１の内部側突起電極間に設けられていることを特徴としている。
【００３９】
上記の構成によれば、半導体チップのエッジからの距離が異なる位置に配設された第１の内部側突起電極と第２の内部側突起電極とが備えられている場合にも、第１の内部側突起電極間に、少なくとも１本の内部側突起電極用リード配線を設けることによって、リード配線のファインピッチ化を図ることができる。
【００４０】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極のうちの少なくとも一部は、上記半導体チップ上の半導体素子及びチップ配線の少なくとも一方に接続されていることを特徴としている。
【００４１】
上記の構成によれば、半導体素子の配置位置に合わせて内部側突起電極が配設されている場合にも、内部側突起電極の配設位置に合わせて内部側突起電極用リード配線を接合することができる。
【００４２】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００４３】
本実施の形態のＣＯＦ（Chip On Film、半導体装置）は、図２（ｂ）に示すように、フィルム基板１０１に支持されたインナーリード（リード配線）１００と、半導体チップ９６に設けられた突起電極９８とが、互いに対向するように配置され、インナーリード１００と突起電極９８とが電気的に接続されている。
【００４４】
フィルム基板１０１上のインナーリード１００上には、耐熱性に優れたポリイミド系やポリウレタン系の材料からなる保護膜としてのソルダレジスト９４が形成されている。このソルダレジスト９４は、導電性やイオン性の異物の付着によるインナーリードの腐食やリーク不具合等を防止するために設けられている。また、上記ソルダレジスト９４は、外部外力によるインナーリードの断線を防止し、折り曲げ時にインナーリードを保護する。なお、ソルダレジスト９４は、３μｍ〜３０μｍの厚さにて形成されている。また、突起電極９８とインナーリード１００とを接合するために、例えば、エポキシ系のアンダーフィル材を流し込んで硬化させてなる樹脂９９が形成されている。
【００４５】
上記ＣＯＦは、図２（ａ）に示すように、半導体チップ９６の入出力端子がインナーリード１００（図２（ｂ））を介して、外部配線である入力側アウターリード９１と、出力側アウターリード９５とに接続されている。一般に、入力側アウターリード９１は比較的粗いピッチにて形成され、出力側アウターリード９５は近年の多出力化に伴って、ファインピッチ化されている。現在では、４８０出力のＣＯＦが量産化されている。
【００４６】
上記フィルム基板１０１は、ポリイミド系等の絶縁性の有機物であり、自由に折り曲げが可能な厚さを有している。該フィルム基板１０１に支持されるインナーリード１００は、銅箔によって形成され、錫メッキが施されている。インナーリード１００の厚さは、８μｍ〜１２μｍである。また、インナーリード１００の長さは、半導体チップ９６上の突起電極９８の形成位置に応じて、半導体チップ９６の端辺（エッジ）から１００μｍ以上５００μｍ以下の範囲内の長さとなるように形成されていることが好ましい。
【００４７】
また、上記突起電極９８は、その形状は特に限定されないが、例えば、図１（ａ）に示すように、長辺が６０μｍ〜１２０μｍであり、短辺が２５μｍ〜４０μｍである長方形型であって、１０μｍ〜１８μｍの厚さを有している。上記突起電極９８は、金によって形成され、インナーリード１００と金−錫金属間接合によって接合される。
【００４８】
上記ＣＯＦの半導体チップ９６は、図２（ａ）に示すように、その形状は特に限定されないが、例えば、長辺が１５ｍｍ〜２２ｍｍであり、短辺が１．５ｍｍ〜２．５ｍｍである長方形型である。上記半導体チップ９６には、図１（ａ）に示すように、その周縁部に、半導体チップ９６のエッジである端辺に平行であって、かつ所定の配列ピッチにて突起電極９８ａが設けられている。また、半導体チップ９６の端辺からの距離を上記突起電極９８ａとは異にして、半導体チップ９６の端辺に平行であって、かつ所定の配列ピッチにて突起電極９８ｂが形成されている。つまり、上記半導体チップ９６では、その端辺からの距離を異にして、所定のピッチにて形成された突起電極９８ａ及び突起電極９８ｂが２列に形成されている。
【００４９】
以下では、半導体チップ９６の端辺からの距離が相対的に小さい突起電極９８ａを外周側突起電極（エッジ側突起電極）９８ａと記載し、半導体チップ９６の端辺からの距離が相対的に大きい突起電極９８ｂを内周側突起電極（内部側突起電極）９８ｂと記載する。また、外周側突起電極９８ａ、内周側突起電極９８ｂのいずれか又は両方を指す場合には、突起電極９８と記載する。
【００５０】
なお、本実施の形態では、図１（ａ）に示すように、半導体チップ９６が有する４辺のうちの１辺の周縁部に、外周側突起電極９８ａ及び内周側突起電極９８ｂが２列に形成され、残りの３辺（以下、他の辺と記載する）の周縁部には、１列の突起電極のみが配置されている場合について説明するが、他の辺の少なくとも１辺に２列の突起電極が配置されていてもよい。
【００５１】
図１（ｂ）に示すように、上記外周側突起電極９８ａの配列ピッチは、内周側突起電極９８ｂの配列ピッチよりも大きくなっている。すなわち、外周側突起電極９８ａ間の距離は、内周側突起電極９８ｂ間の距離よりも大きくなっている。そのため、本実施の形態では、隣接する２つの外周側突起電極９８ａの設置位置に挟み込まれるように、２つの内周側突起電極９８ｂが設置されている。それゆえ、内周側突起電極９８ｂの数は、外周側突起電極９８ａの数と同等以上となっている。
【００５２】
また、図１（ａ）に示すように、内周側突起電極９８ｂのうちの両端に位置する突起電極は、半導体チップ９６の他の辺に配置された突起電極と交差するのを避けるために、外周側突起電極９８ａのうちの両端に位置する突起電極よりも内側に配置されている。
【００５３】
半導体チップ９６上に設置された外周側突起電極９８ａ及び内周側突起電極９８ｂは、図１（ａ）に示すように、それぞれ、フィルム基板１０１（図２（ａ））に設けられたインナーリード１００ａ・１００ｂによって、電気的に接合されている。なお、以下では、外周側突起電極９８ａに接合されるインナーリード１００ａを外周インナーリード１００ａと記載し、内周側突起電極９８ｂに接合されるインナーリード１００ｂを内周インナーリード（内部側突起電極用リード配線）１００ｂと記載する。また、外周インナーリード１００ａ、内周インナーリード１００ｂのいずれか又は両方を指す場合には、インナーリード１００と記載する。
【００５４】
外周インナーリード１００ａ・内周インナーリード１００ｂは、それぞれ、半導体チップ９６の端辺から、外周側突起電極９８ａ・内周側突起電極９８ｂそれぞれの、上記端辺に平行な対向する２辺に直交するように配置される。上記外周インナーリード１００ａ・内周インナーリード１００ｂは、この対向する２辺のほぼ中心を通って、外周側突起電極９８ａ・内周側突起電極９８ｂ上に直線状に配置されるように設計されている。
【００５５】
それゆえ、図１（ｂ）に示すように、外周側突起電極９８ａの配列ピッチと、外周側突起電極９８ａに接合された外周インナーリード１００ａのピッチ（以下、外周インナーリード１００ａの接合ピッチと記載する）ｐ(o)1とは、ほぼ同一のピッチとなる。また、内周側突起電極９８ｂの配列ピッチと、内周側突起電極９８ｂに接合された内周インナーリードのピッチ（以下、内周インナーリード１００ｂの接合ピッチと記載する）ｐ(i)1とは、同一のピッチとなる。
【００５６】
本実施の形態では、上記したように、外周側突起電極９８ａと内周側突起電極９８ｂとが２列に形成されているので、外周インナーリード１００ｂは、内周側突起電極９８ｂに接触しないように形成される必要がある。また、本実施の形態では、上記したように、隣接する２つの外周側突起電極９８ｂの配設位置に挟み込まれるように、２つの内周側突起電極９８ａが配設されているので、外周側突起電極９８ａ間には、２本の内周インナーリード１００ｂが配置される。そのため、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触しないように、また外周側突起電極９８ａに接触しないように配置する必要がある。
【００５７】
具体的には、図１（ａ）に示すように、外周側突起電極９８ａ上に配置される外周インナーリード１００ａは、半導体チップ９６の端辺から外周側突起電極９８ａ上にて直線状となり、また、外周側突起電極９８ａの上記端辺に平行な対向する２辺と交差するように配置される。そして、外周インナーリード１００ａが内周側突起電極９８ｂに接触しないように、半導体チップ９６上における外周インナーリード１００ａの先端部は、内周側突起電極９８ｂの形成位置に達する直前に配置される。
【００５８】
これに対し、内周側突起電極９８ｂ上に配置される内周インナーリード１００ｂは、図１（ａ）に示すように、半導体チップ９６の端辺から外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが、互いに接触しないように、かつ外周側突起電極９８ｂに接触しないように、外周側突起電極９８ｂ間に直線状に配置される。さらに、内周インナーリード１００ｂと内周側突起電極９８ｂとの接合を可能とするために、外周側突起電極９８ａの配設位置と内周側突起電極９８ｂとの配設位置との間で、内周側突起電極９８ｂの配設位置に応じて内周インナーリード１００ｂが屈曲している。これにより、内周側突起電極９８ｂの上記端辺に平行な対向する２辺を直線的に、内周インナーリード１００ｂが通過し、内周側突起電極９８ｂと内周インナーリード１００ｂとが接合される。
【００５９】
具体的には、内周側突起電極９８ｂとの接合位置に合わせて、外周側突起電極９８ａ間での２つの内周インナーリード１００ｂの距離を広げるように、上記内周インナーリード１００ｂは、外周側突起電極９８ａ間を通過した位置にて屈曲している。また、内周インナーリード１００ｂは、内周側突起電極９８ｂの上記対向する２辺と交差することができるように、内周側突起電極９８ｂの形成位置の直前にて、さらに屈曲している。
【００６０】
上記のように、外周側突起電極９８ａ形成位置と内周側突起電極９８ｂとの形成位置との間で、内周インナーリード９８ｂを屈曲させることにより、内周インナーリード１００ｂの接合ピッチと、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂのピッチ（以下、内周インナーリード１００ｂの電極間ピッチと記載する）とを異ならせることができる。特に、内周インナーリード１００ｂの電極間ピッチは、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触しない程度の大きさであればよいので、内周インナーリード１００ｂの接合ピッチよりも小さくすることが可能である。これにより、内周側突起電極９８ｂに接合される内周インナーリード１００ｂの数を増やすことができる。
【００６１】
このように、外周側突起電極９８ａ間に設けられる内周インナーリード１００ｂの電極間ピッチを微細化することにより、突起電極９８を高密度に配置し、突起電極９８のファインピッチ化、インナーリード１００のファインピッチ化を図ることができる。
【００６２】
なお、上記内周インナーリード１００ｂは、後述する内周インナーリード１００ｂと内周側突起電極９８ｂとの接合に際して生じる内周インナーリード１００ｂの断線やクラックを防止するために、屈曲位置にてＲ０．０５ｍｍ〜０．２ｍｍとすることが好ましい。
【００６３】
また、外周側突起電極９８ａ間の距離は、上記したように、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触せず、かつ、外周側突起電極９８ａに接触しないように配置することができる距離である。
【００６４】
具体的には、外周側突起電極９８ａと内周インナーリード１００ｂとの距離は１５μｍ程度確保することが好ましい。また、インナーリード１００のファインピッチ化を図るためには、内周インナーリード１００ｂの電極間ピッチは、３０μｍ以下とすることが好ましいので、インナーリード１００の幅は、１５μｍ以下とすることが好ましい。これにより、外周側突起電極９８ａ上に接合される外周インナーリード１００ａが、たとえ外周側突起電極９８ａ上からはみ出して接合された場合にも、ショートやリーク不良を防止することができる。
【００６５】
次に、上記ＣＯＦの製造方法について説明する。
【００６６】
上記ＣＯＦのフィルム基板１０１として、上記したように自由に折り曲げが可能な厚さであって、さらに図２（ａ）に示すように、スプロケットホール９３を使用した装置での搬送が可能となるような厚さのものを使用する。また、このフィルム基板１０１には、インナーリード１００を形成するための銅箔が５μｍ〜９μｍの厚さで形成されていることが好ましく、８μｍ以下であることがより好ましい。銅箔を有するフィルム基板１０１は、具体的には、上記したポリイミド系の有機物からなる基材に、ＣｒやＮｉ等の金属をスパッタ法によって付着させ、この金属上にメッキ法にて銅箔を形成するメタライズ法によって作製される。あるいは、銅箔にポリイミドワニスを塗って硬化させるキャスティング法によっても作製することができる。
【００６７】
続いて、フィルム基板１０１上の銅箔をエッチングして、所望する配線パターンにてインナーリード１００を形成する。上記のように、銅箔が５μｍ〜９μｍという薄膜状に形成されている場合には、インナーリード１００のファインピッチ化を行うことが可能となっている。また、フィルム基板１０１に支持されるように銅箔を形成しているので、インナーリード１００がフィルム基板１０１上に固定されている。そのため、インナーリード１００が有する幅が１μｍ〜１５μｍと細く、また内周側突起電極９８ｂの配設位置に応じてインナーリード１００ｂが屈曲する場合にも、インナーリード１００の変形や断線等の不良を招くことはない。
【００６８】
具体的には、厚さが５μｍの銅箔を用いた場合には、インナーリード１００を幅１μｍ以上１５μｍ以下で形成し、さらにインナーリード１００のピッチを１５μｍにて形成することが可能である。また、上記の方法にて、フィルム基板１０１上にインナーリード１００を形成した場合、フィルム基板１０１とインナーリード１００との密着強度は、５Ｎ／ｃｍ以上とすることができる。なお、上記の手法にて形成されたインナーリード１００の長さのばらつきは、±２０μｍである。
【００６９】
このようにインナーリード１００を形成した後、インナーリード１００の所定領域を被覆するようにソルダレジスト９４を形成する。
【００７０】
次いで、インナーリード１００が形成されたフィルム基板１０１と、突起電極９８が形成された半導体チップ９６とを、インナーリード接合装置を用いて、接合する。すなわち、図３に示すように、インナーリード接合装置のボンディングステージ１１２上に半導体チップ９６を固定する。さらに、上記インナーリード接合装置の固定クランパ１１１を用いて、インナーリード１００上のソルダレジスト９４が形成された領域にて、フィルム基板１０１を固定する。このとき、フィルム基板１０１上のインナーリード１００と、半導体チップ９６に備えられた突起電極９８とが対向するように、フィルム基板１０１及び半導体チップ９６を固定する。
【００７１】
その後、フィルム基板１０１のインナーリード１００と、半導体チップ９６の突起電極９８との位置合わせを行い、図３に示すように、インナーリード接合装置の加熱ツール１１０とボンディングステージ１１２とを図中矢印方向に移動させる。なお、上記の位置合わせを好適に行うために、図１（ａ）に示すインナーリード１００のうち、両端に位置するインナーリード１００に直交するように、５０μｍ〜１００μｍの長さを有する突起状の位置決め凸部（図示せず）を形成しておいてもよい。
【００７２】
これにより、フィルム基板１０１と半導体チップ９６とが、加熱ツール１１０及びボンディングステージ１１２に挟み込まれ、上記インナーリード１００と突起電極９８との接合位置に樹脂９９（図２（ｂ））を塗布して、０．５ｓ〜３ｓ間の加熱圧着することにより、上記インナーリード１００と突起電極９８とが樹脂９９によって接合される。なお、この加熱圧着に際しては、ボンディングステージ１１２及び加熱ツール１１０を所定温度にまで加熱して行う。このようにして、インナーリード１００表面の錫と突起電極９８の金とが、金属間接合によって電気的に接続される。
【００７３】
上記にて説明したように、図１（ａ）に示すＣＯＦは、従来のインナーリード接合装置のボンディング精度にて製造することができる。つまり、本実施の形態のＣＯＦは、従来のボンディング精度で製造することによって、インナーリードの変形や断線、リーク不良等を招くことなく、半導体チップ９６に搭載される突起電極数を増やし、インナーリードのピッチを向上することができる。
【００７４】
なお、本実施の形態では、インナーリード接合装置を用いているので、インナーリード１００と突起電極９８との加熱圧着を行う際に生じる応力により、半導体チップ９６の端辺上に配置されるインナーリード１００にダメージ１１５が生じることがある。このようなダメージ１１５は、インナーリード１００の断線やクラックを引き起こす。そのため、半導体チップの端辺上に位置するインナーリード１００は、フィルム基板１０１上にて直線状となるように形成しておくことが好ましい。
【００７５】
なお、図１（ａ）に示すＣＯＦでは、隣接する２つの外周側突起電極９８ａの設置位置に挟み込まれるように、２つの内周側突起電極９８ｂが設置されているので、外周側突起電極９８ａ間には、２本の内周インナーリード１００ｂが配置されているが、これに限定されるものではない。すなわち、図４（ａ）に示すように、隣接する２つの外周側突起電極５８ａの設置位置に挟み込まれるように、３つの内周側突起電極５８ｂを設けてもよい。この場合、外周側突起電極５８ａ間には、３本の内周インナーリード５０ｂが配置されることになる。
【００７６】
外周側突起電極５８ａ間に、３本の内周インナーリード５０ｂを配置した場合にも、上記と同様、半導体チップ９６の端辺から、外周側突起電極５８ａ間に配置される３本の内周インナーリード５０ｂが互いに接触しないように、かつ該内周インナーリード５０ｂが外周側突起電極５８ａに接触しないように、３本の内周インナーリード５０ｂが直線状に配置される。
【００７７】
そして、内周インナーリード５０ｂと内周側突起電極５８ｂとの接合を可能とするために、図４（ｂ）に示すように、外周側突起電極５８ａの形成位置と内周側突起電極５８ｂとの形成位置との間で、３本の内周インナーリード５０ｂのうち、両端の２本の内周インナーリードが屈曲している。これに対し、外周側突起電極５０ａ間に配置される３本の内周インナーリード５０ｂのうち、真ん中に配置される内周インナーリードは、半導体チップ９６の端辺から、内周側突起電極５８ｂまで屈曲することなく、直線状に配置されている。
【００７８】
これにより、外周側突起電極５０ａの配列ピッチを小さくするとともに、内周側突起電極５８ｂの配列ピッチを小さくすることもできるので、半導体チップ上に搭載される突起電極５８の高密度化を図ることができる。
【００７９】
なお、図４（ａ）に示すＣＯＦでは、外周側突起電極５０ａ間に配置される３本の内周インナーリード５０ｂのうち、真ん中に配置される内周インナーリードを屈曲させることなく直線状に形成しているが、両端に配置される内周インナーリード５０ｂと同様に屈曲させてもよい。あるいは、３本の内周インナーリード５０ｂのうち、１本のみを屈曲させてもよい。すなわち、内周インナーリード５０ｂのいずれを屈曲させるかは、外周側突起電極５０ａ及び内周側突起電極５０ｂの配設位置に応じて設定すればよく、特に限定されるものではない。
【００８０】
また、外周側突起電極間に配置される内周インナーリードの数も、上記２本又は３本に限定されるものではなく、４本以上であっても同様に適用することができる。
【００８１】
本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、本実施の形態では、フィルム基板１０１上の銅箔を使用して、インナーリード１００を形成する方法について説明したが、インナーリード１００以外の配線を形成する場合にも、上記した方法を同様に適用することができる。また、インナーリード１００とともに、他の配線を形成することも可能である。
【００８２】
また、本実施の形態では、ＣＯＦを例に挙げて説明したが、これに限定されるものでもない。すなわち、インナーリードのピッチを４０μｍ以下にて形成した場合に、インナーリードの強度や、インナーリードとフィルム基板との密着強度等を充分に確保することができるものであればよい。但し、ＴＣＰ（Tape Carrier Package）等では、インナーリードのピッチを４０μｍ以下とした場合には、インナーリードの強度を確保できない可能性があるため、ＣＯＦ等を使用することが好ましい。
【００８３】
〔実施の形態２〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８４】
本実施の形態の半導体チップ９６には、図５（ａ）に示すように、上記半導体チップ９６の端辺からの距離を異にして、所定のピッチにて形成された突起電極が３列に形成されている。以下では、半導体チップ９６の端辺から各突起電極までの距離が相対的に小さい方から順に、第１突起電極（エッジ側突起電極）６８ａ、第２突起電極（第１の内部側突起電極）６８ｂ、第３突起電極（第２の内部側突起電極）６８ｃと記載する。また、第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃのいずれか又は両方を指す場合には、突起電極６８と記載する。
【００８５】
上記第２突起電極６８ｂ及び第３突起電極６８ｃのうち、両端に位置する突起電極は、前記実施の形態１にて説明したように、半導体チップの他の辺に配置された突起電極と交差しないように、第１突起電極６８ａのうちの両端に位置する突起電極よりも内側に配置されている。
【００８６】
また、半導体チップ９６上に設置された各突起電極６８は、それぞれ、フィルム基板１０１（図２（ａ））に設けられたインナーリード６０ａ・６０ｂ・６０ｃによって、電気的に接合されている。インナーリード６０ａ・６０ｂ・６０ｃは、前記実施の形態にて説明したように、半導体チップ９６の端辺から、該端辺に平行である突起電極の対向する２辺を通過するように配置される。
【００８７】
なお、以下では、第１突起電極６８ａに接合されるインナーリード６０ａを第１インナーリード６０ａ、第２突起電極６８ｂに接合されるインナーリード６０ｂを第２インナーリード６０ｂ、第３突起電極６８ｃに接合されるインナーリード６０ｃを第３インナーリード６０ｃと記載する。また、第１インナーリード６０ａ、第２インナーリード６０ｂ、第３インナーリード６０ｃのいずれか又は両方を指す場合には、インナーリード６０と記載する。
【００８８】
上記第１突起電極６８ａは、図５（ａ）に示すように、該第１突起電極６８ａ間にて、第２インナーリード６０ｂ及び第３インナーリード６０ｃが互いに接触せず、かつ、これらのインナーリード６０ｂ・６０ｃが第１突起電極６８ａに接触することのないような配列ピッチで半導体チップ９６上に搭載されている。また、上記第２突起電極６８ｂは、第３インナーリード６０ｃが互いに接触せず、かつ第３インナーリード６０ｃが第２突起電極６８ｂに接触しないように、ランダムな配列ピッチにて半導体チップ９６上に搭載されている。さらに、上記第３突起電極６８ｃは、前記実施の形態１にて説明したインナーリード接合装置のボンディング精度を考慮した上で設定される最小の配列ピッチにて、半導体チップ９６上に搭載されている。
【００８９】
具体的には、図５（ｂ）に示すように、第１突起電極６８ａ上に配置される第１インナーリード６０ａは、半導体チップ９６の端辺から第１突起電極６８ａ上まで直線状に形成され、また、第１突起電極６８ａの上記端辺に平行である対向する２辺を通過するように配置される。そして、第１インナーリード６０ａが第２突起電極６８ｂに接触しないように、半導体チップ９６上における第１インナーリード６０ａの先端部は、第２突起電極６８ｂの形成位置に達する直前に配置される。
【００９０】
また、第１突起電極間には、２本の第２インナーリード６０ｂ及び４本の第３インナーリード６０ｃが配置されている。これら６本のインナーリード６０ｂ・６０ｃは、半導体チップ９６の端辺から第１突起電極間を通過するまで、直線状に配置されている。この６本のインナーリード６０ｂ・６０ｃのうち、両端に位置するインナーリードが第２インナーリード６０ｂとなり、該第２インナーリードに挟まれた４本のインナーリードが第３インナーリード６０ｃとなっている。
【００９１】
上記第２インナーリード６０ｂは、第２突起電極６８ｂ上に配置されて接合されるので、第１突起電極６８ａの形成位置と第２突起電極６８ｂとの形成位置との間で屈曲している。これにより、第２突起電極６８ｂの上記端辺に平行である対向する２辺を直線的に通過するように、第２突起電極６８ｂ上に第２インナーリード６０ｂを配置して、第２突起電極６８ｂと第２インナーリード６０ｂとを接合することができる。また、上記対向する２辺を直線的に通過した第２インナーリード６０ｂの半導体チップ９６上における先端部は、第３突起電極６８ｃの形成位置に達する直前に配置される。これにより、第２インナーリード６０ｂが、第３突起電極６８ｃに接触することはない。
【００９２】
このように、第１突起電極６８ａ間に配置されたインナーリード６０ｂ・６０ｃのうち、両端に位置するインナーリード６０ｂが第２突起電極６８ｂに接合される。従って、図５（ａ）に示すように、第３インナーリード６０ｃが配置された第２突起電極６８ｂ間と、インナーリード６０が配置されていない第２突起電極６８ｂ間が繰り返されるように、第２突起電極６８ｂが配置されている。
【００９３】
また、第１突起電極間６８ａ及び第２突起電極６８ｂ間に配置されている上記第３インナーリード６０ｃは、第２突起電極６８ｂの形成位置と第３突起電極６８ｃとの形成位置との間で屈曲している。これにより、第３突起電極６８ｃの上記端辺に平行である対向する２辺に交差するように、第３突起電極６８ｃ上に第３インナーリード６０ｃを配置することを可能としている。なお、第３突起電極６８ｃ間には、インナーリード６０は配置されないので、上記したように、第３突起電極６８ｃ間の距離は、ボンディング精度を考慮した上で設定される配列ピッチに基づいて設定すればよい。
【００９４】
以上のように、突起電極とインナーリードとを接合するために、インナーリードを屈曲させているので、突起電極間に配置されるインナーリードのピッチ（以下、インナーリードの電極間ピッチと記載する）をファインピッチ化することができる。また、突起電極間にインナーリードが配置されている場合には、突起電極間のインナーリード数に応じて、配列ピッチが決定される。従って、図５（ａ）に示すように、半導体チップ９６上の第１突起電極６８ａの配列ピッチは、第３突起電極６８ｃの配列ピッチよりも大きくなっている。
【００９５】
さらに、突起電極間のインナーリード数に応じて、半導体チップ９６上に形成される突起電極数も変化する。図５（ａ）に示すＣＯＦでは、第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃの順に増加している。このように、半導体チップ９６の外周側から内周側に向かって、突起電極数を増やすことにより、突起電極６８とインナーリード６０との接合を容易にしている。さらに、半導体チップ９６上に搭載される突起電極６８の高密度化を図り、突起電極６８に接合されるインナーリード６０のファインピッチ化を図っている。
【００９６】
なお、本実施の形態では、第２突起電極６８ｂ及び第３突起電極６８ｃに接合するためにインナーリード６０がすべて屈曲しているが、突起電極６８の配置位置に応じて、屈曲しないインナーリードを用いてもよい。すなわち、前記実施の形態１にて説明した図４（ａ）（ｂ）に示すＣＯＦのように、半導体チップの端辺から突起電極まで屈曲することなく、直線状に配置される場合もあり得る。
【００９７】
また、図５（ａ）に示すＣＯＦでは、半導体チップの端辺からの距離が異なるように、突起電極が３列に配置されているが、これに限定されず、４列以上の突起電極が配設されていてもよい。すなわち、第１突起電極６８ａと第３突起電極６８ｃとの間の第２突起電極６８ｂを２列以上にて形成してもよい。
【００９８】
あるいは、半導体チップ上にランダムに突起電極を配置することによって、ファインピッチ化を図ることも可能である。つまり、突起電極の配設位置に応じて、インナーリードを適宜屈曲させることにより、インナーリードのファインピッチ化を図ることができる。
【００９９】
〔実施の形態３〕
本発明の他の実施の形態について図６ないし図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１・２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１００】
本実施の形態のＣＯＦは、前記実施の形態にて説明した図４（ａ）に示すＣＯＦの内周側突起電極５８ｂの一部を、残りの内周側突起電極５８ｂとは、上記半導体チップ９６の端辺からの距離が異なるように配置している。具体的には、図６に示すように、内周側突起電極５８ｂの、半導体チップ９６の端辺からの距離よりも大きくなる位置に、突起電極７７を配置している。また、この突起電極７７は、外周側突起電極５８ａ及び内周側突起電極５８ｂの配設方向とは異なる配設方向にて配置されている。すなわち、インナーリード７０が交差する突起電極７７の対向する２辺を、インナーリード５８が交差する上記内周側突起電極５８ｂの対向する２辺に対して、垂直になるように、上記突起電極７７を配設している。
【０１０１】
この場合、図６に示すＣＯＦでは、図４（ａ）に示すＣＯＦでは内周側突起電極５８ｂが配置されていた位置にインナーリード７０が配置され、内周側突起電極５８ｂと突起電極７７との間で、インナーリード７０が屈曲している。
【０１０２】
このように、突起電極７７の配設位置に応じて、突起電極７７とインナーリード７０との接合位置が変わる場合にも、インナーリード７０を屈曲させることにより、半導体チップ９６上における突起電極のファインピッチ化を実現することができる。
【０１０３】
また、半導体チップ９６上に配置されている図示しない半導体素子やチップ配線の配置位置によっては、突起電極の方向を変化させる必要がある。すなわち、上記半導体素子やチップ配線は、半導体チップ９６上に配置されており、この半導体素子上に突起電極が形成されている。そのため、突起電極の配設位置は、半導体素子の配置位置に依存することになるが、インナーリード７０を屈曲させることにより、半導体素子やチップ配線の配置位置に関わらず、突起電極のファインピッチ化を実現することが可能となる。
【０１０４】
あるいは、図７に示すように、インナーリード７１が交差する上記内周側突起電極５８ｂの対向する２辺に対して、４５度の角度をなすように、上記突起電極７８を配置することも可能である。この場合にも、突起電極７８の配設位置や配設方向に応じて、内周側突起電極５８ｂと突起電極７８との間でインナーリード７１が屈曲している。
【０１０５】
以上のように、インナーリードを任意に屈曲させることによって、半導体チップ上に搭載される突起電極の配設位置や配設方向が任意に変更された場合にも、インナーリードのファインピッチ化を図ることが可能である。
【０１０６】
なお、本実施の形態では、図４（ａ）に示すＣＯＦにて内周側突起電極５８ｂが配置されていた位置に、インナーリードを配置する構成について説明したが、これに限定されるものではない。すなわち、前記実施の形態にて用いた図１（ａ）及び図５（ａ）に示すＣＯＦにも適用可能である。また、図６及び図７に示す内周側突起電極５８ｂの配列ピッチも適宜変更可能であり、突起電極７７・７８の配置方向も図６及び図７に示す配置方向に限定されない。
【０１０７】
〔実施の形態４〕
本発明の他の実施の形態について図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０８】
本実施の形態の半導体チップ９６には、図８に示すように、上記半導体チップ９６の端辺からの距離を異にして、突起電極が２列に形成されている。各列の突起電極のうち、両端に位置する両端領域に配置された突起電極（以下、両端領域の突起電極と記載する）５８は、突起電極の幅が相対的に大きくかつ配列ピッチが相対的に大きくなっている。これに対し、上記両端領域に挟まれる領域（以下、中央領域と記載する）に配置された突起電極（以下、中央領域の突起電極と記載する）８８は、突起電極の幅が相対的に小さくかつ配列ピッチが相対的に小さくなっている。中央領域に位置する外周側突起電極８８ａ及び内周側突起電極８８ｂを、それぞれ中央領域の外周側突起電極８８ａ、中央領域の内周側突起電極８８ｂと記載する。
【０１０９】
なお、以下では、半導体チップ９６の端辺から各突起電極までの距離が相対的に小さい方から順に、外周側突起電極５８ａ・８８ａ、内周側突起電極５８ｂ・８８ｂと記載する。また、外周側突起電極５８ａ・８８ａ、内周側突起電極５８ｂ・８８ｂのいずれか又は両方を指す場合には、突起電極５８・８８と記載する。
【０１１０】
上記半導体チップ９６上に設置された外周側突起電極５８ａ・８８ａは、それぞれ、フィルム基板１０１（図２（ａ））に設けられた外周インナーリード５０ａ・８０ａによって、電気的に接合されている。また、内周側突起電極５８ｂ・８８ｂは、フィルム基板１０１に設けられた内周インナーリード５８ｂ・８８ｂによって、電気的に接合されている。外周インナーリード５０ａ・８０ａ及び内周インナーリード５８ｂ・８８ｂは、前記実施の形態にて説明したように、半導体チップ９６の端辺から、該端辺に平行である突起電極の対向する２辺を通過するように配置される。
【０１１１】
上記外周側突起電極５８ａ・８８ａは、該外周側突起電極５８ａ・８８ａ間にて内周インナーリード５８ｂ・８８ｂを互いに接触せず、かつ、この内周インナーリード５８ｂ・８８ｂが外周側突起電極５８ａ・８８ａに接触することのないような配列ピッチにて、半導体チップ９６上に搭載されている。また、上記内周側突起電極５８ｂ・８８ｂは、前記実施の形態１にて説明したインナーリード接合装置のボンディング精度を考慮した上で設定される最小の配列ピッチにて、半導体チップ９６上に搭載されている。
【０１１２】
具体的には、図８に示すように、外周側突起電極５８ａ・８８ａ上に配置される外周インナーリード５０ａ・８０ａは、半導体チップ９６の端辺から外周側突起電極５８ａ・８８ａ上まで直線状に形成され、また、上記端辺に平行である外周側突起電極５８ａ・８８ａの対向する２辺を通過するように配置される。そして、外周インナーリード５０ａ・８０ａが内周側突起電極５８ｂ・８８ｂに接触しないように、半導体チップ９６上における外周インナーリード５０ａ・８０ａの先端部は、内周側突起電極５８ｂ・８８ｂの形成位置に達する直前に配置される。
【０１１３】
また、両端領域の外周側突起電極５８ａ間には、３本の内周インナーリード５０ｂが配置されている。一方、中央領域の外周側突起電極８８ａ間には、４本の内周インナーリード８０ｂが配置されている。これらの内周インナーリー５０ｂ・８０ｂは、半導体チップ９６の端辺から外周側突起電極５８ａ・８８ａ間を通過するまで、直線状に配置されている。そして、これらの内周インナーリード５０ｂ・８０ｂは、前記実施の形態にて説明したように、外周側突起電極５８ａ・８８ａの形成位置と内周側突起電極５８ｂ・８８ｂとの形成位置との間で屈曲している。これにより、上記端辺に平行である内周側突起電極５８ｂ・８８ｂの対向する２辺を直線的に通過するように、内周側突起電極５８ｂ・８８ｂ上に内周インナーリード５０ｂ・８０ｂを配置して両者を接合することができる。
【０１１４】
このように、中央領域の突起電極８８の幅を小さくし、さらに、両端領域の突起電極５８に比較して中央領域の突起電極８８のファインピッチ化を図ることによっても、半導体チップ９６上の突起電極５８・８８のファインピッチ化を図ることができる。
【０１１５】
特に、前記実施の形態１にて説明したように、突起電極とインナーリードとを加熱圧着する場合には、上記のように、中央領域と両端領域とで、突起電極の配列ピッチを異ならせることが好ましい。
【０１１６】
すなわち、インナーリード接合装置によって、突起電極とインナーリードとを加熱圧着する際には、通常、フィルム基板１０１（図２（ａ））に４００℃以上の熱が加えられる。この加熱によって、フィルム基板１０１が熱膨張して、１０μｍ〜２０μｍ程度の伸びが生じる。このフィルム基板１０１の伸びによって、フィルム基板１０１上に形成されたインナーリード５０・８０の位置にばらつきが生じる。このばらつきは、突起電極５８・８８とインナーフィルム５０・８０との接合における位置ずれを引き起こす原因となる。このような位置ずれは、中央領域の突起電極と８８インナーフィルム８０との間よりもむしろ両端領域の突起電極５８とインナーフィルム５０との間で生じやすい。
【０１１７】
そこで、比較的位置ずれが生じ難い中央領域の突起電極８８を、位置ずれが生じやすい両端領域の突起電極５８よりも、ファインピッチ化している。このように、位置ずれの生じやすさに応じて、突起電極の幅や配列ピッチを制御することにより、インナーリードのショートやリーク不良を低減して、さらなるファインピッチ化を図ることが可能になる。
【０１１８】
以上のように、突起電極とインナーリードとを接合するために、インナーリードを屈曲させているので、突起電極間に配置されるインナーリードの電極間ピッチをファインピッチ化することができ、また、各突起電極の配列ピッチも小さくすることが可能になる。また、インナーリードと突起電極とのボンディング精度に応じて、両端領域及び中央領域における突起電極の幅や配列ピッチを変化させているので、インナーリードと突起電極との接続の信頼性を向上させることができる。なお、両端領域における突起電極の幅は、中央領域における突起電極の幅よりも５μｍ以上大きくすることが好ましい。
【０１１９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１２０】
【実施例】
〔実施例１〕
図１（ａ）に示すＣＯＦを形成するために、図１（ｂ）に示すように、半導体チップ９６上に、幅ｗ1が２５μｍの外周側突起電極９８ａ及び内周側突起電極９８ｂを形成した。また、外周側突起電極９８ａ間に、幅が１５μｍの２本の内周インナーリード１００ｂを３０μｍの電極間ピッチｐ(e)1にて配置し、内周インナーリード１００ｂと外周側突起電極９８ａとの間の距離ｆ1を１５μｍとするために、半導体チップ９６上に外周側突起電極９８ａの配列ピッチを１００μｍにて形成した。また、内周側突起電極９８ｂ間の距離が少なくとも１５μｍ確保されるように、内周側突起電極９８ｂを５０μｍの配列ピッチにて形成した。
【０１２１】
４０μｍ、３８μｍ、２５μｍのそれぞれの厚さを有するフィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極９８の配置に応じた配線パターンのインナーリード１００を、幅ｖ1を１５μｍとして形成した。
【０１２２】
上記突起電極９８とインナーリード１００とをインナーリード接合装置（図３）を用いて接合し、図１に示すＣＯＦを得た。得られたＣＯＦは、外周インナーリード１００ａのピッチｐ(o)1が１００μｍのピッチにて形成された。また、内周インナーリード１００ｂの接合ピッチｐ(i)1は、５０μｍにて形成された。
【０１２３】
従って、実質的なインナーリードのピッチ（後述）は、１００μｍ／３＝３３．３μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極９８とインナーリード１００との接合することができた。なお、接合に際して、電極間ピッチｐ(e)1が３０μｍにて形成された２本の内周インナーリードが剥れて、あるいは変形して、相互に接触することはなかった。
【０１２４】
なお、実質的なインナーリードのピッチとは、外周インナーリード及び内周インナーリード１００が一定のピッチにて形成されていると仮定した場合の、半導体チップ９６のエッジ部分におけるインナーリードのピッチである。本実施例では、外周側突起電極間に配置される２本の内周インナーリードの電極間ピッチｐ(e)1は３０μｍであるので、上記実質的なインナーリードのピッチは実際のインナーリードのピッチとは一致しない。つまり、本実施例では、外周突起電極間に、外周インナーリードと２本の内周インナーリードとが等間隔にて配置されていないので、外周インナーリード−内周インナーリード間の距離と、内周インナーリード間の距離とが、異なっている。しかしながら、ＣＯＦにおけるファインピッチ化を評価するために、上記実質的なインナーリードのピッチは、ファインピッチ化の目安となるので、本実施例及び以下の各実施例では、実質的なインナーリードのピッチを評価値として用いている。
【０１２５】
〔実施例２〕
図４（ａ）に示すＣＯＦを形成するために、図４（ｂ）に示すように、半導体チップ９６上に、幅ｗ2が２５μｍの外周側突起電極５８ａ及び内周側突起電極５８ｂを形成した。また、外周側突起電極５８ａ間に、幅１５μｍの３本の内周インナーリード５０ｂを３０μｍの電極間ピッチｐ(e)2にて配置し、内周インナーリード５０ｂと外周側突起電極５８ａとの間の距離ｆ2を１５μｍとするために、半導体チップ９６上に外周側突起電極５８ａを１３０μｍの配列ピッチにて形成した。また、内周側突起電極５８ｂ間の距離が少なくとも１５μｍは確保されるように、内周側突起電極５８ｂを４３．３μｍの配列ピッチにて形成した。
【０１２６】
また、上記実施例１と同様にして、フィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極５８の配置に応じた配線パターンのインナーリード５０を、幅ｖ2を１５μｍとして形成し、インナーリード５０ｂを、２０μｍのピッチにて配置した。
【０１２７】
上記突起電極５８とインナーリード５０とをインナーリード接合装置（図３）を用いて接合し、図４（ａ）に示すＣＯＦを得た。得られたＣＯＦは、外周インナーリード５０ａのピッチｐ(o)2が１３０μｍにて形成された。また、内周インナーリード５０ｂの接合ピッチｐ(i)2は、内周側突起電極５８ｂの配列ピッチと同様の３５μｍにて形成された。
【０１２８】
従って、実質的なインナーリードのピッチは、１３０μｍ／４＝３２．５μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、電極間ピッチｐ(e)2が２０μｍにて形成された３本の内周インナーリード５０ｂが剥れて、あるいは変形して、相互に接触することはなかった。
【０１２９】
〔実施例３〕
図５（ａ）に示すＣＯＦを形成するために、図５（ａ）に示すように、半導体チップ９６上に、幅が２５μｍの第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃを形成した。また、第１突起電極６８ａ間に、幅１５μｍの６本の第２インナーリード６０ｂ及び第３インナーリード６０ｃを３０μｍの電極間ピッチｐ(e)3にて配置し、上記第２インナーリード６０ｂと第１突起電極６８ａとの間の距離ｆ3を１５μｍとするために、半導体チップ９６上に第１突起電極６８ａを２２０μｍの配列ピッチにて形成した。
【０１３０】
また、第２突起電極６８ｂ間に、幅１５μｍの４本の第３インナーリード６０ｃを、上記と同様に、３０μｍの電極間ピッチｐ(e)3にて配置し、上記第３インナーリード６０ｃと第２突起電極６８ｂとの間の距離ｆ3を１５μｍとした。また、第３インナーリード６０ｃが配置されていない第２突起電極６８ｂ間の距離は、少なくとも１５μｍ以上を確保した。
【０１３１】
さらに、第３突起電極６８ｃ間の距離が少なくとも１５μｍ確保されるように、第３突起電極６８ｃを５５μｍの配列ピッチにて形成した。
【０１３２】
また、上記実施例１と同様にして、フィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極６８の配置に応じた配線パターンのインナーリード６０を、幅ｖ3を１５μｍとして形成し、第２インナーリード６０ｂ及び第３インナーリード６０ｃを３０μｍの電極間ピッチｐ(e)3にて形成した。
【０１３３】
上記突起電極６８とインナーリード６０とをインナーリード接合装置（図３）を用いて接合し、図５（ａ）に示すＣＯＦを得た。得られたＣＯＦは、第３インナーリード６０ａのピッチｐ(o)3が２２０μｍにて形成された。従って、実質的なインナーリードのピッチは、２２０μｍ／７＝３１．４μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、電極間ピッチｐ(e)3が３０μｍにて形成された第２・第３インナーリード６０ｂ・６０ｃが剥れて、あるいは変形して、相互に接触することはなかった。
【０１３４】
〔実施例４〕
図８に示すＣＯＦを形成するために、半導体チップ９６上に、外周側突起電極５８ａ・８８ａ及び内周側突起電極５８ｂ・８８ｂを形成した。両端領域の外周側突起電極５８ａ及び内周側突起電極５８ｂには、幅ｗ2が２５μｍの突起電極を用い、中央領域の外周側突起電極８８ａ及び内周側突起電極８８ｂには、幅ｗ4が２０μｍの突起電極を用いた。
【０１３５】
両端領域の外周側突起電極５８ａ及び内周側突起電極５８ｂは、実施例２と同様の配列ピッチ及びインナーリードのピッチにて形成した。
また、中央領域の外周側突起電極８８ａは、該外周側突起電極８８ａ間に、幅１５μｍの４本の内周インナーリード８８ｂを３０μｍの電極間ピッチにて配置した。また、内周インナーリード８８ｂと中央領域の外周側突起電極８８ａとの間の距離を１５μｍとするために、半導体チップ９６上に外周側突起電極８８ａ間の距離を１３５μｍにて形成した。また、内周側突起電極８８ｂ間の距離が１５μｍとなるように、内周側突起電極８８ｂを３０μｍの配列ピッチにて形成した。
【０１３６】
また、上記半導体チップ９６上に形成された突起電極５８・８８の配置に応じた配線パターンのインナーリード５０・８０を、幅１５μｍにて形成した。
【０１３７】
上記突起電極５８・８８とインナーリード５０・８０とをインナーリード接合装置（図３）を用いて接合し、図８に示すＣＯＦを得た。得られたＣＯＦは、実施例２にて説明したように、両端領域の外周インナーリード５０ａのピッチｐ(o)2が１３０μｍにて形成された。従って、両端領域での実質的なインナーリードのピッチは、１３０μｍ／４＝３２．５μｍとなった。
【０１３８】
さらに、中央領域の外周インナーリード８０ａのピッチｐ(o)4が１５５μｍのピッチにて形成され、中央領域での実質的なインナーリードのピッチは、１５５μｍ／５＝３１μｍとなった。また、内周インナーリード５０ｂの接合ピッチｐ(i)4は、３０μｍにて形成された。
【０１３９】
その結果、両端領域及び中央領域の全領域における、実質的なインナーリードのピッチは、３１．８μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、各電極間ピッチが３０μｍにて形成された内周インナーリード５０ｂ・８０ｂが剥れて、あるいは変形して、相互に接触することはなかった。
【０１４０】
なお、厚さが５μｍの銅箔を使用すると、インナーリードのピッチを２０μｍにて形成することができるため、両端領域での実質的なインナーリードのピッチは、１０５μｍ／４＝２６．２５μｍにて形成することができる。また、中央領域での実質的なインナーリードのピッチは、１１５μｍ／５＝２３μｍにて形成することができる。その結果、両端領域及び中央領域の全領域における、実質的なインナーリードのピッチは、２４．３μｍとなり、さらなるファインピッチ化を実現することが可能になった。
【０１４１】
【発明の効果】
本発明の半導体装置は、以上のように、互いに隣り合うエッジ側突起電極間には、内部側突起電極に接合される少なくとも２本の内部側突起電極用リード配線が設けられ、内部側突起電極用リード配線のうちの少なくとも１本は、上記内部側突起電極との接合位置に応じて屈曲しているものである。
【０１４２】
それゆえ、エッジ側突起電極間にて、内部側突起電極用リード配線をファインピッチ化して形成しても、該内部側突起電極用リード配線と内部側突起電極とを好適に接合することができるという効果を奏する。また、エッジ側突起電極間での内部側突起電極用リード配線をファインピッチ化することにより、内周側突起電極に接合される内部側突起電極用リード配線の数を増加させることができる。その結果、リード配線のファインピッチ化を図ることができるという効果を奏する。
【０１４３】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極との接合位置よりも上記エッジ側突起電極間にて、ピッチが小さくなるように設けられているものである。
【０１４４】
それゆえ、エッジ側突起電極間により多くの内部側突起電極用リード配線を配置することができるので、高密度に配設された内部側突起電極と内部側突起電極用リード配線とを接合することができる。これにより、内部側突起電極の高密度化、及びリード配線のファインピッチ化を図ることができるという効果を奏する。
【０１４５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間における上記内部側突起電極用リード配線は、１μｍ以上１５μｍ以下の幅を有することが好ましい。
【０１４６】
さらに、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間の距離は、５０μｍ以上１５０μｍ以下であることが好ましい。
【０１４７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極に接合した場合に、上記エッジから、上記内部側突起電極の上記半導体チップの内部側の端部までの長さが１００μｍ以上５００μｍ以下であることが好ましい。
【０１４８】
それゆえ、半導体チップ上のエッジにおける上記配線リードのピッチを、実質的に３５μｍ以下にすることが可能になるという効果を奏する。
【０１４９】
また、本発明の半導体装置は、上記の半導体装置において、上記半導体チップは４つのエッジを有し、該エッジのうちの少なくとも１つのエッジの周縁部に、上記エッジ側突起電極及び上記内部側突起電極が設けられ、該内部側突起電極の数は、エッジ側突起電極の数よりも多いものである。
【０１５０】
それゆえ、エッジ側突起電極間に、内部側突起電極用リード配線を配置するための領域を確保することが可能になる。これにより、内部側突起電極と内部側突起電極用リード配線との接合を容易にすることができる。従って、内部側突起電極用リード配線とエッジ側突起電極との接触を防止し、リード配線のショートやリーク不良を低減することができるという効果を奏する。
【０１５１】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極の少なくとも一部は、上記エッジ側突起電極の配設方向とは異なる配設方向となるように配設されているものである。
【０１５２】
それゆえ、種々の配設方向に配設された内部側突起電極を有する半導体チップに接続されるリード配線をファインピッチ化することができるという効果を奏する。
【０１５３】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極のうち、少なくとも両端とそれに隣接する位置とに配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数は、上記両端以外の位置に配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数よりも少ないものである。
【０１５４】
それゆえ、接合位置にずれが生じやすい両端では、内周側突起電極用リード配線数をより少なくすることによって、リード配線のショートやリーク不良を防止することができる。また、接合位置にずれが生じ難い上記両端以外の位置では、内周側突起電極用リード配線数をより多くすることによって、リード配線のファインピッチ化を図ることができる。これにより、リード配線のショートやリーク不良を防止するとともに、リード配線のファインピッチ化を図ることが可能になるという効果を奏する。
【０１５５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極及び上記内部側突起電極のうち、少なくとも両端に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅は、上記両端以外の位置に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅よりも大きいものである。
【０１５６】
それゆえ、接合位置のずれが生じやすい両端に配設される突起電極によって、リード配線のショートやリーク不良を防止することができる。また、接合位置のずれが生じ難い上記両端以外の位置に配設される突起電極によって、ファインピッチ化を図ることが可能になる。
【０１５７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極は、さらに、半導体チップのエッジからの距離が相対的に小さい位置に配設された第１の内部側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された第２の内部側突起電極とを備え、上記第２の内部側突起電極に接合される内部側突起電極用リード配線は、上記第１の内部側突起電極間に設けられているものである。
【０１５８】
それゆえ、内部側突起電極として、第１の内部側突起電極と第２の内部側突起電極とが備えられている場合にも、第１の内部側突起電極間に、少なくとも１本の内部側突起電極用リード配線を設けることによって、リード配線のファインピッチ化を図ることができる。
【０１５９】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極のうちの少なくとも一部は、上記半導体チップ上の半導体素子及びチップ配線の少なくとも一方に接続されていることを特徴としている。
【０１６０】
それゆえ、半導体素子の配置位置に合わせて内部側突起電極が配設されている場合にも、内部側突起電極の配設位置に合わせて内部側突起電極用リード配線を接合することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明におけるＣＯＦの半導体チップの実施の一形態を示す平面図であり、（ｂ）は、（ａ）におけるＡ部分を示す要部の平面図である。
【図２】（ａ）は、上記ＣＯＦの上面図であり、（ｂ）は、（ａ）Ｑ−Ｑ’線矢視断面図である。
【図３】本発明におけるＣＯＦのインナーリードと突起電極とを接合する際に用いられるインナーリード接合装置を示す断面図である。
【図４】（ａ）は、本発明におけるＣＯＦの他の実施の形態を示す平面図であり、（ｂ）は、（ａ）におけるＢ部分を示す要部の平面図である。
【図５】（ａ）は、本発明におけるＣＯＦのさらに他の実施の形態を示す平面図であり、（ｂ）は、（ａ）におけるＣ部分を示す要部の平面図である。
【図６】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図７】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図８】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図９】（ａ）は、従来のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＸ部分を示す要部の平面図である。
【図１０】（ａ）は、従来の他のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＹ部分を示す要部の平面図である。
【図１１】（ａ）は、従来のさらに他のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＺ部分を示す要部の平面図である。
【符号の説明】
５０ インナーリード（リード配線）
５０ａ 外周側インナーリード（リード配線）
５０ｂ 内周側インナーリード（リード配線・内部側突起電極用リード配線）
５８ 突起電極
５８ａ 外周側突起電極（エッジ側突起電極）
５８ｂ 内周側突起電極（内部側突起電極）
６０ インナーリード（リード配線）
６０ａ 第１インナーリード（リード配線）
６０ｂ 第２インナーリード（リード配線・内部側突起電極用リード配線）
６０ｃ 第３インナーリード（リード配線・内部側突起電極用リード配線）
６８ 突起電極
６８ａ 第１突起電極（エッジ側突起電極）
６８ｂ 第２突起電極（内部側突起電極・第１の内部側突起電極）
６８ｃ 第３突起電極（内部側突起電極・第２の内部側突起電極）
７０ インナーリード（リード配線）
７７ 突起電極
７２ インナーリード（リード配線）
７８ 突起電極
８０ 中央領域のインナーリード（リード配線）
８０ａ 中央領域の外周側インナーリード（リード配線）
８０ｂ 中央領域の内周側インナーリード（リード配線・内部側突起電極用リード配線）
８８ 中央領域の突起電極
８８ａ 中央領域の外周側突起電極（エッジ側突起電極）
８８ｂ 中央領域の内周側突起電極（内部側突起電極）
９８ 突起電極
９８ａ 外周側突起電極（エッジ側突起電極）
９８ｂ 内周側突起電極（内部側突起電極）
１００ インナーリード（リード配線）
１００ａ 外周側インナーリード（リード配線）
１００ｂ 内周側インナーリード（リード配線・内部側突起電極用リード配線）
１０１ フィルム基板
【発明の属する技術分野】
本発明は半導体装置に関し、詳細には、ファインピッチ化されたインナーリードを有する半導体装置に関するものである。
【０００２】
【従来の技術】
液晶ドライバ用のパッケージとして、ＬＳＩ等からなる半導体チップをフィルム基板上に搭載してなるＣＯＦ（Chip On Film）が使用される。ＣＯＦの場合、半導体チップの周縁部に、所定の配列ピッチにて、突起電極が設置されている。そして、この突起電極は、上記半導体チップと上記フィルム基板とを接続するための上記フィルム基板上のインナーリードに接合している。すなわち、図９（ａ）に示すように、半導体チップ１６上に突起電極１８が設けられ、該突起電極１８と、図示しないフィルム基板に支持されたインナーリード１０とが接続される。インナーリード１０は、図９（ｂ）に示すように、半導体チップ１６の端辺であるエッジから突起電極１８まで直線的に配設されて、突起電極１８に接合している。
【０００３】
近年、微細加工技術の発達に伴って、半導体チップ１６の入出力端子を外部配線へ接続するために、突起電極数の増加による多出力化が進められている。また、半導体装置の小型化等の点から半導体チップ１６の縮小化が進められている。このような多出力化や半導体チップ１６の縮小化を実現するためには、半導体チップ１６上の突起電極１８のファインピッチ化を進める必要がある。
【０００４】
具体的には、図１０（ａ）に示すように、半導体チップ１６の周縁部に一列に並んで形成されている突起電極１９を高密度に配置して、ファインピッチ化を図っている。このように、突起電極１９を高密度に配置するためには、図１０（ｂ）に示すように、突起電極１９間の間隔を狭くする、あるいは、突起電極１９の幅を小さくする必要が生じる。
【０００５】
しかしながら、突起電極１９間の間隔や突起電極１９の幅を小さくすると、突起電極１９とインナーリード１１とを接合する際のボンディング精度が低下してしまうという問題が生じる。つまり、半導体チップ１６上の突起電極１９とフィルム基板上のインナーリード１１とは、加熱圧着によって接合される。このとき、加熱圧着部分にて、有機物からなるフィルム基板が熱膨張して１０〜２０μｍ程度の伸びが生じ、フィルム基板上のインナーリード１１の位置にばらつきが生じる。そのため、半導体チップ１６上に形成された突起電極１９の形成位置に対応するように形成されたフィルム基板上のインナーリード１１が、熱膨張によって、上記突起電極１９の形成位置からずれてしまうことがある。
【０００６】
上記熱膨張によるインナーリード１１と半導体チップ１６上の突起電極１９の加熱圧着時の位置ずれは、半導体チップ１６が長方形型である場合には、特に長辺側の半導体チップ１６の端部の突起電極１９で発生し、中央部の突起電極１９では発生しない。これは、フィルム基板の熱膨張が半導体チップ１６の端部に行くほど累積して大きくなるためである。
【０００７】
上記のようなインナーリード１１の位置のずれは、突起電極１９とインナーリード１１との接合におけるボンディング精度を低下させる原因となる。すなわち、上記インナーリード１１の位置のずれにより、加熱圧着による接合に際して、インナーリード１１が接合されるべき突起電極１９以外の突起電極に接触して、ショートやリーク不良を招くことになる。
【０００８】
このような理由から、突起電極１９間の間隔や突起電極１９の幅を小さくすることには限界があり、従って、インナーリード１１のファインピッチ化にも限界がある。具体的には、現在量産されている図１０（ａ）に示すＣＯＦでは、図１０（ｂ）に示すように、突起電極１９の幅ｗ10は２５μｍであり、突起電極１９間の距離ｄ10が１５μｍとなっている。これにより、突起電極１９の配列ピッチｍ 10 は４０μｍとなる。つまり、現在のボンディング精度では、上記ＣＯＦのインナーリードのピッチｐ 10 は４０μｍ程度に留まることになる。このように、図１０（ａ）に示すＣＯＦでは、上記した突起電極１９間の間隔を縮小することや、突起電極１９の幅を縮小することによって、ショートやリーク不良の生じる可能性があり、さらなるファインピッチ化を図ることは困難となっている。
【０００９】
そこで、ファインピッチ化を図る他の手法として、図１１（ａ）に示すように、半導体チップ１６の周縁部に、千鳥状に突起電極１７ａ・１７ｂを配置する技術が提案されている（例えば、特許文献１・２等）。このように、千鳥状に突起電極１７ａ・１７ｂを配置した場合には、外周側に位置する突起電極（以下、外周側突起電極と記載する）１７ａは、図９（ａ）（ｂ）に基づいて説明したように、半導体チップ１６のエッジから直線的に配置されるインナーリード１２ａに接合される。また、内周側に位置する突起電極（以下、内周側突起電極と記載する）１７ｂには、半導体チップ１６のエッジから外周側突起電極１７ａの間を通って、１本のインナーリード１２ｂが配置される。
【００１０】
このとき、外周側突起電極１７ａ間には、図１１（ｂ）に示すように、内周側突起電極１７ｂに接合されるインナーリード１２ｂが外周側突起電極１７ａに接触しないように、所定のスペースが設けられる。また、内周側突起電極１７ｂは、外周側突起電極１７ａ間を通るインナーリード１２ｂと直線的に接合されるように配置される。
【００１１】
このように、外周側突起電極１７ａ間に、インナーリード１２ｂを配置するためのスペースが確保されるために、外周側突起電極１７ａの配列ピッチは、図１０（ａ）に示すＣＯＦの突起電極１９の配列ピッチよりも小さくなる。しかしながら、図１１（ａ）に示すＣＯＦでは、突起電極１７ａ・１７ｂが千鳥状に配置されているので、半導体チップ１６上には、図１０（ａ）に示すＣＯＦと同様に、高密度に突起電極１７ａ・１７ｂを配置することができる。
【００１２】
【特許文献１】
特開平７−３３５６９２号公報（平成７（１９９５）年１２月２２日公開）
【００１３】
【特許文献２】
特開２０００−２６９６１１号公報（２０００年９月２９日公開）
【００１４】
【発明が解決しようとする課題】
しかしながら、千鳥状に突起電極が形成された上記従来のＣＯＦであっても、ファインピッチ化はせいぜい３５μｍ程度に留まるという問題を有している。
【００１５】
すなわち、図１１（ｂ）に示されるように、１５μｍの幅ｖ11を有するインナーリード１２ａ・１２ｂが、２５μｍの幅ｗ11を有する突起電極１７ａ・１７ｂの中心を通るように接合され、外周側突起電極１７ａ間に配置されるインナーリード１２ｂと外周側突起電極１７ａとの距離ｆ11が１５μｍである場合、インナーリードのピッチｐ11は３５μｍとなる。
【００１６】
さらなるファインピッチ化を図るためには、突起電極１７ａの幅を縮小すればよいが、突起電極１７ａの幅を小さくすることによって、半導体チップ１６とインナーリード１２ａ・１２ｂとの加熱圧着による接合精度が低下して、インナーリード１２ａ・１２ｂの位置ずれが発生しやすくなる。インナーリード１２ｂの位置ずれは、上記したように、ショートやリーク不良を引き起こす原因になる。そのため、図１１（ｂ）に示すＣＯＦにて突起電極１７ａ・１７ｂの幅を縮小すれば、インナーリード１２ａ・１２ｂのボンディング精度を高めなければならず、現在のボンディング精度では、インナーリードのさらなるファインピッチ化は困難となっている。
【００１７】
このように、従来のＣＯＦでは、ファインピッチ化に限界があり、３５μｍ以下のインナーリードピッチを達成することが困難であるという問題がある。インナーリードのファインピッチ化を実現することができなければ、半導体チップのサイズの縮小化を達成することができなくなる。また、ウエハ内での半導体チップの歩留まりを上げることができず、コスト削減を図ることが困難となる。
【００１８】
本発明は、上記従来の問題点を解決するためになされたものであって、その目的は、インナーリードのボンディング精度を向上することなく現在のボンディング精度にて、インナーリードのファインピッチ化を実現し得る半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の半導体装置は、上記課題を解決するために、半導体チップ上に、該半導体チップのエッジからの距離が相対的に小さい位置に配設されたエッジ側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された内部側突起電極とを備え、フィルム基板上に形成されたリード配線が、上記エッジ側突起電極及び上記内部側突起電極に接合されてなる半導体装置において、互いに隣り合う上記エッジ側突起電極間には、上記内部側突起電極に接合される少なくとも２本の内部側突起電極用リード配線が設けられ、上記内部側突起電極用リード配線のうちの少なくとも１本は、上記内部側突起電極との接合位置に応じて屈曲していることを特徴としている。
【００２０】
上記の構成によれば、エッジ側突起電極間に２本以上の内部側突起電極用リード配線が形成され、このうち少なくとも１本の内部側突起電極用リード配線が屈曲している。すなわち、内部側突起電極用リード配線は、内部側突起電極の配設位置に応じて、該内部側突起電極との接合が可能となるように屈曲している。
【００２１】
そのため、エッジ側突起電極間にて、２本以上の内部側突起電極用リード配線が相互に接触しない範囲内で、内部側突起電極用リード配線をファインピッチ化して形成しても、該内部側突起電極用リード配線と内部側突起電極とを好適に接合することができる。すなわち、内部側突起電極用リード配線が内部側突起電極の配設位置に応じて屈曲する構成とすることにより、エッジ側突起電極間での内部側突起電極用リード配線のピッチに関係なく、内部側突起電極のピッチに応じて、該内部側突起電極と内部側突起電極用リード配線とを接合することができる。
【００２２】
従って、エッジ側突起電極間での内部側突起電極用リード配線をファインピッチ化することにより、内周側突起電極に接合される内部側突起電極用リード配線の数を増加させることができる。その結果、リード配線のファインピッチ化を図ることができる。
【００２３】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極との接合位置よりも上記エッジ側突起電極間にて、ピッチが小さくなるように設けられていることを特徴としている。
【００２４】
上記の構成によれば、エッジ側突起電極間における内部側突起電極用リード配線のピッチは、内部側突起電極に接合している内部側突起電極用リード配線のピッチよりも小さくなっている。つまり、エッジ側突起電極間には、内部側突起電極用リード配線が集約するように配置されている。そのため、エッジ側突起電極間により多くの内部側突起電極用リード配線を配置することができるので、高密度に配設された内部側突起電極に接合することができる。これにより、内部側突起電極の高密度化、及びリード配線のファインピッチ化を図ることができる。
【００２５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間における上記内部側突起電極用リード配線は、１μｍ以上１５μｍ以下の幅を有することが好ましい。
【００２６】
さらに、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間の距離は、５０μｍ以上１５０μｍ以下であることが好ましい。
【００２７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極に接合した場合に、上記エッジから、上記内部側突起電極の上記半導体チップの内部側の端部までの長さが１００μｍ以上５００μｍ以下であることが好ましい。
【００２８】
上記の各構成によれば、内部側突起電極及びエッジ側突起電極に接合される配線リードのファインピッチ化を図ることができる。具体的には、半導体チップ上のエッジにおける上記配線リードのピッチを、実質的に３５μｍ以下にすることが可能となる。
【００２９】
また、本発明の半導体装置は、上記の半導体装置において、上記半導体チップは４つのエッジを有し、該エッジのうちの少なくとも１つのエッジの周縁部に、上記エッジ側突起電極及び上記内部側突起電極が設けられ、該内部側突起電極の数は、エッジ側突起電極の数よりも多いことを特徴としている。
【００３０】
上記の構成によれば、１つのエッジの周縁部に設けられるエッジ側突起電極の数を内部側突起電極の数よりも少なくすることにより、エッジ側突起電極間に、内部側突起電極用リード配線を配置するための領域を確保することが可能になる。これにより、内部側突起電極と内部側突起電極用リード配線との接合を容易にすることができる。従って、内部側突起電極用リード配線とエッジ側突起電極との接触を防止し、リード配線のショートやリーク不良を低減することができる。
【００３１】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極の少なくとも一部は、上記エッジ側突起電極の配設方向とは異なる配設方向となるように配設されていることを特徴としている。
【００３２】
上記の構成によれば、内部側突起電極用リード配線は屈曲されて形成されるので、種々の配設方向に配設された内部側突起電極に対しても、内部側突起電極用リード配線を接合することができる。それゆえ、種々の配設方向に配設された内部側突起電極を有する半導体チップに接続されるリード配線をファインピッチ化することができる。
【００３３】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極のうち、少なくとも両端とそれに隣接する位置とに配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数は、上記両端以外の位置に配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数よりも少ないことを特徴としている。
【００３４】
両端以外の領域に配設される突起電極とリード配線とは、該突起電極とリード配線の接合に際して、比較的接合位置にずれが生じにくい。これに対し、両端とそれに隣接する位置とに配設される突起電極とリード配線との接合では、接合位置にずれが生じやすい。接合位置のずれは、リード配線のショートやリーク不良を引き起こす原因になる。
【００３５】
そのため、上記の構成を採用することによって、接合位置にずれが生じやすい両端とそれに隣接する位置とでは、内周側突起電極用リード配線数をより少なくすることによって、リード配線のショートやリーク不良を防止している。また、接合位置にずれが生じ難い上記両端以外の領域では、内周側突起電極用リード配線数をより多くすることによって、リード配線のファインピッチ化を図っている。これにより、リード配線のショートやリーク不良を防止するとともに、リード配線のファインピッチ化を図ることが可能になる。
【００３６】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極及び上記内部側突起電極のうち、少なくとも両端に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅は、上記両端以外の位置に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅よりも大きいことを特徴としている。
【００３７】
上記の構成によれば、突起電極とリード配線との接合位置のずれの生じやすさに応じて、突起電極の幅を変化させている。これにより、接合位置のずれが生じやすい両端に配設される突起電極によって、リード配線のショートやリーク不良を防止することができる。また、接合位置のずれが生じ難い上記両端以外の領域に配設される突起電極によって、ファインピッチ化を図ることが可能になる。
【００３８】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極は、さらに、半導体チップのエッジからの距離が相対的に小さい位置に配設された第１の内部側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された第２の内部側突起電極とを備え、上記第２の内部側突起電極に接合される内部側突起電極用リード配線は、上記第１の内部側突起電極間に設けられていることを特徴としている。
【００３９】
上記の構成によれば、半導体チップのエッジからの距離が異なる位置に配設された第１の内部側突起電極と第２の内部側突起電極とが備えられている場合にも、第１の内部側突起電極間に、少なくとも１本の内部側突起電極用リード配線を設けることによって、リード配線のファインピッチ化を図ることができる。
【００４０】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極のうちの少なくとも一部は、上記半導体チップ上の半導体素子及びチップ配線の少なくとも一方に接続されていることを特徴としている。
【００４１】
上記の構成によれば、半導体素子の配置位置に合わせて内部側突起電極が配設されている場合にも、内部側突起電極の配設位置に合わせて内部側突起電極用リード配線を接合することができる。
【００４２】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００４３】
本実施の形態のＣＯＦ（Chip On Film、半導体装置）は、図２（ｂ）に示すように、フィルム基板１０１に支持されたインナーリード（リード配線）１００と、半導体チップ９６に設けられた突起電極９８とが、互いに対向するように配置され、インナーリード１００と突起電極９８とが電気的に接続されている。
【００４４】
フィルム基板１０１上のインナーリード１００上には、耐熱性に優れたポリイミド系やポリウレタン系の材料からなる保護膜としてのソルダレジスト９４が形成されている。このソルダレジスト９４は、導電性やイオン性の異物の付着によるインナーリードの腐食やリーク不具合等を防止するために設けられている。また、上記ソルダレジスト９４は、外部外力によるインナーリードの断線を防止し、折り曲げ時にインナーリードを保護する。なお、ソルダレジスト９４は、３μｍ〜３０μｍの厚さにて形成されている。また、突起電極９８とインナーリード１００とを接合するために、例えば、エポキシ系のアンダーフィル材を流し込んで硬化させてなる樹脂９９が形成されている。
【００４５】
上記ＣＯＦは、図２（ａ）に示すように、半導体チップ９６の入出力端子がインナーリード１００（図２（ｂ））を介して、外部配線である入力側アウターリード９１と、出力側アウターリード９５とに接続されている。一般に、入力側アウターリード９１は比較的粗いピッチにて形成され、出力側アウターリード９５は近年の多出力化に伴って、ファインピッチ化されている。現在では、４８０出力のＣＯＦが量産化されている。
【００４６】
上記フィルム基板１０１は、ポリイミド系等の絶縁性の有機物であり、自由に折り曲げが可能な厚さを有している。該フィルム基板１０１に支持されるインナーリード１００は、銅箔によって形成され、錫メッキが施されている。インナーリード１００の厚さは、８μｍ〜１２μｍである。また、インナーリード１００の長さは、半導体チップ９６上の突起電極９８の形成位置に応じて、半導体チップ９６の端辺（エッジ）から１００μｍ以上５００μｍ以下の範囲内の長さとなるように形成されていることが好ましい。
【００４７】
また、上記突起電極９８は、その形状は特に限定されないが、例えば、図１（ａ）に示すように、長辺が６０μｍ〜１２０μｍであり、短辺が２５μｍ〜４０μｍである長方形型であって、１０μｍ〜１８μｍの厚さを有している。上記突起電極９８は、金によって形成され、インナーリード１００と金−錫金属間接合によって接合される。
【００４８】
上記ＣＯＦの半導体チップ９６は、図２（ａ）に示すように、その形状は特に限定されないが、例えば、長辺が１５ｍｍ〜２２ｍｍであり、短辺が１．５ｍｍ〜２．５ｍｍである長方形型である。上記半導体チップ９６には、図１（ａ）に示すように、その周縁部に、半導体チップ９６のエッジである端辺に平行であって、かつ所定の配列ピッチにて突起電極９８ａが設けられている。また、半導体チップ９６の端辺からの距離を上記突起電極９８ａとは異にして、半導体チップ９６の端辺に平行であって、かつ所定の配列ピッチにて突起電極９８ｂが形成されている。つまり、上記半導体チップ９６では、その端辺からの距離を異にして、所定のピッチにて形成された突起電極９８ａ及び突起電極９８ｂが２列に形成されている。
【００４９】
以下では、半導体チップ９６の端辺からの距離が相対的に小さい突起電極９８ａを外周側突起電極（エッジ側突起電極）９８ａと記載し、半導体チップ９６の端辺からの距離が相対的に大きい突起電極９８ｂを内周側突起電極（内部側突起電極）９８ｂと記載する。また、外周側突起電極９８ａ、内周側突起電極９８ｂのいずれか又は両方を指す場合には、突起電極９８と記載する。
【００５０】
なお、本実施の形態では、図１（ａ）に示すように、半導体チップ９６が有する４辺のうちの１辺の周縁部に、外周側突起電極９８ａ及び内周側突起電極９８ｂが２列に形成され、残りの３辺（以下、他の辺と記載する）の周縁部には、１列の突起電極のみが配置されている場合について説明するが、他の辺の少なくとも１辺に２列の突起電極が配置されていてもよい。
【００５１】
図１（ｂ）に示すように、上記外周側突起電極９８ａの配列ピッチは、内周側突起電極９８ｂの配列ピッチよりも大きくなっている。すなわち、外周側突起電極９８ａ間の距離は、内周側突起電極９８ｂ間の距離よりも大きくなっている。そのため、本実施の形態では、隣接する２つの外周側突起電極９８ａの設置位置に挟み込まれるように、２つの内周側突起電極９８ｂが設置されている。それゆえ、内周側突起電極９８ｂの数は、外周側突起電極９８ａの数と同等以上となっている。
【００５２】
また、図１（ａ）に示すように、内周側突起電極９８ｂのうちの両端に位置する突起電極は、半導体チップ９６の他の辺に配置された突起電極と交差するのを避けるために、外周側突起電極９８ａのうちの両端に位置する突起電極よりも内側に配置されている。
【００５３】
半導体チップ９６上に設置された外周側突起電極９８ａ及び内周側突起電極９８ｂは、図１（ａ）に示すように、それぞれ、フィルム基板１０１（図２（ａ））に設けられたインナーリード１００ａ・１００ｂによって、電気的に接合されている。なお、以下では、外周側突起電極９８ａに接合されるインナーリード１００ａを外周インナーリード１００ａと記載し、内周側突起電極９８ｂに接合されるインナーリード１００ｂを内周インナーリード（内部側突起電極用リード配線）１００ｂと記載する。また、外周インナーリード１００ａ、内周インナーリード１００ｂのいずれか又は両方を指す場合には、インナーリード１００と記載する。
【００５４】
外周インナーリード１００ａ・内周インナーリード１００ｂは、それぞれ、半導体チップ９６の端辺から、外周側突起電極９８ａ・内周側突起電極９８ｂそれぞれの、上記端辺に平行な対向する２辺に直交するように配置される。上記外周インナーリード１００ａ・内周インナーリード１００ｂは、この対向する２辺のほぼ中心を通って、外周側突起電極９８ａ・内周側突起電極９８ｂ上に直線状に配置されるように設計されている。
【００５５】
それゆえ、図１（ｂ）に示すように、外周側突起電極９８ａの配列ピッチと、外周側突起電極９８ａに接合された外周インナーリード１００ａのピッチ（以下、外周インナーリード１００ａの接合ピッチと記載する）ｐ(o)1とは、ほぼ同一のピッチとなる。また、内周側突起電極９８ｂの配列ピッチと、内周側突起電極９８ｂに接合された内周インナーリードのピッチ（以下、内周インナーリード１００ｂの接合ピッチと記載する）ｐ(i)1とは、同一のピッチとなる。
【００５６】
本実施の形態では、上記したように、外周側突起電極９８ａと内周側突起電極９８ｂとが２列に形成されているので、外周インナーリード１００ｂは、内周側突起電極９８ｂに接触しないように形成される必要がある。また、本実施の形態では、上記したように、隣接する２つの外周側突起電極９８ｂの配設位置に挟み込まれるように、２つの内周側突起電極９８ａが配設されているので、外周側突起電極９８ａ間には、２本の内周インナーリード１００ｂが配置される。そのため、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触しないように、また外周側突起電極９８ａに接触しないように配置する必要がある。
【００５７】
具体的には、図１（ａ）に示すように、外周側突起電極９８ａ上に配置される外周インナーリード１００ａは、半導体チップ９６の端辺から外周側突起電極９８ａ上にて直線状となり、また、外周側突起電極９８ａの上記端辺に平行な対向する２辺と交差するように配置される。そして、外周インナーリード１００ａが内周側突起電極９８ｂに接触しないように、半導体チップ９６上における外周インナーリード１００ａの先端部は、内周側突起電極９８ｂの形成位置に達する直前に配置される。
【００５８】
これに対し、内周側突起電極９８ｂ上に配置される内周インナーリード１００ｂは、図１（ａ）に示すように、半導体チップ９６の端辺から外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが、互いに接触しないように、かつ外周側突起電極９８ｂに接触しないように、外周側突起電極９８ｂ間に直線状に配置される。さらに、内周インナーリード１００ｂと内周側突起電極９８ｂとの接合を可能とするために、外周側突起電極９８ａの配設位置と内周側突起電極９８ｂとの配設位置との間で、内周側突起電極９８ｂの配設位置に応じて内周インナーリード１００ｂが屈曲している。これにより、内周側突起電極９８ｂの上記端辺に平行な対向する２辺を直線的に、内周インナーリード１００ｂが通過し、内周側突起電極９８ｂと内周インナーリード１００ｂとが接合される。
【００５９】
具体的には、内周側突起電極９８ｂとの接合位置に合わせて、外周側突起電極９８ａ間での２つの内周インナーリード１００ｂの距離を広げるように、上記内周インナーリード１００ｂは、外周側突起電極９８ａ間を通過した位置にて屈曲している。また、内周インナーリード１００ｂは、内周側突起電極９８ｂの上記対向する２辺と交差することができるように、内周側突起電極９８ｂの形成位置の直前にて、さらに屈曲している。
【００６０】
上記のように、外周側突起電極９８ａ形成位置と内周側突起電極９８ｂとの形成位置との間で、内周インナーリード９８ｂを屈曲させることにより、内周インナーリード１００ｂの接合ピッチと、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂのピッチ（以下、内周インナーリード１００ｂの電極間ピッチと記載する）とを異ならせることができる。特に、内周インナーリード１００ｂの電極間ピッチは、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触しない程度の大きさであればよいので、内周インナーリード１００ｂの接合ピッチよりも小さくすることが可能である。これにより、内周側突起電極９８ｂに接合される内周インナーリード１００ｂの数を増やすことができる。
【００６１】
このように、外周側突起電極９８ａ間に設けられる内周インナーリード１００ｂの電極間ピッチを微細化することにより、突起電極９８を高密度に配置し、突起電極９８のファインピッチ化、インナーリード１００のファインピッチ化を図ることができる。
【００６２】
なお、上記内周インナーリード１００ｂは、後述する内周インナーリード１００ｂと内周側突起電極９８ｂとの接合に際して生じる内周インナーリード１００ｂの断線やクラックを防止するために、屈曲位置にてＲ０．０５ｍｍ〜０．２ｍｍとすることが好ましい。
【００６３】
また、外周側突起電極９８ａ間の距離は、上記したように、外周側突起電極９８ａ間に配置される２本の内周インナーリード１００ｂが互いに接触せず、かつ、外周側突起電極９８ａに接触しないように配置することができる距離である。
【００６４】
具体的には、外周側突起電極９８ａと内周インナーリード１００ｂとの距離は１５μｍ程度確保することが好ましい。また、インナーリード１００のファインピッチ化を図るためには、内周インナーリード１００ｂの電極間ピッチは、３０μｍ以下とすることが好ましいので、インナーリード１００の幅は、１５μｍ以下とすることが好ましい。これにより、外周側突起電極９８ａ上に接合される外周インナーリード１００ａが、たとえ外周側突起電極９８ａ上からはみ出して接合された場合にも、ショートやリーク不良を防止することができる。
【００６５】
次に、上記ＣＯＦの製造方法について説明する。
【００６６】
上記ＣＯＦのフィルム基板１０１として、上記したように自由に折り曲げが可能な厚さであって、さらに図２（ａ）に示すように、スプロケットホール９３を使用した装置での搬送が可能となるような厚さのものを使用する。また、このフィルム基板１０１には、インナーリード１００を形成するための銅箔が５μｍ〜９μｍの厚さで形成されていることが好ましく、８μｍ以下であることがより好ましい。銅箔を有するフィルム基板１０１は、具体的には、上記したポリイミド系の有機物からなる基材に、ＣｒやＮｉ等の金属をスパッタ法によって付着させ、この金属上にメッキ法にて銅箔を形成するメタライズ法によって作製される。あるいは、銅箔にポリイミドワニスを塗って硬化させるキャスティング法によっても作製することができる。
【００６７】
続いて、フィルム基板１０１上の銅箔をエッチングして、所望する配線パターンにてインナーリード１００を形成する。上記のように、銅箔が５μｍ〜９μｍという薄膜状に形成されている場合には、インナーリード１００のファインピッチ化を行うことが可能となっている。また、フィルム基板１０１に支持されるように銅箔を形成しているので、インナーリード１００がフィルム基板１０１上に固定されている。そのため、インナーリード１００が有する幅が１μｍ〜１５μｍと細く、また内周側突起電極９８ｂの配設位置に応じてインナーリード１００ｂが屈曲する場合にも、インナーリード１００の変形や断線等の不良を招くことはない。
【００６８】
具体的には、厚さが５μｍの銅箔を用いた場合には、インナーリード１００を幅１μｍ以上１５μｍ以下で形成し、さらにインナーリード１００のピッチを１５μｍにて形成することが可能である。また、上記の方法にて、フィルム基板１０１上にインナーリード１００を形成した場合、フィルム基板１０１とインナーリード１００との密着強度は、５Ｎ／ｃｍ以上とすることができる。なお、上記の手法にて形成されたインナーリード１００の長さのばらつきは、±２０μｍである。
【００６９】
このようにインナーリード１００を形成した後、インナーリード１００の所定領域を被覆するようにソルダレジスト９４を形成する。
【００７０】
次いで、インナーリード１００が形成されたフィルム基板１０１と、突起電極９８が形成された半導体チップ９６とを、インナーリード接合装置を用いて、接合する。すなわち、図３に示すように、インナーリード接合装置のボンディングステージ１１２上に半導体チップ９６を固定する。さらに、上記インナーリード接合装置の固定クランパ１１１を用いて、インナーリード１００上のソルダレジスト９４が形成された領域にて、フィルム基板１０１を固定する。このとき、フィルム基板１０１上のインナーリード１００と、半導体チップ９６に備えられた突起電極９８とが対向するように、フィルム基板１０１及び半導体チップ９６を固定する。
【００７１】
その後、フィルム基板１０１のインナーリード１００と、半導体チップ９６の突起電極９８との位置合わせを行い、図３に示すように、インナーリード接合装置の加熱ツール１１０とボンディングステージ１１２とを図中矢印方向に移動させる。なお、上記の位置合わせを好適に行うために、図１（ａ）に示すインナーリード１００のうち、両端に位置するインナーリード１００に直交するように、５０μｍ〜１００μｍの長さを有する突起状の位置決め凸部（図示せず）を形成しておいてもよい。
【００７２】
これにより、フィルム基板１０１と半導体チップ９６とが、加熱ツール１１０及びボンディングステージ１１２に挟み込まれ、上記インナーリード１００と突起電極９８との接合位置に樹脂９９（図２（ｂ））を塗布して、０．５ｓ〜３ｓ間の加熱圧着することにより、上記インナーリード１００と突起電極９８とが樹脂９９によって接合される。なお、この加熱圧着に際しては、ボンディングステージ１１２及び加熱ツール１１０を所定温度にまで加熱して行う。このようにして、インナーリード１００表面の錫と突起電極９８の金とが、金属間接合によって電気的に接続される。
【００７３】
上記にて説明したように、図１（ａ）に示すＣＯＦは、従来のインナーリード接合装置のボンディング精度にて製造することができる。つまり、本実施の形態のＣＯＦは、従来のボンディング精度で製造することによって、インナーリードの変形や断線、リーク不良等を招くことなく、半導体チップ９６に搭載される突起電極数を増やし、インナーリードのピッチを向上することができる。
【００７４】
なお、本実施の形態では、インナーリード接合装置を用いているので、インナーリード１００と突起電極９８との加熱圧着を行う際に生じる応力により、半導体チップ９６の端辺上に配置されるインナーリード１００にダメージ１１５が生じることがある。このようなダメージ１１５は、インナーリード１００の断線やクラックを引き起こす。そのため、半導体チップの端辺上に位置するインナーリード１００は、フィルム基板１０１上にて直線状となるように形成しておくことが好ましい。
【００７５】
なお、図１（ａ）に示すＣＯＦでは、隣接する２つの外周側突起電極９８ａの設置位置に挟み込まれるように、２つの内周側突起電極９８ｂが設置されているので、外周側突起電極９８ａ間には、２本の内周インナーリード１００ｂが配置されているが、これに限定されるものではない。すなわち、図４（ａ）に示すように、隣接する２つの外周側突起電極５８ａの設置位置に挟み込まれるように、３つの内周側突起電極５８ｂを設けてもよい。この場合、外周側突起電極５８ａ間には、３本の内周インナーリード５０ｂが配置されることになる。
【００７６】
外周側突起電極５８ａ間に、３本の内周インナーリード５０ｂを配置した場合にも、上記と同様、半導体チップ９６の端辺から、外周側突起電極５８ａ間に配置される３本の内周インナーリード５０ｂが互いに接触しないように、かつ該内周インナーリード５０ｂが外周側突起電極５８ａに接触しないように、３本の内周インナーリード５０ｂが直線状に配置される。
【００７７】
そして、内周インナーリード５０ｂと内周側突起電極５８ｂとの接合を可能とするために、図４（ｂ）に示すように、外周側突起電極５８ａの形成位置と内周側突起電極５８ｂとの形成位置との間で、３本の内周インナーリード５０ｂのうち、両端の２本の内周インナーリードが屈曲している。これに対し、外周側突起電極５０ａ間に配置される３本の内周インナーリード５０ｂのうち、真ん中に配置される内周インナーリードは、半導体チップ９６の端辺から、内周側突起電極５８ｂまで屈曲することなく、直線状に配置されている。
【００７８】
これにより、外周側突起電極５０ａの配列ピッチを小さくするとともに、内周側突起電極５８ｂの配列ピッチを小さくすることもできるので、半導体チップ上に搭載される突起電極５８の高密度化を図ることができる。
【００７９】
なお、図４（ａ）に示すＣＯＦでは、外周側突起電極５０ａ間に配置される３本の内周インナーリード５０ｂのうち、真ん中に配置される内周インナーリードを屈曲させることなく直線状に形成しているが、両端に配置される内周インナーリード５０ｂと同様に屈曲させてもよい。あるいは、３本の内周インナーリード５０ｂのうち、１本のみを屈曲させてもよい。すなわち、内周インナーリード５０ｂのいずれを屈曲させるかは、外周側突起電極５０ａ及び内周側突起電極５０ｂの配設位置に応じて設定すればよく、特に限定されるものではない。
【００８０】
また、外周側突起電極間に配置される内周インナーリードの数も、上記２本又は３本に限定されるものではなく、４本以上であっても同様に適用することができる。
【００８１】
本発明は、上記の実施の形態に限定されるものではなく、本発明の範囲内で種々の変更が可能である。例えば、本実施の形態では、フィルム基板１０１上の銅箔を使用して、インナーリード１００を形成する方法について説明したが、インナーリード１００以外の配線を形成する場合にも、上記した方法を同様に適用することができる。また、インナーリード１００とともに、他の配線を形成することも可能である。
【００８２】
また、本実施の形態では、ＣＯＦを例に挙げて説明したが、これに限定されるものでもない。すなわち、インナーリードのピッチを４０μｍ以下にて形成した場合に、インナーリードの強度や、インナーリードとフィルム基板との密着強度等を充分に確保することができるものであればよい。但し、ＴＣＰ（Tape Carrier Package）等では、インナーリードのピッチを４０μｍ以下とした場合には、インナーリードの強度を確保できない可能性があるため、ＣＯＦ等を使用することが好ましい。
【００８３】
〔実施の形態２〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００８４】
本実施の形態の半導体チップ９６には、図５（ａ）に示すように、上記半導体チップ９６の端辺からの距離を異にして、所定のピッチにて形成された突起電極が３列に形成されている。以下では、半導体チップ９６の端辺から各突起電極までの距離が相対的に小さい方から順に、第１突起電極（エッジ側突起電極）６８ａ、第２突起電極（第１の内部側突起電極）６８ｂ、第３突起電極（第２の内部側突起電極）６８ｃと記載する。また、第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃのいずれか又は両方を指す場合には、突起電極６８と記載する。
【００８５】
上記第２突起電極６８ｂ及び第３突起電極６８ｃのうち、両端に位置する突起電極は、前記実施の形態１にて説明したように、半導体チップの他の辺に配置された突起電極と交差しないように、第１突起電極６８ａのうちの両端に位置する突起電極よりも内側に配置されている。
【００８６】
また、半導体チップ９６上に設置された各突起電極６８は、それぞれ、フィルム基板１０１（図２（ａ））に設けられたインナーリード６０ａ・６０ｂ・６０ｃによって、電気的に接合されている。インナーリード６０ａ・６０ｂ・６０ｃは、前記実施の形態にて説明したように、半導体チップ９６の端辺から、該端辺に平行である突起電極の対向する２辺を通過するように配置される。
【００８７】
なお、以下では、第１突起電極６８ａに接合されるインナーリード６０ａを第１インナーリード６０ａ、第２突起電極６８ｂに接合されるインナーリード６０ｂを第２インナーリード６０ｂ、第３突起電極６８ｃに接合されるインナーリード６０ｃを第３インナーリード６０ｃと記載する。また、第１インナーリード６０ａ、第２インナーリード６０ｂ、第３インナーリード６０ｃのいずれか又は両方を指す場合には、インナーリード６０と記載する。
【００８８】
上記第１突起電極６８ａは、図５（ａ）に示すように、該第１突起電極６８ａ間にて、第２インナーリード６０ｂ及び第３インナーリード６０ｃが互いに接触せず、かつ、これらのインナーリード６０ｂ・６０ｃが第１突起電極６８ａに接触することのないような配列ピッチで半導体チップ９６上に搭載されている。また、上記第２突起電極６８ｂは、第３インナーリード６０ｃが互いに接触せず、かつ第３インナーリード６０ｃが第２突起電極６８ｂに接触しないように、ランダムな配列ピッチにて半導体チップ９６上に搭載されている。さらに、上記第３突起電極６８ｃは、前記実施の形態１にて説明したインナーリード接合装置のボンディング精度を考慮した上で設定される最小の配列ピッチにて、半導体チップ９６上に搭載されている。
【００８９】
具体的には、図５（ｂ）に示すように、第１突起電極６８ａ上に配置される第１インナーリード６０ａは、半導体チップ９６の端辺から第１突起電極６８ａ上まで直線状に形成され、また、第１突起電極６８ａの上記端辺に平行である対向する２辺を通過するように配置される。そして、第１インナーリード６０ａが第２突起電極６８ｂに接触しないように、半導体チップ９６上における第１インナーリード６０ａの先端部は、第２突起電極６８ｂの形成位置に達する直前に配置される。
【００９０】
また、第１突起電極間には、２本の第２インナーリード６０ｂ及び４本の第３インナーリード６０ｃが配置されている。これら６本のインナーリード６０ｂ・６０ｃは、半導体チップ９６の端辺から第１突起電極間を通過するまで、直線状に配置されている。この６本のインナーリード６０ｂ・６０ｃのうち、両端に位置するインナーリードが第２インナーリード６０ｂとなり、該第２インナーリードに挟まれた４本のインナーリードが第３インナーリード６０ｃとなっている。
【００９１】
上記第２インナーリード６０ｂは、第２突起電極６８ｂ上に配置されて接合されるので、第１突起電極６８ａの形成位置と第２突起電極６８ｂとの形成位置との間で屈曲している。これにより、第２突起電極６８ｂの上記端辺に平行である対向する２辺を直線的に通過するように、第２突起電極６８ｂ上に第２インナーリード６０ｂを配置して、第２突起電極６８ｂと第２インナーリード６０ｂとを接合することができる。また、上記対向する２辺を直線的に通過した第２インナーリード６０ｂの半導体チップ９６上における先端部は、第３突起電極６８ｃの形成位置に達する直前に配置される。これにより、第２インナーリード６０ｂが、第３突起電極６８ｃに接触することはない。
【００９２】
このように、第１突起電極６８ａ間に配置されたインナーリード６０ｂ・６０ｃのうち、両端に位置するインナーリード６０ｂが第２突起電極６８ｂに接合される。従って、図５（ａ）に示すように、第３インナーリード６０ｃが配置された第２突起電極６８ｂ間と、インナーリード６０が配置されていない第２突起電極６８ｂ間が繰り返されるように、第２突起電極６８ｂが配置されている。
【００９３】
また、第１突起電極間６８ａ及び第２突起電極６８ｂ間に配置されている上記第３インナーリード６０ｃは、第２突起電極６８ｂの形成位置と第３突起電極６８ｃとの形成位置との間で屈曲している。これにより、第３突起電極６８ｃの上記端辺に平行である対向する２辺に交差するように、第３突起電極６８ｃ上に第３インナーリード６０ｃを配置することを可能としている。なお、第３突起電極６８ｃ間には、インナーリード６０は配置されないので、上記したように、第３突起電極６８ｃ間の距離は、ボンディング精度を考慮した上で設定される配列ピッチに基づいて設定すればよい。
【００９４】
以上のように、突起電極とインナーリードとを接合するために、インナーリードを屈曲させているので、突起電極間に配置されるインナーリードのピッチ（以下、インナーリードの電極間ピッチと記載する）をファインピッチ化することができる。また、突起電極間にインナーリードが配置されている場合には、突起電極間のインナーリード数に応じて、配列ピッチが決定される。従って、図５（ａ）に示すように、半導体チップ９６上の第１突起電極６８ａの配列ピッチは、第３突起電極６８ｃの配列ピッチよりも大きくなっている。
【００９５】
さらに、突起電極間のインナーリード数に応じて、半導体チップ９６上に形成される突起電極数も変化する。図５（ａ）に示すＣＯＦでは、第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃの順に増加している。このように、半導体チップ９６の外周側から内周側に向かって、突起電極数を増やすことにより、突起電極６８とインナーリード６０との接合を容易にしている。さらに、半導体チップ９６上に搭載される突起電極６８の高密度化を図り、突起電極６８に接合されるインナーリード６０のファインピッチ化を図っている。
【００９６】
なお、本実施の形態では、第２突起電極６８ｂ及び第３突起電極６８ｃに接合するためにインナーリード６０がすべて屈曲しているが、突起電極６８の配置位置に応じて、屈曲しないインナーリードを用いてもよい。すなわち、前記実施の形態１にて説明した図４（ａ）（ｂ）に示すＣＯＦのように、半導体チップの端辺から突起電極まで屈曲することなく、直線状に配置される場合もあり得る。
【００９７】
また、図５（ａ）に示すＣＯＦでは、半導体チップの端辺からの距離が異なるように、突起電極が３列に配置されているが、これに限定されず、４列以上の突起電極が配設されていてもよい。すなわち、第１突起電極６８ａと第３突起電極６８ｃとの間の第２突起電極６８ｂを２列以上にて形成してもよい。
【００９８】
あるいは、半導体チップ上にランダムに突起電極を配置することによって、ファインピッチ化を図ることも可能である。つまり、突起電極の配設位置に応じて、インナーリードを適宜屈曲させることにより、インナーリードのファインピッチ化を図ることができる。
【００９９】
〔実施の形態３〕
本発明の他の実施の形態について図６ないし図７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１・２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１００】
本実施の形態のＣＯＦは、前記実施の形態にて説明した図４（ａ）に示すＣＯＦの内周側突起電極５８ｂの一部を、残りの内周側突起電極５８ｂとは、上記半導体チップ９６の端辺からの距離が異なるように配置している。具体的には、図６に示すように、内周側突起電極５８ｂの、半導体チップ９６の端辺からの距離よりも大きくなる位置に、突起電極７７を配置している。また、この突起電極７７は、外周側突起電極５８ａ及び内周側突起電極５８ｂの配設方向とは異なる配設方向にて配置されている。すなわち、インナーリード７０が交差する突起電極７７の対向する２辺を、インナーリード５８が交差する上記内周側突起電極５８ｂの対向する２辺に対して、垂直になるように、上記突起電極７７を配設している。
【０１０１】
この場合、図６に示すＣＯＦでは、図４（ａ）に示すＣＯＦでは内周側突起電極５８ｂが配置されていた位置にインナーリード７０が配置され、内周側突起電極５８ｂと突起電極７７との間で、インナーリード７０が屈曲している。
【０１０２】
このように、突起電極７７の配設位置に応じて、突起電極７７とインナーリード７０との接合位置が変わる場合にも、インナーリード７０を屈曲させることにより、半導体チップ９６上における突起電極のファインピッチ化を実現することができる。
【０１０３】
また、半導体チップ９６上に配置されている図示しない半導体素子やチップ配線の配置位置によっては、突起電極の方向を変化させる必要がある。すなわち、上記半導体素子やチップ配線は、半導体チップ９６上に配置されており、この半導体素子上に突起電極が形成されている。そのため、突起電極の配設位置は、半導体素子の配置位置に依存することになるが、インナーリード７０を屈曲させることにより、半導体素子やチップ配線の配置位置に関わらず、突起電極のファインピッチ化を実現することが可能となる。
【０１０４】
あるいは、図７に示すように、インナーリード７１が交差する上記内周側突起電極５８ｂの対向する２辺に対して、４５度の角度をなすように、上記突起電極７８を配置することも可能である。この場合にも、突起電極７８の配設位置や配設方向に応じて、内周側突起電極５８ｂと突起電極７８との間でインナーリード７１が屈曲している。
【０１０５】
以上のように、インナーリードを任意に屈曲させることによって、半導体チップ上に搭載される突起電極の配設位置や配設方向が任意に変更された場合にも、インナーリードのファインピッチ化を図ることが可能である。
【０１０６】
なお、本実施の形態では、図４（ａ）に示すＣＯＦにて内周側突起電極５８ｂが配置されていた位置に、インナーリードを配置する構成について説明したが、これに限定されるものではない。すなわち、前記実施の形態にて用いた図１（ａ）及び図５（ａ）に示すＣＯＦにも適用可能である。また、図６及び図７に示す内周側突起電極５８ｂの配列ピッチも適宜変更可能であり、突起電極７７・７８の配置方向も図６及び図７に示す配置方向に限定されない。
【０１０７】
〔実施の形態４〕
本発明の他の実施の形態について図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０８】
本実施の形態の半導体チップ９６には、図８に示すように、上記半導体チップ９６の端辺からの距離を異にして、突起電極が２列に形成されている。各列の突起電極のうち、両端に位置する両端領域に配置された突起電極（以下、両端領域の突起電極と記載する）５８は、突起電極の幅が相対的に大きくかつ配列ピッチが相対的に大きくなっている。これに対し、上記両端領域に挟まれる領域（以下、中央領域と記載する）に配置された突起電極（以下、中央領域の突起電極と記載する）８８は、突起電極の幅が相対的に小さくかつ配列ピッチが相対的に小さくなっている。中央領域に位置する外周側突起電極８８ａ及び内周側突起電極８８ｂを、それぞれ中央領域の外周側突起電極８８ａ、中央領域の内周側突起電極８８ｂと記載する。
【０１０９】
なお、以下では、半導体チップ９６の端辺から各突起電極までの距離が相対的に小さい方から順に、外周側突起電極５８ａ・８８ａ、内周側突起電極５８ｂ・８８ｂと記載する。また、外周側突起電極５８ａ・８８ａ、内周側突起電極５８ｂ・８８ｂのいずれか又は両方を指す場合には、突起電極５８・８８と記載する。
【０１１０】
上記半導体チップ９６上に設置された外周側突起電極５８ａ・８８ａは、それぞれ、フィルム基板１０１（図２（ａ））に設けられた外周インナーリード５０ａ・８０ａによって、電気的に接合されている。また、内周側突起電極５８ｂ・８８ｂは、フィルム基板１０１に設けられた内周インナーリード５８ｂ・８８ｂによって、電気的に接合されている。外周インナーリード５０ａ・８０ａ及び内周インナーリード５８ｂ・８８ｂは、前記実施の形態にて説明したように、半導体チップ９６の端辺から、該端辺に平行である突起電極の対向する２辺を通過するように配置される。
【０１１１】
上記外周側突起電極５８ａ・８８ａは、該外周側突起電極５８ａ・８８ａ間にて内周インナーリード５８ｂ・８８ｂを互いに接触せず、かつ、この内周インナーリード５８ｂ・８８ｂが外周側突起電極５８ａ・８８ａに接触することのないような配列ピッチにて、半導体チップ９６上に搭載されている。また、上記内周側突起電極５８ｂ・８８ｂは、前記実施の形態１にて説明したインナーリード接合装置のボンディング精度を考慮した上で設定される最小の配列ピッチにて、半導体チップ９６上に搭載されている。
【０１１２】
具体的には、図８に示すように、外周側突起電極５８ａ・８８ａ上に配置される外周インナーリード５０ａ・８０ａは、半導体チップ９６の端辺から外周側突起電極５８ａ・８８ａ上まで直線状に形成され、また、上記端辺に平行である外周側突起電極５８ａ・８８ａの対向する２辺を通過するように配置される。そして、外周インナーリード５０ａ・８０ａが内周側突起電極５８ｂ・８８ｂに接触しないように、半導体チップ９６上における外周インナーリード５０ａ・８０ａの先端部は、内周側突起電極５８ｂ・８８ｂの形成位置に達する直前に配置される。
【０１１３】
また、両端領域の外周側突起電極５８ａ間には、３本の内周インナーリード５０ｂが配置されている。一方、中央領域の外周側突起電極８８ａ間には、４本の内周インナーリード８０ｂが配置されている。これらの内周インナーリー５０ｂ・８０ｂは、半導体チップ９６の端辺から外周側突起電極５８ａ・８８ａ間を通過するまで、直線状に配置されている。そして、これらの内周インナーリード５０ｂ・８０ｂは、前記実施の形態にて説明したように、外周側突起電極５８ａ・８８ａの形成位置と内周側突起電極５８ｂ・８８ｂとの形成位置との間で屈曲している。これにより、上記端辺に平行である内周側突起電極５８ｂ・８８ｂの対向する２辺を直線的に通過するように、内周側突起電極５８ｂ・８８ｂ上に内周インナーリード５０ｂ・８０ｂを配置して両者を接合することができる。
【０１１４】
このように、中央領域の突起電極８８の幅を小さくし、さらに、両端領域の突起電極５８に比較して中央領域の突起電極８８のファインピッチ化を図ることによっても、半導体チップ９６上の突起電極５８・８８のファインピッチ化を図ることができる。
【０１１５】
特に、前記実施の形態１にて説明したように、突起電極とインナーリードとを加熱圧着する場合には、上記のように、中央領域と両端領域とで、突起電極の配列ピッチを異ならせることが好ましい。
【０１１６】
すなわち、インナーリード接合装置によって、突起電極とインナーリードとを加熱圧着する際には、通常、フィルム基板１０１（図２（ａ））に４００℃以上の熱が加えられる。この加熱によって、フィルム基板１０１が熱膨張して、１０μｍ〜２０μｍ程度の伸びが生じる。このフィルム基板１０１の伸びによって、フィルム基板１０１上に形成されたインナーリード５０・８０の位置にばらつきが生じる。このばらつきは、突起電極５８・８８とインナーフィルム５０・８０との接合における位置ずれを引き起こす原因となる。このような位置ずれは、中央領域の突起電極と８８インナーフィルム８０との間よりもむしろ両端領域の突起電極５８とインナーフィルム５０との間で生じやすい。
【０１１７】
そこで、比較的位置ずれが生じ難い中央領域の突起電極８８を、位置ずれが生じやすい両端領域の突起電極５８よりも、ファインピッチ化している。このように、位置ずれの生じやすさに応じて、突起電極の幅や配列ピッチを制御することにより、インナーリードのショートやリーク不良を低減して、さらなるファインピッチ化を図ることが可能になる。
【０１１８】
以上のように、突起電極とインナーリードとを接合するために、インナーリードを屈曲させているので、突起電極間に配置されるインナーリードの電極間ピッチをファインピッチ化することができ、また、各突起電極の配列ピッチも小さくすることが可能になる。また、インナーリードと突起電極とのボンディング精度に応じて、両端領域及び中央領域における突起電極の幅や配列ピッチを変化させているので、インナーリードと突起電極との接続の信頼性を向上させることができる。なお、両端領域における突起電極の幅は、中央領域における突起電極の幅よりも５μｍ以上大きくすることが好ましい。
【０１１９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１２０】
【実施例】
〔実施例１〕
図１（ａ）に示すＣＯＦを形成するために、図１（ｂ）に示すように、半導体チップ９６上に、幅ｗ1が２５μｍの外周側突起電極９８ａ及び内周側突起電極９８ｂを形成した。また、外周側突起電極９８ａ間に、幅が１５μｍの２本の内周インナーリード１００ｂを３０μｍの電極間ピッチｐ(e)1にて配置し、内周インナーリード１００ｂと外周側突起電極９８ａとの間の距離ｆ1を１５μｍとするために、半導体チップ９６上に外周側突起電極９８ａの配列ピッチを１００μｍにて形成した。また、内周側突起電極９８ｂ間の距離が少なくとも１５μｍ確保されるように、内周側突起電極９８ｂを５０μｍの配列ピッチにて形成した。
【０１２１】
４０μｍ、３８μｍ、２５μｍのそれぞれの厚さを有するフィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極９８の配置に応じた配線パターンのインナーリード１００を、幅ｖ1を１５μｍとして形成した。
【０１２２】
上記突起電極９８とインナーリード１００とをインナーリード接合装置（図３）を用いて接合し、図１に示すＣＯＦを得た。得られたＣＯＦは、外周インナーリード１００ａのピッチｐ(o)1が１００μｍのピッチにて形成された。また、内周インナーリード１００ｂの接合ピッチｐ(i)1は、５０μｍにて形成された。
【０１２３】
従って、実質的なインナーリードのピッチ（後述）は、１００μｍ／３＝３３．３μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極９８とインナーリード１００との接合することができた。なお、接合に際して、電極間ピッチｐ(e)1が３０μｍにて形成された２本の内周インナーリードが剥れて、あるいは変形して、相互に接触することはなかった。
【０１２４】
なお、実質的なインナーリードのピッチとは、外周インナーリード及び内周インナーリード１００が一定のピッチにて形成されていると仮定した場合の、半導体チップ９６のエッジ部分におけるインナーリードのピッチである。本実施例では、外周側突起電極間に配置される２本の内周インナーリードの電極間ピッチｐ(e)1は３０μｍであるので、上記実質的なインナーリードのピッチは実際のインナーリードのピッチとは一致しない。つまり、本実施例では、外周突起電極間に、外周インナーリードと２本の内周インナーリードとが等間隔にて配置されていないので、外周インナーリード−内周インナーリード間の距離と、内周インナーリード間の距離とが、異なっている。しかしながら、ＣＯＦにおけるファインピッチ化を評価するために、上記実質的なインナーリードのピッチは、ファインピッチ化の目安となるので、本実施例及び以下の各実施例では、実質的なインナーリードのピッチを評価値として用いている。
【０１２５】
〔実施例２〕
図４（ａ）に示すＣＯＦを形成するために、図４（ｂ）に示すように、半導体チップ９６上に、幅ｗ2が２５μｍの外周側突起電極５８ａ及び内周側突起電極５８ｂを形成した。また、外周側突起電極５８ａ間に、幅１５μｍの３本の内周インナーリード５０ｂを３０μｍの電極間ピッチｐ(e)2にて配置し、内周インナーリード５０ｂと外周側突起電極５８ａとの間の距離ｆ2を１５μｍとするために、半導体チップ９６上に外周側突起電極５８ａを１３０μｍの配列ピッチにて形成した。また、内周側突起電極５８ｂ間の距離が少なくとも１５μｍは確保されるように、内周側突起電極５８ｂを４３．３μｍの配列ピッチにて形成した。
【０１２６】
また、上記実施例１と同様にして、フィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極５８の配置に応じた配線パターンのインナーリード５０を、幅ｖ2を１５μｍとして形成し、インナーリード５０ｂを、２０μｍのピッチにて配置した。
【０１２７】
上記突起電極５８とインナーリード５０とをインナーリード接合装置（図３）を用いて接合し、図４（ａ）に示すＣＯＦを得た。得られたＣＯＦは、外周インナーリード５０ａのピッチｐ(o)2が１３０μｍにて形成された。また、内周インナーリード５０ｂの接合ピッチｐ(i)2は、内周側突起電極５８ｂの配列ピッチと同様の３５μｍにて形成された。
【０１２８】
従って、実質的なインナーリードのピッチは、１３０μｍ／４＝３２．５μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、電極間ピッチｐ(e)2が２０μｍにて形成された３本の内周インナーリード５０ｂが剥れて、あるいは変形して、相互に接触することはなかった。
【０１２９】
〔実施例３〕
図５（ａ）に示すＣＯＦを形成するために、図５（ａ）に示すように、半導体チップ９６上に、幅が２５μｍの第１突起電極６８ａ、第２突起電極６８ｂ、第３突起電極６８ｃを形成した。また、第１突起電極６８ａ間に、幅１５μｍの６本の第２インナーリード６０ｂ及び第３インナーリード６０ｃを３０μｍの電極間ピッチｐ(e)3にて配置し、上記第２インナーリード６０ｂと第１突起電極６８ａとの間の距離ｆ3を１５μｍとするために、半導体チップ９６上に第１突起電極６８ａを２２０μｍの配列ピッチにて形成した。
【０１３０】
また、第２突起電極６８ｂ間に、幅１５μｍの４本の第３インナーリード６０ｃを、上記と同様に、３０μｍの電極間ピッチｐ(e)3にて配置し、上記第３インナーリード６０ｃと第２突起電極６８ｂとの間の距離ｆ3を１５μｍとした。また、第３インナーリード６０ｃが配置されていない第２突起電極６８ｂ間の距離は、少なくとも１５μｍ以上を確保した。
【０１３１】
さらに、第３突起電極６８ｃ間の距離が少なくとも１５μｍ確保されるように、第３突起電極６８ｃを５５μｍの配列ピッチにて形成した。
【０１３２】
また、上記実施例１と同様にして、フィルム基板１０１（図２（ａ））上に形成された５μｍの銅箔をエッチングし、上記半導体チップ９６上に形成された突起電極６８の配置に応じた配線パターンのインナーリード６０を、幅ｖ3を１５μｍとして形成し、第２インナーリード６０ｂ及び第３インナーリード６０ｃを３０μｍの電極間ピッチｐ(e)3にて形成した。
【０１３３】
上記突起電極６８とインナーリード６０とをインナーリード接合装置（図３）を用いて接合し、図５（ａ）に示すＣＯＦを得た。得られたＣＯＦは、第３インナーリード６０ａのピッチｐ(o)3が２２０μｍにて形成された。従って、実質的なインナーリードのピッチは、２２０μｍ／７＝３１．４μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、電極間ピッチｐ(e)3が３０μｍにて形成された第２・第３インナーリード６０ｂ・６０ｃが剥れて、あるいは変形して、相互に接触することはなかった。
【０１３４】
〔実施例４〕
図８に示すＣＯＦを形成するために、半導体チップ９６上に、外周側突起電極５８ａ・８８ａ及び内周側突起電極５８ｂ・８８ｂを形成した。両端領域の外周側突起電極５８ａ及び内周側突起電極５８ｂには、幅ｗ2が２５μｍの突起電極を用い、中央領域の外周側突起電極８８ａ及び内周側突起電極８８ｂには、幅ｗ4が２０μｍの突起電極を用いた。
【０１３５】
両端領域の外周側突起電極５８ａ及び内周側突起電極５８ｂは、実施例２と同様の配列ピッチ及びインナーリードのピッチにて形成した。
また、中央領域の外周側突起電極８８ａは、該外周側突起電極８８ａ間に、幅１５μｍの４本の内周インナーリード８８ｂを３０μｍの電極間ピッチにて配置した。また、内周インナーリード８８ｂと中央領域の外周側突起電極８８ａとの間の距離を１５μｍとするために、半導体チップ９６上に外周側突起電極８８ａ間の距離を１３５μｍにて形成した。また、内周側突起電極８８ｂ間の距離が１５μｍとなるように、内周側突起電極８８ｂを３０μｍの配列ピッチにて形成した。
【０１３６】
また、上記半導体チップ９６上に形成された突起電極５８・８８の配置に応じた配線パターンのインナーリード５０・８０を、幅１５μｍにて形成した。
【０１３７】
上記突起電極５８・８８とインナーリード５０・８０とをインナーリード接合装置（図３）を用いて接合し、図８に示すＣＯＦを得た。得られたＣＯＦは、実施例２にて説明したように、両端領域の外周インナーリード５０ａのピッチｐ(o)2が１３０μｍにて形成された。従って、両端領域での実質的なインナーリードのピッチは、１３０μｍ／４＝３２．５μｍとなった。
【０１３８】
さらに、中央領域の外周インナーリード８０ａのピッチｐ(o)4が１５５μｍのピッチにて形成され、中央領域での実質的なインナーリードのピッチは、１５５μｍ／５＝３１μｍとなった。また、内周インナーリード５０ｂの接合ピッチｐ(i)4は、３０μｍにて形成された。
【０１３９】
その結果、両端領域及び中央領域の全領域における、実質的なインナーリードのピッチは、３１．８μｍとなり、ファインピッチ化を実現することができた。また、従来公知のインナーリード接合装置のボンディング精度にて、上記突起電極とインナーリードとの接合することができた。なお、接合に際して、各電極間ピッチが３０μｍにて形成された内周インナーリード５０ｂ・８０ｂが剥れて、あるいは変形して、相互に接触することはなかった。
【０１４０】
なお、厚さが５μｍの銅箔を使用すると、インナーリードのピッチを２０μｍにて形成することができるため、両端領域での実質的なインナーリードのピッチは、１０５μｍ／４＝２６．２５μｍにて形成することができる。また、中央領域での実質的なインナーリードのピッチは、１１５μｍ／５＝２３μｍにて形成することができる。その結果、両端領域及び中央領域の全領域における、実質的なインナーリードのピッチは、２４．３μｍとなり、さらなるファインピッチ化を実現することが可能になった。
【０１４１】
【発明の効果】
本発明の半導体装置は、以上のように、互いに隣り合うエッジ側突起電極間には、内部側突起電極に接合される少なくとも２本の内部側突起電極用リード配線が設けられ、内部側突起電極用リード配線のうちの少なくとも１本は、上記内部側突起電極との接合位置に応じて屈曲しているものである。
【０１４２】
それゆえ、エッジ側突起電極間にて、内部側突起電極用リード配線をファインピッチ化して形成しても、該内部側突起電極用リード配線と内部側突起電極とを好適に接合することができるという効果を奏する。また、エッジ側突起電極間での内部側突起電極用リード配線をファインピッチ化することにより、内周側突起電極に接合される内部側突起電極用リード配線の数を増加させることができる。その結果、リード配線のファインピッチ化を図ることができるという効果を奏する。
【０１４３】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極との接合位置よりも上記エッジ側突起電極間にて、ピッチが小さくなるように設けられているものである。
【０１４４】
それゆえ、エッジ側突起電極間により多くの内部側突起電極用リード配線を配置することができるので、高密度に配設された内部側突起電極と内部側突起電極用リード配線とを接合することができる。これにより、内部側突起電極の高密度化、及びリード配線のファインピッチ化を図ることができるという効果を奏する。
【０１４５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間における上記内部側突起電極用リード配線は、１μｍ以上１５μｍ以下の幅を有することが好ましい。
【０１４６】
さらに、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極間の距離は、５０μｍ以上１５０μｍ以下であることが好ましい。
【０１４７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極用リード配線は、上記内部側突起電極に接合した場合に、上記エッジから、上記内部側突起電極の上記半導体チップの内部側の端部までの長さが１００μｍ以上５００μｍ以下であることが好ましい。
【０１４８】
それゆえ、半導体チップ上のエッジにおける上記配線リードのピッチを、実質的に３５μｍ以下にすることが可能になるという効果を奏する。
【０１４９】
また、本発明の半導体装置は、上記の半導体装置において、上記半導体チップは４つのエッジを有し、該エッジのうちの少なくとも１つのエッジの周縁部に、上記エッジ側突起電極及び上記内部側突起電極が設けられ、該内部側突起電極の数は、エッジ側突起電極の数よりも多いものである。
【０１５０】
それゆえ、エッジ側突起電極間に、内部側突起電極用リード配線を配置するための領域を確保することが可能になる。これにより、内部側突起電極と内部側突起電極用リード配線との接合を容易にすることができる。従って、内部側突起電極用リード配線とエッジ側突起電極との接触を防止し、リード配線のショートやリーク不良を低減することができるという効果を奏する。
【０１５１】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極の少なくとも一部は、上記エッジ側突起電極の配設方向とは異なる配設方向となるように配設されているものである。
【０１５２】
それゆえ、種々の配設方向に配設された内部側突起電極を有する半導体チップに接続されるリード配線をファインピッチ化することができるという効果を奏する。
【０１５３】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極のうち、少なくとも両端とそれに隣接する位置とに配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数は、上記両端以外の位置に配設されるエッジ側突起電極間に設けられる上記内周側突起電極用リード配線数よりも少ないものである。
【０１５４】
それゆえ、接合位置にずれが生じやすい両端では、内周側突起電極用リード配線数をより少なくすることによって、リード配線のショートやリーク不良を防止することができる。また、接合位置にずれが生じ難い上記両端以外の位置では、内周側突起電極用リード配線数をより多くすることによって、リード配線のファインピッチ化を図ることができる。これにより、リード配線のショートやリーク不良を防止するとともに、リード配線のファインピッチ化を図ることが可能になるという効果を奏する。
【０１５５】
また、本発明の半導体装置は、上記の半導体装置において、上記エッジ側突起電極及び上記内部側突起電極のうち、少なくとも両端に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅は、上記両端以外の位置に配設されるエッジ側突起電極及び内部側突起電極のそれぞれが有する幅よりも大きいものである。
【０１５６】
それゆえ、接合位置のずれが生じやすい両端に配設される突起電極によって、リード配線のショートやリーク不良を防止することができる。また、接合位置のずれが生じ難い上記両端以外の位置に配設される突起電極によって、ファインピッチ化を図ることが可能になる。
【０１５７】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極は、さらに、半導体チップのエッジからの距離が相対的に小さい位置に配設された第１の内部側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された第２の内部側突起電極とを備え、上記第２の内部側突起電極に接合される内部側突起電極用リード配線は、上記第１の内部側突起電極間に設けられているものである。
【０１５８】
それゆえ、内部側突起電極として、第１の内部側突起電極と第２の内部側突起電極とが備えられている場合にも、第１の内部側突起電極間に、少なくとも１本の内部側突起電極用リード配線を設けることによって、リード配線のファインピッチ化を図ることができる。
【０１５９】
また、本発明の半導体装置は、上記の半導体装置において、上記内部側突起電極のうちの少なくとも一部は、上記半導体チップ上の半導体素子及びチップ配線の少なくとも一方に接続されていることを特徴としている。
【０１６０】
それゆえ、半導体素子の配置位置に合わせて内部側突起電極が配設されている場合にも、内部側突起電極の配設位置に合わせて内部側突起電極用リード配線を接合することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明におけるＣＯＦの半導体チップの実施の一形態を示す平面図であり、（ｂ）は、（ａ）におけるＡ部分を示す要部の平面図である。
【図２】（ａ）は、上記ＣＯＦの上面図であり、（ｂ）は、（ａ）Ｑ−Ｑ’線矢視断面図である。
【図３】本発明におけるＣＯＦのインナーリードと突起電極とを接合する際に用いられるインナーリード接合装置を示す断面図である。
【図４】（ａ）は、本発明におけるＣＯＦの他の実施の形態を示す平面図であり、（ｂ）は、（ａ）におけるＢ部分を示す要部の平面図である。
【図５】（ａ）は、本発明におけるＣＯＦのさらに他の実施の形態を示す平面図であり、（ｂ）は、（ａ）におけるＣ部分を示す要部の平面図である。
【図６】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図７】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図８】本発明におけるＣＯＦのさらに他の実施の形態を示す平面図である。
【図９】（ａ）は、従来のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＸ部分を示す要部の平面図である。
【図１０】（ａ）は、従来の他のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＹ部分を示す要部の平面図である。
【図１１】（ａ）は、従来のさらに他のＣＯＦを示す平面図であり、（ｂ）は、（ａ）におけるＺ部分を示す要部の平面図である。
【符号の説明】
５０ インナーリード（リード配線）
５０ａ 外周側インナーリード（リード配線）
５０ｂ 内周側インナーリード（リード配線・内部側突起電極用リード配線）
５８ 突起電極
５８ａ 外周側突起電極（エッジ側突起電極）
５８ｂ 内周側突起電極（内部側突起電極）
６０ インナーリード（リード配線）
６０ａ 第１インナーリード（リード配線）
６０ｂ 第２インナーリード（リード配線・内部側突起電極用リード配線）
６０ｃ 第３インナーリード（リード配線・内部側突起電極用リード配線）
６８ 突起電極
６８ａ 第１突起電極（エッジ側突起電極）
６８ｂ 第２突起電極（内部側突起電極・第１の内部側突起電極）
６８ｃ 第３突起電極（内部側突起電極・第２の内部側突起電極）
７０ インナーリード（リード配線）
７７ 突起電極
７２ インナーリード（リード配線）
７８ 突起電極
８０ 中央領域のインナーリード（リード配線）
８０ａ 中央領域の外周側インナーリード（リード配線）
８０ｂ 中央領域の内周側インナーリード（リード配線・内部側突起電極用リード配線）
８８ 中央領域の突起電極
８８ａ 中央領域の外周側突起電極（エッジ側突起電極）
８８ｂ 中央領域の内周側突起電極（内部側突起電極）
９８ 突起電極
９８ａ 外周側突起電極（エッジ側突起電極）
９８ｂ 内周側突起電極（内部側突起電極）
１００ インナーリード（リード配線）
１００ａ 外周側インナーリード（リード配線）
１００ｂ 内周側インナーリード（リード配線・内部側突起電極用リード配線）
１０１ フィルム基板
Claims (6)
- 半導体チップ上に、該半導体チップのエッジからの距離が相対的に小さい位置に配設されたエッジ側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された内部側突起電極とを備え、フィルム基板上に形成されたリード配線が、上記エッジ側突起電極及び上記内部側突起電極に接合されてなる半導体装置において、
互いに隣り合う上記エッジ側突起電極間には、上記内部側突起電極に接合される少なくとも２本の内部側突起電極用リード配線が設けられ、
上記内部側突起電極用リード配線のうちの少なくとも１本は、上記内部側突起電極との接合位置に応じて屈曲し、
上記内部側突起電極用リード配線は、上記内部側突起電極との接合位置よりも上記エッジ側突起電極間にて、ピッチが小さくなるように設けられ、
上記半導体チップは４つのエッジを有し、該エッジのうちの少なくとも１つのエッジの周縁部に、上記エッジ側突起電極及び上記内部側突起電極のそれぞれが、当該エッジからの距離を異にして、当該エッジに対して平行に複数設けられ、
該内部側突起電極の数は、エッジ側突起電極の数よりも多いことを特徴とする半導体装置。 - 上記エッジ側突起電極間における上記内部側突起電極用リード配線は、１μｍ以上１５μｍ以下の幅を有することを特徴とする請求項１に記載の半導体装置。
- 上記エッジ側突起電極間の距離は、５０μｍ以上１５０μｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
- 上記内部側突起電極用リード配線は、上記内部側突起電極に接合した場合に、上記エッジから、上記内部側突起電極の上記半導体チップの内部側の端部までの長さが１００μｍ以上５００μｍ以下であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
- 上記内部側突起電極は、さらに、半導体チップのエッジからの距離が相対的に小さい位置に配設された第１の内部側突起電極と、上記エッジからの距離が相対的に大きい位置に配設された第２の内部側突起電極とを備え、
上記第２の内部側突起電極に接合される内部側突起電極用リード配線は、上記第１の内部側突起電極間に設けられていることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。 - 上記内部側突起電極のうちの少なくとも一部は、上記半導体チップ上の半導体素子及びチップ配線の少なくとも一方に接続されていることを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357089A JP4271435B2 (ja) | 2002-12-09 | 2002-12-09 | 半導体装置 |
| KR1020030087862A KR100560009B1 (ko) | 2002-12-09 | 2003-12-05 | 반도체 장치 |
| US10/727,489 US6867490B2 (en) | 2002-12-09 | 2003-12-05 | Semiconductor device |
| CNB2003101201724A CN1324701C (zh) | 2002-12-09 | 2003-12-09 | 具有窄间距化的内引线的半导体装置 |
| TW092134696A TWI239060B (en) | 2002-12-09 | 2003-12-09 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357089A JP4271435B2 (ja) | 2002-12-09 | 2002-12-09 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006269552A Division JP2007036283A (ja) | 2006-09-29 | 2006-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193223A JP2004193223A (ja) | 2004-07-08 |
| JP4271435B2 true JP4271435B2 (ja) | 2009-06-03 |
Family
ID=32463424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002357089A Expired - Lifetime JP4271435B2 (ja) | 2002-12-09 | 2002-12-09 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6867490B2 (ja) |
| JP (1) | JP4271435B2 (ja) |
| KR (1) | KR100560009B1 (ja) |
| CN (1) | CN1324701C (ja) |
| TW (1) | TWI239060B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040035747A1 (en) * | 2002-08-21 | 2004-02-26 | Butler Michael S. | Temporary electronic component-carrying tape with weakened areas and related methods |
| JP2004349343A (ja) * | 2003-05-20 | 2004-12-09 | Seiko Epson Corp | 半導体装置の製造方法および電子デバイスの製造方法 |
| JP3736638B2 (ja) | 2003-10-17 | 2006-01-18 | セイコーエプソン株式会社 | 半導体装置、電子モジュール及び電子機器 |
| TWI226111B (en) * | 2003-11-06 | 2005-01-01 | Himax Tech Inc | Semiconductor packaging structure |
| JP2005159235A (ja) | 2003-11-28 | 2005-06-16 | Seiko Epson Corp | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 |
| JP3807502B2 (ja) * | 2003-11-28 | 2006-08-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3687674B2 (ja) * | 2003-12-12 | 2005-08-24 | セイコーエプソン株式会社 | 半導体装置、半導体チップ、電子モジュール並びに電子機器 |
| TWI233714B (en) * | 2003-12-23 | 2005-06-01 | Himax Tech Inc | Electrical connection structure |
| JP4245578B2 (ja) * | 2004-05-31 | 2009-03-25 | パナソニック株式会社 | 半導体装置 |
| JP4013071B2 (ja) * | 2004-09-06 | 2007-11-28 | セイコーエプソン株式会社 | 半導体装置 |
| US11842972B2 (en) | 2004-09-28 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device with a semiconductor chip connected in a flip chip manner |
| JP2006100385A (ja) | 2004-09-28 | 2006-04-13 | Rohm Co Ltd | 半導体装置 |
| US7337415B2 (en) | 2004-10-18 | 2008-02-26 | International Business Machines Corporation | Systematic yield in semiconductor manufacture |
| KR100632257B1 (ko) * | 2004-11-09 | 2006-10-11 | 삼성전자주식회사 | 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조 |
| KR100632807B1 (ko) * | 2004-11-26 | 2006-10-16 | 삼성전자주식회사 | 반도체 칩 및 그를 포함하는 탭 패키지 |
| KR100788415B1 (ko) * | 2006-03-31 | 2007-12-24 | 삼성전자주식회사 | 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지 |
| DE102006018275A1 (de) * | 2006-04-20 | 2007-10-31 | Conti Temic Microelectronic Gmbh | Elektronische Baugruppe sowie Verfahren zur Herstellung einer derartigen elektronischen Baugruppe |
| KR100834441B1 (ko) | 2007-01-11 | 2008-06-04 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 패키지 |
| US20090020316A1 (en) * | 2007-07-19 | 2009-01-22 | Chia-Hui Wu | Method of manufacturing chip on film and structure thereof |
| JP4540697B2 (ja) * | 2007-08-31 | 2010-09-08 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP4472737B2 (ja) * | 2007-08-31 | 2010-06-02 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置、半導体素子及び基板 |
| JP4588748B2 (ja) * | 2007-09-25 | 2010-12-01 | Ｏｋｉセミコンダクタ株式会社 | Ｃｏｆパッケージ |
| JP4645635B2 (ja) * | 2007-11-02 | 2011-03-09 | セイコーエプソン株式会社 | 電子部品 |
| TWI373107B (en) * | 2008-04-24 | 2012-09-21 | Hannstar Display Corp | Chip having a driving integrated circuit and liquid crystal display having the same |
| JP2009271383A (ja) * | 2008-05-09 | 2009-11-19 | Funai Electric Co Ltd | 液晶表示装置及び液晶表示装置の製造方法 |
| US8253241B2 (en) * | 2008-05-20 | 2012-08-28 | Infineon Technologies Ag | Electronic module |
| US8299631B2 (en) * | 2008-09-01 | 2012-10-30 | Sharp Kabushiki Kaisha | Semiconductor element and display device provided with the same |
| JP5395407B2 (ja) * | 2008-11-12 | 2014-01-22 | ルネサスエレクトロニクス株式会社 | 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法 |
| KR101680115B1 (ko) * | 2010-02-26 | 2016-11-29 | 삼성전자 주식회사 | 반도체칩, 필름 및 그를 포함하는 탭 패키지 |
| TWM385093U (en) * | 2010-03-08 | 2010-07-21 | Amazing Microelectronic Corp | Package structure and electronic apparatus of the same |
| JP2013026291A (ja) * | 2011-07-15 | 2013-02-04 | Sharp Corp | 半導体装置 |
| US8665407B2 (en) | 2011-11-16 | 2014-03-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Chip-on-film structure for liquid crystal panel |
| CN102508369B (zh) * | 2011-11-16 | 2014-06-25 | 深圳市华星光电技术有限公司 | 用于液晶面板的软板上芯片构造 |
| KR101367090B1 (ko) * | 2011-12-28 | 2014-02-25 | 주식회사 실리콘웍스 | 소스드라이버 집적회로 및 상기 소스드라이버 집적회로를 구비하는 디스플레이 장치 |
| JP6006527B2 (ja) * | 2012-05-16 | 2016-10-12 | シャープ株式会社 | 半導体装置 |
| JP6006528B2 (ja) * | 2012-05-16 | 2016-10-12 | シャープ株式会社 | 半導体装置 |
| JP6182928B2 (ja) | 2013-03-27 | 2017-08-23 | セイコーエプソン株式会社 | 半導体装置 |
| KR102223125B1 (ko) * | 2014-03-27 | 2021-03-05 | 삼성디스플레이 주식회사 | 데이터 구동부 및 이를 구비한 표시 장치 |
| KR102243669B1 (ko) | 2015-01-26 | 2021-04-23 | 삼성전자주식회사 | 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치 |
| EP3314651B1 (en) * | 2015-06-26 | 2023-04-19 | Intel Corporation | Package assembly with gathered insulated wires |
| US9960151B2 (en) * | 2016-08-02 | 2018-05-01 | Novatek Microelectronics Corp. | Semiconductor device, display panel assembly, semiconductor structure |
| TWI646877B (zh) * | 2018-03-12 | 2019-01-01 | Chipbond Technology Corporation | 軟性電路基板之佈線結構 |
| KR102581839B1 (ko) * | 2018-10-02 | 2023-09-22 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN109557734A (zh) * | 2018-10-31 | 2019-04-02 | 武汉华星光电技术有限公司 | 显示面板及显示模组 |
| KR20220029128A (ko) | 2020-09-01 | 2022-03-08 | 삼성전자주식회사 | 반도체 패키지 |
| TWI758963B (zh) * | 2020-11-20 | 2022-03-21 | 敦泰電子股份有限公司 | 積體電路之腳位配置方法以及使用其之內嵌式觸控顯示驅動積體電路 |
| JP7108350B1 (ja) | 2022-03-25 | 2022-07-28 | 株式会社セレブレクス | 狭額縁ディスプレイモジュール及びデータ出力装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3887599T2 (de) * | 1987-08-31 | 1994-05-11 | Everett Charles Contact Prod | Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte. |
| JP3044872B2 (ja) * | 1991-09-25 | 2000-05-22 | ソニー株式会社 | 半導体装置 |
| JPH0697237A (ja) * | 1992-09-10 | 1994-04-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH07335692A (ja) | 1994-06-10 | 1995-12-22 | Toshiba Micro Comput Eng Corp | 半導体集積回路装置 |
| JPH09129686A (ja) * | 1995-11-06 | 1997-05-16 | Toshiba Microelectron Corp | テープキャリヤ及びその実装構造 |
| JPH1035692A (ja) * | 1996-07-18 | 1998-02-10 | Yoshiyuki Kamata | 写真プリント収納ケース |
| WO2000054323A1 (fr) * | 1999-03-11 | 2000-09-14 | Seiko Epson Corporation | Substrat de cablage flexible, bande porte-puce, dispositif a semiconducteur de type bandes, dispositif a semiconducteur, procede de fabrication d'un dispositif a semiconducteur, carte de circuit imprime, et appareil electronique |
| JP3986199B2 (ja) | 1999-03-16 | 2007-10-03 | カシオ計算機株式会社 | フレキシブル配線基板 |
| JP2002083845A (ja) * | 2000-07-05 | 2002-03-22 | Sharp Corp | フレキシブル配線基板、ｉｃチップ実装フレキシブル配線基板およびこれを用いた表示装置並びにｉｃチップ実装構造、ｉｃチップ実装フレキシブル配線基板のボンディング方法 |
-
2002
- 2002-12-09 JP JP2002357089A patent/JP4271435B2/ja not_active Expired - Lifetime
-
2003
- 2003-12-05 US US10/727,489 patent/US6867490B2/en not_active Expired - Lifetime
- 2003-12-05 KR KR1020030087862A patent/KR100560009B1/ko active IP Right Grant
- 2003-12-09 TW TW092134696A patent/TWI239060B/zh not_active IP Right Cessation
- 2003-12-09 CN CNB2003101201724A patent/CN1324701C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004193223A (ja) | 2004-07-08 |
| TW200414385A (en) | 2004-08-01 |
| KR20040050848A (ko) | 2004-06-17 |
| TWI239060B (en) | 2005-09-01 |
| KR100560009B1 (ko) | 2006-03-15 |
| CN1324701C (zh) | 2007-07-04 |
| CN1507042A (zh) | 2004-06-23 |
| US20040108594A1 (en) | 2004-06-10 |
| US6867490B2 (en) | 2005-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4271435B2 (ja) | 半導体装置 | |
| US6525422B1 (en) | Semiconductor device including bump electrodes | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| KR100401224B1 (ko) | 플렉시블배선기판의 제조방법 | |
| JP4068635B2 (ja) | 配線基板 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2002083897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR20020019410A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| US7183660B2 (en) | Tape circuit substrate and semicondutor chip package using the same | |
| JP4171492B2 (ja) | 半導体装置およびその製造方法 | |
| US7508073B2 (en) | Wiring board, semiconductor device using the same, and method for manufacturing wiring board | |
| JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
| JP2012015469A (ja) | 半導体装置用テープキャリア | |
| JP2007036283A (ja) | 半導体装置 | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP4488073B2 (ja) | 電気接続装置 | |
| TW200824057A (en) | Semiconductor package and display apparatus | |
| US11830803B2 (en) | Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal | |
| JP2003007765A (ja) | Ｔａｂテープ及びボンディング方法 | |
| JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4461961B2 (ja) | 表示モジュール | |
| JP4123371B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4348260B2 (ja) | 半導体装置実装用基材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4271435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |