DE102013107244A1 - Gestapelter Fan-Out-Halbleiterchip - Google Patents
Gestapelter Fan-Out-Halbleiterchip Download PDFInfo
- Publication number
- DE102013107244A1 DE102013107244A1 DE102013107244.5A DE102013107244A DE102013107244A1 DE 102013107244 A1 DE102013107244 A1 DE 102013107244A1 DE 102013107244 A DE102013107244 A DE 102013107244A DE 102013107244 A1 DE102013107244 A1 DE 102013107244A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- layer
- semiconductor
- redistribution layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 266
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 251
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 239000012790 adhesive layer Substances 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 238000005553 drilling Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2401—Structure
- H01L2224/24011—Deposited, e.g. MCM-D type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73209—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73217—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73259—Bump and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Ein gestapeltes Halbleiterbauelement und Verfahren zum Herstellen eines gestapelten Halbleiterbauelementes sind beschrieben. Das Halbleiterbauelement kann eine rekonstituierte Basisschicht (101, 601, 701) aufweisen mit einer Mehrzahl von eingebetteten Halbleiterchips (105-1, 105-2, 201, 203, 205, 207, 603). Eine erste Umverdrahtungsschicht (111) kann die elektrisch leitfähigen Kontakte (106) der eingebetteten Chips kontaktieren und über die Grenzen des einen oder der mehreren eingebetteten Chips (105-1, 105-2, 201, 203, 205, 207, 603) erweitern und einen Auffächerungsbereich ausbilden. Ein weiterer Chip (114, 409, kann über den in der Basisschicht (101, 601, 701) eingebetteten Chips (105-1, 105-2, 201, 203, 205, 207, 603) gestapelt sein und elektrisch mit den eingebetteten Chips verbunden sein mittels einer zweiten Umverdrahtungsschicht (127). Weitere Schichten mit Chips können in dem Halbleiterbauelement vorgesehen sein.
Description
- In verschiedenen Ausführungsformen werden ein gestapelter, Fan-Out-Halbleiterchip (auch bezeichnet als aufgefächerter Halbleiterchip) und ein Verfahren zu Herstellen eines gestapelten Fan-Out-Halbleiterchips bereitgestellt.
- Es sind verschiedene Lösungen zum Stapeln von Halbleiterchips bekannt. In einem Drahtverbindungs-Stapel kann ein Chip auf einen anderen Chip gestapelt werden, wobei die elektrischen Kontakte zwischen den beiden Chips mittels Drahtkontaktierung erzeugt werden. Solche Drahtverbindungs-Stapel können große Abmessungen und eine eingeschränkte elektrische Leistungsfähigkeit aufweisen. Bei einem Flip-Chip-Drahtverbindungs-Stapel können Lötkugeln auf der Oberseite eines Chips platziert werden und der Chip kann umgedreht werden, so dass die Oberseite (mit den Lötkugeln) die auf einem Substrat positionierten elektrischen Kontakte kontaktieren kann. Ein drahtgebondeter Chip kann dann an der Unterseite eines Flip-Chips angebracht werden, womit ein Stapel ausgebildet wird. Weitere Chips, die auf dem Gehäuse (Package) gestapelt werden, erfordern Drahtbond-Kontaktierung, was zu einer großen Abmessung des Gehäuse (Package) und einer eingeschränkten elektrischen Leistungsfähigkeit führt. In Durch-Silizium-Durchkontaktierung (through silicon via – TSV) Chip-Stapelungen können sich Durchkontaktierungen (von der aktiven Seite eines Chips) durch den Chip erstrecken, um eine elektrische Verbindung mit der inaktiven Seite des Chips auszubilden. Die TSV-Technologie ist jedoch kostenintensiv und die Beschaffungskette für TSV-Chips befindet sich noch in der Entwicklung. Was benötigt wird ist eine Chip-Stapelungs-Technologie, die potentiell weniger kostenintensiv ist und in einer Chip-Anordnung resultiert, die relativ klein sein kann und eine verbesserte elektrische Leistungsfähigkeit aufweist.
- In einigen Aspekten kann ein Halbleiterbauelement, das mittels einer Chip-Stapelungs-Technologie ausgebildet ist oder wird, mehrere Schichten aufweisen: eine Basisschicht mit einem ersten Halbleiterchip, wobei der erste Halbleiterchip wenigstens einen elektrisch leitfähigen Kontakt an einer ersten Seite des ersten Halbleiterchips aufweist; eine erste Umverdrahtungsschicht, die den wenigstens einen elektrisch leitfähigen Kontakt des ersten Halbleiterchips kontaktiert, wobei die erste Umverdrahtungsschicht sich über die Grenzen des ersten Halbleiterchips erstrecken kann; ein zweiter Halbleiterchip mit einer ersten Seite und einer zweiten Seite, wobei der zweite Halbleiterchip wenigstens einen elektrisch leitfähigen Kontakt an der ersten Seite des zweiten Halbleiterchips aufweist; und eine Klebstoffschicht, die zwischen der ersten Seite des ersten Halbleiterchips und der zweiten Seite des zweiten Halbleiterchips angeordnet ist, wobei der zweite Halbleiterchip direkt auf der Klebstoffschicht angeordnet sein kann.
- Das Halbleiterbauelement kann ferner aufweisen: eine elektrisch isolierende Schicht, die wenigstens teilweise über der ersten Seite des zweiten Halbleiterchips angeordnet ist, wobei die elektrisch isolierende Schicht wenigstens eine Durchkontaktierung aufweisen kann, so dass die erste Umverdrahtungsschicht freiliegt; und eine zweite Umverdrahtungsschicht, die wenigstens einen elektrisch leitfähigen Kontakt des zweiten Halbleiterchips kontaktiert, wobei die zweite Umverdrahtungsschicht elektrisch mit der ersten Umverdrahtungsschicht verbunden sein kann mittels der wenigstens einen Durchkontaktierung. Wenigstens eine Lötkugel kann die zweite Umverdrahtungsschicht kontaktieren.
- Das Halbleiterbauelement kann mehrere Schichten aufweisen. Beispielsweise kann das Halbleiterbauelement aufweisen: einen dritten Halbleiterchip mit einer ersten Seite und einer zweiten Seite, wobei der dritte Halbleiterchip wenigstens einen elektrisch leitfähigen Kontakt an der ersten Seite des dritten Halbleiterchips aufweist; eine zweite Klebstoffschicht angeordnet zwischen der ersten Seite des zweiten Halbleiterchips und der zweiten Seite des dritten Halbleiterchips, wobei der dritte Halbleiterchip direkt auf der zweiten Klebstoffschicht angeordnet sein kann; eine zweite elektrisch isolierende Schicht angeordnet wenigstens teilweise über der ersten Seite des dritten Halbleiterchips, wobei die zweite elektrisch isolierende Schicht wenigstens eine Durchkontaktierung aufweisen kann, so dass die zweite Umverdrahtungsschicht freiliegt; und eine dritte Umverdrahtungsschicht, die den wenigstens einen elektrisch leitfähigen Kontakt des dritten Halbleiterchips kontaktiert, wobei die dritte Umverdrahtungsschicht elektrisch mit der zweiten Umverdrahtungsschicht verbunden sein kann mittels der wenigstens einen Durchkontaktierung der zweiten elektrisch isolierenden Schicht.
- In verschiedenen Aspekten kann die Basisschicht ein rekonstituierter Wafer sein und der erste Halbleiterchip in dem rekonstituierten Wafer eingebettet sein. Eine Mehrzahl an Halbleiterchips kann auch in dem rekonstituierten Wafer eingebettet sein. Die Mehrzahl an Halbleiterchips kann wenigstens einen passiven Halbleiterchip und wenigstens einen aktiven Halbleiterchip aufweisen.
- Der erste Halbleiterchip und der zweite Halbleiterchip können ein einzelnes integriertes Schaltkreis-Gehäuse (Schaltkreis-Package) bilden. In verschiedenen Aspekten kann der zweite Halbleiterchip nicht lösbar sein von dem einzelnen integrierten Schaltkreis-Gehäuse, ohne das Gehäuse zu beschädigen.
- In weiteren Aspekten kann die Klebstoffschicht wenigstens teilweise auf der ersten Umverdrahtungsschicht angeordnet sein. Der erste Halbleiterchip und der zweite Halbleiterchip können integrierte Schaltungen sein.
- In weiteren Aspekten kann das Halbleiterbauelement aufweisen: wenigstens einen Draht, der den wenigstens einen elektrisch leitfähigen Kontakt des zweiten Halbleiterchips elektrisch mit der ersten Umverdrahtungsschicht verbindet; und eine elektrisch isolierende Schicht angeordnet wenigstens teilweise über der ersten Seite des zweiten Halbleiterchips und dem wenigstens einen Draht, wobei die elektrisch isolierende Schicht wenigstens eine Durchkontaktierung (Via) aufweisen kann, so dass die erste Umverdrahtungsschicht freiliegt.
- Weiterhin hierin beschrieben ist ein Halbleiterbauelement aufweisend: eine Basisschicht mit einem ersten Halbleiterchip, wobei der erste Halbleiterchip wenigstens einen elektrisch leitfähigen Kontakt an einer ersten Seite des ersten Halbleiterchips aufweist; eine erste Umverdrahtungsschicht, die den wenigstens einen elektrisch leitfähigen Kontakt des ersten Halbleiterchips kontaktiert, wobei die erste Umverdrahtungsschicht sich über die Grenzen des ersten Halbleiterchips erstrecken kann; und ein Halbleiter-Flip-Chip mit einer ersten Seite und einer zweiten Seite, wobei der Halbleiter-Flip-Chip wenigstens einen elektrisch leitfähigen Kontakt an der ersten Seite des Halbleiter-Flip-Chips aufweist. Die erste Seite des ersten Halbleiterchips kann der ersten Seite des Halbleiter-Flip-Chips gegenüberliegen. Das Halbleiterbauelement kann ferner aufweisen: eine elektrisch isolierende Schicht angeordnet wenigstens teilweise über der zweiten Seite des Halbleiter-Flip-Chips, wobei die elektrisch isolierende Schicht wenigstens eine Durchkontaktierung aufweisen kann, so dass die erste Umverdrahtungsschicht freiliegt; und eine zweite Umverdrahtungsschicht, die den wenigstens einen elektrisch leitfähigen Kontakt des Halbleiter-Flip-Chips elektrisch durch die wenigstens eine Durchkontaktierung und die erste Umverdrahtungsschicht kontaktiert.
- Ein Verfahren zum Herstellen eines Halbleiterbauelements ist auch hierin beschrieben. Das Verfahren kann aufweisen ein Ausbilden einer ersten Umverdrahtungsschicht auf einer Oberfläche einer Basisschicht mit einem ersten Halbleiterchip, wobei der erste Halbleiterchip wenigstens einen elektrisch leitfähigen Kontakt an einer ersten Seite des ersten Halbleiterchips aufweist, wobei die erste Umverdrahtungsschicht den wenigstens einen elektrisch leitfähigen Kontakt des ersten Halbleiterchips kontaktieren kann; ein Aufbringen einer Klebstoffschicht wenigstens teilweise auf einer Oberfläche der ersten Umverdrahtungsschicht; ein Anordnen eines zweiten Halbleiterchips auf der Klebstoffschicht; ein Aufbringen einer Polymerschicht um den zweiten Halbleiterchip; ein Ausbilden wenigstens einer Durchkontaktierung durch die Polymerschicht, wobei die wenigstens eine Durchkontaktierung die erste Umverdrahtungsschicht freilegen kann; und ein Ausbilden einer zweiten Umverdrahtungsschicht auf einer Oberfläche der Polymerschicht. Der zweite Halbleiterchip kann wenigstens einen elektrisch leitfähigen Kontakt an einer ersten Seite des zweiten Halbleiterchips aufweisen, wobei das Anordnen des zweiten Halbleiterchips ein Anordnen einer zweiten Seite des zweiten Halbleiterchips auf der Klebstoffschicht aufweisen kann, wobei die zweite Seite unterschiedlich ist zu der ersten Seite. Das Verfahren kann ferner aufweisen: ein Ausbilden einer elektrisch isolierenden Schicht wenigstens teilweise auf der ersten Seite des zweiten Halbleiterchips; und ein Ausbilden wenigstens einer Durchkontaktierung durch die elektrisch isolierende Schicht, wobei die wenigstens eine Durchkontaktierung die erste Umverdrahtungsschicht freilegen kann.
- In verschiedenen Aspekten kann das Verfahren ferner ein Ausbilden einer zweiten Umverdrahtungsschicht auf der elektrisch isolierenden Schicht aufweisen, wobei die zweite Umverdrahtungsschicht den wenigstens einen elektrisch leitfähigen Kontakt des zweiten Halbleiterchips elektrisch mit der ersten Umverdrahtungsschicht verbinden kann mittels der wenigstens einen Durchkontaktierung. Das Verfahren kann ferner ein Anordnen wenigstens einer Lötkugel auf der zweiten Umverdrahtungsschicht aufweisen.
- Das Verfahren kann aufweisen: ein Aufbringen einer zweiten Klebstoffschicht wenigstens teilweise auf einer Oberfläche der zweiten Umverdrahtungsschicht; ein Anordnen eines dritten Halbleiterchips auf der zweiten Klebstoffschicht; ein Ausbilden einer zweiten elektrisch isolierenden Schicht wenigstens teilweise auf dem dritten Halbleiterchip; ein Ausbilden wenigstens einer Durchkontaktierung durch die zweite elektrisch isolierende Schicht, wobei die wenigstens eine Durchkontaktierung der zweiten elektrisch isolierenden Schicht die zweite Umverdrahtungsschicht freilegt; und ein Ausbilden einer dritten Umverdrahtungsschicht auf der zweiten elektrisch isolierenden Schicht, wobei die dritte Umverdrahtungsschicht wenigstens einen elektrisch leitfähigen Kontakt des dritten Halbleiterchips elektrisch mit der zweiten Umverdrahtungsschicht verbinden kann mittels der wenigstens einen Durchkontaktierung der zweiten elektrisch isolierenden Schicht.
- Das Verfahren kann aufweisen: Schleifen der Basisschicht um überschüssiges Material zu entfernen. In verschiedenen Aspekten kann die Basisschicht ein rekonstituierter Wafer sein und der erste Halbleiterchip in dem rekonstituierter Wafer eingebettet sein. Das Verfahren kann ferner aufweisen: ein elektrisches Verbinden wenigstens eines elektrisch leitfähigen Kontaktes des zweiten Halbleiterchips mit der ersten Umverdrahtungsschicht mittels eines Drahtes bevor die Polymerschicht aufgebracht ist oder wird.
- Diese und weitere Aspekte der Offenbarung werden veranschaulicht in Anbetracht der folgenden ausführlichen Beschreibung.
- In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifischer Aspekte gezeigt sind, in denen die Erfindung ausgeübt werden kann. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
- Es zeigen
-
1a –k Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes gemäß einem oder mehreren beschriebenen Aspekten; -
2 ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes (oder eines Teils davon) gemäß einem oder mehreren beschriebenen Aspekten; -
3 ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes (oder eines Teils davon) gemäß einem oder mehreren beschriebenen Aspekten; -
4a –e Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit einer Flip-Chip-Anordnung und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Flip-Chip-Anordnung gemäß einem oder mehreren beschriebenen Aspekten; -
5a –d Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit Drähten und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit Drähten gemäß einem oder mehreren beschriebenen Aspekten; -
6a –c Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit aktiven und/oder passiven Komponenten und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit aktiven und/oder passiven Komponenten gemäß einem oder mehreren beschriebenen Aspekten; und -
7 ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes (oder einem Teil davon) mit aktiven und/oder passiven Komponenten gemäß einem oder mehreren beschriebenen Aspekten. - Es versteht sich, dass eine Figur oder mehrere Figuren nicht notwendigerweise maßstäblich dargestellt sind.
-
1a –k zeigen Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes gemäß einem oder mehreren beschriebenen Aspekten. In1a ist eine Basisschicht101 (Substrat) bereitgestellt. Die Basisschicht101 kann ein rekonstituierter Wafer sein, beispielsweise ein rekonstituierter Wafer mit einem Fan-Out-Bereich (auch bezeichnet als Auffächerungsbereich) (beispielsweise eine Waferebenenkugel (wafer level ball – WLB) oder eine eingebettete Waferebenenkugel (embedded wafer level ball – WLB)). Der rekonstituierter Wafer kann mittels eines Auswählens einer Mehrzahl von Halbleiterbauelementen105 , die Dies sein können, ausgebildet sein oder werden, dargestellt beispielsweise als Chips105-1 und105-2 , die als gut bekannt sind und/oder die als gut getestet wurden (beispielsweise funktionsfähig). Die Halbleiterbauelemente105 können von einem Wafer genommen werden, auf dem die Chips105 gebildet worden sind (beispielsweise mittels Vereinzelns des Silizium-Wafers), und auf einem Träger mittels einer Klebstofffolie angeordnet sein oder werden. Die Chips105 können mit der Oberseite (der aktiven Seite der Chips105 mit elektrisch leitfähigen (beispielsweise Metall) Kontakten106 nach oben zeigend) nach oben auf dem Träger oder mit der Oberseite nach unten (beispielsweise die aktive Seite der Chips mit elektrisch leitfähigen Kontakten106 nach unten zeigend) angeordnet sein oder werden, um eine erste Schicht an Halbleiterchips105 zu bilden. Die Dichte der Chips105 kann in dem ursprünglichen Silizium-Wafers größer sein als die beabsichtigte Dichte der Chips105 auf dem rekonstituierter Wafer101 , beispielsweise wenn der Abstand zwischen den Chips105 in dem ursprünglichen Silizium-Wafer kleiner ist als der Abstand zwischen den Chips105 in der Basisschicht101 . Die Chips105 , die von dem ursprünglichen Silizium-Wafer entfernt wurden, können mit einem größeren Abstand voneinander auf dem Träger angeordnet sein oder werden als die Chips105 auf dem ursprünglichen Silizium-Wafers angeordnet waren. Mittels des Ausbreitens der Chips105 kann ein Auffächerungsbereich ausgebildet sein oder werden, wie ausführlicher in den nachfolgenden Beispielen beschrieben wird. - Eine elektrisch isolierende Schicht
103 , beispielsweise eine Formmasse, kann um die Chips105 gebildet sein oder werden um eine Basisschicht101 auszubilden. Beispielsweise kann die Basisschicht mittels Formpressens ausgebildet sein oder werden, um einen runden Wafer zu erzeugen, einen rechteckigen Wafer oder einem beliebig anders geformten Wafer. Somit können die Halbleiterchips105 mittels des Form-Verfahrens wenigstens teilweise in der Basisschicht101 eingebettet sein. Die elektrisch leitfähigen Kontakte106 können mittels eines für einen Fachmann verfügbaren herkömmlichen Verfahrens freigelegt werden. Beispielsweise können die Kontakte106 freigelegt werden mittels Schleifens, Laserentfernens und/oder einer Kombination aus Schleifen und Laserentfernen der isolierenden Schicht103 . Die Basisschicht101 kann als eine Ausgangsbasis für einen Stapel und zusätzliche Schichten und/oder Chips verwendet werden. Dadurch wird ein zusätzliches Trägersystem für Halbleiterchips optional. - Halbleiterchips
105 , die in dem rekonstituierter Wafer eingebettet sind, können eine erste Seite107 mit einer Mehrzahl an elektrisch leitfähigen Kontakten106 aufweisen. Die erste Seite107 kann ungeachtet der tatsächlichen Orientierungen bezüglich der Schwerkraft oder dem Rest des Bauelementes auch als Oberseite bezeichnet werden. Die Kontakte können mittels Aufbringens des einen elektrisch leitfähigen Materials, beispielsweise polykristallines Silizium und/oder Metall, beispielsweise Aluminium; auf einem Halbleiterchip105 ausgebildet sein oder werden. Die Kontakte106 können auch von einer Metallstruktur, beispielsweise aus Kupfer als Zylinder, Säule oder einer anderen Struktur; vollständig oder teilweise bedeckt sein. Eine beispielhafte Metallstruktur kann beispielsweise 7 bis 20 μm dick sein. Die Metallstruktur kann die Kontakte106 während des Entfernens von Schichten und/oder Material vom Halbleiterchip schützen, beispielsweise während eines Laserbohrens. Einige Schichten und/oder Materialabtragungsverfahren, beispielsweise Fotolithografie, erfordern keine Metallstrukturen zum Schutz der Kontakte106 . Daher brauchen Metallstrukturen die Kontakte106 , falls die elektrisch isolierende Schicht109 mittels Fotolithografie strukturiert wird, wie ausführlicher in nachfolgenden Beispielen beschrieben wird. Jeder der nachfolgend beschriebenen Chipkontakte kann auf ähnliche Weise Metallstrukturen zum Abdecken der Kontakte aufweisen und diese während eines Schicht- und/oder Materialabtrags schützen. Die Kontakte können als Teil des Verfahrens zum Bilden des ursprünglichen Silizium-Wafers ausgebildet worden sein. In verschiedenen Ausgestaltungen können die unverkapselten Kontakte106 nicht lötbar sein, da die Umverdrahtungsschichten, passive Schichten, Lötstopps und/oder Lötkugeln nicht auf dem rekonstituierter Wafer101 ausgebildet wurden. Halbleiterchips105 können auch eine zweite gegenüberliegende Seite108 aufweisen, beispielsweise eine „Unterseite”), die oder die keine elektrischen Kontakte aufweist. - In
1b kann eine elektrisch isolierende Schicht109 (beispielsweise eine dielektrische Schicht) auf einem rekonstituierter Wafer101 gebildet sein oder werden. Die Kontakte106 können freiliegen, beispielsweise mittels eines Verwendens von Fotolithographie und/oder eines Laserverfahrens. Metallisierungsverlängerungen110 , die aus Kupfer oder einem anderen leitfähigen Material gebildet sind, können auf den freigelegten Kontakten106 gebildet sein oder werden. Eine erste Umverdrahtungsschicht111 kann über dem Dielektrikum109 gebildet sein oder werden. Die erste Umverdrahtungsschicht111 kann eine Mehrzahl von Umverteilungslinien aufweisen, von denen sich wenigstens ein Teil über die Grenzen dass100 einem mehreren Halbleiterchips erstrecken und einen Auffächerungsbereich in dem Bereich zwischen den Chips105 ausbilden. Mittels des Auffächerns der Kontakte106 außerhalb der Gehäusegrundfläche eines jeden Chips105 können die Kontakte106 einfacher zugänglich sein, beispielsweise zu weiteren Halbleiterchips und/oder anderen Arten von Komponenten, Kontakten, etc. Umverdrahtungsschichten können ausgebildet sein oder werden mittels verschiedener Dünnfilm- und/oder Leiterplatten-(printed circuit board PCB) Abscheideverfahren, einschließlich Kathodenzerstäuben (sputtern) und Plattieren (plating), stromloses Aufbringen einer Schicht mit Kristallisationskeimen, Elektroplattieren, Drucken und/oder anderen Aufbringungsverfahren. - In
1c kann eine Haftschicht113 über der ersten Halbleiterchip105 Schicht ausgebildet sein oder werden (beispielsweise mittels Druckens, Laminierens, Dispensierens, etc.), sowie auf dem Dielektrikum109 und/oder der ersten Umverdrahtungsschicht111 . Teile der ersten Umverdrahtungsschicht111 können freiliegend bleiben, um ein Chip-Stapeln zu ermöglichen. Beispielseise können Klebstoffe an Aufnehmen-und-Platzier-Bereichen (Pick-und-Place-Bereichen) der zweiten Schicht von Halbleiterchips appliziert werden, wie es noch ausführlicher in den Beispielen unten beschrieben wird. Klebstoffe können beispielsweise Epoxid, Polyimid, Silikon andere Materialien und Kombinationen davon aufweisen. Weiterhin können die Klebstoffe mit einem Füllstoff gefüllt oder ungefüllt sein, beispielsweise Silizium und Kohlenstoff, neben anderen Arten von Füllstoffen. Die Klebstoffschicht113 ist als strukturierte Schicht dargestellt; die Klebstoffschicht113 kann eine geschlossene Schicht zwischen den Chips105 sein. Weiterhin können die Grenzen der Klebstoffschicht113 bei oder innerhalb der Gehäusegrundfläche eines jeden Chips105 sein, oder die Haftschicht kann sich (lateral) über die Gehäusegrundfläche eines jeden Chips105 hinaus erstrecken. - In
1d kann eine zweite Schicht von Halbleiterchips114 , veranschaulicht beispielsweise als Chips114-1 und114-2 , direkt auf dem Klebstoff113 angeordnet sein oder werden. Pick-und-Place-Positionierungsanlagen können verwendet werden. Die zweiten Halbleiterchips114 können jeweils eine erste Seite115 , beispielsweise eine Oberseite, aufweisen mit einer Mehrzahl an elektrisch leitfähigen Kontakten. Metallisierungsverlängerungen117 , beispielsweise gebildet aus Kupfer oder anderen leitfähigen Materialien; können auf den Kontakten des zweiten Halbleiterchips114 ausgebildet sein oder werden, in der gleichen oder einer ähnlichen Weise wie bei der ersten Schicht der Halbleiterchips105 . In verschiedenen Ausgestaltungen können die Metallisierungsverlängerungen117 auf die Kontakte der Chips117 voraufgetragen sein, beispielsweise in der Form von Kupfer-Unterkugelmetallisierung (under bump metallization UBM). Die zweiten Chips114 können auch jeweils eine zweite Seite116 (beispielsweise eine Unterseite) haben, die oder die nicht leitfähige Kontakte aufweisen kann. Die zweite Seite116 kann direkt auf dem Klebstoff113 platziert sein oder werden. - In
1e kann eine elektrisch isolierende Schicht119 (beispielsweise eine Form-Schicht oder eine Laminations-Schicht) um die/den zweiten Halbleiterchip(s)114 ausgebildet sein oder werden, so dass der/die zweite(n) Chip(s)114 wenigstens teilweise eingebettet sind in der isolierenden Schicht119 . Die isolierende Schicht119 kann ausgebildet sein oder werden mittels eines beliebigen Verfahrensschritts der Halbleiterherstellung, beispielsweise Lamination, Kompressionsformen, Drucken, etc. In1F , kann die isolierende Schicht119 in der Abmessung reduziert werden (beispielsweise gedünnt), beispielsweise mittels Schleifens und/oder Laserbohrens der isolierenden Schicht119 . Schleifen der isolierenden Schicht119 (beispielsweise zu einem Bereich121 ) kann die leitfähigen Verlängerung117 des/der zweiten Halbleiterchips114 freilegen. - In
1g kann eine oder mehrere Durchkontaktierung(en)123 , beispielsweise Zwischenverbindungen (interconnect pathways) in der elektrisch isolierenden Schicht119 gebildet sein oder werden, beispielsweise mittels Bohrens (beispielsweise Laserbohren) und/oder eines fotolithografischen Verfahrens. Die Durchkontaktierung123 können die leitfähigen Verlängerung117 der zweiten Halbleiterchips114 und/oder der ersten Umverdrahtungsschicht111 freilegen. Beispielsweise kann das Bohren bei der ersten Umverdrahtungsschicht111 und/oder einer oder mehreren leitfähigen Verlängerungen117 beendet werden. - In
1h können die Durchkontaktierungen123 mit einem oder mehreren leitfähigen Materialien125 gefüllt sein, beispielsweise Kupfer, um einen elektrischen Zugang zu der ersten Umverdrahtungsschicht111 und/oder leitfähigen Verlängerung117 der zweiten Halbleiterchips114 zu ermöglichen. Eine zweite Umverdrahtungsschicht127 kann auch über der Formschicht119 gebildet sein oder werden, beispielsweise mittels Kathodenzerstäubens und Plattierens, stromlosen Aufbringens einer Schicht mit Kristallisationskeimen, oder Elektroplattierens. In verschiedenen Ausgestaltungen können die Durchkontaktierungen123 zusammen mit dem Ausbilden der Umverdrahtungsschicht127 gefüllt werden. Alternativ können die Durchkontaktierungen123 unabhängig von dem Ausbilden der Umverdrahtungsschicht127 gefüllt werden. Beispielsweise können die Durchkontaktierungen123 zuerst gefüllt werden, beispielsweise mittels Druckens, stromlosen Plattierens, etc. Dann kann die Umverdrahtungsschicht127 gebildet sein oder werden. Die Durchkontaktierungen123 können vollständig oder teilweise mit leitfähigem Material gefüllt sein oder werden. Teilweise gefüllte Durchkontaktierung können angeschlossene (plugged) Durchkontaktierung sein, wobei eine Art Umverdrahtungsschicht durch die Durchkontaktierungen nach unten weitergeleitet ist, und der Rest der Durchkontaktierung separat gefüllt ist oder wird oder mittels eines elektrisch isolierenden Materials, beispielsweise einer zweiten elektrisch isolierenden Schicht129 , wie ausführlicher in Beispielen unten beschrieben wird. Die zweite Umverdrahtungsschicht127 kann einen zweiten Auffächerungsverbindungsbereich der leitfähigen Kontakte der ersten und zweiten Halbleiterchips bilden. Beispielsweise können die Kontakte aufgefächert seien außerhalb der Gehäusegrundfläche von jedem der ersten Halbleiterchips105 , außerhalb der Gehäusegrundfläche von jedem der zweiten Halbleiterchips114 , und/oder außerhalb der Gehäusegrundflächen von sowohl den ersten und den zweiten Halbleiterchips105 ,114 . Die zweite Umverdrahtungsschicht127 kann elektrisch mit der ersten Umverdrahtungsschicht111 verbunden sein mittels des leitfähigen Material(s)125 , welches die wenigstens eine Durchkontaktierung123 füllt. Die zweite Umverdrahtungsschicht127 kann ähnlich elektrisch verbunden sein mit einem oder mehreren leitfähigen Kontakten der zweiten Halbleiterchips114 . In verschiedenen Ausgestaltungen kann die elektrische Verbindung zwischen der zweiten Umverdrahtungsschicht121 und der ersten Umverdrahtungsschicht111 und/oder der leitfähigen Verlängerung117 keine Lötung erfordern. Dadurch kann das Herstellungsverfahren zum Ausbilden des Halbleiterbauelementes potenziell vereinfacht werden und/oder die Widerstandsfähigkeit des Halbleiterbauelementes potenziell erhöhen, beispielsweise den Widerstand hinsichtlich hoher Wärme. - In
1i , kann eine zweite elektrisch isolierende Schicht119 , beispielsweise ein Dielektrikum, auf der zweiten Umverdrahtungsschicht127 ausgebildet sein oder werden. Die zweite Umverdrahtungsschicht127 kann in einem oder mehreren Bereichen131 freiliegen (beispielsweise mittels Laserbohrens, Fotolithographie, etc.). In1J , kann eine Lötstoppschicht und/oder Lötkugeln133 , beispielsweise Kugeln oder Halbkugeln, appliziert sein oder werden. In1k kann die Unterseite der Basisschicht101 , beispielsweise die Formmasse103 , die von der Seite, auf der die Lötkugeln133 appliziert sind oder werden, weggerichtet ist, geschliffen werden, um die Höhe der Struktur zu reduzieren, beispielsweise zu der Position135 . Die Struktur kann dann vereinzelt werden, beispielsweise gewürfelt (diced), zwischen jeder der gestapelten Anordnung von Chips und/oder anderen Komponenten, beispielsweise in dem Bereich dargestellt mittels der gestrichelten Linie in1k , wodurch eine Mehrzahl an vereinzelten Halbleiterbauelemente-Gehäuse (semiconductor device packages) ausgebildet sein oder werden. Beispielsweise, sind in dem Beispiel von1K zwei Halbleiterbauelemente-Gehäuse137-1 und197-2 gezeigt, wobei jedes eine Mehrzahl von Halbleiterchips aufweisen kann, beispielsweise einen ersten Halbleiterchip105 und einen zweiten Halbleiterchip114 . Alternativ, können die Bezugszeichen137-1 und137-2 ein einzelnes Halbleiterbauelement-Gehäuse bilden. Die ersten Halbleiterchips105 und zweiten Halbleiterchips114 können nicht lösbar von dem jeweiligen Gehäuse137 sein. -
2 zeigt ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes200 (oder eines Teils davon) gemäß einem oder mehreren beschriebenen Aspekten. Mehrere Halbleiterchips, beispielsweise Chips201 ,203 ,205 und207 ; und/oder andere aktive oder passive Komponenten, wie ausführlicher in Beispielen unten beschrieben wird; können in dem rekonstituierter Wafer oder einer anderen Schicht eingebettet sein. Das beispielhafte Halbleiterbauelement-Gehäuse200 kann eine sehr geringe Gehäusehöhe aufweisen. Beispielsweise kann die Höhe A der Lötkugeln in einem Bereich von 200 μm bis 300 μm sein, beispielsweise ungefähr 250 μm (mit einem Abstand von ungefähr 0,5 mm zwischen Lötkugeln). Die Höhe A der Lötkugeln kann in einem Bereich von 150 μm bis zu 150 μm sein, beispielsweise 200 μm (mit einem Abstand von ungefähr 0,4 mm). Die Höhe B des Dielektrikums und des zweite Halbleiters kann in einem Bereich von 5 μm bis 40 μm sein, beispielsweise ungefähr 30 μm. Die Höhe C des zweiten Halbleiterchips und der zweiten Metallisierungsverlängerung kann in einem Bereich von 20 μm bis 250 μm sein, beispielsweise ungefähr 120 μm. Die Höhe der zweiten Metallisierung kann in einem Bereich von 10 μm bis 30 μm sein für lasergebohrte Verbindungen und in einem Bereich von 5 μm bis 15 μm für andere Arten von Verbindungen. Beispielsweise kann der zweite Halbleiterchip eine Höhe von ungefähr 100 μm aufweisen und die Metallisierungsverlängerung kann eine Höhe von ungefähr 20 μm aufweisen. In verschiedenen Ausgestaltungen kann der zweite Halbleiterchip eine noch geringere Höhe aufweisen, beispielsweise von ungefähr 50 μm. Die Höhe D der ersten dielektrischen Schicht, der ersten Umverdrahtungsschicht und des Klebstoffes kann ungefähr 40 μm sein. Die Höhe E des gebildeten (und geschliffenen) rekonstituierter Wafers kann ungefähr 100 μm sein. Folglich kann die Gesamtdicke F des dreidimensionalen Halbleiter-Gehäuses200 mit zwei Schichten von Halbleiterchips von ungefähr 490 μm sein (oder ungefähr 440 μm falls der zweite Halbleiterchip eine Höhe von ungefähr 50 μm hat). Vergleichbar kann ein Gehäuse mit drei Schichten von Halbleiterchips eine Gesamthöhe von ungefähr 600 μm haben. Die hier beschriebenen beispielhaften Abmessungen können auch auf andere Ausführungsformen angewendet werden, beispielsweise die beispielhaften Ausführungsformen der1k ,3 ,4e ,5d ,6c und7 . Wiederum können die gestapelten Anordnungen von Chips und/oder anderen Komponenten vereinzelt werden, beispielsweise gewürfelt, um einzelne Gehäuse auszubilden. - Neben dem potenziellen Größenvorteil, der mittels der Beispiele in dieser Offenbarung ausgestaltet wird, kann das Halbleiterbauelement
200 weniger kostenintensiv herstellbar sein als Gehäuse die Durch-Silizium-Durchkontaktierung (TSV) verwenden, die recht teuer herstellbar sind. TSVs können vermieden werden wenn gewünscht, beispielsweise mittels eines Auffächerns der Kontaktbereiche der Halbleiterchips und mittels Verwendens von einem oder mehreren Umverdrahtungsschichten. Weiterhin kann die elektrische Leistungsfähigkeit des Stapels mittels des Verwendens von Schichten von Umverdrahtungsmaterial und kurzen Verbindungen zwischen den Umverdrahtungsschichten begünstigt werden. Weiterhin kann das Stapeln von Chips und/oder Gehäusen möglich sein. Beispielsweise kann ein Gehäuse mehr als drei Schichten aufweisen. Ein Gehäuse kann auch auf ein weiteres Gehäuse gestapelt sein. -
3 zeigt ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes300 (oder eines Teils davon) gemäß einem oder mehreren beschriebenen Aspekten. Das Halbleiterbauelement300 kann drei (oder mehr) Schichten von Halbleiterchips aufweisen. Das Verfahren zum Herstellen eines Bauelementes mit drei (oder mehr) Schichten kann von dem in1h dargestellten Zwischenhalbleiterbauelement fortgesetzt werden. Eine zweite Klebstoffschicht303 kann ausgebildet sein oder werden, beispielsweise mittels Druckens, Laminierens, Dispensierens, etc., an Pick-und-Place-Bereichen einer dritten Schicht einer Mehrzahl von Halbleiterchips305 , veranschaulicht in3 beispielsweise als Chips305-1 und305-2 . Der dritte Halbleiterchip305 kann direkt auf dem Klebstoff303 angeordnet sein. Der dritte Halbleiterchip305 kann eine erste Seite, beispielsweise eine Oberseite, mit einer Mehrzahl von leitfähigen Kontakten und/oder leitfähigen Verlängerungen aufweisen. Die dritten Halbleiterchips305 können auch eine zweite Seite, beispielsweise eine Unterseite, aufweisen, die auf dem Klebstoff303 angeordnet ist oder wird. Eine dritte elektrisch isolierende Schicht307 kann um die dritten Halbleiterchips305 ausgebildet sein oder werden, und eine Mehrzahl von Durchkontaktierungen309 können, beispielsweise mittels Bohrens, ausgebildet sein oder werden um die zweite Umverdrahtungsschicht und/oder die leitfähigen Verlängerung der dritten Halbleiterchips freizulegen. Eine dritte Umverdrahtungsschicht311 kann über dem Dielektrikum307 ausgebildet sein oder werden. Wie oben bereits beschrieben, kann die dritte Umverdrahtungsschicht311 die leitfähigen Kontakte der ersten Schicht von Halbleiterchips105 , der zweiten Schicht von Halbleiterchips114 , und/oder die dritte Schicht von Halbleiterchips305 auffächern. Eine elektrisch isolierende Schicht313 kann über und/oder um die dritte Umverdrahtungsschicht311 ausgebildet sein oder werden; und Bohren und/oder andere fotolithografische Verfahren können die dritte Umverdrahtungsschicht311 freilegen. Diese Schritte können so beliebig oft wiederholt werden um eine beliebige Anzahl an gestapelten Schichten von Halbleiterchips auszubilden. In der Schlussschicht, können ein Lötstopp und/oder Lötkugeln315 appliziert sein oder werden, um das Halbleiter-Gehäuse300 zu bilden. Ähnlich anderen Ausführungsformen können die gestapelten Anordnungen von Chips und/oder anderen Komponenten vereinzelt, beispielsweise gewürfelt, werden um einzelne Gehäuse auszubilden. -
4a –e zeigen Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit einer Flip-Chip-Anordnung und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit einer Flip-Chip-Anordnung gemäß einem oder mehreren beschriebenen Aspekten. Das Verfahren zum Herstellen der Halbleiterbauelemente mit einem oder mehreren Flip-Chip-Gehäusen kann von dem in1 dargestellten Zwischenhalbleiterbauelement fortgesetzt werden. Anstelle eines Aufbringens einer Klebstoffschicht wie in1c dargestellt, können Flip-Chip-Gehäuse verwendet werden, beispielsweise Flip-Chip-Gehäuse409-1 und409-2 . In4a , können die Flip-Chip-Gehäuse409 eine erste Seite411 , beispielsweise eine aktive Seite, mit einer Mehrzahl von leitfähigen Kontakten aufweisen. Flip-Chip-Gehäuse409 können auch eine zweite Seite413 aufweisen, die keine elektrisch leitfähigen Kontakte aufweist. Flip-Chip-Gehäuse409 können eine Mehrzahl von Lötkugeln419 , beispielsweise Flip-Chip-μ-Höcker (bumps), aufweisen, die elektrisch mit den leitfähigen Kontakten des Flip-Chip-Gehäuses409 verbunden sind. Die Lötkugeln415 können mit den leitfähigen Kontakten mittels eines Metallisierungselementes verbunden sein oder werden, beispielsweise einem Kupfer-UBM. Mit den Lötkugeln415 nach oben zeigend, können die Flip-Chip-Gehäuse409 umgedreht werden und direkt auf der ersten Umverdrahtungsschicht111 positioniert werden. Beim Umdrehen kann die aktive Seite411 der Flip-Chip-Gehäuse409 der aktiven Seite der eingebetteten Halbleiterchips105 zugewandt sein. Die elektrische und/oder körperliche Verbindung kann mittels Verlötens der Lötkugeln115 mit der Umverdrahtungsschicht111 und/oder mittels Verwendens von Thermokompressionsverbindens und/oder anderen Herstellungsverfahren von Halbleiterbauelementen aufrechterhalten werden. - In
4b kann das Flip-Chip-Gehäuse409 unterfüllt, überformt und/oder über/unterformt werden, beispielsweise eine geformte Unterfüllung (molded underfill MUF); mit elektrisch isolierende Materialien, wodurch eine elektrisch isolierende Schicht417 , beispielsweise eine Formschicht, gebildet ist oder wird. Beispielsweise kann ein Material als Unterfüllung verwendet werden, das geeignet ist zwischen die Lücken zu fließen, die zwischen den Lötkugeln415 vorhanden sind. In4c kann die elektrisch isolierende Schicht417 geschleift werden, um die Gehäusehöhe zu reduzieren, beispielsweise auf die Position419 . Eine Mehrzahl von Durchkontaktierungen421 , beispielsweise Zwischenverbindungen, kann ausgebildet sein oder werden, beispielsweise mittels Laserbohrens, Fotolithographie, etc.; um die erste Umverdrahtungsschicht freizulegen. In4G können die Durchkontaktierungen421 mit einem elektrisch leitfähigen Material423 gefüllt werden und eine zweite Umverdrahtungsschicht425 ausgebildet sein oder werden um die elektrischen Kontakte des ersten Halbleiterchips, die in den rekonstituierter Wafer und/oder dem Flip-Chip-Gehäuse409 eingebettet sind, aufzufächern. Die in4a bis4d veranschaulichten Schritte können wiederholt werden um einen Halbleiterbauelement-Gehäuse mit einer beliebigen Anzahl von Schichten von Halbleiterchips auszubilden. -
4e zeigt ein Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelement-Gehäuses427 mit zwei Schichten von Halbleiterchips, mit einer Flip-Chip-Schicht, gemäß einem oder mehreren beschriebenen Aspekten. Das Halbleiter-Gehäuse427 kann eine weitere elektrisch isolierende Schicht429 , einen Lötstopp, und/oder Lötkugeln431 aufweisen. Ähnlich anderen Ausführungsformen können die gestapelten Anordnungen von Chips und/oder anderen Komponenten vereinzelt werden, beispielsweise gewürfelt, um kleinere einzelne Gehäuse auszubilden. -
5a –d zeigen Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit Drähten und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit Drähten gemäß einem oder mehreren beschriebenen Aspekten. Das Verfahren zum Herstellen des Halbleiterbauelementes mit Drähten kann von dem in1D gezeigten Zwischenhalbleiterbauelement fortgeführt werden. Weil Drähte direkt mit den ungekapselten Chips, beispielsweise dem zweiten Chip114 , verbunden sind oder werden, können die leitfähigen Verlängerung117 nicht notwendig sein. In5A können leitfähige Drähte501 elektrisch die erste Umverdrahtungsschicht111 mit den leitfähigen Kontakten der zweiten Halbleiterchips114 verbinden. In5b kann eine elektrisch isolierende Schicht503 , beispielsweise eine Formmasse, um die zweiten Halbleiterchips114 und/oder die Drähte501 ausgebildet sein oder werden. In5c kann eine Mehrzahl von Durchkontaktierungen505 , beispielsweise Zwischenverbindungen, in der elektrisch isolierenden Schicht505 ausgebildet sein oder werden, um die erste Umverdrahtungsschicht111 freizulegen. -
5d zeigt ein Beispiel eines Halbleiter-Gehäuses500 mit wenigstens zwei Schichten von gestapelten Halbleiterchips und einen Drahtverbindungs-Stapel nutzend für die zweite Schicht von Halbleiterchips. Von dem in5c dargestellten Verfahren können die Durchkontaktierungen505 mit einem elektrisch leitfähigen Material gefüllt sein, eine zweite Umverdrahtungsschicht509 kann ausgebildet sein oder werden, eine elektrisch isolierende Schicht511 , beispielsweise ein Dielektrikum, kann gebildet sein oder werden und/oder Lötkugeln513 (und Lötstopp) können geformt sein. Ähnlich anderen Ausführungsformen kann die gestapelte Anordnung von Chips und/oder anderen Komponenten vereinzelt werden, beispielsweise gewürfelt, um kleinere einzelne Gehäuse auszubilden. -
6a –c zeigen Beispiele seitlicher Querschnittsansichten eines Halbleiterbauelementes (oder Teilen davon) mit aktiven und/oder passiven Komponenten und/oder ein Beispiel für ein Verfahren zum Herstellen eines Halbleiterbauelementes mit aktiven und/oder passiven Komponenten gemäß einem oder mehreren beschriebenen Aspekten. Die hierin beschriebenen Halbleiterbauelemente können eine beliebige Anzahl von aktiven und passiven Halbleiterchips aufweisen. Aktive Halbleiterchips können aufweisen, aber sind nicht darauf beschränkt: integrierte Schaltkreise, beispielsweise Speicher, Basisband-Chips, Prozessoren, etc.. Passive Halbleiterchips können aufweisen, aber sind nicht darauf beschränkt: oberflächenmontierte Bauelemente (surface mount devices SMDs), integrierte passive Bauelemente (integraed passive devices IPDS), Widerstände, Kondensatoren, Dioden, Induktionsspulen und Ähnliches. - In
6a , kann eine Basisschicht601 bereitgestellt sein, beispielsweise ein rekonstituierter Wafer. Die Basisschicht601 kann eine Mehrzahl von eingebetteten aktiven Chips605 und/oder eine Mehrzahl von eingebetteten passiven Chips603 aufweisen. In6b kann eine elektrisch isolierende Schicht607 , beispielsweise ein Dielektrikum, auf dem rekonstituierter Wafer ausgebildet sein oder werden. Mit den Kontakten der Chips603 und/oder605 freiliegend kann eine erste Umverdrahtungsschicht609 auf dem Halbleiterbauelement ausgebildet sein oder werden. Weitere aktive Chips615 und/oder passive Chips611 können in elektrischer Verbindung mit der ersten Umverdrahtungsschicht609 platziert sein oder werden. Beispielsweise kann der aktive Chip615 strukturell mit der isolierenden Schicht607 verbunden sein mittels eines Klebstoffes613 . Wie oben beschriebenen, kann die aktive Seite des aktiven Chips615 nach oben zeigen, wie in Beispielen dargestellt ist in1 , beispielsweise eine RDL-Verbindung, und5 , beispielsweise eine Drahtverbindung. Die Kontakte des Chips615 können mit einer Metallstruktur bedeckt sein, beispielsweise einer Kupfersäule (copper pillar) wie oben beschrieben. Alternativ kann die aktive Seite des Chips615 nach unten zeigen wie dargestellt ist in Beispielen in4 , beispielsweise eine Flip-Chip-Verbindung. - In
6c kann eine elektrisch isolierende Schicht617 , beispielsweise eine fotostrukturierbare elektrisch isolierende Schicht, um die zweite Schicht der aktiven Chips615 und/oder passiven Chips611 ausgebildet sein oder werden. Die erste Umverdrahtungsschicht609 und/oder andere leitfähige Kontakte, beispielsweise Kontakte auf den aktiven Chips und/oder passiven Chips, freigelegt werden, beispielsweise mittels Laserbohrens, Fotolithografie, etc.; und leitfähigen Füllstoff619 können verwendet werden, um die erste Umverdrahtungsschicht mit oberen Schichten elektrisch zu verbinden. Eine zweite Umverdrahtungsschicht621 und eine elektrisch isolierende Schicht623 , beispielsweise ein Dielektrikum, können auf dem Halbleiterbauelement ausgebildet sein oder werden. Weiterhin können aktive Chips und/oder passive Chips625 in elektrischer Verbindung mit der zweiten Umverdrahtungsschicht621 positioniert sein oder werden. Lötkugeln627 können positioniert sein oder werden in einer elektrische Verbindung mit der zweiten Umverdrahtungsschicht612 um das Halbleiter-Gehäuse600 mit einer Mehrzahl von passiven und/oder aktiven Komponenten auszubilden. Ähnlich anderen Ausführungsformen können die gestapelten Anordnungen von Chips und/oder anderen Komponenten vereinzelt werden, beispielsweise gewürfelt, um kleinere einzelne Gehäuse auszubilden. -
7 zeigt ein weiteres Beispiel einer seitlichen Querschnittsansicht eines Halbleiterbauelementes700 (oder einem Teil davon) mit aktiven und/oder passiven Komponenten gemäß einem oder mehreren beschriebenen Aspekten. Das Halbleiterbauelement700 kann eine Basisschicht701 aufweisen, beispielsweise einen rekonstituierter Wafer, mit eingebetteten passiven und/oder aktiven Chips. Das Halbleiterbauelement700 kann eines oder mehrere zusätzliche Schichten von aktiven und/oder passiven Chips und/oder Gehäusen aufweisen, beispielsweise ein aktives Flip-Chip-Gehäuse703 und eine Mehrzahl von passiven Chips707 . Diese Flip-Chip-Gehäuse703 können unterfüllt sein mit einem Füllmaterial705 nachdem das Flip-Chip-Gehäuse in elektrische Verbindung mit der Umverdrahtungsschicht gebracht wurde, beispielsweiseweise mittels Druckens Thermokompressionsverbindens, etc. Ähnlich anderen Ausführungsformen, kann die gestapelte Anordnung von Chips und/oder anderen Komponenten vereinzelt werden, beispielsweise gewürfelt, um kleinere einzelne Gehäuse auszubilden. - Die unterschiedlichen Ausführungsformen wurden lediglich als Beispiele dargestellt und beschrieben. In dieser Beschreibung verwendete Worte sind lediglich zur Veranschaulichung gedacht als zur Einschränkung und es ist verständlich das verschiedene Änderung vorgenommen werden können ohne vom Gedanken und Anwendungsbereich der gegenwärtigen Offenbarung abzuweichen.
Claims (23)
- Halbleiterbauelement, aufweisend: • eine Basisschicht (
101 ,601 ,701 ) mit einem ersten Halbleiterchip (105 ), wobei der erste Halbleiterchip (105 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) an einer ersten Seite (107 ) des ersten Halbleiterchips (105 ) aufweist; • eine erste Umverdrahtungsschicht (111 ), die den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des ersten Halbleiterchips (105 ) kontaktiert, wobei die erste Umverdrahtungsschicht (111 ) sich über die Grenzen des ersten Halbleiterchips (105 ) erstreckt; • ein zweiter Halbleiterchip (114 ) mit einer ersten Seite (115 ) und einer zweiten Seite (116 ), wobei der zweite Halbleiterchip (114 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) an der ersten Seite (115 ) des zweiten Halbleiterchips (114 ) aufweist; und • eine Klebstoffschicht (113 ) angeordnet zwischen der ersten Seite (107 ) des ersten Halbleiterchips (105 ) und der zweiten Seite (116 ) des zweiten Halbleiterchips (114 ), wobei der zweite Halbleiterchip (114 ) direkt auf der Klebstoffschicht (113 ) angeordnet ist oder wird. - Halbleiterbauelement gemäß Anspruch 1, ferner aufweisend: • eine elektrisch isolierende Schicht (
119 ) angeordnet wenigstens teilweise über der ersten Seite (115 ) des zweiten Halbleiterchips (114 ), wobei die elektrisch isolierende Schicht (119 ) wenigstens eine Durchkontaktierung (123 ) aufweist, sodass die erste Umverdrahtungsschicht (111 ) freiliegt; und • eine zweite Umverdrahtungsschicht (127 ), die wenigstens einen elektrisch leitfähigen Kontakt (106 ) des zweiten Halbleiterchips (114 ) kontaktiert, wobei die zweite Umverdrahtungsschicht (127 ) elektrisch mit der ersten Umverdrahtungsschicht (111 ) verbunden ist mittels der wenigstens einen Durchkontaktierung (123 ). - Halbleiterbauelement gemäß Anspruch 2, ferner aufweisend: wenigstens eine Lötkugel (
133 ), die die zweite Umverdrahtungsschicht (111 ) kontaktiert. - Halbleiterbauelement gemäß Anspruch 1 oder 2, ferner aufweisend: • einen dritten Halbleiterchip (
305 ) mit einer ersten Seite und einer zweiten Seite, wobei der dritte Halbleiterchip (305 ) wenigstens einen elektrisch leitfähigen Kontakt an der ersten Seite des dritten Halbleiterchips (305 ) aufweist; • eine zweite Klebstoffschicht (303 ) angeordnet zwischen der ersten Seite (115 ) des zweiten Halbleiterchips (114 ) und der zweiten Seite des dritten Halbleiterchips (305 ), wobei der dritte Halbleiterchip (305 ) direkt auf der zweiten Klebstoffschicht (303 ) angeordnet ist; • eine zweite elektrisch isolierende Schicht (129 ) angeordnet wenigstens teilweise über der ersten Seite des dritten Halbleiterchips (305 ), wobei die zweite elektrisch isolierende Schicht (129 ) wenigstens eine Durchkontaktierung (309 ) aufweist, sodass die zweite Umverdrahtungsschicht (127 ) freiliegt; und • eine dritte Umverdrahtungsschicht (311 ), die den wenigstens einen elektrisch leitfähigen Kontakt des dritten Halbleiterchips (305 ) kontaktiert, wobei die dritte Umverdrahtungsschicht (311 ) elektrisch mit der zweiten Umverdrahtungsschicht (127 ) verbunden ist mittels der wenigstens einen Durchkontaktierung (309 ) der zweiten elektrisch isolierenden Schicht (129 ). - Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei die Basisschicht (
101 ,601 ,701 ) ein rekonstituierter Wafer ist und wobei der erste Halbleiterchip (105 ) in dem rekonstituierter Wafer eingebettet ist. - Halbleiterbauelement gemäß Anspruch 5, wobei eine Mehrzahl an Halbleiterchips (
105-1 ,105-2 ,201 ,203 ,205 ,207 ,603 ) in dem rekonstituierter Wafer eingebettet ist. - Halbleiterbauelement gemäß Anspruch 6, wobei die Mehrzahl an Halbleiterchips (
105-1 ,105-2 ,201 ,203 ,205 ,207 ,603 ) wenigstens einen passiven Halbleiterchip und wenigstens einen aktiven Halbleiterchip aufweist. - Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, wobei der erste Halbleiterchip (
105 ) und der zweite Halbleiterchip (114 ) ein einzelnes integriertes Schaltkreis-Gehäuse bilden. - Halbleiterbauelement gemäß Anspruch 8, wobei der zweite Halbleiterchip (
114 ) nicht lösbar ist von dem einzelnen integrierten Schaltkreis-Gehäuse ohne das Gehäuse zu beschädigen. - Halbleiterbauelement gemäß einem der Ansprüche 1 bis 9, wobei die Klebstoffschicht (
113 ) wenigstens teilweise auf der ersten Umverdrahtungsschicht (111 ) angeordnet ist oder wird. - Halbleiterbauelement gemäß einem der Ansprüche 1 bis 10, wobei der erste Halbleiterchip (
105 ) und der zweite Halbleiterchip (114 ) integrierte Schaltungen sind. - Halbleiterbauelement gemäß einem der Ansprüche 1 bis 11, ferner aufweisend: • wenigstens einen Draht (
501 ), der den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des zweiten Halbleiterchips (114 ) elektrisch mit der ersten Umverdrahtungsschicht (111 ) verbindet; und • eine elektrisch isolierende Schicht (503 ) angeordnet wenigstens teilweise über der ersten Seite (115 ) des zweiten Halbleiterchips (114 ) und dem wenigstens einen Draht (501 ), wobei die elektrisch isolierende Schicht (503 ) wenigstens eine Durchkontaktierung (505 ) aufweist, sodass die erste Umverdrahtungsschicht (111 ) freiliegt. - Halbleiterbauelement, aufweisend: • eine Basisschicht (
101 ,601 ,701 ) mit einem ersten Halbleiterchip (105 ), wobei der erste Halbleiterchip (105 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) an einer ersten Seite (107 ) des ersten Halbleiterchips (105 ) aufweist; • eine erste Umverdrahtungsschicht (111 ), die den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des ersten Halbleiterchips (105 ) kontaktiert, wobei die erste Umverdrahtungsschicht (111 ) sich über die Grenzen des ersten Halbleiterchips (105 ) erstreckt; und • ein Halbleiter-Flip-Chip (409 ) mit einer ersten Seite (411) und einer zweiten Seite (413 ), der Halbleiter-Flip-Chip (409 ) aufweisend wenigstens einen elektrisch leitfähigen Kontakt (106 ) an der ersten Seite (411 ) des Halbleiter-Flip-Chips (409 ), • wobei die erste Seite (107 ) des ersten Halbleiterchips (105 ) der ersten Seite (411 ) des Halbleiter-Flip-Chips (409 ) gegenüberliegt. - Halbleiterbauelement gemäß Anspruch 13, ferner aufweisend: • eine elektrisch isolierende Schicht (
417 ) angeordnet wenigstens teilweise über der zweiten Seite (413 ) des Halbleiter-Flip-Chips (409 ), wobei die elektrisch isolierende Schicht (417 ) wenigstens eine Durchkontaktierung (421 ) aufweist, sodass die erste Umverdrahtungsschicht (111 ) freiliegt; und • eine zweite Umverdrahtungsschicht (425 ), die den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des Halbleiter-Flip-Chips (409 ) elektrisch durch die wenigstens eine Durchkontaktierung (421 ) und die erste Umverdrahtungsschicht (111 ) kontaktiert. - Verfahren zum Herstellen eines Halbleiterbauelements, das Verfahren aufweisend: • Ausbilden einer ersten Umverdrahtungsschicht (
111 ) auf einer Oberfläche einer Basisschicht (101 ,601 ,701 ) mit einem ersten Halbleiterchip (105 ), wobei der erste Halbleiterchip (105 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) an einer ersten Seite (107 ) des ersten Halbleiterchips (105 ) aufweist, wobei die erste Umverdrahtungsschicht (111 ) den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des ersten Halbleiterchips (105 ) kontaktiert; • Aufbringen einer Klebstoffschicht (113 ) wenigstens teilweise auf einer Oberfläche der ersten Umverdrahtungsschicht (111 ); • Anordnen eines zweiten Halbleiterchips (114 ) auf der Klebstoffschicht (113 ); • Aufbringen einer Polymerschicht (119 ) um den zweiten Halbleiterchips (114 ); • Ausbilden wenigstens einer Durchkontaktierung (123 ) durch die Polymerschicht (119 ), wobei die wenigstens eine Durchkontaktierung (123 ) die erste Umverdrahtungsschicht (111 ) freilegt; und • Ausbilden einer zweiten Umverdrahtungsschicht (127 ) auf einer Oberfläche der Polymerschicht (119 ,503 ). - Verfahren gemäß Anspruch 15, • wobei der zweite Halbleiterchip (
114 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) an einer ersten Seite (115) des zweiten Halbleiterchips (114 ) aufweist, und • wobei das Anordnen des zweiten Halbleiterchips (114 ) aufweist: Anordnen einer zweiten Seite (116 ) des zweiten Halbleiterchips (114 ) auf der Klebstoffschicht (113 ), wobei die zweite Seite (116 ) unterschiedlich ist zu der ersten Seite (115 ). - Verfahren gemäß Anspruch 15 oder 16, ferner aufweisend: • Ausbilden einer elektrisch isolierenden Schicht (
119 ,503 ) wenigstens teilweise auf der ersten Seite (115 ) des zweiten Halbleiterchips (114 ); und • Ausbilden wenigstens einer Durchkontaktierung (123 ) durch die elektrisch isolierende Schicht (119 ,503 ), wobei die wenigstens eine Durchkontaktierung (123 ) die erste Umverdrahtungsschicht (111 ) freilegt. - Verfahren gemäß einem der Ansprüche 15 bis 17, ferner aufweisend: Ausbilden einer zweiten Umverdrahtungsschicht (
127 ) auf der elektrisch isolierenden Schicht (119 ,503 ), wobei die zweite Umverdrahtungsschicht (127 ) den wenigstens einen elektrisch leitfähigen Kontakt (106 ) des zweiten Halbleiterchips (114 ) elektrisch mit der ersten Umverdrahtungsschicht (111 ) verbindet mittels der wenigstens einen Durchkontaktierung (123 ). - Verfahren gemäß einem der Ansprüche 15 bis 18, ferner aufweisend: Anordnen wenigstens einer Lötkugel (
133 ) auf der zweiten Umverdrahtungsschicht (127 ). - Verfahren gemäß einem der Ansprüche 15 bis 19, ferner aufweisend: • Aufbringen einer zweiten Klebstoffschicht (
303 ) wenigstens teilweise auf einer Oberfläche der zweiten Umverdrahtungsschicht (127 ); • Anordnen eines dritten Halbleiterchips (305 ) auf der zweiten Klebstoffschicht (303 ); • Ausbilden einer zweiten elektrisch isolierenden Schicht (307 ) wenigstens teilweise auf dem dritten Halbleiterchip (305 ); • Ausbilden wenigstens einer Durchkontaktierung (309 ) durch die zweite elektrisch isolierende Schicht (307 ), wobei die wenigstens eine Durchkontaktierung (309 ) der zweiten elektrisch isolierenden Schicht (307 ) die zweite Umverdrahtungsschicht (127 ) freilegt; und • Ausbilden einer dritten Umverdrahtungsschicht (311 ) auf der zweiten elektrisch isolierenden Schicht (307 ), wobei die dritte Umverdrahtungsschicht (311 ) wenigstens einen elektrisch leitfähigen Kontakt (106 ) des dritten Halbleiterchips (305 ) elektrisch mit der zweiten Umverdrahtungsschicht (127 ) verbindet mittels der wenigstens einen Durchkontaktierung (309 ) der zweiten elektrisch isolierenden Schicht (307 ). - Verfahren gemäß einem der Ansprüche 15 bis 20, ferner aufweisend: Schleifen der Basisschicht (
101 ,601 ,701 ) um überschüssiges Material zu entfernen. - Verfahren gemäß einem der Ansprüche 15 bis 21, wobei die Basisschicht (
101 ,601 ,701 ) ein rekonstituierter Wafer ist und wobei der erste Halbleiterchip (105 ) in dem rekonstituierter Wafer eingebettet ist. - Verfahren gemäß einem der Ansprüche 15 bis 22, ferner aufweisend: elektrisches Verbinden wenigstens eines elektrisch leitfähigen Kontaktes (
106 ) des zweiten Halbleiterchips (114 ) mit der ersten Umverdrahtungsschicht (111 ) mittels eines Drahtes (501 ) bevor die Polymerschicht (503 ) angeordnet ist oder wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/548,705 US8878360B2 (en) | 2012-07-13 | 2012-07-13 | Stacked fan-out semiconductor chip |
US13/548,705 | 2012-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013107244A1 true DE102013107244A1 (de) | 2014-06-12 |
DE102013107244B4 DE102013107244B4 (de) | 2022-03-17 |
Family
ID=49913302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013107244.5A Active DE102013107244B4 (de) | 2012-07-13 | 2013-07-09 | Gestapelter Fan-Out-Halbleiterchip |
Country Status (4)
Country | Link |
---|---|
US (1) | US8878360B2 (de) |
CN (1) | CN103545288A (de) |
DE (1) | DE102013107244B4 (de) |
TW (1) | TWI556400B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016103328A1 (de) * | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement |
US11239170B2 (en) | 2016-06-14 | 2022-02-01 | Snaptrack, Inc. | Stacked modules |
US11488881B2 (en) | 2018-03-26 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
Families Citing this family (114)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8709868B2 (en) * | 2012-08-23 | 2014-04-29 | Freescale Semiconductor, Inc. | Sensor packages and method of packaging dies of differing sizes |
US8872326B2 (en) * | 2012-08-29 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional (3D) fan-out packaging mechanisms |
US8912042B2 (en) * | 2012-09-17 | 2014-12-16 | Headway Technologies, Inc. | Manufacturing method for layered chip packages |
US10622310B2 (en) | 2012-09-26 | 2020-04-14 | Ping-Jung Yang | Method for fabricating glass substrate package |
US9941240B2 (en) * | 2013-07-03 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor chip scale package and manufacturing method thereof |
US8927412B1 (en) * | 2013-08-01 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip package and method of formation |
US9406588B2 (en) * | 2013-11-11 | 2016-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package and manufacturing method thereof |
US9230936B2 (en) * | 2014-03-04 | 2016-01-05 | Qualcomm Incorporated | Integrated device comprising high density interconnects and redistribution layers |
US9527723B2 (en) * | 2014-03-13 | 2016-12-27 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming microelectromechanical systems (MEMS) package |
US9917068B2 (en) | 2014-03-14 | 2018-03-13 | Taiwan Semiconductor Manufacturing Company | Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices |
JP6031060B2 (ja) * | 2014-03-31 | 2016-11-24 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
US9601463B2 (en) * | 2014-04-17 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) and the methods of making the same |
CN104064551B (zh) | 2014-06-05 | 2018-01-16 | 华为技术有限公司 | 一种芯片堆叠封装结构和电子设备 |
TWI549235B (zh) * | 2014-07-03 | 2016-09-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法與定位構形 |
US20160013076A1 (en) * | 2014-07-14 | 2016-01-14 | Michael B. Vincent | Three dimensional package assemblies and methods for the production thereof |
CN104392975A (zh) * | 2014-12-16 | 2015-03-04 | 南通富士通微电子股份有限公司 | 扇出晶圆封装结构 |
CN104465505A (zh) * | 2014-12-16 | 2015-03-25 | 南通富士通微电子股份有限公司 | 扇出晶圆封装方法 |
KR101640341B1 (ko) * | 2015-02-04 | 2016-07-15 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9633974B2 (en) * | 2015-03-04 | 2017-04-25 | Apple Inc. | System in package fan out stacking architecture and process flow |
CN104795380A (zh) * | 2015-03-27 | 2015-07-22 | 江阴长电先进封装有限公司 | 一种三维封装结构 |
US10217724B2 (en) * | 2015-03-30 | 2019-02-26 | Mediatek Inc. | Semiconductor package assembly with embedded IPD |
US9659907B2 (en) * | 2015-04-07 | 2017-05-23 | Apple Inc. | Double side mounting memory integration in thin low warpage fanout package |
KR102008854B1 (ko) | 2015-04-14 | 2019-08-08 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 칩 |
US9666502B2 (en) | 2015-04-17 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Discrete polymer in fan-out packages |
US9601471B2 (en) * | 2015-04-23 | 2017-03-21 | Apple Inc. | Three layer stack structure |
TWI582916B (zh) * | 2015-04-27 | 2017-05-11 | 南茂科技股份有限公司 | 多晶片封裝結構、晶圓級晶片封裝結構及其製程 |
US20170040266A1 (en) | 2015-05-05 | 2017-02-09 | Mediatek Inc. | Fan-out package structure including antenna |
US10090241B2 (en) * | 2015-05-29 | 2018-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device, package structure and method of forming the same |
US10276541B2 (en) | 2015-06-30 | 2019-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D package structure and methods of forming same |
JP2018525807A (ja) * | 2015-07-22 | 2018-09-06 | インテル・コーポレーション | マルチレイヤパッケージ |
US10141288B2 (en) * | 2015-07-31 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface mount device/integrated passive device on package or device structure and methods of forming |
KR20170046387A (ko) * | 2015-10-21 | 2017-05-02 | 삼성전자주식회사 | 적층형 팬아웃 웨이퍼 레벨 반도체 패키지 및 그 제조 방법 |
ITUB20155408A1 (it) * | 2015-11-10 | 2017-05-10 | St Microelectronics Srl | Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti |
US9735131B2 (en) | 2015-11-10 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-stack package-on-package structures |
US9904776B2 (en) * | 2016-02-10 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fingerprint sensor pixel array and methods of forming same |
CN105679738B (zh) * | 2016-03-24 | 2019-09-06 | 禾邦电子(中国)有限公司 | 片式整流元件及其生产工艺 |
KR20170112907A (ko) * | 2016-03-31 | 2017-10-12 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US10373884B2 (en) | 2016-03-31 | 2019-08-06 | Samsung Electronics Co., Ltd. | Fan-out semiconductor package for packaging semiconductor chip and capacitors |
US10773952B2 (en) | 2016-05-20 | 2020-09-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US10784149B2 (en) | 2016-05-20 | 2020-09-22 | Qorvo Us, Inc. | Air-cavity module with enhanced device isolation |
US9985006B2 (en) * | 2016-05-31 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US11469215B2 (en) * | 2016-07-13 | 2022-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with molding layer and method for forming the same |
US9825007B1 (en) * | 2016-07-13 | 2017-11-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package structure with molding layer and method for forming the same |
US10332841B2 (en) * | 2016-07-20 | 2019-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | System on integrated chips and methods of forming the same |
US10163860B2 (en) * | 2016-07-29 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure |
US10312193B2 (en) * | 2016-08-12 | 2019-06-04 | Qualcomm Incorporated | Package comprising switches and filters |
JP7037544B2 (ja) | 2016-08-12 | 2022-03-16 | コーボ ユーエス,インコーポレイティド | 性能を向上させたウエハレベルパッケージ |
US10109502B2 (en) | 2016-09-12 | 2018-10-23 | Qorvo Us, Inc. | Semiconductor package with reduced parasitic coupling effects and process for making the same |
US10366968B2 (en) * | 2016-09-30 | 2019-07-30 | Intel IP Corporation | Interconnect structure for a microelectronic device |
US10749518B2 (en) | 2016-11-18 | 2020-08-18 | Qorvo Us, Inc. | Stacked field-effect transistor switch |
US10068831B2 (en) | 2016-12-09 | 2018-09-04 | Qorvo Us, Inc. | Thermally enhanced semiconductor package and process for making the same |
US11625523B2 (en) | 2016-12-14 | 2023-04-11 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips |
US10489544B2 (en) | 2016-12-14 | 2019-11-26 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips |
CN106684066B (zh) | 2016-12-30 | 2020-03-10 | 华为技术有限公司 | 一种封装芯片及基于封装芯片的信号传输方法 |
KR102351676B1 (ko) | 2017-06-07 | 2022-01-17 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US10763242B2 (en) | 2017-06-23 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
US10490471B2 (en) | 2017-07-06 | 2019-11-26 | Qorvo Us, Inc. | Wafer-level packaging for enhanced performance |
US10447274B2 (en) | 2017-07-11 | 2019-10-15 | iCometrue Company Ltd. | Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells |
US10957679B2 (en) | 2017-08-08 | 2021-03-23 | iCometrue Company Ltd. | Logic drive based on standardized commodity programmable logic semiconductor IC chips |
US10475747B2 (en) * | 2017-08-14 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated fan-out package and method for fabricating the same |
CN107564826B (zh) * | 2017-08-18 | 2020-05-08 | 华进半导体封装先导技术研发中心有限公司 | 一种用于制作三维无源集成器件的键合体及器件制作方法 |
US10784233B2 (en) | 2017-09-05 | 2020-09-22 | Qorvo Us, Inc. | Microelectronics package with self-aligned stacked-die assembly |
US10630296B2 (en) | 2017-09-12 | 2020-04-21 | iCometrue Company Ltd. | Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells |
US20190096866A1 (en) * | 2017-09-26 | 2019-03-28 | Powertech Technology Inc. | Semiconductor package and manufacturing method thereof |
US10181449B1 (en) * | 2017-09-28 | 2019-01-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure |
US10090232B1 (en) * | 2017-11-13 | 2018-10-02 | Macronix International Co., Ltd. | Bumpless fan-out chip stacking structure and method for fabricating the same |
US10665522B2 (en) * | 2017-12-22 | 2020-05-26 | Intel IP Corporation | Package including an integrated routing layer and a molded routing layer |
US10608642B2 (en) | 2018-02-01 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells |
US10623000B2 (en) | 2018-02-14 | 2020-04-14 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips |
IT201800002903A1 (it) * | 2018-02-21 | 2019-08-21 | St Microelectronics Srl | Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente |
DE102018123492A1 (de) * | 2018-03-26 | 2019-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterbauelement und herstellungsverfahren |
US11152363B2 (en) | 2018-03-28 | 2021-10-19 | Qorvo Us, Inc. | Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process |
US10699980B2 (en) | 2018-03-28 | 2020-06-30 | Intel IP Corporation | Fan out package with integrated peripheral devices and methods |
WO2019195428A1 (en) | 2018-04-04 | 2019-10-10 | Qorvo Us, Inc. | Gallium-nitride-based module with enhanced electrical performance and process for making the same |
US12046505B2 (en) | 2018-04-20 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation |
US10515898B2 (en) * | 2018-05-14 | 2019-12-24 | Tdk Corporation | Circuit board incorporating semiconductor IC and manufacturing method thereof |
US10608638B2 (en) | 2018-05-24 | 2020-03-31 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips |
US10700008B2 (en) * | 2018-05-30 | 2020-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having redistribution layer structures |
US10804246B2 (en) | 2018-06-11 | 2020-10-13 | Qorvo Us, Inc. | Microelectronics package with vertically stacked dies |
US20200006193A1 (en) | 2018-07-02 | 2020-01-02 | Qorvo Us, Inc. | Rf devices with enhanced performance and methods of forming the same |
CN109103173B (zh) * | 2018-08-10 | 2024-04-16 | 浙江熔城半导体有限公司 | 滤波器芯片内嵌且引脚上置的封装结构及其制作方法 |
CN108831875B (zh) * | 2018-08-10 | 2024-03-05 | 浙江熔城半导体有限公司 | 滤波器芯片内嵌且电极外设的封装结构及其制作方法 |
CN108831876B (zh) * | 2018-08-10 | 2024-03-08 | 浙江熔城半导体有限公司 | 滤波器芯片内嵌且具有孔洞的封装结构及其制作方法 |
US11309334B2 (en) | 2018-09-11 | 2022-04-19 | iCometrue Company Ltd. | Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells |
KR102536269B1 (ko) * | 2018-09-14 | 2023-05-25 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
US10937762B2 (en) | 2018-10-04 | 2021-03-02 | iCometrue Company Ltd. | Logic drive based on multichip package using interconnection bridge |
US11069590B2 (en) * | 2018-10-10 | 2021-07-20 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
US10964554B2 (en) | 2018-10-10 | 2021-03-30 | Qorvo Us, Inc. | Wafer-level fan-out package with enhanced performance |
KR20200044497A (ko) * | 2018-10-19 | 2020-04-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
US11211334B2 (en) | 2018-11-18 | 2021-12-28 | iCometrue Company Ltd. | Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip |
US11646242B2 (en) | 2018-11-29 | 2023-05-09 | Qorvo Us, Inc. | Thermally enhanced semiconductor package with at least one heat extractor and process for making the same |
US11476200B2 (en) * | 2018-12-20 | 2022-10-18 | Nanya Technology Corporation | Semiconductor package structure having stacked die structure |
US12046483B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12125825B2 (en) | 2019-01-23 | 2024-10-22 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12046570B2 (en) | 2019-01-23 | 2024-07-23 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US12057374B2 (en) | 2019-01-23 | 2024-08-06 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
EP3915134A1 (de) | 2019-01-23 | 2021-12-01 | Qorvo US, Inc. | Hf-halbleiterbauelement und herstellungsverfahren dafür |
US11387157B2 (en) | 2019-01-23 | 2022-07-12 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
CN109994438B (zh) * | 2019-03-29 | 2021-04-02 | 上海中航光电子有限公司 | 芯片封装结构及其封装方法 |
US10867966B2 (en) * | 2019-04-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure, package-on-package structure and method of fabricating the same |
US10985154B2 (en) | 2019-07-02 | 2021-04-20 | iCometrue Company Ltd. | Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits |
US11227838B2 (en) | 2019-07-02 | 2022-01-18 | iCometrue Company Ltd. | Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits |
US11887930B2 (en) | 2019-08-05 | 2024-01-30 | iCometrue Company Ltd. | Vertical interconnect elevator based on through silicon vias |
US11637056B2 (en) | 2019-09-20 | 2023-04-25 | iCometrue Company Ltd. | 3D chip package based on through-silicon-via interconnection elevator |
US12074086B2 (en) | 2019-11-01 | 2024-08-27 | Qorvo Us, Inc. | RF devices with nanotube particles for enhanced performance and methods of forming the same |
TWI720687B (zh) * | 2019-11-13 | 2021-03-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製作方法 |
US11646289B2 (en) | 2019-12-02 | 2023-05-09 | Qorvo Us, Inc. | RF devices with enhanced performance and methods of forming the same |
US11923238B2 (en) | 2019-12-12 | 2024-03-05 | Qorvo Us, Inc. | Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive |
US11862594B2 (en) * | 2019-12-18 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure with solder resist underlayer for warpage control and method of manufacturing the same |
US12129168B2 (en) | 2019-12-23 | 2024-10-29 | Qorvo Us, Inc. | Microelectronics package with vertically stacked MEMS device and controller device |
US11600526B2 (en) | 2020-01-22 | 2023-03-07 | iCometrue Company Ltd. | Chip package based on through-silicon-via connector and silicon interconnection bridge |
US11735554B2 (en) * | 2020-08-14 | 2023-08-22 | Sj Semiconductor (Jiangyin) Corporation | Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure |
KR20220067212A (ko) | 2020-11-17 | 2022-05-24 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
WO2022186857A1 (en) | 2021-03-05 | 2022-09-09 | Qorvo Us, Inc. | Selective etching process for si-ge and doped epitaxial silicon |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10164800B4 (de) | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
DE102004049356B4 (de) | 2004-10-08 | 2006-06-29 | Infineon Technologies Ag | Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben |
TWI263313B (en) | 2005-08-15 | 2006-10-01 | Phoenix Prec Technology Corp | Stack structure of semiconductor component embedded in supporting board |
US20080157316A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
US20080157358A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Wafer level package with die receiving through-hole and method of the same |
US20080174008A1 (en) * | 2007-01-18 | 2008-07-24 | Wen-Kun Yang | Structure of Memory Card and the Method of the Same |
US20080217761A1 (en) * | 2007-03-08 | 2008-09-11 | Advanced Chip Engineering Technology Inc. | Structure of semiconductor device package and method of the same |
KR20090010963A (ko) * | 2007-06-19 | 2009-01-30 | 가부시키가이샤 무라타 세이사쿠쇼 | 부품 내장 기판의 제조 방법 및 부품 내장 기판 |
SG148901A1 (en) * | 2007-07-09 | 2009-01-29 | Micron Technology Inc | Packaged semiconductor assemblies and methods for manufacturing such assemblies |
US7858440B2 (en) | 2007-09-21 | 2010-12-28 | Infineon Technologies Ag | Stacked semiconductor chips |
US8772087B2 (en) * | 2009-10-22 | 2014-07-08 | Infineon Technologies Ag | Method and apparatus for semiconductor device fabrication using a reconstituted wafer |
US8076184B1 (en) * | 2010-08-16 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die |
-
2012
- 2012-07-13 US US13/548,705 patent/US8878360B2/en active Active
-
2013
- 2013-06-03 TW TW102119606A patent/TWI556400B/zh active
- 2013-07-09 DE DE102013107244.5A patent/DE102013107244B4/de active Active
- 2013-07-12 CN CN201310293408.8A patent/CN103545288A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016103328A1 (de) * | 2016-02-25 | 2017-08-31 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement |
US11239170B2 (en) | 2016-06-14 | 2022-02-01 | Snaptrack, Inc. | Stacked modules |
DE102016110862B4 (de) | 2016-06-14 | 2022-06-30 | Snaptrack, Inc. | Modul und Verfahren zur Herstellung einer Vielzahl von Modulen |
US11488881B2 (en) | 2018-03-26 | 2022-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
TW201405765A (zh) | 2014-02-01 |
TWI556400B (zh) | 2016-11-01 |
DE102013107244B4 (de) | 2022-03-17 |
US20140015131A1 (en) | 2014-01-16 |
US8878360B2 (en) | 2014-11-04 |
CN103545288A (zh) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013107244B4 (de) | Gestapelter Fan-Out-Halbleiterchip | |
DE102018108051B4 (de) | Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung | |
DE102020101431B4 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102019130567B4 (de) | Package mit brücken-die zum verbinden und verfahren zu dessen herstellung | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102015105952B4 (de) | Halbleitereinrichtung und Verfahren | |
DE102016015805B3 (de) | Multi-stack-package-on-package-strukturen | |
DE102019118492B4 (de) | Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben | |
DE102016101685B4 (de) | Verfahren zur herstellung eines integrierten fan-out-packages | |
DE102014019634B4 (de) | Gehäuse eines integrierten Schaltkreises und Verfahren zum Bilden desselben | |
DE102012103784B4 (de) | Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls | |
DE102018100045A1 (de) | Zwischenverbindungs-chips | |
DE102015105855A1 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102014114633A1 (de) | Gehäusestrukturen und Verfahren zu ihrer Ausbildung | |
DE102019121201A1 (de) | Integrierte fan-out-packages und verfahren zum bilden derselben | |
DE102019109592B4 (de) | Die-stapel und deren ausbildungsverfahren | |
DE102014108992A1 (de) | Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen | |
DE102010000269A1 (de) | Halbleiter-Bauelement | |
DE102016100523B4 (de) | Multi-Stack-Package-on-Package-Strukturen | |
DE112011105992T5 (de) | 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene | |
DE102018130035A1 (de) | Integrierter schaltkreis-package und verfahren | |
DE102018127314A1 (de) | Integriertes Schaltkreis-Package und Verfahren | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102019129870A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102019114984B4 (de) | Package für integrierte schaltungen und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023500000 Ipc: H01L0025065000 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R016 | Response to examination communication | ||
R130 | Divisional application to |
Ref document number: 102013022659 Country of ref document: DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |