Nothing Special   »   [go: up one dir, main page]

DE102019129870A1 - Halbleitervorrichtung und herstellungsverfahren - Google Patents

Halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102019129870A1
DE102019129870A1 DE102019129870.9A DE102019129870A DE102019129870A1 DE 102019129870 A1 DE102019129870 A1 DE 102019129870A1 DE 102019129870 A DE102019129870 A DE 102019129870A DE 102019129870 A1 DE102019129870 A1 DE 102019129870A1
Authority
DE
Germany
Prior art keywords
metal core
semiconductor device
solder balls
redistribution structure
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019129870.9A
Other languages
English (en)
Inventor
Jiun Yi Wu
Chen-Hua Yu
Chung-Shi Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019129870A1 publication Critical patent/DE102019129870A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Packages (AREA)

Abstract

Ein Verfahren umfasst Platzieren von Metallkern-Lötkugeln auf leitfähigen Pads einer ersten Halbleitervorrichtung, wobei die Metallkern-Lötkugeln einen Metallkern aufweisen, der von einem Lötmaterial umgeben ist, und eine Vorrichtungsstruktur bilden, wobei das Bilden der Vorrichtungsstruktur Platzieren der ersten Halbleitervorrichtung auf einem Trägersubstrat umfasst; Verkapseln der ersten Halbleitervorrichtung mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial die Metallkern-Lötkugeln abdeckt; Durchführen eines Planarisierungsprozesses, wobei der Planarisierungsprozess die Metallkern-Lötkugeln freilegt; und Bilden einer Umverteilungsstruktur über dem Verkapselungsmaterial und der ersten Halbleitervorrichtung, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln elektrisch verbunden ist.

Description

  • TECHNISCHER HINTERGRUND
  • Die Halbleiterindustrie verbessert die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) immer weiter durch kontinuierliche Reduzierung der minimalen Strukturgröße, wodurch mehr Komponenten, und damit mehr Funktionen, in einem bestimmten Bereich integriert werden können. Integrierte Schaltungen mit hoher Funktionalität erfordern viele Ein-/Ausgangspads. Dennoch können klein Packages für Anwendungen gewünscht sein, bei denen Miniaturisierung wichtig ist.
  • InFO- (Integrated Fan Out) Aufbau- und Verbindungstechnologie wird immer beliebter, insbesondere in Kombination mit WLP-Technologie (Wafer Level Packaging). Dabei werden integrierte Schaltungen in Packages gepackt, die typischerweise eine Redistributionsschicht (RDL) oder eine Nachpassivierungsverbindung enthalten, die für Fan-out-Verdrahtung für Kontaktinseln des Package verwendet werden, so dass elektrische Kontakte mit einem größeren Abstand hergestellt werden können als Kontaktinseln der integrierten Schaltung. Solche resultierenden Package-Strukturen stellen eine hohe funktionale Dichte zu relativ niedrigen Kosten und Hochleistungspackages bereit.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der nachfolgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgerecht dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 veranschaulicht eine Querschnittsansicht einer elektronischen Vorrichtung gemäß manchen Ausführungsformen.
    • 2 veranschaulicht eine Querschnittsansicht von auf der elektronischen Vorrichtungen platzierten Metallkern-Lötkugeln, gemäß manchen Ausführungsformen.
    • 3 bis 8 veranschaulichen Querschnittsansichten der Zwischenschritte einer Package-Struktur, gemäß manchen Ausführungsformen.
    • 9A veranschaulicht eine Querschnittsansicht einer Package-Struktur, gemäß manchen Ausführungsformen.
    • 9B veranschaulicht eine Querschnittsansicht einer Verbindungsstruktur, gemäß manchen Ausführungsformen.
    • 10 bis 12 veranschaulichen Querschnittsansichten der Zwischenschritte des Bildens eines Package, gemäß manchen Ausführungsformen.
    • 13A und 13B veranschaulichen Zwischenschritte beim Bilden einer Package-Struktur auf unterschiedlichen Arten von Trägersubstraten, gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele für die Implementierung unterschiedlicher Merkmale der Erfindung bereit. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der Beschreibung, die folgt, kann zum Beispiel Ausführungsformen umfassen, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den FIG. veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den FIG. gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • In dieser Offenbarung sind diverse Aspekte eines Vorrichtungspackage und deren Bildung beschrieben. Das Vorrichtungspackage kann beispielsweise ein „System-in-Package“ sein. In manchen Ausführungsformen kann eine Vorrichtung innerhalb des Packages mittels Metallkern-Lötkugeln elektrisch mit einer Umverteilungsstruktur verbunden sein. Die Metallkern-Lötkugeln können gekapselt und dann planarisiert sein, um die Metallkerne freizulegen, bevor die Umverteilungsstruktur gebildet wird. Durch Bilden der elektrischen Verbindungen unter Verwendung von Metallkern-Lötkugeln können die elektrische Leistung, Ausbeute und Zuverlässigkeit des Vorrichtungspackage verbessert und die Gesamtherstellungskosten des Vorrichtungspackage kann reduziert werden. Eine Verbindungsstruktur kann auf einem Kernsubstrat gebildet und dann an der Umverteilungsstruktur befestigt werden. Die Verbindungsstruktur kann dem Vorrichtungspackage Steifigkeit verleihen und die Änderung von Verwerfungen oder Aufspaltung reduzieren.
  • 1 und 2 veranschaulichen Querschnittsansichten einer elektronischen Vorrichtung 100 mit Metallkern-Lötkugeln 110 gemäß manchen Ausführungsformen. 3 bis 8 veranschaulichen Querschnittsansichten der Zwischenschritte einer Package-Struktur 200 (siehe 8), gemäß manchen Ausführungsformen. 9A-9B bis 12 veranschaulichen Querschnittsansichten von Zwischenschritten eines Package 400 (siehe 12), gemäß manchen Ausführungsformen.
  • 1 zeigt eine elektronische Vorrichtung 100 gemäß manchen Ausführungsformen. Die elektronische Vorrichtung 100 kann beispielsweise ein Die (z.B. eine integrierte Schaltung Die, leistungsintegrierte-Schaltung-Die, Logik-Die oder dergleichen) sein, ein Chip, eine Halbleitervorrichtung, eine Speichervorrichtung (z.B. ein Speicherstapel, DRAM, Flash-Speicher, High-Bandwith Speicher (HBM) oder dergleichen), eine passive Vorrichtung (z.B. eine integrierte passive Vorrichtung (IPD), ein mehrschichtiger Keramikkondensator (MLCC), ein Spannungsregler oder dergleichen), eine andere Art elektronischer Vorrichtung, ein System-on-a-Chip (SoC), eine Komponente auf einem Wafe (CoW), ein Package, die einen oder mehrere Dies oder Vorrichtungen umfasst, dergleichen, oder eine Kombination davon sein. Die elektronische Vorrichtung 100 kann eine oder mehrere aktive Vorrichtungen umfassen, wie etwa Transistoren, Dioden oder dergleichen und/oder eine oder mehrere passive Vorrichtungen, wie etwa Kondensatoren, Widerstände, Induktoren oder dergleichen. In manchen Ausführungsformen kann die elektronische Vorrichtung 100 eine Oberflächenmontagevorrichtung (Surface-mount Device; SMD) oder dergleichen sein. In manchen Ausführungsformen weist die elektronische Vorrichtung 100 eine Dicke zwischen etwa 100 µm und etwa 1200 µm und eine Fläche zwischen etwa 4 mm2 und etwa 900 mm2 auf. Die in 1 gezeigte elektronische Vorrichtung 100 ist als ein veranschaulichendes Beispiel gedacht und es können auch andere Typen, Kombinationen oder Konfigurationen elektronischer Vorrichtungen verwendet werden.
  • In manchen Ausführungsformen enthält die elektronische Vorrichtung 100 leitfähige Verbinder 106, die verwendet werden, um eine elektrische Verbindung zwischen der elektronischen Vorrichtung 100 und anderen Vorrichtungen oder Komponenten herzustellen. Die leitfähigen Verbinder 106 können in manchen Ausführungsformen Teil einer Verbindungsstruktur oder einer Umverteilungsstruktur der elektronischen Vorrichtung 100 sein. In manchen Ausführungsformen enthalten die leitfähigen Verbinder 106 Unter-Höcker-Metallisierungen (Under Bump Metallizations; UBM), die in 1 nicht separat angegeben sind. In einer Ausführungsform können die UBMs der leitfähigen Verbinder 106 drei Schichten leitfähigen Materials umfassen, wie etwa eine Titanschicht, eine Kupferschicht und eine Nickelschicht. Der Fachmann wird jedoch erkennen, dass es viele geeignete Material- und Schichtanordnungen gibt, wie etwa eine Anordnung von Chrom/Chrom-KupferLegierung/Kupfer/Gold, eine Anordnung von Titan-Wolfram/Kupfer/Nickel oder eine Anordnung von Titan/Kupfer/Nickel/Gold, die für die Bildung der UBMs geeignet sind. Jedwede geeigneten Materialien oder Kombinationen unterschiedlicher Materialschichten, die für die UBMs der leitfähigen Verbinder 106 verwendet werden können, sind als in dem Umfang der aktuellen Anmeldung enthalten beabsichtigt.
  • In manchen Ausführungsformen kann eine Passivierungsschicht 104 über den leitfähigen Verbindern 106 gebildet werden. Die Passivierungsschicht 104 kann strukturiert sein, um Abschnitte der leitfähigen Verbinder 106 freizulegen. In einer Ausführungsform kann die Passivierungsschicht 104 ein Material, wie etwa ein Oxid (z.B. Siliziumoxid oder dergleichen), ein Nitrid (z.B. Siliziumnitrid oder dergleichen), Polybenzoxazol (PBO), ein Polyimid, ein Polyimidderivat, dergleichen oder ein anderes geeignetes Material oder eine Kombination von Materialien sein. In manchen Ausführungsformen kann sich die Passivierungsschicht 104 über Abschnitte der leitfähigen Verbinder 106 erstrecken. Die UBMs (sofern vorhanden) können vor oder nach Bildung der Passivierungsschicht 104 gebildet werden.
  • Unter Bezugnahme auf 2, werden gemäß manchen Ausführungsformen Metallkern-Lötkugeln 110 auf den leitfähigen Verbindern 106 platziert. Die Metallkern-Lötkugeln 110 enthalten einen Metallkern 112, der in einer Lötschicht 114 beschichtet werden kann. Der Metallkern 112 kann ein Metall oder eine Metalllegierung sein, wie etwa Kupfer, eine Kupferlegierung oder dergleichen. In manchen Ausführungsformen kann der Metallkern 112 annähernd kugelförmig sein und kann einen Durchmesser aufweisen, der zwischen etwa 14 µm und etwa 600 µm liegt, obwohl der Metallkern 112 in anderen Ausführungsformen andere Abmessungen aufweisen kann. In anderen Ausführungsformen kann der Metallkern 112 eine andere Form als eine Kugelform aufweisen, wie etwa eine zylindrische Form, eine unregelmäßige Form oder eine andere Form. Die Lötschicht 114 kann teilweise oder vollständig den Metallkern 112 vor Platzierung einer Metallkern-Lötkugel 110 abdecken. Die Lötschicht 114 kann ein Lötmaterial sein, wie etwa SnAg, SnCu, SnBi, SnAgCu oder dergleichen. Die Lötschicht 114 kann eine Dicke aufweisen, die in manchen Ausführungsformen zwischen etwa 1 µm und etwa 200 µm liegen kann, obwohl die Lötschicht 114 eine andere als die gegebene Dicke aufweisen kann oder unterschiedliche Abschnitte der Lötschicht 114 können unterschiedliche Dicken aufweisen. In manchen Ausführungsformen kann die Metallkern-Lötkugel 110 annähernd kugelförmig sein und kann einen Durchmesser aufweisen, der zwischen etwa 15 µm und etwa 610 µm liegt, obwohl eine Metallkern-Lötkugel 110 in anderen Ausführungsformen andere Abmessungen aufweisen kann. In anderen Ausführungsformen können Metallkern-Lötkugeln 110 eine andere Form als eine Kugelform aufweisen, wie etwa eine zylindrische Form, eine unregelmäßige Form oder eine andere Form.
  • In manchen Fällen kann das Vorhandensein des Metallkerns 112 in einer Metallkern-Lötkugel 110 eine verbesserte Leitfähigkeit und Verbindungszuverlässigkeit zwischen einer Vorrichtung, wie etwa einer elektronischen Vorrichtung 100, und einer anderen Komponente (z.B. die in 6 gezeigte Umverteilungsstruktur) erlauben. In manchen Fällen können elektrische Signale während Hochgeschwindigkeitsbetrieb (z.B. mehr als etwa 2 Gbit/Sekunde) in Nähe der Oberflächen der leitfähigen Komponenten geleitet werden. Metallkerne 112 können eine geringere Oberflächenrauheit aufweisen als Lot und somit kann die Verwendung von Metallkern-Lötkugeln 110 den Widerstand verringern, zu dem es bei Hochgeschwindigkeitssignalen kommt, und auch Signalverlust (z.B. Einfügungsverlust) im Hochgeschwindigkeitsbetrieb reduzieren. Dies kann die Leistung von Hochgeschwindigkeitsschaltungen, wie beispielsweise Seriellumsetzer/Deseriellumsetzer („SerDes“) Schaltungen oder andere Schaltungen, die mit höheren Geschwindigkeiten betrieben werden, verbessern. In manchen Fällen können die Metallkerne 112 eine Rauheit RA von weniger als etwa 0,1 µm aufweisen. In manchen Fällen können Metallkerne 112 thermischen Einflüssen gegenüber robuster sein als Lot und somit eine höhere Zuverlässigkeit aufweisen als andere Arten von Verbindungen.
  • In manchen Ausführungsformen werden die Metallkern-Lötkugeln 110 auf den leitfähigen Verbindern 106 unter Verwendung einer Schablonentechnik platziert. Eine Schablone mit Öffnungen, die den Positionen der leitfähigen Verbinder 106 entsprechen, können beispielsweise auf die leitfähigen Verbinder 106 ausgerichtet werden, und die Metallkern-Lötkugeln 110 können innerhalb der Schablonenöffnungen derart platziert oder anderweitig abgelagert werden, dass eine Metallkern-Lötkugel 110 einen entsprechenden leitfähigen Verbinder 106 kontaktiert. In manchen Ausführungsformen kann ein Flussmaterial auf die leitfähigen Verbinder vor Platzierung der Metallkern-Lötkugeln 110 aufgetragen werden. Ein Aufschmelzverfahren kann durchgeführt werden, um das Material der Lötschicht 114 der Metallkern-Lötkugeln 110 aufzuschmelzen und die Metallkern-Lötkugeln 110 mit den leitfähigen Verbindern 106 zu verbinden. Nach Durchführung des Aufschmelzverfahrens kann der Metallkern 112 jeder Metallkern-Lötkugel 110 physisch einen leitfähigen Verbinder 106 kontaktieren oder kann von einem leitfähigen Verbinder 106 um einen Abschnitt der Lötschicht 114 (und/oder Flussmaterial, sofern vorhanden) getrennt sein. Dieser Abschnitt der Lötschicht 114 kann dünner sein als die ursprüngliche Dicke der Lötschicht 114 vor Durchführung des Aufschmelzverfahrens. In anderen Ausführungsformen können Kugelplatzierungstechniken oder andere geeignete Techniken zum Platzieren der Metallkern-Lötkugeln 110 verwendet werden. In manchen Ausführungsformen kann der Abstand der Metallkern-Lötkugeln 110 auf einer elektronischen Vorrichtung 100 zwischen etwa 30 µm und etwa 1000 µm liegen.
  • 3 bis 8 veranschaulichen Querschnittsansichten der Zwischenschritte des Bildens eines Packages 200 (siehe 8) unter Verwendung von Metallkern-Lötkugeln 110, gemäß manchen Ausführungsformen. Nun unter Bezugnahme auf 3, wird ein Trägersubstrat 202 gezeigt, auf dem eine oder mehrere Vorrichtungen, wie etwa elektronische Vorrichtungen 100 und/oder Halbleitervorrichtungen 210 (nachfolgend beschrieben), platziert wurden, gemäß manchen Ausführungsformen. 3 zeigt eine einzelne Halbleitervorrichtung 210 und zwei elektronische Vorrichtungen 100, aber in anderen Ausführungsformen kann eine andere Anzahl von Halbleitervorrichtungen 210 und/oder eine andere Anzahl elektronischer Vorrichtungen 100 auf dem Trägersubstrat 202 platziert werden. Die elektronischen Vorrichtungen 100 können ähnliche Arten elektronischer Vorrichtungen oder unterschiedliche Arten elektronischer Vorrichtungen sein. Die elektronischen Vorrichtungen 100 und Halbleitervorrichtung 210 können in jeder geeigneten Anordnung oder Konfiguration platziert werden.
  • Das Trägersubstrat 202 kann beispielsweise Materialien auf Siliziumbasis enthalten, wie etwa ein Siliziumsubstrat (z.B. einen Siliziumwafer), ein Glasmaterial, Siliziumoxid oder andere Materialien, wie etwa Aluminiumoxid, dergleichen oder eine Kombination. In manchen Ausführungsformen kann das Trägersubstrat 202 eine Plattenstruktur sein, die beispielsweise ein tragendes Substrat sein kann, das aus einem geeigneten dielektrischen Material gebildet wurde, wie etwa einem Glasmaterial, einem Kunststoffmaterial oder einem organischen Material gebildet ist. Die Plattenstruktur kann beispielsweise eine rechteckige Platte sein. Das Trägersubstrat 202 kann planar sein, um eine Befestigung der Vorrichtungen, wie etwa die elektronischen Vorrichtungen 100 oder Halbleitervorrichtungen 210, aufzunehmen.
  • Als veranschaulichende Beispiele zeigen 13A und 13B Package-Strukturen 200 (siehe 9A), die unter Verwendung unterschiedlicher Arten von Trägersubstraten 202 gebildet wurden, gemäß manchen Ausführungsformen. 13A zeigt eine Ausführungsform, bei der das Trägersubstrat 202 ein Siliziumwafer ist, und 13B zeig eine Ausführungsform, bei der das Trägersubstrat 202 eine Plattenstruktur ist. 13A-13B zeigen mehrere Package-Strukturen 200, die auf den Trägersubstraten 202 gebildet sind. Auf diese Weise können unterschiedliche Arten von Trägersubstraten 202 verwendet werden, um mehrere Package-Strukturen 200 zu bilden. Die unterschiedlichen Arten von Trägersubstraten 202 können auch verwendet werden, um mehrere Packages 400 zu bilden (siehe 12). Die Package-Strukturen 200 oder Packages 400, die auf dem Trägersubstrat 202 gebildet sind, können anschließend zu individuellen Package-Strukturen 200 oder individuellen Packages 400 vereinzelt werden.
  • Wieder unter Bezugnahme auf 3 kann in manchen Ausführungsformen eine Trennschicht 204 auf der Oberseite des Trägersubstrats 202 gebildet werden, um anschließendes Lösen des Trägersubstrats 202 zu ermöglichen. In manchen Ausführungsformen kann die Trennschicht 204 aus einem Material auf Polymerbasis gebildet sein, die sich zusammen mit dem Trägersubstrat 202 von den darüber liegenden Strukturen, die in nachfolgenden Schritten gebildet werden, entfernen lässt. In manchen Ausführungsformen ist die Trennschicht 204 ein thermisches Trennmaterial auf Epoxidbasis, das seine Hafteigenschaft beim Erwärmen verliert, wie etwa eine Light-to-Heat-Conversion (LTHC) Trennbeschichtung. In anderen Ausführungsformen kann die Trennschicht 204 ein ultravioletter (UV) Klebstoff sein, der seine Hafteigenschaft verliert, wenn er LTV-Licht ausgesetzt wird. Die Trennschicht 204 kann als eine Flüssigkeit verteilt und ausgehärtet werden, sie kann ein Laminatfilm sein, der auf das Trägersubstrat 202 laminiert wird, oder dergleichen. Die Oberseite der Trennschicht 204 kann nivelliert sein und kann einen höheren Grand an Koplanarität aufweisen. In manchen Ausführungsformen kann eine Die-Befestigungsfolie (Die Attachment Film; DAF) (nicht gezeigt) anstatt oder zusätzlich zu der Trennschicht 204 verwendet werden.
  • Die Halbleitervorrichtung 210 kann eine oder mehrere Vorrichtungen enthalten, die Vorrichtungen enthalten können, die für einen vorgesehenen Zweck entworfen wurden, wie etwa als ein Speicher-Die (z.B. in einem DRAM-Die, einem gestapelten Speicher-Die, einem Die für Speicher mit hoher Bandbreite (HBM) usw.), einen Logik-Die, einen Die für eine zentrale Verarbeitungseinheit (CPU), ein System-on-a-Chip (SoC), eine integrierte Fan-out-Struktur (InFo), ein Package, dergleichen oder eine Kombination davon. In einer Ausführungsform enthält die Halbleitervorrichtung 210 integrierte Schaltungsvorrichtungen, wie etwa Transistoren, Kondensatoren, Induktoren, Widerstände, Metallisierungsschichten, externe Verbinder und dergleichen darin, wie für eine bestimmte Funktionalität gewünscht. In manchen Ausführungsformen kann die Halbleitervorrichtung 210 mehr als eine der gleichen Art von Vorrichtung oder unterschiedliche Vorrichtungen enthalten. In manchen Ausführungsformen kann die Halbleitervorrichtung 210 einer elektronischen Vorrichtung 100, wie vorstehend für 1 beschrieben, ähnlich sein.
  • In einer Ausführungsform umfasst die Halbleitervorrichtung 210 Kontakte 212. In manchen Ausführungsformen können die Kontakte 212 leitfähige Säulen sein, wie etwa Kupfersäulen oder Kupferpfosten. In anderen Ausführungsformen können die Kontakte 212 Löthöcker, Kupferhöcker oder andere geeignete Kontaktstrukturen sein, die verwendet werden können, um eine elektrische Verbindung mit der Halbleitervorrichtung 201 bereitzustellen. Alle diese Kontakte sind vollständig dazu bestimmt, in den Umfang der Ausführungsformen mit einbezogen zu werden. In anderen Ausführungsformen können die Kontakte 212 unter Verwendung von Metallkern-Lötkugeln gebildet werden, die den zuvor beschriebenen Metallkern-Lötkugeln 110 ähnlich sind. In manchen Ausführungsformen kann der Abstand der Kontakte 212 auf einer Halbleitervorrichtung zwischen etwa 30 µm und etwa 300 µm liegen.
  • Nun unter Bezugnahme auf 4, sind die Elektronikvorrichtungen 100 und Halbleitervorrichtung 210 gemäß manchen Ausführungsformen unter Verwendung eines Verkapselungsmaterials 214 verkapselt. Die Verkapselung kann in einer Formvorrichtung durchgeführt werden oder das Verkapselungsmaterial 214 kann unter Verwendung einer anderen Technik abgelagert werden. Das Verkapselungsmaterial 214 kann beispielsweise eine Formmasse, wie etwa ein Harz, Polyimid, PPS, PEEK, PES, ein anderes Material, dergleichen oder eine Kombination davon sein. Das Verkapselungsmaterial 214 kann die Metallkern-Lötkugeln 110 und Kontakte 212 umgeben und/oder bedecken, wie in 4 gezeigt.
  • In 5A-B wird an dem Verkapselungsmaterial 214 gemäß manchen Ausführungsformen ein Planarisierungsprozess durchgeführt, um die Metallkern-Lötkugeln 110 und Kontakte 212 freizulegen. Der Planarisierungsprozess kann beispielsweise unter Verwendung eines mechanischen Schleifprozesses oder chemisch-mechanischen Polierprozesses (CMP) oder dergleichen durchgeführt werden. Der Planarisierungsprozess entfernt überschüssige Abschnitte des Verkapselungsmaterials 214 und legt die Metallkern-Lötkugeln 110 und Kontakte 212 frei. In manchen Fällen können obere Abschnitte der Metallkern-Lötkugeln 110 und/oder Kontakte 212 durch den Planarisierungsprozess entfernt werden. Unter Bezugnahme auf 5B wird beispielsweise eine vergrößerte Ansicht einer elektronischen Vorrichtung 100 gezeigt, nachdem der Planarisierungsprozess gemäß manchen Ausführungsformen durchgeführt wurde. Wie in 5B gezeigt, hat der Planarisierungsprozess einen Abschnitt der Lötschicht 114 über den Metallkernen 112 der Metallkern-Lötkugeln 110 entfernt und auch einen oberen Abschnitt der Metallkerne 112 der Metallkern-Lötkugeln 110 entfernt. Nach dem Planarisierungsprozess können die Metallkern-Lötkugeln 110 freiliegende Flächen aufweisen, die ungefähr flach sind. Manche oder alle der Metallkern-Lötkugeln 110 der elektronischen Vorrichtung 100 können ebene Flächen aufweisen und manche oder alle der Metallkern-Lötkugeln 110 können Flächen aufweisen, die mit einer Fläche des Verkapselungsmaterials 214 und/oder den freiliegenden Flächen der Kontakte 212 eben sind (wie in 5A gezeigt). In manchen Fällen können die freiliegenden Flächen der Metallkerne 112 nach dem Planarisierungsprozess eine Breite W1 aufweisen, die zwischen etwa 10 µm und etwa 300 µm liegt. In manchen Fällen können die freiliegenden Flächen der Metallkerne 112 ungefähr kreisförmig sein und die Breite W1 entspricht einem Durchmesser. Wie in 5B gezeigt, erlauben die Metallkerne 112 der Metallkern-Lötkugeln 110, dass Verkapselungs- und Planarisierungsprozesse eingesetzt werden, um relativ einheitliche und planare leitfähige Flächen für elektrische Verbindungen zu bilden, die später an den elektronischen Vorrichtungen 100 gebildet werden, wie etwa die in 6 gezeigte Umverteilungsstruktur 220. Auf diese Weise kann das Bilden leitfähiger Flächen auf diese Weise unter Verwendung von Metallkern-Lötkugeln 110 die Zuverlässigkeit verbessern, den Widerstand verringern und die Ausbeute der elektrischen Verbindungen mit den elektronischen Vorrichtungen 100 verbessern.
  • Unter Bezugnahme auf 6 wird gemäß manchen Ausführungsformen eine Umverteilungsstruktur 220 über den elektronischen Vorrichtungen 100, der Halbleitervorrichtung 210 und dem Verkapselungsmaterial 214 gebildet. Die Umverteilungsstruktur 220 stellt elektrische Verbindungen mit den Metallkern-Lötkugeln 110 der elektronischen Vorrichtungen 100 und den Kontakten 212 der Halbleitervorrichtung 210 her. Die gezeigte Umverteilungsstruktur 220 enthält Isolationsschichten 222A-F (zur besseren Übersichtlichkeit sind nicht alle der Isolationsschichten 222A-F gekennzeichnet) und enthält Umverteilungsschichten 224A-G (zur besseren Übersichtlichkeit sind nicht alle der Umverteilungsschichten 224AG gekennzeichnet). In anderen Ausführungsformen können unterschiedliche Anzahlen von Isolationsschichten oder Umverteilungsschichten in der Umverteilungsstruktur 220 gebildet werden als in 6 gezeigt. In manchen Ausführungsformen kann die Umverteilungsstruktur 220 beispielsweise zwischen etwa 1 und etwa 15 Isolationsschichten oder Umverteilungsschichten enthalten oder eine andere Anzahl von Isolationsschichten oder Umverteilungsschichten. In manchen Ausführungsformen kann die Umverteilungsstruktur 220 beispielsweise eine Fan-out-Struktur sein.
  • Immer noch unter Bezugnahme auf 6, wird eine erste Isolationsschicht 222A über den elektronischen Vorrichtungen 100, der Halbleitervorrichtung 210 und dem Verkapselungsmaterial 214 gebildet. Die Isolationsschicht 222A kann auch aus einem oder mehreren geeigneten dielektrischen Materialien hergestellt sein, wie etwa einem Oxid (z.B. Siliziumoxid), einem Nitrid (z.B. Siliziumnitrid), einem Polymermaterial, einem Polyimidmaterial, einem dielektrischen Material mit niedrigem k-Wert, einem anderen dielektrischen Material, dergleichen oder einer Kombination davon. Die Isolationsschicht 222A kann durch einen Prozess gebildet werden, wie etwa Schleuderbeschichtung, Laminierung, CVD, dergleichen oder einer Kombination davon. Die Isolationsschicht 222A kann eine Dicke von etwa 1 µm und etwa 50 µm aufweisen, wie etwa 5 µm, obwohl jedwede geeignete Dicke verwendet werden kann. Öffnungen in die Isolationsschicht 222A können unter Verwendung einer geeigneten photolithografischen Maske und einem Ätzprozess gebildet werden. Es kann beispielsweise über der Isolationsschicht 222A ein Photoresist gebildet und strukturiert werden und es werden ein oder mehrere Ätzprozesse (z.B. ein Nassätzverfahren oder ein Trockenätzverfahren) genutzt, um Abschnitte der Isolationsschicht 108A zu entfernen. In manchen Ausführungsformen wird die Isolationsschicht 222A aus einem lichtempfindlichen Polymer gebildet, wie etwa PBO, Polyimid, BCB oder dergleichen, worin Öffnungen direkt unter Verwendung einer photolithografischen Maske und eines Ätzprozesses strukturiert werden können. Die Öffnungen in der Isolationsschicht 222A können Metallkern-Lötkugeln 110 der elektronischen Vorrichtungen 100 und Kontakte 212 der Halbleitervorrichtung 210 freilegen.
  • Dann wird über der Isolationsschicht 222A eine erste Umverteilungsschicht 224A gebildet. Die Umverteilungsschicht 224A kann eine strukturierte leitfähige Schicht sein (z.B. ein Metallisierungsmuster), die Leitungsabschnitte (die auch als leitfähige Leitungen bezeichnet werden) darauf enthält und sich entlang der Hauptfläche der Isolationsschicht 222A erstrecken. Die Umverteilungsschicht 224A enthält ferner Via-Abschnitte (die auch als leitfähige Kontaktlöcher bzw. Vias bezeichnet werden), die sich durch die Isolationsschicht 222A erstrecken, um die elektronischen Vorrichtungen 100 und die Halbleitervorrichtung 210 physisch und elektrisch zu koppeln. In einer Ausführungsform kann die Umverteilungsschicht 224A durch anfängliches Bilden einer Zuchtschicht (nicht gezeigt) gebildet werden. In manchen Ausführungsformen ist die Zuchtschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere Unterschichten umfasst, die aus unterschiedlichen Materialien gebildet werden. In manchen Ausführungsformen umfasst die Zuchtschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Zuchtschicht kann unter Verwendung eines geeigneten Formgebungsprozesses gebildet werden, wie etwa PVD, CVD, Sputtern oder dergleichen. Die Zuchtschicht wird über der Isolationsschicht 222A und über den Metallkern-Lötkugeln 110 der elektronischen Vorrichtungen 100 und den Kontakten 212 der Halbleitervorrichtung 210 gebildet, die durch Öffnungen in der Isolationsschicht 222A freigelegt sind. Ein Photoresist (ebenfalls nicht gezeigt) kann dann gebildet werden, um die Zuchtschicht abzudecken, und dann strukturiert werden, um die Abschnitte der Zuchtschicht freizulegen, die sich dort befinden, wo letztlich die Umverteilungsschicht 224A gebildet wird. Nachdem der Photoresist gebildet und strukturiert wurde, kann auf der Zuchtschicht ein leitfähiges Material gebildet werden. Das leitfähige Material kann ein Material, wie etwa Kupfer, Titan, Wolfram, Aluminium, ein anderes Metall, dergleichen, oder eine Kombination davon sein. Das leitfähige Material kann durch einen Ablagerungsprozess gebildet werden, wie etwa Elektroplattieren, stromlose Plattierung oder dergleichen. Obwohl die diskutierten Materialien und Verfahren zum Bilden des leitfähigen Materials zwar geeignet sind, handelt es sich hierbei lediglich um Beispiele. Jedwede anderen geeigneten Materialien oder jedwede anderen geeigneten Prozesse der Bildung, wie etwa CVD oder PVD, können alternativ zum Bilden der Umverteilungsschicht 224A verwendet werden. Nachdem das leitfähige Material gebildet wurde, kann der Photoresist durch einen geeigneten Entfernungsprozess entfernt werden, wie etwa einem Veraschungsprozess oder einem chemischen Auflösungsprozess, wie etwa unter Verwendung von Sauerstoffplasma oder dergleichen, entfernt werden. Darüber hinaus können diese Abschnitte der Zuchtschicht, die von dem Photoresist abgedeckt wurden, nach der Entfernung des Photoresist, beispielsweise durch einen geeigneten Nass- oder Trockenätzprozess entfernt werden, der das leitfähige Material als eine Ätzmaske verwenden kann. Die verbleibenden Abschnitte der Zuchtschicht und des leitfähigen Materials bilden die Umverteilungsschicht 224A. Abschnitte der Umverteilungsschicht 224A, die sich über die Isolationsschicht 222A erstrecken, können in manchen Ausführungsformen eine Dicke von zwischen etwa 1 µm und etwa 25 µm aufweisen, obwohl jedwede geeigneten Dicken verwendet werden können. Auf diese Weise kann die Umverteilungsschicht 224A elektrische Verbindungen mit den elektronischen Vorrichtungen 100 und Halbleitervorrichtung 210 bilden. In manchen Fällen kann die Verwendung von Metallkernen 112, die aus Kupfer oder einer Kupferlegierung in den Metallkern-Lötkugeln 110 gebildet wurden, Leistung und Zuverlässigkeit der elektrischen Verbindung zwischen den elektronischen Vorrichtungen 100 und der Umverteilungsstruktur 220 verbessern, wenn die erste Umverteilungsschicht 224A aus Kupfer oder einer Kupferlegierung hergestellt ist. Eine Kupfer-Kupfer-Bindung, die beispielsweise zwischen den Metallkern-Lötkugeln 110 und der ersten Umverteilungsschicht 224A gebildet sind, können leitfähiger und weniger empfindlich gegenüber thermischen Problemen sein als eine Bindung zwischen Kupfer und einem Lötmaterial zum Beispiel.
  • Es können dann zusätzliche Isolationsschichten 222B-F und Umverteilungsschichten 224B-G über der Umverteilungsschicht 224A und Isolationsschicht 222A gebildet werden, um zusätzliches Routing zusammen mit elektrischer Verbindung innerhalb der Umverteilungsstruktur 220 bereitzustellen. Die Isolationsschichten 222B-G und Umverteilungsschichten 224B-G können in alternierenden Schichten gebildet werden und können unter Verwendung von Prozessen und Materialien gebildet werden, die jenen ähnlich sind, die für Isolationsschicht 222A oder die Umverteilungsschicht 224A verwendet werden. Eine Isolationsschicht (z.B. Isolationsschicht 222B) kann beispielsweise über einer Umverteilungsschicht (z.B. Umverteilungsschicht 224A) gebildet werden und dann werden Öffnungen durch die Isolationsschicht hergestellt, um unter Verwendung einer geeigneten photolithografischen Maske und eines Ätzprozesses Abschnitte der darunterliegenden Umverteilungsschicht freizulegen. Eine Zuchtschicht kann über der Isolationsschicht gebildet werden und leitfähiges Material kann auf Abschnitten der Zuchtschicht gebildet werden, wodurch eine darüberliegende Umverteilungsschicht (z.B. Umverteilungsschicht 224B) gebildet wird. Diese Schritte können zum Bilden der Umverteilungsstruktur 220, die eine geeignete Anzahl und Konfiguration von Isolationsschichten und Umverteilungsschichten aufweist, wiederholt werden. Alternativ können die Isolationsschicht 222B-F oder Umverteilungsschichten 224B-G anders als die Isolationsschicht 222A oder Umverteilungsschicht 224A gebildet werden. In anderen Ausführungsformen kann die Umverteilungsstruktur 220 in einem anderen Prozess als hierin beschrieben gebildet werden.
  • Nun unter Bezugnahme auf 7, werden externe Verbinder 226 auf der Umverteilungsstruktur 220 gebildet. In manchen Ausführungsformen werden zuerst Unterhöckermetallisierungsstrukturen (UBMs, nicht gezeigt) auf Abschnitten der obersten Umverteilungsschicht der Umverteilungsstruktur 220 (z.B. Umverteilungsschicht 224G in 6) gebildet. Die UBMs können beispielsweise drei Schichten leitfähiger Materialien enthalten, wie etwa eine Titanschicht, eine Kupferschicht und eine Nickelschicht. Es können aber auch andere Anordnungen von Materialien und Schichten verwendet werden, wie etwa eine Anordnung von Chrom/Chrom-Kupfer-Legierung/Kupfer/Gold, eine Anordnung von Titan/Titan-Wolfram/Kupfer oder eine Anordnung von Kupfer/Nickel/Gold, die für die Bildung der UBMs geeignet sind. Jedwede geeigneten Materialien oder Schichten von Materialien, die für die UBMs verwendet werden können, sind vollständig als in dem Umfang der aktuellen Anmeldung enthalten beabsichtigt. Die UBMs können durch Bilden jeder Schicht der UBMs über der Umverteilungsstruktur 220 erzeugt werden. Das Bilden jeder Schicht kann unter Verwendung eines Plattierungsprozesses durchgeführt werden, wie etwa Elektroplattieren oder stromloses Plattieren, obwohl alternativ auch andere Bildungsprozesse, wie etwa Sputtering, Verdampfung oder PECVD-Prozess, in Abhängigkeit von den gewünschten Materialien verwendet werden können. Nachdem die gewünschten Schichten gebildet wurden, können dann Abschnitte der Schichten durch einen geeigneten photolithografischen Maskierungs- und Ätzprozess entfernt werden, um das ungewünschte Material zu entfernen und die UBMs in einer gewünschten Form zu lassen, wie etwa in kreisförmiger, oktogonaler, quadratischer oder rechteckiger Form, obwohl jede gewünschte Form alternativ gebildet werden kann. In manchen Ausführungsformen werden die UBMs über der obersten Umverteilungsschicht im Rahmen der Bildung der Umverteilungsstruktur 220 gebildet, was Verwendung der gleichen photolithografischen Schritte umfassen kann, die auch zum Bilden der obersten Umverteilungsschicht eingesetzt wurden. Zum Beispiel können Schichten der UBMs über der obersten Umverteilungsschicht abgelagert werden und dann werden überschüssiges Material der obersten Umverteilungsschicht und die UBMs in dem gleichen Prozess entfernt. In manchen Ausführungsformen können die UBMs Teil der obersten Umverteilungsschicht der Umverteilungsstruktur 220 sein und können sich beispielsweise durch die oberste Isolationsschicht der Umverteilungsstruktur 220 erstrecken (z.B. Isolationsschicht 222F in 6).
  • In 7 werden dann externe Verbinder 226 auf der obersten Umverteilungsschicht der Umverteilungsstruktur 220 gebildet (z.B. auf Umverteilungsschicht 224G oder auf den UBMs, sofern vorhanden). Die externen Verbinder 226 können Kugelgitteranordnung- (Ball Grid Array; BGA) Verbinder, Lötkugeln, Metallsäulen, kontrollierte Kollaps-Chip-Verbindungs (C4) Höcker, Mikrohöcker, stromlose Nickel-Electroless-Palladium-Immersion Gold Technik (ENEPIG) geformte Höcker oder dergleichen sein. Die externen Verbinder 226 können ein leitfähiges Material enthalten, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon. In manchen Ausführungsformen werden die externen Verbinder 226 durch anfängliches Bilden einer Lötschicht durch Verdampfen, Elektroplattieren, Drucken, Lötübertragung, Kugelpositionierung oder dergleichen gebildet. Nachdem eine Lötschicht auf der Struktur gebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschten Höckerformen zu formen. In einer anderen Ausführungsform umfassen die leitfähigen Verbinder 150 Metallsäulen (wie etwa eine Kupfersäule), die durch ein Sputtering, Drucken, Elektroplattieren, stromloses Plattieren, CVD oder dergleichen gebildet werden. Die Metallsäulen können lötfrei sein und im Wesentlichen vertikale Seitenwände aufweisen. In manchen Ausführungsformen wird eine Metallkappenschicht auf der Oberseite der Metallsäulen gebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinnblei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon enthalten und durch einen Plattierungsprozess gebildet werden. In manchen Ausführungsformen kann der Abstand zwischen den externen Verbindern 226 zwischen etwa 150 µm und etwa 1250 µm betragen.
  • Immer noch unter Bezugnahme auf 7 sind eine oder mehrere integrierte Vorrichtungen 228 auf der obersten Umverteilungsschicht (oder UBMs, sofern vorhanden) der Umverteilungsstruktur 220 angebracht, um eine elektrische Verbindung mit der Umverteilungsstruktur 220 herzustellen. Die integrierten Vorrichtungen 228 können beispielsweise eine Halbleitervorrichtung oder andere Vorrichtung sein, die eine oder mehrere passive Vorrichtungen enthält, wie etwa Kondensatoren, Widerstände, Induktoren und dergleichen. Die integrierten Vorrichtungen 228 können beispielsweise integrierte passive Vorrichtungen (IPDs) sein. Die integrierten Vorrichtungen 228, die an der Umverteilungsstruktur 220 angebracht sind, können ähnliche Vorrichtungen oder unterschiedliche Arten von Vorrichtungen sein. 7 veranschaulicht die Platzierung von zwei integrierten Vorrichtungen 228; in anderen Ausführungsformen können aber mehr oder weniger integrierte Vorrichtungen 228 angebracht werden. In anderen Ausführungsformen können die integrierten Vorrichtungen 228 vor Bildung der externen Verbinder 226 angebracht werden. Die integrierten Vorrichtungen 215 können beispielsweise durch sequenzielles Eintauchen von Verbindern (z.B. leitfähige Höcker oder Pads) der integrierten Vorrichtungen 228, wie etwa Lötkugeln (nicht gezeigt) in Flussmaterial, und dann unter Verwendung eines Pick-and-Place-Werkzeugs angebracht werden, um die Verbinder der integrierten Vorrichtungen 228 physisch auf entsprechende Bereiche der Umverteilungsstruktur 220 auszurichten. In manchen Fällen kann ein Aufschmelzprozess durchgeführt werden, um die Verbinder der integrierten Vorrichtungen 228 zu binden. In manchen Fällen kann der Aufschmelzprozess an beiden integrierten Vorrichtungen 228 und den externen Verbindern 226 durchgeführt werden.
  • In manchen Ausführungsformen wird eine Unterfüllung 230 zwischen jeder integrierten Vorrichtung 228 und der Umverteilungsstruktur 220 gebildet, die die Verbinder der integrierten Vorrichtungen 228 umgibt. Die Unterfüllung 230 kann Belastung verringern und die Verbindungen vor Beschädigungen, die aus dem Aufschmelzprozess entstehen, schützen. Die Unterfüllung 230 kann durch einen Kapillarflussprozess gebildet werden nachdem die integrierten Vorrichtungen 228 angebracht wurden oder sie kann durch ein geeignetes Ablagerungsverfahren gebildet werden, bevor die integrierten Vorrichtungen 228 angebracht werden. In manchen Ausführungsformen, in denen ein Flussmittel verwendet wird, um die integrierten Vorrichtungen 228 anzubringen, kann es als die Unterfüllung dienen.
  • Nun unter Bezugnahme auf 8, wird das Trägersubstrat 202 gemäß manchen Ausführungsformen entbunden, um das Trägersubstrat 202 von den Elektronikvorrichtungen 100, Halbleitervorrichtung 210 und Verkapselungsmaterial 214 zu lösen (oder zu „ent-binden“). Auf diese Weise kann eine Package-Struktur 200 unter Verwendung von Metallkern-Lötkugeln 110 gebildet werden, um elektronische Vorrichtungen 100 zu binden, was Vorrichtungsleistung und Ausbeute verbessern kann. In manchen Ausführungsformen umfasst das Ent-Binden Projizieren eines Lichts, wie etwa ein Laserlicht oder ein UV-Licht, auf die Trennschicht 204, so dass sich die Trennschicht 204 unter der Hitze des Lichts zersetzt und das Trägersubstrat 202 entfernt werden kann. In manchen Ausführungsformen werden mehrere Package-Strukturen 200 auf dem Trägersubstrat 202 gebildet und vereinzelt, um separate Package-Strukturen 200 zu bilden. In manchen Ausführungsformen kann ein optionaler Deckel 232 auf Package-Struktur 200 unter Verwendung eines Thermoklebers zum Beispiel angebracht werden. Der Deckel 232 kann verwendet werden, um Wärmeableitung zu ermöglichen und die Package-Struktur 200 zu schützen und kann aus geeigneten Materialien gebildet werden, wie etwa einem Metall, Halbleitermaterial, dielektrischem Material oder einer Kombination davon.
  • 9A-B bis 12 veranschaulichen Querschnittsansichten von Zwischenschritten eines Packages 400 (siehe 12) gemäß manchen Ausführungsformen. Das Package 400 enthält eine in 9A gezeigte Package-Struktur 200, die der Package-Struktur 200 ähnlich sein kann, die unter Bezugnahme auf 7 beschrieben wurde (z.B. vor dem Ent-Binden des Trägersubstrats 202). Die in 9A gezeigte Package-Struktur 200 enthält beispielsweise elektronische Vorrichtungen 100, die unter Verwendung von Metallkern-Lötkugeln 110 verbunden sind. Die in 9A gezeigte Package-Struktur 200 ist an einer Verbindungsstruktur 300 angebracht (siehe 9B), um Package 400 zu bilden. Die Verbindungsstruktur 300 stellt zusätzliches Routing und Stabilität für die Package-Struktur 200 bereit. Die Verbindungsstruktur 300 kann beispielsweise Verwerfungen der Package-Struktur 200 verringern, insbesondere für Package-Strukturen 200 mit großen Bereichen (z.B. größer als etwa 90 mm2). In manchen Ausführungsformen kann die Verbindungsstruktur 300 Stromebenen oder Masseebenen enthalten, die zusammen mit Routingschichten (z.B. Routingschichten 308A-B oder 309A-B in 9B) gebildet wurden, und zusätzliche Stabilität für elektrischen Strom, der an die Package-Struktur 200 bereitgestellt wird, bereitstellen können und verbesserte Strom/Masse-Synchronisation bereitstellen. Auf diese Weise kann eine Verbindungsstruktur 300 der Package-Struktur 200 in einem Package 400 sowohl physische als auch operative Vorteile bereitstellen.
  • Nun unter Bezugnahme auf 9B wird eine Verbindungsstruktur 300 gemäß manchen Ausführungsformen gezeigt. In manchen Ausführungsformen kann die Verbindungsstruktur beispielsweise ein Interposer oder ein „halbfertiges Substrat“ und frei von aktiven Vorrichtungen sein. In manchen Ausführungsformen kann eine Verbindungsstruktur Routingschichten enthalten, die auf einem Kernsubstrat 302 gebildet sind. Das Kernsubstrat 302 kann ein Material enthalten, wie etwa Ajinomoto-Aufbaufolie (ABF), ein vorimprägniertes Verbundfasermaterial (Prepreg), ein Epoxid, eine Formmasse, eine Epoxidformmasse, glasfaserverstärkte Harzmaterialien, gedruckte Leiterplattenmaterialien (PCB), Silica-Füllstoffe, Polyimidmaterialien, Polyimidmaterialien, Papier, Glasfaser, Glasfaservlies, Glas, Keramik, andere Laminate, dergleichen oder Kombinationen davon. In manchen Ausführungsformen kann das Kernsubstrat ein doppelseitiges kupferkaschiertes Laminat (CCL) oder dergleichen sein. Das Kernsubstrat 302 kann eine Dicke zwischen etwa 30 µm und etwa 2000 µm aufweisen, wie etwa 500 µm oder etwa 1200 µm.
  • Die Verbindungsstruktur 300 kann eine oder mehrere Routingstrukturen 312/313 aufweisen, die an jeder Seite des Kernsubstrats 302 und den Durchkontaktierungen 310, die sich durch das Kernsubstrat 302 erstrecken, gebildet sind. Die Routingstrukturen 312/313 und Durchkontaktierungen 310 stellen zusätzliches elektrisches Routing und Verbindung bereit. Die Routingstrukturen 312/313 können eine oder mehrere Routingschichten 308A-B/309A-B und eine oder mehrere dielektrische Schichten 318/319 enthalten. In manchen Ausführungsformen können die Routingschichten 308A-B/309A-B und/oder Durchkontaktierungen 310 eine oder mehrere Schichten aus Kupfer, Nickel, Aluminium, anderen leitfähigen Materialien, dergleichen oder eine Kombination davon enthalten. In manchen Ausführungsformen können die dielektrischen Schichten 318/319 Materialien, wie etwa ein Aufbaumaterial, ABF, ein Prepreg-Material, ein Laminatmaterial, ein anderes Material, das den vorstehend für das Kernsubstrat 302 beschriebenen ähnlich ist, dergleichen oder Kombinationen davon enthalten. Die in 9B gezeigte Verbindungsstruktur 300 zeigt zwei Routingstrukturen mit insgesamt vier Routingschichten; es können aber in anderen Ausführungsformen mehr oder weniger Routingschichten auf jeder Seite des Kernsubstrats 302 gebildet sein.
  • In manchen Ausführungsformen können die Öffnungen in dem Kernsubstrat 302 für die Durchkontaktierungen 310 mit einem Füllmaterial 311 gefüllt sein. Das Füllmaterial 311 kann strukturelle Unterstützung und Schutz für das leitfähige Material der Durchkontaktierung 310 bereitstellen. In manchen Ausführungsformen kann das Füllmaterial 311 ein Material, wie etwa ein Formmaterial, Epoxid, eine Epoxidformmasse, ein Harz, Materialien, die Monomere oder Oligomere enthalten, wie etwa akrylisierte Urethane, kautschukmodifizierte akrylisierte Epoxidharze oder multifunktionale Monomere, dergleichen oder eine Kombination davon sein. In manchen Ausführungsformen kann das Füllmaterial 311 Pigmente oder Farbstoffe (z.B. für Farbe) oder andere Füllstoffe und Additive, die Rheologie modifizieren, Haftung verbessern oder andere Eigenschaften des Füllmaterials 311 beeinflussen, enthalten. In manchen Ausführungsformen kann das leitfähige Material der Durchkontaktierungen 310 die Durchkontaktierungen 310 unter Weglassung des Füllmaterials 311 vollständig füllen.
  • In manchen Ausführungsformen kann die Verbindungsstruktur 300 eine Passivierungsschicht 307 enthalten, die über einer oder mehreren Seiten der Verbindungsstruktur 300 gebildet ist. Die Passivierungsschicht 307 kann ein Material, wie etwa ein Nitrid, ein Oxid, ein Polyimid, ein Niedertemperatur-Polyimid, ein Lötresist, Kombinationen davon oder dergleichen sein. Nach der Bildung kann die Passivierungsschicht 307 strukturiert werden (z.B. unter Verwendung eines geeigneten photolithografischen und Ätzverfahrens), um Abschnitte der Routingschichten 308A-B/309A-B der Routingstrukturen 312/313 freizulegen.
  • 10 veranschaulicht eine Platzierung einer Verbindungsstruktur 300 in elektrischer Verbindung mit einer Package-Struktur 200 gemäß manchen Ausführungsformen. 10 zeigt eine einzelne Verbindungsstruktur 300, die an eine einzelne Package-Struktur 200 gebunden ist. In manchen Ausführungsformen können aber mehrere Verbindungsstrukturen 300 an mehrere Package-Strukturen, die auf dem Trägersubstrat 202 gebildet und anschließend vereinzelt wurden, um mehrere separate Packages 400 zu bilden, gebunden sein. In einer Ausführungsform wird die Verbindungsstruktur 300 in physischem Kontakt mit externen Verbindern 226 auf der Package-Struktur 200, beispielsweise unter Verwendung eines Pick-and-Place-Prozesses, platziert. Die Verbindungsstruktur 300 kann derart platziert werden, dass freigelegte Bereiche der obersten Routingschicht einer Routingstruktur (z.B. Routingstruktur 313) auf entsprechende externe Verbinder 226 der Paketstruktur 200 ausgerichtet sind. Nach dem physischen Kontakt kann ein Aufschmelzungsprozess genutzt werden, um die externen Verbinder 226 der Package-Struktur 200 an die Verbindungsstruktur 300 zu binden. In manchen Ausführungsformen werden auf der Verbindungsstruktur 300 anstatt oder zusätzlich zu den externen Verbindern 226, die auf der Package-Struktur 200 gebildet sind, externe Verbinder gebildet. In manchen Ausführungsformen werden externe Verbinder 226 nicht auf der Package-Struktur 200 gebildet und die Verbindungsstruktur 300 wird unter Verwendung einer direkten Bindetechnik, wie etwa einer Thermokompressionsbindetechnik, an die Package-Struktur 200 gebunden.
  • In 11 wird eine Unterfüllung 320 entlang den Seitenwänden der Verbindungsstruktur 300 und in dem Spalt zwischen der Verbindungsstruktur 300 und der Package-Struktur 200 abgelagert. Die Unterfüllung 320 kann ein Material, wie etwa eine Formmasse, ein Epoxid, eine Unterfüllung, eine Formunterfüllung (MUF), ein Harz oder dergleichen sein. Die Unterfüllung 320 kann die externen Verbinder 226 schützen und strukturelle Unterstützung für die Package-Struktur 200 bereitstellen. In manchen Ausführungsformen kann die Unterfüllung 320 nach der Ablagerung ausgehärtet werden. In manchen Ausführungsformen kann die Unterfüllung 320 nach der Ablagerung verdünnt werden. Die Verdünnung kann beispielsweise unter Verwendung eines mechanischen Schleif- oder CMP-Prozesses durchgeführt werden. In manchen Ausführungsformen kann die Unterfüllung 320 über der Routingstruktur 312 abgelagert werden und das Verdünnen kann die oberste Routingschicht der Routingstruktur 312 freilegen.
  • In 12 sind externe Verbinder 322 über der Verbindungsstruktur 300 gebildet und damit elektrisch verbunden und bilden Package 400. Die externen Verbinder 322 können auf freiliegenden Abschnitten der obersten Routingschicht der Routingstruktur 312 gebildet werden. In manchen Ausführungsformen sind UBMs auf der Routingstruktur 312 gebildet und externe Verbinder 322 sind über den UBMs gebildet. In manchen Ausführungsformen wird zuerst eine Schutzschicht (nicht gezeigt) über der Routingstruktur 312 gebildet. Die Schutzschicht kann über UBMs gebildet werden, sofern vorhanden. Die Schutzschicht kann aus einem oder mehreren geeigneten dielektrischen Materialien gebildet werden, wie etwa Polybenzoxazol (PBO), einem Polymermaterial, einem Polyimidmaterial, einem Polyimidderivat, einem Oxid, einem Nitrid, dergleichen oder eine Kombination davon. In der Schutzschicht können Öffnungen gebildet werden, um Abschnitte der Routingstruktur 312 (die UBMs enthalten kann, sofern vorhanden) freizulegen. Die externen Verbinder 322 sind über den freigelegten Abschnitten der Routingstruktur 312 gebildet und stellen eine elektrische Verbindung mit der Routingstruktur 312 her. Die externen Verbinder 322 können beispielsweise Kontakthöcker oder Lötkugeln sein, obwohl jedwede Arten von Verbindern verwendet werden können. In einer Ausführungsform, in der die externen Verbinder 322 Kontakthöcker sind, können die externen Verbinder 322 ein Material, wie etwa Zinn, oder andere geeignete Materialien, wie etwa Silber, bleifreies Zinn oder Kupfer, enthalten. In einer Ausführungsform, in der die externen Verbinder 322 Zinnlöthöcker sind, können die externen Verbinder 322 durch anfängliches Bilden einer Zinnschicht unter Verwendung einer Technik, wie etwa Verdampfung, Elektroplattieren, Drucken, Lötübertragung, Kugelplatzierung usw., gebildet werden. Nachdem eine Zinnschicht auf der Struktur gebildet wurde, kann eine Aufschmelzung durchgeführt werden, um das Material in die gewünschte Höckerform für die externen Verbinder 322 zu formen. In manchen Ausführungsformen können die externen Verbinder 406 einen Abstand von zwischen 150 µm und etwa 1250 µm aufweisen. In manchen Ausführungsformen können die externen Verbinder 406 vorstehend in Bezug auf 7 beschriebenen externen Verbinder 226 ähnlich sein. Nach Bildung der externen Verbinder 226 kann ein Lösen des Trägersubstrats 202 auf eine Weise durchgeführt werden, die dem in 8 beschriebenen Lösen ähnlich ist.
  • Es können auch andere Merkmale und Prozesse enthalten sein. Teststrukturen können beispielsweise enthalten sein, um bei Verifikationstests der 3D-Packages oder 3DIC-Vorrichtungen zu unterstützen. Die Teststrukturen können beispielsweise Testpads enthalten, die in der Umverteilungsschicht oder auf einem Substrat gebildet sind, das das Testen des 3D-Package oder des 3DIC ermöglicht, die Verwendung von Sonden und/oder Sondenkarten und dergleichen. Das Verifikationstesten kann auf Zwischenstrukturen sowie der Endstruktur durchgeführt werden. Darüber hinaus können die hierin offenbarten Strukturen und Verfahren zusammen mit Testmethoden verwendet werden, die Zwischenverifikation bekannter guter Dies umfassen, um die Ausbeute zu erhöhen und die Kosten zu senken.
  • Durch Verwendung der hierin beschriebenen Ausführungsformen kann die Leistung einer Vorrichtungspackage verbessert werden, die Kosten einer Vorrichtungspackage können gesenkt werden und die Zuverlässigkeit einer Vorrichtungspackage kann verbessert werden. Unterschiedliche, hierin beschriebene Merkmale und Ausführungsformen können kombiniert werden, um diese und andere Vorteile zu erzielen. In manchen Fällen kann die Verwendung von Metallkern-Lötkugeln, wie beschrieben, die Leitfähigkeit und Zuverlässigkeit elektrischer Verbindungen verbessern und einen geringeren Signalverlust im Hochgeschwindigkeitsbetrieb ermöglichen. In manchen Fällen können die hierin beschriebenen Techniken in einem Prozessablauf mit anderen typischen Fertigungsprozessen durchgeführt werden und verursachen den bestehenden Prozessen somit nur wenig oder keine zusätzlichen Kosten. Darüber hinaus resultiert die Verwendung von Metallkern-Lötkugeln, wie beschrieben, in einer verbesserten Ausbeute, insbesondere für Vorrichtungspackages mit größeren Flächen. In manchen Fällen kann die Verwendung von Metallkern-Lötkugeln, wie hierin beschrieben, kostengünstiger sein als andere Techniken, wie etwa Flip-Chip-Techniken. Die hierin beschriebenen Techniken und Ausführungsformen können auf andere Arten oder Konfigurationen von Packages angewendet werden, wie etwa Chip-on-Wafer (CoW) Strukturen, System-in-Package (SiP) Strukturen, integrierte Fan-out Package-on-Package (InFO-PoP) Strukturen oder dergleichen. Die hierin beschriebenen Techniken können auch einen „Component First“-Prozess ermöglichen, bei dem die Komponenten (z.B. Vorrichtungen oder Chips) vor Bilden von Umverteilungsstrukturen oder anderen Verbindungsstrukturen platziert werden.
  • In einer Ausführungsform umfasst ein Verfahren Platzieren von Metallkern-Lötkugeln auf leitfähigen Pads einer ersten Halbleitervorrichtung, wobei die Metallkern-Lötkugeln einen Metallkern enthalten, der von einem Lötmaterial umgeben ist, und eine Vorrichtungsstruktur bilden, wobei das Bilden der Vorrichtungsstruktur Platzieren der ersten Halbleitervorrichtung auf einem Trägersubstrat umfasst, Verkapseln der ersten Halbleitervorrichtung mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial die Metallkern-Lötkugeln abdeckt, Durchführen eines Planarisierungsprozesses an dem Verkapselungsmaterial, wobei der Planarisierungsprozess die Metallkern-Lötkugeln freilegt, und Bilden einer Umverteilungsstruktur über dem Verkapselungsmaterial und der ersten Halbleitervorrichtung, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln elektrisch verbunden ist. In einer Ausführungsform umfasst das Verfahren Durchführen eines Aufschmelzprozesses an den Metallkern-Lötkugeln nach dem Platzieren der Metallkern-Lötkugeln auf den leitfähigen Pads. In einer Ausführungsform umfasst das Verfahren Platzieren einer zweiten Halbleitervorrichtung auf dem Trägersubstrat. In einer Ausführungsform umfasst die zweite Halbleitervorrichtung Metallkern-Lötkugeln, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln elektrisch verbunden ist. In einer Ausführungsform umfasst die zweite Halbleitervorrichtung Löthöcker, wobei die Umverteilungsstruktur mit den Löthöckern elektrisch verbunden ist. In einer Ausführungsform entfernt der Planarisierungsprozess einen oberen Abschnitt der Metallkern-Lötkugeln. In einer Ausführungsform weist jede Metallkern-Lötkugel nach Durchführen des Planarisierungsprozesses eine Oberfläche auf, die mit einer Fläche des Verkapselungsmaterials eben ist. In einer Ausführungsform umfasst der Metallkern Kupfer. In einer Ausführungsform umfasst das Verfahren Anbringen einer Verbindungsstruktur an der Umverteilungsstruktur. In einer Ausführungsform umfasst das Verfahren Anbringen eines Deckels an der Vorrichtungsstruktur, wobei sich der Deckel über die erste Halbleitervorrichtung und das Verkapselungsmaterial erstreckt.
  • In einer Ausführungsform umfasst eine Vorrichtung mehrere Halbleitervorrichtungen auf einem Trägersubstrat, wobei jede Halbleitervorrichtung Metallkern-Lötkugeln enthält, die auf einer Seite der Halbleitervorrichtung dem Trägersubstrat gegenüber angeordnet sind, ein Formmaterial über den Halbleitervorrichtungen, wobei jede der Halbleitervorrichtungen durch das Formmaterial getrennt ist, wobei die Metallkern-Lötkugeln jeder Halbleitervorrichtung planare Flächen aufweist, die mit dem Formmaterial eben sind, eine Umverteilungsstruktur über den Halbleitervorrichtungen, wobei die Umverteilungsstruktur mit jeder der Halbleitervorrichtungen elektrisch verbunden ist, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln jeder Halbleitervorrichtung elektrisch verbunden ist, und mehrere leitfähige Verbinder auf der Umverteilungsstruktur, wobei die leitfähigen Verbinder mit der Umverteilungsstruktur elektrisch verbunden sind. In einer Ausführungsform umfassen die Metallkern-Lötkugeln einen Kern, der Kupfer und eine Schicht Lot über dem Kern enthält. In einer Ausführungsform enthält die Vorrichtung eine integrierte passive Vorrichtung, die an der Umverteilungsstruktur angebracht ist. In einer Ausführungsform umfasst die Vorrichtung eine Verbindungsstruktur, die an den leitfähigen Verbindern angebracht ist. In einer Ausführungsform umfasst die Verbindungsstruktur ein Kernsubstrat und mehrere Routingschichten. In einer Ausführungsform weist die planare Fläche jeder Metallkern-Lötkugel einen Durchmesser zwischen 10 µm und 300 µm auf.
  • In einer Ausführungsform umfasst ein Package eine Vorrichtungsstruktur, die eine Umverteilungsstruktur enthält, die mit mindestens einer ersten Halbleitervorrichtung elektrisch verbunden ist, wobei die mindestens eine erste Halbleitervorrichtung mit der Umverteilungsstruktur durch mehrere Metallkern-Lötkugeln elektrisch verbunden ist, wobei jede der mehreren Metallkern-Lötkugeln eine Kugel aus Metall enthält, die zumindest teilweise von einem Lötmaterial bedeckt ist, und wobei die Umverteilungsstruktur und die mindestens eine Halbleitervorrichtung von einem Formmaterial umgeben ist. In einer Ausführungsform umfasst das Paket eine Verbindungsstruktur, die mit der Umverteilungsstruktur elektrisch verbunden ist, wobei die Verbindungsstruktur eine Routingstruktur enthält, die über einem Substrat gebildet ist, und ein Unterfüllungsmaterial, das sich zwischen der Umverteilungsstruktur und der Verbindungsstruktur erstreckt. In einer Ausführungsform umfasst zumindest eine erste Halbleitervorrichtung einen Speicher-Die. In einer Ausführungsform umfasst die Vorrichtungsstruktur ferner zumindest eine zweite Halbleitervorrichtung, wobei die Umverteilungsstruktur mit der zumindest zweiten Halbleitervorrichtung durch Löthöcker elektrisch verbunden ist.
  • Vorstehend wurde ein Überblick über die Merkmale mehrerer Ausführungsführungsformen gegeben, so dass der Fachmann besser die Aspekte der vorliegenden Offenbarung verstehen kann. Der Fachmann wird zu würdigen wissen, dass sich die vorliegende Offenbarung ohne weiteres als Grundlage für den Entwurf oder die Modifikation anderer Prozesse und Strukturen zur Ausführung des gleichen Zwecks und/oder dem Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwenden lassen. Der Fachmann sollte auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sich diverse Veränderungen, Substitutionen und Änderungen daran vornehmen lassen, ohne dass vom Geist und Umfang der vorliegenden Offenbarung abgewichen werden würde.

Claims (20)

  1. Verfahren umfassend: Platzieren von Metallkern-Lötkugeln auf leitfähigen Pads einer ersten Halbleitervorrichtung, wobei die Metallkern-Lötkugeln einen Metallkern aufweisen, der von einem Lötmaterial umgeben ist; und Bilden einer Vorrichtungsstruktur, wobei das Bilden der Vorrichtungsstruktur umfasst: - Platzieren der ersten Halbleitervorrichtung auf einem Trägersubstrat; - Verkapseln der ersten Halbleitervorrichtung mit einem Verkapselungsmaterial, wobei das Verkapselungsmaterial die Metallkern-Lötkugeln bedeckt; - Durchführen eines Planarisierungsprozesses an dem Verkapselungsmaterial, wobei der Planarisierungsprozess die Metallkern-Lötkugeln freilegt; und - Bilden einer Umverteilungsstruktur über dem Verkapselungsmaterial und der ersten Halbleitervorrichtung, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln elektrisch verbunden ist.
  2. Verfahren nach Anspruch 1, ferner umfassend Durchführen eines Aufschmelzprozesses an den Metallkern-Lötkugeln nach dem Platzieren der Metallkern-Lötkugeln auf den leitfähigen Pads.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend Platzieren einer zweiten Halbleitervorrichtung auf dem Trägersubstrat.
  4. Verfahren nach Anspruch 3, wobei die zweite Halbleitervorrichtung Metallkern-Lötkugeln umfasst, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln elektrisch verbunden ist.
  5. Verfahren nach Anspruch 3, wobei die zweite Halbleitervorrichtung Löthöcker umfasst, wobei die Umverteilungsstruktur mit den Löthöckern elektrisch verbunden ist.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei der Planarisierungsprozess einen oberen Abschnitt der Metallkern-Lötkugeln entfernt.
  7. Verfahren nach Anspruch 6, wobei nach Durchführen des Planarisierungsprozesses jede Metallkern-Lötkugel eine Oberfläche aufweist, die eben mit einer Fläche des Verkapselungsmaterials ist.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei der Metallkern Kupfer umfasst.
  9. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend Anbringen einer Verbindungsstruktur an der Umverteilungsstruktur.
  10. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend Anbringen eines Deckels an der Vorrichtungsstruktur, wobei sich der Deckel über die erste Halbleitervorrichtung und das Verkapselungsmaterial erstreckt.
  11. Vorrichtung aufweisend: mehrere Halbleitervorrichtungen auf einem Trägersubstrat, wobei jede Halbleitervorrichtung Metallkern-Lötkugeln umfasst, die auf einer dem Trägersubstrat gegenüberliegenden Seite der Halbleitervorrichtung angeordnet sind; ein Formmaterial über den mehreren Halbleitervorrichtungen, wobei jede der mehreren Halbleitervorrichtungen durch das Formmaterial voneinander getrennt ist, wobei die Metallkern-Lötkugeln jeder Halbleitervorrichtung plane Flächen aufweisen, die mit dem Formmaterial eben sind; eine Umverteilungsstruktur über mehreren Halbleitervorrichtungen, wobei die Umverteilungsstruktur mit jeder der mehreren Halbleitervorrichtungen elektrisch verbunden ist, wobei die Umverteilungsstruktur mit den Metallkern-Lötkugeln jeder Halbleitervorrichtung elektrisch verbunden ist; und mehrere leitfähige Verbinder auf der Umverteilungsstruktur, wobei die leitfähigen Verbinder elektrisch mit der Umverteilungsstruktur verbunden sind.
  12. Vorrichtung nach Anspruch 11, wobei die Metallkern-Lötkugeln einen Kern aufweisen, der Kupfer und eine Lötschicht über dem Kern aufweist.
  13. Vorrichtung nach Anspruch 11 oder 12, ferner aufweisend eine integrierte passive Vorrichtung, die an der Umverteilungsstruktur angebracht ist.
  14. Vorrichtung nach einem der vorstehenden Ansprüche 11 bis 13, ferner aufweisend eine Verbindungsstruktur, die an den mehreren leitfähigen Verbindern angebracht ist.
  15. Vorrichtung nach Anspruch 14, wobei die Verbindungsstruktur ein Kernsubstrat und mehrere Routingschichten umfasst.
  16. Vorrichtung nach einem der vorstehenden Ansprüche 11 bis 15, wobei die plane Fläche jeder Metallkern-Lötkugel einen Durchmesser zwischen 10 µm und 300 µm aufweist.
  17. Package aufweisend: eine Vorrichtungsstruktur, die eine Umverteilungsstruktur aufweist, die mit mindestens einer ersten Halbleitervorrichtung elektrisch verbunden ist, wobei die mindestens eine erste Halbleitervorrichtung mit der Umverteilungsstruktur durch mehrere Metallkern-Lötkugeln elektrisch verbunden ist, wobei jede der mehreren Metallkern-Lötkugeln eine Kugel aus Metall aufweist, die zumindest teilweise von einem Lötmaterial bedeckt ist, und wobei die Umverteilungsstruktur und die mindestens eine Halbleitervorrichtung von einem Formmaterial umgeben ist.
  18. Package nach Anspruch 17, ferner aufweisend eine Verbindungsstruktur, die elektrisch mit der Umverteilungsstruktur verbunden ist, wobei die Verbindungsstruktur eine Routingstruktur, die über einem Substrat gebildet ist, und ein Unterfüllmaterial aufweist, das sich zwischen der Umverteilungsstruktur und der Verbindungsstruktur erstreckt.
  19. Package nach Anspruch 17 oder 18, wobei die mindestens eine erste Halbleitervorrichtung einen Speicher-Die aufweist.
  20. Package nach einem der vorstehenden Ansprüche 17 bis 19, wobei die Vorrichtungsstruktur ferner zumindest eine zweite Halbleitervorrichtung aufweist, wobei die Umverteilungsstruktur elektrisch mit der zumindest einen zweiten Halbleitervorrichtung durch Löthöcker verbunden ist.
DE102019129870.9A 2019-10-18 2019-11-06 Halbleitervorrichtung und herstellungsverfahren Pending DE102019129870A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/656,796 US11145614B2 (en) 2019-10-18 2019-10-18 Semiconductor device and method of manufacture
US16/656,796 2019-10-18

Publications (1)

Publication Number Publication Date
DE102019129870A1 true DE102019129870A1 (de) 2021-04-22

Family

ID=75268570

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019129870.9A Pending DE102019129870A1 (de) 2019-10-18 2019-11-06 Halbleitervorrichtung und herstellungsverfahren

Country Status (5)

Country Link
US (1) US11145614B2 (de)
KR (1) KR102386542B1 (de)
CN (1) CN112687628A (de)
DE (1) DE102019129870A1 (de)
TW (1) TWI785296B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984403B2 (en) * 2019-11-15 2024-05-14 Dyi-chung Hu Integrated substrate structure, redistribution structure, and manufacturing method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735564B2 (en) * 2019-12-04 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Three-dimensional chip packaging structure and method thereof
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11894318B2 (en) * 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20230421119A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518667B1 (en) * 2000-02-29 2003-02-11 Allied Material Corporation Semiconductor package using micro balls and production method thereof
US20170271307A1 (en) * 2016-01-27 2017-09-21 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
JP2011187635A (ja) * 2010-03-08 2011-09-22 Hitachi Metals Ltd 半導体装置およびその製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
JP2012099642A (ja) * 2010-11-02 2012-05-24 Hitachi Metals Ltd 半導体装置、それを用いた電子部品およびそれらの製造方法
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
JP2013031864A (ja) * 2011-08-01 2013-02-14 Hitachi Metals Ltd はんだボールおよびはんだボールを用いた半導体装置
KR20130050406A (ko) 2011-11-07 2013-05-16 오수미 머지 모드에서의 움직임 정보 생성 방법
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
KR20140070057A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9633934B2 (en) * 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10679930B2 (en) 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package
KR101830938B1 (ko) 2015-11-30 2018-04-04 하나 마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지
US10297551B2 (en) * 2016-08-12 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing redistribution circuit structure and method of manufacturing integrated fan-out package
US10515899B2 (en) 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10388637B2 (en) 2016-12-07 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D interposer system-in-package module
US10770405B2 (en) 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
US10727198B2 (en) 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10224301B2 (en) * 2017-07-05 2019-03-05 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP7014535B2 (ja) * 2017-07-07 2022-02-01 新光電気工業株式会社 導電性ボール及び電子装置とそれらの製造方法
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10522436B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US11328969B2 (en) * 2017-11-16 2022-05-10 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and manufacturing method thereof
CN110299329A (zh) 2018-03-21 2019-10-01 华为技术有限公司 一种封装结构及其制作方法、电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518667B1 (en) * 2000-02-29 2003-02-11 Allied Material Corporation Semiconductor package using micro balls and production method thereof
US20170271307A1 (en) * 2016-01-27 2017-09-21 Amkor Technology, Inc. Semiconductor package and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11984403B2 (en) * 2019-11-15 2024-05-14 Dyi-chung Hu Integrated substrate structure, redistribution structure, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20210047225A (ko) 2021-04-29
TW202117874A (zh) 2021-05-01
KR102386542B1 (ko) 2022-04-14
CN112687628A (zh) 2021-04-20
US11145614B2 (en) 2021-10-12
US20210118835A1 (en) 2021-04-22
TWI785296B (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102020120137A1 (de) Halbleiterpackage und verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017123326A1 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021100338B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication