Nothing Special   »   [go: up one dir, main page]

DE102017122831B4 - Gehäusestrukturen und Ausbildungsverfahren - Google Patents

Gehäusestrukturen und Ausbildungsverfahren Download PDF

Info

Publication number
DE102017122831B4
DE102017122831B4 DE102017122831.4A DE102017122831A DE102017122831B4 DE 102017122831 B4 DE102017122831 B4 DE 102017122831B4 DE 102017122831 A DE102017122831 A DE 102017122831A DE 102017122831 B4 DE102017122831 B4 DE 102017122831B4
Authority
DE
Germany
Prior art keywords
die
dies
memory
electrical connectors
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017122831.4A
Other languages
English (en)
Other versions
DE102017122831A1 (de
Inventor
Chen-Hua Yu
Hsien-Pin Hu
Jing-Cheng Lin
Szu-Wei Lu
Shang-Yun Hou
Wen-Hsin Wei
Ying-Ching Shih
Chi-Hsi Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/712,987 external-priority patent/US10153222B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017122831A1 publication Critical patent/DE102017122831A1/de
Application granted granted Critical
Publication of DE102017122831B4 publication Critical patent/DE102017122831B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, umfassend:Befestigen eines ersten Dies (68) an einer ersten Seite einer ersten Komponente (96) unter Verwendung von ersten elektrischen Verbindern (91); Befestigen einer ersten Seite eines zweiten Dies (88) an der ersten Seite der ersten Komponente (96) unter Verwendung von zweiten elektrischen Verbindern (78);Befestigen eines Dummy-Dies (106) an der erste Seite der ersten Komponente (96) in einem Ritzlinienbereich (94) der ersten Komponente (96),Kleben einer Abdeckungsstruktur (110) an eine zweite Seite des zweiten Dies (88), aber nicht an den ersten Die; undVereinzeln der ersten Komponente (96) und des Dummy-Dies (106), um eine Gehäusestruktur (200) auszubilden.

Description

  • HINTERGRUND
  • Seit der Entwicklung der integrierten Schaltung (IC) hat die Halbleiterindustrie aufgrund der kontinuierlichen Verbesserung der Integrationsdichte verschiedener elektronischer Komponenten (d. h. Transistoren, Dioden, Widerständen, Kondensatoren usw.) ein anhaltendes, schnelles Wachstum erlebt. Diese Verbesserung der Integrationsdichte ergab sich zum größten Teil aus wiederholter Verringerung der minimalen Merkmalsgröße, wodurch mehr Komponenten in eine bestimmte Fläche integriert werden können.
  • Diese Integrationsverbesserung ist dem Wesen nach im Wesentlichen zweidimensional (2D), da die von den integrierten Komponenten eingenommene Fläche im Wesentlichen auf der Oberfläche des Halbleiterwafers liegt. Die erhöhte Dichte und die entsprechende Abnahme der Fläche der integrierten Schaltungen haben im Allgemeinen die Möglichkeiten des Bondens von integrierten Schaltungschips direkt auf ein Substrat zu bonden überholt. Es wurden Interposer (Zwischenelemente) verwendet, um Kugel-Kontaktflächen von Flächen des Chips zu größeren Flächen des Interposers umzuverteilen. Weiterhin haben Interposer ein dreidimensionales (3D) Gehäuse möglich gemacht, das mehrere Chips aufweist. Andere Gehäuse wurden auch entwickelt, um 3D-Aspekte zu integrieren.
  • Die US 2011 / 0 026 232 A1 beschreibt ein Verfahren zum Herstellen eines Halbleiterbauteils, in dem mehrere Dies auf einem Substrat angeordnet werden. Dummy-Dies liegen im Bereich von Ritzlinien. Mehrere Chipebenen werden übereinander angeordnet, und die so gebildete Struktur wird mit einem Wafer abgedeckt. Die US 2007/0126085 A1 zeigt eine Halbleiterstruktur, in der ein Chip mehrere nebeneinanderliegende Chip-Stapel abdeckt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • Die 1 bis 15 sind Querschnittsansichten und Draufsichten in einem beispielhaften Verfahren zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • 16 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • 17 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • 18 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • Die 19 und 20 zeigen Querschnittsansichten einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • 21 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit anderen Element(en) oder Einrichtung(en) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Hier beschriebene Ausführungsformen können in einem spezifischen Kontext beschrieben werden, nämlich einer Gehäusestruktur, die Dummy-Die-Strukturen benachbart zu den aktiven Dies aufweist, um Durchbiegung (engl. „warpage“) der Gehäusestruktur zu verringern. Diese Verringerung der Durchbiegung der Gehäusestruktur ermöglicht eine zuverlässigere Gehäusestruktur, indem die Wahrscheinlichkeit von kalten Lötstellen zwischen den aktiven Dies und dem Interposer verringert wird. In einigen Ausführungsformen befinden sich die Dummy-Dies in den Ritzlinienbereichen, und Abdeckungsstrukturen bedecken einige der aktiven Dies, während andere aktive Dies nicht durch Abdeckungsstrukturen bedeckt sind. Die Dummy-Dies können eine bessere Steuerung des Anteils des Verkapselungsmittels ermöglichen und somit die Spannung und die Durchbiegung aufgrund der Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) verringern. In einigen Ausführungsformen kann das Verkapselungsmittel weggelassen werden, wenn die Dummy-Dies in den Ritzlinienbereichen und/oder die Abdeckungsstrukturen eine ausreichende Unterstützung und einen ausreichenden Schutz für die Gehäusestruktur bereitstellen. In einigen Ausführungsformen sind die aktiven Dies Stapel von einem oder mehreren Dies (Logik-Die-Stapel und/oder Speicher-Die-Stapel), wobei der oberste Die der Die-Stapel dicker ist als die anderen Dies der Die-Stapel. In diesen Ausführungsformen können die Dummy-Dies in den Ritzlinienbereichen und das Verkapselungsmittel weggelassen werden, da dickere obere Dies der Die-Stapel ausreichende Unterstützung und Schutz für die Gehäusestruktur bieten.
  • Ausführungsformen werden in Bezug auf einen spezifischen Kontext beschrieben, nämlich ein gestapeltes Die-Interposer-Substrat-Gehäuse unter Verwendung von Chip-auf-Wafer-auf-Substrat- (CoWoS-) Verarbeitung. Andere Ausführungsformen können jedoch auch auf andere Gehäuse angewendet werden, wie z. B. ein gestapeltes Die-Die-Substrat-Gehäuse, und andere Verarbeitung. Ausführungsformen, die hierin beschrieben werden, sind Beispiele, um die Herstellung oder Verwendung des Gegenstandes dieser Offenbarung zu ermöglichen, und ein Fachmann wird leicht Modifikationen erkennen, die gemacht werden können, während er im erwogenen Bereich der unterschiedlichen Ausführungsformen verbleibt. Gleiche Bezugszeichen und Buchstaben in den folgenden Abbildungen beziehen sich auf gleiche Komponenten. Obwohl Verfahrensausführungsformen so beschrieben werden können, dass sie in einer bestimmten Reihenfolge ausgeführt werden, können andere Verfahrensausführungsformen in jeder logischen Reihenfolge ausgeführt werden.
  • 1 zeigt generell das Ausbilden eines oder mehrerer Dies 68. Ein Substrat 60 umfasst während der Verarbeitung einen oder mehrere Dies 68. Das Substrat 60 ist in einer Ausführungsform ein Wafer und kann ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator- (SOI-) Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Substrats 60 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Das Substrat 60 kann dotiert oder undotiert sein. Vorrichtungen wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen können in und/oder auf einer aktiven Oberfläche 62 des Substrats 60 ausgebildet werden.
  • Eine Zwischenverbindungsstruktur 64, die eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstrukturen aufweist, wird auf der aktiven Oberfläche 62 ausgebildet. Die Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) können elektrische Signale zwischen den Vorrichtungen leiten, wie z. B. durch Verwendung von Durchkontaktierungen und/oder Leiterbahnen, und können auch verschiedene elektrische Vorrichtungen wie Kondensatoren, Widerstände, Induktoren oder dergleichen aufweisen. Die verschiedenen Vorrichtungen und Metallisierungsstrukturen können miteinander verbunden werden, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Leistungsverteilung, Eingabe/Ausgabe-Schaltungen oder dergleichen umfassen. Zusätzlich werden Die-Verbinder 66, wie beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer umfassen), in und/oder auf der Zwischenverbindungsstruktur 64 ausgebildet, um eine externe elektrische Verbindung mit den Schaltungen und Vorrichtungen bereitzustellen. In einigen Ausführungsformen stehen die Die-Verbinder 66 von der Zwischenverbindungsstruktur 64 vor, um eine Säulenstruktur zu bilden, die verwendet werden soll, wenn die Dies 68 an andere Strukturen gebondet werden. Ein Durchschnittsfachmann wird erkennen, dass die obigen Beispiele erläuternden Zwecken dienen. Andere Schaltungen können nach Bedarf für eine gegebene Anwendung verwendet werden.
  • Insbesondere kann eine Zwischenmetallisierungs-Dielektrikums- (IMD-) Schicht in der Zwischenverbindungsstruktur 64 ausgebildet werden. Die IMD-Schicht kann beispielsweise aus einem low-k-dielektrischen Material, wie Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Fluorsilikatglas (FSG), SiOxCy, Spin-On-Glas, Spin-On- Polymeren, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffen davon, Kombinationen davon oder dergleichen, durch jedes geeignete Verfahren, das in der Technik bekannt ist, wie Rotationsbeschichtung, chemische Dampfabscheidung (CVD), plasmaverstärkte CVD (PECVD), hochdichte Plasmachemische Dampfabscheidung (HDP-CVD) oder dergleichen ausgebildet werden. Eine Metallisierungsstruktur kann in der IMD-Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der IMD-Schicht abzuscheiden und zu strukturieren, um Teile der IMD-Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der IMD-Schicht zu erzeugen, die den freiliegenden Teilen der IMD-Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere durch Atomlagenabscheidung (ALD) abgeschiedene Schichten aus TaN, Ta, TiN, Ti, CoW oder dergleichen umfassen und das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, die durch CVD, physikalische Dampfabscheidung (PVD) oder dergleichen abgeschieden werden. Überschüssiges Material der Diffusionssperrschicht und/oder des leitfähigen Materials auf der IMD-Schicht können entfernt werden, wie beispielsweise durch Verwendung eines chemischmechanischen Polierens (CMP).
  • In 2 wird das Substrat 60, das die Verbindungsstruktur 64 umfasst, in einzelne Dies 68 vereinzelt. Üblicherweise weisen die Dies 68 die gleichen Schaltungen auf, beispielsweise Vorrichtungen und Metallisierungsstrukturen, obwohl die Dies unterschiedliche Schaltungen aufweisen können. Das Vereinzeln kann durch Sägen, Schneiden oder dergleichen erfolgen.
  • Die Dies 68 können Logik-Dies sein (z. B. eine Hauptprozessoreinheit, eine Grafikprozessoreinheit, ein System-on-Chip, ein Mikrocontroller usw.), Speicher-Dies (z. B. ein dynamischer Direktzugriffsspeicher- (DRAM-) Die, ein statischer Direktzugriffsspeicher- (SRAM-) Die usw.), Power-Management-Dies (z. B. ein integrierter Power-Management-Schaltungs- (PMIC-) Die), Hochfrequenz- (HF-) Dies, Sensor-Dies, Mikrosystem- (MEMS-) Dies, Signalverarbeitungs-Dies (z. B. ein digitaler Signalverarbeitungs- (DSP-) Die), Frontend-Dies (z. B. ein analoger Frontend- (AFE-) Die), dergleichen oder eine Kombination davon. Zudem können bei einigen Ausführungsformen die Dies 68 eine unterschiedliche Größe (z. B. eine unterschiedliche Höhe und/oder Fläche) haben und in weiteren Ausführungsformen können die Dies 68 die gleiche Größe (z. B. die gleiche Höhe und/oder Fläche) haben.
  • 3 zeigt das Ausbilden einer ersten Seite von einer oder mehreren Komponenten 96. Wie in 14 gezeigt, können die eine oder mehreren Komponenten 96 aus dem Substrat 70 ausgebildet werden. Die Komponenten 96 können ein Interposer oder ein anderer Die sein. Das Substrat 70 kann ein Wafer sein. Das Substrat 70 kann ein Bulk-Halbleitersubstrat, ein SOI-Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Substrats 70 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GaInP und/oder GalnAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Das Substrat 70 kann dotiert oder undotiert sein. Vorrichtungen, wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer ersten Oberfläche 72 ausgebildet werden, die auch als aktive Oberfläche des Substrats 70 bezeichnet werden kann. In Ausführungsformen, in denen die Komponenten 96 Interposer sind, umfassen die Komponenten 96 im Allgemeinen keine aktiven Vorrichtungen, obwohl der Interposer passive Vorrichtungen umfassen kann, die in und/oder auf einer ersten Oberfläche 72 und/oder in einer Umverteilungsstruktur 76 ausgebildet sind.
  • Durchkontaktierungen (TVs) 74 werden so ausgebildet, dass sie sich von der ersten Oberfläche 72 des Substrats 70 zu dem Substrat 70 erstrecken. Die TVs 74 werden auch manchmal als Substrat-Durchkontaktierungen oder Silizium-Durchkontaktierungen bezeichnet, wenn das Substrat 70 ein Siliziumsubstrat ist. Die TVs 74 können durch Ausbilden von Vertiefungen in dem Substrat 70 beispielsweise durch Ätzen, Fräsen, Lasertechniken, eine Kombination davon und/oder dergleichen ausgebildet werden. Ein dünnes dielektrisches Material kann in den Vertiefungen ausgebildet werden, wie beispielsweise durch Verwendung einer Oxidationstechnik. Eine dünne Sperrschicht kann konform über der Vorderseite des Substrats 70 und in den Öffnungen abgeschieden werden, beispielsweise durch CVD, ALD, PVD, thermische Oxidation, eine Kombination davon und/oder dergleichen. Die Sperrschicht kann ein Nitrid oder ein Oxynitrid wie Titannitrid, Titanoxynitrid, Tantalnitrid, Tantaloxynitrid, Wolframnitrid, eine Kombination davon und/oder dergleichen umfassen. Ein leitfähiges Material kann über der dünnen Sperrschicht und in den Öffnungen abgeschieden werden. Das leitfähige Material kann durch ein elektrochemisches Plattierungsverfahren, CVD, ALD, PVD, eine Kombination davon und/oder dergleichen ausgebildet werden. Beispiele für leitfähige Materialien sind Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon und/oder dergleichen. Überschüssige Anteile des leitfähigen Materials und der Sperrschicht werden von der Vorderseite des Substrats 70 beispielsweise durch CMP entfernt. Somit können die TVs 74 ein leitfähiges Material und eine dünne Sperrschicht zwischen dem leitfähigen Material und dem Substrat 70 umfassen.
  • Eine Umverteilungsstruktur 76 wird über der ersten Oberfläche 72 des Substrats 70 ausgebildet und wird verwendet, um die integrierten Schaltungsvorrichtungen, falls vorhanden, und/oder die TVs 74 miteinander und/oder mit externen Vorrichtungen elektrisch zu verbinden. Die Umverteilungsstruktur 76 kann eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) umfassen. Die Metallisierungsstrukturen können Durchkontaktierungen und/oder Leiterbahnen umfassen, um jegliche Vorrichtungen und/oder TVs 74 miteinander und/oder mit einer externen Vorrichtung zu verbinden. Die Metallisierungsstrukturen werden manchmal als Umverteilungsleitungen (RDL) bezeichnet. Die dielektrischen Schichten können Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, low-k-dielektrisches Material, wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymere, Silizium-Kohlenstoff-Material, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen umfassen. Die dielektrischen Schichten können durch jedes geeignete Verfahren, wie es in der Technik bekannt ist, wie Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen, abgeschieden werden. Eine Metallisierungsstruktur kann in der dielektrischen Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der dielektrischen Schicht abzuscheiden und zu strukturieren, um Teile der dielektrischen Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der dielektrischen Schicht zu erzeugen, die den freiliegenden Abschnitten der dielektrischen Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus TaN, Ta, TiN, Ti, CoW oder dergleichen umfassen, die durch ALD oder dergleichen abgeschieden werden, und das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, die durch CVD, PVD oder dergleichen abgeschieden werden. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der dielektrischen Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMPs.
  • Elektrische Verbinder 77/78 werden auf der oberen Fläche der Umverteilungsstruktur 76 auf leitfähigen Pads ausgebildet. In einigen Ausführungsformen umfassen die leitfähigen Pads Under-Bump-Metallurgien (UBMs). In der gezeigten Ausführungsform werden die Pads in Öffnungen der dielektrischen Schichten der Umverteilungsstruktur 76 ausgebildet. In einer weiteren Ausführungsform können sich die Pads (UBMs) durch eine Öffnung einer dielektrischen Schicht der Umverteilungsstruktur 76 erstrecken und sich auch über die obere Fläche der Umverteilungsstruktur 76 erstrecken. Als Beispiel zum Ausbilden der Pads wird zumindest in der Öffnung in der dielektrischen Schicht der Umverteilungsstruktur 76 eine Keimschicht (nicht gezeigt) ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Fotoresists entspricht den Pads. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Anteile der Keimschicht und des leitfähigen Materials bilden die Pads. In der Ausführungsform, in der die Pads anders ausgebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • In einigen Ausführungsformen umfassen die elektrischen Verbinder 77/78 eine Metallsäule 77 mit einer Metallkappenschicht 78, die eine Lötkappe 78 sein kann, über der Metallsäule 77. Die elektrischen Verbinder 77/78 einschließlich der Säule 77 und der Kappenschicht 78 werden manchmal als Mikro-Bumps (Mikro-Kontakthügel) 77/78 bezeichnet. In einigen Ausführungsformen umfassen die Metallsäulen 77 ein leitfähiges Material wie Kupfer, Aluminium, Gold, Nickel, Palladium, dergleichen oder eine Kombination davon und können durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen 77 können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen wird die Metallkappenschicht 78 auf der Oberseite der Metallsäule 77 ausgebildet. Die Metallkappenschicht 78 kann Nickel, Zinn, Zinn-Blei, Gold, Kupfer, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • In einer weiteren Ausführungsform weisen die elektrischen Verbinder 77/78 nicht die Metallsäulen auf und sind Lötkugeln und/oder Bumps, wie z. B. durch Flip-Chip- (C4-), Electroless Nickel Immersion Gold- (ENIG-), Electroless Nickel Electroless Palladium Immersion Gold- (ENEPIG-) Techniken oder dergleichen ausgebildete Bumps. In dieser Ausführungsform können die elektrischen Verbinder 77/78 ein leitfähiges Material wie Lötmittel, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In dieser Ausführungsform werden die elektrischen Verbinder 77/78 durch anfängliches Ausbilden einer Lotschicht durch so allgemein verwendete Verfahren wie Verdampfen, Galvanisieren, Drucken, Lötübertragung, Kugelplatzierung oder dergleichen ausgebildet. Nachdem eine Lotschicht auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Bump-Form zu formen.
  • In 4 werden die Dies 68 und Dies 88 an der ersten Seite der Komponenten 96 beispielsweise durch Flip-Chip-Bonden über die elektrischen Verbinder 77/78 und Metallsäulen 79 auf den Dies befestigt, um leitfähige Verbindungen 91 auszubilden. Die Metallsäulen 79 können den Metallsäulen 77 ähneln und die Beschreibung wird hier nicht wiederholt. Die Dies 68 und die Dies 88 können auf den elektrischen Verbindern 77/78 unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug angeordnet werden. In einigen Ausführungsformen werden die Metallkappenschichten 78 auf den Metallsäulen 77 (wie in 3 gezeigt), den Metallsäulen 79 der Dies 68 und der Dies 88 oder beiden ausgebildet.
  • Die Dies 88 können durch eine ähnliche Verarbeitung ausgebildet werden, wie oben unter Bezugnahme auf die Dies 68 beschrieben ist. In einigen Ausführungsformen umfassen die Dies 88 eine oder mehrere Speicher-Dies, wie beispielsweise einen Stapel von Speicher-Dies (z. B. DRAM-Dies, SRAM-Dies, High Bandwidth Memory- (HBM-) Dies, Hybrid Memory Cube- (HMC-) Dies oder dergleichen). In den Ausführungsformen des Stapels von Speicher-Dies kann ein Die 88 sowohl Speicher-Dies als auch eine Speichersteuerung umfassen, wie beispielsweise einen Stapel von vier oder acht Speicher-Dies mit einer Speichersteuerung. Zudem können bei einigen Ausführungsformen die Dies 88 eine unterschiedliche Größe (z. B. eine unterschiedliche Höhe und/oder Fläche) haben und in weiteren Ausführungsformen können die Dies 88 die gleiche Größe (z. B. die gleiche Höhe und/oder Fläche) haben.
  • Die Dies 88 umfassen einen Hauptkörper 80, eine Zwischenverbindungsstruktur 84 und Die-Verbinder 86. Der Hauptkörper 80 der Dies 88 kann eine beliebige Anzahl von Dies, Substraten, Transistoren, aktiven Vorrichtungen, passiven Vorrichtungen oder dergleichen umfassen. In einer Ausführungsform kann der Hauptkörper 80 ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator- (SOI-) Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Hauptkörpers 80 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GaInP und/oder GalnAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Der Hauptkörper 80 kann dotiert oder undotiert sein. Vorrichtungen, wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer aktiven Oberfläche ausgebildet sein.
  • Eine Zwischenverbindungsstruktur 84, die eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstruktur(en) aufweist, wird auf der aktiven Oberfläche ausgebildet. Die Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) können elektrische Signale zwischen den Vorrichtungen leiten, wie z. B. durch Verwendung von Durchkontaktierungen und/oder Leiterbahnen, und können auch verschiedene elektrische Vorrichtungen wie Kondensatoren, Widerstände, Induktoren oder dergleichen aufweisen. Die verschiedenen Vorrichtungen und Metallisierungsstrukturen können miteinander verbunden werden, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Leistungsverteilung, Eingabe/Ausgabe-Schaltungen oder dergleichen umfassen. Zusätzlich werden Die-Verbinder 86, wie beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer umfassen), in und/oder auf der Zwischenverbindungsstruktur 84 ausgebildet, um eine externe elektrische Verbindung mit den Schaltungen und Vorrichtungen bereitzustellen. In einigen Ausführungsformen stehen die Die-Verbinder 86 von der Zwischenverbindungsstruktur 84 vor, um eine Säulenstruktur zu bilden, die verwendet werden soll, wenn die Dies 88 an andere Strukturen gebondet werden. Ein Durchschnittsfachmann wird erkennen, dass die obigen Beispiele erläuternden Zwecken dienen. Andere Schaltungen können nach Bedarf für eine gegebene Anwendung verwendet werden.
  • Insbesondere kann eine IMD-Schicht in der Zwischenverbindungsstruktur 64 ausgebildet werden. Die IMD-Schicht kann beispielsweise aus einem low-k-dielektrischen Material, wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymeren, Silizium-Kohlenstoff-Material, Verbindungen davon, Verbundstoffen davon, Kombinationen davon oder dergleichen, durch irgendein geeignetes Verfahren, das in der Technik bekannt ist, wie beispielsweise Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen, ausgebildet werden. Eine Metallisierungsstruktur kann in der IMD-Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der IMD-Schicht abzuscheiden und zu strukturieren, um Teile der IMD-Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der IMD-Schicht zu erzeugen, die den freiliegenden Teilen der IMD-Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus Tantalnitrid, Tantal, Titannitrid, Titan, Kobalt-Wolfram, dergleichen oder einer Kombination davon umfassen, die durch ALD oder dergleichen abgeschieden werden. Das leitfähige Material der Metallisierungsstruktur kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, das durch CVD, PVD oder dergleichen abgeschieden wird. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der IMD-Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMP.
  • Bei den Ausführungsformen, bei denen die Die-Verbinder 66 und 86 von den Zwischenverbindungsstrukturen 64 bzw. 84 vorstehen, können die Metallsäulen 79 von den Dies 68 und 86 weggelassen werden, da die vorstehenden Die-Verbinder 66 und 86 als Säulen für die Metallkappenschichten 78 verwendet werden können.
  • Die leitfähigen Verbindungen 91 verbinden die Schaltungen in den Dies 68 und den Dies 88 durch die Zwischenverbindungsstrukturen 84 bzw. 64 und die Die-Verbinder 86 bzw. 66 elektrisch mit der Umverteilungsstruktur 76 und den TVs 74 in den Komponenten 96.
  • In einigen Ausführungsformen werden die elektrischen Verbinder 77/78 vor dem Bonden der elektrischen Verbinder 77/78 mit einem Flussmittel (nicht gezeigt), wie z.B. einem rückstandfreien Flussmittel, beschichtet. Die elektrischen Verbinder 77/78 können in das Flussmittel eingetaucht werden oder das Flussmittel kann auf die elektrischen Verbinder 77/78 ausgestoßen werden. In einer anderen Ausführungsform kann das Flussmittel auf die elektrischen Verbinder 79/78 aufgebracht werden. In einigen Ausführungsformen können die elektrischen Verbinder 77/78 und/oder 79/78 ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf ausgebildet wird, bevor sie aufgeschmolzen werden, wobei wenigstens ein Teil des Epoxidanteils des Epoxidflussmittels übrig bleibt, nachdem die Dies 68 und die Dies 88 an den Komponenten 96 befestigt wurden. Dieser verbleibende Epoxidanteil kann als Unterfüllung dienen, um die Spannung zu verringern und die Verbindungen zu schützen, die sich aus dem Aufschmelzen der elektrischen Verbinder 77/78/79 ergeben.
  • Das Bonden zwischen den Dies 68 und 88 und den Komponenten 96 kann ein Lötbonden oder ein direktes Metall-Metall- (wie ein Kupfer-Kupfer- oder Zinn-Zinn-) Bonden sein. In einer Ausführungsform werden die Dies 68 und die Dies 88 durch ein Aufschmelzverfahren mit den Komponenten 96 gebondet. Während dieses Aufschmelzverfahrens stehen die elektrischen Verbinder 77/78/79 in Kontakt mit den Die-Verbindern 66 bzw. 86 und den Pads der Umverteilungsstruktur 76, um die Dies 68 und die Dies 88 physisch und elektrisch mit den Komponenten 96 zu verbinden. Nach dem Bondverfahren kann sich an der Grenzfläche der Metallsäulen 77 und 79 und der Metallkappenschichten 78 ein IMC (nicht gezeigt) bilden.
  • In 4 und den nachfolgenden Figuren sind ein erster Gehäusebereich 90 und ein zweiter Gehäusebereich 92 zum Ausbilden eines ersten Gehäuses bzw. eines zweiten Gehäuses gezeigt. Ritzlinienbereiche 94 liegen zwischen benachbarten Gehäusebereichen. Wie in 4 gezeigt, werden ein Die 68 und mehrere Dies 88 in sowohl dem ersten Gehäusebereich 90 als auch dem zweiten Gehäusebereich 92 befestigt.
  • In einigen Ausführungsformen sind die Dies 68 ein System-on-Chip (SOC) oder eine Graphikverarbeitungseinheit (GPU) und die zweiten Dies Speicher-Dies, die von den Dies 68 verwendet werden können. In einer Ausführungsform sind die Dies 88 gestapelte Speicher-Dies. Beispielsweise können die gestapelten Speicher-Dies 88 DDR-Speichermodule mit niedriger Leistung (LP), wie beispielsweise LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule umfassen.
  • In 5 wird ein Unterfüllungsmaterial 100 in die Lücken zwischen den Dies 68, den Dies 88, der Umverteilungsstruktur 76 und um die leitfähigen Verbindungen 91 herum abgegeben. In 5 und den nachfolgenden Figuren werden alle leitfähigen Verbindungen 91 so gezeigt, dass sie eine einzelne Struktur umfassen, aber wie in 4 gezeigt, kann jede der leitfähigen Verbindungen 91 zwei Metallsäulen 77 und 79 mit einer Metallschicht 78 dazwischen aufweisen. Das Unterfüllungsmaterial 100 kann sich entlang der Seitenwand der Dies 68 und der Dies 88 erstrecken. Das Unterfüllungsmaterial 100 kann irgendein geeignetes Material sein, etwa ein Polymer, ein Epoxidharz, eine Formunterfüllung oder dergleichen. Das Unterfüllungsmaterial 100 kann durch ein Kapillarströmungsverfahren ausgebildet werden, nachdem die Dies 68 und 88 befestigt sind, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor die Dies 68 und 88 befestigt sind.
  • In den 6A und 6B werden Dummy-Dies 106 in den Ritzlinienbereichen 94 benachbart zu den Dies 88 mit einer Befestigungsstruktur 104 angeklebt. Die 6A und 6B zeigen zwei Ausführungsformen für die Befestigungsstruktur 104. Die Dummy-Dies 106, die in oder nahe den Ritzlinienbereichen 94 angeordnet sind, können dazu beitragen, eine Durchbiegung während und nach der Vereinzelung der Gehäuse (siehe 14) in die ersten und zweiten Gehäusebereiche 90 und 92 zu verhindern. Eine Möglichkeit, wie die Dummy-Dies 106 beim Verringern der Durchbiegung helfen können, ist, eine Unterstützung des Gehäuses während des eigentlichen Vereinzelungsverfahrens bereitzustellen. Eine andere Möglichkeit, wie die Dummy-Dies 106 eine Durchbiegung verhindern können, besteht darin, die Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) zwischen den Komponenten 96 und dem nachfolgend ausgebildeten Verkapselungsmittel 112 zu verringern (siehe 8), da die Dummy-Dies 106 einen ähnlichen CTE wie die Komponenten 96 haben und sie die in dem Gehäuse nötige Menge an Verkapselungsmittel 112 verringern.
  • Die Dummy-Dies 106 sind an den Komponenten 96 mit der Befestigungsstruktur 104 befestigt. In einigen Ausführungsformen besteht die Befestigungsstruktur 104 aus einem oder mehreren Mikro-Bumps, die die Dummy-Dies 106 an die Komponenten bonden. In einigen Ausführungsformen ist die Befestigungsstruktur 104 ein Klebstoff, der die Dummy-Dies 106 an die Komponenten 96 klebt. Die Dummy-Dies 106 können aus Silizium, einem dielektrischen Material, dergleichen oder einer Kombination davon bestehen. In einigen Ausführungsformen sind die Dummy-Dies 106 tatsächlich defekte aktive Dies, die als Dummy-Dies 106 wiederverwendet worden sind. In einigen Ausführungsformen sind die Dummy-Dies 106 Bulk-Material und umfassen keine aktiven oder passiven Vorrichtungen. In einigen Ausführungsformen sind die oberen Flächen der Dummy-Dies 106 mit den Rückseiten der Dies 68 plan.
  • In 6A ist eine Ausführungsform der Mikro-Bump-Befestigungsstruktur 104 gezeigt. In dieser Ausführungsform sind die Mikro-Bumps 104 auf unteren Flächen der Dummy-Dies 106, oberen Flächen der Komponenten 96 oder beiden ausgebildet. Die Mikro-Bumps 104 können gleichzeitig mit denjenigen Mikro-Bumps ausgebildet werden, die die Dies 68 und 88 bonden (z. B. den elektrischen Verbindern 77 / 77/78). Insbesondere können die Strukturen 104A, 104B und 104C der Befestigungsstruktur 104 die gleichen sein wie die Strukturen 77, 78 bzw. 79 und die Beschreibung dieser Strukturen wird hier nicht wiederholt. Die Mikro-Bumps 104 bonden die Dummy-Dies 106 an die Komponenten 96, wie beispielsweise die Umverteilungsstruktur 76 in der Figur. Die Mikro-Bumps 104 der Dummy-Dies 106 können zusammen mit den elektrischen Verbindern 77/78/79 der Dies 68 und 88 aufgeschmolzen werden. Die Dummy-Dies 106 können auf den Mikro-Bumps 104 angeordnet werden, indem beispielsweise ein Pick-and-Place-Werkzeug verwendet wird. Das Unterfüllungsmaterial 100 kann vor oder nach dem Bonden der Dummy-Dies 106 ausgehärtet werden.
  • In 6B ist eine Ausführungsform der Klebstoff-Befestigungsstruktur 104 gezeigt. Bei dieser Ausführungsform befindet sich der Klebstoff 104 auf Bodenflächen der Dummy-Dies 106 und klebt die Dummy-Dies 106 an die Komponenten 96, wie beispielsweise die Umverteilungsstruktur 76 in der Figur. Der Klebstoff 104 kann ein beliebiger geeigneter Klebstoff, Epoxidharz, Die-Befestigungsfilm (DAF) oder dergleichen sein. Der Klebstoff 104 kann auf eine Bodenfläche der Dummy-Dies 106 oder über der Oberfläche der Umverteilungsstruktur 76 aufgebracht werden. Die Dummy-Dies 106 können an die Umverteilungsstruktur 76 durch den Klebstoff 104 unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug geklebt werden. Das Unterfüllungsmaterial 100 kann vor oder nach dem Ankleben der Dummy-Dies 106 ausgehärtet werden.
  • In 7 werden Abdeckungsstrukturen 110 an die Rückseiten der Dies 88 geklebt. Die Abdeckungsstrukturen 110 verringern die Spannung der Dies 88 signifikant und können die Dies 88 während der nachfolgenden Verarbeitung schützen. In einigen Ausführungsformen umfassen die Dies 88 einen Stapel aus einem oder mehreren Speicher-Dies und die Abdeckungsstrukturen 110 sind dicker als jeder des einen oder der mehreren Speicher-Dies der Dies 88. In einigen Ausführungsformen weisen die Abdeckungsstrukturen 110 eine Dicke auf, die in der Richtung senkrecht zu einer Hauptfläche des Substrats 70 in einem Bereich von ungefähr 50 µm bis ungefähr 200 µm auf, beispielsweise etwa 100 µm.
  • In einigen Ausführungsformen sind die oberen Flächen der Abdeckungsstrukturen 110 plan mit den Rückseiten der Dies 68 und den oberen Flächen der Dies 106. In einigen Ausführungsformen sind die Abdeckungsstrukturen 110 mit einem Klebstoff 108 angeklebt. Die Abdeckungsstrukturen 110 können aus Silizium, einem dielektrischen Material oder dergleichen oder einer Kombination davon bestehen. Die Abdeckungsstrukturen 110 können das gleiche Material wie die Dummy-Dies 106 umfassen. In einigen Ausführungsformen sind die Abdeckungsstrukturen 110 tatsächlich defekte aktive Dies, die als Abdeckungsstrukturen 110 wiederverwendet wurden. In einigen Ausführungsformen sind die Abdeckungsstrukturen 110 Bulk-Material und umfassen keine aktiven oder passiven Vorrichtungen. Der Klebstoff 108 befindet sich auf den unteren Flächen der Abdeckungsstrukturen 110 und klebt die Abdeckungsstrukturen 110 an die Dies 88 an. Der Klebstoff 108 kann irgendein geeigneter Klebstoff, Epoxidharz, DAF oder dergleichen sein. Die Abdeckungsstrukturen 110 können an die Dies 88 durch den Klebstoff 108 geklebt werden, wobei zum Beispiel ein Pick-an-Place-Werkzeug verwendet wird.
  • In 8 wird ein Verkapselungsmittel 112 auf den verschiedenen Komponenten ausgebildet. Das Verkapselungsmittel 112 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden. Ein Aushärtungsschritt wird durchgeführt, um das Verkapselungsmittel 112 auszuhärten, wobei das Aushärten eine thermische Aushärtung, eine Ultraviolett- (UV-) Aushärtung oder dergleichen sein kann. In einigen Ausführungsformen sind die Dies 68, die Dummy-Dies 106 und/oder die Abdeckungsstrukturen 110 in dem Verkapselungsmittel 112 eingebettet und nach dem Aushärten des Verkapselungsmittels 112 kann ein Planarisierungsschritt, wie etwa ein Schleifen, durchgeführt werden, um überschüssige Teile des Verkapselungsmittels 112 zu entfernen, wobei die überschüssigen Teile über den oberen Flächen der Dies 68, der Dummy-Dies 106 und/oder der Abdeckungsstrukturen 110 liegen. Dementsprechend sind die oberen Flächen der Dies 68, der Dummy-Dies 106 und/oder der Abdeckungsstrukturen 110 freiliegend und plan mit einer oberen Fläche des Verkapselungsmittels 112.
  • Die 9 bis 12 zeigen das Ausbilden der zweiten Seite der Komponenten 96. In 9 wird die Struktur von 8 umgedreht, um das Ausbilden der zweiten Seite der Komponenten 96 vorzubereiten. Obwohl nicht gezeigt, kann die Struktur auf einem Träger oder einer Stützstruktur für das Verfahren der 9 bis 12 platziert werden. Wie in 9 gezeigt, weisen das Substrat 70 und die Umverteilungsstruktur 76 der Komponenten 96 in diesem Stadium der Verarbeitung eine kombinierte Dicke T1 in einem Bereich von etwa 750 µm bis etwa 800 µm auf, beispielsweise etwa 775 µm.Die Dummy-Dies 106 (einschließlich der Befestigungsstruktur 104) haben eine Dicke T2 in einem Bereich von ungefähr 750 µm bis ungefähr 800 µm, beispielsweise etwa 760 µm. In einigen Ausführungsformen haben der Die 68 und/oder 88 (einschließlich der leitfähigen Verbindungen 91 und der Abdeckungsstrukturen 110 für die Dies 88) die Dicke T2.
  • In 10 wird ein Ausdünnungsverfahren auf die zweite Seite des Substrats 70 angewendet, um das Substrat 70 auf eine zweite Oberfläche 116 zu verdünnen, bis die TVs 74 freigelegt sind. Das Ausdünnungsverfahren kann ein Ätzverfahren, ein Schleifverfahren, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen haben das Substrat 70 und die Umverteilungsstruktur 76 der Komponenten 96 nach dem Ausdünnungsverfahren eine kombinierte Dicke T3 in einem Bereich von etwa 20 µm bis etwa 180 µm, beispielsweise etwa 100 µm.
  • In 11 wird eine Umverteilungsstruktur auf der zweiten Oberfläche 116 des Substrats 70 ausgebildet und wird verwendet, um die TVs 74 miteinander und/oder mit externen Vorrichtungen elektrisch zu verbinden. Die Umverteilungsstruktur umfasst eine oder mehrere dielektrische Schichten 117 und Metallisierungsstrukturen 118 in der einen oder den mehreren dielektrischen Schichten 117. Die Metallisierungsstrukturen können Durchkontaktierungen und/oder Leiterbahnen umfassen, um die TVs 74 miteinander und/oder mit einer externen Vorrichtung zu verbinden. Die Metallisierungsstrukturen 118 werden manchmal als Umverteilungsleitungen (RDLs) bezeichnet. Die dielektrischen Schichten 117 können Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, low-k-dielektrisches Material, wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymere, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen umfassen. Die dielektrischen Schichten 117 können durch jedes geeignete in der Technik bekannte Verfahren abgeschieden werden, wie Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen. Die Metallisierungsstrukturen 118 können in der dielektrischen Schicht 117 beispielsweise unter Verwendung von Photolithographietechniken zum Abscheiden und Strukturieren eines Photoresistmaterials auf der dielektrischen Schicht 117 ausgebildet werden, um Teile der dielektrischen Schicht 117 freizulegen, die die Metallisierungsstrukturen 118 werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der dielektrischen Schicht 117 zu erzeugen, die den freiliegenden Abschnitten der dielektrischen Schicht 117 entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus TaN, Ta, TiN, Ti, CoW oder dergleichen umfassen, die durch ALD oder dergleichen abgeschieden werden, und das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, die durch CVD, PVD oder dergleichen abgeschieden werden. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der dielektrischen Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMPs.
  • In 12 werden auch elektrische Verbinder 120 auf den Metallisierungsstrukturen 118 ausgebildet und mit den TVs 74 elektrisch verbunden. Die elektrischen Verbinder 120 werden an der oberen Fläche der Umverteilungsstruktur auf den Metallisierungsstrukturen 118 ausgebildet. In einigen Ausführungsformen umfassen die Metallisierungsstrukturen 118 UBMs. In der gezeigten Ausführungsform sind die Pads in Öffnungen der dielektrischen Schichten 117 der Umverteilungsstruktur ausgebildet. In einer weiteren Ausführungsform können sich die Pads (UBMs) durch eine Öffnung einer dielektrischen Schicht 117 der Umverteilungsstruktur und sich zudem über die oberen Fläche der Umverteilungsstruktur erstrecken.
  • Als ein Beispiel zum Ausbilden der Pads wird eine Keimschicht (nicht gezeigt) zumindest in der Öffnung in einer der dielektrischen Schichten 117 der Umverteilungsstruktur ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Fotoresists entspricht den Pads. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Anteile der Keimschicht und des leitfähigen Materials bilden die Pads. In der Ausführungsform, in der die Pads anders ausgebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • In einigen Ausführungsformen sind die elektrischen Verbinder 120 Lötkugeln und/oder Bumps, wie Ball-Grid-Array- (BGA-) Kugeln, C4-Mikro-Bumps, durch ENIG ausgebildete Bumps, durch ENEPIG ausgebildete Bumps oder dergleichen. Die elektrischen Verbinder 120 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen werden die elektrischen Verbinder 120 durch anfängliches Ausbilden einer Lotschicht durch solche üblicherweise verwendeten Verfahren wie Verdampfen, Galvanisieren, Drucken, Lotübertragung, Ballplatzierung oder dergleichen ausgebildet. Nachdem eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. In einer weiteren Ausführungsform sind die elektrischen Verbinder 120 Metallsäulen (wie Kupfersäulen), die durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen wird eine Metallkappenschicht (nicht gezeigt) auf der Oberseite der Metall-Säulenverbinder 120 ausgebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • Die elektrischen Verbinder 120 können verwendet werden, um an eine zusätzliche elektrische Komponente zu bonden, die ein Halbleitersubstrat, ein Gehäusesubstrat, eine Leiterplatte (PCB) oder dergleichen sein kann (siehe 300 in 15).
  • 13 zeigt eine Draufsicht der Gehäusestruktur in 12. 12 ist eine Querschnittsansicht entlang der Linie AA in 13. Wie in 13 gezeigt, liegen die Dummy-Dies 106 entlang der Ritzlinienbereiche 94, die jeden der Verpackungsbereiche 90 und 92 umgeben.
  • In einigen Ausführungsformen sind die Dummy-Dies 106 in den Ritzlinienbereichen 94 befestigt und erstrecken sich nur entlang derjenigen Ritzlinienbereiche 94, die entlang einer ersten Richtung (z. B. der vertikalen Richtung von 13) liegen. In einigen Ausführungsformen können die Gehäusestrukturen mehr als zwei Dies 88 aufweisen (z. B. können sie vier Dies 88 aufweisen) und die Gehäusestrukturen können mehr Dies 122 zwischen benachbarten Dies 88 desselben Bereichs 90 und/oder 92 aufweisen. Die Dummy-Dies 122 ähneln den Dummy-Dies 106 und die Beschreibung wird hier nicht wiederholt.
  • Ferner sind in einigen Ausführungsformen die Dummy-Dies 106 in den Ritzlinienbereichen 94 befestigt und erstrecken sich entlang der Ritzlinienbereiche 94, die entlang einer ersten Richtung und einer zweiten Richtung (z. B. sowohl der vertikalen als auch der horizontalen Richtungen von 13) liegen, und sind auch zwischen benachbarte Dies 88 desselben Bereichs 90 und/oder 92 angeordnet.
  • Obwohl 13 vier Bereiche des Wafers zeigt, um nach der Vereinzelung vier Gehäusestrukturen auszubilden, ist die Offenbarung nicht auf diese Menge an Bereichen und Gehäusestrukturen beschränkt. In weiteren Ausführungsformen kann die Offenbarung mehr oder weniger Bereiche und Gehäusestrukturen umfassen.
  • In 14 werden die Komponenten 96 und die Dummy-Dies 106 zwischen benachbarten Bereichen 90 und 92 entlang der Ritzlinienbereiche 94 vereinzelt, um Komponentengehäuse 200 auszubilden, die unter anderem einen Die 68, eine Komponente 96, Dies 88, Abdeckungsstrukturen 110 und Abschnitte 106' der Dummy-Dies 106 umfassen. Das Vereinzeln kann durch Sägen, Schneiden oder dergleichen erfolgen. Wie oben beschrieben, helfen die Dummy-Dies 106 dabei, die Spannung und die Durchbiegung zu verringern, die während und nach dem Vereinzelungsverfahren verursacht werden.
  • Nach dem Vereinzelungsverfahren haben die verbleibenden Abschnitte 106' der Dummy-Dies 106 Seitenwandflächen, die mit den seitlichen Ausmaßen des Komponentengehäuses 200 bündig sind (siehe z. B. die 14 und 15).
  • 15 zeigt das Befestigen eines Komponentengehäuses 200 auf einem Substrat 300. Elektrische Verbinder 120 werden mit Bondpads des Substrats 300 ausgerichtet und gegen diese gepresst. Die elektrischen Verbinder 120 können aufgeschmolzen werden, um einen Bond zwischen dem Substrat 300 und der Komponente 96 herzustellen. Das Substrat 300 kann ein Gehäusesubstrat umfassen, wie beispielsweise ein Aufbausubstrat, das einen Kern darin aufweist, ein Laminatsubstrat, das eine Mehrzahl von laminierten dielektrischen Filmen aufweist, eine PCB oder dergleichen. Das Substrat 300 kann elektrische Verbinder (nicht gezeigt), wie etwa Lötkugeln, gegenüber dem Komponentengehäuse aufweisen, um zu ermöglichen, dass das Substrat 300 an einer anderen Vorrichtung befestigt wird. Ein Unterfüllungsmaterial (nicht gezeigt) kann zwischen dem Komponentengehäuse 200 und dem Substrat 300 ausgegeben werden und die elektrischen Verbinder 120 umgeben. Das Unterfüllungsmaterial kann ein beliebiges geeignetes Material sein, wie ein Polymer, ein Epoxidharz, eine Formunterfüllung oder dergleichen.
  • Zusätzlich können eine oder mehrere Oberflächenvorrichtungen 140 mit dem Substrat 300 verbunden werden. Die Oberflächenvorrichtungen 140 können verwendet werden, um dem Komponentengehäuse 200 oder dem Gehäuse als Ganzes zusätzliche Funktionalität oder Programmierung zu ermöglichen. In einer Ausführungsform können die Oberflächenvorrichtungen 140 oberflächenmontierte Vorrichtungen (SMDs) oder integrierte passive Vorrichtungen (IPDs) umfassen, die passive Vorrichtungen wie Widerstände, Induktoren, Kondensatoren, Jumper, Kombinationen davon oder dergleichen umfassen, die in Verbindung mit dem Komponentengehäuse 200 oder anderen Teilen des Gehäuses verwendet und mit ihnen verbunden werden sollen. Die Oberflächenvorrichtungen 140 können gemäß verschiedenen Ausführungsformen auf einer ersten Hauptfläche des Substrats 300, einer gegenüberliegenden Hauptfläche des Substrats 300 oder beiden angeordnet werden.
  • 16 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. Die Ausführungsform in 16 ähnelt der Ausführungsform in den 1 bis 15, mit der Ausnahme, dass 16 kein Verkapselungsmittel 112 umfasst. Die Dummy-Dies 106 und die Abdeckungsstrukturen 110 können ausreichende Spannungsreduzierung und Schutz bieten, so dass das Verkapselungsmittel weggelassen werden kann. Einzelheiten dieser Ausführungsform, die gleich oder ähnlich der vorherigen Ausführungsform sind, werden hier nicht wiederholt.
  • 17 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. Die Ausführungsform in 16 ähnelt der Ausführungsform in den 1 bis 15, mit der Ausnahme, dass die 17 eine Abdeckungsstruktur 132 über der gesamten Gehäusestruktur umfasst, die an dem Die 68, den Dies 88 und den Dummy-Dies 106 angeklebt ist. Der Klebstoff 130 und die Abdeckungsstruktur 132 können aus ähnlichen Materialien wie der oben beschriebene Klebstoff und Abdeckungsstruktur in der vorherigen Ausführungsform bestehen. Einzelheiten dieser Ausführungsform, die gleich oder ähnlich der vorherigen Ausführungsform sind, werden hier nicht wiederholt.
  • In 17 ist die Abdeckungsstruktur 132 durch einen Klebstoff 130 an den darunter liegenden Komponenten befestigt. In einigen Ausführungsformen werden die Abdeckungsstrukturen 132 platziert, nachdem das Verkapselungsmittel 112 ausgebildet ist. Obwohl nicht gezeigt, können die Abdeckungsstrukturen 110 auf den Dies 88 vorgesehen sein, wobei die Abdeckungsstruktur 132 über den Abdeckungsstrukturen 110 und den anderen Komponenten des Gehäuses liegt. In einigen Ausführungsformen ist die Abdeckungsstruktur 132 wafergroß und eine Abdeckungsstruktur ist über allen Bereichen des Wafers (z. B. 90, 92 usw.) angeordnet und wird vereinzelt, um einzelne Abdeckungsstrukturen 132 in jedem der Gehäusestrukturbereiche auszubilden. In weiteren Ausführungsformen werden einzelne Abdeckungsstrukturen 132 vor der Vereinzelung über jedem der Bereiche des Wafers (z. B. 90, 92 usw.) angeodnet.
  • 18 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. Die Ausführungsform in 18 ähnelt der Ausführungsform in 17, außer dass 18 kein Verkapselungsmittel 112 umfasst. Die Dummy-Dies 106 und die Abdeckungsstruktur 132 können ausreichende Spannungsreduzierung und Schutz bereitstellen, damit das Verkapselungsmittel weggelassen werden kann. Einzelheiten dieser Ausführungsform, die gleich oder ähnlich der vorherigen Ausführungsform sind, werden hier nicht wiederholt.
  • 19 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. Die Ausführungsform in 19 ähnelt der Ausführungsform in den 1 bis 15, mit der Ausnahme, dass die Gehäusestruktur 500 in 19 Dies 400A und 400B umfasst und keine Dummy-Dies umfasst. Einzelheiten dieser Ausführungsform, die gleich oder ähnlich der vorherigen Ausführungsform sind, werden hier nicht wiederholt.
  • Der Die 400A kann ein Logik-Die sein (z. B. eine Hauptprozessoreinheit, eine Grafikprozessoreinheit, ein System-on-Chip, ein Mikrocontroller usw.), ein Power-Management-Die (z. B. ein integrierter Power-Management-Schaltungs- (PMIC-) Die), ein Hochfrequenz- (HF-) Die, ein Sensor-Die, ein Mikrosystem- (MEMS-) Die, ein Signalverarbeitungs-Die (z. B. ein digitaler Signalverarbeitungs- (DSP-) Die), ein Frontend-Die (z. B. ein analoger Frontend- (AFE-) Die), dergleichen oder eine Kombination davon. Der Die 400A kann einen oder mehrere Logik-Dies umfassen. Der Die 400A kann auf der Komponente 96 ähnlich wie die oben beschriebenen Dies 68 angeordnet und gebondet werden und die Beschreibung wird hier nicht wiederholt.
  • Die Dies 400B können Speicher-Dies sein, wie beispielsweise DRAM-Dies, SRAM -Dies, HBM-Dies High Bandwidth Memory- (HBM-) Dies, Hybrid Memory Cube- (HMC-) Dies oder dergleichen. In einigen Ausführungsformen kann ein Die 400B sowohl Speicher-Dies als auch eine Speichersteuerung wie beispielsweise einen Stapel aus vier oder acht Speicher-Dies mit einer Speichersteuerung umfassen. Die Dies 400B können auf der Komponente 96 ähnlich den oben beschriebenen Dies 88 angeordnet und gebondet werden und die Beschreibung wird hier nicht wiederholt.
  • Ein beispielhafter Die 400B gemäß einigen Ausführungsformen ist detaillierter in 20 gezeigt. Ein Hauptkörper 405 kann eine Mehrzahl von gestapelten Speicher-Dies 408 und einen oberen Die 412 umfassen. Die gestapelten Speicher-Dies 408 können alle identische Dies sein, oder die Speicher-Dies 408 können Dies unterschiedlicher Typen und/oder Strukturen umfassen. Jeder Speicher-Die 408 ist mit einem darüberliegenden Speicher-Die 408 und/oder einem darunterliegenden Speicher-Die 408 durch einen Verbinder 406 verbunden. Die Verbinder 406 können Mikro-Bumps oder andere geeignete Verbinder sein. Die Speicher-Dies 408 können Durchkontaktierungen 410 umfassen, die darunterliegende Verbinder 406 mit darüberliegenden Verbindern 406 verbinden. In einer Ausführungsform haben die Speicher-Dies 408 jeweils eine Dicke T4 in einem Bereich von ungefähr 20 µm bis ungefähr 100 µm, beispielsweise etwa 60 µm.
  • In einigen Ausführungsformen kann der Hauptkörper 405 HBM- (High Bandwidth Memory-) und/oder HMC- (High Memory Cube-) Module umfassen, die einen oder mehrere Speicher-Dies 408 umfassen können, die mit einem Logik-Die 402 verbunden sind. Der Logik-Die 402 kann Durchkontaktierungen 404 umfassen, die ein leitfähiges Merkmal eines Verbindungsbereichs (nicht gezeigt) mit einem darüber liegenden Verbinder 406 und Speicher-Dies 408 verbinden. In einigen Ausführungsformen kann der Logik-Die 402 eine Speichersteuerung sein. Der Verbindungsbereich (nicht gezeigt) kann eine leitfähige Struktur bereitstellen, die eine Pinout-Kontaktstruktur für den Hauptkörper 405 ermöglicht, die sich von der Struktur der leitfähigen Verbindungen 91 unterscheidet, was eine größere Flexibilität bei der Anordnung der leitfähigen Verbindungen 91 ermöglicht. Die leitfähigen Verbindungen 91 können an einer unteren Seite der Dies 400B angeordnet sein und können verwendet werden, um die Dies 400B physisch und elektrisch mit den Komponenten 96 zu verbinden. Die leitfähigen Verbindungen 91 können durch den Verbindungsbereich elektrisch mit dem Logik-Die 402 und/oder den gestapelten Speicher-Dies 408 verbunden sein. Die leitfähigen Verbindungen 91 können unter Verwendung von Verfahren ausgebildet werden, die den oben beschriebenen Verfahren für die leitfähigen Verbindungen 91 gleichen oder ähneln, und die Beschreibung wird hier nicht wiederholt.
  • Der obere Die 412 kann ein ähnlicher Die (in Funktion und Schaltung) wie die Speicher-Dies 408 sein, mit der Ausnahme, dass der obere Die 412 dicker ist als die Speicher-Dies 408. In einigen Ausführungsformen ist der obere Die 412 ein Dummy-Die und ähnelt den oben beschriebenen Abdeckungsstrukturen 110. In einigen Ausführungsformen hat der obere Die 412 eine Dicke T5 in einem Bereich von ungefähr 50 µm bis ungefähr 200 µm, beispielsweise etwa 150 µm. In einigen Ausführungsformen hat der obere Die 412 eine Dicke T5, die größer als etwa 120 µm ist. Es wurde herausgefunden, dass ein oberer Die 412 der Dies 400B mit einer Dicke von mehr als etwa 120 µm den Ertrag der Gehäusestruktur 500 erhöht, ohne dass die Dummy-Dies 106 und die Abdeckungsstrukturen 110 und 132 der vorhergehenden Ausführungsformen erforderlich sind.
  • Wie in 20 gezeigt, kann der Hauptkörper 405 in einem Formmaterial 414 eingekapselt sein. Das Formmaterial 414 kann eine Formmasse, eine Formunterfüllung, ein Epoxid oder ein Harz umfassen.
  • Obwohl 20 einen Die 400B mit Speicher-Dies zeigt, könnte der Logik-Die 400A von 19 eine ähnliche gestapelte Struktur mit einem dickeren oberen Die 412 aufweisen.
  • 21 zeigt eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. Die Ausführungsform in 21 ähnelt der Ausführungsform in den 19 und 20, mit der Ausnahme, dass die Gehäusestruktur in 21 nicht das Verkapselungsmittel 112 umfasst. Einzelheiten dieser Ausführungsform, die gleich oder ähnlich der vorherigen Ausführungsform sind, werden hier nicht wiederholt.
  • Die offenbarten Ausführungsformen umfassen eine Gehäusestruktur mit Dummy-Strukturen benachbart zu aktiven Dies, um die Durchbiegung der Gehäusestruktur zu verringern. Diese Verringerung der Durchbiegung der Gehäusestruktur ermöglicht eine zuverlässigere Gehäusestruktur, indem die Wahrscheinlichkeit von kalten Lötstellen zwischen den aktiven Dies und dem Interposer verringert wird. In einigen Ausführungsformen befinden sich die Dummy-Dies in den Ritzlinienbereichen, und Abdeckungsstrukturen bedecken einige der aktiven Dies, während andere aktive Dies nicht durch Abdeckungsstrukturen bedeckt sind. Die Dummy-Dies können eine bessere Steuerung des Anteils des Verkapselungsmittels ermöglichen und somit die Spannung und die Durchbiegung aufgrund der Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE) verringern. In einigen Ausführungsformen kann das Verkapselungsmittel weggelassen werden, wenn die Dummy-Dies in den Ritzlinienbereichen und/oder die Abdeckungsstrukturen eine ausreichende Unterstützung und einen ausreichenden Schutz für die Gehäusestruktur bereitstellen. In einigen Ausführungsformen sind die aktiven Dies Stapel von einem oder mehreren Dies (Logik-Die-Stapel und/oder Speicher-Die-Stapel), wobei der oberste Die der Die-Stapel dicker ist als die anderen Dies der Die-Stapel. In diesen Ausführungsformen können die Dummy-Dies in den Ritzlinienbereichen und das Verkapselungsmittel weggelassen werden, da dickere obere Dies der Die-Stapel ausreichende Unterstützung und Schutz für die Gehäusestruktur bieten.
  • Eine Ausführungsform ist ein Verfahren, umfassend: Befestigen eines ersten Dies an einer ersten Seite einer ersten Komponente unter Verwendung von ersten elektrischen Verbindern, Befestigen einer ersten Seite eines zweiten Dies an der ersten Seite der ersten Komponente unter Verwendung von zweiten elektrischen Verbindern, Befestigen eines Dummy-Dies an der erste Seite der ersten Komponente in einem Ritzlinienbereich der ersten Komponente, Kleben einer Abdeckungsstruktur an eine zweiten Seite des zweiten Dies und Vereinzeln der ersten Komponente und der Dummy-Dies, um eine Gehäusestruktur auszubilden.
  • Implementierungen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren, wobei die erste Komponente ein dritter Die ist. Das Verfahren ferner umfassend: Befestigen der Gehäusestruktur an einem zweiten Substrat, wobei die erste Komponente zwischen dem ersten und dem zweiten Die und dem zweiten Substrat angeordnet ist. Das Verfahren, wobei das Vereinzeln das Sägen durch die erste Komponente und den Dummy-Die umfasst, um die Gehäusestruktur auszubilden. Das Verfahren, wobei die erste Komponente ein Bulk-Substrat ist, das eine Umverteilungsstruktur umfasst, wobei der erste und der zweite Die an der Umverteilungsstruktur befestigt sind. Das Verfahren, wobei der erste Die einen oder mehrere Logik-Dies aufweist und wobei der zweite Die einen oder mehrere Speicher-Dies aufweist. Das Verfahren ferner umfassend: Ausbilden von Durchkontaktierungen, die sich durch die erste Komponente erstrecken, wobei der erste und der zweite Die elektrisch mit den Durchkontaktierungen verbunden sind; Ausbilden von dritten elektrischen Verbindern auf einer zweiten Seite der ersten Komponente, wobei die zweite Seite der ersten Seite gegenüberliegt, wobei die dritten elektrischen Verbinder elektrisch mit den Durchkontaktierungen verbunden sind; Befestigen der Gehäusestruktur an einem zweiten Substrat unter Verwendung der dritten elektrischen Verbinder; und Bonden einer oberflächenmontierten Vorrichtung (SMD) mit dem zweiten Substrat. Das Verfahren, wobei der Dummy-Die und die Abdeckungsstruktur aus Silizium bestehen.
  • Eine Ausführungsform ist ein Verfahren, umfassend: Bonden eines ersten Dies mit einer ersten Seite einer ersten Struktur unter Verwendung erster elektrischer Verbinder; Bonden eines Speicher-Dies an die erste Seite der ersten Struktur unter Verwendung von zweiten elektrischen Verbindern, wobei der Speicher-Die zu dem ersten Dies benachbart ist; Befestigen eines zweiten Dies an einer Rückseite des Speicher-Dies, wobei der zweite Die eine Dicke aufweist, die größer als eine Dicke des Speicher-Dies ist; und Vereinzeln der ersten Struktur, um eine Gehäusestruktur auszubilden.
  • Implementierungen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren, wobei eine Dicke des zweiten Dies größer oder gleich 120 µm ist. Das Verfahren, wobei das Befestigen des zweiten Dies an die Rückseite des Speicher-Dies das Bonden des zweiten Dies mit der Rückseite des Speicher-Dies umfasst, wobei der zweite Die ein Speicher-Die ist, der elektrisch mit dem Speicher-Die verbunden ist. Das Verfahren, wobei das Befestigen des zweiten Dies an der Rückseite des Speicher-Dies das Ankleben des zweiten Dies an die Rückseite des Speicher-Dies mit einer Klebeschicht umfasst, wobei der zweite Die aus einem Bulk-Material besteht und keine aktiven oder passiven Vorrichtungen aufweist. Das Verfahren, ferner umfassend: Ausbilden einer Unterfüllung zwischen der ersten Seite der ersten Struktur und dem ersten Die und dem Speicher-Die und die ersten elektrischen Verbinder und die zweiten elektrischen Verbinder umgebend; und Verkapseln des ersten Dies und des Speicher-Dies mit einem Verkapselungsmittel, wobei das Verkapselungsmittel angrenzend an Teile der Unterfüllung ist. Das Verfahren, ferner umfassend: Kleben einer Mehrzahl von Dummy-Dies an die erste Seite der ersten Struktur in Ritzlinienbereichen der ersten Struktur, wobei das Vereinzeln der ersten Struktur zum Ausbilden der Mehrzahl von Gehäusestrukturen das Vereinzeln der Mehrzahl von Dummy-Dies umfasst. Das Verfahren, ferner umfassend: vor dem Bonden des ersten Dies mit einer ersten Seite einer ersten Struktur, Ausbilden von Durchkontaktierungen in der ersten Struktur; Ausbilden einer ersten Umverteilungsstruktur auf den Durchkontaktierungen, wobei die erste Umverteilungsstruktur die erste Seite der ersten Struktur ist, wobei die erste Umverteilungsstruktur elektrisch mit den Durchkontaktierungen verbunden ist; Ausdünnen einer zweiten Seite der ersten Struktur, um die Enden der Durchkontaktierungen freizulegen, wobei die zweite Seite der ersten Seite gegenüberliegt; Ausbilden einer zweiten Umverteilungsstruktur auf der zweiten Seite der ersten Struktur, wodurch ein erster Interposer ausgebildet wird, wobei die zweite Umverteilungsstruktur elektrisch mit den freiliegenden Enden der Durchkontaktierungen verbunden ist; Ausbilden von dritten elektrischen Verbindern auf der ersten Umverteilungsstruktur und elektrisch mit dieser verbunden; Bonden der dritten elektrischen Verbinder mit einem ersten Substrat; und Bonden einer oberflächenmontierten Vorrichtung (SMD) mit dem ersten Substrat benachbart zu einem der dritten elektrischen Verbinder.
  • Eine Ausführungsform ist eine Struktur, umfassend: eine erste Seite eines Interposers, die an ein Gehäusesubstrat gebondet ist; aktive Seiten eines ersten Dies und eines zweiten Dies, die mit einer zweiten Seite des Interposers gebondet sind, wobei die zweite Seite der ersten Seite gegenüberliegt; einen Dummy-Die, der an der zweiten Seite des Interposers befestigt ist, wobei der Dummy-Die benachbart zu mindestens dem ersten Die und/oder dem zweiten Die ist; und eine Abdeckungsstruktur, die an die Rückseite des zweiten Dies geklebt ist.
  • Implementierungen können eines oder mehrere der folgenden Merkmale umfassen. Die Struktur, wobei der Dummy-Die aus Silizium besteht. Die Struktur, wobei der zweite Die einen oder mehrere Speicher-Dies umfasst, wobei die Abdeckungsstruktur dicker ist als jeder des einen oder der mehreren Speicher-Dies. Die Struktur, wobei die Abdeckungsstruktur weiter an einer Rückseite des ersten Dies und an einer oberen Fläche des Dies angeklebt ist.

Claims (20)

  1. Verfahren, umfassend: Befestigen eines ersten Dies (68) an einer ersten Seite einer ersten Komponente (96) unter Verwendung von ersten elektrischen Verbindern (91); Befestigen einer ersten Seite eines zweiten Dies (88) an der ersten Seite der ersten Komponente (96) unter Verwendung von zweiten elektrischen Verbindern (78); Befestigen eines Dummy-Dies (106) an der erste Seite der ersten Komponente (96) in einem Ritzlinienbereich (94) der ersten Komponente (96), Kleben einer Abdeckungsstruktur (110) an eine zweite Seite des zweiten Dies (88), aber nicht an den ersten Die; und Vereinzeln der ersten Komponente (96) und des Dummy-Dies (106), um eine Gehäusestruktur (200) auszubilden.
  2. Verfahren nach Anspruch 1, wobei die erste Komponente ein dritter Die ist.
  3. Verfahren nach Anspruch 1 oder 2, weiter umfassend: Befestigen der Gehäusestruktur (200) an einem zweiten Substrat (300), wobei die erste Komponente (96) zwischen dem ersten Die und dem zweiten Die und dem zweiten Substrat angeordnet ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Vereinzeln das Sägen durch die erste Komponente (96) und den Dummy-Die (106) umfasst, um die Gehäusestruktur auszubilden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Komponente ein Bulk-Substrat (70) ist, das eine Umverteilungsstruktur (76) umfasst, wobei der erste Die (68) und der zweite Die (88) an der Umverteilungsstruktur befestigt sind.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Die (68) einen oder mehrere Logik-Dies aufweist und wobei der zweite Die (88) einen oder mehrere Speicher-Dies aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, weiter umfassend: Ausbilden von Durchkontaktierungen (74), die sich durch die erste Komponente (96) erstrecken, wobei der erste Die (68) und der zweite Die (88) elektrisch mit den Durchkontaktierungen verbunden sind, Ausbilden von dritten elektrischen Verbindern (120) auf einer zweiten Seite der ersten Komponente (96), wobei die zweite Seite der ersten Seite entgegengesetzt ist, wobei die dritten elektrischen Verbinder (120) elektrisch mit den Durchkontaktierungen (74) verbunden sind, Befestigen der Gehäusestruktur (200) an einem zweiten Substrat (300) unter Verwendung der dritten elektrischen Verbinder (120); und Bonden einer oberflächenmontierten Vorrichtung (140) mit dem zweiten Substrat.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Dummy-Die (106) und die Abdeckungsstruktur (110; 134) aus Silizium bestehen.
  9. Verfahren, umfassend: Bonden eines ersten Dies (68;440A) mit einer ersten Seite einer ersten Struktur (96) unter Verwendung erster elektrischer Verbinder (78); Bonden eines Speicher-Dies (88; 408s) an die erste Seite der ersten Struktur (96) unter Verwendung von zweiten elektrischen Verbindern (78), wobei der Speicher-Die zu dem ersten Die benachbart ist; Befestigen eines zweiten Dies (110; 412) an einer Rückseite des Speicher-Dies (88; 408s), wobei der zweite Die mit dem Speicher-Die in einem Halbleiter-Stapel fluchtet und eine Dicke aufweist, die größer als eine Dicke des Speicher-Dies ist; und Vereinzeln der ersten Struktur, um eine Gehäusestruktur auszubilden.
  10. Verfahren nach Anspruch 9, wobei eine Dicke des zweiten Dies größer oder gleich 120 µm ist.
  11. Verfahren nach Anspruch 9 oder 10, wobei das Befestigen des zweiten Dies (110; 412) an die Rückseite des Speicher-Dies (88; 408s) das Bonden des zweiten Dies mit der Rückseite des Speicher-Dies umfasst, wobei der zweite Die ein Speicher-Die ist, der elektrisch mit dem Speicher-Die verbunden ist.
  12. Verfahren nach Anspruch 9 oder 10, wobei das Befestigen des zweiten Dies (110; 412) an der Rückseite des Speicher-Dies (88; 408s) das Ankleben des zweiten Dies an die Rückseite des Speicher-Dies mit einer Klebeschicht umfasst, wobei der zweite Die aus einem Bulk-Material besteht und keine aktiven oder passiven Vorrichtungen aufweist.
  13. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 12, ferner umfassend: Ausbilden einer Unterfüllung (100) zwischen der ersten Seite der ersten Struktur und dem ersten Die (68;440A) und dem Speicher-Die (88; 408s) und die ersten elektrischen Verbinder (78) und die zweiten elektrischen Verbinder (78) umgebend; und Verkapseln des ersten Dies und des Speicher-Dies mit einem Verkapselungsmittel (112), wobei das Verkapselungsmittel angrenzend an Teile der Unterfüllung ist.
  14. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 13, ferner umfassend: Kleben einer Mehrzahl von Dummy-Dies (106) an die erste Seite der ersten Struktur (96) in Ritzlinienbereichen der ersten Struktur, wobei das Vereinzeln der ersten Struktur zum Ausbilden der Gehäusestruktur das Vereinzeln der Mehrzahl von Dummy-Dies (106) umfasst.
  15. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 14, ferner umfassend: vor dem Bonden des ersten Dies (68;440A) mit einer ersten Seite einer ersten Struktur (96), Ausbilden von Durchkontaktierungen (74) in der ersten Struktur, Ausbilden einer ersten Umverteilungsstruktur (76) auf den Durchkontaktierungen, wobei die erste Umverteilungsstruktur die erste Seite der ersten Struktur (96) ist, wobei die erste Umverteilungsstruktur (76) elektrisch mit den Durchkontaktierungen (74) verbunden ist; Ausdünnen einer zweiten Seite der ersten Struktur (96), um Enden der Durchkontaktierungen freizulegen, wobei die zweite Seite der ersten Seite entgegengesetzt ist; Ausbilden einer zweiten Umverteilungsstruktur (117, 118) auf der zweiten Seite der ersten Struktur, wodurch ein erster Interposer ausgebildet wird, wobei die zweite Umverteilungsstruktur (117, 118) elektrisch mit den freiliegenden Enden der Durchkontaktierungen (74) verbunden ist; Ausbilden von dritten elektrischen Verbindern (120) auf der ersten Umverteilungsstruktur und elektrisch mit dieser verbunden; Bonden der dritten elektrischen Verbinder (120) mit einem ersten Substrat (300), und Bonden einer oberflächenmontierten Vorrichtung (140) mit dem ersten Substrat benachbart zu einem der dritten elektrischen Verbinder.
  16. Verfahren nach einem der vorhergehenden Ansprüche 9 bis 15, wobei der erste Die einen oder mehrere Logik-Dies umfasst.
  17. Struktur, umfassend: eine erste Seite eines Interposers (96), die an ein Gehäusesubstrat (300) gebondet ist; einen ersten Die 68 und einen zweiten Die 88, wobei aktive Seiten des ersten Dies (68) und des zweiten Dies (88) an eine zweite Seite des Interposers (96) gebondet sind, wobei die zweite Seite der ersten Seite entgegengesetzt ist; einen Dummy-Die (106), der an der zweiten Seite des Interposers (96) befestigt ist, wobei der Dummy-Die benachbart zu mindestens dem ersten Die und/oder dem zweiten Die ist; und eine erste Abdeckungsstruktur (110, 412), die an eine Rückseite des zweiten Dies (88) geklebt ist und mit dem zweiten Die in einem Halbleiter-Stapel fluchtet und eine Dicke aufweist, die größer als eine Dicke des zweiten Dies.
  18. Struktur nach Anspruch 17, wobei der Dummy-Die aus Silizium besteht.
  19. Struktur nach Anspruch 17 oder 18, wobei der zweite Die einen oder mehrere Speicher-Dies umfasst, wobei die erste Abdeckungsstruktur (110, 412) dicker ist als jeder des einen oder der mehreren Speicher-Dies.
  20. Struktur nach einem der vorhergehenden Ansprüche 17 bis 19, wobei eine zweite Abdeckungsstruktur (132) weiter an einer Rückseite des ersten Dies (68) und an einer oberen Fläche der ersten Abdeckstruktur (110, 412) angeklebt ist.
DE102017122831.4A 2016-11-14 2017-10-01 Gehäusestrukturen und Ausbildungsverfahren Active DE102017122831B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662421787P 2016-11-14 2016-11-14
US62/421,787 2016-11-14
US15/712,987 US10153222B2 (en) 2016-11-14 2017-09-22 Package structures and methods of forming the same
US15/712,987 2017-09-22

Publications (2)

Publication Number Publication Date
DE102017122831A1 DE102017122831A1 (de) 2018-05-17
DE102017122831B4 true DE102017122831B4 (de) 2022-12-08

Family

ID=62026842

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017122831.4A Active DE102017122831B4 (de) 2016-11-14 2017-10-01 Gehäusestrukturen und Ausbildungsverfahren

Country Status (1)

Country Link
DE (1) DE102017122831B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538704B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 플렉시블 브리지 다이를 포함한 스택 패키지
US10861799B1 (en) * 2019-05-17 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy die placement without backside chipping
US11469152B2 (en) * 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
KR102713128B1 (ko) * 2019-11-15 2024-10-07 삼성전자주식회사 보강 구조물을 갖는 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20110026232A1 (en) 2009-07-30 2011-02-03 Megica Corporation System-in packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20110026232A1 (en) 2009-07-30 2011-02-03 Megica Corporation System-in packages

Also Published As

Publication number Publication date
DE102017122831A1 (de) 2018-05-17

Similar Documents

Publication Publication Date Title
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102019117027B4 (de) Halbleiter-package und verfahren für dessen bildung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102018130035B4 (de) Package und verfahren
DE102015105855A1 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102010000269A1 (de) Halbleiter-Bauelement
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102018124848B4 (de) Package-Struktur und Verfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021102227B4 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102017122096A1 (de) Gehäusetrukturen und Ausbildungsverfahren
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final