Nothing Special   »   [go: up one dir, main page]

CN115145487A - 用于存储器设备的指令传输方法、存储系统 - Google Patents

用于存储器设备的指令传输方法、存储系统 Download PDF

Info

Publication number
CN115145487A
CN115145487A CN202210779314.0A CN202210779314A CN115145487A CN 115145487 A CN115145487 A CN 115145487A CN 202210779314 A CN202210779314 A CN 202210779314A CN 115145487 A CN115145487 A CN 115145487A
Authority
CN
China
Prior art keywords
instructions
instruction
pool
address
matching template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210779314.0A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Shanghai Co ltd
Original Assignee
Yingren Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Shanghai Co ltd filed Critical Yingren Technology Shanghai Co ltd
Priority to CN202210779314.0A priority Critical patent/CN115145487A/zh
Publication of CN115145487A publication Critical patent/CN115145487A/zh
Priority to US18/344,591 priority patent/US20240004586A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Multimedia (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请提供了一种用于存储器设备的指令传输方法、存储系统。该方法包括：采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查；将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池；对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令；确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。本申请可以节省地址/命令时间消耗，释放更多带宽给数据传输。

Description

用于存储器设备的指令传输方法、存储系统
技术领域
本申请涉及一种存储技术领域，更具体地涉及一种用于存储器设备的指令传输方法、存储系统。
背景技术
闪存接口数据传输速率越来越快，尤其随着ONFI5.0的发布，未来闪存接口数据传输率将达到2400MT/s或更高。
闪存传输接口信号由以下信号组成：
单向传输信号：WE_n，RE_n，RE，CLE，ALE，CE0～CE7(假定为8个CE)
双向传输信号：DQ0～DQ7,DQS_t,DQS_c
随着存储容量需求的增大，单个通道上的闪存数量也在增多，由此带来的命令/地址时间占用(比例)也在增加。
接口数据传输速率加快，主要体现在DATA传输部分时间的缩短(DATA传输带有DQS差分信号的传输)，但命令/地址部分的时间并没有相应地缩短。
命令/地址部分靠WE_n来作为相对应的时钟采样信号，它不是差分信号，因此命令/地址部分的传输速率比数据部分低很多。
发明内容
本申请的目的在于提供一种用于存储器设备的指令传输方法、存储系统，可以节省地址/命令时间消耗，释放更多带宽给数据传输。
本申请公开了一种用于存储器设备的指令传输方法，包括：
采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查；
将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池；
对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令；以及
确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
在一个优选例中，采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令进行分组，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
在一个优选例中，所述指令包括命令和地址，将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池。
在一个优选例中，确定所述第一指令池和/或所述第二指令池不具有可合并广播的指令时，将所述指令立即发送到所述存储器设备。
在一个优选例中，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。
本申请还公开了一种存储系统包括：
多个存储器设备；和
耦合到所述存储器设备的存储控制器，所述存储控制器包括：
筛查模块，其被配置为采用命令匹配模板和地址匹配模板对将所述控制器中待发送到存储器设备的指令流进行筛查；
分组模块，其被配置为将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池；
地址筛查模块，其被配置为对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令；以及
广播判断模块，其被配置为确定所述存储器设备的状态是否满足要求，并且所述第一指令池和/或所述第二指令池是否具有可以合并广播的指令；以及
广播发送模块，其被配置为当所述广播判断模块确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可以合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
在一个优选例中，所述筛查模块采用命令匹配模板和地址匹配模板对控制器发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令发送到所述分组模块，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
在一个优选例中，所述指令包括命令和地址，所述分组模块将不具有地址的指令分组到第一指令池，并且将具有地址的指令分组到第二指令池。
在一个优选例中，还包括：存储器设备状态监测模块，其被配置为对所述存储器设备的状态进行监测。
在一个优选例中，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。
相对于现有技术，本申请至少具有以下有益效果：
本申请可以节省地址/命令时间消耗，释放更多带宽给数据传输。命令/地址部分和地址部分之间的间隔需要大于某一阈值(读操作间隔阈值记为tR，写操作间隔阈值记为tADL)。以广播的形式发送的话，可以节省命令/地址的时间消耗，某些情况下，还可以节省tR和tADL的等待时间，从而降低地址/命令发送带来的额外开销，提高闪存接口总线的数据传输效率。本方案无需软件干预，无需NAND芯片升级支持。并且，通道上CE数量越多，效率提升越明显。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1示出了本申请一实施例中的存储系统的框图。
图2示出了本申请一实施例中的用于存储设备的指令传输的方法的流程图。
图3示出了本申请一实施例中用于存储设备的指令传输的方法的详细流程图。
图4示出了本申请一实施例中指令传输过程的示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本公开提供了用于存储设备的指令传输的装置、系统和方法，用于读取存储在用纠错码(ECC)(例如，Turbo，低密度奇偶校验(LDPC)和极化码等)编码的非易失性存储器(NVM)存储设备中的数据。图1示意性地示出了根据本公开一个实施例中的非易失性存储系统100。非易失性存储系统100可以包括非易失性存储控制器102和非易失性存储设备104。当非易失性存储系统100连接到主机时，非易失性存储系统可以为主机提供数据存储和/或对所存储数据的访问。非易失性存储设备104可以是基于非易失性存储器(NVM)的存储设备，例如，NAND设备。应当注意，非易失性存储系统100可以包括多个非易失性存储设备，并且非易失性存储设备104可以被标示为多个非易失性存储设备的代表。图2示意性地示出了根据本公开一个实施例中的用于存储设备的指令传输的流程图，该方法包括如下步骤：
步骤201，采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查。
在一个实施例中，采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令进行分组，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
步骤202，将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池。在一个实施例中，所述指令包括命令和地址，将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池。
步骤203，对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令。
步骤204，确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
在一个实施例中，确定所述第一指令池和/或所述第二指令池不具有可合并广播的指令时，将所述指令立即发送到所述存储器设备。
在一个实施例中，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。例如，如果是读数据或者写数据或者擦除指令，要等到所要转发的NAND都处于READY状态(完全优化)。当然，在本申请的其他实施例中，也可以只发送给处于READY状态的部分NAND(部分优化)。例如，假设4个通道中仅2个或3个通道上的NAND处于READY状态，本申请可以先发送指令到该2个或3个通道上的NAND。
图3示出了本申请一实施例中用于存储设备的指令传输的方法的详细流程图。首先，初筛会使用命令匹配模板和地址匹配模板以降低后期搜索空间的大小(该步骤是可选的)。命令流经过类型筛选并进行分组。根据命令是否带地址将命令放入不同的命令池中，如果不带地址则放入命令池A，如果带地址则放入命令池B。如果命令不带地址，则不检查地址。如果命令带地址，则进行地址检查。因此，命令池B的广播条件需要加入地址检查。
图4是本申请指令传输过程的一个示例。例如，读操作传输速率为18K(3200MT/s)，数据传输部分时间为5760ns，00-32/30读操作典型花费时间约为100ns，此时如果可以四个CE广播出去，可以提高效率粗略估计为5.2％＝300/5760。
另一方面，通道上的闪存芯片状态会进行收集当通道芯片状态满足要求，同时命令池队列中累积有可以合并广播的命令时，进行命令广播。在命令广播期间，通道上的多块芯片会同时接收到命令以及地址(如果带地址)。
本申请的另一个实施例中还公开了一种存储系统，包括：多个存储器设备；和耦合到所述存储器设备的存储控制器。所述存储控制器包括：筛查模块、分组模块、地址筛查模块、广播判断模块、广播发送模块以及存储器设备状态监测模块。
筛查模块被配置为采用命令匹配模板和地址匹配模板对将所述控制器中待发送到存储器设备的指令流进行筛查。在一个实施例中，所述筛查模块采用命令匹配模板和地址匹配模板对控制器发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令发送到所述分组模块，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
分组模块被配置为将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池。地址筛查模块被配置为对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令。在一个实施例中，所述指令包括命令和地址，所述分组模块将不具有地址的指令分组到第一指令池，并且将具有地址的指令分组到第二指令池。
存储器设备状态监测模块被配置为对所述存储器设备的状态进行监测。广播判断模块被配置为确定所述存储器设备的状态是否满足要求，并且所述第一指令池和/或所述第二指令池是否具有可以合并广播的指令。在一个实施例中，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。广播发送模块被配置为当所述广播判断模块确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可以合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
在本说明书提及的所有文献都被认为是整体性地包括在本说明书的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (10)

1.一种用于存储器设备的指令传输方法，其特征在于，包括：
采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查；
将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池；
对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令；以及
确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
2.根据权利要求1所述的指令传输方法，其特征在于，采用命令匹配模板和地址匹配模板对控制器中待发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令进行分组，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
3.根据权利要求1所述的指令传输方法，其特征在于，所述指令包括命令和地址，将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池。
4.根据权利要求1所述的指令传输方法，其特征在于，确定所述第一指令池和/或所述第二指令池不具有可合并广播的指令时，将所述指令立即发送到所述存储器设备。
5.根据权利要求1所述的指令传输方法，其特征在于，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。
6.一种存储系统，其特征在于，包括：
多个存储器设备；和
耦合到所述存储器设备的存储控制器，所述存储控制器包括：
筛查模块，其被配置为采用命令匹配模板和地址匹配模板对将所述控制器中待发送到存储器设备的指令流进行筛查；
分组模块，其被配置为将不带有地址的指令分组到第一指令池，并且将带有地址的指令分组到第二指令池；
地址筛查模块，其被配置为对所述第二指令池进行地址筛查以确定所述第二指令池中是否具有可合并广播的指令；以及
广播判断模块，其被配置为确定所述存储器设备的状态是否满足要求，并且所述第一指令池和/或所述第二指令池是否具有可以合并广播的指令；以及
广播发送模块，其被配置为当所述广播判断模块确定所述存储器设备的状态满足要求，并且所述第一指令池和/或所述第二指令池具有可以合并广播的指令时，同时将所述指令并行发送到相应的存储器设备。
7.根据权利要求6所述的存储系统，其特征在于，所述筛查模块采用命令匹配模板和地址匹配模板对控制器发送到存储器设备的指令流进行筛查时，判断所述指令流中的指令是否支持广播，将支持广播的指令发送到所述分组模块，并且将不支持广播的指令立即发送到所述存储器设备，其中，所述命令匹配模板和地址匹配模板由软件进行配置。
8.根据权利要求6所述的存储系统，其特征在于，所述指令包括命令和地址，所述分组模块将不具有地址的指令分组到第一指令池，并且将具有地址的指令分组到第二指令池。
9.根据权利要求6所述的存储系统，其特征在于，还包括：存储器设备状态监测模块，其被配置为对所述存储器设备的状态进行监测。
10.根据权利要求6所述的存储系统，其特征在于，所述存储器设备的状态满足要求包括：所述存储器设备全部或部分处于准备状态或空闲状态。
CN202210779314.0A 2022-07-01 2022-07-01 用于存储器设备的指令传输方法、存储系统 Pending CN115145487A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210779314.0A CN115145487A (zh) 2022-07-01 2022-07-01 用于存储器设备的指令传输方法、存储系统
US18/344,591 US20240004586A1 (en) 2022-07-01 2023-06-29 Method for instruction transmission for memory devices and storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210779314.0A CN115145487A (zh) 2022-07-01 2022-07-01 用于存储器设备的指令传输方法、存储系统

Publications (1)

Publication Number Publication Date
CN115145487A true CN115145487A (zh) 2022-10-04

Family

ID=83409280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210779314.0A Pending CN115145487A (zh) 2022-07-01 2022-07-01 用于存储器设备的指令传输方法、存储系统

Country Status (2)

Country Link
US (1) US20240004586A1 (zh)
CN (1) CN115145487A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US9594675B2 (en) * 2009-12-31 2017-03-14 Nvidia Corporation Virtualization of chip enables
US9189385B2 (en) * 2010-03-22 2015-11-17 Seagate Technology Llc Scalable data structures for control and management of non-volatile storage
US9003104B2 (en) * 2011-02-15 2015-04-07 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for a file-level cache
US9076528B2 (en) * 2011-05-31 2015-07-07 Micron Technology, Inc. Apparatus including memory management control circuitry and related methods for allocation of a write block cluster
US9543019B2 (en) * 2012-12-11 2017-01-10 Intel Corporation Error corrected pre-read for upper page write in a multi-level cell memory
US9236136B2 (en) * 2012-12-14 2016-01-12 Intel Corporation Lower page read for multi-level cell memory
TWI553642B (zh) * 2013-12-12 2016-10-11 慧榮科技股份有限公司 資料存取命令執行方法以及使用該方法的快閃記憶體裝置
US9396065B2 (en) * 2014-06-25 2016-07-19 Intel Corporation Extensible memory hub
US10459855B2 (en) * 2016-07-01 2019-10-29 Intel Corporation Load reduced nonvolatile memory interface
CN108156823B (zh) * 2016-08-31 2020-04-14 华为技术有限公司 一种闪存介质的访问方法及控制器
US10108567B2 (en) * 2016-12-22 2018-10-23 Integrated Device Technology, Inc. Memory channel selection control
JP6709180B2 (ja) * 2017-02-28 2020-06-10 キオクシア株式会社 メモリシステムおよび制御方法
US10339343B2 (en) * 2017-06-06 2019-07-02 Western Digital Technologies, Inc. Storage system and method for improved generation and storage of data protection information
US10481014B2 (en) * 2017-06-15 2019-11-19 Micron Technology, Inc. Adaptive throttling
US20210064278A1 (en) * 2019-08-27 2021-03-04 Micron Technology, Inc. Managing attributes of memory components
US11132292B2 (en) * 2019-12-10 2021-09-28 Micron Technology, Inc. Active input/output expander of a memory sub-system
US20210294407A1 (en) * 2020-03-17 2021-09-23 Micron Technology, Inc. Setting a power mode based on a workload level in a memory sub-system

Also Published As

Publication number Publication date
US20240004586A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US9093132B2 (en) Nonvolatile memory device, memory system and controller operating method
US8504784B2 (en) Scheduling methods of phased garbage collection and housekeeping operations in a flash memory system
JP5547741B2 (ja) データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
US8473811B2 (en) Multi-chip memory system and related data transfer method
US10552047B2 (en) Memory system
US20090006720A1 (en) Scheduling phased garbage collection and house keeping operations in a flash memory system
US20140122786A1 (en) Flash memory controller
CN112596681B (zh) 一种重读命令处理方法、闪存控制器及固态硬盘
EP2160686B1 (en) Phased garbage collection and house keeping operations in a flash memory system
CN101165659A (zh) 用于在存储装置中再分配可寻址空间的方法和设备
US20110078365A1 (en) Data access method of a memory device
CN115687228B (zh) 一种基于PCIe总线的星载固态存储系统及方法
CN115080472B (zh) 支持非确定性命令的存储器子系统
CN107544752B (zh) 操作电子系统的方法及操作存储装置的方法
US20130067142A1 (en) Flash memory storage device and method of judging problem storage regions thereof
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
CN109426442B (zh) 数据存储装置及其操作方法
CN103019969A (zh) 闪存储存装置及其不良储存区域的判定方法
US9971546B2 (en) Methods for scheduling read and write commands and apparatuses using the same
CN109426627B (zh) 数据存储装置及其操作方法
KR20190019721A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN115145487A (zh) 用于存储器设备的指令传输方法、存储系统
US20200286576A1 (en) Memory apparatus and data read method
US20110167209A1 (en) Memory controller, nonvolatile storage device, accessing device, and nonvolatile storage system
US8448017B2 (en) Memory apparatus, memory controlling method and program

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 601-606, No. 40, Lane 565, Shengxia Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 (nominal floor 6, actual floor 5)

Applicant after: Yingren Technology Co.,Ltd.

Address before: 201210 rooms 601, 602, 603, 604, 605 and 606, No. 40, Lane 565, shengxia Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai (6 floors of nominal floor, 5 floors of actual floor)

Applicant before: Yingren Technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information