CN103019969A - 闪存储存装置及其不良储存区域的判定方法 - Google Patents
闪存储存装置及其不良储存区域的判定方法 Download PDFInfo
- Publication number
- CN103019969A CN103019969A CN 201110289290 CN201110289290A CN103019969A CN 103019969 A CN103019969 A CN 103019969A CN 201110289290 CN201110289290 CN 201110289290 CN 201110289290 A CN201110289290 A CN 201110289290A CN 103019969 A CN103019969 A CN 103019969A
- Authority
- CN
- China
- Prior art keywords
- paging
- write
- time
- storage area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种适用于闪存储存装置的不良储存区域的判定方法,包括下列步骤:首先,对闪存芯片下达写入指令,以将写入数据写入指定储存分页;当闪存芯片开始对指定储存分页写入数据时,取得第一时间;当闪存芯片完成指定储存分页的数据写入时,取得第二时间;根据第一时间及第二时间,计算出写入时间;假如写入时间不符合标准值,将指定储存分页标记为不良储存区域,并将写入数据复制至备用分页;最后,更新映射表。这种不良储存区域的判定方法通过在写入周期及时淘汰不良储存区域,可以有效地提升闪存储存装置的可靠度。
Description
技术领域
本发明涉及一种闪存储存装置,特别是一种闪存储存装置的不良储存区域的判定方法。
背景技术
闪存是一种非挥发性内存,其具备高储存密度、低耗电特性、有效的存取效率及合理价格成本等优点。闪存中又以NAND(与非门)型闪存为主流,常应用于记忆卡、U盘、固态磁盘驱动器等装置,以及构成电子装置的内存系统。
由于记录在闪存记忆单元内的数据信号会随着时间而减弱,而导致写入数据的可靠度逐渐降低,因此闪存储存装置对此而建置错误修正码(ECC,Error Correction Code)机制,以检测与修正数据的错误码。数据写入周期中,错误修正码模块根据数据内容编码而产生错误修正码,连同数据一并存入分页的冗余区域。当由分页读取出数据时,错误修正码模块再根据现有数据内容编码产生另一组错误码,与旧有的错误修正码比对,以过滤出数据的错误码并加以修正。
然而,错误修正码模块的除错能力有限,假如数据的错误码数量超出除错极限,则无法将全部的错误数据修正。现有技术中,为了确保数据校正的可靠度,通常会使错误修正码的除错能力高于数据的错误码数量。通过对数据的错误码数量设定限制值,将分页数据的错误码数量高于限制值的储存区域判定为不良而及时淘汰。具体来说,读取周期中,当判断出数据的错误码数量超出限制值时,储存装置便将读取的分页或此分页所属的区块判定为不良储存区域,在分页或区块的特定位置标记区块毁损,并将经过修正的数据复制至内存的其他实体位置,以终结不良储存区域的使用。
但上述的不良储存区域的判定模式可能存在下述问题:由于储存区域的优劣判定仅在读取周期执行,假如分页在写入数据前,其储存能力已偏低,在数据写入后,势将导致内部数据的错误量攀升。后续读取不良分页的数据时,数据错误码数量极可能超出储存装置的除错极限,而导致错误数据无法还原为正确数据。
发明内容
因此,本发明的实施例在于提供一种闪存储存装置及其不良储存区域的判定方法,其通过判断闪存芯片的指定储存分页的数据写入时间是否符合标准值,并在写入时间不符合标准值时,将指定储存分页标记为不良储存区域,并将所述写入数据复制至备用分页。
根据本发明的一种实施例,提供一种不良储存区域的判定方法,适用于闪存储存装置。所述的闪存储存装置包括具有若干个区块的闪存芯片,所述区块分别包括若干个分页。所述的不良储存区域的判定方法包括下列步骤:首先,对闪存芯片下达写入指令,以将写入数据写入指定储存分页;其次,当闪存芯片开始将写入数据写入指定储存分页时,取得第一时间;其后,当闪存芯片完成将写入数据写入指定储存分页时,取得第二时间;其后,根据第一时间及第二时间,计算出写入时间;其后,判断写入时间是否符合标准值;假如写入时间不符合标准值,将指定储存分页标记为不良储存区域,并将写入数据复制至备用分页;最后,根据指定储存分页被标记为不良储存区域及写入数据的备份信息,更新映射表。
根据本发明的另一种实施例,提供一种闪存储存装置,包括闪存芯片及内存控制器。闪存芯片包括若干个区块,每一区块包括若干个分页;闪存芯片具有用以输出状态信号的状态输出端,当闪存芯片为待命状态时,状态信号的准位为第一逻辑值,当闪存芯片为工作状态时,状态信号的准位为第二逻辑值。内存控制器用于对闪存芯片作访问控制。当内存控制器对闪存芯片下达写入指令,以将写入数据写入指定储存分页时,内存控制器于状态信号由第一逻辑值转换为第二逻辑值时,取得第一时间,并于状态信号由第二逻辑值转换为第一逻辑值时,取得第二时间。内存控制器根据第一时间及第二时间,计算出写入时间,并判断写入时间是否符合标准值,当写入时间不符合标准值时,内存控制器控制闪存芯片将指定储存分页标记为不良储存区域,并将写入数据复制至备用分页,再根据指定储存分页被标记为不良储存区域及写入数据的备份信息,更新映射表。
因此,本发明的有益效果是:所述的闪存储存装置及其不良储存区域的判定方法可在闪存芯片的写入周期中,及时淘汰不良储存区域,而可防止误将数据写入不良储存区域。本发明适用于结合读取周期的错误修正码技术,共同过滤不良储存区域,以促使闪存储存装置的可靠度有效提升。
以上的概述与接下来的详细说明及附图,都是为了能进一步说明本发明为达成预定目的所采取的方式、手段及功效。而有关本发明的其他目的及优点,将在后续的说明及附图中加以阐述。
附图说明
图1为本发明的闪存储存装置的一具体实施例的功能方块图。
图2为本发明的闪存储存装置的另一具体实施例的功能方块图。
图3为本发明的闪存芯片状态信号的一具体实施例的一时序示意图。
图4为本发明的内存控制器的控制模块的一具体实施例的功能方块图。
图5为本发明的不良储存区域的判定方法的一具体实施例的步骤流程图。
图6为本发明的不良储存区域的判定方法的另一具体实施例的步骤流程图。
图7为本发明不良储存区域的判定方法的再一具体实施例的步骤流程图。
元件符号说明
10闪存储存装置
11内存控制器
111控制模块
1111状态信号接收单元
1113监测单元
1115计时单元
1117计算单元
1119判定单元
113数据缓冲区
115错误码修正模块
13、13-1~13-N闪存芯片
131储存区
1311页缓冲器
1312-1~1312-M区块
13121-1~13121-K分页
1331数据传输接口
1333控制信号接收端
1335状态输出端
R/B状态信号
tPROG写入时间
t时间轴
T1第一时间
T2第二时间
S101~S361各个步骤流程
具体实施方式
本发明闪存储存装置的不良储存区域的判定方法,主要特点为透过监控闪存芯片的数据写入周期,判别储存区域的储存能力,进而提早发现并淘汰不良储存区域。
〔实施例一〕
首先,请参阅图1,图1为本发明的闪存储存装置的一具体实施例的功能方块图。如图1所示,闪存储存装置(以下简称储存装置)10包括有内存控制器11及若干个闪存芯片13-1、...、13-N,其中闪存芯片13-1、...、13-N为由NAND型闪存所构成的数据储存区,内存控制器11耦接于主机80及闪存芯片13-1、...、13-N之间。内存控制器11用于接受主机80的存取要求,进而对闪存芯片13-1、...、13-N作访问控制,将数据写入闪存芯片13-1、...、13-N,或由闪存芯片13-1、...、13-N读取出数据。
所述的储存装置10可为独立的数据储存装置,例如:记忆卡、U盘、固态磁盘驱动器等装置,或为手机、音频播放器、影音装置等各类型电子装置的内存系统。例如在一具体实施例中,主机80与储存装置10为两组独立装置,例如:主机80为计算机系统,而储存装置10为连接于计算机系统的数据储存装置。而在另一具体实施例中,主机80与储存装置10为单一电子装置,主机80为电子装置的中央处理单元,而储存装置10为内存系统。
请参阅图2,图2为本发明的闪存储存装置另一具体实施例的功能方块图,本实施例的图例是将储存装置10简化为单一闪存芯片13,以便详述内存控制器11及闪存芯片13的架构。如图2所示,内存控制器11包括控制模块111、数据缓冲区113及错误修正码模块115。闪存芯片13包括储存区131、数据传输接口1331、控制信号接收端1333及状态输出端1335。
内存控制器11中,控制模块111根据外部主机的要求,对闪存芯片13下达写入指令、读取指令或抹除指令,以及控制内存控制器11内部其他功能模块的运作。数据缓冲区113为主机及闪存芯片13相互传输数据期间的数据暂存区。错误修正码模块115用于接受控制模块111的控制,对数据缓冲区113的暂存数据进行错误修正码的编码及译码。
附带说明是,储存装置10是以映射表(Mapping Table)记录数据的逻辑位置与实体位置的对应关系,所述的映射表可储存于内存控制器11的程序内存,或储存于闪存芯片13的储存区131,系统启动后,控制模块111可对映射表数据作存取。进而,主机要求读取数据时,控制模块111根据要求读取的逻辑地址对应出实体地址,组成读取指令,下达至闪存芯片13;主机要求写入数据时,控制模块111对数据配置实体地址,组成写入指令,并根据写入数据的逻辑地址与实体地址的对应关系,更新映射表。
请再参阅图2,闪存芯片13中,储存区131为数据储存的实体位置。储存区131包括页缓冲器1311及若干个区块1312-1、...、1312-N,每一区块具有若干个分页,例如:区块1312-1具有分页13121-1、...、13121-N。NAND型闪存芯片一般包括4096个区块,每一区块又包括256个分页。闪存芯片13以分页作为数据读写的单位。页缓冲器1311用于暂存数据,当内存控制器11对闪存芯片13的分页写入数据时,将数据先传送至页缓冲器1311暂存,闪存芯片13再将页缓冲区1311内的数据写入指令所指向的分页。
数据传输接口1331耦接于数据缓冲区113及储存区131之间,用以双向传输数据。控制信号接收端1333耦接于控制模块111及储存区131之间,用于接收控制模块111所下达的写入指令及读取指令等控制信号,从而控制储存区131的运作。状态输出端1335耦接于控制模块111及储存区131之间,状态输出端1335用于输出状态信号R/B至内存控制器11。
以下对状态信号R/B作具体说明。状态信号R/B用于指示闪存芯片13的实时状态。当闪存芯片13未对储存区131执行分页存取或区块抹除等动作时,则其处于待命状态,闪存芯片13控制状态信号R/B的信号准位为第一逻辑值。反之,当闪存芯片13接受内存控制器11的控制,对储存区131执行分页存取或区块抹除时,闪存芯片13则为工作状态,闪存芯片13控制状态信号R/B的信号准位为第二逻辑值。所述的第一逻辑值可为高准位或低准位,而第二逻辑值为第一逻辑值的相反值。
一般闪存芯片均设有R/B(或RY/BY)接脚,其功能对应前述的状态输出端1335,通过控制接脚输出信号的逻辑值,呈现芯片状态。
请先参阅图3,图3为所述的状态信号一具体实施例的时序图,其显示闪存芯片13执行分页写入时,状态信号R/B的信号准位变化。如图3所示,状态信号R/B为高准位则指示闪存芯片13为待命状态,当状态信号R/B的信号准位由高准位转变为低准位代表开始执行分页写入,当状态信号R/B的信号准位由低准位转变为高准位则指示分页写入结束。
如图3所示,分页的写入时间tPROG即为状态信号R/B输出低准位信号的时间长度,可由状态信号R/B由高准位转变为低准位的第一时间T1,及由低准位转变为高准位的第二时间T2加以计算获得。分页的写入时间与其储存质量相关,具正常储存功能的分页的写入时间会低于一标准值,此标准值随内存种类而异。一般闪存芯片的后段制程会测试所有分页的写入时间,以检出写入时间超出限制值的失效分页。
前述检测机制仅应用于闪存芯片的制程阶段,目前闪存的不良储存区域的提早淘汰机制(early retirement)仅根据数据读取周期的错误码数量判定不良储存区域,本发明的技术方案使闪存储存装置具备监测分页写入时间功能,并据此判定储存区域质量,使闪存的不良储存区域的提早淘汰机制更为完备。
以下开始说明本发明技术方案的主要机制。请再参阅图2,当内存控制器11收到主机的数据写入要求后,内存控制器11将对写入数据配置实体地址,再组成写入指令下达至闪存芯片13,以通过写入指令控制闪存芯片13将写入数据写入指定储存分页。写入数据将储存于内存控制器11的数据缓冲区113,经由错误修正码模块115编入错误修正码后,经由数据传输接口1331传送至储存区131的页缓冲器1311。其后,当内存控制器11侦测到状态信号R/B由第一逻辑值转换为第二逻辑值时,即取得此信号准位变换的时间为第一时间,并在侦测到状态信号R/B由第二逻辑值转换为第一逻辑值时,取得信号准位变换的时间为第二时间。随后,内存控制器11根据第一时间及第二时间,计算出写入时间,并判断写入时间是否符合标准值,假如写入时间不符合标准值,内存控制器11控制闪存芯片13将指定储存分页标记为不良储存区域,或连带将此指定储存分页所属的区块标记为不良储存区域。其后,内存控制器11将配置另一冗余的备用分页,控制闪存芯片13将写入数据复制至备用分页,再根据指定储存分页或其所属区块被标记为不良储存区域及写入数据的备份信息,更新映射表。
储存装置10通过数据写入周期判别分页的数据储存能力,防止将数据写入不良储存区域,并及时终结对不良储存区域的使用,将可提升数据储存的可靠度。
前述的数据写入周期监控机制通过内存控制器11的控制模块111予以实现。请参阅图4,该图为内存控制器的控制模块一具体实施例的功能方块图。如图4所示,控制模块111包括状态信号接收单元1111、监测单元1113、计时单元1115、计算单元1117及判定单元1119。
状态信号接收单元1111耦接于闪存芯片13的状态输出端1335,用于接收状态信号R/B。监测单元1113耦接于状态信号接收单元1111,用于监测状态信号R/B的信号准位变化。当监测单元1113侦测到状态信号R/B由第一逻辑值转换为第二逻辑值时,启动计时单元1115以取得信号准位变换的时间为第一时间。当监测单元1113侦测到状态信号R/B由第二逻辑值转换回第一逻辑值时,再启动计时单元1115以取得信号准位变换的时间为第二时间。计算单元1117耦接于计时单元1115,用于接收该计时单元1115所取得的第一时间及第二时间,进而根据第一时间及第二时间,计算出其差值,此差值即为写入时间。判定单元1119耦接于计算单元1117,用于接收计算单元1117所计算出的写入时间,并判断写入时间是否符合标准值。当判定单元1119判断出写入时间不符合标准值时,即判定写入指令所指向的指定储存分页为不良储存区域。
在实际生产实施时,可根据前述功能单元个别及关连的运作流程,建构韧体及设定标准值等参数,嵌入内存控制器11,以实现写入周期的储存区域质量判别。特别说明的是,所述的标准值可根据内存的种类加以设定。再者,假如闪存芯片具有多种内存,则可对应设置多组标准值,根据写入分页的内存类型,存取对应的标准值与写入时间作比较。
下面继续对不良储存区域的管理进一步说明。请同时参阅图2及图4,控制模块111根据判定单元1119的判断结果,对闪存芯片13作进一步控管。当判定单元1119判定指定储存分页不良时,控制模块111将组成控制信号传送至闪存芯片13,以控制闪存芯片13将指定储存分页或其所属区块标记为不良储存区域。也就是,对不良的指定储存分页或区块的特定位置写入指示码,标示此分页或区块毁损。
请参阅图5,本发明的不良储存区域的判定方法的一具体实施例的步骤流程图,图中显示写入周期的不良储存区域判定。其中相关之系统架构请同时参阅图2。如图5所示,此方法包括下列步骤:
首先,内存控制器11根据外部主机的数据写入要求,对闪存芯片13下达写入指令,以将写入数据写入指定储存分页。内存控制器11将暂存于数据缓冲区113的写入数据传送至闪存芯片13的页缓冲器1311暂存(步骤S101)。
其次,当控制模块111侦测到状态信号R/B由第一逻辑值转变为第二逻辑值时,判定闪存芯片13开始将写入数据写入指定储存分页,即取得信号准位转换的时间为第一时间(步骤S103)。
其后,控制模块111持续监测状态信号R/B。当控制模块111侦测到状态信号R/B由第二逻辑值转换回第一逻辑值时,判定闪存芯片13完成对指定储存分页的数据写入,即取得信号准位转换的时间为第二时间(步骤S105)。
其后,控制模块111根据第一时间与第二时间,以计算出写入时间,也就是计算出第一时间及第二时间的差值,并将差值定义为写入时间(步骤S107)。
其后,控制模块111判断写入时间是否符合标准值(步骤S109)。假如控制模块111判定写入时间不符合标准值,内存控制器11控制闪存芯片13将指定储存分页标记为不良储存区域,并且内存控制器11配置另一备用分页,控制闪存芯片13将原始的写入数据复制至备用分页(步骤S111)。
最后,控制模块111根据指定储存分页被标记为不良储存区域及写入数据储存于备用分页的信息,更新映射表(步骤S113)。
接着,请参阅图6,本发明的不良储存区域的判定方法的另一具体实施例的步骤流程图,图中显示读取周期的不良储存区域判定。其中相关的系统架构请同时参阅图2。如图6所示,此方法包括下列步骤:
首先,内存控制器11根据主机的数据读取要求,对闪存芯片13下达读取指令,以由指定读取分页读取出储存数据。闪存芯片13响应读取指令,将指定读取分页的储存数据传送至数据缓冲区113暂存(步骤S201)。
其后,内存控制器11以错误修正码模块115对暂存于数据缓冲区113内的储存数据执行错误码检测,以累计储存数据的错误码数量(步骤S203)。错误修正码模块115并对储存数据执行错误码修正(步骤S205)。
其后,控制模块111判断储存数据的错误码数量是否超出限制值(步骤S207)。当储存数据的错误码超出限制值时,控制模块111判定指定读取分页为不良,进而对闪存芯片13下达控制信号,以将指定读取分页标记为不良储存区域。控制模块111进一步配置冗余的备用分页,并对闪存芯片13下达写入指令,将暂存于数据缓冲区113中已经过修正的储存数据备份至闪存芯片13的备用分页(步骤S209)。
最后,控制模块111根据指定读取分页被标记为不良储存区域及修正的储存数据备份于备用分页的信息,更新映射表(步骤S211)。
继续请参阅图7,该图为本发明不良储存区域的判定方法的再一具体实施例的步骤流程图,图中显示结合写入周期及读取周期的步骤细节。如图7所示,此方法包括下列步骤:
首先,储存装置10基于主机的数据存取要求,启动不良储存区域的判定流程(步骤S301)。其次,内存控制器11判断对闪存芯片13的分页存取是否为数据写入(步骤S303)。假如步骤S303的判断结果为是,内存控制器11对闪存芯片13下达写入指令(步骤S311)。其后通过监测状态信号R/B,判断闪存芯片13是否开始将写入数据写入指定储存分页(步骤S313)。
假如步骤S313的判断结果为是,内存控制器11的控制模块111即取得第一时间(步骤S315)。其后,内存控制器11持续监测状态信号R/B,以判断闪存芯片13是否完成数据写入(步骤S317)。
假如步骤S317的判断结果为是,内存控制器11即取得第二时间(步骤S319)。控制模块111随后根据第一时间及第二时间,计算出写入时间(步骤S321),再判断写入时间是否符合标准值(步骤S323)。假如步骤S323的判断结果为是,即结束不良储存区域的判定流程(步骤S361)。假如步骤S323的判断结果为否,闪存控制器11控制闪存芯片13将指定写入分页标记为不良储存区域,并将原始写入数据复制至备用分页(步骤S325)。其后闪存控制器11更新映射表(步骤S327)。其后即结束流程(步骤S361)。
另一方面,假如步骤S303的判断结果为否,分页存取为数据读取,内存控制器11对闪存芯片13下达读取指令(步骤S341)。其后,闪存芯片13由指定读取分页读取出储存数据传送至内存控制器11(步骤S343)。其后,内存控制器11控制错误修正码模块115对储存数据执行错误码检测,以累计错误码数量(步骤S345)。错误修正码模块115并修正储存数据的错误码(步骤S347)。其后,内存控制器11判断储存数据的错误码是否超出限制值(步骤S349)。假如步骤S349的判断结果为否,即结束流程(步骤S361)。
假如步骤S349的判断结果为是,指定读取分页被判定为不良,内存控制器11控制闪存芯片13将指定读取分页标记为不良储存区域,并将经过修正的储存数据复制至备用分页(步骤S351)。其后闪存控制器11更新映射表(步骤S353)。最后结束流程(步骤S361)。
前述不良储存区域的判定方法可广泛应用于所有具备闪存的装置、系统或设备,以提早发现并淘汰闪存的不良储存区域。实际实施时,较佳方法是根据本案所揭示的方法建构内存控制器的韧体,以利用内存控制器的资源来完成各个功能步骤。然而,对于本领域普通技术人员而言,除了以上所提出的实施方式之外,当然包括其他的实施方式,因此,不应以本实施例揭露内容来限定本案的发明范围。
〔实施例的可能功效〕
根据本发明实施例,上述闪存储存装置及其不良储存区域的判定方法可在闪存芯片的写入周期,及时判定写入分页是否为不良储存区域,以防止将数据误写于不良储存区域。本案结合读取周期以错误修正码判定不良储存区域的技术,将可确实过滤出不良储存区域并予以淘汰,以确保储存数据的正确性,使闪存的不良储存区域的提早淘汰机制更为完备,从而提升闪存储存装置的可靠度。
以上所述仅为本发明之实施例,其并非用以局限本发明之专利范围。
Claims (10)
1.一种不良储存区域的判定方法,适用于闪存储存装置,所述闪存储存装置包括一具有若干个区块的闪存芯片,所述区块分别包括若干个分页,其特征在于:所述不良储存区域的判定方法包括下列步骤:
对所述闪存芯片下达一写入指令,以将一写入数据写入所述分页中一指定储存分页;
当所述闪存芯片开始将所述写入数据写入所述指定储存分页时,取得一第一时间;
当所述闪存芯片完成将所述写入数据写入所述指定储存分页时,取得一第二时间;
根据所述第一时间及第二时间,计算出一写入时间;
判断所述写入时间是否符合一标准值;
假如所述写入时间不符合所述标准值,将所述指定储存分页标记为不良储存区域,并将所述写入数据复制至一备用分页;及
根据所述指定储存分页被标记为不良储存区域及所述写入数据的备份信息,更新一映射表。
2.根据权利要求1所述的不良储存区域的判定方法,其特征在于:当所述写入时间不符合所述标准值时,将所述指定储存分页所属的区块标记为不良储存区域。
3.根据权利要求1所述的不良储存区域的判定方法,其特征在于:所述闪存芯片具有一状态输出端,所述状态输出端用于输出一状态信号,当所述闪存芯片为待命状态时,所述状态信号的准位为一第一逻辑值,当所述闪存芯片为工作状态时,所述状态信号的准位为一第二逻辑值,所述不良储存区域的判定方法还包括下列步骤:
监测所述状态信号;及
当侦测到所述状态信号的准位由所述第一逻辑值转换为第二逻辑值时,判定所述闪存芯片开始将写入数据写入所述指定储存分页,进而取得所述状态信号的准位变换的时间为第一时间。
4.根据权利要求3所述的不良储存区域的判定方法,其特征在于:在展开所述写入时间的累计的步骤之后,还包括下列步骤:
当侦测到该状态信号的准位由所述第二逻辑值转换为所述第一逻辑值时,判定所述闪存芯片完成将所述写入数据写入所述指定储存分页,进而取得所述状态信号的准位变换的时间为所述第二时间。
5.根据权利要求1所述的不良储存区域的判定方法,其特征在于:所述判定方法还包括下列步骤:
对所述闪存芯片下达一读取指令,通过所述分页中的一指定读取分页读取出一储存数据;
以一错误修正码模块对所述储存数据执行错误码检测,以累计所述储存数据的错误码数量;
判断所述储存数据的错误码数量是否超出一限制值;
修正所述储存数据的错误码;
如果所述储存数据的错误码数量超出该限制值,将所述指定读取分页标记为不良储存区域,并将所述储存数据复制至另一备用分页;及
根据所述指定读取分页被标记为不良储存区域及所述储存数据的备份信息,更新所述映射表。
6.根据权利要求5所述的不良储存区域的判定方法,其特征在于:当所述写入时间不符合所述标准值时,则将所述指定读取分页所属的该区块标记为不良储存区域。
7.一种闪存储存装置,其特征在于,所述闪存储存装置包括:
一闪存芯片,包括若干个区块,所述区块分别包括若干个分页,所述闪存芯片具有一状态输出端,所述状态输出端用于输出一状态信号,其中当所述闪存芯片为待命状态时,所述状态信号的准位为一第一逻辑值,当所述闪存芯片为工作状态,所述状态信号的准位为一第二逻辑值;及
一内存控制器,用于对所述闪存芯片作访问控制;
其中当所述内存控制器对所述闪存芯片下达一写入指令,以将一写入数据写入所述分页中一指定储存分页时,所述内存控制器在所述状态信号由所述第一逻辑值转换为所述第二逻辑值时,取得一第一时间,并在所述状态信号由所述第二逻辑值转换为所述第一逻辑值时,取得一第二时间;
其中所述内存控制器根据所述第一时间及所述第二时间,计算出一写入时间,并判断所述写入时间是否符合一标准值,当所述写入时间不符合所述标准值时,所述内存控制器控制所述闪存芯片将所述指定储存分页标记为不良储存区域,并将所述写入资料复制至一备用分页,再根据所述指定储存分页被标记为不良储存区域及所述写入数据的备份信息,更新一映射表。
8.根据权利要求7所述的闪存储存装置,其特征在于:当所述内存控制器判断所述写入时间不符合所述标准值时,则将所述指定储存分页所属的区块标记为不良储存区域。
9.根据权利要求7所述的闪存储存装置,其特征在于:当所述内存控制器对所述闪存芯片下达一读取指令,通过所述分页中一指定读取分页读取出一储存数据时,所述内存控制器判断所述指定读取分页是否为不良储存区域,所述内存控制器包括:
一数据缓冲器,用于暂存所述储存数据;
一错误码修正模块,用于对所述储存数据执行错误码检测,以累计所述储存数据的错误码数量,以及修正所述储存数据的错误码;及
一控制模块,用于判断所述储存数据的错误码数量是否超出一限制值,当所述储存数据的错误码数量超出所述限制值时,所述控制模块控制所述闪存芯片将所述指定储存分页标记为不良储存分页,并控制所述闪存芯片将经过修正的所述储存数据复制至另一备用分页,再根据所述指定读取分页被标记为不良储存区域及所述储存数据的备份信息,更新该映射表。
10.根据权利要求9所述的闪存储存装置,其特征在于:所述控制模块包括:
一计时单元;
一状态信号接收单元,用于接收所述状态信号;
一监测单元,用于监测该状态信号,当所述监测单元侦测到所述状态信号由所述第一逻辑值转换为所述第二逻辑值时,则启动所述计时单元以取得所述第一时间,当所述监测单元侦测到所述状态信号由所述第二逻辑值转换为所述第一逻辑值时,则启动所述计时单元以取得所述第二时间;
一计算单元,用于接收所述第一时间及所述第二时间,进而计算出所述写入时间;及
一判定单元,用于接收所述写入时间,所述判定单元判断所述写入时间是否符合所述标准值,当所述判定单元判断出所述写入时间不符合所述标准值时,判定所述指定储存分页为不良储存区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110289290 CN103019969A (zh) | 2011-09-27 | 2011-09-27 | 闪存储存装置及其不良储存区域的判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110289290 CN103019969A (zh) | 2011-09-27 | 2011-09-27 | 闪存储存装置及其不良储存区域的判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103019969A true CN103019969A (zh) | 2013-04-03 |
Family
ID=47968594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110289290 Pending CN103019969A (zh) | 2011-09-27 | 2011-09-27 | 闪存储存装置及其不良储存区域的判定方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103019969A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678150A (zh) * | 2013-12-23 | 2014-03-26 | 华为技术有限公司 | 固态硬盘使用方法及装置 |
CN107038041A (zh) * | 2016-12-27 | 2017-08-11 | 阿里巴巴集团控股有限公司 | 数据处理方法、错误码动态兼容方法、装置和系统 |
CN107273233A (zh) * | 2017-05-24 | 2017-10-20 | 浙江大华技术股份有限公司 | 一种数据读取方法和装置 |
CN108701488A (zh) * | 2015-12-01 | 2018-10-23 | 科内克斯实验室公司 | 用于在逻辑上去除非易失性存储器存储设备中的缺陷页的方法和装置 |
CN112068772A (zh) * | 2020-08-19 | 2020-12-11 | 浙江大华存储科技有限公司 | 数据存储方法、数据存储装置及存储装置 |
CN112684983A (zh) * | 2020-12-28 | 2021-04-20 | 北京三快在线科技有限公司 | 数据存储方法、装置、电子设备及可读存储介质 |
CN116679891A (zh) * | 2023-08-04 | 2023-09-01 | 青岛鼎信通讯股份有限公司 | 一种电能表事件总累计发生时间存储方法、装置及介质 |
-
2011
- 2011-09-27 CN CN 201110289290 patent/CN103019969A/zh active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103678150A (zh) * | 2013-12-23 | 2014-03-26 | 华为技术有限公司 | 固态硬盘使用方法及装置 |
WO2015096455A1 (zh) * | 2013-12-23 | 2015-07-02 | 华为技术有限公司 | 固态硬盘使用方法及装置 |
CN103678150B (zh) * | 2013-12-23 | 2017-06-09 | 华为技术有限公司 | 固态硬盘使用方法及装置 |
US10310930B2 (en) | 2013-12-23 | 2019-06-04 | Huawei Technologies Co., Ltd. | Solid state disk using method and apparatus |
CN108701488A (zh) * | 2015-12-01 | 2018-10-23 | 科内克斯实验室公司 | 用于在逻辑上去除非易失性存储器存储设备中的缺陷页的方法和装置 |
CN107038041A (zh) * | 2016-12-27 | 2017-08-11 | 阿里巴巴集团控股有限公司 | 数据处理方法、错误码动态兼容方法、装置和系统 |
CN107038041B (zh) * | 2016-12-27 | 2021-03-02 | 创新先进技术有限公司 | 数据处理方法、错误码动态兼容方法、装置和系统 |
CN107273233A (zh) * | 2017-05-24 | 2017-10-20 | 浙江大华技术股份有限公司 | 一种数据读取方法和装置 |
CN107273233B (zh) * | 2017-05-24 | 2020-06-19 | 浙江大华技术股份有限公司 | 一种数据读取方法和装置 |
CN112068772A (zh) * | 2020-08-19 | 2020-12-11 | 浙江大华存储科技有限公司 | 数据存储方法、数据存储装置及存储装置 |
CN112684983A (zh) * | 2020-12-28 | 2021-04-20 | 北京三快在线科技有限公司 | 数据存储方法、装置、电子设备及可读存储介质 |
CN116679891A (zh) * | 2023-08-04 | 2023-09-01 | 青岛鼎信通讯股份有限公司 | 一种电能表事件总累计发生时间存储方法、装置及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8086919B2 (en) | Controller having flash memory testing functions, and storage system and testing method thereof | |
US8041879B2 (en) | Flash memory backup system and method | |
US7613871B2 (en) | Storage system using a flash memory partitioned with write-once and rewritable blocks | |
JP3979486B2 (ja) | 不揮発性記憶装置およびデータ格納方法 | |
CN103019969A (zh) | 闪存储存装置及其不良储存区域的判定方法 | |
US20180101209A1 (en) | Power interrupt management | |
US8392649B2 (en) | Memory storage device, controller, and method for responding to host write commands triggering data movement | |
US8732385B2 (en) | Non-volatile memory, controller controlling next access | |
US8099543B2 (en) | Methods of operarting memory devices within a communication protocol standard timeout requirement | |
US20130311750A1 (en) | Transaction log recovery | |
CN101853692B (zh) | 具闪存测试功能的控制器及其储存系统与测试方法 | |
CN101313287A (zh) | 经由嵌入式控制器初始化快闪存储设备 | |
TWI473103B (zh) | 快閃記憶體儲存裝置及其不良儲存區域的判定方法 | |
CN104102585A (zh) | 映射信息记录方法、存储器控制器与存储器储存装置 | |
US20060224821A1 (en) | System for parallel updating flash memory and method for the same | |
CN103577342A (zh) | 管理闪存中所储存的数据的方法及相关记忆装置与控制器 | |
CN103218274A (zh) | 一种预防故障累加的方法和固态硬盘 | |
US20120166706A1 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
CN102043725B (zh) | 用于闪存的数据写入方法及其控制器与储存系统 | |
CN102955751A (zh) | 存储器储存装置、存储器控制器与数据写入方法 | |
CN104281413A (zh) | 命令队列管理方法、存储器控制器及存储器储存装置 | |
CN102890655A (zh) | 存储器储存装置、其存储器控制器与有效数据识别方法 | |
CN102915207A (zh) | 固态储存装置及其数据储存方法 | |
CN102629212A (zh) | 一种基于j-link间接烧写程序到nandflash的方法 | |
US8589620B2 (en) | Data writing method, memory controller, and memory storage apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |