Nothing Special   »   [go: up one dir, main page]

CN107544752B - 操作电子系统的方法及操作存储装置的方法 - Google Patents

操作电子系统的方法及操作存储装置的方法 Download PDF

Info

Publication number
CN107544752B
CN107544752B CN201710463567.6A CN201710463567A CN107544752B CN 107544752 B CN107544752 B CN 107544752B CN 201710463567 A CN201710463567 A CN 201710463567A CN 107544752 B CN107544752 B CN 107544752B
Authority
CN
China
Prior art keywords
time
host
command signal
storage device
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710463567.6A
Other languages
English (en)
Other versions
CN107544752A (zh
Inventor
金东民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107544752A publication Critical patent/CN107544752A/zh
Application granted granted Critical
Publication of CN107544752B publication Critical patent/CN107544752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

提供了一种操作包括主机和存储装置的电子系统的方法以及一种操作存储装置的方法，所述操作电子系统的方法包括：将包括超时时间的命令信号从主机传输到存储装置；由存储装置确定第一时间量，第一时间量是存储装置执行与命令信号对应的操作所需要的时间量；当第一时间量不大于超时时间时，在存储装置在超时时间内执行所述操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；当第一时间量比超时时间长时，将包括第一时间量和超时重置标志的第二响应信号从存储装置提供到主机；当主机接收到第二响应信号时，在主机将超时时间重置为第一时间量之后，将命令信号重新传输到存储装置。

Description

操作电子系统的方法及操作存储装置的方法
本申请要求于2016年6月29日提交到韩国知识产权局的第10-2016-0081805号韩国专利申请的优先权，该专利申请的内容通过引用全部包含于此。
技术领域
示例实施例涉及一种电子系统，更具体地涉及一种包括存储装置的电子系统以及一种操作包括存储装置的电子系统的方法。
背景技术
通常，电子系统包括存储装置和用于驱动存储装置的主机。主机将各种命令信号传输到存储装置，存储装置执行与命令信号对应的操作，然后将响应信号提供到主机。
当在存储装置中已经发生错误，使得存储装置不能执行与命令信号对应的操作时，主机从存储装置接收不到响应信号。为了防止主机无期限地等待响应信号，主机在命令信号中设置了超时时间(time-out time)，然后将命令信号传输到存储装置。当主机在超时时间内未从存储装置接收到响应信号时，主机向存储装置重新传输命令信号。
另外，当主机向存储装置重新传输命令信号多于预定的次数时，主机确定在存储装置中已经发生错误，并且对存储装置进行重置以使存储装置恢复。
在使存储装置恢复之后，主机将命令信号重新传输到存储装置，使得存储装置执行与命令信号对应的操作。
因为当存储装置中发生错误时，在预定次数的超时时间之后对存储装置进行重置，所以恢复存储装置消耗很多时间。
发明内容
一些示例实施例涉及提供一种电子系统，该电子系统能够在存储装置中发生错误时短时间内恢复存储装置。
一些示例实施例涉及提供一种操作电子系统的方法。
根据至少一些示例实施例，一种操作包括主机和存储装置的电子系统的方法包括：将包括超时时间的命令信号从主机传输到存储装置；由存储装置确定第一时间量，第一时间量是存储装置执行与命令信号对应的操作所需要的时间量；当第一时间量等于或短于包括在命令信号中的超时时间时，在存储装置在超时时间内执行与命令信号对应的操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；当第一时间量比包括在命令信号中的超时时间长时，将包括第一时间量和超时重置标志的第二响应信号从存储装置提供到主机；当主机从存储装置接收到第二响应信号时，在主机将包括在命令信号中的超时时间重置为包括在第二响应信号中的第一时间量之后，将命令信号从主机重新传输到存储装置。
根据发明构思的至少一些示例实施例，一种操作包括主机和存储装置的电子系统的方法包括：由主机安排多个命令信号，每个命令信号包括超时时间；将已安排的命令信号之中具有最高优先级的命令信号从主机传输到存储装置；由存储装置确定执行与传输的命令信号对应的操作所需要的第一时间量；当第一时间量等于或短于包括在命令信号中的超时时间时，在存储装置在超时时间内执行与命令信号对应的操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；当第一时间量比包括在命令信号中的超时时间长时，将包括第一时间量和和超时重置标志的第二响应信号从存储装置提供到主机；当主机从存储装置接收到第二响应信号时，由主机将包括在命令信号中的超时时间重置为包括在第二响应信号中的第一时间量；由主机基于包括在第二响应信号中的第一时间量来重新安排所述多个命令信号。
根据发明构思的至少一些示例实施例，一种操作存储装置的方法包括以下步骤：在存储装置处接收命令信号，命令信号包括执行操作的超时时间和标示(indication)，命令信号从主机接收，超时时间是主机在重新发送命令信号之前等待来自存储装置的响应的时间量的标示；在存储装置处确定第一时间量，第一时间量是如果存储装置将执行该操作则对在存储装置开始执行该操作时的时间点与存储装置完成该操作时的时间点之间将经过的时间量的估计；在存储装置处决定是否将确定的第一时间量发送到主机，所述决定基于超时时间和确定的第一时间量做出；基于所述决定将确定的第一时间量从存储装置发送到主机。
附图说明
结合附图通过以下详细的描述，将更清楚地理解说明性的、非限制性的示例实施例。
图1是示出根据示例实施例的操作电子系统的方法的流程图。
图2是示出根据示例实施例的电子系统的框图。
图3是示出包括在图2的存储装置中的非易失性存储器装置的示例的框图。
图4是示出包括在图3的非易失性存储器装置中的存储单元阵列的示例的电路图。
图5是示出图1的在电子系统中从主机传输到存储装置的命令信号的示例的图。
图6是示出图1的在电子系统中从存储装置传输到主机的响应信号的示例的图。
图7是示出根据图1的操作电子系统的方法的主机的操作的示例的流程图。
图8是示出图1的操作电子系统的方法的示例的流程图。
图9是示出根据示例实施例的操作电子系统的方法的流程图。
具体实施方式
如在发明构思的领域中是传统的，以功能块、单元和/或模块来描述并且在附图中示出实施例。本领域技术人员将理解的是，这些块、单元和/或模块是通过可以使用半导体类制造技术或其它制造技术形成的电子(或光学)电路(主图逻辑电路、分立组件、微处理器、硬连电路、存储器元件和布线连接等)来物理实现。在通过微处理器或类似的来实现块、单元和/或模块的情况下，可以使用软件(例如，微码)来对它们编程以执行在这里讨论的各种功能，并可以通过硬件和/或软件类随意地驱动它们。可选地，可以通过专用硬件或者执行一些功能的专用硬件与执行其它功能的处理器(例如，一个或更多个编程微处理器和关联电路)的组合来实现每个块、单元和/或模块。另外，在不脱离发明构思的范围的情况下，实施例的每个块、单元和/或模块可物理地分离为两个或更多个相互作用且分立的块、单元和/或模块。此外，在不脱离发明构思的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
图1是示出根据示例实施例的操作电子系统的方法的流程图。
在图1中，示出了操作包括主机和存储装置的电子系统的方法。
参照图1，主机可以将包括超时时间的命令信号传输到存储装置(步骤S110)。
超时时间可以表示期望的时间(或者可选地，最大时间)，其中，在主机将命令信号传输到存储装置之后，主机在该期望的或最大的时间期间等待从存储装置接收与命令信号对应的响应信号。根据发明构思的至少一些示例实施例，超时时间通过主机的用户可以是可配置的。
根据发明构思的至少一些示例实施例，包括在命令信号中的超时时间可以与存储装置执行与命令信号相对应的操作所需要的最小时间相对应。
命令信号可以表示各种命令。例如，命令信号可以对应于写入命令、读取命令、擦除命令、状态询问命令等。
当存储装置从主机接收到命令信号时，存储装置可以计算必要时间(或者可选地，需要时间)。根据至少一些示例实施例，必要时间(或者可选地，需要时间)是对执行与命令信号对应的操作所需要的时间量的估计(步骤S120)。随后将描述存储装置计算必要时间(或者可选地，需要时间)的各种方法。
此后，存储装置可以将必要时间(或者可选地，需要时间)与包括在命令信号中的超时时间进行比较(步骤S130)。
当必要时间(或者可选地，需要时间)等于或者短于包括在命令信号中的超时时间时(步骤S130；否)，存储装置可以在超时时间内执行与命令信号对应的操作之后将包括成功标志的第一响应信号提供到主机(步骤S140)。
另一方面，当必要时间(或者可选地，需要时间)比包括在命令信号中的超时时间长时(S130；是)，存储装置可以在超时时间内将包括必要时间(或者可选地，需要时间)和超时重置标志的第二响应信号提供到主机(S150)。在这种情况下，主机可以在将包括在命令信号中的超时时间重置为包括在第二响应信号中的必要时间(或者可选地，需要时间)之后将命令信号重新传输到存储装置(步骤S160)。
当存储装置从主机接收到包括被重置为包括在第二响应信号中的必要时间(或者可选地，需要时间)的超时时间的命令信号时，存储装置可以重新计算用于执行与命令信号对应的操作的必要时间(或者可选地，需要时间)(步骤S120)。
此后，存储装置可以将必要时间(或者可选地，需要时间)与包括在命令信号中的超时时间进行比较(步骤S130)。
当必要时间(或者可选地，需要时间)等于或短于包括在命令信号中的超时时间时(步骤S130；否)，存储装置可以在超时时间内执行与命令信号对应的操作之后将包括成功标志的第一响应信号提供到主机(步骤S140)。
另一方面，当必要时间(或者可选地，需要时间)比包括在命令信号中的超时时间长时(S130；是)，存储装置可以在超时时间内将包括必要时间(或者可选地，需要时间)和超时重置标志的第二响应信号提供到主机(S150)。在这种情况下，主机可以在将包括在命令信号中的超时时间重置为包括在第二响应信号中的必要时间(或者可选地，需要时间)之后，将命令信号重新传输到存储装置(步骤S160)。
当虽然主机向存储装置重新传输命令信号多于阈值次数但主机也未从存储装置接收到第一响应信号时，主机可以重置存储装置以恢复存储装置，然后向存储装置重新传输命令信号，使得存储装置可以执行对应于命令信号的操作。
如以上参照图1所述，在操作电子装置的方法中，包括在命令信号中的超时时间可以不是固定的而是变化的。即，当存储装置确定可能不能在包括在命令信号中的超时时间内执行对应于命令信号的操作时，存储装置可以计算执行与命令信号对应的操作的必要时间(或者可选地，需要时间)并向主机提供该必要时间(或者可选地，需要时间)。在这种情况下，主机可以将包括在命令信号中的超时时间重置为该必要时间(或者可选地，需要时间)，并且将命令信号重新传输到存储装置。
因此，根据示例实施例的操作电子装置的方法可以有效地解决存储装置无法在超时时间内处理命令信号的问题。
图2是示出根据示例实施例的电子系统的框图。
图1的操作电子系统的方法可以通过图2的电子系统10来执行。
在下文中，将参照图1和图2来描述操作电子系统10的方法。
电子系统10可以包括主机100和存储装置200。
主机100和存储装置200可以通过接口IF彼此连接。
主机100可以包括命令管理器110和中央处理单元(CPU)120。
命令管理器110可以在CPU 120的控制下通过将命令信号CMD经由接口IF传输到存储装置200来控制存储装置200的操作。
根据发明构思的至少一个示例实施例，命令管理器110可以包括一个或更多个线路(circuits)或电路(circuitry)(例如，硬件)，或者通过一个或更多个线路或电路来实现，所述一个或更多个线路或电路被具体构造为实施和/或控制在本公开中被描述为通过命令管理器110(或命令管理器110的元件)来执行的一些或全部操作。根据发明构思的至少一个示例实施例，命令管理器110可以包括存储器和运行计算机可读代码(例如，软件和/或固件)的一个或更多个处理器，或者通过存储器和一个或更多个执行计算机可读代码(例如，软件和/或硬件)的处理器来实现，所述计算机可读代码被存储在存储器中并且包括指令，所述指令用于引起一个或更多个处理器实施和/或控制在这里被描述为通过命令管理器110(或命令管理器110的元件)来执行的一些或全部操作。根据发明构思的至少一个示例实施例，命令管理器110可以通过例如上述硬件和运行计算机可读代码的处理器来实现。
存储装置200可以包括命令管理器210、命令运行器220和存储介质230。
存储装置200的命令管理器210可以通过接口IF从主机100的命令管理器110接收命令信号CMD。
命令管理器210可以将从主机100接收到的命令信号CMD连续地提供到命令运行器220，命令运行器220可以对存储介质230执行对应于命令信号的操作。
主机100还可以将地址信号与命令信号CMD一起传输到存储装置200。在这种情况下，命令运行器220可以对存储介质230的存储区之中的与地址信号对应的存储区执行对应于命令信号的操作。
根据发明构思的至少一些示例实施例，命令管理器210和命令运行器220中的任一者或两者可以通过硬件、运行计算机可读代码的处理器或者硬件与运行计算机可读代码的处理器的组合来实现，例如，以上面讨论的针对命令管理器110的方式来实现。根据发明构思的至少一些示例实施例，存储装置200可以对应于通用闪存(UFS)装置。在这种情况下，存储介质230可以包括多个非易失性存储器装置NVM 300。
图3是示出包括在图2的存储装置中的非易失性存储器装置的示例的框图。
包括在图2的存储装置200中的多个非易失性存储器装置300中每个可以用图3的非易失性存储器装置300来实现。
参照图3，非易失性存储器装置300可以包括存储单元阵列310、地址解码器320、页缓冲电路330、数据输入/输出电路340和控制电路350。
存储单元阵列310可以通过串选择线SSL、多条字线WL和地选择线GSL结合到地址解码器320。另外，存储单元阵列310可以通过多条位线BL结合到页缓冲电路330。
存储单元阵列310可以包括结合到多条字线WL和多条位线BL的多个存储单元。
根据发明构思的至少一些示例实施例，存储单元阵列310可以是在基底上以三维结构(或垂直结构)形成的三维存储单元阵列。在这种情况下，存储单元阵列310可以包括垂直单元串，所述垂直单元串被垂直定向使得至少一个存储单元位于另一存储单元之上。下面的专利文献描述了三维存储单元阵列的合适构造：第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号美国专利和第2011/0233648号美国专利公开，它们通过引用包含于此。
在其它示例实施例中，存储单元阵列310可以是在基底上以二维结构(或水平结构)形成的二维存储单元阵列。
图4是示出包括在图3的非易失性存储器装置中的存储单元阵列的示例的电路图。
图4的存储单元阵列310a可以在基底上以三维结构(或垂直结构)来形成。例如，包括在存储单元阵列310a中的多个存储单元串可以形成在垂直于基底的方向上。
参照图4，存储单元阵列310a可以包括结合在位线BL1、BL2和BL3与共源极线CSL之间的存储单元串NS11至NS33。存储单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储单元MC1至MC8以及地选择晶体管GST。
在图4中，存储单元串NS11至NS33中的每个被示出为包括8个存储单元MC1至MC8。然而，示例实施例不限于此。根据发明构思的至少一些示例实施例，存储单元串NS11至NS33中的每个可以包括任何数量的存储单元。
串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。多个存储单元MC1至MC8可以分别连接到对应的字线WL1至WL8。地选择晶体管GST可以连接到对应的地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1、BL2和BL3，地选择晶体管GST可以连接到共源极线CSL。
具有相同高度的字线(例如，WL1)可以被公共地连接，地选择线GSL1至GSL3和串选择线SSL1至SSL3可以分离开。
在图4中，存储单元阵列310a被示出为结合到8条字线WL1至WL8和三条位线BL1至BL3。然而，示例实施例不限于此。根据发明构思的至少一些示例实施例，存储单元阵列310a可以结合到任何数量的字线和位线。
再参照图3，控制电路350可以接收命令信号CMD和地址信号ADDR，并且基于命令信号CMD和地址信号ADDR来控制非易失性存储器装置300的编程操作、读取操作和擦除操作。
例如，控制电路350可以基于命令信号CMD产生控制信号CON，并且基于地址信号ADDR产生行地址R_ADDR和列地址C_ADDR。控制电路350可以将控制信号CON和行地址R_ADDR提供到地址解码器320，并且将列地址C_ADDR提供到数据输入/输出电路340。
地址解码器320可以通过串选择线SSL、多条字线WL和地选择线GSL结合到存储单元阵列310。
地址解码器320可以基于控制信号CON和行地址R_ADDR通过将操作电压施加到多条字线WL来执行编程操作、读取操作和擦除操作。
页缓冲电路330可以通过多条位线BL结合到存储单元阵列310。
页缓冲电路330可以包括多个页缓冲器。根据发明构思的至少一些示例实施例，一个页缓冲器可以连接到一条位线。在其它实施例中，一个页缓冲器可以连接到两条或更多条位线。
页缓冲电路330可以临时存储将在被选择页中编程的数据或者从被选择页读出的数据。
数据输入/输出电路340可以通过数据线DL结合到页缓冲电路330。
在编程操作期间，数据输入/输出电路340可以从主机100接收编程数据DT，并且基于从控制电路350接收的列地址C_ADDR将该编程数据DT提供到页缓冲电路330。
在读取操作期间，数据输入/输出电路340可以基于从控制电路350接收的列地址C_ADDR将存储在页缓冲电路330中的读取数据DT提供到主机100。
在上文中，参照图2和图3描述了包括在存储装置200中的多个非易失性存储器装置300的示例。然而，示例实施例不限于此。根据示例实施例，多个非易失性存储器装置300中的每个可以以不同结构实现。
参照图2，主机100的命令管理器110可以包括命令收发器111和命令控制器113。存储装置200的命令管理器210可以包括命令收发器211和命令控制器213。
命令控制器113可以产生包括超时时间的命令信号CMD，并且将命令信号CMD提供到命令收发器111。命令收发器111可以通过接口IF将命令信号CMD传输到存储装置200的命令收发器211(步骤S110)。
图5是示出图1的在电子系统中从主机传输到存储装置的命令信号的示例的图。
参照5，命令信号CMD可以包括超时时间T_OUT和命令类型C_TYPE。
如上所述，超时时间T_OUT可以表示期望的时间(或者可选地，最大的时间)，其中，在主机100将命令信号CMD传输到存储装置200之后，主机100在该期望的或最大的时间期间等待接收来自存储装置200的与该命令信号CMD对应的响应信号RES。命令类型C_TYPE可以表示命令信号CMD的命令种类。例如，命令类型C_TYPE可以表示写入命令、读取命令、擦除命令、状态询问命令等。根据发明构思的至少一些示例实施例，超时时间通过主机的用户可以是可配置的。
参照图2，存储装置200的命令收发器211可以将从主机100的命令收发器111接收的命令信号CMD提供到命令控制器213。命令控制器213可以计算必要时间(或者可选地，需要时间)。根据至少一些示例实施例，必要时间(或者可选地，需要时间)是对存储装置200执行对应于命令信号CMD的操作所将消耗的时间量的估计(步骤S120)。根据至少一些示例实施例，存储装置200或命令控制器213可以存储必要时间(或者可选地，需要时间)的默认值，并且通过基于一个或更多个因素增加或减小默认值来计算必要时间(或者可选地，需要时间)，下面讨论了其示例。根据至少一些示例实施例，可以例如基于存储装置200的用户和/或设计者的偏好来设置默认值。
根据发明构思的至少一些示例实施例，命令控制器213可以基于命令信号CMD的种类来计算用于执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)。例如，当包括在命令信号CMD中的命令类型C_TYPE表示伴随对存储介质230进行编程操作的写入命令时，命令控制器213可以使必要时间(或者可选地，需要时间)增加。另一方面，当包括在命令信号CMD中的命令类型C_TYPE表示用来检查存储装置200的状态的状态询问命令时，命令控制器213可以使必要时间(或者可选地，需要时间)减少。
根据发明构思的至少一些示例实施例，命令控制器213可以基于存储介质230的存储区之中的执行对应于命令信号CMD的操作的存储区的大小来计算存储装置200执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)。例如，当执行对应于命令信号CMD的操作的存储区的大小有增大时，命令控制器213可以使必要时间(或者可选地，需要时间)增加。另一方面，当执行对应于命令信号CMD的操作的存储区的大小有减小时，命令控制器213可以使必要时间(或者可选地，需要时间)减少。
根据发明构思的至少一些示例实施例，命令控制器213可以基于存储装置200的内部操作状态来计算执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)。例如，当存储装置200从主机100接收到命令信号CMD同时在内部执行垃圾收集操作时，命令控制器213可以使必要时间(或者可选地，需要时间)增加。另一方面，当存储装置200处于闲置状态时，命令控制器213可以使必要时间(或者可选地，需要时间)减少。
根据发明构思的至少一些示例实施例，命令控制器213可以基于将存储装置200连接到主机100的接口IF的操作速度来计算存储装置200执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)。例如，当接口IF的操作速度减小时，命令控制器213可以增加必要时间(或者可选地，需要时间)。另一方面，当接口IF的操作速度增大时，命令控制器213可以减少必要时间(或者可选地，需要时间)。
根据发明构思的至少一些示例实施例，如图2中所示，存储装置200的命令管理器210还可以包括命令队列215。在这种情况下，命令收发器211可以将从主机100接收到的命令信号CMD连续地存储在命令队列215中，命令控制器213可以将存储在命令队列215中的命令信号CMD连续地提供到命令运行器220。
在这种情况下，命令控制器213可以基于命令队列215的状态来计算存储装置200执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)。例如，当存储在命令队列215中的命令信号CMD的数目增加时，命令控制器213可以增加必要时间(或者可选地，需要时间)。另一方面，当存储在命令队列215中的命令信号CMD的数目减少时，命令控制器213可以减少必要时间(或者可选地，需要时间)。
此后，命令控制器213可以将必要时间(或者可选地，需要时间)与包括在命令信号CMD中的超时时间T_OUT进行比较(步骤S130)。
当必要时间(或者可选地，需要时间)等于或者短于包括在命令信号CMD中的超时时间T_OUT时(步骤S130；否)，命令控制器213可以将命令信号CMD存储在命令队列215中，并且将存储在命令队列215中的命令信号CMD连续地提供到命令运行器220。命令运行器220可以对存储介质230执行对应于命令信号CMD的操作，命令控制器213可以将包括成功标志的第一响应信号RES1提供到命令收发器211，命令收发器211可以将包括成功标志的第一响应信号RES1传输到主机100(步骤S140)。
另一方面，当必要时间(或者可选地，需要时间)比包括在命令信号CMD中的超时时间T_OUT长时(S130；是)，命令控制器213可以不将命令信号CMD存储在命令队列215中。反而，命令控制器213可以将包括必要时间(或者可选地，需要时间)和超时重置标志的第二响应信号RES2提供到命令收发器211，命令收发器211可以将包括必要时间(或者可选地，需要时间)和超时重置标志的第二响应信号RES2传输到主机100(步骤S150)。
图6是示出图1的在电子系统中从存储装置传输到主机的响应信号的示例的图。
参照图6，响应信号RES可以包括响应标志FLAG和必要时间(或者可选地，需要时间)R_TIME。
当响应标志FLAG是成功标志S_FLAG时，响应信号RES可以作为第一响应信号RES1提供到主机100。
当响应标志FLAG是超时重置标志R_FLAG时，响应信号RES可以作为第二响应信号RES2提供到主机100。如上所述，第二响应信号RES2还可以包括必要时间(或者可选地，需要时间)R_TIME。
如果存储装置200不能执行对应于命令信号CMD的操作，则命令控制器213可以产生响应标志FLAG是故障标志F_FLAG的第三响应信号RES3，命令收发器211可以将第三响应信号RES3传输到主机100。
再参照图2，主机100的命令收发器111可以将第二响应信号RES2提供到命令控制器113，命令控制器113可以将包括在命令信号CMD中的超时时间T_OUT重置为包括在第二响应信号RES2中的必要时间(或者可选地，需要时间)R_TIME，然后将命令信号CMD提供到命令收发器111，命令收发器111可以将命令信号CMD重新传输到存储装置200(步骤S160)。
图7是示出根据图1的操作电子系统的方法的主机的操作的示例的流程图。
如图2中所示，主机100的命令管理器110还可以包括命令寄存器115。
在这种情况下，参照图7，主机100可以通过命令收发器111将命令信号CMD传输到存储装置200(步骤210)，并且将命令信号CMD存储在命令寄存器115中(步骤S220)。
此后，主机100可以在包括在命令信号CMD中的超时时间T_OUT期间等待接收来自存储装置200的响应信号RES(步骤S230)。
当主机100在超时时间T_OUT内接收到来自存储装置200的第一响应信号RES1时，主机100可以确定存储装置200已经正确执行了与命令信号CMD对应的操作，并且从命令寄存器115删除命令信号CMD(步骤S240)。
当主机100在超时时间T_OUT内接收到来自存储装置200的第二响应信号RES2时，主机100可以确定存储装置200需要比超时时间T_OUT多的时间来执行与命令信号CMD对应的操作。在这种情况下，主机100可以从命令寄存器115删除命令信号CMD(步骤S250)，在将包括在命令信号CMD中的超时时间T_OUT重置为包括在第二响应信号RES2中的必要时间(或者可选地，需要时间)R_TIME之后，将命令信号CMD重新传输到存储装置200(步骤S260)，并且将命令信号CMD存储在命令寄存器115中(步骤S220)。
当主机100在超时时间T_OUT内未接收到来自存储装置200的响应信号RES时，主机100可以从命令寄存器115删除命令信号CMD(步骤S270)，将命令信号CMD重新传输到存储装置200(步骤S280)，并且将命令信号CMD重新存储在命令寄存器115中(步骤S220)。
当虽然主机100将命令信号CMD重新传输到存储装置200多于阈值次数但主机100仍未接收到来自存储装置200的响应信号RES时，主机100可以重置存储装置200以使存储装置200恢复，然后将命令信号CMD重新传输到存储装置200使得存储装置200可以执行与命令信号CMD对应的操作。
图8是示出图1的操作电子系统的方法的示例的流程图。
参照图8，在主机100将命令信号CMD传输到存储装置200之前，主机100可以将必要时间请求信号传输到存储装置200(步骤S101)。
在这种情况下，存储装置200可以响应于该必要时间请求信号而将必要时间(或者可选地，需要时间)提供到主机100(步骤S103)。根据至少一些示例实施例，必要时间(或者可选地，需要时间)是对存储装置200执行与从主机100接收的命令信号CMD对应的操作将消耗的时间量的估计。根据至少一些示例实施例，存储装置200或命令控制器213可以存储必要时间(或者可选地，需要时间)的默认值，并且在存储装置接收到必要时间请求信号时通过基于一个或更多个因素(包括例如存储装置200的内部操作状态)增大或减小默认值来计算在步骤S103中提供的必要时间(或者可选地，需要时间)。根据至少一些示例实施例，可以例如基于存储装置200的用户和/或设计者的偏好来设置默认值。
主机100可以将包括在命令信号CMD中的超时时间T_OUT设置为必要时间(或者可选地，需要时间)(步骤S105)。
此后，主机100可以将包括超时时间T_OUT的命令信号CMD传输到存储装置200，其中，超时时间T_OUT被重置为在步骤S103中提供的必要时间(或者可选地，需要时间)(步骤S110)。
如图8中所示，在步骤S110之后执行的操作可以与图1的操作电子系统的方法相同。因此，将省略重复的描述。
如以上参照图1至图8描述的，在根据示例实施例的操作电子装置的方法中，可以将第一次从主机100传输到存储装置200的命令信号CMD中包括的超时时间T_OUT设置为在步骤S103提供的必要时间(或者可选地，需要时间)，该必要时间(或者可选地，需要时间)对应于存储装置200执行与从主机100接收到的命令信号CMD对应的操作所需要的最小时间。
因此，虽然在存储装置200中发生了错误，使得存储装置200不会执行与命令信号CMD对应的操作，但是在阈值次数的必要时间(或者可选地，需要时间)期间等待响应信号RES之后，主机100可以重置存储装置200以使存储装置200恢复。
这样，根据示例实施例的操作电子装置的方法可以在存储器装置200中发生错误时使存储装置200在短时间内恢复。
另外，在操作电子装置的方法中，包括在命令信号CMD中的超时时间T_OUT可以不是固定的而是变化的。即，当存储装置200确定它可能不能在包括在命令信号CMD中的超时时间T_OUT之内执行与命令信号CMD对应的操作时，存储装置200可以计算存储装置200执行与命令信号CMD对应的操作的必要时间(或者可选地，需要时间)R_TIME，并且将该必要时间(或者可选地，需要时间)R_TIME提供到主机100。在这种情况下，主机100可以将包括在命令信号CMD中的超时时间T_OUT重置为必要时间(或者可选地，需要时间)R_TIME，并且将命令信号CMD重新传输到存储装置200。
因此，虽然存储装置200不能在超时时间T_OUT内执行与命令信号CMD对应的操作，但是存储装置200通过第二响应信号RES2将必要时间(或者可选地，需要时间)R_TIME提供到主机100，所以主机100不会针对重新传输的命令信号CMD从存储装置200重复接收响应信号RES。因此，根据示例实施例的操作电子装置的方法可以有效地防止主机100的故障。
根据发明构思的至少一些示例实施例，主机100可以在启动(power-up)的初始阶段将操作模式请求信号传输到存储装置200。在这种情况下，存储装置200可以响应于操作模式请求信号而将操作模式信号提供到主机100，该操作模式信号表示存储装置200是以第一操作模式操作还是以第二操作模式操作，其中，存储装置200在第一操作模式中将包括必要时间(或者可选地，需要时间)R_TIME的第二响应信号RES2提供到主机100，存储装置200在第二操作模式中不向主机100提供第二响应信号RES2。
即，当存储装置200以第二操作模式操作时，虽然存储装置200不能在超时时间T_OUT内执行与命令信号CMD对应的操作，但是存储装置200不向主机100提供第二响应信号RES2。
在这种情况下，主机100仅在存储装置200以第一操作模式操作时可以执行图8的操作。
另一方面，当存储装置200以第二操作模式操作时，主机100可以将包括在命令信号CMD中的超时时间T_OUT固定为比必要时间(或者可选地，需要时间)长的第一时间。因此，包括在从主机100传输到存储装置200的所有命令信号CMD中的超时时间T_OUT可以被设置为第一时间。
图9是示出根据示例实施例的操作电子系统的方法的流程图。
图9的操作电子系统的方法可以由图2的电子系统10来执行。
参照图2和图9，主机100可以安排(schedule)多个命令信号CMD，每个命令信号CMD包括超时时间T_OUT(步骤S305)。
此后，主机100可以将在已安排的命令信号CMD之中具有最高优先级的命令信号CMD传输到存储装置200(步骤S310)。
存储装置200可以计算存储装置200执行对应于命令信号CMD的操作的必要时间(或者可选地，需要时间)R_TIME(步骤S320)，并且将该必要时间(或者可选地，需要时间)R_TIME与包括在命令信号CMD中的超时时间T_OUT进行比较(步骤S330)。根据至少一些示例实施例，存储装置200或命令控制器213可以存储必要时间(或者可选地，需要时间)的默认值，并通过基于一个或更多个因素增大或减小默认值来计算必要时间(或者可选地，需要时间)，在上面参照图1讨论了其示例。根据至少一些示例实施例，可以例如基于存储装置200的用户和/或设计者的偏好来设置默认值。
当必要时间(或者可选地，需要时间)R_TIME等于或者短于包括在命令信号CMD中的超时时间T_OUT时(步骤S330；否)，存储装置200可以在超时时间T_OUT内执行对应于命令信号CMD的操作之后将包括成功标志S_FLAG的第一响应信号RES1提供到主机100(步骤S340)。
另一方面，当必要时间(或者可选地，需要时间)R_TIME比包括在命令信号CMD中的超时时间T_OUT长时(步骤S330；是)，存储装置200可以在超时时间T_OUT内将包括必要时间(或者可选地，需要时间)R_TIME和超时重置标志R_FLAG的第二响应信号RES2提供到主机100(S350)。在这种情况下，主机100可以将包括在命令信号CMD中的超时时间T_OUT重置为包括在第二响应信号RES2中的必要时间(或者可选地，需要时间)R_TIME(步骤S360)。
此后，主机100可以基于包括在第二响应信号RES2中的必要时间(或者可选地，需要时间)R_TIME重新安排多个命令信号CMD(步骤S370)。
例如，当包括在第二响应信号RES2中的与命令信号CMD对应的必要时间(或者可选地，需要时间)R_TIME增加时，主机100可以降低该命令信号CMD的优先级。
根据发明构思的至少一些示例实施例，主机100可以通过对包括在多个命令信号CMD中的超时时间T_OUT进行比较来重新安排多个命令信号CMD。
在主机100重新安排了多个命令信号CMD之后，主机100可以将在重新安排的命令信号CMD之中的具有最高优先级的命令信号CMD传输到存储装置200(步骤S310)。
如以上参照图9所述，在操作电子装置的方法中，当存储装置200不能在超时时间T_OUT内执行与命令信号CMD对应的操作时，存储装置200可以通过第二响应信号RES2将必要时间(或者可选地，需要时间)R_TIME提供到主机100。
因为主机100基于由存储装置200提供的必要时间(或者可选地，需要时间)R_TIME来重新安排多个命令信号CMD，所以可以有效地处理多个命令信号CMD。
已经描述了发明构思的示例实施例，将明显的是，可以以许多方式改变本发明构思的示例实施例。这样的修改并不被认为是脱离了发明构思的示例实施例的意图的精神和范围，如对本领域技术人员将明显的，所有这样的修改意图包括在所附权利要求的范围内。

Claims (20)

1.一种操作包括主机和存储装置的电子系统的方法，所述方法包括：
将包括超时时间的命令信号从主机传输到存储装置；
由存储装置确定第一时间量，第一时间量是存储装置执行与命令信号对应的操作所需要的时间量的估计；
当第一时间量等于或短于包括在命令信号中的超时时间时，在存储装置在超时时间内执行与命令信号对应的操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；
当第一时间量比包括在命令信号中的超时时间长时，将包括第一时间量和超时重置标志的第二响应信号从存储装置提供到主机；以及
当主机从存储装置接收到第二响应信号时，在主机将包括在命令信号中的超时时间重置为包括在第二响应信号中的第一时间量之后，将命令信号从主机重新传输到存储装置。
2.根据权利要求1所述的方法，其中，所述确定的步骤包括：由存储装置基于命令信号的命令类型来确定第一时间量。
3.根据权利要求1所述的方法，其中，所述确定的步骤包括：由存储装置基于执行与命令信号对应的操作的存储区的大小来确定第一时间量。
4.根据权利要求1所述的方法，其中，所述确定的步骤包括：由存储装置基于存储装置的内部操作状态来确定第一时间量。
5.根据权利要求4所述的方法，其中，基于存储装置的内部操作状态来确定第一时间量的步骤包括：当存储装置从主机接收命令信号同时存储装置正在执行内部垃圾收集操作时，增加第一时间量。
6.根据权利要求1所述的方法，其中，所述确定的步骤包括：由存储装置基于将存储装置连接到主机的接口的操作速度来确定第一时间量。
7.根据权利要求1所述的方法，所述方法还包括：
由存储装置将从主机接收的命令信号存储在命令队列中；以及
由存储装置连续地处理存储在命令队列中的命令信号，
其中，所述确定的步骤包括由存储装置基于命令队列的状态来确定第一时间量。
8.根据权利要求1所述的方法，所述方法还包括：
当存储装置从主机接收到包括被重置为包括在第二响应信号中的第一时间量的超时时间的命令信号时，
由存储装置确定第二时间量，第二时间量是存储装置执行与包括重置的超时时间的命令信号对应的操作所需要的时间量；
当第二时间量等于或短于包括在命令信号中的重置的超时时间时，在存储装置在重置的超时时间内执行与命令信号对应的操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；
当第二时间量比包括在命令信号中的重置的超时时间长时，将包括第二时间量和超时重置标志的第二响应信号从存储装置提供到主机；以及
在主机将包括在命令信号中的重置的超时时间重置为包括在第二响应信号中的第二时间量之后，将命令信号从主机重新传输到存储装置。
9.根据权利要求1所述的方法，所述方法还包括：
当主机将命令信号传输到存储装置时，由主机将命令信号存储在寄存器中；
当主机从存储装置接收到第一响应信号时，由主机将命令信号从寄存器删除；以及
当主机从存储装置接收到第二响应信号时，由主机将命令信号从寄存器删除，
其中，重置超时时间的步骤包括：由主机执行将包括在命令信号中的超时时间重置为第一时间量，
其中，重新传输命令信号的步骤包括：当主机从存储装置接收到第二响应信号时，由主机执行将命令信号重新传输到存储装置，并由主机将重新传输的命令信号存储在寄存器中。
10.根据权利要求9所述的方法，所述方法还包括：
当从主机将命令信号传输到存储装置的时间点已经经过的时间量超过对超时时间进行重置之前的超时时间的值，并且主机既没有接收到第一响应信号也没有接收到第二响应信号时，
由主机从寄存器删除命令信号，
由主机将命令信号重新传输到存储装置；以及
由主机将命令信号存储在寄存器中。
11.根据权利要求10所述的方法，所述方法还包括：
当主机已经将命令信号重新传输到存储装置的次数超过阈值次数时，由主机重置存储装置，然后由主机将命令信号重新传输到存储装置。
12.根据权利要求1所述的方法，所述方法还包括：
在将命令信号从主机传输到存储装置之前，将必要时间请求信号从主机传输到存储装置；
响应于必要时间请求信号将第一时间量从存储装置提供到主机；以及
由主机将包括在命令信号中的超时时间设置为响应于必要时间请求信号而提供的第一时间量。
13.根据权利要求12所述的方法，其中，第一时间量是存储装置执行与命令信号对应的操作所需要的时间量。
14.根据权利要求12所述的方法，所述方法还包括：
将操作模式请求信号从主机传输到存储装置；
响应于操作模式请求信号将操作模式信号从存储装置提供到主机，操作模式信号表示存储装置是以第一操作模式操作还是以第二操作模式操作，其中，存储装置在第一操作模式中将第二响应信号提供到主机，存储装置在第二操作模式中不将第二响应信号传输到主机；以及
仅当存储装置以第一操作模式操作时，将必要时间请求信号从主机传输到存储装置。
15.根据权利要求14所述的方法，所述方法还包括：
当存储装置以第二操作模式操作时，由主机将包括在命令信号中的超时时间设置为比第一时间量长。
16.一种操作包括主机和存储装置的电子系统的方法，所述方法包括：
由主机安排多个命令信号，每个命令信号包括超时时间；
将已安排的命令信号之中具有最高优先级的命令信号从主机传输到存储装置；
由存储装置确定执行与所传输的命令信号相对应的操作所需要的第一时间量的估计；
当第一时间量等于或短于包括在命令信号中的超时时间时，在存储装置在超时时间内执行与命令信号对应的操作之后，将包括成功标志的第一响应信号从存储装置提供到主机；
当第一时间量比包括在命令信号中的超时时间长时，将包括第一时间量和超时重置标志的第二响应信号从存储装置提供到主机；以及
当主机从存储装置接收到第二响应信号时，由主机将包括在命令信号中的超时时间重置为包括在第二响应信号中的第一时间量；并由主机基于包括在第二响应信号中的第一时间量来重新安排所述多个命令信号。
17.根据权利要求16所述的方法，其中，所述重新安排的步骤包括：
由主机通过对包括在所述多个命令信号中的超时时间进行比较来重新安排所述多个命令信号。
18.根据权利要求16所述的方法，所述方法还包括：
当包括在第二响应信号中的第一时间量增加时，由主机降低相应命令信号的优先级。
19.根据权利要求16所述的方法，所述方法还包括：
将在重新安排的命令信号之中具有最高优先级的命令信号从主机传输到存储装置。
20.一种操作存储装置的方法，所述方法包括：
在存储装置处接收命令信号，命令信号包括执行操作的超时时间和标示，命令信号从主机接收，超时时间是主机在重新发送命令信号之前等待来自存储装置的响应的时间量的标示；
在存储装置处确定第一时间量，第一时间量是对如果存储装置将执行所述操作则在存储装置开始执行所述操作时的时间点与存储装置完成所述操作时的时间点之间将经过的时间量的估计；
在存储装置处决定是否将确定的第一时间量发送到主机，所述决定基于超时时间和确定的第一时间量做出；以及
基于所述决定将确定的第一时间量从存储装置发送到主机。
CN201710463567.6A 2016-06-29 2017-06-19 操作电子系统的方法及操作存储装置的方法 Active CN107544752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0081805 2016-06-29
KR1020160081805A KR102560229B1 (ko) 2016-06-29 2016-06-29 전자 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
CN107544752A CN107544752A (zh) 2018-01-05
CN107544752B true CN107544752B (zh) 2022-04-19

Family

ID=60806354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710463567.6A Active CN107544752B (zh) 2016-06-29 2017-06-19 操作电子系统的方法及操作存储装置的方法

Country Status (3)

Country Link
US (2) US10452314B2 (zh)
KR (1) KR102560229B1 (zh)
CN (1) CN107544752B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389858B (zh) * 2018-04-20 2023-06-09 伊姆西Ip控股有限责任公司 存储设备的故障恢复方法和设备
US10990319B2 (en) * 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
KR20200066893A (ko) 2018-12-03 2020-06-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR102655360B1 (ko) * 2018-12-13 2024-04-05 에스케이하이닉스 주식회사 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법
US11915047B2 (en) 2020-06-30 2024-02-27 Western Digital Technologies, Inc. Managing storage device compute operations
US11681466B2 (en) 2020-06-30 2023-06-20 Western Digital Technologies, Inc. Proactive storage operation management
KR20220165146A (ko) * 2021-06-07 2022-12-14 에스케이하이닉스 주식회사 저장 장치, 호스트 장치 및 그들의 동작 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6526433B1 (en) 1999-12-15 2003-02-25 International Business Machines Corporation Adaptive timeout value setting for distributed computing environment (DCE) applications
JP2003303056A (ja) * 2002-04-10 2003-10-24 Sanyo Electric Co Ltd 制御方法、その制御方法を利用可能な制御装置およびホスト装置
JP2004334554A (ja) 2003-05-08 2004-11-25 Nec Corp コンピュータシステムの監視方式
JP2006155239A (ja) 2004-11-29 2006-06-15 Canon Inc ソフトウェアシステム、ソフトウェアシステムの制御方法、制御プログラム及び記憶媒体
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
JP5107096B2 (ja) 2008-02-29 2012-12-26 株式会社東芝 情報処理装置および起動制御方法
US7941578B2 (en) 2008-06-11 2011-05-10 Hewlett-Packard Development Company, L.P. Managing command request time-outs in QOS priority queues
CN102171643B (zh) * 2008-10-15 2013-12-04 三菱电机株式会社 信息存储装置
KR20100042885A (ko) * 2008-10-17 2010-04-27 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
KR101525872B1 (ko) 2008-11-06 2015-06-04 삼성전자주식회사 반도체 메모리 시스템의 동작 방법
JP2010182216A (ja) 2009-02-09 2010-08-19 Panasonic Corp メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム
JP2010244611A (ja) 2009-04-06 2010-10-28 Hitachi-Lg Data Storage Inc 光ディスク装置
US8375258B1 (en) * 2009-08-26 2013-02-12 Cypress Semiconductor Corporation Watchdog timer with mode dependent time out
JP2011095869A (ja) 2009-10-28 2011-05-12 Hitachi Ltd リクエスト情報処理方法および計算機システム
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
WO2012049760A1 (ja) * 2010-10-14 2012-04-19 富士通株式会社 ストレージ制御装置における基準時間設定方法
US8832037B2 (en) 2012-02-07 2014-09-09 Zerto Ltd. Adaptive quiesce for efficient cross-host consistent CDP checkpoints
JP6011639B2 (ja) * 2012-12-28 2016-10-19 富士通株式会社 情報処理装置、情報処理方法、及び情報処理プログラム
US9229839B2 (en) * 2013-01-09 2016-01-05 Microsoft Technology Licensing, Llc Implementing rate controls to limit timeout-based faults
US9223658B2 (en) * 2013-05-13 2015-12-29 Lenovo (Singapore) Pte. Ltd. Managing errors in a raid
KR20150001146A (ko) * 2013-06-26 2015-01-06 삼성전자주식회사 스토리지 시스템 및 그의 동작 방법
US9367407B2 (en) 2014-08-05 2016-06-14 International Business Machines Corporation Optimizing placement plans for host failure in cloud computing environments
US10310923B1 (en) * 2014-08-28 2019-06-04 Seagate Technology Llc Probabilistic aging command sorting
US10223179B2 (en) * 2016-05-17 2019-03-05 International Business Machines Corporation Timeout processing for messages

Also Published As

Publication number Publication date
US10896005B2 (en) 2021-01-19
KR20180002367A (ko) 2018-01-08
CN107544752A (zh) 2018-01-05
US20200050404A1 (en) 2020-02-13
KR102560229B1 (ko) 2023-07-27
US10452314B2 (en) 2019-10-22
US20180004455A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107544752B (zh) 操作电子系统的方法及操作存储装置的方法
JP5547741B2 (ja) データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
US11151027B2 (en) Methods and apparatuses for requesting ready status information from a memory
KR101903095B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
US10466903B2 (en) System and method for dynamic and adaptive interrupt coalescing
US20190018618A1 (en) Methods and apparatuses for executing a plurality of queued tasks in a memory
KR102155042B1 (ko) 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
US10262708B2 (en) Memory system performing training operation
US20150221381A1 (en) Memory system including nonvolatile memory device an erase method thereof
US20160357462A1 (en) Nonvolatile Memory Modules and Data Management Methods Thereof
CN111554339A (zh) 控制暂停模式的存储器控制器和方法
KR20110045223A (ko) 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법
KR102430798B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US11269551B2 (en) Semiconductor memory device and method of operating the same
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
KR20140001535A (ko) 스토리지 시스템 및 그것의 데이터 관리 방법
US9472290B2 (en) Semiconductor device and method of erasing the same
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20190110242A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102391493B1 (ko) 반도체 장치와 연결된 컨트롤러 및 그것의 동작 방법
US8982635B2 (en) Semiconductor memory device and writing method thereof
KR101848510B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20150121168A1 (en) Memory system including randomizer and de-randomizer
US20170185544A1 (en) Semiconductor device including a plurality of circuits and a bus connecting the circuits to one another, and method of operating the semiconductor device
KR102473197B1 (ko) 읽기 데이터를 전송 단위로 전송하는 불휘발성 메모리 모듈, 스토리지 장치, 및 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant