Nothing Special   »   [go: up one dir, main page]

CN102473598A - 用于布置微结构的方法 - Google Patents

用于布置微结构的方法 Download PDF

Info

Publication number
CN102473598A
CN102473598A CN201180002730XA CN201180002730A CN102473598A CN 102473598 A CN102473598 A CN 102473598A CN 201180002730X A CN201180002730X A CN 201180002730XA CN 201180002730 A CN201180002730 A CN 201180002730A CN 102473598 A CN102473598 A CN 102473598A
Authority
CN
China
Prior art keywords
substrate
groove
micro
structural
electrolyte solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180002730XA
Other languages
English (en)
Inventor
中川彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473598A publication Critical patent/CN102473598A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

本发明的方法包括：准备包含具有第一凹槽和第二凹槽的表面的第一基板，所述第二凹槽的底部包含第一电极；把第一基板浸入电解质溶液中；把第二电极插入电解质溶液中；在第一电极和第二电极之间施加电压的同时，把气泡注入电解质溶液中，从而仅把气泡布置于第一凹槽上；把第一微结构分散到电解质溶液中，从而把第一微结构布置于第一凹槽上；把气泡注入电解质溶液中，从而把气泡布置于第二凹槽上；以及把第二微结构分散到电解质溶液中，从而把第二微结构布置于第二凹槽上。

Description

用于布置微结构的方法
技术领域
本公开涉及一种用于布置微结构的方法。
背景技术
在典型的安装装置中，抓住电子元件并把电子元件安装在基板上。由于电子装置的小型化，要求安装装置抓住较小的电子元件。
然而，这样的小电子元件可能会被较小的外力毁坏。因此，能够用典型安装装置安装的电子元件的边长的最小尺寸约为0.2毫米。
为了解决该问题，专利文献1、专利文献2和非专利文献1公开了利用液体布置电子微型元件的方法。
特别地，专利文献1和非专利文献1公开了把GaAs激光二极管元件布置在基板上的方法。GaAs激光二极管元件包含长度为20微米的侧边。
专利文献1和非专利文献1中的方法包括以下步骤。
首先，形成具有元件将被安装在其表面上的凹槽的基板。所述凹槽具有与元件相同的形状。
接着，在诸如甲醇之类的液体中分散待布置的元件，从而准备分散液体。
接着，把基板浸入分散液体中。由于凹槽具有与元件相同的形状，因此元件被布置在凹槽上。
非专利文献2公开了一种利用液体在基板上同时布置多种元件的方法。
该方法包括以下步骤。首先，准备具有不同形状的多种元件。例如，当布置三种元件时，准备圆形、三角形和四边形元件。在液体中分散所述多种元件，从而准备分散液体。
准备具有凹槽的基板，所述凹槽具有与各个元件相同的形状。把基板浸入分散液体中，从而把多种元件布置在基板上。
专利文献3也公开了一种利用液体把多种元件布置在基板上的方法。
该方法包括以下步骤。首先，准备具有相同形状的多种元件。准备具有多个凹槽的基板，元件将被布置于所述多个凹槽中。各个凹槽的下部具有加热器。
接着，把基板浸入液体中。通过加热来增大液体的粘度。加热器加热凹槽的下部。这会增大凹槽附近的液体的粘度。
随后，把第一元件浸入液体中。第一元件不会被布置于具有高粘度的液体所覆盖的凹槽上。相反，第一元件被布置于未被加热的凹槽上。
接着，从液体中除去第一元件，并关闭加热器。这会降低凹槽附近的液体的粘度。此外，在液体中分散第二元件，从而把第二元件布置在未布置有第一元件的凹槽上。任选地，可以重复这些过程。从而，把元件布置在基板的凹槽上。
引文列表
专利文献
{PTL 1}美国专利5,545,291号
{PTL 2}日本特开平9-120943号公报
{PTL 3}美国专利授权前公开2006/0057293号
非专利文献
{PTL 1}Yeh H.-J.和Smith J.S.，IEEE Photonics Technology Letters6(1994)706
{PTL 2}Drobac S.，Information Display，11/19(1999)12
发明内容
技术问题
根据利用液体布置元件的现有方法，当元件更加小型化时，把元件布置在凹槽上的概率会变得更低。下面描述其原因。
元件是通过重力布置在凹槽上的。相反，分散液体通过湍流、层流或对流，向元件施加作用力(下文中称为“分散液体的作用力”)。重力的大小与元件的体积成比例，而分散液体的作用力的大小与元件的表面积成比例。当元件更加小型化时，分散液体的作用力的大小变得大于重力的大小。
因此，即使当通过重力把元件布置在凹槽上时，分散液体的作用力也会容易地从凹槽移开元件。这导致把元件布置在凹槽上的概率降低。
本公开的目的是提供一种精确且概率高地把诸如电子元件之类的微结构布置在基板的凹槽上的方法。
问题的解决方案
本公开的第一方面是一种把第一微结构和第二微结构布置在第一基板上的方法，所述方法包括以下步骤：
准备包含绝缘体的第一基板的步骤(A)，其中：
第一基板包含具有第一凹槽和第二凹槽的表面，
第一凹槽包括疏水的(water-repellent)侧壁和底部，
第二凹槽包括疏水的侧壁和底部，
第二凹槽的底部包含第一电极，
绝缘体架设在第二凹槽的底部和第一电极之间，
第一基板的表面中除第一凹槽和第二凹槽以外的部分是亲水的；
把第一基板浸入电解质溶液中的步骤(B)；
把第二电极插入电解质溶液中的步骤(C)；
在第一电极和第二电极之间施加电压的同时，把气泡注入电解质溶液中，从而把气泡布置于第一凹槽上，而不把气泡布置于第二凹槽上的步骤(D)；
在使第一基板的表面面向上的状态下，把包含第一亲水表面和第一疏水表面的第一微结构分散到电解质溶液中，从而在使第一疏水表面面向下的状态下，把第一微结构布置于第一凹槽上的步骤(E)；
把气泡注入电解质溶液中，从而把气泡布置于第二凹槽上的步骤(F)；以及
在使第一基板的表面面向上的状态下，把包含第二亲水表面和第二疏水表面的第二微结构分散到电解质溶液中，从而在使第二疏水表面面向下的状态下，把第二微结构布置于第二凹槽上的步骤(G)。
本公开的第二方面是一种把微结构布置在第一基板上的方法，所述方法包括以下步骤：
准备第一基板的步骤(A)，所述第一基板在其表面上包含有绝缘体，其中：
第一基板包含具有凹槽的表面，
所述凹槽包括疏水的侧壁和底部，
第一基板的表面中除凹槽以外的部分是亲水的；
把第一基板浸入电解质溶液中的步骤(B)；
把气泡注入电解质溶液中，从而把气泡布置于凹槽上的步骤(C)；以及
在使第一基板的表面面向上的状态下，把包含亲水表面和疏水表面的微结构分散到电解质溶液中，从而在使疏水表面面向下的状态下，把微结构布置于凹槽上的步骤(D)。
本发明的有利效果
在本发明中，气泡被布置于基板的凹槽上，并使具有疏水表面的微结构附着在气泡上。这使微结构准确且概率高地布置于凹槽上。此外，由于气泡被有选择地布置于凹槽上，因此能够在基板上布置多种微结构。
附图说明
[图1]图1A至1D示出根据实施例1的用于布置微结构的方法。
[图2]图2A至2C示出根据实施例1的用于布置微结构的方法。
[图3]图3A至3D示出根据实施例1的用于布置微结构的方法。
[图4]图4A和4B示出第一微结构113，并且图4C和4D示出第二微结构122。
[图5]图5A和5B示出实施例1中的基板101。
[图6]图6A至6D示出根据实施例2的用于布置微结构的方法。
[图7]图7A至7F示出根据实施例3的用于布置微结构的方法。
[图8]图8A至8C示出根据实施例4的用于布置微结构的方法。
[图9]图9A至9F示出根据实例1的用于准备基板301的方法。
[图10]图10A和10B示出根据实例1的用于准备基板301的方法。
[图11]图11示出实例1中的基板301上的疏水膜310。
[图12]图12A至12F示出根据实例1的用于准备微结构510的方法。
[图13]图13A至13C示出实例1中的基板上的第一微结构508、第二微结构509和疏水膜513。
[图14]图14A至14F示出根据实例1的用于布置微结构的方法。
[图15]图15A至15C示出根据实例1的用于布置微结构的方法。
[图16]图16A和16B示出第一装配架(jig)703。
具体实施方式
参考附图描述本发明的实施例。阴影线可能会予以省略以便有助于理解。
(实施例1)
在实施例1中，描述在基板上布置两种微结构的方法。
根据实施例1的方法包括准备微结构和准备包含凹槽的基板的预备步骤，以及有选择地在凹槽中布置微结构的步骤1-9。
图1A至1D、图2A至2C和图3A至3D示出在基板上布置两种微结构的方法。图4A至4D示出所述两种结构。图5A和5B示出基板。
(预备步骤)
图4A和图4C分别示出第一微结构和第二微结构的透视图。图4B和图4D分别示出图4A和图4C中的A-A线的横截面视图。
第一微结构113包含第一疏水表面114和第一亲水表面115。类似地，第二微结构122包含第二疏水表面124和第二亲水表面123。在图4A至图4D中，第一微结构113和第二微结构122都具有梯形形状。然而，这些形状并不局限于此。这些形状可以是正方体、长方体或圆盘形。
疏水表面的材料的实例是硅和氟化烷基基团(alkyl fluoride group)诸如CF3(CF2)m-(m是自然数)。亲水表面的材料的实例是二氧化硅、GaAs和GaN。
“疏水”意味着纯水水滴的静态接触角不小于90度。“亲水”意味着静态接触角小于90度。
图5A示出基板的俯视图。图5B示出图5A中的A-A线的横截面视图。
第一基板101在其表面上包含有绝缘体。在图5A和图5B中，第一基板101由绝缘体构成。第一基板101在其正面上包含有第一凹槽102和第二凹槽128。凹槽102/128各自包含侧面104和底面105。
第一凹槽102的底面105包含第一电极103a。第一电极103a由绝缘体覆盖。即，第一电极103a不从第一凹槽102的底面105露出。换句话说，第一电极103a设置在基板101内部。第一电极103a可以设置在基板101的背面上。
第二凹槽128的底面105包含第二电极103b。第二电极103b由绝缘体覆盖。即，第二电极103b不从第二凹槽128的底面105露出。换句话说，第二电极103b设置在基板101内部。第二电极103b可以设置在基板101的背面上。
分别为第一电极103a和第二电极103b设置第一电线路130和第二电线路131。侧面104和底面105都疏水。第一基板101的除凹槽以外的正面区域106亲水。
第一基板101的实例是下述(1)至(4)：
(1)玻璃基板，氮化硅基板，或具有氧化表面的硅基板；
(2)具有在金属板表面上形成的诸如氧化硅或氮化硅之类的绝缘膜的基板；
(3)具有亲水表面的树脂基板，诸如尼龙树脂基板、聚碳酸酯树脂基板、聚甲基丙烯酸甲酯树脂基板；或者
(4)具有用氧等离子体处理形成的亲水表面的聚酰亚胺树脂基板。
下面描述准备基板101的方法的典型实例。首先，准备具有亲水表面的基板。利用蚀刻或机械加工，在基板的表面上形成凹槽。
利用光刻法或印刷法在凹槽的侧面和底面形成电极和电线路。随后，在整个基板上形成薄绝缘膜。把基板浸入含硅烷偶联剂的有机溶液中，所述硅烷偶联剂具有氟碳基团(CFx(CF2)n；n是自然数或0)或烃基(CH3(CH2)n；n是自然数或0)。
随后，从有机溶液中取出基板，以使具有氟碳链或烃链的硅烷偶联剂结合到基板的表面上。从而，基板的整个表面变成疏水。
随后，用玻璃掩模或金属掩模覆盖凹槽，并用紫外光照射凹槽。由于硅烷偶联剂的消失，已经用紫外光照射的区域变成亲水。相反，用掩模覆盖的凹槽的表面仍然保持为是疏水的。从而，获得包含疏水侧面104、疏水底面105和亲水区域106的基板101。
(步骤1)
如图1A中所示，把获得的第一基板101浸入电解质溶液181中。容器107含有电解质溶液181。电解质溶液181的实例是含无机盐的水溶液或含有机盐的有机溶液。有选的是，电解质溶液181具有较高的表面张力。溶解诸如NaCl、KCl或NaCO3之类的无机盐的水溶液是优选的。有选的是，无机盐的浓度为1毫摩尔/升～1摩尔/升。
(步骤2)
如图1B中所示，把第三电极109插入电解质溶液181中。在第三电极109和第二凹槽128的第二电极103b之间施加直流电压108。由于电湿润现象，第二凹槽128的侧面104和底面105变成亲水的。
(步骤3)
如图1C中所示，从注射器110把气泡111注入电解质溶液181中。气泡111仅被布置在疏水的第一凹槽102上。气泡111不会被布置在亲水区域106以及由于电湿润现象而亲水的第二凹槽128上。图1C示出气泡112是如何仅被布置于第一凹槽102上的。
气泡112仅被布置在疏水的第一凹槽102上的原因在于，由于气泡/电解质溶液之间和疏水区域/液体之间的界面能的减小，包括电解质溶液181、第一基板101和气泡111的整个系统的自由能被减小。
(步骤4)
如图1D中所示，把第一微结构113分散在电解质溶液181中。第一基板101面朝上。
特别地，向电解质溶液181中供应其中分散有第一微结构113的分散液体。当第一微结构113分散在电解质溶液181中时，在第一疏水表面114面朝下的状态下，第一微结构113被吸附到气泡112上。从而，第一微结构113被布置在第一凹槽102上。图1D示出第一微结构113是如何被吸附到气泡112上的。
第一微结构113如上所述被吸附到气泡112上的原因与在步骤3中气泡111仅被布置在第一凹槽102的疏水表面上的原因相同。
不利地，如图1D中所示，由于重力的缘故，第一微结构113可能会被布置在第二凹槽128上。附图标记117表示通过重力而被布置于第二凹槽128上的第一微结构。任选地，执行下面的步骤5以从第二凹槽128除去第一微结构117。
(步骤5)
如图2A中所示，翻转基板101。从而，布置于第二凹槽128上的微结构117通过重力而落下。附图标记118表示已落下的微结构。相反，由于气泡112和微结构113之间的吸引力大于第一微结构113的重力，因此微结构113吸附在气泡112上而不会落下。
(步骤6)
在步骤6中，重复步骤2-4和任选的步骤5，以把其它结构布置在凹槽上。
如图2B中所示，利用注射器119把气泡120注入电解质溶液181中。由于第二凹槽128的侧面104和底面105疏水，因此气泡120被布置于第二凹槽128的侧面104和底面105上。由于与电解质溶液181接触的微结构113的表面亲水，因此气泡不会被布置于所述表面上。图2B示出气泡121是如何仅被布置于第二凹槽128上的。在停止施加电压之后，第二凹槽128返回到疏水状态。仅在施加电压期间，第二凹槽128由于电湿润现象而转变成亲水。当不施加电压时，第二凹槽128是疏水的。在步骤6中，在第二电极103b和第三电极109之间不施加电压。
接着，如图2C中所示，按照与步骤4相似的方式，把第二微结构122分散在电解质溶液181中。这使第二微结构122被吸附到气泡121上。图2C示出第二微结构122如何被吸附到气泡121上。
(步骤7)
如图3A中所示，把容器107放入耐压密闭壳体125中。耐压密闭壳体125通过管127连接到压力调节装置126。
压力调节装置126向耐压密闭壳体125供应高压空气。高压空气通过管127被供应给耐压密闭壳体125以把耐压密闭壳体125中的压力调节为大于1大气压且不大于100大气压。
接着，如图3B中所示，用压力调节装置126增大耐压密闭壳体125中的压力。这使气泡112和气泡121的体积被减小，从而把第一微结构113和第二微结构122分别布置于第一凹槽102和第二凹槽128上。
(步骤8)
如图3C中所示，从电解质溶液181中缓慢地取出第一基板101。
(步骤9)
如图3D中所示，利用压力调节装置126，使耐压密闭壳体125中的压力返回到1大气压，1大气压近似等于国际单位制中的1.013×105Pa。
通过步骤1-9，第一微结构113和第二微结构122被分别布置于第一凹槽102和第二凹槽128上。任选地，执行步骤7-9。
(实施例2)
在步骤1-6之后，实施例2包含图6A至图6D中所示的步骤。
如图6A中所示，在步骤6之后，把第二基板201浸入电解质溶液181中。第二基板201的表面包含粘性膜202。
膜202的材料不受限制，只要其对微结构有粘着性即可。膜202的实例是通过加热聚合的树脂或光固化树脂。利用旋转涂覆法、浸渍法或刮涂法(blade coat)来涂覆膜202的材料以形成粘性膜202。
接着，如图6B中所示，使第二基板201接触第一基板101。第一微结构113和第二微结构122附着到膜202上。如图6C中所示，使第二基板201脱离第一基板101，以把第一微结构113和第二微结构122转写到粘性膜202上。
最后，如图6D中所示，从电解质溶液181中取出第二基板201。
从而，把第一微结构113和第二微结构122布置在第二基板201上。
(实施例3)
在实施例3中，有选择地把n沟道晶体管和p沟道晶体管布置在基板上。
图7A至图7F示出准备根据实施例3布置的n沟道晶体管的方法。如图7A中所示，准备硅基板901。硅基板901的表面具有热氧化膜902和p型硅薄膜903。p型硅膜903是电子所流经的沟道层。
如图7B中所示，通过普通的半导体工艺形成n沟道晶体管。n沟道晶体管包含由二氧化硅构成的栅极绝缘体919，n型区域904，源电极905，漏电极921和栅电极906。源电极905、漏电极921和栅电极906的最前部表面可以由金膜构成。
如图7C中所示，各n沟道晶体管被抗蚀膜907覆盖。
如图7D中所示，对p型硅薄膜903进行干性蚀刻以获得n沟道晶体管元件908。
如图7E中所示，将基板901浸入氟化铵水溶液910中，以蚀刻热氧化膜902。从而，n沟道晶体管元件908被分散在氟化铵水溶液910中。
用Teflon(注册商标)过滤器过滤其中分散有n沟道晶体管元件908的水溶液，从而把n沟道晶体管元件908捕获在Teflon(注册商标)过滤器(未示出)上。
如图7F中所示，把Teflon(注册商标)过滤器浸入诸如丙酮之类的有机溶剂912中，以分散n沟道晶体管元件908。从而，除去抗蚀膜907。
最后，用Teflon(注册商标)过滤器过滤包含n沟道晶体管元件908的有机溶剂912，以把n沟道晶体管元件908捕获在Teflon(注册商标)过滤器上。把Teflon(注册商标)过滤器浸入诸如甲醇或乙醇之类的液体中，以分散n沟道晶体管元件908(未示出)。从而，含有n沟道晶体管元件908的分散液体得以准备。
由于在n沟道晶体管元件908的背面913中不存在氧化膜，因此背面913疏水。相反，由于n沟道晶体管元件908的正面922包含露出的绝缘膜919和金电极，因此正面922亲水。
按照与上述方式相似的方式，准备含有p沟道晶体管元件的分散液体。
把根据上述方式准备的n沟道晶体管元件和p沟道晶体管元件分别根据实施例1那样有选择地布置在表面上作为第一微结构113和第二微结构122。
在把这些晶体管元件布置在基板上之后，用光刻工艺将这些晶体管元件电连接。从而，在基板上形成开关电路和振荡器电路。
(实施例4)
在实施例4中，在第二基板上有选择地布置n沟道晶体管和p沟道晶体管。
通过图7A至图7D中所示的步骤，获得n沟道晶体管元件908。如图8A中所示，在n沟道晶体管元件908的表面上的抗蚀膜907上形成疏水膜914，以获得由n沟道晶体管元件908、抗蚀膜907和疏水膜914构成的层压构造。
下面描述形成疏水膜914的方法的实例。
把具有抗蚀膜907的基板901放入真空溅射装置中，以使基板901受到等离子体的处理。通过氩等离子体溅射四氟乙烯树脂以在基板901的表面上形成疏水膜914。优选的是，疏水膜914的厚度较薄。特别地，所述厚度近似为2-3纳米。疏水膜914具有许多针孔。
接着，如图8B中所示，把基板901浸入氟化铵水溶液916中。氟化铵水溶液916渗透针孔，从而通过蚀刻来溶解热氧化膜902。结果，使n沟道晶体管元件908分散在氟化铵水溶液916中。
用Teflon(注册商标)过滤器过滤溶解在氟化铵水溶液916中的n沟道晶体管元件908，以把n沟道晶体管元件908捕获在Teflon(注册商标)过滤器上。
如图8C中所示，把Teflon(注册商标)过滤器浸入过氧化氢水溶液918中，以分散n沟道晶体管元件908。从而，p型硅薄膜的最前部表面920因氧化而变成亲水的。
用Teflon(注册商标)过滤器过滤含有n沟道晶体管元件908的过氧化氢水溶液918，以把n沟道晶体管元件908捕获在Teflon(注册商标)过滤器上。
最后，把Teflon(注册商标)过滤器浸入液体中，以分散n沟道晶体管元件908。优选地，选择不溶解抗蚀膜907的液体。特别地，水溶液或者具有长链烷基的醇(诸如己醇或庚醇)是优选的。
按照与实施例2相似的方式，分别把获得的n沟道晶体管元件908和p沟道晶体管元件有选择地布置在基板上作为第一微结构113和第二微结构122。在硅薄膜的最前部表面920面对转写用基板的状态下，布置这些晶体管。随后，把转写用基板浸入诸如丙酮之类的有机溶剂中。
(实例1)
在实例1中，在基板的凹槽上有选择地布置直径为100微米且厚度为3微米的圆盘形结构。下面描述该过程。
(1.基板的准备)
参考图9A至图9F、图10A和图10B描述准备基板的方法。在图9A至图9F中，上图示出示意性的俯视图，下图示出示意性的横截面视图。图10A和图10B示出示意性的横截面视图。
如图9A中所示，首先，准备由直径为4英寸且厚度为500微米的硅晶片构成的基板301。
如图9B中所示，用真空等离子体CVD法，在基板301上形成厚度为5微米的二氧化硅膜302。
如图9C中所示，用干性蚀刻法蚀刻二氧化硅膜302，从而形成具有不同直径的两种凹槽。第一凹槽303具有110微米的直径和4微米的深度。第二凹槽304具有111微米的直径和4微米的深度。
尽管图9C中示出了9个凹槽，但是基板301实际上包含50个第一凹槽303和50个第二凹槽304。凹槽303和304被配置成具有500微米的中心间距离。凹槽303和304被排列成10列×10行的格子状。
在图9C中，纸上的上下方向表示基板的纵向方向，并且纸上的左右方向表示基板的横向方向。如图9C中所示，沿着纵向方向排列一列相同种类的凹槽。由第一凹槽303构成的列和由第二凹槽304构成的列是交替布置的。
如图9D中所示，形成由膜厚为200纳米的铂构成的电极305。电极305包含具有120微米的短边的线状区域307和10毫米×10毫米的正方形区域308。线状区域307覆盖第二凹槽304的底面和侧面。
下面描述准备电极305的方法。
首先，通过光刻法，用正性抗蚀膜覆盖除第二凹槽304以外的区域。接着，通过真空溅射法，在基板301的表面上形成膜厚为200纳米的铂薄膜。随后，除去正性抗蚀膜以形成图9D中所示的铂电极305。
如图9E中所示，利用等离子体CVD法形成膜厚为800纳米的氮化硅膜309。氮化硅膜309的形状是边长为55毫米的正方形。
氮化硅膜309覆盖所有第一凹槽303、所有第二凹槽304和区域307。区域308不被覆盖。
下面特别描述准备氮化硅膜309的方法。准备边长为200毫米的正方形金属掩模。金属掩模的中心包含边长为55毫米的正方形通孔。按照使所有第一凹槽303、所有第二凹槽304和区域307落在正方形通孔内的方式，把金属掩模附着在基板301上。此外，把基板放入等离子体CVD装置中，以在基板301的表面上形成氮化硅膜309。
如图9F中所示，在基板301的整个表面上形成疏水膜310。下面描述形成疏水膜310的过程。
把基板301浸入含有1vol％浓度的CF3(CF2)7C2H4SiCl3的正十六烷和氯仿(体积比4∶1)的混合溶液中1个小时。随后，在摇动的同时，用氯仿洗涤基板301。
图11示出在基板表面314上形成的疏水膜310的示意图。疏水膜310是单分子膜。作为单分子膜的替代，疏水膜310可以是聚合物或者聚合物和单分子膜的混合物。聚合物具有两个CF3(CH2)7C2H4Si分子通过氧相互键合的结构。
接着，如图10A中所示，利用光掩膜311把紫外光312照射到除第一凹槽303和第二凹槽304以外的疏水膜上。紫外光312的光源是具有185纳米和254纳米的主波长的低压汞灯。
结果，如图10B中所示，仅从被照射紫外光312的区域313除去疏水膜310。如上所述，通过图9A至图9F、图10A和图10B的步骤，形成基板。
(2.微结构的准备)
图12A至图12F示出准备微结构的方法。
如图12A中所示，通过EB气相沉积法在直径为6英寸且厚度为500微米的硅晶片501上形成膜厚为100纳米的铝薄膜502。接着，通过等离子体CVD法形成厚度为3微米的二氧化硅膜503。
如图12B中所示，厚度为10纳米的钛薄膜和厚度为100纳米的金属膜504按照该顺序通过EB沉积法形成在二氧化硅膜503上。
如图12C中所示，用光刻法蚀刻金属膜504以形成金属图案505。特别地，利用光刻法形成形状与待形成的金的图案相同的正性抗蚀膜的图案。随后，把硅晶片501按照下述顺序浸入金蚀刻剂和钛蚀刻剂中。金蚀刻剂是其中溶解有碘和碘化钾的水溶液。钛蚀刻剂是其中溶解有氢氟酸和硝酸的水溶液。随后，除去抗蚀膜。
如图12D中所示，利用干性蚀刻法使二氧化硅膜503图案化。特别地，利用光刻法形成形状与二氧化硅506的形状相同的正性抗蚀剂图案。随后，用CF4气体干性蚀刻二氧化硅膜503。最后，除去抗蚀膜。
如图12E和图12F中所示，把基板501浸入温度为70℃的铝蚀刻剂507中，以蚀刻铝薄膜502。铝蚀刻剂507是76wt％的磷酸、4wt％的硝酸、15wt％的醋酸和5wt％的水的混合物。
从而，从基板501除去微结构510，以把微结构510分散在铝蚀刻剂507中。
用Teflon(注册商标)过滤器过滤含有微结构510的蚀刻剂，以把微结构510捕获在Teflon(注册商标)过滤器上。随后，把Teflon(注册商标)过滤器浸入含有1vol％的CF3(CF2)7C2H4SH的乙醇中，以把微结构510分散在乙醇中。把乙醇放置一夜。从而，在微结构510的金属图案505上形成疏水膜。
接着，用Teflon(注册商标)过滤器过滤含有微结构510的乙醇，以把微结构510捕获在Teflon(注册商标)过滤器上。最后，把Teflon(注册商标)过滤器浸入甲醇中，以把微结构510分散在甲醇中。按照在10毫升甲醇中分散大约2,000,000个微结构510的方式，添加甲醇以调整甲醇的浓度。
图13A和图13B分别示出根据实例1准备的第一微结构508和第二微结构509。第一微结构508和第二微结构509都具有直径为100微米且厚度为3微米的圆盘形状。
第一微结构508的表面包含直径为100微米的金属图案511，而第二微结构509的表面包含直径为80微米的金属图案512。在金属图案511/512两者上都形成疏水膜513。图13C示出在金属图案511/512上形成的疏水膜513。
(3.把微结构布置在基板上的方法)
图14A至图14F示出把气泡布置于基板301的凹槽303上的方法。如图14A中所示，用第一装配架703把基板301装配在含有液体702的容器701中。第一凹槽303和第二凹槽304被设定成向下。
容器701是20厘米长×20厘米宽×40厘米深的玻璃容器。
液体702是溶解有0.1摩尔/升的KCl的电解质溶液。在形成于第二凹槽304的底部的电极305和浸入电解质溶液702中的第三电极704之间施加30伏的直流电压。正电压和负电压分别施加于电极305和第三电极704。
在施加电压之后，从注射器707注入气泡708，从而把气泡708布置于基板301的第一凹槽303上。
注射器707是玻璃管。该玻璃管具有15厘米的长度，并且玻璃管两端的孔径不同。一端的孔径为30微米，而另一端的孔径约为10微米。胶管装配在所述另一端上以把压缩空气从内径为30微米的孔经过玻璃管注入液体702中。
图16A示出在固定基板301之前的第一装配架703的示意图。图16B示出在固定基板301之后的第一装配架703的示意图。
第一装配架703包含窗口717。注射器707的尖端插入窗口717中以使气泡708到达基板301。
在布置气泡708之后，停止电压的施加，并从电解质溶液702中取出第一装配架703。
图14B示出把微结构508布置到第一凹槽303上的方法。如图14B中所示，在把气泡708布置在基板301上之后，把第二装配架710浸入液体702中，并把基板301固定到第二装配架710上。分散在甲醇中的第一微结构508被注入电解质溶液702中。注入的第一微结构508的数目约为50,000。注射器709是体积为1ml的巴斯德吸管。
如图14C中所示，按照使第一凹槽303和第二凹槽304面向下的方式翻转基板301。
如图14D和图14E中所示，除了没有施加电压以外，按照与图14A相似的方式把气泡712布置于第二凹槽304上，以把基板301固定到第二装配架710上。
如图14F中所示，按照与图14B相似的方式把第二微结构509注入电解质溶液702中。
如图15A中所示，把容器701放入耐压密闭壳体714中。随后，通过管716连接耐压密闭壳体714和压力调节装置715。
如图15B中所示，使压缩气体从压力调节装置715流到耐压密闭壳体714，以把耐压密闭壳体714内的压力设定成10大气压。这会减小布置于第一凹槽303和第二凹槽304上的气泡712的体积，从而把第一微结构508和第二微结构509分别布置于第一凹槽303和第二凹槽304上。
最后，如图15C中所示，铅直向上取出第二装配架710，以从电解质溶液702中取出基板301。随后，利用压力调节装置715使耐压密闭壳体714中的压力返回到大气压。从而，把第一微结构508和第二微结构509布置于基板301上。
(评估方法和结果)
用光学显微镜检查分别布置于第一凹槽303和第二凹槽304上的第一微结构508和第二微结构509的数目。还检查各个布置的第一微结构508和第二微结构509面向正面或背面中的哪一面。表1示出其结果。
[表1]
Figure BDA0000127189840000161
从表1可理解的是，按照具有疏水膜513的金属图案511/512面向基板的方式，把第一微结构508和第二微结构509分别布置于第一凹槽303和第二凹槽304上。几乎所有的第一微结构508和几乎所有的第二微结构509都分别有选择地被布置于第一凹槽303和第二凹槽304上。
原则上，根据本公开，第一微结构508和第二微结构509被分别布置于第一凹槽303和第二凹槽304上。金属图案511/512面向基板。
计算微结构被分别布置于第一凹槽303和第二凹槽304上的概率Pa和Pb。
Pa：通过把布置于第一凹槽303上同时各金属面面向基板的第一微结构508的数目除以50获得的值。
Pb：通过把布置于第二凹槽304上同时各金属面面向基板的第二微结构509的数目除以50获得的值。
当第一微结构508和第二微结构509被更准确地分别布置于第一凹槽303和第二凹槽304上时，Pa和Pb的值会变得更大。根据表1计算的Pa和Pb的值分别为0.86。
(比较实例1)
在比较实例1中，按照专利文献1中所公开的相似方式，把第一微结构508布置在基板301的第一凹槽303上。
通过图9A至图9C中所示的步骤，获得基板。不执行图9D至图9F、图10A和图10B的步骤。除了未形成疏水膜以外，根据图12中所示的过程准备微结构508。
根据图14B中所示的过程，把第一微结构508布置在第一凹槽303上。然而，不执行图14A和图14C至图14F中所示的步骤。液体702是纯水。供应到液体702中的第一微结构508的数目约为100,000。在布置第一微结构508之后，从液体702中取出基板301。
用光学显微镜观察基板301的表面，以检查布置于第一凹槽303上的第一微结构508的数目。本发明人还检查了第一微结构508面向正面或背面中的哪一面。表2示出其结果。
[表2]
在比较实例1中，第一微结构508被布置于第一凹槽508上，而不区分正面和背面。
微结构508被布置在第一凹槽303上的概率被定义为通过把布置于第一凹槽303上的微结构508的数目除以第一凹槽303的数目的总和(100)而获得的值。当微结构508被更准确地布置于第一凹槽303上时，所述概率变得更大。根据表2计算的概率为0.1。
实例1中的概率Pa和Pb都大于上述概率(0.1)。这意味着本发明的方法优于现有方法。
(实例2)
除了执行以下步骤来代替图15A至图15C的步骤以外，按照与图14A至图14F相似的方式，把第一微结构508和第二微结构509分别布置在第一凹槽303和第二凹槽304上。
旋转涂覆含有85wt％的甲基丙烯酸十二烷基酯(dodecylmethacrylate)、14.5wt％的三乙二醇二甲基丙烯酸酯(triethyleneglycoldimethacrylate)和0.5wt％的过氧化苯甲酰的混合溶液，以在玻璃板的表面上形成热固性树脂。
在图14F中的步骤之后，把玻璃板附着到基板301上以把第一微结构508和第二微结构509转写到玻璃板上。玻璃板的直径为100毫米且厚度为1毫米。
随后，从液体702中取出玻璃板。最后，在100℃加热玻璃板10分钟，以把第一微结构508和第二微结构509固定到玻璃板上。如上所述，第一微结构508和第二微结构509被布置在玻璃板上。
工业适用性
本发明允许以高概率准确地布置电子微型元件。本发明对于安装构成诸如小型便携式装置、显示器和太阳能电池之类的电子装置的电子部件而言是有用的。

Claims (9)

1.一种把第一微结构和第二微结构布置到第一基板上的方法，所述方法包括以下步骤：
准备包含绝缘体的所述第一基板的步骤(A)，其中：
所述第一基板包含具有第一凹槽和第二凹槽的表面，
所述第一凹槽包括疏水的侧壁和底部，
所述第二凹槽包括疏水的侧壁和底部，
所述第二凹槽的底部包含第一电极，
所述绝缘体架设在所述第二凹槽的底部和所述第一电极之间，
所述第一基板的表面中除所述第一凹槽和所述第二凹槽以外的部分是亲水的；
把所述第一基板浸入电解质溶液中的步骤(B)；
把第二电极插入所述电解质溶液中的步骤(C)；
在所述第一电极和所述第二电极之间施加电压的同时，把气泡注入所述电解质溶液中，从而把气泡布置于所述第一凹槽上，而不把气泡布置于所述第二凹槽上的步骤(D)；
在使所述第一基板的表面面向上的状态下，把包含第一亲水表面和第一疏水表面的所述第一微结构分散到所述电解质溶液中，从而在使所述第一疏水表面面向下的状态下，把所述第一微结构布置于所述第一凹槽上的步骤(E)；
把气泡注入所述电解质溶液中，从而把气泡布置于所述第二凹槽上的步骤(F)；以及
在使所述第一基板的表面面向上的状态下，把包含第二亲水表面和第二疏水表面的所述第二微结构分散到所述电解质溶液中，从而在使所述第二疏水表面面向下的状态下，把所述第二微结构布置于所述第二凹槽上的步骤(G)。
2.如权利要求1所述的方法，还包括在步骤(E)和步骤(F)之间，翻转所述第一基板的步骤。
3.如权利要求1所述的方法，还包括在步骤(G)之后，在所述第一基板上施加压力的步骤(H)。
4.如权利要求3所述的方法，其中在步骤(H)中，在大于101325Pa的气体气氛中放置所述第一基板。
5.如权利要求1所述的方法，还包括在步骤(G)之后，把第二基板接合到所述第一基板上的步骤。
6.一种把微结构布置到第一基板上的方法，所述方法包括以下步骤：
准备所述第一基板的步骤(A)，所述第一基板在其表面上包含有绝缘体，其中：
所述第一基板包含具有凹槽的表面，
所述凹槽包括疏水的侧壁和底部，
所述第一基板的表面中除所述凹槽以外的部分是亲水的；
把所述第一基板浸入电解质溶液中的步骤(B)；
把气泡注入所述电解质溶液中，从而把气泡布置于所述凹槽上的步骤(C)；以及
在使所述第一基板的表面面向上的状态下，把包含亲水表面和疏水表面的微结构分散到所述电解质溶液中，从而在使所述疏水表面面向下的状态下，把所述微结构布置于所述凹槽上的步骤(D)。
7.如权利要求6所述的方法，还包括在步骤(D)之后，在所述第一基板上施加压力的步骤(E)。
8.如权利要求7所述的方法，其中在步骤(E)中，在大于101325Pa的气体气氛中放置所述第一基板。
9.如权利要求6所述的方法，还包括在步骤(D)之后，把第二基板接合到所述第一基板上的步骤。
CN201180002730XA 2010-03-19 2011-03-17 用于布置微结构的方法 Pending CN102473598A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-063792 2010-03-19
JP2010063792 2010-03-19
PCT/JP2011/001588 WO2011114741A1 (en) 2010-03-19 2011-03-17 Method for disposing a microstructure

Publications (1)

Publication Number Publication Date
CN102473598A true CN102473598A (zh) 2012-05-23

Family

ID=44648852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180002730XA Pending CN102473598A (zh) 2010-03-19 2011-03-17 用于布置微结构的方法

Country Status (4)

Country Link
US (1) US8419962B2 (zh)
JP (1) JP5008776B2 (zh)
CN (1) CN102473598A (zh)
WO (1) WO2011114741A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2688093B1 (en) * 2012-07-19 2018-07-18 Technische Universität Ilmenau Method of and apparatus for fluidic self-assembly of components on a substrate
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
JP2018064077A (ja) * 2016-10-14 2018-04-19 株式会社ディスコ デバイスチップ、収容トレイ、及び、デバイスチップの収容方法
US12080825B2 (en) 2019-07-26 2024-09-03 Lg Electronics Inc. Method for manufacturing display device using semiconductor light emitting device
WO2021054548A1 (en) 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2021054507A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
EP4071789A4 (en) 2019-09-19 2024-02-14 LG Electronics Inc. SUBSTRATE CHUCK FOR SELF-ASSEMBLY OF LIGHT-EMITTING SEMICONDUCTOR DIODES
WO2021054508A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support
US7321159B2 (en) * 2000-09-12 2008-01-22 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JP3118564B2 (ja) * 1998-08-10 2000-12-18 工業技術院長 低比重の親水性粒子と疎水性粒子とを分離するための装置
TWI227285B (en) * 2001-10-15 2005-02-01 Univ Southern California Methods of and apparatus for producing a three-dimensional structure
US7629026B2 (en) 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
JP4693439B2 (ja) * 2005-02-28 2011-06-01 株式会社東芝 アクティブマトリクス基板の製造方法
US7462931B2 (en) * 2006-05-15 2008-12-09 Innovative Micro Technology Indented structure for encapsulated devices and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US7321159B2 (en) * 2000-09-12 2008-01-22 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support

Also Published As

Publication number Publication date
JP5008776B2 (ja) 2012-08-22
US8419962B2 (en) 2013-04-16
WO2011114741A1 (en) 2011-09-22
JP2012512522A (ja) 2012-05-31
US20110277917A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
CN102473598A (zh) 用于布置微结构的方法
ES2564399T3 (es) Procedimiento para fabricación de dispositivos electrocrómicos
US7305161B2 (en) Encapsulated photonic crystal structures
US7867563B2 (en) Component mounting method
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
JP2009206510A (ja) 光熱作用を利用した基板の表面構造の製造方法
CN113629374B (zh) 基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法
JP4733786B2 (ja) 部材をマウントする方法
US8476098B2 (en) Method for fabricating solar cell comprising condenser lens and photoelectric conversion element
US8394458B2 (en) Method for disposing a component
Li et al. Wafer-level wet etching of high-aspect-ratio through silicon vias (TSVs) with high uniformity and low cost for silicon interposers with high-density interconnect of 3D packaging
Chen et al. Direct laser patterning of organic semiconductors for high performance OFET-based gas sensors
JP2006511969A (ja) 液体の小滴でのマイクロメートル寸法の電子物体の操作
US20110027946A1 (en) Horizontal Coffee-Stain Method Using Control Structure To Pattern Self-Organized Line Structures
US8414976B2 (en) Method for disposing a component
JP5036910B1 (ja) 部材のマウント方法
JP5000015B2 (ja) 部材の配置方法
US20110229642A1 (en) Method for disposing a component
CN114534815B (zh) 一种基于afm划刻石墨烯的纳流控芯片及其制备方法
Grisotto et al. Scanning electrochemical microscopy as an etching tool for ITO patterning
KR20140082439A (ko) 그래핀 패턴의 형성방법
JP5087720B1 (ja) 部材を配置する方法
Kim et al. Controlled patterning of vertical silicon structures using polymer lithography and wet chemical etching
Chae et al. Patterning of carbon nanotubes by material assisted laser ablation process
WO2011114695A1 (en) Method for disposing a component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523