Nothing Special   »   [go: up one dir, main page]

JPH03149817A - シリコンプレートを電気化学的にエッチングする方法 - Google Patents

シリコンプレートを電気化学的にエッチングする方法

Info

Publication number
JPH03149817A
JPH03149817A JP2252038A JP25203890A JPH03149817A JP H03149817 A JPH03149817 A JP H03149817A JP 2252038 A JP2252038 A JP 2252038A JP 25203890 A JP25203890 A JP 25203890A JP H03149817 A JPH03149817 A JP H03149817A
Authority
JP
Japan
Prior art keywords
layer
etching
silicon
plate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2252038A
Other languages
English (en)
Inventor
Guenther Findler
ギユンター・フイントラー
Horst Muenzel
ホルスト・ミユンツエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE4003472A external-priority patent/DE4003472C2/de
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH03149817A publication Critical patent/JPH03149817A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明紘、シリコンプレートを電気化学的にエッチフグ
ｊる方法、詳言すればそｎぞれの単Ｍ＆シリコンプレー
トの特定の領域に、レリーフ構造ｇ＠えば纒、孔、ウニ
１、舌状片または艇のマスキングした異方性もしくはプ
レート背向からのエッチングによ〕マイクロ機械的構Ｘ
Ｘ子として半導体素子をａ造するための方法であって、
その踪基板としてのシリコンプレートがｎ型ドープした
ｌた嬬ｐ型ドープしたシリコンかうな夕、基板に対して
Ａなるドープしたプレート前薦°に存在する少なくとも
１つの単請晶のシリコン層１ｃ有し、その結果少なくと
も１つのドーピングＩｊ１會部が存在し、かつプレート
前面を少なくとも１つの不活性層で被覆する仁とにより
なる上記方法に関する。
〔従来の技術〕
シリコン内でマイクロ機械的構造および機能′を有する
＃Ｉｌ属素子を形属するためには、特に湿式化学的掲方
性エッチｌグ方法が公知である。
一定の残留する残留シリコンの厚さくｊＩｌ［厚ンでエ
ッチングプロセスをＩＩＩＩＩして終了させるための公
知方法嬬、−わゆる電気化学的エッチングストッパを用
ｉることでるる、Ｉｘストッパ紘、シリコン表面のエッ
チングフロ、ントがエビタクシ層によシ生じるｐｎ接合
部の空間電ＩＩｉ帯域に達すると、シリコンのエッチン
グ速置が看しく低下する効果にもとづく。
エッチング迷度の低下は、外側でエビタクシ層とエッチ
ング＃！液中に設けられた電極との間の電流の変化によ
り把握する仁とができる。
電気化学的エッチングストッパは、フリコン膜厚のＩＩ
Ｉ紳される調節七可１１ＫＩ、かクラニー１１全体に亙
るおよびクエーハ毎のより大きな層厚の均一性を得るの
で、襞造技前的見地から譬に興味すＩＩｖｈｅ エッチング過程を詞御して終了させ羞別の可能性株、た
とえば電気化学的エッチングストッパとしてエビタクシ
的に設けられたまたは拡散したｐ中層を利用することで
ある、それとｉうのも、シリコフのエッチング遍度は変
化したドーピングｌＦｊＩＲもしく紘空関電荷帯域に達
すると結晶表面て、の変化した電気化学的ポテンシャル
にもとづき著しく低下するからである。
エッチング過程のための技術的準備として、ｎＩｌドー
プしたｌたＢｐＮｉドープしたシリコンからなるシリコ
ンプレートの前１ｉＫ％該クリーンｊｉｉｉ＆と扛反Ｒ
ｏドープ！ｔＮするエビタクシ層を祈ｔＢ畜せる。該層
を後続Ｏ榔造化過程中で接触させる。Ｃｏためマスキン
グ層により接触接ＩｊＲ拡散Ｉた嬬接触接続注入を実施
しかり引続ｓｙルミ；クムからなる翁属層を被覆し、構
造化する。金属層の課ｊ［は外側へＯｐｎ飯台の接続Ｉ
Ｉｃある。輩属層は同様にシリコンプレート前ｊｉＮｏ
集積回路の配線のために使用することがで君る。
シリコンプレート裏頁にはマスキング層列を析ＩＢさせ
かつ構造化する。通常は該層は８１３Ｎ４または８１０
．からなる。ａ：層内の窓開口部によりエッチング溶液
は局所的にエッチングすることができる。
前記電気化学的ｐｎエッチングストッパのためには、ウ
ェーハ前面に電圧Ｙｃ２１ＩＭ見るｐｎ接合部の接続が
必要である。該接続は通常紘１ルミニク＾からなる金属
被覆を介して行われる。ｊ！に、集積センナの場合グレ
ート前画にフルミニク＾金属被榎した栗＊回路が存在す
る。この場合以下に記載の間逅が−ＩＩＲｔｌｃ生じる
：１ルミニラ＾導体路は、熱鶏理すると−わゆるヒルロ
ック（Ｈｉｌｌｏｃｋ　Ｊ　を形属する傾向を有する。
１００℃よ夕低ｖｈ銀匿でスパッタｌた扛蒸清するフル
ミニク＾層扛粒子直径典屋的ｆＩｃ扛５０〜１００ｎｍ
ｉ有する微粒子構造を有する。
良好な接怠にもとり１１４００〜４５０℃のＩｉＨでの
必要な熟鵡埋では、フルミニフム粒子はその都度６層厚
にもとづ１１１．５ｊ１ｍ２での大！！石になる。一足
の条件下、たとえに加熱した析出温度では、更に標準的
に使用される層厚で、粒子は３ｊｍ！での大ｓ石になる
ことがある。該粒子（ヒルロック）は若干の位置ではア
ルミニフム層表面から浮き出し、突出した尖端状突起を
形成する。
フルミニウ４は電気化学的エッチング剤として通常使用
される塩基によ）敏しく屑食されるので、金属被覆は不
活性層で保護されなければならない、クリコンプレート
裏面に対する前記記載のマスキング層列のような、不活
性層としての無機マスキング層をベースとしては、従来
いかなる満足な解決手段をｊｔ−出すことはできなかっ
た。それゆえＩＩＰＣｖＤ法およびＰＩＥＣＶＤ法で形
成可能な無機層では従来いかなる満足すべき不活性特性
も生じなかつた。マスキング層の欠陥密度はヒルロック
を有するフルミニクＡ層の複雑な形状にもとづき、者し
く高くな夕、耐えられなｉかなりのアルミニクムエッテ
ングヲ生じる。
ｐｎニッチフグストツバを用Ｉｎ、６！Ａ方性のエッチ
ング法に関してシリコングレート前面を不活性化するも
う１つの公知技術（欧州特許公開第０３０９７８２号ｑ
Ｉｉ細書）は、プレート前面にガラス板を嬬りつけるこ
とからなる。該方法は明らかに費用がかかる。
ｐｎエッチングストッパを用＾てエッチングを実施する
も５１つの方法は、エッチング剤に対して耐性のめる金
層をグレート前面の不活性化のために被覆することから
なる。この技術の欠点は金の使用にめ夕、金鉱シリコン
内での欠陥箇所としてのその電気的骨性により半導体装
造に適さない。
ｐｎエッチングストッパ°ｔＩｆ１ｈてエッチング実施
のも５１つの公知方法（Ｋｌｏｅｃｋ、　Ｂ、、　：Ｘ
ＲＥＥ　Ｔｒ−ｘ１．　Ｄｅｗ、　３６　（４）　＃　
　６６３　ｆｆ　５１９８９）は、クリコンプレートを
装着したエッチング容器の便用にある。その際該グレー
トに、プレートの前向にエッチング溶液が到達せず、一
方プレート裏面はエッチング溶液に対して開放位置にる
るように装着する。この容器は、個々のプレートに関し
てのみ考案され、その際シリコングレートの装フ１ｆは
費用がかかるので該方法は千尋体大量生産には適ざなミ
。
有機マスキング層は、該層が異方性のエッチング過程に
耐えられなｉと＾うことから出発するために、従来考Ｍ
されなかった。
エッチング腐食′ｆｃ優先的に一定の結晶平面で行５１
に気化学的エッチング過程のためには、典型的には温度
２０〜１００℃を有する塩性エッチング剤がしばしば使
用される。従来公知のあらゆる種類のエッチング＃！液
の骨徴は、シリコンの（１１１）平向の腐食を最もおそ
（かり現在よく使われる技術ＭＯ８に関しておよび両極
に重要な（Ｉ　ＤＯ）平面の腐食を急速に行うことであ
る。その際、マスク加工をした（１００）配向Ｓ１プレ
ートを電気化学的にエッチングすると、典型的にはＣ１
１１）平面により限定される表面に四次が生じる（Ｖ形
構造）、シかしながら、高い数字を示す、平面に関する
エッチング速度に、公知エッチング剤にｊＩＰ−ては（
１００）平面の速度よ夕高ｉ、該効果は凸面レリーフ＃
Ｉ造すなわち友とえはピラミッド形の地震波に似たかた
ｌシのような突出した角′ｆｃ有する＃Ｉ造のエッチン
グのｊＩＩ会には不利であると立証された。そのような
構造の外側に向けられた角Ｓａ、該構造の覆々の耐晶配
向にもとづき公知エッチング剤により特に漱しく腐食さ
れるので、ｍ成素子の形状の設計の際に角部の腐食を避
けるために複雑なマスキング保持体が必要となる。
それゆえ、（１１１）平向と（１００）平面の間に最高
の異方性ｆ：有しかつその際高ｖｈＷＸ字の平面が（１
００）平面よｉ訃そ（エッチングされるエッチング剤が
望！　Ｌｔｄ、その種の異方性特性′ｆｃ有するエッチ
ング剤はマスクロ機械的構ＩＩＬ素子の設計を著しく簡
略化にする。更に、製造技術的見地からエッチング剤に
は次の要求が設定石れるニジリコンのエッチング速度と
マスキング層、骨Ｋ　Ｓｉ０２　：ｗよびＳｉ３Ｎ、の
エッチング速度との割分、すなわちｊ！択度に大きくな
けれにならな％Ａ、十分な装入ｔｔ−得るために扛、エ
ッチング速度は高くなければならなｘ、該ｘツテング速
度は１時間につき約５０趣程度であるべきである。エッ
チング溶液は生じる構造に集積回路の加工技術を遍会す
ることを保証するために、金属イオン、！にフルカリ金
属による汚す４に：淘して高匹純［を有するべ聰τある
。
刺御賂れたシリコングレートの構造化のために均一なエ
ッチングが必要でるり、七ＯＷＡ滑らかなエッチング平
面が生じる。
従来使用されたエッチング＃！ＩＩＬ框すべて仁れら間
ｍ点０１つ以上において、エッチングｆＭ１１Ｌの使用
可能性、ひｉてはマイクロ機械的ＷＸ累子のｌｌｌ造を
着しく＃繊する欠点を有する。
〔発明の効果〕
不発明にもとづきプレート前向に不活性層としてネガ屋
の有機フォトラックを使用すると、マスキングが１１Ｊ
１１１なヒルロック形状を１ル°ミニウ＾金属被覆によ
Ｊ元金に不活性化することができる。それゆえマスキン
グ層として市販のネガ！Ｉフォトラックは電気化学的エ
ッチング方法のために使用されるエッチフグ剤中で非常
に安定である。生じる欠陥密度（１ルミニウムのエッチ
ング密度）は、無機層系で達成可能である密度より嬬る
かに低ｉ、該方法は、プレート前向をエッチング過程で
ボンディングしなければなうな−電気化学的ｐｎエッチ
ングストッパとＩＩＩｉ合せて使用するのが４）に有利
でるる、ＣＯ場会に框、フォトラック層１１１ＩＩ　し
た後に唯一のリング、ｉＦ２４ー工程で２ツクＪＩＩＩ
にｍｉ−け、次−で該窓を通してボンディングを行５ｃ
とができる。電気化学的エツチング扛襞造技術的に興味
＃Ｉｖｈパッチ法でｙｌ處することがτ目、該加工法τ
紘ｌｉＩ］時に彼奴の基板上加工する仁とができる。
本発明にもとづく方法を用ｉるとｓｔｍＷｌｔｃすでＫ
ｍ造化されたフルミニフム金属被覆を有するシリコンプ
レートを電気化学的にエッチングすることも可能でるる
、このようなケースは、たとえば１つのチップ上にマイ
クロ機械的およびミクロ電気的機能素子が配置された集
積センｔＫｓＰ％／ｈて生じる。
ネガｍｙオドラック社半導体技術におｉて通常かりａ準
的Ｋｆｌ用される処理工程で加工する仁とができる。該
工程は、接着助剤の使用、遠心吹きりけ＠ｅ＃Ｉ９１ｈ
た被覆、対流炉内で６０℃〜１４０℃の範囲の温度での
乾燥、ｕｖｇｘａｔＪ１１％Ｉ−ｈた１１党および構造
化された２ツ１層の現−像および硬化からなる。したが
って不発明による方法を使用するｊｉｊｈ会に、新し−
１費用のかかる装置も再教育に緒びクーた横木的に異な
る処理も必要で１ｋｖｈ。
水酸化テト７Ｐ１ルキル１ンモニク＾、有利には水酸化
テト２メチル１ンモニク＾（ＴＭＡＲ）　を含有する不
発明にもとづ（エッチング溶＠０使用は、シリコンプレ
ートの異方性エッチングのためにＩｌｉに有利である、
それとｖｈうのも１捻かのあらゆる結晶平面に対して（
１００）平＃ｉ。
エッチング逼度の異方性率が好ｌしｉからてるる、高−
数値の平面に関して−も、エッチング逼度は（１００）
平真のエッチングｆＬ［よ夕明らかに低１／Ａ、（１０
０）方向での１時間にりＳ約５　Ｑ　Ｊｉｍのエッチン
グ遍度は非常に高ｉ、たと見ばマイクロ機械的構造の劉
御されたおよび再現可能な製造のためには、残存するエ
ッチング平ｍは非常に滑らかであるのが有利でるる、エ
ツチング＃！淑中ｏ　５　ｐｐ鳳禾清の金属イオンのわ
ずかな含量がＩＫ：有利でるることが判明した。
それとｉうのも、それゆえ、すでにミクロ電気的構ｔ＆
素子を有するシリコングレートｔｃも該方法ｋｊｉ用す
ることがて目るからである。ｃのためＩＣ適性が保証さ
れる。
不発＃Ｉにもとづく方法０１つの有利な貢施履様嬬、電
気化学的エッチングストッパとしてｒ層を利用すること
でるる、ＣＯｉＩｋ酋単結晶のシリコン層のーかなるボ
ンディングも必要でなにそのことはパッチ法を著しく簡
単にする。
〔笑Ｊ１ガ〕 次に図示の実施例にり在不発ｔｍｔｗ＊細に：ｌ！明す
る。
ｇｉ図ｆＩｃハ、ｎ！ｌドープし＊ｔ　＊ｔｚ　Ｐ型ド
ー１したシリコンからなるシリ；７ルート１もしくはシ
リコン板からの切片が示され、該ンリコンプレートの裏
側に２つの層８，９からなるマスキング層列が析出せし
められてｉる。これらの層は８１Ｎ、　ｊたは８１０２
からなる。窓開口部（それらの１つの窓開口１２が図示
されてｉる］を通して、容器１３中に含有されるエッチ
ング剤１４は局所的にエッチングすることができる。
図示された装置では、エッチフグ剤１４はすでにＲｗｓ
ｔエッチングして−る。
プレートの衣＃ｉｃＶｓ）に向かって、基板もしくはシ
リコンプレート１と扛反対のドーピング型ｔ″有する単
結晶のシリコン層２、この実施例ではエビタフ７層がる
る、したがってｐｎもしくはｎｐ桜会が形成される。同
様にたとえば、基板にエビタクシ的に被覆されるか、基
板中への１４檻原子の拡散によｉ形成されたｐ＋型ドー
プしたシリコン層も可能である。エビタク７層２嬬後続
の構造化過程中で、マスキング層３および接ゑｉｊＩ絖
拡散体４を構成し、かつ引続き、アルミニウム層として
の金属層５を被覆しかつ構造化することによ夕ＩＩ！ｃ
ＪＩする。
該アルミニウム層の上に８１Ｎ、からなる中間層６が存
在し、該中間層の上に接着助剤１ｏによりて有機ネガ型
フォトラックからなる層ｌが外側の密閉層として存在す
る。
層１と２との境界に形Ｉｆｔされるｐｎ嵌合をエッチン
グストッパとして使用することができるために扛、エッ
チングｌ＠１４甲のＩＥ極１１とエビタクシ層２に対す
る接点１６との間の閉鎖方向に電圧を印加する。このた
め層６．１Ｇ、、ｒに窓１１がアルミニウム層５に達す
る電で設けられてｉる。
電圧の印加はエッチングストッパとしてｐ＋層を使用す
る場曾には不要でｂる、と−ラのもシリコンのエッチン
グ速度は変化したドーピング帯域に達すると結晶表面の
変イレした電気化学的ポテンシャルにもとう８看しく低
下するからである。
フォト２ツク層ｌの層厚は有利には０．５〜５０μｍ″
′Ｃある。フォトラックは自体公知の遠心塗布法、フル
クスクリン印刷法または浸せき法で被覆されてｉる。フ
ォト２ツク層は被ｌＩｔ後温度２０℃〜３００℃で、空
気循環炉内でＩたはヒートプレート上で乾燥し硬化させ
る。
接着助剤１０としてはＨＭＤＢ　（ヘキナメテルジフラ
デノ＞２ｆｉｃはフラン化物たとえばアミノグロビルト
リエトキシシ２ンを使用すル。
８１３Ｎ、かうなる！Ｉ′ＩＩＬ層６は０．０１〜３　
ａｍ　Ｏ範囲の層厚をもってグレート企画を榎りてｉる
。
ｐｎエッチングストッパに対するＩＩＭ開口のための窓
１１扛リソグ５フイ法を＃］ｗて設ける。
アルミニウム層５もしくは相当するアルミニウム導体路
は有利には層厚０．１〜４　ｊｌｍ　ｆ有する。
エッチング過程（図示されるよりな〕が進行し、Ｐｎ襞
会１５にＩ″ｔ″達すると、電極１１とエビタクシ層２
との間に電流の変化が生じかクエツテノグ過程が停止す
る。
ネガ型のフォトラックからなるプレート表面に全面に被
覆された層により、該層はエッチフグ剤１４により腐食
されなｉ。
〔笑施筒〕
以下の実施例扛、本発明による方法を＃１％Ａて得られ
た改良点を明らかにするものでるる、表面に厚さＩ　Ｊ
ｉｍのアルミニウム層を有する２枚のシリコフプレート
を標準的に熱処理する。アルミニウム上にＰＫＣＶＤ−
８１３Ｎ、からなる厚さ８００ｎｍの層６を析出させか
り構造化し、その結果ｘｔｂｔ、たアルミニウム部分と
、燕砿層によｉマスキングしたアルミニウム部分が残留
する。プレートの一方に層厚５μｍでネガ型のフォトラ
ツクフイルムｔｊｉＩｃ？塗布する。ラックの乾燥およ
び硬化は対流炉内１４０℃で６０分間実施する。そのよ
うに準備したプレートを８０℃に加熱したエッチング剤
（ＫＯＩＩ　３０饅ンに６時間石らす、このエッチング
時間は前記条件下で、（１００）シリコンに深ざ約５０
０μｍでエッチングするためには十分で弗る。
エッチング過程の俊、ネガＷフォトラック不活性を有す
るプレートは、アルミニウム内にも１几ＰＫＣＶＤ中間
層を有しなｉ領域にも欠陥を示さな−，それに対してネ
ガ型フォトラック不活性を有しないプレート扛、またＰ
ＪＩＣＶＤ中間層を有する領域（もかなりの欠陥密度（
示す。
ＰＩＣＶＤ中間層をＭしな一領域て、アルミニウム層扛
実厭完全に腐食除去される。
エッチング剤１４扛塩基でロタかり温置典型的には４０
℃〜８０ｃｆ：有する。濃置ｏ、ｏ　ｏ　ｏ　ｉモルと
Ｉ＝１５０ｐでの溶解＠直との間の水域化テトラアルキ
ルアンモニウム、有利には７Ｘ酸化テト２メテルアンモ
エクム（ＴＭＡＨ）　ｔｆＷするエッチング静液が譬に
好適である。エツチフグａ會智は、錯体形属剤として、
績友０．１　ｐｐｍからＴ＝１５０℃での溶解限ｆｉ［
でのフルキル化曾智または水域化フンモニウムを含有す
ることがｔｌｌる。それに加えてエッチングｍｅ物に、
式Ｒ−ＣＨｍ−ＯＨのアルコールの形の押割剤を加える
ことができる、そのＪＩＲにたとえばメチル鳳エテル基
、プロビル基のよ５なフルキル基、また扛水素を表わす
、しかし押割剤としてｍｏｌ禦を含有する酸化剤Ｉたは
７７モニクムイオンを加えることもできる。該フンモニ
クムイオンの添加はアンモニウム塩化物すなわち塩化フ
ンモニクムの形で生じる。該エッチング混合物に湿潤剤
としてフルオール化した化會ＩＩＩＦＹｃ′ｊＪす兄る
こともて在る。
第２図に鉱、エッチング遍匿のｎ話、Ｈ績度への依存性
が容量饅で示されてｉるが、エッチング剤の温度扛８０
℃てめりた￥エッチング遍度は約１５答１４１Ｉで最大
を示し、かつ両＠に着しく下降した。エッチング剤とし
て２５９１のＴＭＡｌｌ　ｆ使用する場會に、エッチン
グ速度５゜ａｍ／ｈ　におｉてわずかな表向６らざが得
られ〜第３図ｕ　Ｐｎ　ｍ！　＆でエッチング停止ｌで
のエッチング過程の電流／時間特性曲ｍｉ示す、チャー
ジＰＮ３のウェーハ４ｔ−用一て実験を実施した。エッ
チング剤として２０９１　ＯＴＭＡＨｌ　＠置８０℃で
使用した。印加電圧は１ｖであった。
＜（Ｄ際：ｒ−７ｆングｊ１　度４０　ｊ１ｍ／ｈ　Ｙ
ｔ　＃ｌ　Ｒした。
電圧をかけたエッチングの場會、エッチング表面の表１
ｉｈらさは減少した。ｑ＃にエッチング停止の前のごく
わずかな電流０．２５　ｍＡが認められた。エッチング
停止は電流のピークによＪ！微づけられる。
４　図ＦＭＯ簡単な説明 第１図は異方性エッチング遥程におけるシリコンプレー
トの断面図、−ｊｌｒ　２　ａｍはエッチング速度のエ
ッチング剤Ｌ”ＭＡＩＩの羨度への依存性を示す図およ
び第３図はｐｎエッチング停止電でのエッチング剤の電
流／時Ｎｉ譬性を示す図でるる。
５・・・、フルミニク＾層、６・・・中間層、ｌ・−・
不活性層（フォトラック層）、１０・・・嶽＊ｍ＊肩７
・−不活性層（フォトラック層） １〇−接着媒介層

Claims (1)

  1. 【特許請求の範囲】 １、基板としてのシリコンプレートがｎ型ドープしたま
    たはｐ型ドープしたシリコンからなり、基板に対して異
    なるドーピングをしたプレート前面に存在する少なくと
    も１つの単結晶のシリコン層を有し、その結果少なくと
    も１つのドーピング接合部が存在し、かつプレート前面
    を少なくとも１つの不活性層で全面的に被覆して、シリ
    コンプレートを電気化学的にエッチングする方法におい
    て、不活性層がポリイソプレンをベースにしたネガ型の
    有機フォトラック（７）からなることを特徴とするシリ
    コンプレートを電気化学的にエッチングする方法。 ２、不活性層がフォトラックからなる外側の層（７）の
    他に少なくとも１つの接着媒介層 （１０）および／または少なくとも１つの誘電性有機中
    間層（６）を含有する請求項１記載のシリコンプレート
    を電気化学的にエッチングする方法。 ３、基板としてのシリコンプレートがｎ型ドープしたま
    たはｐ型ドープしたシリコンからなり、基板に対して異
    なるドーピングをしたプレート前面に存在する少なくと
    も１つの単結晶のシリコン層を有し、その結果少なくと
    も１つのドーピング接合部が存在し、かつプレート全面
    を少なくとも１つの不活性層で全面的に被覆して、シリ
    コンプレートを電気化学的にエッチングする方法におい
    て、エッチング混合物がＮ−Ｒ＿４−ＯＨの水溶液また
    は水不含の形を含有し、その際Ｒがアルキル基を置換し
    、かつエッチング混合物中に錯体形成剤、抑制剤および
    ／または網状結合剤が含有されていることを特徴とする
    シリコンプレートを電気化学的にエッチングする方法。
JP2252038A 1989-09-22 1990-09-25 シリコンプレートを電気化学的にエッチングする方法 Pending JPH03149817A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE3931590 1989-09-22
DE3931590.8 1989-09-22
DE4003472A DE4003472C2 (de) 1989-09-22 1990-02-06 Verfahren zum anisotropen Ätzen von Siliziumplatten
DE4003472.0 1990-02-06

Publications (1)

Publication Number Publication Date
JPH03149817A true JPH03149817A (ja) 1991-06-26

Family

ID=25885399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2252038A Pending JPH03149817A (ja) 1989-09-22 1990-09-25 シリコンプレートを電気化学的にエッチングする方法

Country Status (2)

Country Link
US (1) US5071510A (ja)
JP (1) JPH03149817A (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
DE4035628C2 (de) * 1990-11-09 1999-06-02 Bosch Gmbh Robert Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern
DE4107658A1 (de) * 1991-03-09 1992-09-17 Bosch Gmbh Robert Montageverfahren fuer mikromechanische sensoren
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
EP0567075B1 (en) * 1992-04-22 2001-10-24 Denso Corporation A method for producing semiconductor device
US5348627A (en) * 1993-05-12 1994-09-20 Georgia Tech Reserach Corporation Process and system for the photoelectrochemical etching of silicon in an anhydrous environment
US5445718A (en) * 1994-01-24 1995-08-29 General Motors Corporation Electrochemical etch-stop on n-type silicon by injecting holes from a shallow p-type layer
US5949118A (en) * 1994-03-14 1999-09-07 Nippondenso Co., Ltd. Etching method for silicon substrates and semiconductor sensor
US5756403A (en) * 1995-12-29 1998-05-26 Philips Electronics North America Method of preferentially etching a semiconductor substrate with respect to epitaxial layers
DE938597T1 (de) 1996-09-06 2000-03-09 Obducat Ab Verfahren für das anisotrope ätzen von strukturen in leitende materialien
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6284670B1 (en) 1997-07-23 2001-09-04 Denso Corporation Method of etching silicon wafer and silicon wafer
US6127237A (en) * 1998-03-04 2000-10-03 Kabushiki Kaisha Toshiba Etching end point detecting method based on junction current measurement and etching apparatus
JP4498601B2 (ja) * 1998-03-05 2010-07-07 オブデュキャット、アクチボラグ エッチング方法
US6139716A (en) * 1999-05-18 2000-10-31 The Regents Of The University Of California Submicron patterned metal hole etching
DE19928297A1 (de) * 1999-06-22 2000-12-28 Bosch Gmbh Robert Verfahren zur Herstellung eines Sensors mit einer Membran
US6471735B1 (en) * 1999-08-17 2002-10-29 Air Liquide America Corporation Compositions for use in a chemical-mechanical planarization process
US6428718B1 (en) * 1999-08-26 2002-08-06 Advanced Micro Devices, Inc. Selective back side wet etch
US6535318B1 (en) 1999-11-12 2003-03-18 Jds Uniphase Corporation Integrated optoelectronic devices having pop-up mirrors therein and methods of forming and operating same
US6306775B1 (en) * 2000-06-21 2001-10-23 Micron Technology, Inc. Methods of selectively etching polysilicon relative to at least one of deposited oxide, thermally grown oxide and nitride, and methods of selectively etching polysilicon relative to BPSG
DE10111761A1 (de) * 2001-03-12 2002-10-02 Infineon Technologies Ag Anordnung und Verfahren zum rückseitigen Kontaktieren eines Halbleitersubstrats
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7354863B2 (en) * 2004-03-19 2008-04-08 Micron Technology, Inc. Methods of selectively removing silicon
US7569490B2 (en) * 2005-03-15 2009-08-04 Wd Media, Inc. Electrochemical etching
US20060207890A1 (en) * 2005-03-15 2006-09-21 Norbert Staud Electrochemical etching
TWI300581B (en) * 2006-06-21 2008-09-01 Touch Micro System Tech Method of manufacturing suspension structure
TWI334062B (en) * 2006-06-22 2010-12-01 Touch Micro System Tech Method of manufacturing suspension structure and chamber
DE102008025733A1 (de) * 2008-05-29 2009-12-10 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers
US7994062B2 (en) * 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
JP7220142B2 (ja) * 2017-03-31 2023-02-09 関東化学株式会社 チタン層またはチタン含有層のエッチング液組成物およびエッチング方法
US20190189631A1 (en) * 2017-12-15 2019-06-20 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same
US11037792B2 (en) * 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
FR2372904A1 (fr) * 1976-11-19 1978-06-30 Ibm Composition de decapage du silicium polycristallin contenant de l'hydroxyde de tetramethylammonium et procede d'application
US4089704A (en) * 1976-12-27 1978-05-16 Bell Telephone Laboratories, Incorporated Removal of RTV silicon rubber encapsulants
US4765865A (en) * 1987-05-04 1988-08-23 Ford Motor Company Silicon etch rate enhancement
DE3805752A1 (de) * 1988-02-24 1989-08-31 Fraunhofer Ges Forschung Anisotropes aetzverfahren mit elektrochemischem aetzstop

Also Published As

Publication number Publication date
US5071510A (en) 1991-12-10

Similar Documents

Publication Publication Date Title
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
US8563076B2 (en) Substrate structure and method of forming the same
CN105428245B (zh) 像素结构及其制备方法、阵列基板和显示装置
US9165821B2 (en) Method for providing a self-aligned pad protection in a semiconductor device
CN109972087B (zh) 一种微电极沉积掩膜的制备方法
Asano et al. A novel wafer dicing method using metal-assisted chemical etching
TWI657512B (zh) 半導體裝置的製造方法
US20210269716A1 (en) Silicon Etching Solution, Method for Manufacturing Silicon Device Using Same, and Substrate Treatment Method
JP3950628B2 (ja) 広範囲メンブランマスクを製造する方法
Turala et al. Isolation of III‐V/Ge Multijunction Solar Cells by Wet Etching
CN1631764A (zh) 电化学深刻蚀方法及其装置
CN103489754B (zh) 一种小尺寸银纳米颗粒的制备方法
WO2017134808A1 (ja) 半導体装置の製造方法
KR940008377B1 (ko) 반도체소자의 제조방법
JP2005005615A (ja) ダイヤモンド電子素子の製造方法
JP2000121520A (ja) 透過型電子顕微鏡用試料の作成方法
TWI681938B (zh) 玻璃支架支撐之金屬薄膜的製造方法
JP6900799B2 (ja) 貫通電極基板、貫通電極基板の製造方法および力学量センサ
US11427731B2 (en) Adhesive silicon oxynitride film
US5989442A (en) Wet etching
JPH0427703B2 (ja)
JP2002110490A (ja) 半導体装置用基板及びその製造方法
KR100253586B1 (ko) 반도체 소자의 셀 애퍼처 마스크 제작방법
CN116675179A (zh) Mems器件的制造方法
JPS59161023A (ja) 素子の製造方法