Nothing Special   »   [go: up one dir, main page]

KR102323256B1 - 반도체 발광소자의 자가조립 장치 - Google Patents

반도체 발광소자의 자가조립 장치 Download PDF

Info

Publication number
KR102323256B1
KR102323256B1 KR1020190115574A KR20190115574A KR102323256B1 KR 102323256 B1 KR102323256 B1 KR 102323256B1 KR 1020190115574 A KR1020190115574 A KR 1020190115574A KR 20190115574 A KR20190115574 A KR 20190115574A KR 102323256 B1 KR102323256 B1 KR 102323256B1
Authority
KR
South Korea
Prior art keywords
substrate
assembly
light emitting
semiconductor light
fluid
Prior art date
Application number
KR1020190115574A
Other languages
English (en)
Other versions
KR20200026761A (ko
Inventor
양인범
노정훈
정임덕
최봉운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020190115574A priority Critical patent/KR102323256B1/ko
Priority to PCT/KR2019/012908 priority patent/WO2021054507A1/ko
Priority to PCT/KR2019/012912 priority patent/WO2021054508A1/ko
Priority to US17/761,839 priority patent/US12211951B2/en
Priority to EP20866371.6A priority patent/EP4033520A4/en
Priority to EP20866298.1A priority patent/EP4071788A4/en
Priority to PCT/KR2020/002017 priority patent/WO2021054546A1/ko
Priority to US17/793,244 priority patent/US20230061671A1/en
Priority to PCT/KR2020/002020 priority patent/WO2021054547A1/ko
Priority to CN202080066110.1A priority patent/CN114424329A/zh
Priority to PCT/KR2020/002303 priority patent/WO2021054548A1/en
Priority to PCT/KR2020/002361 priority patent/WO2021054549A1/en
Priority to PCT/KR2020/002362 priority patent/WO2021054550A1/en
Publication of KR20200026761A publication Critical patent/KR20200026761A/ko
Priority to US16/818,469 priority patent/US12159800B2/en
Priority to US16/818,222 priority patent/US11854852B2/en
Priority to US16/818,296 priority patent/US11264257B2/en
Priority to CN202010207757.3A priority patent/CN112530852B/zh
Priority to CN202010207689.0A priority patent/CN112531079B/zh
Priority to CN202010207985.0A priority patent/CN112530833B/zh
Priority to CN202010235778.6A priority patent/CN112531087B/zh
Priority to US16/842,323 priority patent/US11804384B2/en
Priority to US16/842,347 priority patent/US11410864B2/en
Priority to CN202010264948.3A priority patent/CN112531088B/zh
Priority to PCT/KR2020/004879 priority patent/WO2020117032A2/ko
Priority to EP20730544.2A priority patent/EP4071789A4/en
Priority to EP20170778.3A priority patent/EP3796378B1/en
Priority to EP20170782.5A priority patent/EP3796379B1/en
Priority to EP20170805.4A priority patent/EP3796382B1/en
Priority to EP20170790.8A priority patent/EP3796380B1/en
Priority to EP20170791.6A priority patent/EP3796381B1/en
Priority to US16/857,818 priority patent/US11901208B2/en
Application granted granted Critical
Publication of KR102323256B1 publication Critical patent/KR102323256B1/ko
Priority to US17/579,289 priority patent/US11984337B2/en
Priority to US17/835,712 priority patent/US12002691B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67709—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using magnetic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67718—Changing orientation of the substrate, e.g. from a horizontal position to a vertical position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L33/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 유체를 수용하는 공간을 구비하는 조립 챔버, 상기 유체에 분산된 반도체 발광소자들에 자기력을 인가하는 복수의 자석들 및 상기 반도체 발광소자들이 유체 내에서 이동하도록 상기 자석들의 위치를 변화시키는 수평 이동부를 구비하는 자기장 형성부 및 조립 전극을 구비하는 기판을 지지하도록 이루어지는 기판 지지부, 상기 기판을 지지한 상태에서 상기 기판의 일면이 유체와 접촉하도록 상기 기판을 하강시키는 수직 이동부 및 상기 반도체 발광소자들이 상기 자석들의 위치변화에 의하여 이동하는 과정에서 상기 기판의 기설정된 위치에 안착되도록, 상기 조립 전극에 전원을 인가하여 전기장을 발생시키는 전극 연결부을 구비하는 기판 척을 포함하고, 상기 기판 척에 구비된 수직 이동부는, 상기 유체에 의한 부력이 상기 기판에 인가되도록, 상기 기판을 상기 유체로 하강시키는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치를 제공한다.

Description

반도체 발광소자의 자가조립 장치{SELF ASSEMBLY DEVICE FOR SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 디스플레이 장치의 제조방법에 관한 것으로 특히, 마이크로 엘이디의 자가조립 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 대면적 디스플레이를 구현하기 위하여, 액정 디스플레이(LCD), 유기 발광 소자(OLED) 디스플레이, 그리고 마이크로 LED 디스플레이 등이 경쟁하고 있다.
한편, 디스플레이에 100 마이크론 이하의 직경 또는 단면적을 가지는 반도체 발광소자(마이크로 LED (uLED))를 사용하면 디스플레이가 편광판 등을 사용하여 빛을 흡수하지 않기 때문에 매우 높은 효율을 제공할 수 있다. 그러나 대형 디스플레이에는 수백만 개의 반도체 발광소자들을 필요로 하기 때문에 다른 기술에 비해 소자들을 전사하는 것이 어려운 단점이 있다.
삭제
전사공정으로 현재 개발되고 있는 기술은 픽앤플레이스(pick & place), 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 자가조립 등이 있다. 이 중에서, 자가조립 방식은 유체내에서 반도체 발광소자가 스스로 위치를 찾아가는 방식으로서, 대화면의 디스플레이 장치의 구현에 가장 유리한 방식이다.
최근에는 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로 LED 구조를 제시한 바 있으나, 아직 마이크로 LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다. 이에, 본 발명에서는 마이크로 LED가 자가조립될 수 있는 새로운 형태의 제조장치를 제시한다.
본 발명의 일 목적은 마이크로 크기의 반도체 발광소자를 사용한 대화면 디스플레이에서, 높은 신뢰성을 가지는 새로운 제조공정을 제공하는 것이다.
본 발명의 또 다른 일 목적은 반도체 발광소자를 임시기판 또는 배선기판으로 자가조립할 때에, 중력으로 인한 기판의 휨 현상을 보정하기 위한 장치를 제공하는 것이다.
또한, 본 발명의 또 다른 일 목적은 자가조립 시 반도체 발광소자를 균일하게 공급하기 위한 장치를 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 유체를 수용하는 공간을 구비하는 조립 챔버, 상기 유체에 분산된 반도체 발광소자들에 자기력을 인가하는 복수의 자석들 및 상기 반도체 발광소자들이 유체 내에서 이동하도록 상기 자석들의 위치를 변화시키는 수평 이동부를 구비하는 자기장 형성부 및 조립 전극을 구비하는 기판을 지지하도록 이루어지는 기판 지지부, 상기 기판을 지지한 상태에서 상기 기판의 일면이 유체와 접촉하도록 상기 기판을 하강시키는 수직 이동부 및 상기 반도체 발광소자들이 상기 자석들의 위치변화에 의하여 이동하는 과정에서 상기 기판의 기설정된 위치에 안착되도록, 상기 조립 전극에 전원을 인가하여 전기장을 발생시키는 전극 연결부을 구비하는 기판 척을 포함하고, 상기 기판 척에 구비된 수직 이동부는, 상기 유체에 의한 부력이 상기 기판에 인가되도록, 상기 기판을 상기 유체로 하강시키는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치를 제공한다.
일 실시 예에 있어서, 상기 기판 척은 상기 기판의 조립면이 상기 유체에 잠기도록, 상기 기판을 상기 유체로 하강시킬 수 있다.
일 실시 예에 있어서, 상기 기판 지지부는 홀이 형성된 제1 및 제2프레임을 구비하고, 상기 제1 및 제2프레임은, 상기 기판을 사이에 두고 양측에 배치되고, 상기 제1 및 제2프레임 각각에 형성된 홀이 상기 기판의 조립면과 오버랩되도록 배치되며, 상기 제1 및 제2프레임 중 적어도 하나가 상기 기판을 가압할 수 있다.
일 실시 예에 있어서, 상기 기판 척은 상기 제1프레임이 상기 기판 하측에 배치된 상태에서 상기 기판을 하강시킬 수 있다.
일 실시 예에 있어서, 상기 제1프레임은 상기 홀의 테두리에 배치되는 실링부를 구비하고, 상기 실링부는 상기 제1 및 제2프레임 중 적어도 하나가 상기 기판을 가압함에 따라, 상기 기판을 가압하도록 배치될 수 있다.
일 실시 예에 있어서, 상기 전극 연결부는 상기 제1프레임 상에 배치되고, 상기 실링부와 비교할 때, 상기 제1프레임에 형성된 홀보다 먼 거리에 배치될 수 있다.
일 실시 예에 있어서, 상기 제1프레임은 상기 홀이 형성되는 바닥부 및 상기 바닥부의 테두리에 형성되는 측벽부를 구비하고, 상기 측벽부의 높이는 상기 기판이 유체에 잠기는 깊이보다 클 수 있다.
일 실시 예에 있어서, 상기 자기장 형성부는 상기 조립면의 반대 방향에 배치되며, 상기 자기장 형성부에 구비된 수평 이동부는 상기 조립면이 유체에 잠긴 상태에서 상기 기판에 대하여 수평 이동할 수 있다.
일 실시 예에 있어서, 상기 자기장 형성부에 구비된 수평 이동부는 상기 자석들을 회전시키는 회전부를 포함하고, 상기 회전부는 상기 자석들이 일방향을 따라 이동하는 중 상기 자석들을 회전 시킬 수 있다.
일 실시 예에 있어서, 상기 조립 챔버는 동일한 유체가 수용되는 조립 영역 및 검사 영역 및 상기 조립 영역 및 상기 검사 영역 사이에 배치되는 게이트를 구비하고, 상기 게이트는 상기 조립 영역 및 상기 검사 영역 각각에 수용된 유체를 서로 격리시키는 제1상태 및 상기 제1상태에서 소정 거리 하강된 제2상태 중 어느 하나에서 다른 하나로 전환되도록 수직 이동을 수행될 수 있다.
일 실시 예에 있어서, 상기 반도체 발광소자들이 상기 기판의 기설정된 위치에 안착되는 중 상기 게이트는 제1상태를 유지할 수 있다.
일 실시 예에 있어서, 상기 기판 척은 상기 조립 영역에 배치된 기판에 복수의 반도체 발광소자들이 안착된 후, 상기 기판을 상기 검사 영역을 이송시키고, 상기 기판이 상기 유체에 잠긴 상태로 상기 검사 영역으로 이송되도록, 상기 기판이 상기 조립 영역과 상기 검사 영역의 경계를 지나는 중 상기 게이트는 제2상태를 유지할 수 있다.
일 실시 예에 있어서, 상기 기판의 표면을 친수화시키는 기판 표면 처리부를 더 포함할 수 있다.
일 실시 예에 있어서, 복수의 반도체 발광소자들을 수용하는 칩 수용부 및 상기 칩 수용부를 수직 및 수평 이동 시키는 수직 및 수평 이동부를 구비하는 칩 공급부를 더 포함하고, 상기 칩 공급부는 상기 자기장 형성부가 상기 기판에 소정 거리 이내로 인접한 상태에서, 상기 칩 수용부에 수용된 반도체 발광소자들이 상기 기판 표면에 분산되도록, 상기 기판에 대한 수직 및 수평이동을 반복할 수 있다.
일 실시 예에 있어서, 상기 칩 공급부는 상기 조립 챔버 내부에 배치되며, 상기 유체 내에서 이동 가능하도록 이루어질 수 있다.
상기와 같은 구성의 본 발명에 의하면, 개별화소를 마이크로 발광 다이오드로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
또한, 본 발명에 따르면, 용액 중에 자기장과 전기장을 이용하여 반도체 발광소자를 정위치에 동시 다발적으로 전사함으로, 부품의 크기나 개수, 전사 면적에 상관없이 저비용, 고효율, 고속 전사 구현이 가능하다.
나아가, 전기장에 의한 조립이기 때문에 별도의 추가적인 장치나 공정없이 선별적 전기적 인가를 통하여 선택적 조립이 가능하게 된다. 또한, 조립 기판을 챔버의 상측에 배치함으로 기판의 로딩 및 언로딩이 용이하며, loading, unloading을 용이하게 하고, 반도체 발광소자의 비특이적 결합이 방지될 수 있다.
또한, 본 발명에 따르면, 기판의 상하측에 별도의 구조물을 배치할 필요없이 기판의 휨 현상을 보정할 수 있게 된다. 이를 통해, 본 발명은 조립 기판의 면적이 커지는 경우에도 높은 자가조립 수율을 달성할 수 있도록 한다.
또한, 본 발명에 따르면, 자가조립 전 반도체 발광소자를 기판 표면에 균일하게 분산시킬 수 있게 되기 때문에 보다 높은 자가조립 수율을 달성할 수 있게 된다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이다.
도 3은 도 2의 반도체 발광소자의 확대도이다.
도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이다.
도 7은 도 6의 자가조립 장치의 블록 다이어그램이다.
도 8a 내지 도 8e는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이다.
도 9는 도 8a 내지 도 8e의 반도체 발광소자를 설명하기 위한 개념도이다.
도 10은 본 발명에 따른 자가조립 방법을 나타내는 순서도이다.
도 11은 기판 척의 제1상태를 나타내는 개념도이다.
도 12는 기판 척의 제2상태를 나타내는 개념도이다.
도 13은 기판 척에 구비된 제1프레임의 평면도이다.
도 14는 기판 척에 조립 기판이 로딩된 상태를 나타내는 개념도이다.
도 15는 본 발명의 일 실시 예에 따른 자기장 형성부의 사시도이다.
도 16는 본 발명의 일 실시 예에 따른 자기장 형성부의 일측면도이다.
도 17은 본 발명의 일 실시 예에 있다른 자기장 형성부의 하측면도이다.
도 18은 본 발명에 따른 자기장 형성부에 구비된 자석들의 궤적을 나타내는 개념도이다.
도 19는 반도체 발광소자를 공급하는 모습을 나타내는 개념도이다.
도 20은 본 발명의 일 실시 예에 따른 조립 챔버의 평면도이다.
도 21은 도 20의 라인 A-A'를 따라 취한 단면도이다.
도 22 및 23은 본 발명의 일 실시 예에 따른 조립 챔버에 구비된 게이트의 움직임을 나타내는 개념도이다.
도 24는 자가조립시 발생되는 기판 휨 현상을 나타내는 개념도이다.
도 25는 기판의 휨 현상을 보정하기 위한 방법을 나타내는 개념도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 디지털 사이니지, 헤드 마운팅 디스플레이(HMD), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이고, 도 2는 도 1의 디스플레이 장치의 A 부분의 부분 확대도이고, 도 3은 도 2의 반도체 발광소자의 확대도이며, 도 4는 도 2의 반도체 발광소자의 다른 실시예를 나타내는 확대도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 디스플레이 모듈(140)에서 출력될 수 있다. 상기 디스플레이 모듈의 테두리를 감싸는 폐루프 형태의 케이스(101)가 상기 디스플레이 장치의 베젤을 형성할 수 있다.
상기 디스플레이 모듈(140)은 영상이 표시되는 패널(141)을 구비하고, 상기 패널(141)은 마이크로 크기의 반도체 발광소자(150)와 상기 반도체 발광소자(150)가 장착되는 배선기판(110)을 구비할 수 있다.
상기 배선기판(110)에는 배선이 형성되어, 상기 반도체 발광소자(150)의 n형 전극(152) 및 p형 전극(156)과 연결될 수 있다. 이를 통하여, 상기 반도체 발광소자(150)는 자발광하는 개별화소로서 상기 배선기판(110) 상에 구비될 수 있다.
상기 패널(141)에 표시되는 영상은 시각 정보로서, 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 상기 배선을 통하여 독자적으로 제어됨에 의하여 구현된다.
본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자(150)의 일 종류로서 마이크로 LED(Light Emitting Diode)를 예시한다. 상기 마이크로 LED는 100마이크로 이하의 작은 크기로 형성되는 발광 다이오드가 될 수 있다. 상기 반도체 발광소자(150)는 청색, 적색 및 녹색이 발광영역에 각각 구비되어 이들의 조합에 의하여 단위 화소가 구현될 수 있다. 즉, 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미하며, 상기 단위 화소 내에 적어도 3개의 마이크로 LED가 구비될 수 있다.
보다 구체적으로, 도 3을 참조하면, 상기 반도체 발광 소자(150)는 수직형 구조가 될 수 있다.
예를 들어, 상기 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이러한 수직형 반도체 발광 소자는 p형 전극(156), p형 전극(156) 상에 형성된 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154)상에 형성된 n형 반도체층(153), 및 n형 반도체층(153) 상에 형성된 n형 전극(152)을 포함한다. 이 경우, 하부에 위치한 p형 전극(156)은 배선기판의 p전극과 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(152)은 반도체 발광소자의 상측에서 n전극과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(150)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다른 예로서 도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
이러한 예로서, 상기 반도체 발광 소자(150')는 p형 전극(156'), p형 전극(156')이 형성되는 p형 반도체층(155'), p형 반도체층(155') 상에 형성된 활성층(154'), 활성층(154') 상에 형성된 n형 반도체층(153'), 및 n형 반도체층(153') 상에서 p형 전극(156')과 수평방향으로 이격 배치되는 n형 전극(152')을 포함한다. 이 경우, p형 전극(156')과 n형 전극(152')은 모두 반도체 발광소자의 하부에서 배선기판의 p전극 및 n전극과 전기적으로 연결될 수 있다.
상기 수직형 반도체 발광소자와 수평형 반도체 발광소자는 각각 녹색 반도체 발광소자, 청색 반도체 발광소자 또는 적색 반도체 발광소자가 될 수 있다. 녹색 반도체 발광소자와 청색 반도체 발광소자의 경우에 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 녹색이나 청색의 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다. 이러한 예로서, 상기 반도체 발광소자는 n-Gan, p-Gan, AlGaN, InGan 등 다양한 계층으로 형성되는 질화갈륨 박막이 될 수 있으며, 구체적으로 상기 p형 반도체층은 P-type GaN 이고, 상기 n형 반도체층은 N-type GaN 이 될 수 있다. 다만, 적색 반도체 발광소자의 경우에는, 상기 p형 반도체층은 P-type GaAs 이고, 상기 n형 반도체층은 N-type GaAs 가 될 수 있다.
또한, 상기 p형 반도체층은 p 전극 쪽은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다. 이 경우에, 전술한 반도체 발광소자들은 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 도 1 내지 도 4를 참조하면, 상기 발광 다이오드가 매우 작기 때문에 상기 디스플레이 패널은 자발광하는 단위화소가 고정세로 배열될 수 있으며, 이를 통하여 고화질의 디스플레이 장치가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에서는 웨이퍼 상에서 성장되어, 메사 및 아이솔레이션을 통하여 형성된 반도체 발광소자가 개별 화소로 이용된다. 이 경우에, 마이크로 크기의 반도체 발광소자(150)는 웨이퍼에 상기 디스플레이 패널의 기판 상의 기설정된 위치로 전사되어야 한다. 이러한 전사기술로 픽앤플레이스(pick and place)가 있으나, 성공률이 낮고 매우 많은 시간이 요구된다. 다른 예로서, 스탬프나 롤을 이용하여 한 번에 여러개의 소자를 전사하는 기술이 있으나, 수율에 한계가 있어 대화면의 디스플레이에는 적합하지 않다. 본 발명에서는 이러한 문제를 해결할 수 있는 디스플레이 장치의 새로운 제조방법 및 제조장치를 제시한다.
이를 위하여, 이하, 먼저 디스플레이 장치의 새로운 제조방법에 대하여 살펴본다. 도 5a 내지 도 5e는 전술한 반도체 발광 소자를 제작하는 새로운 공정을 설명하기 위한 개념도들이다.
본 명세서에서는, 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. 또한, 수평형 반도체 발광소자를 자가조립하는 방식에 대하여 예시하나, 이는 수직형 반도체 발광소자를 자가조립하는 방식에도 적용가능하다.
먼저, 제조방법에 의하면, 성장기판(159)에 제1도전형 반도체층(153), 활성층(154), 제2 도전형 반도체층(155)을 각각 성장시킨다(도 5a).
제1도전형 반도체층(153)이 성장하면, 다음은, 상기 제1도전형 반도체층(153) 상에 활성층(154)을 성장시키고, 다음으로 상기 활성층(154) 상에 제2도전형 반도체층(155)을 성장시킨다. 이와 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)을 순차적으로 성장시키면, 도 5a에 도시된 것과 같이, 제1도전형 반도체층(153), 활성층(154) 및 제2도전형 반도체층(155)이 적층 구조를 형성한다.
이 경우에, 상기 제1도전형 반도체층(153)은 p형 반도체층이 될 수 있으며, 상기 제2도전형 반도체층(155)은 n형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 제1도전형이 n형이 되고 제2도전형이 p형이 되는 예시도 가능하다.
또한, 본 실시예에서는 상기 활성층이 존재하는 경우를 예시하나, 전술한 바와 같이 경우에 따라 상기 활성층이 없는 구조도 가능하다. 이러한 예로서, 상기 p형 반도체층은 Mg가 도핑된 P-type GaN 이고, n형 반도체층은 n 전극 쪽은 Si가 도핑된 N-type GaN 인 경우가 될 수 있다.
성장기판(159)(웨이퍼)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 성장기판(1059)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다.
다음으로, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)의 적어도 일부를 제거하여 복수의 반도체 발광소자를 형성한다(도 5b).
보다 구체적으로, 복수의 발광소자들이 발광 소자 어레이를 형성하도록, 아이솔레이션(isolation)을 수행한다. 즉, 제1도전형 반도체층(153), 활성층(154) 및 제2 도전형 반도체층(155)을 수직방향으로 식각하여 복수의 반도체 발광소자를 형성한다.
만약, 수평형 반도체 발광소자를 형성하는 경우라면, 상기 활성층(154) 및 제2 도전형 반도체층(155)은 수직방향으로 일부가 제거되어, 상기 제1도전형 반도체층(153)이 외부로 노출되는 메사 공정과, 이후에 제1도전형 반도체층을 식각하여 복수의 반도체 발광소자 어레이를 형성하는 아이솔레이션(isolation)이 수행될 수 있다.
다음으로, 상기 제2도전형 반도체층(155)의 일면 상에 제2도전형 전극(156, 또는 p형 전극)를 각각 형성한다(도 5c). 상기 제2도전형 전극(156)은 스퍼터링 등의 증착 방법으로 형성될 수 있으나, 본 발명은 반드시 이에 한정되는 것은 아니다. 다만, 상기 제1도전형 반도체층과 제2도전형 반도체층이 각각 n형 반도체층과 p형 반도체층인 경우에는, 상기 제2도전형 전극(156)은 n형 전극이 되는 것도 가능하다.
그 다음에, 상기 성장기판(159)을 제거하여 복수의 반도체 발광소자를 구비한다. 예를 들어, 성장기판(1059)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다(도 5d).
이후에, 유체가 채워진 챔버에서 반도체 발광소자들(150)이 기판에 안착되는 단계가 진행된다(도 5e).
예를 들어, 유체가 채워진 챔버 속에 상기 반도체 발광소자들(150) 및 기판을 넣고 유동, 중력, 표면 장력 등을 이용하여 상기 반도체 발광소자들이 상기 기판(161)에 스스로 조립되도록 한다. 이 경우에, 상기 기판은 조립기판(161)이 될 수 있다.
다른 예로서, 상기 조립기판(161) 대신에 배선기판을 조립 챔버내에 넣어, 상기 반도체 발광소자들(150)이 배선기판에 바로 안착되는 것도 가능하다. 이 경우에, 상기 기판은 배선기판이 될 수 있다. 다만, 설명의 편의상, 본 발명에서는 기판이 조립기판(161)으로서 구비되어 반도체 발광소자들(1050)이 안착되는 것을 예시한다.
반도체 발광소자들(150)이 조립기판(161)에 안착하는 것이 용이하도록, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 끼워지는 셀들(미도시)이 구비될 수 있다. 구체적으로, 상기 조립기판(161)에는 상기 반도체 발광소자들(150)이 배선전극에 얼라인되는 위치에 상기 반도체 발광소자들(150)이 안착되는 셀들이 형성된다. 상기 반도체 발광소자들(150)은 상기 유체 내에서 이동하다가, 상기 셀들에 조립된다.
상기 조립기판(161)에 복수의 반도체 발광소자들이 어레이된 후에, 상기 조립기판(161)의 반도체 발광소자들을 배선기판으로 전사하면, 대면적의 전사가 가능하게 된다. 따라서, 상기 조립기판(161)은 임시기판으로 지칭될 수 있다.
한편, 상기에서 설명된 자가조립 방법은 대화면 디스플레이의 제조에 적용하려면, 전사수율을 높여야만 한다. 본 발명에서는 전사수율을 높이기 위하여, 중력이나 마찰력의 영향을 최소화하고, 비특이적 결합을 막는 방법과 장치를 제안한다.
이 경우, 본 발명에 따른 디스플레이 장치는, 반도체 발광소자에 자성체를 배치시켜 자기력을 이용하여 반도체 발광소자를 이동시키고, 이동과정에서 전기장을 이용하여 상기 반도체 발광소자를 기설정된 위치에 안착시킨다. 이하에서는, 이러한 전사 방법과 장치에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다.
도 6은 본 발명에 따른 반도체 발광소자의 자가조립 장치의 일 예를 나타내는 개념도이고, 도 7은 도 6의 자가조립 장치의 블록 다이어그램이다. 또한, 도 8a 내지 도 8d는 도 6의 자가조립 장치를 이용하여 반도체 발광소자를 자가조립하는 공정을 나타내는 개념도이며, 도 9는 도 8a 내지 도 8d의 반도체 발광소자를 설명하기 위한 개념도이다.
도 6 및 도 7의 도시에 의하면, 본 발명의 자가조립 장치(160)는 조립 챔버(162), 자석(163) 및 위치 제어부(164)를 포함할 수 있다.
상기 조립 챔버(162)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 조립 챔버(162)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 조립 챔버(162)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 조립 챔버(162)에는 기판(161)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치될 수 있다. 예를 들어, 상기 기판(161)은 이송부에 의하여 조립위치로 이송되며, 상기 이송부는 기판이 장착되는 스테이지(165)를 구비할 수 있다. 상기 스테이지(165)가 제어부에 의하여 위치조절되며, 이를 통하여 상기 기판(161)은 상기 조립위치로 이송될 수 있다.
이 때에, 상기 조립위치에서 상기 기판(161)의 조립면이 상기 조립 챔버(150)의 바닥을 향하게 된다. 도시에 의하면, 상기 기판(161)의 조립면은 상기 조립 챔버(162)내의 유체에 잠기도록 배치된다. 따라서, 상기 반도체 발광소자(150)는 상기 유체내에서 상기 조립면으로 이동하게 된다.
상기 기판(161)은 전기장 형성이 가능한 조립기판으로서, 베이스부(161a), 유전체층(161b) 및 복수의 전극들(161c)을 포함할 수 있다.
상기 베이스부(161a)는 절연성 있는 재질로 이루어지며, 상기 복수의 전극들(161c)은 상기 베이스부(161a)의 일면에 패턴된 박막 또는 후막 bi-planar 전극이 될 수 있다. 상기 전극(161c)은 예를 들어, Ti/Cu/Ti 의 적층, Ag 페이스트 및 ITO 등으로 형성될 수 있다.
상기 유전체층(161b)은, SiO2, SiNx, SiON, Al2O3, TiO2, HfO2 등의 무기 물질로 이루어질 있다. 이와 다르게, 유전체층(161b)은, 유기 절연체로서 단일층이거나 멀티층으로 구성될 수 있다. 유전체층(161b)의 두께는, 수십 nm~수μm의 두께로 이루어질 수 있다.
나아가, 본 발명에 따른 기판(161)은 격벽에 의하여 구획되는 복수의 셀들(161d)을 포함한다. 셀들(161d)은, 일방향을 따라 순차적으로 배치되며, 폴리머(polymer) 재질로 이루어질 수 있다. 또한, 셀들(161d)을 이루는 격벽(161e)은, 이웃하는 셀들(161d)과 공유되도록 이루어진다. 상기 격벽(161e)은 상기 베이스부(161a)에서 돌출되며, 상기 격벽(161e)에 의하여 상기 셀들(161d)이 일방향을 따라 순차적으로 배치될 수 있다. 보다 구체적으로, 상기 셀들(161d)은 열과 행 방향으로 각각 순차적으로 배치되며, 매트릭스 구조를 가질 수 있다.
셀들(161d)의 내부는, 도시와 같이, 반도체 발광소자(150)를 수용하는 홈을 구비하며, 상기 홈은 상기 격벽(161e)에 의하여 한정되는 공간이 될 수 있다. 상기 홈의 형상은 반도체 발광소자의 형상과 동일 또는 유사할 수 있다. 예를 들어, 반도체 발광소자가 사각형상인 경우, 홈은 사각형상일 수 있다. 또한, 비록 도시되지는 않았지만, 반도체 발광소자가 원형인 경우, 셀들 내부에 형성된 홈은, 원형으로 이루어질 수 있다. 나아가, 셀들 각각은, 단일의 반도체 발광소자를 수용하도록 이루어진다. 즉, 하나의 셀에는, 하나의 반도체 발광소자가 수용된다.
한편, 복수의 전극들(161c)은 각각의 셀들(161d)의 바닥에 배치되는 복수의 전극라인을 구비하며, 상기 복수의 전극라인은 이웃한 셀로 연장되도록 이루어질 수 있다.
상기 복수의 전극들(161c)은 상기 셀들(161d)의 하측에 배치되며, 서로 다른 극성이 각각 인가되어 상기 셀들(161d) 내에 전기장을 생성한다. 상기 전기장 형성을 위하여, 상기 복수의 전극들(161c)을 상기 유전체층이 덮으면서, 상기 유전체층이 상기 셀들(161d)의 바닥을 형성할 수 있다. 이런 구조에서, 각 셀들(161d)의 하측에서 한 쌍의 전극(161c)에 서로 다른 극성이 인가되면 전기장이 형성되고, 상기 전기장에 의하여 상기 셀들(161d) 내부로 상기 반도체 발광소자가 삽입될 수 있다.
상기 조립위치에서 상기 기판(161)의 전극들은 전원공급부(171)와 전기적으로 연결된다. 상기 전원공급부(171)는 상기 복수의 전극에 전원을 인가하여 상기 전기장을 생성하는 기능을 수행한다.
도시에 의하면, 상기 자가조립 장치는 상기 반도체 발광소자들에 자기력을 가하기 위한 자석(163)을 구비할 수 있다. 상기 자석(163)은 상기 조립 챔버(162)와 이격 배치되어 상기 반도체 발광소자들(150)에 자기력을 가하도록 이루어진다. 상기 자석(163)은 상기 기판(161)의 조립면의 반대면을 마주보도록 배치될 수 있으며, 상기 자석(163)과 연결되는 위치 제어부(164)에 의하여 상기 자석의 위치가 제어된다.
상기 자석(163)의 자기장에 의하여 상기 유체내에서 이동하도록, 상기 반도체 발광소자(1050)는 자성체를 구비할 수 있다.
도 9를 참조하면, 자성체를 구비하는 반도체 발광 소자는 제1도전형 전극(1052) 및 제2도전형 전극(1056), 상기 제1도전형 전극(1052)이 배치되는 제1도전형 반도체층(1053), 상기 제1도전형 반도체층(1052)과 오버랩되며, 상기 제2도전형 전극(1056)이 배치되는 제2도전형 반도체층(1055), 그리고 상기 제1 및 제2도전형 반도체층(1053, 1055) 사이에 배치되는 활성층(1054)을 포함할 수 있다.
여기에서, 제1도전형은 p형이고, 제2도전형은 n형으로 구성될 수 있으며, 그 반대로도 구성될 수 있다. 또한, 전술한 바와 같이 상기 활성층이 없는 반도체 발광소자가 될 수 있다.
한편, 본 발명에서, 상기 제1도전형 전극(1052)은 반도체 발광소자의 자가조립 등에 의하여, 반도체 발광소자가 배선기판에 조립된 이후에 생성될 수 있다. 또한, 본 발명에서, 상기 제2도전형 전극(1056)은 상기 자성체를 포함할 수 있다. 자성체는 자성을 띄는 금속을 의미할 수 있다. 상기 자성체는 Ni, SmCo 등이 될 수 있으며, 다른 예로서 Gd 계, La계 및 Mn계 중 적어도 하나에 대응되는 물질을 포함할 수 있다.
자성체는 입자 형태로 상기 제2도전형 전극(1056)에 구비될 수 있다. 또한, 이와 다르게, 자성체를 포함한 도전형 전극은, 도전형 전극의 일 레이어가 자성체로 이루어질 수 있다. 이러한 예로서, 도 9에 도시된 것과 같이, 반도체 발광소자(1050)의 제2도전형 전극(1056)은, 제1층(1056a) 및 제2층(1056b)을 포함할 수 있다. 여기에서, 제1층(1056a)은 자성체를 포함하도록 이루어질 수 있고, 제2층(1056b)은 자성체가 아닌 금속소재를 포함할 수 있다.
도시와 같이, 본 예시에서는 자성체를 포함하는 제1층(1056a)이, 제2도전형 반도체층(1055)과 맞닿도록 배치될 수 있다. 이 경우, 제1층(1056a)은, 제2층(1056b)과 제2도전형 반도체층(1055) 사이에 배치된다. 상기 제2층(1056b)은 배선기판의 제2전극과 연결되는 컨택 메탈이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 자성체는 상기 제1도전형 반도체층의 일면에 배치될 수 있다.
다시 도 6 및 도 7을 참조하면, 보다 구체적으로, 상기 자가조립 장치는 상기 조립 챔버의 상부에 x,y,z 축으로 자동 또는 수동으로 움직일 수 있는 자석 핸들러를 구비하거나, 상기 자석(163)을 회전시킬 수 있는 모터를 구비할 수 있다. 상기 자석 핸들러 및 모터는 상기 위치 제어부(164)를 구성할 수 있다. 이를 통하여, 상기 자석(163)은 상기 기판(161)과 수평한 방향, 시계방향 또는 반시계방향으로 회전하게 된다.
한편, 상기 조립 챔버(162)에는 광투과성의 바닥판(166)이 형성되고, 상기 반도체 발광소자들은 상기 바닥판(166)과 상기 기판(161)의 사이에 배치될 수 있다. 상기 바닥판(166)을 통하여 상기 조립 챔버(162)의 내부를 모니터링하도록, 이미지 센서(167)가 상기 바닥판(166)을 바라보도록 배치될 수 있다. 상기 이미지 센서(167)는 제어부(172)에 의하여 제어되며, 기판(161)의 조립면을 관찰할 수 있도록 inverted type 렌즈 및 CCD 등을 구비할 수 있다.
상기에서 설명한 자가조립 장치는 자기장과 전기장을 조합하여 이용하도록 이루어지며, 이를 이용하면, 상기 반도체 발광소자들이 상기 자석의 위치변화에 의하여 이동하는 과정에서 전기장에 의하여 상기 기판의 기설정된 위치에 안착될 수 있다. 이하, 상기에서 설명한 자기조립 장치를 이용한 조립과정에 대하여 보다 상세히 설명한다.
먼저, 도 5a 내지 도 5c에서 설명한 과정을 통하여 자성체를 구비하는 복수의 반도체 발광소자들(1050)을 형성한다. 이 경우에, 도 5c의 제2도전형 전극을 형성하는 과정에서, 자성체를 상기 반도체 발광소자에 증착할 수 있다.
다음으로, 기판(161)을 조립위치로 이송하고, 상기 반도체 발광소자들(1050)을 조립 챔버(162)에 투입한다(도 8a).
전술한 바와 같이, 상기 기판(161)의 조립위치는 상기 기판(161)의 상기 반도체 발광소자들(1050)이 조립되는 조립면이 아래를 향하도록 상기 조립 챔버(162)에 배치되는 위치가 될 수 있다.
이 경우에, 상기 반도체 발광소자들(1050) 중 일부는 조립 챔버(162)의 바닥에 가라앉고 일부는 유체 내에 부유할 수 있다. 상기 조립 챔버(162)에 광투과성의 바닥판(166)이 구비되는 경우에, 상기 반도체 발광소자들(1050) 중 일부는 바닥판(166)에 가라앉을 수 있다.
다음으로, 상기 조립 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 수직방향으로 떠오르도록 상기 반도체 발광소자들(1050)에 자기력을 가한다(도 8b).
상기 자가조립 장치의 자석(163)이 원위치에서 상기 기판(161)의 조립면의 반대면으로 이동하면, 상기 반도체 발광소자들(1050)은 상기 기판(161)을 향하여 상기 유체 내에서 떠오르게 된다. 상기 원위치는 상기 조립 챔버(162)로부터 벗어난 위치가 될 수 있다. 다른 예로서, 상기 자석(163)이 전자석으로 구성될 수 있다. 이 경우에는 전자석에 전기를 공급하여 초기 자기력을 생성하게 된다.
한편, 본 예시에서, 상기 자기력의 크기를 조절하면 상기 기판(161)의 조립면과 상기 반도체 발광소자들(1050)의 이격거리가 제어될 수 있다. 예를 들어, 상기 반도체 발광소자들(1050)의 무게, 부력 및 자기력을 이용하여 상기 이격거리를 제어한다. 상기 이격거리는 상기 기판의 최외각으로부터 수 밀리미터 내지 수십 마이크로미터가 될 수 있다.
다음으로, 상기 조립 챔버(162) 내에서 상기 반도체 발광소자들(1050)이 일방향을 따라 이동하도록, 상기 반도체 발광소자들(1050)에 자기력을 가한다. 예를 들어, 상기 자석(163)을 상기 기판과 수평한 방향, 시계방향 또는 반시계방향으로 이동한다(도 8c). 이 경우에, 상기 반도체 발광소자들(1050)은 상기 자기력에 의하여 상기 기판(161)과 이격된 위치에서 상기 기판(161)과 수평한 방향으로 따라 이동하게 된다.
다음으로, 상기 반도체 발광소자들(1050)이 이동하는 과정에서 상기 기판(161)의 기설정된 위치에 안착되도록, 전기장을 가하여 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도하는 단계가 진행된다(도 8c). 예를 들어, 상기 반도체 발광소자들(1050)이 상기 기판(161)과 수평한 방향으로 따라 이동하는 도중에 상기 전기장에 의하여 상기 기판(161)과 수직한 방향으로 이동하여 상기 기판(161)의 기설정된 위치에 안착된다.
보다 구체적으로, 기판(161)의 bi-planar 전극에 전원을 공급하여 전기장을 생성하고, 이를 이용하여 기설정된 위치에서만 조립이 되도록 유도한게 된다. 즉 선택적으로 생성한 전기장을 이용하여, 반도체 발광소자들(1050)이 상기 기판(161)의 조립위치에 스스로 조립되도록 한다. 이를 위하여, 상기 기판(161)에는 상기 반도체 발광소자들(1050)이 끼워지는 셀들이 구비될 수 있다.
이후에, 상기 기판(161)의 언로딩 과정이 진행되며, 조립 공정이 완료된다. 상기 기판(161)이 조립기판인 경우에, 전술한 바와 같이 어레인된 반도체 발광소자들을 배선기판으로 전사하여 디스플레이 장치를 구현하기 위한 후공정이 진행될 수 있다.
한편, 상기 반도체 발광소자들(1050)을 상기 기설정된 위치로 유도한 후에, 상기 조립 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 조립 챔버(162)의 바닥으로 떨어지도록 상기 자석(163)을 상기 기판(161)과 멀어지는 방향으로 이동시킬 수 있다(도 8d). 다른 예로서, 상기 자석(163)이 전자석인 경우에 전원공급을 중단하면, 상기 조립 챔버(162) 내에 남아있는 반도체 발광소자들(1050)이 상기 조립 챔버(162)의 바닥으로 떨어지게 된다.
이후에, 상기 조립 챔버(162)의 바닥에 있는 반도체 발광소자들(1050)을 회수하면, 상기 회수된 반도체 발광소자들(1050)의 재사용이 가능하게 된다.
상기에서 설명된 자가조립 장치 및 방법은 fluidic assembly에서 조립 수율을 높이기 위해 자기장을 이용하여 먼거리의 부품들을 미리 정해진 조립 사이트 근처에 집중시키고, 조립 사이트에 별도 전기장을 인가하여 조립 사이트에만 선택적으로 부품이 조립되도록 한다. 이때 조립기판을 수조 상부에 위치시키고 조립면이 아래로 향하도록 하여 부품의 무게에 의한 중력 영향을 최소화하면서 비특이적 결합을 막아 불량을 제거한다. 즉, 전사수율을 높이기 위해 조립 기판을 상부에 위치시켜 중력이나 마찰력 영향을 최소화하며, 비특이적 결합을 막는다.
이상에서 살펴본 것과 같이, 상기와 같은 구성의 본 발명에 의하면, 개별화소를 반도체 발광소자로 형성하는 디스플레이 장치에서, 다량의 반도체 발광소자를 한번에 조립할 수 있다.
이와 같이, 본 발명에 따르면 작은 크기의 웨이퍼 상에서 반도체 발광소자를 다량으로 화소화시킨 후 대면적 기판으로 전사시키는 것이 가능하게 된다. 이를 통하여, 저렴한 비용으로 대면적의 디스플레이 장치를 제작하는 것이 가능하게 된다.
상술한 자가조립 공정을 수행할 때, 몇가지 문제들이 발생된다.
첫 번째, 디스플레이의 면적이 커짐에 따라 조립 기판의 면적이 증가하는데, 조립 기판의 면적이 증가할수록 기판의 휨 현상이 커지는 문제가 발생된다. 조립 기판이 휘어진 상태로 자가조립을 수행할 경우, 조립 기판 표면에 자기장이 균일하게 형성되지 않게 되기 때문에, 자가조립이 안정적으로 수행되기 어렵다.
두 번째, 반도체 발광소자가 유체 내에서 완전히 균일하게 분산될 수 없으며, 조립 기판 표면에 형성되는 자기장이 완벽하게 균일할 수 없기 때문에, 반도체 발광소자가 조립 기판의 일부 영역에만 집중되는 문제가 발생될 수 있다.
본 발명은 상술한 문제점들 뿐 아니라, 자가조립 수율을 높일 수 있는 자가조립 장치를 제공한다.
본 발명에 따른 자가조립 장치는 기판 표면 처리부, 기판 척(200), 자기장 형성부(300), 칩 공급부(400) 및 조립 챔버(500)를 구비할 수 있다. 하지만, 이에 한정되지 않고, 본 발명에 따른 자가조립 장치는 상술한 구성요소보다 많거나 적은 구성들을 포함할 수 있다.
본 발명에 따른 자가 조립 장치에 대하여 설명하기에 앞서, 본 발명에 따른 자가조립 장치를 이용한 자가조립 방법에 대하여 간략하게 설명한다.
도 10은 본 발명에 따른 자가조립 방법을 나타내는 순서도이다.
먼저, 조립 기판의 표면 처리 단계(S110)가 수행된다. 상기 단계는 필수적인 것은 아니나, 기판 표면이 친수화 될 경우, 기판 표면에 기포가 생기는 것을 방지할 수 있다.
다음으로, 조립 기판을 기판 척에 로딩하는 단계(S120)가 진행된다. 기판 척(200)에 로딩된 조립 기판은 조립 챔버의 조립 위치로 이송된다. 이후, 자기장 형성부가 수직 및 수평 이동을 통해 조립 기판에 근접한다.
이 상태에서, 칩 공급을 하는 단계(S130)가 진행된다. 구체적으로, 조립 기판의 조립면에 반도체 발광소자를 분산시키는 단계가 진행된다. 자기장 형성부(300)가 조립 기판에 충분히 근접한 상태에서 반도체 발광소자를 조립면 근처에 분산시키는 경우, 상기 자기장 형성부에 의해 반도체 발광소자들이 조립면에 달라붙게 된다. 반도체 발광소자는들은 적절한 분산도로 조립면에 분산된다.
다만, 이에 한정되지 않고, 반도체 발광소자는 기판이 조립 위치로 이송되기 전 조립 챔버 내 유체에 분산될 수 있다. 즉, 칩 공급 단계(S130)를 수행하는 시점은 조립 기판이 조립 위치로 이송된 후로 한정하지 않는다.
반도체 발광소자의 공급 방식은 조립 기판의 면적, 조립되는 반도체 발광소자의 종류, 자가 조립 속도 등에 따라 달라질 수 있다.
이후, 자가조립을 수행하고, 반도체 발광소자를 회수하는 단계(S140)가 진행된다. 자가조립에 대하여는 본 발명에 따른 자가조립 장치에 대한 설명과 함께 후술한다. 한편, 자가조립 후 반도체 발광소자는 반드시 회수될 필요는 없다. 자가조립이 종료된 후, 조립 챔버 내 반도체 발광소자를 보충 한 후 새로운 기판에 대한 자가조립이 수행될 수 있다.
마지막으로, 자가조립이 완료된 후, 조립 기판을 검사, 건조하고 기판을 기판 척으로부터 분리하는 단계(S150)가 수행될 수 있다. 조립 기판의 검사는 자가조립이 수행된 위치에서 수행될 수 있으며, 조립 기판을 다른 위치로 이송한 후 수행될 수 있다.
한편, 조립 기판의 건조는 조립 기판을 유체로부터 이탈시킨 후 수행될 수 있다. 조립 기판의 건조 후 자가조립 후공정이 수행될 수 있다.
자가조립의 기본 원리, 기판(또는 조립 기판)의 구조, 반도체 발광소자에 관한 내용은 도 1 내지 9에서 설명된 내용으로 갈음한다. 한편, 이하 설명하는 수직 이동부, 수평 이동부, 회전부 및 기타 이동 수단은 모터와 볼 스크류, 랙 기어와 피니언 기어, 풀리와 타이밍벨트 등의 공지된 여러 수단을 통하여 구현될 수 있으므로, 구체적인 설명은 생략한다.
한편, 도 7에서 설명한 제어부(172)는 상술한 구성요소들에 구비된 수직 이동부, 수평 이동부, 회전부 및 기타 이동 수단의 움직임을 제어한다. 즉, 상기 제어부(172)는 각 구성요소들의 x, y, z축의 움직임 및 회전 움직임을 제어하도록 이루어진다. 본 명세서에서 별도로 언급되지 않더라도, 수직 이동부, 수평 이동부, 회전부 및 기타 이동 수단의 움직임은 제어부(172)의 제어에 의해 발생된다.
한편, 도 6 내지 9에서 설명한 기판(또는 조립 기판, 161)에 구비된 전극(161c)은 조립 전극이라 칭하며, 상기 조립 전극(161c)은 기판 척(200)을 통해 도 7에서 설명한 전원공급부(171)와 전기적으로 연결되며, 제어부(172)의 제어에 의해 전원공급부(171)가 상기 조립 전극(161c)에 전원을 공급한다. 이에 대한 구체적 설명은 후술한다.
이하, 상술한 구성 요소들에 대하여 설명한다.
먼저, 기판 표면 처리부는 기판 표면을 친수화 하는 역할을 한다. 구체적으로, 본 발명에 따른 자가조립 장치는 조립 기판을 유체 표면에 접촉시킨 상태에서 자가조립을 수행한다. 상기 조립 기판의 조립면이 유체 표면과 이질적인 성질을 가질 경우, 조립면에서 기포 등이 발생할 수 있으며, 반도체 발광소자와 조립면 간에 비특이적 결합이 발생될 수 있다. 이를 방지하기 위해, 자가 조립 전 기판 표면은 유체와 친화적인 성질로 처리될 수 있다.
일 실시 예에 있어서, 상기 유체가 물과 같은 극성 물질인 경우, 상기 기판 표면 처리부는 기판의 조립면을 친수화시킬 수 있다.
예를 들어, 상기 기판 표면 처리부는 플라즈마 발생기를 구비할 수 있다. 기판 표면에 대한 플라즈마 처리를 통해, 기판 표면에 친수성 작용기들이 형성되도록 할 수 있다. 구체적으로, 플라즈마 처리를 통해, 기판에 구비된 격벽 및 유전체층 중 적어도 하나에 친수성 작용기들이 형성될 수 있다.
한편, 반도체 발광소자의 비특이적 결합을 방지하도록, 격벽 표면과 셀에 의해 외부로 드러난 유전체층의 표면에는 서로 다른 표면처리가 이루어질 수 있다. 예를 들어, 셀에 의해 외부로 드러난 유전체층의 표면에는 친수 처리가 이루어질 수 있고, 격벽의 표면에는 소수성 작용기가 형성되도록 표면 처리가 수행될 수 있다. 이를 통해, 격벽 표면에 대한 반도체 발광소자의 비특이적 결합을 막고, 반도체 발광소자가 셀 내부에 강하게 고정되도록 할 수 있다.
하지만, 상기 기판 표면 처리부는 본 발명에 따른 자가조립 장치에 있어서 필수적인 구성요소는 아니다. 상기 기판 표면 처리부는 기판을 이루는 구성물질에 따라, 필요하지 않을 수 있다.
상기 기판 표면 처리부에 의해 표면 처리가 완료된 기판은 기판 척(200)으로 로딩된다.
다음으로, 기판 척(200)에 대하여 설명한다.
도 11은 기판 척의 제1상태를 나타내는 개념도이고, 도 12는 기판 척의 제2상태를 나타내는 개념도이고, 도 13은 기판 척에 구비된 제1프레임의 평면도이고, 도 14는 기판 척에 조립 기판이 로딩된 상태를 나타내는 개념도이다.
첨부된 도면을 참조하면, 기판 척(200)은 기판 지지부를 구비한다. 일 실시 예에 있어서, 상기 기판 지지부는 제1 및 제2프레임(210 및 220), 고정부(230)를 구비한다. 상기 제1 및 제2프레임(210 및 220)은 로딩된 기판을 사이에 두고 상하로 배치되고, 상기 고정부(230)는 상기 제1 및 제2프레임(210 및 220)을 지지한다. 기판 척(200)은 회전부(240), 수직 이동부 및 수평 이동부(250)를 모두 구비할 수 있다. 도 11과 같이, 수직 이동부 및 수평 이동부(250)는 하나의 장치로 이루어질 수 있다. 한편, 후술하는 도면에 한정하지 않고, 기판 척에 구비된 회전부, 수직 및 수평 이동부는 하나의 장치로 이루어질 수 있다.
본 명세서에서 제1프레임(210)은 기판(S)의 조립면이 유체를 향한 상태에서 기판 하측에 배치되는 프레임으로 정의하고, 제2프레임(220)은 기판의 조립면이 유체를 향한 상태에서 기판 상측에 배치되는 프레임으로 정의한다. 상기 회전부(240)으로 인하여, 상기 제1프레임(210) 및 제2프레임(220)의 상하 관계는 서로 전환될 수 있다. 본 명세서에서 상기 제1프레임(210)이 상기 제2프레임(220)보다 아래 있는 상태를 제1상태(도 11 참조)라 정의하고, 상기 제1프레임(210)이 상기 제2프레임(220)보다 위에 있는 상태를 제2상태(도 12 참조)라 정의한다. 상기 회전부(240)는 상기 제1 및 제2프레임(210 및 220), 고정부(230) 중 적어도 하나를 회전시켜 제1 및 제2상태 중 어느 하나에서 다른 하나로 전환한다. 상기 회전부(240)에 대하여는 후술한다.
상기 제1프레임(210)은 자가 조립 시 조립 챔버 내에서 충전된 유체에 접촉하는 프레임이다. 도 14를 참조하면, 상기 제1프레임(210)은 바닥부(210') 및 측벽부(210'')를 구비한다.
상기 바닥부(210')는 기판(S)이 로딩되었을 때, 기판(S)의 하측 또는 상측에서 기판을 지지하는 역할을 한다. 상기 바닥부(210')는 하나의 판 형상으로 이루어지거나, 판 형상을 이루는 복수의 부재들이 결합된 형태로 이루어질 수 있다. 도 13을 참조하면, 상기 바닥부(210')는 중앙부를 관통하는 홀(210''')을 구비한다. 상기 홀(210''')은 후술할 기판을 외부로 노출시켜 유체에 접촉시킬 수 있도록 한다. 즉, 상기 홀(210''')은 기판의 조립면을 정의한다. 기판은 4각형 기판의 네 개의 모서리가 제1프레임(210)의 홀(210''') 테두리에 걸쳐지도록 로딩된다. 이에 따라, 기판의 테두리를 제외한 나머지 영역은 제1프레임(210)에 구비된 홀(210''')과 오버랩된다. 상기 홀(210''')과 오버랩되는 기판의 영역이 조립면이 된다.
한편, 상기 홀(210''')의 테두리에는 실링부(212) 및 전극 연결부(213)가 배치될 수 있다.
상기 실링부(212)는 기판에 밀착되어 자가 조립 시 조립 챔버에 충전된 유체가 제1 및 제2프레임(210 및 220)으로 침투하는 것을 방지한다. 또한, 상기 실링부(212)는 유체가 상기 조립 전극(161c) 및 전극 연결부(213)로 침투하는 것을 방지한다. 이를 위해, 상기 실링부(212)는 상기 전극 연결부(213)보다 홀(210''')에 가까운 위치에 배치되어야 한다.
상기 실링부(212)는 링(ring) 형상으로 이루어지며, 실링부(212)의 재질은 별도로 한정하지 않는다. 실링부(212)를 이루는 재료는 기 공지된 실링 재료일 수 있다.
상기 전극 연결부(213)는 기판에 형성된 조립 전극과 연결되어 상기 조립 전극에 전원을 공급한다. 일 실시 예에 있어서, 상기 전극 연결부(213)는 도 7에서 설명된 전원공급부(171)로부터 공급되는 전원을 조립 전극(161c)에 인가하여 기판 상에 전기장이 형성될 수 있도록 한다.
한편, 상기 측벽부(210'')는 상기 바닥부(210') 테두리에 형성된다. 상기 측벽부(210'')는 자가조립 시 기판의 조립면 반대면으로 유체가 침투하는 것을 방지한다. 구체적으로, 본 발명에 따른 자가 조립 장치는 기판이 유체에 잠긴 상태에서 자가 조립을 수행한다. 상기 측벽부(210'')는 기판을 유체에 담갔을 때 유체가 기판의 조립면 반대면으로 침투하는 것을 방지한다.
이를 위해, 상기 측벽부(210'')는 기판의 테두리 전체를 에워싸도록 형성된다. 상기 측벽부(210'')의 높이는 기판이 유체에 잠기는 깊이보다는 크게 형성되야 한다. 상기 측벽부(210'')는 유체가 기판의 조립면 반대면으로 침투하지 않도록 함으로써, 기판이 손상되는 것을 방지하고, 유체의 부력이 기판의 일면에만 작용되도록 한다. 이에 대하여는 후술한다.
한편, 제2프레임(220)은 자가조립 시 상기 제1프레임(210) 반대편에서 기판을 가압하는 역할을 한다. 상기 제1프레임(210)과 마찬가지로, 상기 제2프레임(220)은 중앙부를 관통하는 홀을 구비한다. 상기 제2프레임(220)에 형성되는 홀은 상기 제1프레임(210)에 형성되는 홀(210''')보다 크거나 같은 크기로 형성된다.
상기 제2프레임(220)에 형성되는 홀은 기판의 조립면의 반대면이 외부로 노출되도록 한다. 상기 기판의 조립면의 반대면은 조립면과 동일한 면적 또는 조립면보다 큰 면적으로 외부로 노출되어야 한다. 이는 자기장 형성부(300)가 기판의 조립면 반대편에서 자기장을 형성하기 때문이다. 상기 자기장 형성부(300)가 기판에 충분이 가깝게 근접할 수 있도록, 상기 기판의 조립면의 반대면은 외부로 노출되어야 한다.
한편, 상기 기판(S)은 제2상태에서 상기 제1 및 제2프레임(210 및 220) 사이로 로딩된다. 이에 따라, 상기 기판(S)은 상기 제2프레임(220)의 일면에서 슬라이딩되며 로딩된다. 상기 기판이 올바른 위치에 얼라인되도록, 상기 제1 및 2프레임 중 적어도 하나에는 기판의 얼라인 위치를 가이드하는 돌출부가 형성될 수 있다. 일 실시 예에 있어서, 도 13을 참조하면, 제1프레임(210)에는 기판(S)의 얼라인 위치를 가이드하는 돌출부(211)가 형성될 수 있다.
한편, 상기 기판(S)이 상기 제2프레임(220) 상에 로딩되면, 상기 제1 및 제2프레임(210 및 220) 중 적어도 하나가 수직 이동을 수행하여 제1 및 제2프레임(210 및 220)이 기판을 가압하도록 한다. 이를 위해, 상기 기판 척(200)은 상기 고정부(230), 제1프레임 및 제2프레임(210 및 220) 중 적어도 하나에 배치되는 프레임 이동부를 구비할 수 있다. 이때, 실링부(212)는 상기 기판(S)을 가압하게 된다.
일 실시 예에 있어서, 상기 고정부(230)에는 상기 제2프레임(220)을 수직 이동시키는 프레임 이동부이 배치될 수 있다. 기판 척이 제2상태에서, 상기 기판(S)이 상기 제2프레임(220) 상에 로딩되면, 상기 수직 이동부은 상기 제2프레임(220)을 상측으로 이동시켜, 상기 기판(S)이 상기 제1 및 제2프레임(210 및 220) 사이에 강하게 고정될 수 있도록 한다. 이 때에, 제1프레임(210)에 구비된 전극 연결부(213)가 기판(S)의 조립 전극에 연결되며, 제1프레임(210)에 구비된 실링부(212)가 기판(S)의 테두리를 가압하게 된다. 이 상태에서 기판 척이 제1상태로 전환할 경우, 도 14와 같은 형상이 된다.
다만, 이에 한정되지 않고, 상기 프레임 이동부은 제1 및 제2프레임(210 및 220) 중 어느 하나를 다른 하나에 대하여 수평적으로 이동시킬 수 있도록 형성될 수 있다. 이 경우, 상기 프레임 이동부는 상기 제1 및 제2프레임(210 및 220) 중 어느 하나를 다른 하나에 대하여 수직 및 수평적으로 이동 시킬 수 있도록 이루어진다. 제1 및 제2프레임(210 및 220) 중 어느 하나를 다른 하나에 대하여 수평적으로 이동시킬 수 있을 경우, 전극 연결부(213)와 조립 전극 간의 연결 부위를 변경할 수 있게 된다. 이는 조립 전극의 불량여부를 검출하는 데 활용될 수 있다.
한편, 상술한 기판 척(200)에 구비된 고정부(230)의 일측에는 회전부(240)가 배치된다. 상기 회전부(240)는 상기 고정부(230)를 회전시켜 제1 및 제2프레임(210 및 220)이 상하 관계가 전환될 수 있도록 한다. 상기 회전부(240)의 회전 운동에 의해 기판 척(200)은 제1 및 제2상태 중 어느 하나에서 다른 하나로 전환된다. 상기 회전부(240)의 회전 속도, 회전 정도, 회전 방향 등은 도 7에서 설명한 제어부(172)에 의해 제어될 수 있다.
일 실시 예에 있어서, 기판(S) 로딩 전 상기 기판 척(200)은 제2상태이며, 제어부(172)는 기판(S)이 로딩된 후 회전부(240)가 고정부(230)를 180도로 회전시켜 상기 기판 척(200)이 제1상태로 전환되도록 한다.
한편, 상기 고정부(230)의 일측에는 수직 이동부 및 수평 이동부가 배치된다.
상기 수평 이동부는 기판 로딩 후 기판의 조립 면이 조립 챔버의 개방된 위치에 얼라인될 수 있도록 고정부(230), 제1 및 제2프레임(210 및 220) 중 적어도 하나를 이동시킨다.
상기 수직 이동부는 기판과 조립 챔버 간의 수직 거리가 조절되도록 상기 고정부(230), 제1 및 제2프레임(210 및 220) 중 적어도 하나를 이동 시킨다. 상기 수직 이동부를 통해 기판(S)의 휨 현상을 보정할 수 있다. 이에 대하여는 후술한다.
정리하면, 기판(S)은 기판 척(200)이 제2상태(도 12 참조)에서 로딩된다. 이후, 기판 척(200)이 제1상태(도 11 참조)로 전환된 후, 조립 챔버와 얼라인된다. 이 과정에서, 기판(S)의 조립면이 조립 챔버에 채워진 유체와 접촉하도록, 기판 척(200)은 수직 및 수평 이동한다. 이후, 제어부(172)는 자기장 형성부(300)를 제어한다.
다음으로, 자기장 형성부(300)에 대하여 설명한다.
도 15는 본 발명의 일 실시 예에 따른 자기장 형성부의 사시도이고, 도 16는 본 발명의 일 실시 예에 따른 자기장 형성부의 일측면도이고, 도 17은 본 발명의 일 실시 예에 있다른 자기장 형성부의 하측면도이고, 도 18은 본 발명에 따른 자기장 형성부에 구비된 자석들의 궤적을 나타내는 개념도이다.
도면을 참조하면, 자기장 형성부(300)는 자석 어레이(310), 수직 이동부, 수평 이동부 및 회전부(320)를 구비한다. 상기 자기장 형성부(300)는 조립 전극 상측에 배치되어 자기장을 형성하는 역할을 한다.
구체적으로, 자석 어레이(310)는 복수의 자석(313)을 구비한다. 상기 자석 어레이(310)에 구비된 자석(313)은 영구 자석이거나, 전자석일 수 있다. 상기 자석들(313)은 자기장을 형성하여 반도체 발광소자들이 기판의 조립면으로 유도되도록 하는 역할을 한다.
상기 자석 어레이(310)는 지지부(311) 및 자석 이동부(312)를 구비할 수 있다. 상기 지지부(311)는 상기 수직 및 수평 이동부(320)와 연결된다.
한편, 자석 이동부(312)의 일단은 지지부(311)에 고정되며, 자석 이동부(312)의 타단에는 자석(313)이 고정된다. 자석 이동부(312)는 그 길이가 신축가능하도록 이루어지는데, 상기 자석 이동부(312)가 신축함에 따라, 자석(313)과 지지부(311) 간의 거리가 변화한다.
첨부된 도면과 같이, 상기 자석 이동부(312)는 하나의 열에 배치된 자석들(313)을 한 번에 수직 이동시키도록 이루어질 수 있다. 이 경우, 상기 자석 이동부(312)는 자석 어레이의 열 별로 배치될 수 있다.
이와 달리, 상기 자석 이동부(312)는 자석 어레이에 구비된 자석 개수만큼 배치될 수 있다. 이에 따라, 복수의 자석들 각각과 지지부 간의 거리는 다르게 조정될 수 있다.
복수의 자석 이동부는 자석(313)과 기판(S) 간의 간격을 미세조정하는 역할을 하며, 기판의 굽어질 경우, 자석(313)들과 기판(S) 간의 간격을 균일하게 조정하는 역할을 한다. 자가조립은 상기 자석(313)이 기판(S)에 접촉한 상태로 수행되거나, 상기 자석(313)이 기판(S)으로부터 소정 거리 이격된 상태로 수행될 수 있다.
한편, 상기 수평 이동부는 회전부를 구비할 수 있다. 자가조립이 수행될 때, 자기장 형성부(300)에 구비된 수평 이동부는 자석을 일방향으로 이동시킴과 동시에 회전시킨다. 이에 따라, 자석 어레이(310)는 소정 회전 축에 대하여 회전함과 동시에 일방향을 따라 이동한다. 예를 들어, 도 18을 참조하면, 자석 어레이(310)에 구비된 자석(313)은 곡선 및 직선이 혼합된 궤적(P)을 그리며 이동할 수 있다.
상기 자기장 형성부(300)가 기판(S)에 일정 거리 이내로 근접한 상태에서 반도체 발광소자가 공급될 수 있다.
도 19는 반도체 발광소자를 공급하는 모습을 나타내는 개념도이다.
도 19를 참조하면, 후술할 조립 챔버(500)에는 칩 공급부(400)가 배치될 수 있다. 상기 칩 공급부(400)는 조립 챔버(500)에 기판(S)을 얼라인시킨 후, 기판(S)의 조립면 상에 반도체 발광소자를 공급하는 역할을 한다. 구체적으로, 상기 칩 공급부(400)는 상부에 칩을 수용할 수 있는 칩 수용부, 수직 이동부 및 수평 이동부를 구비할 수 있다. 상기 수직 및 수평 이동부는 상기 칩 수용부가 상기 조립 챔버 내에 충전된 유체 내에서 이동 할 수 있도록 한다.
상기 칩 수용부에는 복수의 반도체 발광소자들이 로딩될 수 있다. 상기 기판이 조립 챔버와 얼라인 된 후, 자기장 형성부(300)를 상기 기판에 일정 거리 이상 근접시키는 경우, 조립면에는 일정 세기 이상의 자기장이 형성된다. 이 상태에서 상기 칩 수용부를 상기 조립면에 일정 거리 이내로 접근시키면, 상기 칩 수용부에 로딩된 반도체 발광소자들이 기판에 접촉된다. 상기 칩 공급부에 구비된 수직 이동부는 수직 이동을 통해 칩 수용부를 기판의 조립면의 일부 영역과 일정 거리 이내로 근접시킨다.
소정 시간이 지난 후, 상기 칩 공급부에 구비된 수직 이동부는 수직 이동을 통해 칩 수용부가 기판의 조립면의 일부 영역과 일정 거리 이상으로 멀어지도록 한다. 이후, 상기 칩 공급부에 구비된 수평 이동부는 상기 칩 수용부가 상기 조립면의 일부 영역과 다른 영역과 오버랩되도록, 상기 칩 수용부를 수평이동 시킨다. 이후, 상기 칩 공급부에 구비된 수직 이동부는 수직 이동을 통해 칩 수용부를 상기 다른 영역과 일정 거리 이내로 근접시킨다. 이러한 과정을 반복하여, 상기 칩 공급부는 기판의 조립면 전체 영역에 복수의 반도체 발광소자를 접촉시킨다. 자가조립은 복수의 반도체 발광소자들이 기판의 조립면 전체 영역에 일정하게 분산 및 접촉된 상태로 수행될 수 있다.
앞서 설명한 바와 같이, 자가조립 시에는 크게 두 가지 문제가 발생된다. 두 번 째 문제점으로, 반도체 발광소자가 유체 내에서 완전히 균일하게 분산될 수 없으며, 조립 기판 표면에 형성되는 자기장이 완벽하게 균일할 수 없기 때문에, 반도체 발광소자가 조립 기판의 일부 영역에만 집중되는 문제가 있다. 상술한,칩 공급부(400)를 이용하면, 상술한 두 번째 문제점을 해결할 수 있게 된다.
다만, 이에 한정되지 않고, 상기 칩 공급부는 본 발명의 필수적인 구성요소는 아니다. 자가조립은 반도체 발광소자가 유체에 분산된 상태로 수행되거나, 상기 칩 공급부가 아닌 다른부에 의해 복수의 반도체 발광소자들을 기판의 조립면에 분산 및 접촉시킨 상태로 수행될 수 있다.
다음으로, 조립 챔버(500)에 대하여 설명한다.
도 20은 본 발명의 일 실시 예에 따른 조립 챔버의 평면도이고, 도 21은 도 20의 라인 A-A'를 따라 취한 단면도이고, 도 22 및 23은 본 발명의 일 실시 예에 따른 조립 챔버에 구비된 게이트의 움직임을 나타내는 개념도이다.
조립 챔버(500)는 복수의 반도체 발광소자들을 수용하는 공간을 구비한다. 상기 공간에는 유체가 채워질 수 있으며, 상기 유체는 조립용액으로서 물 등을 포함할 수 있다. 따라서, 상기 조립 챔버(500)는 수조가 될 수 있으며, 오픈형으로 구성될 수 있다. 다만, 본 발명은 이에 한정되는 것은 아니며, 상기 조립 챔버(500)는 상기 공간이 닫힌 공간으로 이루어지는 클로즈형이 될 수 있다.
상기 조립 챔버(500)에는 기판(S)이 상기 반도체 발광소자들(150)이 조립되는 조립면이 아래를 향하도록 배치된다. 예를 들어, 상기 기판(S)은 기판 척(200)에 의하여 조립위치로 이송된다.
이 때에, 상기 조립위치에서 상기 기판(S)의 조립면이 상기 조립 챔버(500)의 바닥을 향하게 된다. 이에 따라, 상기 조립면은 중력 방향을 향하게 된다. 상기 기판(S)의 조립면은 상기 조립 챔버(500)내의 유체에 잠기도록 배치된다.
일 실시 예에 있어서, 조립 챔버(500)는 두 개의 영역으로 구분 될 수 있다. 구체적으로, 상기 조립 챔버(500)는 조립 영역(510) 및 검사 영역(520)으로 구분될 수 있다. 상기 조립 영역(510)에서는 기판(S)이 유체에 잠긴 상태에서 유체내에 배치된 반도체 발광소자가 기판(S)으로 조립된다.
한편, 상기 검사 영역(520)에서는 자가 조립이 완료된 기판(S)의 검사가 이루어진다. 구체적으로, 상기 기판(S)은 상기 조립 영역에서 조립이 이루어진 후, 기판 척을 통해 상기 검사 영역으로 이송된다.
상기 조립 영역(510) 및 검사 영역(520)에는 모두 같은 유체가 채워질 수 있다. 상기 기판은 유체에 잠긴 상태로 조립 영역에서 검사 영역으로 이송될 수 있다. 조립 영역(510)에 배치된 기판(S)을 유체에서 꺼낼 경우, 유체와 반도체 발광소자 간의 표면 에너지로 인하여 기 조립된 반도체 발광소자가 기판으로부터 이탈될 수 있다. 이 때문에, 상기 기판은 유체 내에 잠긴 상태로 이송되는 것이 바람직하다.
상기 기판을 유체 내에 잠긴 상태로 이송될 수 있도록, 조립 챔버(500)는 상하 이동 가능하도록 이루어지는 게이트(530)를 구비할 수 있다. 도 22와 같이, 자가 조립이 진행되는 중 또는 기판 검사가 진행되는 중에 상기 게이트(530)는 상승된 상태(제1상태)를 유지함으로써, 조립 챔버(500)의 조립 영역(510)과 검사 영역(520)에 수용된 유체를 서로 격리시킨다. 상기 게이트(530)는 조립 영역과 검사 영역을 분리시킴으로써, 자가 조립 중 반도체 발광소자가 검사 영역으로 이동하여 기판 검사에 지장을 주는 것을 방지한다.
상기 기판(S)이 이송되는 경우, 도 23과 같이, 상기 게이트(530)는 하강(제2상태)하여 조립 영역(510)과 검사 영역(520)의 경계를 없앤다. 이를 통해, 기판 척(200)은 별도의 수직 없이 수평 이동만으로 기판을 조립 영역(510)에서 검사 영역(520)으로 이송시킬 수 있게 된다.
한편, 상기 조립 영역(510)에는 반도체 발광소자의 응집 방지를 위한 Sonic Generator가 배치될 수 있다. 상기 Sonic Generator는 진동을 통해 복수의 반도체 발광소자들이 서로 뭉치는 것을 방지할 수 있다.
한편, 상기 조립 영역(510) 및 검사 영역(520)의 바닥면은 광투과성 물질로 이루어질 수 있다. 일 실시 예에 있어서, 도 20을 참조하면, 상기 조립 영역(510) 및 검사 영역(520) 각각의 바닥면에는 광투과 영역(511 및 512)이 구비될 수 있다. 이를 통해, 본 발명은 자가조립 시 기판을 모니터링 하거나, 기판에 대한 검사를 수행할 수 있도록 한다. 상기 광투과 영역의 면적은 기판의 조립면의 면적보다 큰 것이 바람직하다. 다만, 이에 한정되지 않고, 상기 조립 챔버는 자가 조립 및 검사가 동일한 위치에서 수행되도록 이루어질 수 있다.
앞서 설명한 기판 척(200), 자기장 형성부(300) 및 조립 챔버(500)를 활용하면, 도 8a 내지 8e에서 설명한 자가조립을 실시할 수 있게 된다. 이하에서는, 자가조립 시 발생되는 문제점들을 해결하기 위한, 세부적인 구조 및 방법에 대하여 구체적으로 설명한다.
먼저, 자가조립 시 발생되는 가장 핵심적인 문제를 해결하기 위한 구조 및 방법에 대하여 설명한다. 문제점에 대하여 구체적으로 설명하면, 디스플레이의 면적이 커짐에 따라 조립 기판의 면적이 증가하는데, 조립 기판의 면적이 증가할수록 기판의 휨 현상이 커지는 문제가 발생된다. 조립 기판이 휘어진 상태로 자가조립을 수행할 경우, 조립 기판 표면에 자기장이 균일하게 형성되지 않게 되기 때문에, 자가조립이 안정적으로 수행되기 어렵다.
도 24는 자가조립시 발생되는 기판 휨 현상을 나타내는 개념도이다.
도 24를 참조하면, 자가조립 중 기판(S)이 평평한 상태를 유지하는 경우, 복수의 자석(313)과 기판(S)간의 간격이 균일하게 된다. 이 경우, 기판의 조립면에 자기장이 균일하게 형성될 수 있다. 하지만, 실제로 기판 척(200)에 기판을 로딩하는 경우, 기판은 중력으로 인하여 휘어지게 된다. 휘어진 상태의 기판(S')은 복수의 자석(313)들과 기판(S')간의 간격이 일정치 않아 균일한 자가조립이 어려워진다. 기판의 상측에는 자기장 형성부가 배치되기 때문에, 기판의 휨현상을 보정하기 위한 별도의 기구물이 기판 상측에 배치되기 어려운 실정이다. 또한, 기판의 휨현상을 보정하기 위한 별도의 기구물이 기판 하측에 배치될 경우, 반도체 발광소자들의 움직임을 제한할 수 있으며, 기구물이 조립면의 일부를 가리는 문제가 발생된다. 이 때문에, 기판의 휨현상을 보정하기 위한 기구물을 기판 상측 및 하측 어디에도 배치하기 어려운 실정이다.
본 발명은 기판의 휨현상을 보정하기 위한 기판 척의 구조 및 방법을 제공한다.
도 25는 기판의 휨 현상을 보정하기 위한 방법을 나타내는 개념도이다.
도 25를 참조하면, 기판 척(200)에 기판(S')을 로딩한 후, 기판의 조립면이 중력 방향을 향하게 하는 경우, 기판(S')은 휘어지게 된다. 기판 로딩 시 기판의 휘어짐을 최소화 하기 위해, 기판 척에 구비된 제1 및 제2프레임(210 및 220) 중 적어도 하나는 사각형 기판의 네 개의 모서리 모두에 압력을 가한다. 그럼에도 불구하고, 기판(S')의 면적이 커지는 경우 중력으로 인하여 기판은 휘어질 수 밖에 없다.
도 25의 두 번째 그림과 같이, 기판 척(200)이 조립 위치로 이동한 후, 일정 거리 하강하면 기판(S')은 유체(F)에 접촉하게 된다. 기판(S')이 유체(F)와 단순히 접촉한 상태에서는 기판(S')의 휘어짐이 보정되지 않는다. 도 25의 두 번째 그림과 같은 상태로 자가조립이 이루어질수는 있지만, 균일한 자가조립이 이루어지기 어렵다.
본 발명은 기판의 휨 현상을 보정하기 위해, 기판(S')이 유체(F)와 접촉한 상태에서, 기판 척(200)을 추가적으로 하강시킨다. 이때, 제1프레임(210)에 구비된 실링부(212)는 제1프레임의 윈도우로 유체(F)가 침입하는 것을 방지한다. 또한, 제1프레임(210)에 구비된 측벽부(210'')는 유체(F)가 제1프레임을 넘어 기판(S')의 조립면 반대면으로 흘러넘치는 것을 방지한다.
여기서, 실링부(212)는 기판의 모든 모서리를 에워싸도록 형성되어야 한다. 또한, 측벽부(210'')의 높이는 제1프레임(210)이 유체(F)와 접촉한 상태를 기준으로 최대로 하강하는 깊이보다 커야한다. 즉, 기판 척(200)의 하강 시, 제1프레임(210)의 윈도우 및 측벽부(210'')를 넘어서 유체가 침입해서는 안된다.
상술한 실링부(212) 및 측벽부(210'')로 인하여, 기판 척(200)이 하강할 때, 유체(F)의 표면이 상승하게 된다. 이때, 기판(S')에는 유체(F)에 의한 부력이 작용하게 된다. 유체(F)의 표면 상승폭이 커질수록, 기판(S')에 작용하는 부력이 커지게된다.
본 발명은 기판(S')의 휘어진 정도를 측정하고, 기판의 휘어진 정도에 따라 기판 척(200)의 하강 폭을 조절함으로써, 기판에 작용하는 부력이 달라지도록 한다. 기판에 적절한 부력이 가해질 경우, 도 25의 세 번째 그림과 같이, 기판은 평평한 상태(S)를 유지하게 된다.
상기 자기장 형성부(300)는 상기 기판(S)에 부력이 가해지는 상태에서 상기 기판(S)의 상측으로 이송된 후, 상기 기판(S)을 따라 수평이동을 수행한다. 이때, 상기 전극연결부(213)를 통해 전원공급부(171)의 전원이 조립 전극(161c)에 인가된다. 즉, 자가조립은 기판(S)의 조립면에 부력이 인가되는 상태로 진행된다.
상술한 바에 따르면, 기판의 상하측에 별도의 구조물을 배치할 필요없이 기판의 휨 현상을 보정할 수 있게 된다. 이를 통해, 본 발명은 조립 기판의 면적이 커지는 경우에도 높은 자가조립 수율을 달성할 수 있도록 한다.

Claims (15)

  1. 유체를 수용하는 공간을 구비하는 조립 챔버;
    상기 유체에 분산된 반도체 발광소자들에 자기력을 인가하는 복수의 자석들 및 상기 반도체 발광소자들이 유체 내에서 이동하도록 상기 자석들의 위치를 변화시키는 수평 이동부를 구비하는 자기장 형성부; 및
    조립 전극을 구비하는 기판을 지지하도록 이루어지는 기판 지지부, 상기 기판을 지지한 상태에서 상기 기판의 일면이 유체와 접촉하도록 상기 기판을 하강시키는 수직 이동부 및 상기 반도체 발광소자들이 상기 자석들의 위치변화에 의하여 이동하는 과정에서 상기 기판의 기설정된 위치에 안착되도록, 상기 조립 전극에 전원을 인가하여 전기장을 발생시키는 전극 연결부을 구비하는 기판 척을 포함하고,
    상기 기판 지지부는, 홀이 형성되어 있으며, 상기 기판을 사이에 두고 양측에 배치되는 제1 및 제2 프레임을 구비하고,
    상기 전극 연결부는, 상기 제1 프레임 상에 배치되는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  2. 제1항에 있어서,
    상기 기판 척은 상기 기판의 조립면이 상기 유체에 잠기도록, 상기 기판을 상기 유체로 하강시키는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  3. 제2항에 있어서,
    상기 제1 및 제2프레임 각각에 형성된 홀은 상기 기판의 조립면과 오버랩되도록 배치되며,
    상기 제1 및 제2프레임 중 적어도 하나가 상기 기판을 가압하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  4. 제3항에 있어서,
    상기 기판 척은,
    상기 제1프레임이 상기 기판 하측에 배치된 상태에서 상기 기판을 하강시키는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  5. 제4항에 있어서,
    상기 제1프레임은,
    상기 홀의 테두리에 배치되는 실링부를 구비하고,
    상기 실링부는 상기 제1 및 제2프레임 중 적어도 하나가 상기 기판을 가압함에 따라, 상기 기판을 가압하도록 배치되는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  6. 제5항에 있어서,
    상기 전극 연결부는,
    상기 실링부와 비교할 때, 상기 제1프레임에 형성된 홀보다 먼 거리에 배치되는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  7. 제4항에 있어서,
    상기 제1프레임은,
    상기 홀이 형성되는 바닥부; 및
    상기 바닥부의 테두리에 형성되는 측벽부를 구비하고,
    상기 측벽부의 높이는 상기 기판이 유체에 잠기는 깊이보다 큰 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  8. 제2항에 있어서,
    상기 자기장 형성부는 상기 조립면의 반대 방향에 배치되며,
    상기 자기장 형성부에 구비된 수평 이동부는 상기 조립면이 유체에 잠긴 상태에서 상기 기판에 대하여 수평 이동을 하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  9. 제8항에 있어서,
    상기 자기장 형성부에 구비된 수평 이동부는 상기 자석들을 회전시키는 회전부를 포함하고,
    상기 회전부는 상기 자석들이 일방향을 따라 이동하는 중 상기 자석들을 회전 시키는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  10. 제1항에 있어서,
    상기 조립 챔버는,
    동일한 유체가 수용되는 조립 영역 및 검사 영역; 및
    상기 조립 영역 및 상기 검사 영역 사이에 배치되는 게이트를 구비하고,
    상기 게이트는,
    상기 조립 영역 및 상기 검사 영역 각각에 수용된 유체를 서로 격리시키는 제1상태 및 상기 제1상태에서 소정 거리 하강된 제2상태 중 어느 하나에서 다른 하나로 전환되도록 수직 이동을 수행하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  11. 제10항에 있어서,
    상기 반도체 발광소자들이 상기 기판의 기설정된 위치에 안착되는 중 상기 게이트는 제1상태를 유지하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  12. 제10항에 있어서,
    상기 기판 척은 상기 조립 영역에 배치된 기판에 복수의 반도체 발광소자들이 안착된 후, 상기 기판을 상기 검사 영역을 이송시키고,
    상기 기판이 상기 유체에 잠긴 상태로 상기 검사 영역으로 이송되도록, 상기 기판이 상기 조립 영역과 상기 검사 영역의 경계를 지나는 중 상기 게이트는 제2상태를 유지하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  13. 제1항에 있어서,
    상기 기판의 표면을 친수화시키는 기판 표면 처리부를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  14. 제1항에 있어서,
    복수의 반도체 발광소자들을 수용하는 칩 수용부; 및
    상기 칩 수용부를 수직 및 수평 이동 시키는 수직 및 수평 이동부를 구비하는 칩 공급부를 더 포함하고,
    상기 칩 공급부는,
    상기 자기장 형성부가 상기 기판에 소정 거리 이내로 인접한 상태에서, 상기 칩 수용부에 수용된 반도체 발광소자들이 상기 기판 표면에 분산되도록, 상기 기판에 대한 수직 및 수평이동을 반복하는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
  15. 제14항에 있어서,
    상기 칩 공급부는 상기 조립 챔버 내부에 배치되며,
    상기 유체 내에서 이동 가능하도록 이루어지는 것을 특징으로 하는 반도체 발광소자의 자가조립 장치.
KR1020190115574A 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치 KR102323256B1 (ko)

Priority Applications (33)

Application Number Priority Date Filing Date Title
KR1020190115574A KR102323256B1 (ko) 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치
PCT/KR2019/012912 WO2021054508A1 (ko) 2019-09-19 2019-10-02 반도체 발광소자의 자가조립 장치
PCT/KR2019/012908 WO2021054507A1 (ko) 2019-09-19 2019-10-02 반도체 발광소자의 자가조립 장치
PCT/KR2020/002017 WO2021054546A1 (ko) 2019-09-19 2020-02-13 반도체 발광소자의 자가조립용 조립 챔버
EP20866371.6A EP4033520A4 (en) 2019-09-19 2020-02-13 ASSEMBLY CHAMBER FOR SELF-ASSEMBLY OF SEMICONDUCTOR LIGHT-EMITTING DIODES
EP20866298.1A EP4071788A4 (en) 2019-09-19 2020-02-13 Chip tray for self-assembly and method for supplying semiconductor light emitting diode
US17/761,839 US12211951B2 (en) 2019-09-19 2020-02-13 Assembly chamber for self-assembly of semiconductor light-emitting diodes
US17/793,244 US20230061671A1 (en) 2019-09-19 2020-02-13 Chip tray for self-assembly and method for supplying semiconductor light emitting diode
PCT/KR2020/002020 WO2021054547A1 (ko) 2019-09-19 2020-02-13 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
CN202080066110.1A CN114424329A (zh) 2019-09-19 2020-02-13 用于半导体发光器件的自组装的组装腔室
PCT/KR2020/002303 WO2021054548A1 (en) 2019-09-19 2020-02-18 Substrate chuck for self-assembling semiconductor light-emitting diodes
PCT/KR2020/002362 WO2021054550A1 (en) 2019-09-19 2020-02-19 Device for self-assembling semiconductor light-emitting diodes
PCT/KR2020/002361 WO2021054549A1 (en) 2019-09-19 2020-02-19 Device for self-assembling semiconductor light-emitting diodes
US16/818,469 US12159800B2 (en) 2019-09-19 2020-03-13 Device for self-assembling semiconductor light-emitting diodes
US16/818,222 US11854852B2 (en) 2019-09-19 2020-03-13 Substrate chuck for self-assembling semiconductor light-emitting diodes
US16/818,296 US11264257B2 (en) 2019-09-19 2020-03-13 Device for self-assembling semiconductor light-emitting diodes
CN202010207757.3A CN112530852B (zh) 2019-09-19 2020-03-23 用于自组装半导体发光二极管的基板卡盘
CN202010207689.0A CN112531079B (zh) 2019-09-19 2020-03-23 用于自组装半导体发光二极管的装置
CN202010207985.0A CN112530833B (zh) 2019-09-19 2020-03-23 用于自组装半导体发光二极管的装置
CN202010235778.6A CN112531087B (zh) 2019-09-19 2020-03-30 用于自组装半导体发光二极管的装置
US16/842,323 US11804384B2 (en) 2019-09-19 2020-04-07 Device for self-assembling semiconductor light-emitting diodes magnets in a plurality of rows
US16/842,347 US11410864B2 (en) 2019-09-19 2020-04-07 Device for self-assembling semiconductor light-emitting diodes
CN202010264948.3A CN112531088B (zh) 2019-09-19 2020-04-07 用于自组装半导体发光二极管的装置
PCT/KR2020/004879 WO2020117032A2 (ko) 2019-09-19 2020-04-10 반도체 발광소자의 자가조립용 기판 척
EP20730544.2A EP4071789A4 (en) 2019-09-19 2020-04-10 SUBSTRATE CHUCK FOR SELF-ASSEMBLY OF LIGHT-EMITTING SEMICONDUCTOR DIODES
EP20170778.3A EP3796378B1 (en) 2019-09-19 2020-04-22 Device for self-assembling semiconductor light-emitting diodes
EP20170782.5A EP3796379B1 (en) 2019-09-19 2020-04-22 Substrate chuck for self-assembling semiconductor light-emitting diodes
EP20170805.4A EP3796382B1 (en) 2019-09-19 2020-04-22 Device for self-assembling semiconductor light-emitting diodes
EP20170790.8A EP3796380B1 (en) 2019-09-19 2020-04-22 Device for self-assembling semiconductor light-emitting diodes
EP20170791.6A EP3796381B1 (en) 2019-09-19 2020-04-22 Device and method for self-assembling semiconductor light-emitting diodes
US16/857,818 US11901208B2 (en) 2019-09-19 2020-04-24 Substrate chuck for self-assembling semiconductor light emitting diodes
US17/579,289 US11984337B2 (en) 2019-09-19 2022-01-19 Device for self-assembling semiconductor light-emitting diodes
US17/835,712 US12002691B2 (en) 2019-09-19 2022-06-08 Device for self-assembling semiconductor light-emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190115574A KR102323256B1 (ko) 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치

Publications (2)

Publication Number Publication Date
KR20200026761A KR20200026761A (ko) 2020-03-11
KR102323256B1 true KR102323256B1 (ko) 2021-11-08

Family

ID=69809766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190115574A KR102323256B1 (ko) 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치

Country Status (5)

Country Link
US (2) US11264257B2 (ko)
EP (1) EP3796382B1 (ko)
KR (1) KR102323256B1 (ko)
CN (1) CN112531088B (ko)
WO (1) WO2021054549A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2020117032A2 (ko) * 2019-09-19 2020-06-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
WO2021054550A1 (en) 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021054548A1 (en) 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
WO2021054508A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054507A1 (ko) 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
TWI760007B (zh) * 2020-12-14 2022-04-01 晶呈科技股份有限公司 磁性發光二極體晶粒移轉之對準模組及其對準方法
KR20240056836A (ko) * 2021-10-18 2024-04-30 엘지전자 주식회사 조립 장치
WO2023090621A1 (ko) * 2021-11-19 2023-05-25 삼성전자주식회사 디스플레이 패널의 제조 방법
KR102746626B1 (ko) * 2022-10-14 2024-12-27 엘지전자 주식회사 디스플레이 화소용 반도체 발광소자의 마그넷 유닛 및 이를 이용한 자가 조립 장치
CN117334797B (zh) * 2023-11-22 2024-03-01 北京海炬电子科技有限公司 一种流磁自组装巨量转移装置及转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005294A1 (en) 2000-06-06 2002-01-17 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669019B2 (ja) * 1984-03-12 1994-08-31 株式会社ニコン 半導体製造装置
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH07297210A (ja) 1994-04-28 1995-11-10 Japan Energy Corp 半導体素子の製造方法
US6780696B1 (en) * 2000-09-12 2004-08-24 Alien Technology Corporation Method and apparatus for self-assembly of functional blocks on a substrate facilitated by electrode pairs
WO2002034962A1 (en) * 2000-10-26 2002-05-02 Ebara Corporation Device and method for electroless plating
US6731353B1 (en) * 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
JP3490993B2 (ja) 2001-10-29 2004-01-26 アプライド マテリアルズ インコーポレイテッド めっき方法
JP3823118B2 (ja) 2002-07-19 2006-09-20 株式会社 日立インダストリイズ 基板組立装置
US6946322B2 (en) * 2002-07-25 2005-09-20 Hrl Laboratories, Llc Large area printing method for integrating device and circuit components
JP3927919B2 (ja) * 2003-05-07 2007-06-13 松下電器産業株式会社 半導体装置の製造方法
KR101023727B1 (ko) 2004-06-29 2011-03-25 엘지디스플레이 주식회사 액정표시소자 제조용 기판 반전장치 및 그 구동방법
KR100729427B1 (ko) * 2005-03-07 2007-06-15 주식회사 디엠에스 미세패턴 형성장치
JP4149507B2 (ja) 2005-09-29 2008-09-10 松下電器産業株式会社 電子回路構成部材のマウント方法およびマウント装置
WO2007062268A2 (en) * 2005-11-28 2007-05-31 University Of Florida Research Foundation, Inc. Method and structure for magnetically-directed, self-assembly of three-dimensional structures
KR100763894B1 (ko) 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
KR100793710B1 (ko) 2006-06-28 2008-01-11 현대 파워텍 주식회사 자동변속기 클러치 팩의 리테이너 드럼과 디스크 플레이트간의 오조립 방지 구조
US8474468B2 (en) * 2006-09-30 2013-07-02 Tokyo Electron Limited Apparatus and method for thermally processing a substrate with a heated liquid
WO2008054326A1 (en) 2006-11-03 2008-05-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
KR100928951B1 (ko) * 2008-06-09 2009-11-30 세메스 주식회사 케미컬 플로우 방법, 그리고 이를 이용하는 집적 회로소자의 제조 방법 및 장치
JP2010045145A (ja) 2008-08-12 2010-02-25 Hitachi Ltd 半導体チップの搬送方法および装置
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
JP2011138902A (ja) 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
US8586410B2 (en) 2010-01-25 2013-11-19 University Of Florida Research Foundation, Inc. Enhanced magnetic self-assembly using integrated micromagnets
US8048721B2 (en) * 2010-03-18 2011-11-01 Powertech Technology Inc. Method for filling multi-layer chip-stacked gaps
CN102473598A (zh) 2010-03-19 2012-05-23 松下电器产业株式会社 用于布置微结构的方法
JP5414602B2 (ja) 2010-03-31 2014-02-12 株式会社日立ハイテクノロジーズ 検査装置
US9196603B2 (en) * 2011-05-10 2015-11-24 Imec Method for fluid guided self-assembly of microcomponents
WO2013158949A1 (en) * 2012-04-20 2013-10-24 Rensselaer Polytechnic Institute Light emitting diodes and a method of packaging the same
TWI440059B (zh) 2012-05-10 2014-06-01 Ind Tech Res Inst 自組裝設備、使元件自組裝的方法以及熱電元件組裝方法
WO2014046052A1 (ja) 2012-09-23 2014-03-27 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
KR20170071514A (ko) * 2014-10-16 2017-06-23 렌슬러 폴리테크닉 인스티튜트 반자성 부상을 이용한 전자 컴포넌트들의 유도 자기 조립
KR102317159B1 (ko) 2014-10-29 2021-10-25 삼성디스플레이 주식회사 합착 장치 및 이를 이용한 표시 장치의 제조 방법
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10418527B2 (en) * 2014-10-31 2019-09-17 eLux, Inc. System and method for the fluidic assembly of emissive displays
US10543486B2 (en) * 2014-10-31 2020-01-28 eLux Inc. Microperturbation assembly system and method
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
CN105493298B (zh) 2015-07-14 2018-06-12 歌尔股份有限公司 微发光二极管的转移方法、制造方法、装置和电子设备
KR20170026957A (ko) * 2015-08-31 2017-03-09 삼성디스플레이 주식회사 표시 장치 및 상기 표시 장치의 제조 방법
JP6876520B2 (ja) 2016-06-24 2021-05-26 キヤノントッキ株式会社 基板の挟持方法、基板の挟持装置、成膜方法、成膜装置、及び電子デバイスの製造方法、基板載置方法、アライメント方法、基板載置装置
JP6855967B2 (ja) 2016-07-28 2021-04-07 Ａｇｃ株式会社 透明基材およびその製造方法
DE102016011747B4 (de) 2016-09-29 2018-06-07 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum berührungslosen Übertragen von zumindest teilweise ferromagnetischen elektronischen Bauteilen von einem Träger zu einem Subtrat
JP6259891B2 (ja) 2016-11-09 2018-01-10 三星ダイヤモンド工業株式会社 基板加工装置
JP6512454B2 (ja) 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102300851B1 (ko) 2017-04-13 2021-09-13 엘지전자 주식회사 엘이디칩 전사헤드 및 이를 포함하는 엘이디칩 전사장비
KR20180117004A (ko) * 2017-04-18 2018-10-26 광주과학기술원 액체를 이용한 마이크로 소자의 이송방법
US20180312421A1 (en) 2017-04-28 2018-11-01 Corning Incorporated Systems and methods for display formation using a mechanically pressed pattern
KR102102818B1 (ko) * 2017-08-10 2020-05-29 고려대학교산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR102572669B1 (ko) 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치
KR102097206B1 (ko) 2017-08-14 2020-04-03 강차욱 자동 회전식 고기구이장치
US10361337B2 (en) 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
KR102568181B1 (ko) 2018-01-15 2023-08-18 삼성전자주식회사 외부 전자 장치의 위치를 검출하기 위한 안테나 및 그것을 포함하는 웨어러블 전자 장치
KR102458007B1 (ko) 2018-02-13 2022-10-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
CN108682312B (zh) 2018-05-12 2020-11-06 汕头超声显示器技术有限公司 一种led阵列装置的制造方法
KR102200046B1 (ko) * 2018-12-21 2021-01-08 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
EP3996139A4 (en) 2019-07-01 2023-03-22 LG Electronics Inc. DISPLAY DEVICE USING A MICRO-LED AND METHOD FOR MAKING IT
KR20190099164A (ko) * 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
KR102302475B1 (ko) 2020-01-22 2021-09-16 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
WO2020117032A2 (ko) * 2019-09-19 2020-06-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
WO2021054550A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Device for self-assembling semiconductor light-emitting diodes
WO2021054507A1 (ko) * 2019-09-19 2021-03-25 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2021054548A1 (en) * 2019-09-19 2021-03-25 Lg Electronics Inc. Substrate chuck for self-assembling semiconductor light-emitting diodes
KR102690100B1 (ko) * 2020-02-11 2024-07-31 엘지전자 주식회사 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005294A1 (en) 2000-06-06 2002-01-17 The Penn State Research Foundation Electro-fluidic assembly process for integration of electronic devices onto a substrate
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices

Also Published As

Publication number Publication date
EP3796382A1 (en) 2021-03-24
WO2021054549A1 (en) 2021-03-25
US20220139747A1 (en) 2022-05-05
US11984337B2 (en) 2024-05-14
CN112531088B (zh) 2023-06-09
EP3796382B1 (en) 2023-08-30
US20210090924A1 (en) 2021-03-25
US11264257B2 (en) 2022-03-01
CN112531088A (zh) 2021-03-19
KR20200026761A (ko) 2020-03-11

Similar Documents

Publication Publication Date Title
KR102323256B1 (ko) 반도체 발광소자의 자가조립 장치
KR102302475B1 (ko) 반도체 발광소자의 자가조립용 기판 척
KR102162739B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
EP4105998A1 (en) Display device using semiconductor light-emitting devices
US11901208B2 (en) Substrate chuck for self-assembling semiconductor light emitting diodes
KR20200026669A (ko) 반도체 발광소자의 자가조립 장치 및 방법
CN112530833B (zh) 用于自组装半导体发光二极管的装置
KR102690100B1 (ko) 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
KR102758243B1 (ko) 자가 조립용 칩 트레이 및 반도체 발광소자의 공급 방법
CN112530852B (zh) 用于自组装半导体发光二极管的基板卡盘
KR102260638B1 (ko) 반도체 발광소자의 자가조립 장치
EP4105972A1 (en) Chip dispenser for self-assembly
US12080689B2 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
KR20200026780A (ko) 반도체 발광소자 공급 장치 및 공급 방법
KR102387811B1 (ko) 반도체 발광소자의 자가조립용 기판 척
EP3872857A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
CN114424329A (zh) 用于半导体发光器件的自组装的组装腔室
EP4071788A1 (en) Chip tray for self-assembly and method for supplying semiconductor light emitting diode
KR102349158B1 (ko) 반도체 발광소자의 자가조립용 조립 챔버
KR102345331B1 (ko) 반도체 발광소자의 자가조립 장치
KR20200024178A (ko) 반도체 발광소자의 자가조립용 기판 척

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20190919

PA0201 Request for examination
G15R Request for early publication
PG1501 Laying open of application

Comment text: Request for Early Opening

Patent event code: PG15011R01I

Patent event date: 20200221

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210216

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210803

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20211102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20211103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241022

Start annual number: 4

End annual number: 4