Nothing Special   »   [go: up one dir, main page]

CN106920796B - 一种3d nand存储器件及其制造方法 - Google Patents

一种3d nand存储器件及其制造方法 Download PDF

Info

Publication number
CN106920796B
CN106920796B CN201710134788.9A CN201710134788A CN106920796B CN 106920796 B CN106920796 B CN 106920796B CN 201710134788 A CN201710134788 A CN 201710134788A CN 106920796 B CN106920796 B CN 106920796B
Authority
CN
China
Prior art keywords
region
layer
stacked
forming
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710134788.9A
Other languages
English (en)
Other versions
CN106920796A (zh
Inventor
吕震宇
宋立东
李勇娜
潘锋
杨伟毅
施文广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811524008.2A priority Critical patent/CN109935593B/zh
Priority to CN201710134788.9A priority patent/CN106920796B/zh
Publication of CN106920796A publication Critical patent/CN106920796A/zh
Priority to CN201880005566.XA priority patent/CN110121775B/zh
Priority to CN202010805284.7A priority patent/CN111900173B/zh
Priority to KR1020197029399A priority patent/KR102244929B1/ko
Priority to PCT/CN2018/077741 priority patent/WO2018161839A1/en
Priority to JP2019570607A priority patent/JP7013493B2/ja
Priority to TW107107648A priority patent/TWI706542B/zh
Priority to US16/046,873 priority patent/US10930663B2/en
Application granted granted Critical
Publication of CN106920796B publication Critical patent/CN106920796B/zh
Priority to US17/080,443 priority patent/US12137567B2/en
Priority to JP2022005653A priority patent/JP7371143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种3D NAND存储器件及其制造方法，通过在半导体阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。

Description

一种3D NAND存储器件及其制造方法
技术领域
本发明涉及闪存存储器领域，更具体地说，涉及一种3D NAND存储器件及其制造方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
在3D NAND存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3DNAND存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(page buffer)和锁存器(latch)等，这些外围电路都是CMOS器件形成的，CMOS器件的工艺无法与3D NAND器件集成在一起，目前，是分别采用不同的工艺形成3D NAND存储器阵列和外围电路，再通过穿过3D NAND存储器阵列的通孔将二者电连接在一起。3D NAND存储器阵列中的堆叠主要采用OPOP结构，即多晶硅(poly)和氧化物(oxide)依次层叠的结构，随着存储容量需求的不断提高，OPOP结构堆叠的层数不断增多，这对通孔的形成以及外围电路与存储单元的连接提出很大的挑战。
发明内容
有鉴于此，本发明提供了一种3D NAND存储器件及其制造方法，在存储阵列内设置贯通接触孔，便于同CMOS芯片的连接，易于集成，并且同时制作CH、GLS、TAC以及台阶的连接结构，简化该存储器件的制作工艺，并能缩小3D NAND存储器件的尺寸。
为实现上述目的，本发明提供如下技术方案：
一种3D NAND存储器件，包括：
基底；
所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，
所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；
所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔，所述第一区域、所述绝缘环外的第二区域和所述第三区域中形成有用于划分块存储区的栅线缝隙；
所述沟道孔的顶部形成阻挡层，所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件，多个所述第一连接件分别通过过孔与第一金属相连，所述第一金属作为所述存储器件的位线。
优选的，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层；
所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中。
优选的，所述阻挡层为多晶硅、Ti、TiN或W。
优选的，所述贯通接触孔沿所述沿字线方向依次填充有Block Ox、Trap N、Ox、Poly以及Ox；
所述绝缘环沿所述沿字线方向依次填充有Ox、Ni以及Ox。
优选的，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。
一种3D NAND存储器件的制造方法，包括：
提供基底；
在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层；
在所述堆叠层的至少一侧形成堆叠层的阶梯结构；
分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环；
在所述沟道孔的顶部形成阻挡层，并为所述阻挡层填充预设半导体材料；
形成栅线缝隙，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层；
在所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件；
在绝缘环内的堆叠层中形成贯通接触孔以及在所述堆叠层的阶梯结构上均形成第二连接件；
在所述第一连接件以及第二连接件的上方打过孔，并形成第一金属层，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接，多个所述第一金属作为所述存储器件的位线。
优选的，在形成栅线缝隙之后，还包括：
在所述基底上形成第一衬垫。
优选的，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中；则，
在所述堆叠层的至少一侧形成堆叠层的阶梯结构的同时，还包括：
将第四区域或第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。
优选的，所述阻挡层为多晶硅、Ti、TiN或W。
优选的，所述贯通接触孔沿所述沿字线方向依次填充有Block Ox、Trap N、Ox、Poly以及Ox；
所述绝缘环沿所述沿字线方向依次填充有Ox、Ni以及Ox。
与现有技术相比，本发明所提供的技术方案具有以下优点：
根据本发明实施例提供的3D NAND存储器件及其制造方法，第一区域和第三区域为用于形成存储阵列的区域，在第二区域中设置了绝缘环，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本实施例提供的一种3D NAND存储器件的结构示意图；
图2为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图3为本实施例提供的一种3D NAND存储器件的制造方法的流程图；
图4为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图5为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图6为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图7为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图8为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图9为本实施例提供的一种3D NAND存储器件的又一结构示意图；
图10为本实施例提供的一种3D NAND存储器件的又一结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本方案在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3DNAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
参考图1-2所示，本发明实施例提供了一种3D NAND存储器件，包括：
基底；
所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域110、第二区域120和第三区域130；其中，
所述第二区域120位于所述第一区域110和第三区域130之间，所述第二区域120中形成有贯通的绝缘环160，所述绝缘环160内的堆叠层102为相互间隔堆叠的氧化物层1021和氮化物层1022，所述绝缘环160内的堆叠层102中形成有贯通接触孔162；所述绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层101为相互间隔堆叠的氧化物层1011和金属层1012，所述第一区域110和第三区域130中形成有用于形成存储器件的沟道孔161，所述绝缘环外的第二区域中形成有用于划分块存储区的栅线缝隙170。
在3D NAND存储器件中，堆叠层的层数决定了垂直方向上的存储单元的个数，堆叠层的层数例如可以为32层、64层等，堆叠层的层数越多，越能提高集成度，堆叠层的最外侧为阶梯结构。
在本发明实施例中，第一区域110、第二区域120和第三区域130是沿字线(wordline)方向依次排布的，在字线方向上这三个区域具有基本一致的边界，他们的堆叠层具有相同的层数，绝缘环内、外的堆叠层的材料不同。其中，第一区域110、第三区域130及绝缘环160外的第二区域120的堆叠层为氧化物层与金属层间隔堆叠而成，金属层例如为W，氧化物层例如为oxide，第一区域110、第三区域130是用于形成实际存储数据的存储阵列的区域，其堆叠层中形成有用于形成存储器件的沟道孔161，这些沟道孔161之上会继续设置有与其连接的位线和/或其他的互联线，例如，所述沟道孔的顶部形成阻挡层180，所述阻挡层180与所述栅线缝隙170的一端以及所述堆叠层的阶梯结构190上均形成第一连接件200，多个所述第一连接件分别通过过孔201与第一金属202相连，所述第一金属202作为所述存储器件的位线(bit line)。
沟道孔161中包括有电荷存储层和沟道层，电荷存储层例如可以为Oxide-Nitrid-Oxide的结构，沟道层例如可以为多晶硅。绝缘环160内的堆叠层为氧化物层与氮化物层的堆叠，为用于形成贯通接触孔162的区域，贯通接触孔162至少贯通了堆叠层，贯通接触孔162用于与另一具有CMOS电路的芯片电连接，CMOS电路芯片主要包括了3D NAND存储器件的阵列芯片所需的电路，例如页缓存(page buffer)、解码器(decoder)、锁存(latches)以及外围电路等。
除此，所述阻挡层180为多晶硅、Ti、TiN或W。所述贯通接触孔162沿所述沿字线方向依次填充有Block Ox、Trap N、Ox、Poly以及Ox；所述绝缘环沿所述沿字线方向依次填充有Ox、Ni以及Ox。
由于在第二区域120中设置了绝缘环160，通过绝缘环160将环内和环外的堆叠层隔离开，绝缘环160内为氧化物层和氮化物层的堆叠层，绝缘环160外，包括绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层都为氧化物层和金属层的堆叠，绝缘环160内的氧化物层和氮化物层的堆叠易于贯通接触孔162的形成，而绝缘环外堆叠层中的金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件200的同时，对所述堆叠层的阶梯结构上也形成第一连接件200a，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件200b，然后第一连接件以及第二连接件同时打孔(过孔201)，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3DNAND存储器件的尺寸。
在上述实施例的基础上，如图1所示，本实施例的堆叠层还包括位于所述第一区域和第二区域之间的第四区域140，以及位于所述第二区域和第三区域之间的第五区域150，其中，所述第四区域140和第五区域150的堆叠层为相互间隔堆叠的氧化物层和金属层；所述栅线缝隙170沿字线方向延伸至所述绝缘环160，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第三区域以及所述第五区域的堆叠层中。
在该实施例中，为了便于工艺的集成，在第一区域110靠近第四区域140的边缘部分、第三区域130靠近第五区域150的边缘部分的堆叠层中形成有伪沟道孔152，第四区域140和第五区域150的堆叠层中形成有伪沟道孔154，以及绝缘环160外的第二区域的堆叠层中也形成有伪沟道孔，这些伪沟道孔152、154可以与形成存储单元的沟道孔161一同形成，而后续并不在这些伪沟道孔上形成位线及互联线，他们并不用于真正的存储。
除此，在上述实施例的基础上，结合图3，本实施例还提供了一种3DNAND存储器件的制造方法，包括步骤：
S1、提供基底；
S2、在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层，如图4所示。
S3、在所述堆叠层的至少一侧形成堆叠层的阶梯结构，如图2中右侧示意图所示。
S4、分别在所述第一区域、第三区域的堆叠层中形成沟道孔CH以及在所述第二区域的堆叠层中形成贯通的绝缘环TAC barrier，如图4所示；
S5、在所述沟道孔的顶部形成阻挡层180，如图5所示，并为所述阻挡层填充预设半导体材料，如图6所示，其中，阻挡层为多晶硅、Ti、TiN或W；
S6、形成栅线缝隙170，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层，如图7所示；
S7、在所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件200，如图8所示；
S8、在绝缘环内的堆叠层中形成贯通接触孔162以及在所述堆叠层的阶梯结构上均形成第二连接件200b，如图9所示；
S9、在所述第一连接件以及第二连接件的上方打过孔201，并形成第一金属层，使得所述第一金属层中的多个所述第一金属202分别通过所述过孔与所述第一连接件以及第二连接件电连接，多个所述第一金属作为所述存储器件的位线，如图10所示。
优选的，在形成栅线缝隙之后，还包括：在所述基底上形成第一衬垫210。除此，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第三区域以及所述第五区域的堆叠层中；则，在所述堆叠层的至少一侧形成堆叠层的阶梯结构的同时，还包括：将第四区域或第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。
综上所述，本发明实施例提供的3D NAND存储器件及其制造方法，第一区域和第三区域为用于形成存储阵列的区域，在第二区域中设置了绝缘环，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3D NAND存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3D NAND存储器件的尺寸。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种3D NAND存储器件，其特征在于，包括：
基底；
所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，
所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；
所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔，所述第一区域、所述绝缘环外的第二区域和所述第三区域中形成有用于划分块存储区的栅线缝隙；
所述沟道孔的顶部形成阻挡层，所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件，多个所述第一连接件分别通过过孔与第一金属相连，所述第一金属作为所述存储器件的位线。
2.根据权利要求1所述的存储器件，其特征在于，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层；
所述栅线缝隙位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中。
3.根据权利要求1所述的存储器件，其特征在于，所述阻挡层为多晶硅、Ti、TiN或W。
4.根据权利要求1所述的存储器件，其特征在于，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。
5.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供基底；
在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层；
在所述堆叠层的至少一侧形成堆叠层的阶梯结构；
分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环；
在所述沟道孔的顶部形成阻挡层，并为所述阻挡层填充预设半导体材料；
形成栅线缝隙，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层；
在所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件；
在绝缘环内的堆叠层中形成贯通接触孔以及在所述堆叠层的阶梯结构上均形成第二连接件；
在所述第一连接件以及第二连接件的上方打过孔，并形成第一金属层，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接，多个所述第一金属作为所述存储器件的位线。
6.根据权利要求5所述的制造方法，其特征在于，在形成栅线缝隙之后，还包括：
在所述基底上形成第一衬垫。
7.根据权利要求5所述的制造方法，其特征在于，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；所述栅线缝隙位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中；则，
在所述堆叠层的至少一侧形成堆叠层的阶梯结构的同时，还包括：
将第四区域或第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。
8.根据权利要求5所述的制造方法，其特征在于，所述阻挡层为多晶硅、Ti、TiN或W。
CN201710134788.9A 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法 Active CN106920796B (zh)

Priority Applications (11)

Application Number Priority Date Filing Date Title
CN201811524008.2A CN109935593B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法
CN201710134788.9A CN106920796B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法
JP2019570607A JP7013493B2 (ja) 2017-03-08 2018-03-01 ３次元メモリデバイスの相互接続構造
CN202010805284.7A CN111900173B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构
KR1020197029399A KR102244929B1 (ko) 2017-03-08 2018-03-01 3 차원 메모리 디바이스의 상호접속 구조
PCT/CN2018/077741 WO2018161839A1 (en) 2017-03-08 2018-03-01 Interconnect structure of three-dimensional memory device
CN201880005566.XA CN110121775B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构
TW107107648A TWI706542B (zh) 2017-03-08 2018-03-07 三維記憶體裝置的互連結構
US16/046,873 US10930663B2 (en) 2017-03-08 2018-07-26 Interconnect structure of three-dimensional memory device
US17/080,443 US12137567B2 (en) 2017-03-08 2020-10-26 Interconnect structure of three-dimensional memory device
JP2022005653A JP7371143B2 (ja) 2017-03-08 2022-01-18 ３次元メモリデバイスの相互接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710134788.9A CN106920796B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811524008.2A Division CN109935593B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106920796A CN106920796A (zh) 2017-07-04
CN106920796B true CN106920796B (zh) 2019-02-15

Family

ID=59460876

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201811524008.2A Active CN109935593B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法
CN201710134788.9A Active CN106920796B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法
CN202010805284.7A Active CN111900173B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构
CN201880005566.XA Active CN110121775B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201811524008.2A Active CN109935593B (zh) 2017-03-08 2017-03-08 一种3d nand存储器件及其制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202010805284.7A Active CN111900173B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构
CN201880005566.XA Active CN110121775B (zh) 2017-03-08 2018-03-01 三维存储器设备的互连结构

Country Status (6)

Country Link
US (2) US10930663B2 (zh)
JP (2) JP7013493B2 (zh)
KR (1) KR102244929B1 (zh)
CN (4) CN109935593B (zh)
TW (1) TWI706542B (zh)
WO (1) WO2018161839A1 (zh)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935593B (zh) * 2017-03-08 2021-09-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
KR102442933B1 (ko) * 2017-08-21 2022-09-15 삼성전자주식회사 3차원 반도체 장치
US10651087B2 (en) 2017-08-31 2020-05-12 Yangtze Memory Technologies Co., Ltd. Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof
US10726921B2 (en) * 2017-09-19 2020-07-28 Sandisk Technologies Llc Increased terrace configuration for non-volatile memory
KR102465936B1 (ko) * 2017-11-30 2022-11-10 삼성전자주식회사 수직형 메모리 장치
JP2019102685A (ja) * 2017-12-05 2019-06-24 東芝メモリ株式会社 半導体装置
JP2019165134A (ja) 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
US10381322B1 (en) * 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
JP2019212689A (ja) * 2018-05-31 2019-12-12 東芝メモリ株式会社 半導体メモリ
WO2020000306A1 (en) 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Staircase structures for three-dimensional memory device double-sided routing
CN109003983B (zh) * 2018-07-19 2020-11-13 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112951838B (zh) 2018-07-20 2023-05-19 长江存储科技有限责任公司 三维存储器件
CN109037318B (zh) * 2018-07-26 2019-12-13 长江存储科技有限责任公司 三维存储器件及其制造方法
CN114078954B (zh) * 2018-08-03 2024-04-05 长江存储科技有限责任公司 存储器结构及其形成方法
WO2020037489A1 (en) 2018-08-21 2020-02-27 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices having through array contacts and methods for forming the same
EP3811405A4 (en) 2018-09-14 2021-06-30 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY DEVICES AND THEIR TRAINING PROCESSES
CN109417075B (zh) * 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
JP2020047819A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
CN109496361B (zh) * 2018-10-18 2020-10-30 长江存储科技有限责任公司 具有z字形狭缝结构的三维存储器件及其形成方法
CN109390348B (zh) * 2018-10-23 2020-05-26 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109643717B (zh) * 2018-11-22 2019-11-26 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN110896668B (zh) 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
US10811058B2 (en) * 2019-02-06 2020-10-20 Sandisk Technologies Llc Bonded assembly containing memory die bonded to integrated peripheral and system die and methods for making the same
CN110024126B (zh) 2019-02-26 2020-06-26 长江存储科技有限责任公司 三维存储器件及其形成方法
KR102585085B1 (ko) 2019-03-01 2023-10-04 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자
JP7134901B2 (ja) * 2019-03-04 2022-09-12 キオクシア株式会社 半導体記憶装置の製造方法
JP7134902B2 (ja) * 2019-03-05 2022-09-12 キオクシア株式会社 半導体装置
JP2020155543A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2020155576A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
JP2020155610A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
CN110061008B (zh) * 2019-03-29 2020-11-17 长江存储科技有限责任公司 3d nand闪存及其制备方法
CN110896672B (zh) 2019-03-29 2021-05-25 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110914986B (zh) 2019-03-29 2021-05-14 长江存储科技有限责任公司 三维存储器件及其制造方法
JP7523453B2 (ja) 2019-03-29 2024-07-26 長江存儲科技有限責任公司 ３次元メモリデバイス
CN110896670B (zh) 2019-03-29 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
CN110896671B (zh) 2019-03-29 2021-07-30 长江存储科技有限责任公司 三维存储器件及其制造方法
US11189635B2 (en) 2019-04-01 2021-11-30 Applied Materials, Inc. 3D-NAND mold
EP3931868A4 (en) 2019-04-12 2023-01-04 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL MEMORY DEVICE WITH DEPOSITED SEMICONDUCTOR PLUGS AND METHOD OF PRODUCTION THEREOF
CN113053440B (zh) * 2019-04-29 2021-12-24 长江存储科技有限责任公司 多层存储器及其制作方法
CN110896673B (zh) 2019-06-17 2021-02-19 长江存储科技有限责任公司 用于利用支撑结构形成三维存储器件的方法和产生的三维存储器件
CN110112134B (zh) * 2019-06-17 2020-05-19 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110176461B (zh) * 2019-06-17 2020-04-10 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110896666B (zh) 2019-06-17 2021-08-27 长江存储科技有限责任公司 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法
KR20240064757A (ko) 2019-06-17 2024-05-13 양쯔 메모리 테크놀로지스 씨오., 엘티디. 게이트 라인 슬릿에 지지 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법
KR102668616B1 (ko) 2019-06-17 2024-05-24 양쯔 메모리 테크놀로지스 씨오., 엘티디. 게이트 라인 슬릿이 없는 3차원 메모리 디바이스 및 그 형성 방법
US11538822B2 (en) * 2019-06-18 2022-12-27 Micron Technology, Inc. Integrated assemblies having metal-containing liners along bottoms of trenches, and methods of forming integrated assemblies
US11037944B2 (en) 2019-07-10 2021-06-15 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
KR102678190B1 (ko) * 2019-07-15 2024-06-25 미미르아이피 엘엘씨 반도체 메모리 장치 및 그 제조방법
CN110520991B (zh) * 2019-07-16 2020-08-25 长江存储科技有限责任公司 在三维存储器件中的自对准触点和用于形成该自对准触点的方法
KR20210014828A (ko) 2019-07-30 2021-02-10 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10985179B2 (en) * 2019-08-05 2021-04-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
WO2021026759A1 (en) 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
CN114743982A (zh) 2019-08-13 2022-07-12 长江存储科技有限责任公司 具有源极结构的三维存储设备和用于形成其的方法
WO2021026755A1 (en) 2019-08-13 2021-02-18 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with source structure and methods for forming the same
US11024644B2 (en) * 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
JP7504191B2 (ja) * 2019-08-23 2024-06-21 長江存儲科技有限責任公司 垂直メモリデバイス
JP2021039965A (ja) * 2019-08-30 2021-03-11 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20210027938A (ko) * 2019-09-03 2021-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
KR102304931B1 (ko) * 2019-09-04 2021-09-24 삼성전자주식회사 워드라인 영역의 면적을 감소시키는 3차원 플래시 메모리
JP2021044397A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021044446A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置及びその製造方法
US11638377B2 (en) 2019-09-13 2023-04-25 Applied Materials, Inc. Self-aligned select gate cut for 3D NAND
JP2021044512A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置
JP2021048304A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN110800108B (zh) 2019-09-20 2021-09-14 长江存储科技有限责任公司 具有多堆栈结构的三维存储器件及其形成方法
WO2021051383A1 (en) 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having multi-deck structure and methods for forming the same
KR102709627B1 (ko) * 2019-10-11 2024-09-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
CN115224108A (zh) * 2019-10-12 2022-10-21 长江存储科技有限责任公司 三维存储器结构
JP7125564B2 (ja) * 2019-10-23 2022-08-24 長江存儲科技有限責任公司 三次元メモリデバイスの読み出し方法および三次元メモリデバイス
WO2021097797A1 (en) 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
CN110998845B (zh) 2019-11-22 2022-01-07 长江存储科技有限责任公司 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法
WO2021102773A1 (en) * 2019-11-28 2021-06-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR20210091475A (ko) 2020-01-14 2021-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조 방법
US11257834B2 (en) * 2020-01-15 2022-02-22 Micron Technology, Inc. Microelectronic devices including corrosion containment features, and related electronic systems and methods
JP7328369B2 (ja) 2020-01-21 2023-08-16 長江存儲科技有限責任公司 拡大した接合部限界寸法を有する３次元メモリデバイスおよびそのデバイスを形成するための方法
CN111316435B (zh) * 2020-01-21 2021-05-14 长江存储科技有限责任公司 三维存储器件的互连结构
US11587796B2 (en) 2020-01-23 2023-02-21 Applied Materials, Inc. 3D-NAND memory cell structure
KR102691513B1 (ko) * 2020-01-28 2024-08-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스들 및 그 형성 방법
US11380705B2 (en) * 2020-02-07 2022-07-05 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
JP2021129044A (ja) 2020-02-14 2021-09-02 キオクシア株式会社 半導体記憶装置
CN111312713B (zh) * 2020-03-03 2021-07-20 长江存储科技有限责任公司 三维存储器及其制备方法、及电子设备
CN111403406B (zh) * 2020-03-13 2023-05-05 长江存储科技有限责任公司 三维存储器及其制备方法
JP2021150346A (ja) 2020-03-16 2021-09-27 キオクシア株式会社 半導体記憶装置
CN111512439B (zh) * 2020-03-19 2021-08-31 长江存储科技有限责任公司 用于形成在三维存储器件中的接触结构的方法
CN111527605B (zh) * 2020-03-20 2021-07-20 长江存储科技有限责任公司 三维存储器件及其制造方法
CN111801802B (zh) * 2020-04-14 2021-08-27 长江存储科技有限责任公司 三维存储器件
WO2021207910A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact
KR20210129366A (ko) * 2020-04-20 2021-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
WO2021232409A1 (en) * 2020-05-22 2021-11-25 Yangtze Memory Technologies Co., Ltd. Memory device and formation method thereof
US12048151B2 (en) 2020-05-27 2024-07-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
CN112585754B (zh) * 2020-05-27 2024-07-19 长江存储科技有限责任公司 用于形成三维存储器件的方法
US11233088B2 (en) * 2020-06-12 2022-01-25 Omnivision Technologies, Inc. Metal routing in image sensor using hybrid bonding
US11930637B2 (en) 2020-06-19 2024-03-12 Applied Materials, Inc. Confined charge trap layer
KR20210158449A (ko) 2020-06-23 2021-12-31 삼성전자주식회사 반도체 장치
TWI749642B (zh) * 2020-07-17 2021-12-11 旺宏電子股份有限公司 半導體結構
US11374018B2 (en) 2020-07-17 2022-06-28 Macronix International Co., Ltd. Semiconductor structure
KR20220017027A (ko) 2020-08-03 2022-02-11 삼성전자주식회사 반도체 장치
JP2022030876A (ja) * 2020-08-07 2022-02-18 キオクシア株式会社 半導体記憶装置
CN112119497B (zh) * 2020-08-17 2024-01-30 长江存储科技有限责任公司 在存储块之间具有稳定结构的三维存储器件以及用于形成其的方法
JP7543028B2 (ja) 2020-08-20 2024-09-02 キオクシア株式会社 半導体記憶装置の製造方法
KR20230011430A (ko) 2020-08-28 2023-01-20 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 nand 메모리 디바이스 및 이를 형성하는 방법
CN118890901A (zh) * 2020-09-02 2024-11-01 长江存储科技有限责任公司 半导体器件中的片上电容器及其形成方法
CN112236862B (zh) * 2020-09-08 2024-04-09 长江存储科技有限责任公司 具有虚设沟道结构的三维存储器件及其形成方法
CN112151547B (zh) * 2020-09-23 2024-07-26 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN112331664B (zh) * 2020-10-12 2021-11-09 长江存储科技有限责任公司 一种三维存储器及其制作方法
US11322483B1 (en) 2020-11-05 2022-05-03 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
US11501821B2 (en) 2020-11-05 2022-11-15 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
WO2022098395A1 (en) * 2020-11-05 2022-05-12 Sandisk Technologies Llc Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
CN112331655B (zh) * 2020-11-10 2021-09-10 长江存储科技有限责任公司 一种三维存储器及其制作方法
US11424184B2 (en) * 2020-11-19 2022-08-23 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11690222B2 (en) * 2020-11-24 2023-06-27 Macronix International Co., Ltd. Three-dimensional memory device
CN113228277B (zh) * 2021-01-21 2023-07-21 长江存储科技有限责任公司 三维存储器件及其形成方法
EP4282002A1 (en) * 2021-01-22 2023-11-29 Monolithic 3D Inc. 3d semiconductor device and structure
JP2022147141A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 半導体記憶装置
JP2022190482A (ja) * 2021-06-14 2022-12-26 キオクシア株式会社 半導体記憶装置
US20220406803A1 (en) * 2021-06-16 2022-12-22 Kioxia Corporation Semiconductor memory device and method for manufacturing semiconductor memory device
KR20230006990A (ko) * 2021-07-05 2023-01-12 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US12087626B2 (en) * 2021-10-25 2024-09-10 Sandisk Technologies Llc High aspect ratio via fill process employing selective metal deposition and structures formed by the same
US12087628B2 (en) 2021-10-25 2024-09-10 Sandisk Technologies Llc High aspect ratio via fill process employing selective metal deposition and structures formed by the same
JP2023137979A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2023141219A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 記憶装置
US20230361031A1 (en) * 2022-05-06 2023-11-09 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
US20240213094A1 (en) * 2022-12-23 2024-06-27 Sandisk Technologies Llc Self-aligned line-and-via structure and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117282A (zh) * 2011-10-24 2013-05-22 爱思开海力士有限公司 三维非易失性存储器件、存储系统及制造方法
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104979351A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 半导体装置及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187794A (ja) 2010-03-10 2011-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
KR101738103B1 (ko) * 2010-09-10 2017-05-22 삼성전자주식회사 3차원 반도체 기억 소자
KR101731060B1 (ko) * 2010-09-27 2017-04-28 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법
CN102543877B (zh) * 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
CN102915955B (zh) * 2011-08-04 2016-09-07 三星电子株式会社 半导体器件及其制造方法
US8933502B2 (en) * 2011-11-21 2015-01-13 Sandisk Technologies Inc. 3D non-volatile memory with metal silicide interconnect
US9111591B2 (en) * 2013-02-22 2015-08-18 Micron Technology, Inc. Interconnections for 3D memory
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
KR20160013756A (ko) * 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 연결구조물, 반도체 장치 및 그 제조 방법
US9887207B2 (en) * 2014-08-18 2018-02-06 Sandisk Technologies Llc Three dimensional NAND device having dummy memory holes and method of making thereof
US9583539B2 (en) * 2014-08-19 2017-02-28 Sandisk Technologies Llc Word line connection for memory device and method of making thereof
US9401309B2 (en) 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
US9305934B1 (en) * 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
US9502429B2 (en) * 2014-11-26 2016-11-22 Sandisk Technologies Llc Set of stepped surfaces formation for a multilevel interconnect structure
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
KR102298605B1 (ko) * 2015-01-14 2021-09-06 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9761601B2 (en) 2015-01-30 2017-09-12 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9478561B2 (en) 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US20160293625A1 (en) 2015-03-31 2016-10-06 Joo-Heon Kang Three Dimensional Semiconductor Memory Devices and Methods of Fabricating the Same
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9960177B2 (en) 2015-05-26 2018-05-01 SK Hynix Inc. Semiconductor device and manufacturing method of the same
US9449987B1 (en) * 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9728548B2 (en) * 2015-11-16 2017-08-08 Micron Technology, Inc. Vertical memory blocks and related devices and methods
US10038006B2 (en) 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
US9530790B1 (en) * 2015-12-24 2016-12-27 Sandisk Technologies Llc Three-dimensional memory device containing CMOS devices over memory stack structures
KR102610403B1 (ko) * 2016-05-04 2023-12-06 에스케이하이닉스 주식회사 3차원 구조의 반도체 메모리 장치 및 그 제조방법
KR102604053B1 (ko) * 2016-05-09 2023-11-20 삼성전자주식회사 수직형 메모리 장치
CN109935593B (zh) 2017-03-08 2021-09-28 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117282A (zh) * 2011-10-24 2013-05-22 爱思开海力士有限公司 三维非易失性存储器件、存储系统及制造方法
CN103681684A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 非易失性存储器件及其制造方法
CN104979351A (zh) * 2014-04-07 2015-10-14 爱思开海力士有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20190119149A (ko) 2019-10-21
US20210043643A1 (en) 2021-02-11
TWI706542B (zh) 2020-10-01
CN106920796A (zh) 2017-07-04
CN111900173B (zh) 2021-05-07
US10930663B2 (en) 2021-02-23
JP7371143B2 (ja) 2023-10-30
JP2020513224A (ja) 2020-05-07
CN110121775A (zh) 2019-08-13
CN111900173A (zh) 2020-11-06
CN109935593A (zh) 2019-06-25
WO2018161839A1 (en) 2018-09-13
US12137567B2 (en) 2024-11-05
JP7013493B2 (ja) 2022-01-31
TW201834207A (zh) 2018-09-16
US20190067314A1 (en) 2019-02-28
JP2022050647A (ja) 2022-03-30
CN109935593B (zh) 2021-09-28
KR102244929B1 (ko) 2021-04-27
CN110121775B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN106920796B (zh) 一种3d nand存储器件及其制造方法
CN106910746B (zh) 一种3d nand存储器件及其制造方法、封装方法
CN106920794B (zh) 一种3d nand存储器件及其制造方法
CN107068687B (zh) 一种3d nand存储器件及其制造方法
US8304911B2 (en) Semiconductor structure and manufacturing method of the same
US20160315097A1 (en) Three-dimensional double density nand flash memory
US10483283B2 (en) Flash memory device and manufacture thereof
US10283519B2 (en) Three dimensional NAND string memory device
CN103915441A (zh) 一种存储装置及其制造方法
CN103996682A (zh) 非易失性半导体存储装置及其制造方法
CN115996570B (zh) 存储器、存储器的制作方法及电子设备
US8815655B2 (en) Method for manufacturing semiconductor device
US9437611B1 (en) Semiconductor device and manufacturing method thereof
US10211150B2 (en) Memory structure
US20160118443A1 (en) Resistive random access memory and method for manufacturing the same
CN111341786B (zh) 三维存储器及其制造方法
US9391271B1 (en) Resistive random access memory and manufacturing method thereof
US20230125309A1 (en) Semiconductor device and method for preparing same
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
CN106158871B (zh) 存储器装置及其制造方法
CN111403410B (zh) 存储器及其制备方法
TWI580086B (zh) 記憶體裝置及其製造方法
Nitayama et al. Bit cost scalable (BiCS) technology for future ultra high density memories
CN102637693A (zh) 半导体结构及其制造方法
TWI844824B (zh) 半導體結構與其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant