KR102585085B1 - 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자 - Google Patents
비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자 Download PDFInfo
- Publication number
- KR102585085B1 KR102585085B1 KR1020217024277A KR20217024277A KR102585085B1 KR 102585085 B1 KR102585085 B1 KR 102585085B1 KR 1020217024277 A KR1020217024277 A KR 1020217024277A KR 20217024277 A KR20217024277 A KR 20217024277A KR 102585085 B1 KR102585085 B1 KR 102585085B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory
- delete delete
- bit lines
- strings
- along
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004020 conductor Substances 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 31
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 152
- 239000004065 semiconductor Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- -1 but not limited to Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000708 deep reactive-ion etching Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
본 개시의 실시예는 메모리 소자와 메모리 소자의 제조 방법에 관한 것이다.
도 2 내지 도 4는 각각 본 개시의 일부 실시예에 따른 예시적인 3D 메모리 소자의 평면도이다.
도 5a 내지 도 5c는 본 개시의 일부 실시예에 따른 예시적인 제조 공정의 다양한 단계에서 3D 메모리 장치의 단면도이다.
도 6은 본 개시의 일부 실시예에 따른 3D 메모리 소자를 형성하기 위한 예시적인 방법의 흐름도이다.
도 7은 본 개시의 일부 실시예에 따른 예시적인 3D 메모리 소자를 가진 예시적인 메모리 시스템의 단면도이다..
첨부 도면을 참조하여 본 발명의 실시예에 대해 설명할 것이다.
Claims (34)
- 3차원(three-dimensional, 3D) 메모리 소자로서,
기판;
평면도에서 제1 횡방향과 제2 횡방향을 따라 연장되는 복수의 메모리 스트링 - 상기 복수의 메모리 스트링 각각은 메모리 영역에서 상기 기판 위로 수직으로 연장됨 -;
상기 제2 횡방향을 따라 상기 복수의 메모리 스트링 위로 연장되는 복수의 비트 라인 - 상기 복수의 비트 라인은 명목상 서로 평행함 -; 및
평면도에서 상기 복수의 메모리 스트링 중 적어도 하나와 중첩하고, 상기 제2 횡방향을 따라 상기 복수의 메모리 스트링을 제1 부분과 제2 부분으로 분할하는 절단 구조(cut structure) - 상기 복수의 메모리 스트링 중 적어도 하나의 메모리 스트링 위의 비트 라인의 수가 적어도 3임 -
를 포함하는 3차원(3D) 메모리 소자. - 제1항에 있어서,
상기 복수의 메모리 스트링의 제1 부분과 제2 부분은, 상기 제2 횡방향을 따라 동일한 수의 스트링 행을 포함하고 상기 제1 횡방향을 따라 동일한 수의 스트링 열을 포함하며;
상기 복수의 비트 라인 각각은, 상기 제1 부분에 있는 하나의 메모리 스트링과 상기 제2 부분에 있는 다른 메모리 스트링과 전기적으로 연결되는, 3차원(3D) 메모리 소자. - 제2항에 있어서,
상기 복수의 메모리 스트링은 상기 제1 횡방향과 상기 제2 횡방향을 따라 연장되는 어레이(array)로 배열되고;
상기 복수의 메모리 스트링의 제1 부분과 제2 부분 각각은 상기 제2 횡방향을 따라 짝수의 스트링 행을 포함하는, 3차원(3D) 메모리 소자. - 제3항에 있어서,
평면도에서,
상기 제1 부분과 상기 제2 부분 각각은 상기 제2 횡방향을 따라 N개의 스트링 행을 포함하고;
채널 피치(channel pitch)가 상기 제1 횡방향을 따라 배열된 N개의 비트 라인을 포함하며;
비트 라인 피치가 명목상 상기 제1 횡방향을 따라 상기 채널 피치의 1/N이고, N은 적어도 6인, 3차원(3D) 메모리 소자. - 제4항에 있어서,
N은 양의 정수로서 짝수인, 3차원(3D) 메모리 소자. - 제1항에 있어서,
상기 복수의 메모리 스트링 각각은 채널 구조와 상기 채널 구조 위의 드레인을 포함하고, 상기 드레인은 각각의 비트 라인에 전기적으로 연결되는, 3차원(3D) 메모리 소자. - 3차원(three-dimensional, 3D) 메모리 시스템으로서,
기판 위의 절연 구조에 복수의 인터리빙된 도체층과 절연층을 포함하고 있는 메모리 스택;
평면도에서 메모리 영역의 제1 횡방향과 제2 횡방향을 따라 상기 메모리 스택에서 연장되는 복수의 메모리 스트링 - 상기 복수의 메모리 스트링 각각은 상기 기판으로 수직으로 연장됨 -;
상기 복수의 메모리 스트링 위에 있고 상기 복수의 메모리 스트링에 전기적으로 연결된 복수의 비트 라인 - 상기 복수의 비트 라인 중 적어도 하나가 상기 복수의 메모리 스트링 중 하나에 전기적으로 연결됨 -; 및
상기 복수의 메모리 스트링에 전기적으로 연결된 복수의 주변 소자(peripheral device)
를 포함하는 3차원(3D) 메모리 시스템. - 제7항에 있어서,
상기 복수의 메모리 스트링 각각은 상기 복수의 비트 라인 중 서로 다른 하나의 비트 라인에 전기적으로 연결되는, 3차원(3D) 메모리 시스템. - 제8항에 있어서,
상기 메모리 영역의 경계를 따라 횡방향으로 연장되는 적어도 하나의 슬릿 구조
를 더 포함하는 3차원(3D) 메모리 시스템. - 제9항에 있어서,
평면도에서, 어떠한 절단 구조도 상기 메모리 영역 내의 상기 복수의 메모리 스트링과 중첩하지 않고, 상기 메모리 영역은 핑거(finger)이며;
상기 메모리 영역에서 제1 도체층이 연장되는 방향을 따라, 상기 제1 도체층이 연속적으로 연장되는, 3차원(3D) 메모리 시스템. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/076717 WO2020177023A1 (en) | 2019-03-01 | 2019-03-01 | Three-dimensional memory devices with architecture of increased number of bit lines |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210102986A KR20210102986A (ko) | 2021-08-20 |
KR102585085B1 true KR102585085B1 (ko) | 2023-10-04 |
Family
ID=67194574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217024277A KR102585085B1 (ko) | 2019-03-01 | 2019-03-01 | 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10879263B2 (ko) |
EP (1) | EP3891809A4 (ko) |
JP (1) | JP7273981B2 (ko) |
KR (1) | KR102585085B1 (ko) |
CN (2) | CN111403416A (ko) |
TW (1) | TWI694599B (ko) |
WO (1) | WO2020177023A1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020177023A1 (en) * | 2019-03-01 | 2020-09-10 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices with architecture of increased number of bit lines |
JP2021145053A (ja) * | 2020-03-12 | 2021-09-24 | キオクシア株式会社 | 半導体記憶装置 |
KR20210144096A (ko) * | 2020-05-21 | 2021-11-30 | 삼성전자주식회사 | 수직형 메모리 장치 |
CN112585753A (zh) * | 2020-11-24 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 用以改进3d nand的页尺寸和性能的新型位线架构和方法 |
KR20230038368A (ko) * | 2021-09-10 | 2023-03-20 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
US20240147690A1 (en) * | 2022-11-01 | 2024-05-02 | Nanya Technology Corporation | Method of manufacturing semiconductor device |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050127A (ja) * | 2008-08-19 | 2010-03-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR101525130B1 (ko) * | 2009-08-03 | 2015-06-03 | 에스케이하이닉스 주식회사 | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 |
KR101710089B1 (ko) * | 2010-08-26 | 2017-02-24 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US9741736B2 (en) | 2011-05-20 | 2017-08-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR20130045050A (ko) * | 2011-10-25 | 2013-05-03 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 |
US9219073B2 (en) | 2014-01-17 | 2015-12-22 | Macronix International Co., Ltd. | Parallelogram cell design for high speed vertical channel 3D NAND memory |
US9219074B2 (en) * | 2014-01-17 | 2015-12-22 | Macronix International Co., Ltd. | Three-dimensional semiconductor device |
KR102024710B1 (ko) * | 2013-01-11 | 2019-09-24 | 삼성전자주식회사 | 3차원 반도체 장치의 스트링 선택 구조 |
US9698153B2 (en) * | 2013-03-12 | 2017-07-04 | Sandisk Technologies Llc | Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad |
JP6123397B2 (ja) * | 2013-03-18 | 2017-05-10 | 富士通株式会社 | 撮像装置 |
JP2015097245A (ja) * | 2013-11-15 | 2015-05-21 | 株式会社東芝 | 不揮発性半導体記憶装置、及びメモリシステム |
US9449983B2 (en) * | 2013-12-19 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof |
JP2015176870A (ja) * | 2014-03-12 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
CN106033791B (zh) * | 2014-12-24 | 2018-07-10 | 旺宏电子股份有限公司 | 一种存储器元件 |
US9613975B2 (en) * | 2015-03-31 | 2017-04-04 | Sandisk Technologies Llc | Bridge line structure for bit line connection in a three-dimensional semiconductor device |
KR102393976B1 (ko) * | 2015-05-20 | 2022-05-04 | 삼성전자주식회사 | 반도체 메모리 소자 |
US10074665B2 (en) * | 2015-09-11 | 2018-09-11 | Toshiba Memory Corporation | Three-dimensional semiconductor memory device including slit with lateral surfaces having periodicity |
US9899399B2 (en) * | 2015-10-30 | 2018-02-20 | Sandisk Technologies Llc | 3D NAND device with five-folded memory stack structure configuration |
IT201600090862A1 (it) * | 2016-09-08 | 2018-03-08 | Sabrina Barbato | Dispositivo di memoria 3d |
JP2018046059A (ja) * | 2016-09-12 | 2018-03-22 | 東芝メモリ株式会社 | 半導体装置 |
CN106920796B (zh) * | 2017-03-08 | 2019-02-15 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
JP2018152419A (ja) * | 2017-03-10 | 2018-09-27 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP6800057B2 (ja) * | 2017-03-15 | 2020-12-16 | キオクシア株式会社 | 記憶装置 |
CN107658317B (zh) * | 2017-09-15 | 2019-01-01 | 长江存储科技有限责任公司 | 一种半导体装置及其制备方法 |
KR102682342B1 (ko) * | 2018-05-23 | 2024-07-09 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN109314115B (zh) * | 2018-06-29 | 2020-04-28 | 长江存储科技有限责任公司 | 具有屏蔽层的三维存储器件及其形成方法 |
CN109346473B (zh) * | 2018-09-21 | 2021-02-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN109037227B (zh) * | 2018-09-21 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
WO2020177023A1 (en) * | 2019-03-01 | 2020-09-10 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices with architecture of increased number of bit lines |
-
2019
- 2019-03-01 WO PCT/CN2019/076717 patent/WO2020177023A1/en unknown
- 2019-03-01 CN CN202010253428.2A patent/CN111403416A/zh active Pending
- 2019-03-01 EP EP19918166.0A patent/EP3891809A4/en active Pending
- 2019-03-01 CN CN201980000491.0A patent/CN110024127B/zh active Active
- 2019-03-01 KR KR1020217024277A patent/KR102585085B1/ko active IP Right Grant
- 2019-03-01 JP JP2021545724A patent/JP7273981B2/ja active Active
- 2019-04-19 TW TW108113743A patent/TWI694599B/zh active
- 2019-05-03 US US16/402,950 patent/US10879263B2/en active Active
-
2020
- 2020-11-20 US US16/953,360 patent/US11502099B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN110024127A (zh) | 2019-07-16 |
CN110024127B (zh) | 2020-05-26 |
KR20210102986A (ko) | 2021-08-20 |
TWI694599B (zh) | 2020-05-21 |
CN111403416A (zh) | 2020-07-10 |
US20210091110A1 (en) | 2021-03-25 |
WO2020177023A1 (en) | 2020-09-10 |
US20200279863A1 (en) | 2020-09-03 |
JP2022521464A (ja) | 2022-04-08 |
TW202034517A (zh) | 2020-09-16 |
EP3891809A4 (en) | 2022-07-27 |
EP3891809A1 (en) | 2021-10-13 |
US11502099B2 (en) | 2022-11-15 |
JP7273981B2 (ja) | 2023-05-15 |
US10879263B2 (en) | 2020-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102585085B1 (ko) | 비트 라인 수가 증가된 아키텍처를 가진 3차원 메모리 소자 | |
US11233041B2 (en) | Bonded three-dimensional memory devices and methods for forming the same | |
US11758732B2 (en) | Hybrid bonding contact structure of three-dimensional memory device | |
KR102587642B1 (ko) | 적층된 삼차원 이종 메모리 디바이스 및 그 형성 방법 | |
US11037945B2 (en) | Bonded three-dimensional memory devices and methods for forming the same | |
US11222903B2 (en) | Word line structure of three-dimensional memory device | |
US12080697B2 (en) | Method for forming a three-dimensional (3D) memory device having bonded semiconductor structures | |
US11729978B2 (en) | Channel hole and bitline architecture and method to improve page or block size and performance of 3D NAND | |
US8598032B2 (en) | Reduced number of masks for IC device with stacked contact levels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
PA0105 | International application |
Patent event date: 20210730 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20210730 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20220630 Patent event code: PE09021S01D |
|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
PE0601 | Decision on rejection of patent |
Patent event date: 20230130 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20220630 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
AMND | Amendment | ||
PX0701 | Decision of registration after re-examination |
Patent event date: 20230628 Comment text: Decision to Grant Registration Patent event code: PX07013S01D Patent event date: 20230428 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20230130 Comment text: Decision to Refuse Application Patent event code: PX07011S01I Patent event date: 20220831 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I Patent event date: 20210730 Comment text: Amendment to Specification, etc. Patent event code: PX07012R01I |
|
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230926 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20230926 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |