Nothing Special   »   [go: up one dir, main page]

WO2014115253A1 - 炭化珪素半導体装置及びその製造方法 - Google Patents

炭化珪素半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2014115253A1
WO2014115253A1 PCT/JP2013/051233 JP2013051233W WO2014115253A1 WO 2014115253 A1 WO2014115253 A1 WO 2014115253A1 JP 2013051233 W JP2013051233 W JP 2013051233W WO 2014115253 A1 WO2014115253 A1 WO 2014115253A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon carbide
type
trench
conductivity type
Prior art date
Application number
PCT/JP2013/051233
Other languages
English (en)
French (fr)
Inventor
直樹 手賀
久本　大
秋山　悟
高濱　高
忠雄 森本
龍太 土屋
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to US14/760,166 priority Critical patent/US9825166B2/en
Priority to JP2014558322A priority patent/JP5985662B2/ja
Priority to PCT/JP2013/051233 priority patent/WO2014115253A1/ja
Priority to DE112013006308.5T priority patent/DE112013006308B4/de
Publication of WO2014115253A1 publication Critical patent/WO2014115253A1/ja

Links

Images

Classifications

    • H01L29/7813—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L29/0623—
    • H01L29/0878—
    • H01L29/66068—
    • H01L29/66734—
    • H01L29/0619—
    • H01L29/0661—
    • H01L29/1095—
    • H01L29/1608—
    • H01L29/7811—

Definitions

  • the present invention relates to a silicon carbide semiconductor device and a manufacturing technique thereof, and more particularly to a trench type metal insulating semiconductor field effect transistor (Metal Insulator Semiconductor Field Effect Transistor: MISFET).
  • MISFET Metal Insulator Semiconductor Field Effect Transistor
  • a trench type MISFET using silicon carbide (SiC) has a high electric field strength of SiC, so that a high electric field is generated in the gate insulating film at the bottom of the trench at the time of off, and the gate insulating film is easily broken.
  • Patent Document 1 proposes a technique for relaxing an electric field by placing a p-type layer directly under a gate insulating film below a trench. By placing the p-type layer directly below the gate insulating film below the trench in this way, the breakdown voltage is maintained at the junction between the p-type layer and the n-type layer of the drift layer below the gate insulating film. Sex is maintained.
  • the trench-type MISFET has a gate-drain capacitance (feedback capacitance) that is larger than that of a DMIS (Double-diffused Metal-insulator-Semiconductor) FET.
  • This increase in feedback capacity is undesirable because it causes a decrease in switching speed and a failure called false firing.
  • this feedback capacitance can be reduced by forming a p-type layer below the trench.
  • the formation of the p-type layer under the trench has the effect of relaxing the electric field applied to the gate insulating film and reducing the feedback capacitance.
  • Patent Document 2 Japanese Patent No. 4577355 (Patent Document 2), in order to suppress this increase in on-resistance, the shape of the p-type layer is formed in a bow shape, the center of the p-type layer is brought closer to the lower part of the trench, and the periphery is separated from the trench.
  • Patent Document 3 a p-type layer is disposed below the trench so as to intersect with a part of the lower portion of the trench. In this way, by arranging the p-type layer so as to intersect with a part of the lower part of the trench, the electric field applied to the gate insulating film at the time of OFF is alleviated.
  • Patent Document 2 Japanese Patent No. 4577355
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2009-260064
  • the positional relationship with the p-type layer is important.
  • the influence of the n layer causes channel punch-through and lowers breakdown voltage.
  • An object of the present invention is to provide a trench type MISFET that can both achieve a sufficient withstand voltage by relaxing an electric field applied to a gate insulating film in an off state and sufficiently reduce an on resistance in an on state.
  • a first conductivity type substrate having a first main surface and a second main surface opposite to the first main surface and made of silicon carbide; and a first made of silicon carbide disposed on the first main surface.
  • a silicon carbide semiconductor device A silicon carbide semiconductor device.
  • a trench type MISFET structure capable of both ensuring a sufficient breakdown voltage while relaxing an electric field applied to the gate insulating film at the time of off and sufficiently reducing the on-resistance at the time of on. Can do.
  • FIG. 1 is a top view of a main part of a silicon carbide semiconductor device configured by a plurality of SiC power MISFETs according to Example 1.
  • 1 is a main part cross-sectional view of a silicon carbide semiconductor device of Example 1.
  • FIG. FIG. 6 is a main-portion cross-sectional view of the silicon carbide semiconductor device for describing a manufacturing process of the silicon carbide semiconductor device of Example 1;
  • FIG. 4 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 3;
  • FIG. 5 is a main part cross-sectional view of the silicon carbide semiconductor device showing the manufacturing process following FIG. 4.
  • FIG. 6 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 5.
  • FIG. 5 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 5.
  • FIG. 7 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 6.
  • FIG. 8 is a main part cross-sectional view of the silicon carbide semiconductor device showing the manufacturing process following FIG. 7.
  • FIG. 9 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 8.
  • FIG. 10 is a main part cross-sectional view of the silicon carbide semiconductor device, showing a manufacturing step following FIG. 9;
  • FIG. 11 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 10;
  • FIG. 12 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 11.
  • FIG. 11 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing a manufacturing step following FIG. 9;
  • FIG. 11 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG.
  • FIG. 13 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 12.
  • FIG. 14 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 13;
  • FIG. 15 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 14;
  • FIG. 16 is a main part cross-sectional view of the silicon carbide semiconductor device, showing a manufacturing step following FIG. 15;
  • FIG. 17 is a main part cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 16;
  • 6 is a cross-sectional view of a main part for explaining a modification of the SiC power MISFET according to Embodiment 1.
  • FIG. 10 is a main-portion cross-sectional view of the silicon carbide semiconductor device, illustrating a manufacturing process of the silicon carbide semiconductor device according to Example 2.
  • FIG. 20 is a main part cross-sectional view of the silicon carbide semiconductor device, showing a manufacturing step following FIG. 19;
  • FIG. 10 is a main-portion cross-sectional view of a silicon carbide semiconductor device illustrating a manufacturing process of the silicon carbide semiconductor device according to Example 3.
  • FIG. 22 is a main-portion cross-sectional view of the silicon carbide semiconductor device, showing the manufacturing process following FIG. 21.
  • FIG. 1 is a main part top view of a semiconductor chip on which a silicon carbide semiconductor device composed of a plurality of SiC power MISFETs is mounted
  • FIG. 2 is a main part sectional view of the SiC power MISFETs.
  • the SiC power MISFET constituting the silicon carbide semiconductor device is a MISFET having a trench type structure.
  • a semiconductor chip 1 on which a silicon carbide semiconductor device is mounted includes an active region (element forming region) 2 in which a plurality of n-channel SiC power MISFETs are connected in parallel, and the above active in a plan view. And a peripheral formation region surrounding the region 2.
  • the peripheral formation region includes a plurality of p-type floating field limiting rings (FLR) 3 formed so as to surround the active region 2 in plan view, and the plurality of floating type field limiting rings (FLR) in plan view.
  • An n-type channel stopper (vacant layer suppression layer) 4 is formed so as to surround the p-type FLR 3.
  • SiC power MISFET gate electrode, an n + -type source region, a channel region, and the like are formed on the surface side of an active region of an n-type silicon carbide (SiC) epitaxial substrate (hereinafter referred to as an SiC epitaxial substrate), and an SiC epitaxial layer is formed.
  • SiC epitaxial substrate n-type silicon carbide (SiC) epitaxial substrate
  • SiC epitaxial substrate n-type silicon carbide (SiC) epitaxial substrate
  • An n + type drain region of the SiC power MISFET is formed on the back side of the substrate.
  • the maximum electric field portion sequentially moves to the outer FLR 3 and yields at the outermost FLR 3.
  • High breakdown voltage can be achieved.
  • FIG. 1 illustrates an example in which three FLRs 3 are formed, the number of rings is not limited to this.
  • the n-type channel stopper 4 has a function of protecting the SiC power MISFET formed in the active region 2 from leakage current.
  • the respective gate electrodes of the plurality of SiC power MISFETs formed in the active region 2 are connected in a plan view to form a stripe pattern, and all the lead wires (gate bus lines) connected to the respective stripe patterns are used.
  • the gate electrode of the SiC power MISFET is electrically connected to the gate wiring electrode 5.
  • the gate electrode is formed in a stripe pattern.
  • the present invention is not limited to this, and it may be a box pattern or a polygon pattern.
  • Each source region of the plurality of SiC power MISFETs is electrically connected to the source wiring electrode 7 through the opening 6 formed in the interlayer insulating film 112 covering the plurality of SiC power MISFETs.
  • the gate wiring electrode 5 and the source wiring electrode 7 are formed to be separated from each other, and the source wiring electrode 7 is formed on almost the entire surface of the active region 2 except for the region where the gate wiring electrode 5 is formed. Is formed.
  • the n + -type drain region 116 formed on the back surface side of the n-type SiC epitaxial substrate is electrically connected to the drain wiring electrode 117 formed on the entire back surface of the n-type SiC epitaxial substrate. .
  • an n-type SiC substrate (substrate) 101 made of silicon carbide (SiC) made of silicon carbide (SiC) having an impurity concentration lower than that of the n-type SiC substrate 101 is formed on the surface of an n-type SiC substrate (substrate) 101.
  • a p + -type drain layer 103 made of silicon carbide (SiC) having a higher impurity concentration than that of the n-type SiC substrate 101 is formed on the back surface of the SiC substrate (substrate) 101.
  • the thickness of the n ⁇ -type drift layer 102 is 5 to 50 ⁇ m.
  • a p-type body layer 105 is formed in the n ⁇ -type drift layer 102 with a predetermined depth from the surface of the n ⁇ -type drift layer 102. Further, an n + type source region 106 is formed in the p type body layer 105 with a predetermined depth from the surface of the n ⁇ type drift layer 102.
  • the depth of the p-type body layer 105 from the surface of the drift layer 102 is 0.5 to 2.0 ⁇ m.
  • the depth of the n + -type source region 106 from the surface of the drift layer 102 is 0.1 to 0.4 ⁇ m.
  • a trench is formed from the surface of the n ⁇ type drift layer 102 through the n + type source region 106 and the p type body layer 105.
  • the depth of the trench is deeper than the p-type body layer 105 and is 0.55 to 3.0 ⁇ m.
  • An n-type resistance relaxation layer 109 is formed so as to cover the lower part of the trench penetrating the p-type body layer 105.
  • the depth of the resistance relaxation layer 109 covering the trench from the trench is 0.05 to 0.5 ⁇ m.
  • a p-type electric field relaxation layer 108 wider than the resistance relaxation layer 109 is formed below the resistance relaxation layer 109.
  • the electric field relaxation layer 108 is wider by 0.05 to 1 ⁇ m than the resistance relaxation layer 109.
  • the depth of the electric field relaxation layer 108 from the resistance relaxation layer 109 is 0.2 to 0.5 ⁇ m.
  • a p + -type potential fixing layer 107 having a predetermined depth from the surface of the n ⁇ -type drift layer 102 and fixing the potential of the p-type body layer 105 is provided in the p-type body layer 105. Is formed.
  • the depth of the p + -type potential fixing layer 107 from the surface of the drift layer 102 is 0.05 to 0.2 ⁇ m.
  • ⁇ ” and + ” are signs representing the relative impurity concentration of n-type or p-type conductivity, and n-type impurities in the order of “n ⁇ ”, “n”, and “n + ”. The impurity concentration of becomes higher.
  • the preferable range of the impurity concentration of the n + -type SiC substrate 101 is 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3
  • the preferable range of the impurity concentration of the n ⁇ -type drift layer 102 is 1 ⁇ 10 14 to 1 ⁇
  • a preferable range of the impurity concentration of the 10 17 cm ⁇ 3 and the p-type body layer 105 is 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3
  • a preferable range of the impurity concentration of the n + -type source region 106 is 1 ⁇ 10 17 to 1 ⁇ 10 21 cm ⁇ 3 .
  • the preferable range of the impurity concentration of the n-type resistance relaxation layer 109 is 1 ⁇ 10 15 to 1 ⁇ 10 18 cm ⁇ 3
  • the preferable range of the impurity concentration of the p-type field relaxation layer 108 is 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3
  • a preferable range of the impurity concentration of the p + -type potential fixing layer 107 is a range of 1 ⁇ 10 19 to 1 ⁇ 10 21 cm ⁇ 3 .
  • a gate insulating film 110 is formed on the side and lower surfaces of the trench, a gate electrode 111 is formed on the gate insulating film 116, and the trench is buried with the gate electrode 111.
  • An interlayer insulating film 112 is formed so as to cover the gate electrode 111, and a part of the n + type source region 106 and the p + type potential fixing layer 107 are formed on the bottom surface of the opening formed in the interlayer insulating film 112.
  • a metal silicide layer 113 is formed on the exposed surface. Further, part of the n + -type source region 106 and the p + -type potential fixing layer 107 are electrically connected to the source wiring electricity 114 through the metal silicide layer 113, and the n + -type drain region 103 is connected to the n + -type drain region 103. Is electrically connected to the drain wiring electrode 117 through the metal silicide layer 116.
  • the gate electrode 111 is electrically connected to the gate wiring electrode.
  • a source potential is applied to the source wiring electrode 114 from the outside
  • a drain potential is applied to the drain wiring electrode 117 from the outside
  • a gate potential is applied to the gate wiring electrode from the outside.
  • An n-type resistance relaxation layer 109 is formed so as to cover a part of the trench that penetrates the p-type body layer 105 and the n + -type source region 106 of the trench MISFET, and is wider than the p-type resistance relaxation layer.
  • An electric field relaxation layer 108 is formed. By forming the electric field relaxation layer 108, an electric field applied to the gate insulating film 110 at the time of off can be reduced, so that reliability of the gate insulating film is not impaired. Further, insertion of the resistance relaxation layer 109 facilitates channel punch-through. However, since the electric field relaxation layer 108 is formed wider than the resistance relaxation layer 109, the occurrence of channel punch-through is suppressed. ing.
  • the electric field relaxation layer 108 when the electric field relaxation layer 108 is directly under the trench, a parasitic resistance is generated, which may increase the on-resistance.
  • the resistance relaxation layer 109 is formed between the electric field relaxation layer 108 and the trench bottom so as to cover a part of the bottom and the side wall of the trench. Resisting the generation of resistance.
  • the electric field relaxation layer 108 and the resistance relaxation layer 109 optimized to each other can achieve both low on-resistance, high breakdown voltage, and high reliability.
  • FIGS. 3 to 18 are cross-sectional views of main parts showing in enlargement a part of the active region (element forming region) and a part of the peripheral forming region of the SiC power MISFET of the silicon carbide semiconductor device.
  • an n-type 4H—SiC substrate 101 is prepared.
  • An n-type impurity is introduced into the n-type SiC substrate 101.
  • the n-type impurity is nitrogen (N).
  • the n-type SiC substrate 101 has both a Si surface and a C surface, but in Example 1, the surface of the n-type SiC substrate 101 is an Si surface.
  • an n ⁇ type drift layer 102 of silicon carbide (SiC) is formed on the surface of the n type SiC substrate 101 by an epitaxial growth method.
  • An n-type impurity having an impurity concentration lower than that of the n-type SiC substrate 101 is introduced into the n ⁇ -type drift layer 102.
  • SiC epitaxial substrate 104 composed of n-type SiC substrate 101 and n ⁇ -type drift layer 102 is formed.
  • an n + -type drain region 103 is formed on the back surface of the n-type SiC substrate 101 with a predetermined depth from the back surface of the n-type SiC substrate 101.
  • a first mask (a mask for recessing the peripheral region) is formed on the surface of the n ⁇ -type drift layer 102.
  • the thickness of the first mask is 1.0 to 5.0 ⁇ m.
  • the peripheral portion is processed by the dry etching method using the first mask to partially recess.
  • the depth of the recess depends on the depth of the electric field relaxation layer 108 formed in the element forming portion, and the depth of the p-type body layer 105 in the recess is deeper than the depth of the bottom of the electric field relaxation layer 108.
  • the depth to be recessed is set to 0.6 to 5.0 ⁇ m.
  • a second mask (body layer 105 and FLR3 formation mask) is formed.
  • the thickness of the second mask is set to 1.0 to 2.0 ⁇ m.
  • a p-type impurity and aluminum atoms (Al) are ion-implanted into the n ⁇ -type drift layer 102 through the second mask.
  • the p-type body layer 105 is formed in the element formation region of the n ⁇ -type drift layer 102
  • the p-type FLR (hereinafter referred to as a ring) 3 is formed in the peripheral formation region.
  • the depths of the p-type body layer 105 and the p-type FLR 3 from the surface of the drift layer 102 are 0.5 to 2.0 ⁇ m.
  • the impurity concentration of the p-type body layer 105 and the p-type ring 105 is, for example, in the range of 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3 .
  • FLR3 is adopted in the peripheral formation region, but the structure of the peripheral formation region is not limited to this, and is a junction termination extension (JTE) structure. Also good.
  • JTE junction termination extension
  • a third mask (source region 106 and channel stopper 4 formation mask) is formed.
  • the thickness of the third mask is 0.5 to 2.0 ⁇ m.
  • n-type impurities, nitrogen atoms (N) or phosphorus atoms (P) are ion-implanted into the n ⁇ -type drift layer 102 to form an n + -type source region 106 in the element formation region,
  • An n + type channel stopper 4 is formed in the peripheral formation region.
  • the depths of the n + -type source region 106 and the n + -type channel stopper 4 from the surface of the drift layer 102 are 0.1 to 0.4 ⁇ m.
  • the thickness of the fourth mask (mask for forming the potential fixing layer 107) is 0.5 to 2.0 ⁇ m.
  • the p + -type potential fixing layer 107 is formed by ion-implanting p-type impurities and aluminum atoms (Al) into the n ⁇ -type drift layer 102 through the fourth mask.
  • a hard mask (trench processing mask) is formed.
  • a silicon oxide film is deposited by 1 to 4.0 ⁇ m using plasma (vapor phase epitaxy) CVD.
  • a hard mask is formed by processing the silicon oxide film by a dry etching method using the resist pattern as a mask. This hard mask is opened only in a portion to be subjected to a desired trench process. The opening width is 0.5 to 2 ⁇ m.
  • a trench is formed by dry etching so as to penetrate the n + -type source region 106 and the p-type body layer 105 using a hard mask.
  • the trench depth is 0.55 to 3.0 ⁇ m.
  • the electric field relaxation layer 108 is formed at a position away from the center of the lower portion of the trench.
  • the impurity distribution is also expanded when the ions are implanted, resulting in a wider width than the resistance relaxation layer 109 formed after the electric field relaxation layer 108.
  • the width of the electric field relaxation layer 108 is 0.05 to 1 ⁇ m wider than that of the resistance relaxation layer 109.
  • n-type impurities, N (nitrogen), and P (phosphorus) are obliquely ion implanted into the lower portion of the trench to cover the lower portion of the n-type resistance relaxation layer 109.
  • the tilt angle of the oblique ion implantation is 0 to 20 degrees
  • the resistance relaxation layer 109 is formed so as to cover the lower portion of the trench by performing ion implantation four times with the twist angle being 45 degrees, 135 degrees, 225 degrees, and 315 degrees. can do.
  • the ion implantation energy is in the range of 5 keV to 300 keV.
  • the resistance relaxation layer 109 By injecting with low energy, the resistance relaxation layer 109 can be formed between the lower portion of the trench and the electric field relaxation layer 108. Further, the spread can be narrower than that of the electric field relaxation layer 108.
  • the impurity concentration of the resistance relaxation layer 109 is lower than that of the electric field relaxation layer 108, which is 1/5 in this embodiment.
  • a carbon (C) film is deposited on the front and back surfaces of the SiC epitaxial substrate 104 by plasma CVD.
  • the thickness of the carbon (C) film is 0.03 ⁇ m.
  • a gate insulating film 110 is formed on the surface of the n ⁇ -type drift layer 102.
  • the gate insulating film 110 is made of a silicon oxide (SiO 2 ) film formed by a thermal CVD method.
  • the thickness of the gate insulating film 110 is 0.05 to 0.15 ⁇ m.
  • a high dielectric film having a relative dielectric constant higher than that of silicon oxide is used for the gate insulating film 110, an electric field applied to the gate insulating film 110 at the time of off can be reduced.
  • a high dielectric film made of one or a plurality from the group consisting of silicon nitride, silicon oxynitride, hafnium oxide, aluminum oxide, and zirconium oxide can be used.
  • an n-type polycrystalline silicon (Si) film 111 is deposited so as to fill the trench on the gate insulating film.
  • the thickness of the n-type polycrystalline silicon film 111 is 0.25 to 1.5 ⁇ m although it depends on the opening width of the trench.
  • the polycrystalline silicon film 111 is processed by a dry etching method using a fifth mask (gate electrode processing mask) to form the gate electrode 111.
  • a fifth mask gate electrode processing mask
  • the interlayer insulating film 112 is formed by plasma CVD so as to cover the gate electrode 111 and the gate insulating film 110 on the surface of the n ⁇ type drift layer 102. Form.
  • the interlayer insulating film 112 and the gate insulating film 110 are processed by a dry etching method using a sixth mask (contact processing mask) to form one n + -type source region 106. And an opening reaching the p + -type potential fixing layer 107 is formed.
  • a metal silicide layer 113 is formed.
  • the first metal film nickel (Ni)
  • Ni nickel
  • the thickness of the first metal film is 0.05 ⁇ m.
  • the first metal film and the n ⁇ -type drift layer 102 are reacted at the bottom surface of the opening, so that the metal silicide layer 113, the nickel silicide (NiSi) layer Are formed on a part of the n + -type source region 106 exposed on the bottom surface of the opening and on the respective surfaces of the p + -type potential fixing layer 107.
  • the unreacted first metal film is removed by a wet etching method. In the wet etching method, sulfuric acid / hydrogen peroxide is used.
  • the interlayer insulating film 112 is processed by a dry etching method through a mask to form an opening (not shown) reaching the gate electrode 111.
  • a laminated film composed of a third metal film, a titanium (Ti) film, a titanium nitride (TiN) film, and an aluminum (Al) film is deposited on the interlayer insulating film 112 including the inside of the opening (not shown) that reaches .
  • the thickness of the aluminum (Al) film is preferably 2.0 ⁇ m or more.
  • a gate wiring electrode (not shown) that is electrically connected to the gate electrode 111 is formed.
  • a passivation film 115 for protecting the element is formed.
  • the thickness of the passivation film is 2 to 10 ⁇ m, and the passivation film 115 made of silicon oxide or polyimide is used as the material.
  • a second metal film is deposited on the back surface of the n + -type SiC substrate 101 by sputtering.
  • the thickness of this second metal film is 0.1 ⁇ m.
  • the second metal film and the n + type SiC substrate 101 are caused to react with each other, so that the n + type SiC substrate 101 has a back surface side.
  • a metal silicide layer 116 is formed so as to cover the formed n + -type drain region 103.
  • a drain wiring electrode 117 is formed so as to cover the metal silicide layer 116.
  • the drain wiring electrode 117 has a thickness of 0.4 ⁇ m.
  • the n-type resistance relaxation layer 109 is formed so as to cover a part of the trench that penetrates the p-type body layer 105 and the n + -type source region 106 of the trench MISFET.
  • the electric field relaxation layer 108 wider than the p-type resistance relaxation layer is formed, the electric field applied to the gate insulating film 110 at the time of OFF can be relaxed, so that the reliability of the gate insulating film is not impaired. Channel punch-through can be suppressed, and parasitic resistance can also be suppressed.
  • the feedback capacitance can be reduced by forming the electric field relaxation layer 108, the switching speed can be increased, and the reliability in circuit operation such as false firing can be improved. .
  • the SiC power trench type MISFET having both high breakdown voltage, high reliability, and high performance can be realized by the electric field relaxation layer 108 and the resistance relaxation layer 109 that are optimized to each other.
  • FIGS. 19 to 20 are cross-sectional views of main parts of the silicon carbide semiconductor device for explaining a manufacturing process of the silicon carbide semiconductor device according to the second embodiment.
  • n ⁇ type drift layer 119 is formed on the surface of n type SiC substrate 118.
  • the impurity concentration of the n + -type SiC substrate 119 is in the range of 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3
  • the impurity concentration of the n ⁇ -type drift layer 119 is 1 ⁇ 10 14 to 1 ⁇ 10 17. It is in the range of cm ⁇ 3 .
  • an n + type drain region 120 is formed on the back surface side of the n + type SiC substrate 118.
  • the impurity concentration of the n + -type drain region 120 is in the range of 1 ⁇ 10 19 to 1 ⁇ 10 21 cm ⁇ 3 .
  • the difference from the first embodiment is that the polarities of the front and back surfaces of the epitaxial substrate 104 and the epitaxial substrate 121 are opposite. That is, the surface of the epitaxial substrate 121 of Example 2 is the C plane, and the back surface is the Si plane.
  • the peripheral part is processed by a dry etching method to partially recess (not shown).
  • the depth of the recess depends on the depth of the electric field relaxation layer 108 formed in the element forming portion, and the depth of the p-type body layer 105 in the recess is deeper than the depth of the bottom of the electric field relaxation layer 108. It is formed.
  • the depth to be recessed is 0.6 to 5.0 ⁇ m.
  • the p-type body layer 105 is formed in the element formation region of the n ⁇ -type drift layer 119, and the p-type ring 105 is formed in the peripheral formation region (not shown).
  • the depths of the p-type body layer 105 and the p-type ring 105 from the surface of the drift layer 119 are 0.5 to 2.0 ⁇ m.
  • the impurity concentration of the p-type body layer 105 and the p-type ring 105 is in the range of 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3 .
  • a p-type ring 105 is formed in the peripheral formation region.
  • the structure of the termination portion is not limited to this, and a junction termination extension (JTE) structure is used. There may be.
  • n-type impurities, nitrogen atoms (N) or phosphorus atoms (P) are ion-implanted into the n ⁇ -type drift layer 119 to form the n + -type source region 106 in the element formation region, and the peripheral formation region
  • An n + -type channel stopper 4 is formed on (not shown).
  • the depths of the n + -type source region 106 and the n + -type channel stopper 4 from the surface of the drift layer 102 are 0.1 to 0.4 ⁇ m.
  • p + -type impurity and aluminum atoms (Al) are ion-implanted into the n ⁇ -type drift layer 119 to form the p + -type potential fixing layer 107.
  • a hard mask is formed (not shown).
  • a silicon oxide film is deposited by 1 to 4.0 ⁇ m using plasma (vapor phase epitaxy) CVD.
  • a hard mask is formed by processing the silicon oxide film by a dry etching method using the resist pattern as a mask. This silicon oxide mask is opened only in a portion to be subjected to a desired trench process. The opening width is 0.5 to 2 ⁇ m.
  • a trench is formed by dry etching so as to penetrate the n + type source region 106 and the p type body layer 105 using a hard mask (not shown).
  • p-type impurities, Al and B are ion-implanted under the trench to form a p-type field relaxation layer 108 (not shown).
  • the impurity ion implantation energy of the electric field relaxation layer 108 is in the range of 100 keV to 1000 keV. By injecting with high energy, the electric field relaxation layer 108 can be formed at a position away from the trench lower center. The distance is 0.05 to 0.5 ⁇ m.
  • the impurity distribution is also expanded when the ions are implanted, resulting in a wider width than the resistance relaxation layer 109 formed after the electric field relaxation layer 108.
  • the width of the electric field relaxation layer 108 is 0.05 to 1 ⁇ m wider than that of the resistance relaxation layer 109.
  • n-type impurities, nitrogen N, and phosphorus P are obliquely ion-implanted into the lower portion of the trench to form an n-type resistance relaxation layer 109 so as to cover the lower portion of the trench (not shown).
  • the impurity concentration of the n-type resistance relaxation layer 109 is 1 ⁇ 10 15 to 1 ⁇ 10 18 cm ⁇ 3 .
  • the tilt angle of the oblique ion implantation is 0 to 20 degrees, and the resistance relaxation layer 109 is formed so as to cover the lower portion of the trench by performing ion implantation four times with the twist angle being 45 degrees, 135 degrees, 225 degrees, and 315 degrees. can do.
  • the ion implantation energy is in the range of 5 keV to 300 keV.
  • the resistance relaxation layer 109 can be formed between the lower portion of the trench and the electric field relaxation layer 108. Further, the spread can be narrower than that of the electric field relaxation layer 108.
  • the impurity concentration of the resistance relaxation layer 109 is lower than that of the electric field relaxation layer 108 and is 1/5.
  • a carbon (C) film is deposited on the front and back surfaces of the SiC epitaxial substrate 121 by plasma CVD.
  • the thickness of the carbon (C) film is 0.03 ⁇ m.
  • a gate insulating film 110 and a gate insulating film 122 at the bottom of the trench are formed on the surface of the n ⁇ type drift layer 119.
  • the bottom of the trench is a C plane, and the oxidation rate when the C plane is thermally oxidized is faster than other plane orientations. That is, the gate insulating film 122 at the bottom of the trench can be formed thicker than the gate insulating film 111 on the side surface of the trench.
  • the gate insulating film 122 can be formed to be 2 to 10 times thicker than the gate insulating film 110.
  • the thickness of the gate insulating film 110 and the gate insulating film 122 can be adjusted by a thermal CVD method.
  • the thickness of the gate insulating film 110 is 0.05 to 0.15 ⁇ m.
  • the thickness of the gate insulating film 122 is 0.1 to 0.5 ⁇ m.
  • an n-type polycrystalline silicon (Si) film 111 is deposited so as to fill the trench on the gate insulating film (not shown).
  • the thickness of the n-type polycrystalline silicon film 111 is 0.25 to 1.5 ⁇ m although it depends on the opening width of the trench.
  • the polycrystalline silicon film 111 is processed by dry etching to form the gate electrode 111. Further, after removing the fifth mask, the gate electrode 111 and the gate insulating film 110 are formed on the surface of the n ⁇ -type drift layer 102.
  • An interlayer insulating film 112 is formed by plasma CVD so as to cover (not shown).
  • the interlayer insulating film 112 and the gate insulating film 110 are processed by a dry etching method to form an opening reaching a part of the n + -type source region 106 and the p + + -type potential fixing layer 107 (not shown). )
  • a metal silicide layer 113 is formed on a part of the n + -type source region 106 exposed on the bottom surface of the opening and the surface of the p + -type potential fixing layer 107 (not shown).
  • the interlayer insulating film 112 is processed by a dry etching method to form an opening (not shown) reaching the gate electrode 111.
  • a laminated film made of a third metal film, a titanium (Ti) film, a titanium nitride (TiN) film, and an aluminum (Al) film is deposited on the interlayer insulating film 112 including the inside of the (omitted).
  • the thickness of the aluminum (Al) film is preferably 2.0 ⁇ m or more.
  • a gate wiring electrode (not shown) that is electrically connected to the gate electrode 111 is formed.
  • a passivation film 115 for protecting the element is formed.
  • the thickness of the passivation film is 2 to 10 ⁇ m, and the passivation film 115 made of silicon oxide or polyimide is used as the material.
  • a second metal film is deposited on the back surface of the n + -type SiC substrate 118 by a sputtering method.
  • the thickness of this second metal film is 0.1 ⁇ m.
  • n + -type SiC substrate 118 A metal silicide layer 116 is formed so as to cover the n + -type drain region 120 formed. Subsequently, a drain wiring electrode 117 is formed so as to cover the metal silicide layer 116.
  • the drain wiring electrode 117 has a thickness of 0.4 ⁇ m.
  • the gate insulating film 122 at the bottom of the trench of the trench type MISFET can be made thicker than the gate insulating film 110 on the side wall of the trench. Therefore, since the electric field applied to the gate insulating film 122 can be further relaxed at the time of OFF, a SiC power trench type MISFET with improved gate insulating film reliability can be realized.
  • FIGS. 21 to 22 are enlarged cross-sectional views showing a part of the SiC power MISFET formation region (element formation region) and a part of the peripheral formation region of the silicon carbide semiconductor device.
  • An n ⁇ type drift layer 102 is formed on the surface of an n + type SiC substrate (substrate) 101 to form an SiC epitaxial substrate 104 composed of the n + type SiC substrate 101 and the n ⁇ type drift layer 102.
  • the impurity concentration of the n + -type SiC substrate 101 is in the range of 1 ⁇ 10 18 to 1 ⁇ 10 21 cm ⁇ 3
  • the impurity concentration of the n ⁇ -type drift layer 102 is 1 ⁇ 10 14 to 1 ⁇ 10 17. It is in the range of cm ⁇ 3 .
  • an n + type drain region 103 is formed on the back side of the n + type SiC substrate 101.
  • the impurity concentration of the n + -type drain region 103 is in the range of 1 ⁇ 10 19 to 1 ⁇ 10 21 cm ⁇ 3 .
  • the polarity of the surface may be the Si plane or the C plane, but this embodiment assumes the Si plane.
  • the peripheral portion is processed by dry etching (not shown).
  • the depth of the recess depends on the depth of the electric field relaxation layer 108 formed in the element forming portion, and the depth of the p-type body layer 105 in the recess is deeper than the depth of the bottom of the electric field relaxation layer 108. It is formed.
  • the depth to be recessed is 0.6 to 5.0 ⁇ m.
  • a p-type body layer 105 is formed in the element formation region of the n ⁇ -type drift layer 102, and a p-type ring 105 is formed in the peripheral formation region (not shown).
  • the depths of the p-type body layer 105 and the p-type ring 105 from the surface of the drift layer 102 are 0.5 to 2.0 ⁇ m.
  • the impurity concentration of the p-type body layer 105 and the p-type ring 105 is in the range of 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3 .
  • a p-type ring 105 is formed in the peripheral formation region.
  • the structure of the termination is not limited to this, and a p-type junction termination extension (JTE) is used. ) Structure.
  • a seventh mask (high energy implantation mask) is formed, and a p-type body layer 123 is formed.
  • the depth of the p-type body layer 123 is 0.55 to 3.0 ⁇ m depending on the position of the bottom of the trench.
  • the impurity concentration is in the range of 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3 .
  • There are various methods for forming the p-type body layer 123 such as a method of implanting impurities after the trench is formed once, but the third embodiment is a method using high energy implantation.
  • the energy is in the range of 400 keV to 1500 keV.
  • the distance between the p-type body layer 123 and the side surface of the trench is 0.1 to 0.5 ⁇ m.
  • n-type impurities, nitrogen atoms (N) or phosphorus atoms (P) are ion-implanted into the n ⁇ -type drift layer 102 to form an n + -type source region 106 in the element formation region, and the peripheral formation region
  • An n + -type channel stopper 106 is formed on (not shown).
  • the depths of the n + -type source region 106 and the n + -type channel stopper 106 from the surface of the drift layer 102 are 0.1 to 0.4 ⁇ m.
  • p-type impurities and aluminum atoms (Al) are ion-implanted into the n ⁇ -type drift layer 102 to form a p + -type potential fixing layer 107 (not shown).
  • the depth of the p + -type potential fixing layer 107 from the surface of the drift layer 102 is 0.1 to 0.4 ⁇ m.
  • the impurity concentration of the p + -type potential fixing layer 107 is in the range of 1 ⁇ 10 19 to 1 ⁇ 10 21 cm ⁇ 3 .
  • a hard mask is formed (not shown).
  • a silicon oxide film is deposited by 1 to 4.0 ⁇ m using plasma (vapor phase epitaxy) CVD.
  • a hard mask is formed by processing the silicon oxide film by a dry etching method using the resist pattern as a mask.
  • This silicon oxide mask has an opening in a portion where a desired trench process is to be performed. The opening width is 0.5 to 2 ⁇ m.
  • a trench is formed by dry etching so as to penetrate the n + type source region 106 and the p type body layer 105 using a hard mask (not shown).
  • the trench depth is 0.55 to 3.0 ⁇ m.
  • p-type impurities, Al and B are ion-implanted under the trench to form a p-type field relaxation layer 108 (not shown).
  • the impurity concentration of the electric field relaxation layer 108 is 1 ⁇ 10 16 to 1 ⁇ 10 19 cm ⁇ 3 , and the ion implantation energy is in the range of 100 keV to 1000 keV.
  • the electric field relaxation layer 108 can be formed at a position away from the trench lower center. The distance is 0.05 to 0.5 ⁇ m.
  • the impurity distribution is also expanded when the ions are implanted, resulting in a wider width than the resistance relaxation layer 109 formed after the electric field relaxation layer 108.
  • the width of the electric field relaxation layer 108 is 0.05 to 1 ⁇ m wider than that of the resistance relaxation layer 109.
  • n-type impurities, N and P are obliquely ion implanted into the lower portion of the trench to form an n-type resistance relaxation layer 109 so as to cover the lower portion of the trench (not shown).
  • the impurity concentration of the n-type resistance relaxation layer 109 is 1 ⁇ 10 15 to 1 ⁇ 10 18 cm ⁇ 3 .
  • the tilt angle of the oblique ion implantation is 0 to 20 degrees, and the resistance relaxation layer 109 is formed so as to cover the lower portion of the trench by performing ion implantation four times with the twist angle being 45 degrees, 135 degrees, 225 degrees, and 315 degrees. can do.
  • the ion implantation energy is in the range of 5 keV to 300 keV.
  • the resistance relaxation layer 109 can be formed between the lower portion of the trench and the electric field relaxation layer 108. Further, the spread can be narrower than that of the electric field relaxation layer 108.
  • the impurity concentration of the resistance relaxation layer 109 is lower than that of the electric field relaxation layer 108 and is 1/5.
  • a carbon (C) film is deposited on the front and back surfaces of the SiC epitaxial substrate 104 by plasma CVD.
  • the thickness of the carbon (C) film is 0.03 ⁇ m.
  • a gate insulating film 110 is formed on the surface of the n ⁇ type drift layer 102 (not shown).
  • the gate insulating film 110 is made of a silicon oxide (SiO 2 ) film formed by a thermal CVD method.
  • the thickness of the gate insulating film 110 is 0.05 to 0.15 ⁇ m.
  • an n-type polycrystalline silicon (Si) film 111 is deposited so as to fill the trench on the gate insulating film (not shown).
  • the thickness of the n-type polycrystalline silicon film 111 is 0.25 to 1.5 ⁇ m although it depends on the opening width of the trench.
  • the polycrystalline silicon film 111 is processed by a dry etching method to form the gate electrode 111 (not shown).
  • an interlayer insulating film 112 is formed by plasma CVD so as to cover the gate electrode 111 and the gate insulating film 110 on the surface of the n ⁇ type drift layer 102 (not shown). ).
  • the interlayer insulating film 112 and the gate insulating film 110 are processed by a dry etching method to form an opening reaching a part of the n + -type source region 106 and the p + + -type potential fixing layer 107 (not shown). )
  • a metal silicide layer 113 is formed on a part of the n + -type source region 106 exposed on the bottom surface of the opening and the surface of the p + -type potential fixing layer 107 (not shown).
  • the interlayer insulating film 112 is processed by a dry etching method to form an opening (not shown) reaching the gate electrode 111.
  • a laminated film made of a third metal film, a titanium (Ti) film, a titanium nitride (TiN) film, and an aluminum (Al) film is deposited on the interlayer insulating film 112 including the inside of the (omitted).
  • the thickness of the aluminum (Al) film is preferably 2.0 ⁇ m or more.
  • a gate wiring electrode (not shown) that is electrically connected to the gate electrode 111 is formed.
  • a passivation film 115 for protecting the element is formed.
  • the thickness of the passivation film is 2 to 10 ⁇ m, and the passivation film 115 made of silicon oxide or polyimide is used as the material.
  • a second metal film is deposited on the back surface of the n + -type SiC substrate 101 by sputtering.
  • the thickness of this second metal film is 0.1 ⁇ m.
  • a silicidation process is performed by laser annealing to cause the second metal film to react with the n + -type SiC substrate 101 and to form on the back surface side of the n + -type SiC substrate 101.
  • a metal silicide layer 116 is formed so as to cover the n + -type drain region 103 formed.
  • a drain wiring electrode 117 is formed so as to cover the metal silicide layer 116.
  • the drain wiring electrode 117 has a thickness of 0.4 ⁇ m.
  • the electric field applied to the gate insulating film 122 at the time of OFF is further relaxed. be able to. Therefore, an SiC power trench type MISFET with improved gate insulating film reliability can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

高性能で、かつ、信頼性の高い炭化珪素半導体装置を実現するために、ｐ型のボディ層１０５を貫いてドリフト層１０２に到るトレンチを備えたトレンチ型ＭＩＳＦＥＴであって、ｎ型の抵抗緩和層１０９と、抵抗緩和層１０９を介してトレンチ底部から離れた位置に配置した抵抗緩和層１０９より幅広のｐ型の電界緩和層１０８とでトレンチ底部を覆うことにより、低オン抵抗と高信頼性・高耐圧の両立を実現する。また、トレンチ下方に形成された電界緩和層が帰還容量を制御することによって、高スイッチング速度と高信頼性を実現する。

Description

炭化珪素半導体装置及びその製造方法
　本発明は、炭化珪素半導体装置およびその製造技術に関し、特に、トレンチ型の金属絶縁膜半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）に係る。
　炭化珪素（ＳｉＣ）を用いたトレンチ型のＭＩＳＦＥＴは、ＳｉＣの絶縁破壊電界強度が高い分、オフ時にトレンチ底部のゲート絶縁膜に高い電界が生じ、ゲート絶縁膜が破壊されやすい。
　したがって、トレンチ型のＭＩＳＦＥＴにおいて、オフ時のトレンチ底部のゲート絶縁膜へかかる電界を下げる必要がある。この問題に対して、ＵＳ６１８０９５８Ｂ１（特許文献１）によれば、トレンチ下部のゲート絶縁膜直下にp型層を置くことで、電界を緩和する手法が提案されている。このようにトレンチ下部のゲート絶縁膜直下にｐ型層を置くことで、ゲート絶縁膜下部の、p型層とドリフト層のｎ型層との接合部で耐圧が保持され、ゲート絶縁膜の信頼性が保たれる。また、トレンチ型ＭＩＳＦＥＴは、ゲートとドレイン間容量（帰還容量）がＤＭＩＳ（Double diffused Metal Insulator Semiconductor）ＦＥＴと比べ増大する。この帰還容量の増大は、スイッチング速度の低下と誤点弧と呼ばれる不良を引き起こすので望ましいものではない。しかし、特許文献１のように、トレンチ下部にｐ型層を形成することによってこの帰還容量を低減することができる。
　このように、トレンチ下部へのｐ型層の形成は、ゲート絶縁膜へかかる電界を緩和したり、帰還容量を低減する効果がある。
　しかし、特許文献１のように、トレンチ下部にp型層を配置すると、オン時にチャネルからドレイン電極へと向かうキャリアの流れを阻害するため、オン抵抗が増大してしまう。特許４５７７３５５号（特許文献２）では、このオン抵抗の増大を抑制するために、p型層の形状を弓状に形成し、p型層の中心部をトレンチ下部に近づけ、周辺をトレンチから離す構造を採用することで、ゲート絶縁膜の信頼性とオン抵抗のトレードオフの関係を解消することを試みている。
　また、特開２００９－２６００６４号公報（特許文献３）では、トレンチ下部の一部に交差させるようにｐ型層をトレンチより下部に配置させている。このように、ｐ型層をところどころトレンチ下部の一部に交差させて配置させることで、オフ時にゲート絶縁膜へかかる電界を緩和している。
ＵＳ６１８０９５８Ｂ１ 特許４５７７３５５号公報 特開２００９－２６００６４号公報
　以上のようにトレンチ型ＭＩＳＦＥＴ特有のトレードオフの関係を解消させるための方法が提案されているが、以下に説明する種々の技術的課題が存在する。
　特許４５７７３５５号（特許文献２）及び特開２００９－２６００６４号公報（特許文献３）の構造は、構造上、エピタキシャル技術が必要となり、結果、プロセスコストの上昇とエピタキシャル内に存在する欠陥による信頼性の低下を招く。
　また、ｎ層を配置させる場合、ｐ型層との位置関係が重要であり、単独でｎ層が一部存在する場合や、ｎ層がｐ型層より幅広の場合は、ｎ層の影響でチャネル・パンチスルーを引き起こし、耐圧を低下させる。
　本発明の目的は、トレンチ型ＭＩＳＦＥＴにおいて、オフ時にゲート絶縁膜へかかる電界を緩和して十分な耐圧を確保することと、オン時のオン抵抗を十分に下げることの両立が可能なトレンチ型ＭＩＳＦＥＴ構造を提供することにある。
　本願において開示される発明のうち、代表的なものの一例を説明すれば、次のとおりである。
　第１主面および前記第１主面と反対面の第２主面を有し、炭化珪素からなる第１導電型の基板と、前記第１主面上に配置された炭化珪素からなる第１導電型ドリフト層と、前記ドリフト層上に配置された前記第１導電型とは異なる第２導電型のボディ層と、前記ボディ層に接する第1導電型のソース領域と、前記ボディ層内を貫通して前記ドリフト層まで至るトレンチと、前記トレンチの内壁に配置されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ボディ層に接するゲート電極と、前記基板の第２主面に配置された第１導電型のドレイン領域と、前記ドリフト層内のトレンチに接する抵抗緩和層と、前記抵抗緩和層の底部の一部に接し、前記抵抗緩和層より幅が広い電界緩和層を有することを特徴とする炭化珪素半導体装置。
　本発明によれば、オフ時にゲート絶縁膜へかかる電界を緩和しながら十分な耐圧を確保することと、オン時のオン抵抗を十分に下げることの両立が可能なトレンチ型ＭＩＳＦＥＴ構造を提供することができる。
実施例１による複数のＳｉＣパワーＭＩＳＦＥＴにより構成される炭化珪素半導体装置の要部上面図である。 実施例１の炭化珪素半導体装置の要部断面図である。 実施例１の炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図３に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図４に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図５に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図６に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図７に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図８に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図９に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１０に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１１に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１２に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１３に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１４に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１５に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 図１６に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 実施例１によるＳｉＣパワーＭＩＳＦＥＴの変形例を説明する要部断面図である。 実施例２による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図１９に続く製造工程を示す炭化珪素半導体装置の要部断面図である。 実施例３による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図２１に続く製造工程を示す炭化珪素半導体装置の要部断面図である。
　以下、実施例を開示する。
≪炭化珪素半導体装置≫
　実施例１による炭化珪素半導体装置の構造について図１および図２を用いて説明する。図１は複数のＳｉＣパワーＭＩＳＦＥＴにより構成される炭化珪素半導体装置が搭載された半導体チップの要部上面図、図２はＳｉＣパワーＭＩＳＦＥＴの要部断面図である。炭化珪素半導体装置を構成するＳｉＣパワーＭＩＳＦＥＴは、トレンチ型構造のＭＩＳＦＥＴである。
　図１及び２に示すように、炭化珪素半導体装置を搭載する半導体チップ１は、複数のｎチャネル型のＳｉＣパワーＭＩＳＦＥＴが並列接続されたアクティブ領域（素子形成領域）２と、平面視において上記アクティブ領域２を囲む周辺形成領域とによって構成される。周辺形成領域には、平面視において上記アクティブ領域２を囲むように形成された複数のｐ型のフローティング・フィールド・リミッティング・リング（Floating Field Limited Ring：ＦＬＲ）３と、さらに平面視において上記複数のｐ型のＦＬＲ３を囲むように形成されたｎ型のチャネルストッパ（空亡層抑制層）４が形成されている。
　ｎ型の炭化珪素（ＳｉＣ）エピタキシャル基板（以下、ＳｉＣエピタキシャル基板と記す）のアクティブ領域の表面側に、ＳｉＣパワーＭＩＳＦＥＴのゲート電極、ｎ＋型のソース領域、チャネル領域等が形成され、ＳｉＣエピタキシャル基板の裏面側に、ＳｉＣパワーＭＩＳＦＥＴのｎ＋型のドレイン領域が形成されている。
　複数のｐ型のＦＬＲ３をアクティブ領域２の周辺に形成することにより、オフ時において、最大電界部分が順次外側のＦＬＲ３へ移り、最外周のＦＬＲ３で降伏するようになるので、炭化珪素半導体装置を高耐圧とすることが可能となる。図１では、３個のＦＬＲ３が形成されている例を図示しているが、リング数はこれに限定されるものではない。また、ｎ型のチャネルストッパ４は、リーク電流をアクティブ領域２に形成されたＳｉＣパワーＭＩＳＦＥＴを保護する機能を有する。
　アクティブ領域２内に形成された複数のＳｉＣパワーＭＩＳＦＥＴのそれぞれのゲート電極は、平面視において連結してストライプパターンとなっており、それぞれのストライプパターンに接続する引出配線（ゲートバスライン）によって、全てのＳｉＣパワーＭＩＳＦＥＴのゲート電極はゲート配線用電極５と電気的に接続している。ここでは、ゲート電極はストライプパターンに形成されているとしたが、これに限定されるものではなく、ボックスパターンや多角形パターンなどであってもよい。
　また、複数のＳｉＣパワーＭＩＳＦＥＴのそれぞれのソース領域は、複数のＳｉＣパワーＭＩＳＦＥＴを覆う層間絶縁膜１１２に形成された開口部６を通じてソース配線用電極７と電気的に接続している。ゲート配線用電極５とソース配線用電極７とは互いに離間して形成されており、ソース配線用電極７は、ゲート配線用電極５が形成された領域を除いて、アクティブ領域２のほぼ全面に形成されている。また、ｎ型のＳｉＣエピタキシャル基板の裏面側に形成されたｎ＋型のドレイン領域１１６は、ｎ型のＳｉＣエピタキシャル基板の裏面全面に形成されたドレイン配線用電極１１７と電気的に接続している。
　次に、断面構造を中心に説明する。
　炭化珪素（ＳｉＣ）からなるｎ型のＳｉＣ基板（基板）１０１の表面上に、ｎ型のＳｉＣ基板１０１よりも不純物濃度の低い炭化珪素（ＳｉＣ）からなるｎ－型のドリフト層１０２が形成され、ＳｉＣ基板（基板）１０１の裏面上に、ｎ型のＳｉＣ基板１０１よりも不純物濃度の濃い炭化珪素（ＳｉＣ）からなるｐ+型のドレイン層１０３が形成されている。ｎ－型のドリフト層１０２の厚さは、５～５０μｍである。
　ｎ－型のドリフト層１０２の表面から所定の深さを有して、ｎ－型のドリフト層１０２内にはｐ型のボディ層１０５が形成されている。さらに、ｎ－型のドリフト層１０２の表面から所定の深さを有して、ｐ型のボディ層１０５内にはｎ＋型のソース領域１０６が形成されている。
　ｐ型のボディ層１０５のドリフト層１０２の表面からの深さは、０．５～２．０μｍである。また、ｎ＋型のソース領域１０６のドリフト層１０２の表面からの深さは、０．１～０．４μｍである。
　さらに、ｎ－型のドリフト層１０２の表面からｎ＋型のソース領域１０６とｐ型のボディ層１０５を貫通してトレンチが形成されている。トレンチの深さはｐ型のボディ層１０５より深く、０．５５～３．０μｍである。
　ｐ型のボディ層１０５を貫通しているトレンチ下部を覆うようにｎ型の抵抗緩和層１０９が形成されている。トレンチを覆う抵抗緩和層１０９のトレンチからの深さは０．０５～０．５μｍである。
　この抵抗緩和層１０９下部には抵抗緩和層１０９より幅広なｐ型の電界緩和層１０８が形成されている。電界緩和層１０８は抵抗緩和層１０９より０．０５～１μｍ幅が広い。また、電界緩和層１０８の抵抗緩和層１０９からの深さは０．２～０．５μｍである。
　さらに、ｎ－型のドリフト層１０２の表面から所定の深さを有して、ｐ型のボディ層１０５内にはｐ型のボディ層１０５の電位を固定するｐ＋型の電位固定層１０７が形成されている。ｐ＋型の電位固定層１０７のドリフト層１０２の表面からの深さは、０．０５～０．２μｍである。　なお、「－」および「＋」は、導電型がｎ型またはｐ型の相対的な不純物濃度を表記した符号であり、「ｎ－」、「ｎ」、「ｎ＋」の順にｎ型不純物の不純物濃度は高くなる。
　ｎ＋型のＳｉＣ基板１０１の不純物濃度の好ましい範囲は、１×１０１８～１×１０２１ｃｍ－３、ｎ－型のドリフト層１０２の不純物濃度の好ましい範囲は、１×１０１４～１×１０１７ｃｍ－３、ｐ型のボディ層１０５の不純物濃度の好ましい範囲は、１×１０１６～１×１０１９ｃｍ－３である。また、ｎ＋型のソース領域１０６の不純物濃度の好ましい範囲は、１×１０１７～１×１０２１ｃｍ－３である。また、ｎ型の抵抗緩和層１０９の不純物濃度の好ましい範囲は、１×１０１５～１×１０１８ｃｍ－３、ｐ型の電界緩和層１０８の不純物濃度の好ましい範囲は、１×１０１６～１×１０１９ｃｍ－３である。ｐ＋型の電位固定層１０７の不純物濃度の好ましい範囲は、１×１０１９～１×１０２１ｃｍ－３の範囲である。トレンチ側面及び低面にはゲート絶縁膜１１０が形成され、ゲート絶縁膜１１６上にはゲート電極１１１が形成されており、トレンチはゲート電極１１１で埋め込まれている。ゲート電極１１１を覆うように層間絶縁膜１１２が形成され、さらに、層間絶縁膜１１２に形成された開口部の底面ではｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７が露出し、これら表面に金属シリサイド層１１３が形成されている。さらに、ｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７は、金属シリサイド層１１３を介してソース配線用電１１４が電気的に接続され、ｎ＋型のドレイン領域１０３には、金属シリサイド層１１６を介してドレイン配線用電極１１７に電気的に接続されている。図示は省略するが、同様に、ゲート電極１１１は、ゲート配線用電極に電気的に接続されている。ソース配線用電極１１４には外部からソース電位が印加され、ドレイン配線用電極１１７には外部からドレイン電位が印加され、ゲート配線用電極には外部からゲート電位が印加される。
　次に、本実施例１によるＳｉＣパワーＭＩＳＦＥＴの構成の特徴を、さらに説明する。
　トレンチ型ＭＩＳＦＥＴのｐ型のボディ層１０５とｎ＋型のソース領域１０６を貫いてたトレンチの一部を覆うようにｎ型の抵抗緩和層１０９が形成され、かつｐ型の抵抗緩和層より幅広な電界緩和層１０８が形成されている。電界緩和層１０８を形成することで、オフ時にゲート絶縁膜１１０にかかる電界を緩和することができるので、ゲート絶縁膜信頼性を損なうことがない。また、抵抗緩和層１０９を挿入することによりチャネル・パンチスルーが起きやすくなるが、この電界緩和層１０８が抵抗緩和層１０９より幅広に形成されているため、チャネル・パンチスルーが生じるのを抑制している。一方、電界緩和層１０８がトレンチ直下にあると、寄生抵抗が生じ、オン抵抗が増加する可能性がある。しかし、図２に示すように、電界緩和層１０８とトレンチ底部との間に底部とトレンチ側壁の一部を覆うように抵抗緩和層１０９が形成されているので、電界緩和層１０８の影響で寄生抵抗が生じるのを抑制している。このように互いに最適化された電界緩和層１０８と抵抗緩和層１０９により、低いオン抵抗と高耐圧・高信頼を両立することができる。
　また、電界緩和層１０８により帰還容量を低減することができるので、高スイッチング速度と高信頼がトレンチ型ＭＩＳＦＥＴにおいても可能となる。
≪炭化珪素半導体装置の製造方法≫
　実施例１による炭化珪素半導体装置の製造方法について図３～図１８を用いて工程順に説明する。図３～図１８は炭化珪素半導体装置のＳｉＣパワーＭＩＳＦＥＴのアクティブ領域（素子形成領域）の一部および周辺形成領域の一部をそれぞれ拡大して示す要部断面図である。
　まず、図３に示すように、ｎ型の４Ｈ－ＳｉＣ基板１０１を用意する。ｎ型のＳｉＣ基板１０１には、ｎ型不純物が導入されている、このｎ型不純物は、窒素（Ｎ）である。また、ｎ型のＳｉＣ基板１０１はＳｉ面とＣ面との両面を有するが、実施例１においては、ｎ型のＳｉＣ基板１０１の表面はＳｉ面である。
　次に、ｎ型のＳｉＣ基板１０１の表面にエピタキシャル成長法により炭化珪素（ＳｉＣ）のｎ－型のドリフト層１０２を形成する。ｎ－型のドリフト層１０２には、ｎ型のＳｉＣ基板１０１の不純物濃度よりも低いｎ型不純物を導入する。以上の工程により、ｎ型のＳｉＣ基板１０１およびｎ－型のドリフト層１０２からなるＳｉＣエピタキシャル基板１０４を形成する。
　次に、ｎ型のＳｉＣ基板１０１の裏面から所定の深さを有して、ｎ型のＳｉＣ基板１０１の裏面にｎ＋型のドレイン領域１０３を形成する。
　次に、図４に示すように、ｎ－型のドリフト層１０２の表面上に、第１マスク（周辺領域のリセス加工用マスク）を形成する。第１マスクの厚さを、１．０～５．０μｍとする。
　次に、第１マスクを用いて周辺部をドライエッチング法で加工することで、一部をリセスさせる。リセスさせる深さは、素子形成部分に形成される電界緩和層１０８の深さに依存し、リセス部でのｐ型のボディ層１０５の深さが電界緩和層１０８底部の深さより深くなるように形成する。リセスさせる深さを０．６～５．０μｍとする。
　次に、図５に示すように、第１マスクを除去した後、第２マスク（ボディ層１０５及びＦＬＲ３形成マスク）を形成する。第２マスクの厚さを１．０～２．０μｍとする。第２マスク越しに、ｎ－型のドリフト層１０２にｐ型不純物、アルミニウム原子（Ａｌ）をイオン注入する。これにより、ｎ－型のドリフト層１０２の素子形成領域にｐ型のボディ層１０５を、周辺形成領域にｐ型のＦＬＲ（以下、リングと記す）３を形成する。ｐ型のボディ層１０５およびｐ型のＦＬＲ３のドリフト層１０２の表面からの深さは、０．５～２．０μｍである。また、ｐ型のボディ層１０５およびｐ型のリング１０５の不純物濃度は、例えば１×１０１６～１×１０１９ｃｍ－３の範囲である。本実施例では、周辺形成領域にＦＬＲ３を採用しているが、周辺形成領域の構造としては、これに限定されるものではなく、ジャンクション・ターミネーション・エクステンション（Junction Termination Extension：ＪＴＥ）構造であってもよい。
　次に、図６に示すように、第２マスクを除去した後、第３マスク（ソース領域１０６及びチャネルストッパ４形成用マスク）を形成する。第３マスクの厚さは、０．５～２．０μｍである。第３マスク越しに、ｎ－型のドリフト層１０２にｎ型不純物、窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋型のソース領域１０６を形成し、周辺形成領域にｎ＋型のチャネルストッパ４を形成する。ｎ＋型のソース領域１０６およびｎ＋型のチャネルストッパ４のドリフト層１０２の表面からの深さは、０．１～０．４μｍである。
　次に、図７に示すように、第３マスクを除去した後、第４マスクを形成する。第４マスク（電位固定層１０７形成マスク）の厚さは、０．５～２．０μｍである。
　次に、第４マスク越しに、ｎ－型のドリフト層１０２にｐ型不純物、アルミニウム原子（Ａｌ）をイオン注入して、ｐ＋型の電位固定層１０７を形成する。
　次に、図８に示すように、第４マスクを除去した後、ハードマスク（トレンチ加工用マスク）を形成する。まず、酸化ケイ素膜をプラズマ（気相成長法）ＣＶＤを用いて、１～４．０μｍ堆積させる。続いて、レジストパターンをマスクとして、酸化ケイ素膜をドライエッチング法で加工することで、ハードマスクを形成する。このハードマスクは所望のトレンチ加工を施す部分のみ開口している。開口幅は、０．５～２μｍである。
　次に、図９に示すようにハードマスクを用いてｎ＋型のソース領域１０６とｐ型のボディ層１０５を貫くようにトレンチをドライエッチ法を用いて形成する。トレンチ深さは、０．５５～３．０μｍである。
　次に、図１０に示すようにハードマスクを残したまま、トレンチ下部にｐ型不純物、Ａｌやほう素（Ｂ）をイオン注入して、ｐ型の電界緩和層１０８を形成する。高エネルギー（１００ｋｅｖ～１０００ｋｅＶ）でイオン注入することにより、トレンチ下部中心から離れた位置に電界緩和層１０８を形成することができる。また、高エネルギーで注入するために、イオン注入した際に、不純物分布も拡がり、結果として、電界緩和層１０８の後に形成する抵抗緩和層１０９より幅広となる。電界緩和層１０８の幅は抵抗緩和層１０９より、０．０５～１μｍ幅広となる。
　次に図１１に示すようにハードマスクを残したまま、トレンチ下部にｎ型不純物、Ｎ（窒素）、Ｐ（燐）を斜めイオン注入して、ｎ型の抵抗緩和層１０９をトレンチ下部を覆うように形成する。斜めイオン注入のチルト角度は０～２０度であり、ツイスト角度を４５度、１３５度、２２５度、３１５度として４回イオン注入を行うことで、トレンチ下部を覆うように抵抗緩和層１０９を形成することができる。また、そのイオン注入のエネルギーは、５ｋｅＶ～３００ｋｅＶの範囲である。低エネルギーで注入することにより、トレンチ下部と電界緩和層１０８の間に抵抗緩和層１０９を形成することができる。また、その拡がりも電界緩和層１０８よりも狭くすることができる。抵抗緩和層１０９の不純物濃度は電界緩和層１０８より低濃度であり、本実施例では１/５である。
　次に、ハードマスクをフッ酸で除去した後、図示は省略するが、ＳｉＣエピタキシャル基板１０４の表面上および裏面上に、プラズマＣＶＤ法により炭素（Ｃ）膜を堆積する。炭素（Ｃ）膜の厚さは、０．０３μｍである。この炭素（Ｃ）膜により、ＳｉＣエピタキシャル基板１０４の表面および裏面を被覆した後、ＳｉＣエピタキシャル基板１０４に１５００℃以上の温度で２～３分の熱処理を施す。これにより、ＳｉＣエピタキシャル基板１０４にイオン注入した各不純物の活性化を行う。熱処理後は、炭素（Ｃ）膜を、酸素プラズマ処理により除去する。
　次に、図１２に示すように、ｎ－型のドリフト層１０２の表面にゲート絶縁膜１１０を形成する。ゲート絶縁膜１１０は、熱ＣＶＤ法により形成された酸化ケイ素（ＳｉＯ２）膜からなる。ゲート絶縁膜１１０の厚さは、０．０５～０．１５μｍである。また、ゲート絶縁膜１１０に酸化ケイ素より比誘電率が高い高誘電体膜を用いると、オフ時にゲート絶縁膜１１０にかかる電界を緩和することができる。高誘電体膜としては、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウムからなる群から１つ又は複数からなる高誘電体膜を用いことができる。
　次にゲート絶縁膜上にトレンチを埋め込むようにｎ型の多結晶珪素（Ｓｉ）膜１１１を堆積する。ｎ型の多結晶ケイ素膜１１１の厚さは、トレンチの開口幅に依存するが、０．２５～１．５μｍである。
　次に、図１３に示すように、第５マスク（ゲート電極加工用マスク）を用いて、多結晶ケイ素膜１１１をドライエッチング法により加工して、ゲート電極１１１を形成する。
　次に、図１４に示すように、第５マスクを除去した後、ｎ－型のドリフト層１０２の表面上にゲート電極１１１およびゲート絶縁膜１１０を覆うように、プラズマＣＶＤ法により層間絶縁膜１１２を形成する。
　次に、図１５に示すように、第６マスク（コンタクト加工用マスク）を用いて、層間絶縁膜１１２およびゲート絶縁膜１１０をドライエッチング法により加工して、ｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７に達する開口部を形成する。
　次に、図１６に示すように、第６マスクを除去した後、開口部の底面に露出しているｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に金属シリサイド層１１３を形成する。
　まず、図示は省略するが、ｎ－型のドリフト層１０２の表面上に層間絶縁膜１１２および開口部の内部（側面および底面）を覆うように、スパッタリング法により第１金属膜、ニッケル（Ｎｉ）を堆積する。この第１金属膜の厚さは、０．０５μｍである。続いて、５００～９００℃のシリサイド化熱処理を施すことにより、開口部の底面において第１金属膜とｎ－型のドリフト層１０２とを反応させて、金属シリサイド層１１３、ニッケルシリサイド（ＮｉＳｉ）層を開口部の底面に露出しているｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に形成する。続いて、未反応の第１金属膜をウェットエッチング法により除去する。ウェットエッチング法には、硫酸過水が用いられる。
　次に、マスク越しに、層間絶縁膜１１２をドライエッチング法により加工して、ゲート電極１１１に達する開口部（図示は省略）を形成する。
　次に、図１７に示すように、ｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に形成された金属シリサイド膜１１３に達する開口部、ならびにゲート電極１１１に達する開口部（図示は省略）の内部を含む層間絶縁膜１１２上に第３金属膜、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とアルミニウム（Ａｌ）膜とからなる積層膜を堆積する。アルミニウム（Ａｌ）膜の厚さは、２．０μｍ以上が好ましい。続いて、第３金属膜を加工することにより、金属シリサイド層１１３を介してｎ＋型のソース領域１０７の一部とｐ＋型の電位固定層１０７に電気的に接続するソース配線用電極１１４およびゲート電極１１１と電気的に接続するゲート配線用電極（図示は省略）を形成する。
　次に、図１７に示すように、素子保護のためのパッシベーション膜１１５を形成する。パッシベーション膜の膜厚は、２～１０μｍであり、材質としては酸化ケイ素やポリイミドからなるパッシベーション膜１１５を用いる。
　次に、図示は省略するが、ｎ＋型のＳｉＣ基板１０１の裏面に、スパッタリング法により第２金属膜を堆積する。この第２金属膜の厚さは、０．１μｍである。
　次に、図１８に示すように、レーザーアニールによってシリサイド化処理を施すことによって、第２金属膜とｎ＋型のＳｉＣ基板１０１とを反応させて、ｎ＋型のＳｉＣ基板１０１の裏面側に形成されたｎ＋型のドレイン領域１０３を覆うように金属シリサイド層１１６を形成する。続いて、金属シリサイド層１１６を覆うように、ドレイン配線用電極１１７を形成する。ドレイン配線用電極１１７の厚さは、０．４μｍである。
　このように、本実施例１によれば、トレンチ型ＭＩＳＦＥＴのｐ型のボディ層１０５とｎ＋型のソース領域１０６を貫いたトレンチの一部を覆うようにｎ型の抵抗緩和層１０９が形成され、かつｐ型の抵抗緩和層より幅広な電界緩和層１０８が形成されることにより、オフ時にゲート絶縁膜１１０にかかる電界を緩和することができるので、ゲート絶縁膜信頼性を損なうことがなく、チャネル・パンチスルーを抑制し、かつ、寄生抵抗が生じることも抑制することができる。また、電界緩和層１０８が形成されることにより帰還容量を低減することができるので、スイッチング速度を速めることが可能であり、誤点弧など回路動作上の信頼性も向上させることが可能である。
　このことから、互いに最適化された電界緩和層１０８と抵抗緩和層１０９により、高耐圧・高信頼と高性能を両立したＳｉＣパワートレンチ型ＭＩＳＦＥＴを実現することができる。
　本実施例２と前述した実施例１との相違点は、表面がＣ面のＳｉＣエピタキシャル基板１２１を用いて、トレンチ下部のゲート絶縁膜１２０を選択的に厚膜化させることである。
≪炭化珪素半導体装置の製造方法≫
　本実施例２による炭化珪素半導体装置の製造方法について図１９～図２０を用いて工程順に説明する。図１９～図２０は実施例２による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。
　ｎ型のＳｉＣ基板１１８の表面上にｎ－型のドリフト層１１９を形成する。ｎ＋型のＳｉＣ基板１１９の不純物濃度は、１×１０１８～１×１０２１ｃｍ－３の範囲であり、ｎ－型のドリフト層１１９の不純物濃度は、１×１０１４～１×１０１７ｃｍ－３の範囲である。続いて、ｎ＋型のＳｉＣ基板１１８の裏面側にｎ＋型のドレイン領域１２０を形成する。ｎ＋型のドレイン領域１２０の不純物濃度は、１×１０１９～１×１０２１ｃｍ－３の範囲である。実施例１との相違はエピタキシャル基板１０４とエピタキシャル基板１２１の表面と裏面の極性が逆であることである。すなわち、実施例２のエピタキシャル基板１２１の表面はＣ面であり、裏面はＳｉ面である。
　ます、周辺部をドライエッチング法で加工することで、一部をリセスさせる（図示せず）。リセスさせる深さは、素子形成部分に形成される電界緩和層１０８の深さに依存し、リセス部でのｐ型のボディ層１０５の深さが電界緩和層１０８底部の深さより深くなるように形成される。リセスさせる深さは、０．６～５．０μｍである。
　次に、ｎ－型のドリフト層１１９の素子形成領域にｐ型のボディ層１０５を形成し、周辺形成領域にｐ型のリング１０５を形成する（図示せず）。ｐ型のボディ層１０５およびｐ型のリング１０５のドリフト層１１９の表面からの深さは、０．５～２．０μｍである。また、ｐ型のボディ層１０５およびｐ型のリング１０５の不純物濃度は、１×１０１６～１×１０１９ｃｍ－３の範囲である。ここで、周辺形成領域にはｐ型のリング１０５が形成されているが、終端部の構造としては、これに限定されるものではなく、ジャンクション・ターミネーション・エクステンション（Junction Termination Extension：ＪＴＥ）構造であってもよい。
　次に、ｎ－型のドリフト層１１９にｎ型不純物、窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋型のソース領域１０６を形成し、周辺形成領域にｎ＋型のチャネルストッパ４を形成する（図示せず）。ｎ＋型のソース領域１０６およびｎ＋型のチャネルストッパ４のドリフト層１０２の表面からの深さは、０．１～０．４μｍである。
　次に、ｎ－型のドリフト層１１９にｐ型不純物、アルミニウム原子（Ａｌ）をイオン注入して、ｐ＋型の電位固定層１０７を形成する。　次にハードマスクを形成する（図示せず）。まず、酸化ケイ素膜をプラズマ（気相成長法）ＣＶＤを用いて、１～４．０μｍ堆積させる。続いて、レジストパターンをマスクとして、酸化ケイ素膜をドライエッチング法で加工することで、ハードマスクを形成する。この酸化ケイ素マスクは所望のトレンチ加工を施す部分のみ開口している。開口幅は、０．５～２μｍである。
　次に、ハードマスクを用いてｎ＋型のソース領域１０６とｐ型のボディ層１０５を貫くようにトレンチをドライエッチ法を用いて形成する（図示せず）。
　次に、ハードマスクを残したまま、トレンチ下部にｐ型不純物、ＡｌやＢをイオン注入して、ｐ型の電界緩和層１０８を形成する（図示せず）。電界緩和層１０８の不純物イオン注入エネルギーは、１００ｋｅＶ～１０００ｋｅＶの範囲である。高エネルギーで注入することにより、トレンチ下部中心から離れた位置に電界緩和層１０８を形成することができる。その距離は、０．０５～０．５μｍである。また、高エネルギーで注入するために、イオン注入した際に、不純物分布も拡がり、結果として、電界緩和層１０８の後に形成する抵抗緩和層１０９より幅広となる。電界緩和層１０８の幅は抵抗緩和層１０９より、０．０５～１μｍ幅広となる。
　次にハードマスクを残したまま、トレンチ下部にｎ型不純物、窒素Ｎ、燐Ｐを斜めイオン注入して、ｎ型の抵抗緩和層１０９をトレンチ下部を覆うように形成する（図示せず）。ｎ型の抵抗緩和層１０９の不純物濃度は、、１×１０１５～１×１０１８ｃｍ－３である。斜めイオン注入のチルト角度は０～２０度であり、ツイスト角度を４５度、１３５度、２２５度、３１５度として４回イオン注入を行うことで、トレンチ下部を覆うように抵抗緩和層１０９を形成することができる。また、そのイオン注入のエネルギーは、５ｋｅＶ～３００ｋｅＶの範囲である。低エネルギーで注入することにより、トレンチ下部と電界緩和層１０８の間に抵抗緩和層１０９を形成することができる。また、その拡がりも電界緩和層１０８よりも狭くすることができる。抵抗緩和層１０９の不純物濃度は電界緩和層１０８より低濃度であり、１/５である。
　次に、ハードマスクをフッ酸で除去した後、図示は省略するが、ＳｉＣエピタキシャル基板１２１の表面上および裏面上に、プラズマＣＶＤ法により炭素（Ｃ）膜を堆積する。炭素（Ｃ）膜の厚さは、０．０３μｍである。この炭素（Ｃ）膜により、ＳｉＣエピタキシャル基板１０４の表面および裏面を被覆した後、ＳｉＣエピタキシャル基板１２１に１５００℃以上の温度で２～３分の熱処理を施す。これにより、ＳｉＣエピタキシャル基板１０４にイオン注入した各不純物の活性化を行う。熱処理後は、炭素（Ｃ）膜を、酸素プラズマ処理により除去する。
　次に図１９に示すように、ｎ－型のドリフト層１１９の表面にゲート絶縁膜１１０とトレンチ底部のゲート絶縁膜１２２を形成する。トレンチ底部はＣ面になっており、Ｃ面の熱酸化させた際の酸化速度は他の面方位と比べて速い。即ち、トレンチ側面のゲート絶縁膜１１１に比べてトレンチ底部のゲート絶縁膜１２２は厚く形成することができる。ドライ酸化でゲート絶縁膜１１０及びゲート絶縁膜１２２の一部を形成した場合、ゲート絶縁膜１２２の方がゲート絶縁膜１１０より２～１０倍厚く形成することができる。また、熱酸化でゲート絶縁膜１１０及びゲート絶縁膜１２２の一部を形成したあと、熱ＣＶＤ法によってゲート絶縁膜１１０及びゲート絶縁膜１２２の膜厚を調整することができる。ゲート絶縁膜１１０の厚さは、０．０５～０．１５μｍである。また、ゲート絶縁膜１２２の厚さは、０．１～０．５μｍである。
　次に、ゲート絶縁膜上にトレンチを埋め込むようにｎ型の多結晶珪素（Ｓｉ）膜１１１を堆積する（図示せず）。ｎ型の多結晶ケイ素膜１１１の厚さは、トレンチの開口幅に依存するが、０．２５～１．５μｍである。この多結晶ケイ素膜１１１をドライエッチング法により加工して、ゲート電極１１１を形成するさらに、第５マスクを除去した後、ｎ－型のドリフト層１０２の表面上にゲート電極１１１およびゲート絶縁膜１１０を覆うように、プラズマＣＶＤ法により層間絶縁膜１１２を形成する（図示せず）。
　次に、層間絶縁膜１１２およびゲート絶縁膜１１０をドライエッチング法により加工して、ｎ＋型のソース領域１０６の一部およびｐ＋＋型の電位固定層１０７に達する開口部を形成する（図示せず）。
　次に、開口部の底面に露出しているｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に金属シリサイド層１１３を形成する（図示せず）。
　次に、層間絶縁膜１１２をドライエッチング法により加工して、ゲート電極１１１に達する開口部（図示は省略）を形成する。
　次に、ｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に形成された金属シリサイド膜１１３に達する開口部、ならびにゲート電極１１１に達する開口部（図示は省略）の内部を含む層間絶縁膜１１２上に第３金属膜、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とアルミニウム（Ａｌ）膜とからなる積層膜を堆積する。アルミニウム（Ａｌ）膜の厚さは、２．０μｍ以上が好ましい。続いて、第３金属膜を加工することにより、金属シリサイド層１１３を介してｎ＋型のソース領域１０７の一部とｐ＋型の電位固定層１０７に電気的に接続するソース配線用電極１１４およびゲート電極１１１と電気的に接続するゲート配線用電極（図示は省略）を形成する。
　次に、素子保護のためのパッシベーション膜１１５を形成する。パッシベーション膜の膜厚は、２～１０μｍであり、材質としては酸化ケイ素またはポリイミドからなるパッシベーション膜１１５を用いる。
　次に、図示は省略するが、ｎ＋型のＳｉＣ基板１１８の裏面に、スパッタリング法により第２金属膜を堆積する。この第２金属膜の厚さは、０．１μｍである。
　次に図２０に示すように、レーザーアニールによってシリサイド化処理を施すことによって、第２金属膜とｎ＋型のＳｉＣ基板１１８とを反応させて、ｎ＋型のＳｉＣ基板１１８の裏面側に形成されたｎ＋型のドレイン領域１２０を覆うように金属シリサイド層１１６を形成する。続いて、金属シリサイド層１１６を覆うように、ドレイン配線用電極１１７を形成する。ドレイン配線用電極１１７の厚さは、０．４μｍである。
　このように、本実施例２によれば、図２０に示すように、トレンチ型ＭＩＳＦＥＴのトレンチ底部のゲート絶縁膜１２２をトレンチ側壁のゲート絶縁膜１１０より厚くすることができる。したがって、オフ時にゲート絶縁膜１２２にかかる電界をより緩和することができるので、ゲート絶縁膜信頼性が向上したＳｉＣパワートレンチ型ＭＩＳＦＥＴを実現することができる。
　本実施例３と前述した実施例１、２との相違点は、ボディ層１０５につながりボディ層１０５より深い位置に形成されたボディ層１２３を有することである。
≪炭化珪素半導体装置の製造方法≫
　次に、本実施例３による炭化珪素半導体装置の製造方法について、図２１～図２２を用いて工程順に説明する。図２１～図２２は炭化珪素半導体装置のＳｉＣパワーＭＩＳＦＥＴ形成領域（素子形成領域）の一部および周辺形成領域の一部をそれぞれ拡大して示す要部断面図である。
　ｎ＋型のＳｉＣ基板（基板）１０１の表面上にｎ－型のドリフト層１０２を形成して、ｎ＋型のＳｉＣ基板１０１とｎ－型のドリフト層１０２とからなるＳｉＣエピタキシャル基板１０４を形成する。ｎ＋型のＳｉＣ基板１０１の不純物濃度は、１×１０１８～１×１０２１ｃｍ－３の範囲であり、ｎ－型のドリフト層１０２の不純物濃度は、１×１０１４～１×１０１７ｃｍ－３の範囲である。続いて、ｎ＋型のＳｉＣ基板１０１の裏面側にｎ＋型のドレイン領域１０３を形成する。ｎ＋型のドレイン領域１０３の不純物濃度は、１×１０１９～１×１０２１ｃｍ－３の範囲である。表面の極性はＳｉ面でもＣ面でも構わないが、本実施例ではＳｉ面を仮定している。
　ます、周辺部をドライエッチング法で加工することでリセスさせる（図示せず）。リセスさせる深さは、素子形成部分に形成される電界緩和層１０８の深さに依存し、リセス部でのｐ型のボディ層１０５の深さが電界緩和層１０８底部の深さより深くなるように形成される。リセスさせる深さは、０．６～５．０μｍである。
　次に、ｎ－型のドリフト層１０２の素子形成領域にｐ型のボディ層１０５を形成し、周辺形成領域にｐ型のリング１０５を形成する（図示せず）。ｐ型のボディ層１０５およびｐ型のリング１０５のドリフト層１０２の表面からの深さは、０．５～２．０μｍである。また、ｐ型のボディ層１０５およびｐ型のリング１０５の不純物濃度は、１×１０１６～１×１０１９ｃｍ－３の範囲である。ここで、周辺形成領域にはｐ型のリング１０５が形成されているが、終端部の構造としては、これに限定されるものではなく、ｐ型のジャンクション・ターミネーション・エクステンション（Junction Termination Extension：ＪＴＥ）構造であってもよい。
　次に図２１に示されるように、第７マスク（高エネルギー注入用マスク）を形成し、ｐ型ボディ層１２３を形成する。ｐ型のボディ層１２３の深さは、トレンチ底部の位置によるが、０．５５～３．０μｍである。不純物濃度は、１×１０１６～１×１０１９ｃｍ－３の範囲である。ｐ型ボディ層１２３の形成方法はトレンチを一旦形成した後に不純物を注入する方法などさまざまあるが、本実施の例３では高エネルギー注入を用いた方法である。エネルギーは、４００ｋｅＶ～１５００ｋｅＶの範囲である。このｐ型ボディ層１２３とトレンチ側面との距離は、０．１～０．５μｍである。
　次に、ｎ－型のドリフト層１０２にｎ型不純物、窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋型のソース領域１０６を形成し、周辺形成領域にｎ＋型のチャネルストッパ１０６を形成する（図示せず）。ｎ＋型のソース領域１０６およびｎ＋型のチャネルストッパ１０６のドリフト層１０２の表面からの深さは、０．１～０．４μｍである。
　次に、ｎ－型のドリフト層１０２にｐ型不純物、アルミニウム原子（Ａｌ）をイオン注入して、ｐ＋型の電位固定層１０７を形成する（図示せず）。ｐ＋型の電位固定層１０７のドリフト層１０２の表面からの深さは、０．１～０．４μｍである。ｐ＋型の電位固定層１０７の不純物濃度は、１×１０１９～１×１０２１ｃｍ－３の範囲である。
　次にハードマスクを形成する（図示せず）。まず、酸化ケイ素膜をプラズマ（気相成長法）ＣＶＤを用いて、１～４．０μｍ堆積させる。続いて、レジストパターンをマスクとして、酸化ケイ素膜をドライエッチング法で加工することで、ハードマスクを形成する。この酸化ケイ素マスクは所望のトレンチ加工を施す部分に開口している。開口幅は、０．５～２μｍである。
　次に、ハードマスクを用いてｎ＋型のソース領域１０６とｐ型のボディ層１０５を貫くようにトレンチをドライエッチ法を用いて形成する（図示せず）。トレンチ深さは、０．５５～３．０μｍである。
　次に、ハードマスクを残したまま、トレンチ下部にｐ型不純物、ＡｌやＢをイオン注入して、ｐ型の電界緩和層１０８を形成する（図示せず）。電界緩和層１０８の不純物濃度は、１×１０１６～１×１０１９ｃｍ－３であり、イオン注入のエネルギーは、１００ｋｅＶ～１０００ｋｅＶの範囲である。高エネルギーで注入することにより、トレンチ下部中心から離れた位置に電界緩和層１０８を形成することができる。その距離は、０．０５～０．５μｍである。また、高エネルギーで注入するために、イオン注入した際に、不純物分布も拡がり、結果として、電界緩和層１０８の後に形成する抵抗緩和層１０９より幅広となる。電界緩和層１０８の幅は抵抗緩和層１０９より、０．０５～１μｍ幅広となる。
　次にハードマスクを残したまま、トレンチ下部にｎ型不純物、Ｎ、Ｐを斜めイオン注入して、ｎ型の抵抗緩和層１０９をトレンチ下部を覆うように形成する（図示せず）。ｎ型の抵抗緩和層１０９の不純物濃度は、１×１０１５～１×１０１８ｃｍ－３である。斜めイオン注入のチルト角度は０～２０度であり、ツイスト角度を４５度、１３５度、２２５度、３１５度として４回イオン注入を行うことで、トレンチ下部を覆うように抵抗緩和層１０９を形成することができる。また、そのイオン注入のエネルギーは、５ｋｅＶ～３００ｋｅＶの範囲である。低エネルギーで注入することにより、トレンチ下部と電界緩和層１０８の間に抵抗緩和層１０９を形成することができる。また、その拡がりも電界緩和層１０８よりも狭くすることができる。抵抗緩和層１０９の不純物濃度は電界緩和層１０８より低濃度であり、１/５である。
　次に、ハードマスクをフッ酸で除去した後、図示は省略するが、ＳｉＣエピタキシャル基板１０４の表面上および裏面上に、プラズマＣＶＤ法により炭素（Ｃ）膜を堆積する。炭素（Ｃ）膜の厚さは、０．０３μｍである。この炭素（Ｃ）膜により、ＳｉＣエピタキシャル基板１０４の表面および裏面を被覆した後、ＳｉＣエピタキシャル基板１０４に１５００℃以上の温度で２～３分の熱処理を施す。これにより、ＳｉＣエピタキシャル基板１０４にイオン注入した各不純物の活性化を行う。熱処理後は、炭素（Ｃ）膜を、酸素プラズマ処理により除去する。
　次に、ｎ－型のドリフト層１０２の表面にゲート絶縁膜１１０を形成する（図示せず）。ゲート絶縁膜１１０は、熱ＣＶＤ法により形成された酸化ケイ素（ＳｉＯ２）膜からなる。ゲート絶縁膜１１０の厚さは、０．０５～０．１５μｍである。
　次に、ゲート絶縁膜上にトレンチを埋め込むようにｎ型の多結晶珪素（Ｓｉ）膜１１１を堆積する（図示せず）。ｎ型の多結晶ケイ素膜１１１の厚さは、トレンチの開口幅に依存するが、０．２５～１．５μｍである。
　次に、多結晶ケイ素膜１１１をドライエッチング法により加工して、ゲート電極１１１を形成する（図示せず）。
　次に、第５マスクを除去した後、ｎ－型のドリフト層１０２の表面上にゲート電極１１１およびゲート絶縁膜１１０を覆うように、プラズマＣＶＤ法により層間絶縁膜１１２を形成する（図示せず）。
　次に、層間絶縁膜１１２およびゲート絶縁膜１１０をドライエッチング法により加工して、ｎ＋型のソース領域１０６の一部およびｐ＋＋型の電位固定層１０７に達する開口部を形成する（図示せず）。
　次に、開口部の底面に露出しているｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に金属シリサイド層１１３を形成する（図示せず）。
　次に、層間絶縁膜１１２をドライエッチング法により加工して、ゲート電極１１１に達する開口部（図示は省略）を形成する。
　次に、ｎ＋型のソース領域１０６の一部およびｐ＋型の電位固定層１０７のそれぞれの表面に形成された金属シリサイド膜１１３に達する開口部、ならびにゲート電極１１１に達する開口部（図示は省略）の内部を含む層間絶縁膜１１２上に第３金属膜、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とアルミニウム（Ａｌ）膜とからなる積層膜を堆積する。アルミニウム（Ａｌ）膜の厚さは、２．０μｍ以上が好ましい。続いて、第３金属膜を加工することにより、金属シリサイド層１１３を介してｎ＋型のソース領域１０７の一部とｐ＋型の電位固定層１０７に電気的に接続するソース配線用電極１１４およびゲート電極１１１と電気的に接続するゲート配線用電極（図示は省略）を形成する。
　次に、素子保護のためのパッシベーション膜１１５を形成する。パッシベーション膜の膜厚は、２～１０μｍであり、材質としては酸化ケイ素またはポリイミドからなるパッシベーション膜１１５を用いる。
　次に、図示は省略するが、ｎ＋型のＳｉＣ基板１０１の裏面に、スパッタリング法により第２金属膜を堆積する。この第２金属膜の厚さは、０．１μｍである。
　次に図２２に示すように、レーザーアニールによってシリサイド化処理を施すことによって、第２金属膜とｎ＋型のＳｉＣ基板１０１とを反応させて、ｎ＋型のＳｉＣ基板１０１の裏面側に形成されたｎ＋型のドレイン領域１０３を覆うように金属シリサイド層１１６を形成する。続いて、金属シリサイド層１１６を覆うように、ドレイン配線用電極１１７を形成する。ドレイン配線用電極１１７の厚さは、０．４μｍである。
　このように、本実施例３によれば、図２２に示すように、トレンチ型ＭＩＳＦＥＴのボディ層１０５の下部にボディ層１２３を設けることにより、オフ時にゲート絶縁膜１２２にかかる電界をより緩和することができる。したがって、ゲート絶縁膜信頼性が向上したＳｉＣパワートレンチ型ＭＩＳＦＥＴを実現することができる。
１…半導体チップ、
２…アクティブ領域（素子形成領域）、３…ＦＬＲ、
４…チャネルストッパ、
５…ゲート配線用電極、
６…開口部、
７…ソース配線用電極、
１０１…ＳｉＣ基板（基板）、
１０２…ドリフト層、
１０３…ドレイン領域、
１０５…ｐ型のボディ層（ウェル領域）
１０６…ソース領域、
１０７…電位固定層、
１０８…電界緩和層、
１０９…抵抗緩和層、
１１０…ゲート絶縁膜、
１１１…ゲート電極、
１１２…層間絶縁膜、
１１３…金属シリサイド、
１１４…ソース電極、
１１５…パッシベーション膜、
１１６…金属シリサイド、
１１７…ドレイン電極、
１１８…ＳｉＣ基板、
１１９…ドリフト層、
１２０…ｎドレイン領域、
１２２…トレンチ底部のゲート絶縁膜、
１２３…深い位置に形成されたｐ型のボディ層

Claims (11)

  1. 　第１主面および前記第１主面と反対面の第２主面を有し、炭化珪素からなる第１導電型の基板と、
    　前記第１主面上に配置された炭化珪素からなる第１導電型ドリフト層と、
    　前記ドリフト層上に配置された前記第１導電型とは異なる第２導電型のボディ層と、
    　前記ボディ層に接する第1導電型のソース領域と、
    　前記ボディ層内を貫通して前記ドリフト層まで至るトレンチと、
    　前記トレンチの内壁に配置されたゲート絶縁膜と、
    　前記ゲート絶縁膜を介して前記ボディ層に接するゲート電極と、
    　前記基板の第２主面に配置された第１導電型のドレイン領域と、
    　前記ドリフト層内のトレンチに接する抵抗緩和層と、
    　前記抵抗緩和層の底部の一部に接し、前記抵抗緩和層より幅が広い電界緩和層を有することを特徴とする炭化珪素半導体装置。
  2. 　請求項１において、前記電界緩和層の不純物濃度が前記抵抗緩和層より高濃度であることを特徴とする炭化珪素半導体装置。
  3. 　第１主面および前記第１主面と反対面の第２主面を有し、炭化珪素からなる第１導電型の基板と、
    　前記基板の前記第１主面上配置された炭化珪素からなる第１導電型ドリフト層と、
    　前記ドリフト層上に配置された前記第１導電型とは異なる第２導電型のボディ層と、
    　前記ボディ層に接する第1導電型のソース領域と、
    　前記ボディ層内を貫通して、前記ドリフト層まで至るトレンチと、
    　前記トレンチの内壁を覆っているゲート絶縁膜と、
    　前記ゲート絶縁膜を介してボディ層に接するゲート電極と、
    　前記基板の第２主面に配置された第１導電型のドレイン領域と、
    　前記ドリフト層内のトレンチに接し、かつ前記ドリフト層よりも高濃度に不純物が注入された第１導電型の第1半導体領域と、
    　前記第1半導体領域に接し、かつ前記第1半導体領域より幅が広い第２導電型の第２半導体領域とを有することを特徴とする炭化珪素半導体装置。
  4. 　請求項３において、
    　前記第２半導体領域の不純物濃度が前記第1半導体領域の不純物濃度より高濃度であることを特徴とする炭化珪素半導体装置。
  5. 　請求項３において、
    　前記第２半導体領域の幅が前記第１半導体領域より０．０５～１μｍだけ広いことを特徴とする炭化珪素半導体装置。
  6. 　請求項３において、
    　前記トレンチの下部中心から前記第２半導体領域の距離が０．０５～０．５μｍであることを特徴とする炭化珪素半導体装置。
  7. 　請求項３において、
    　前記第１半導体領域の不純物濃度が前記第２半導体領域の不純物濃度の１/５以下であることを特徴とする炭化珪素半導体装置。
  8. 　請求項３において、
    　前記周辺部がリセスされ、リセス部分にターミネーション構造があり、
    　前記第２半導体領域は、前記周辺部のターミネーションに設けず、アクティブ領域に設けることを特徴とする炭化珪素半導体装置。
  9. （ａ）第１導電型である第１炭化珪素層の第１主面上に、第１炭化珪素層よりも低濃度な第１導電型の第２炭化珪素層を備えたエピタキシャル基板の第１主面側から前記第１導電型とは異なる第２導電型の不純物を前記第２炭化珪素層よりより浅く注入して第３炭化珪素層を形成する工程、
    （ｂ）前記第３炭化珪素層の第１主面側から、前記工程（ａ）の不純物注入深さより浅く第１導電型の不純物を注入して第４炭化珪素層を形成する工程、
    （ｃ）前記第４炭化珪素層の第１主面側から、前記第３炭化珪素層を貫通して前記第４炭化珪素層にまで至るトレンチを形成する工程、
    （ｄ）前記第３炭化珪素層の第１主面側から、第２導電型の不純物を注入して前記トレンチの下方に第５炭化珪素層を形成する工程と、
    （ｅ）前記第４炭化珪素層内のトレンチ表面から、前記第５炭化珪素層と前記トレンチの間に第１導電型の不純物を斜め注入して第６炭化珪素層を形成する工程と、
    　を有することを特徴とする炭化珪素半導体装置の製造方法。
  10. 　請求項９において、
    　前記工程（ａ）の前に、前記炭化珪素半導体装置の周辺をリセスする工程を備え、
    　前記リセスする深さは、工程（ａ）により、前記第５炭化珪素層の下部よりも下方に第２導電型不純物が注入されることを特徴とする炭化珪素半導体装置の製造方法。
  11. 　請求項１０において、
    　前記工程（ｅ）の後に、前記トレンチ下部の膜厚が前記トレンチ側壁部の膜厚より厚いゲート絶縁膜を形成することを特徴とする炭化珪素半導体装置の製造方法。
PCT/JP2013/051233 2013-01-23 2013-01-23 炭化珪素半導体装置及びその製造方法 WO2014115253A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/760,166 US9825166B2 (en) 2013-01-23 2013-01-23 Silicon carbide semiconductor device and method for producing same
JP2014558322A JP5985662B2 (ja) 2013-01-23 2013-01-23 炭化珪素半導体装置及びその製造方法
PCT/JP2013/051233 WO2014115253A1 (ja) 2013-01-23 2013-01-23 炭化珪素半導体装置及びその製造方法
DE112013006308.5T DE112013006308B4 (de) 2013-01-23 2013-01-23 Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/051233 WO2014115253A1 (ja) 2013-01-23 2013-01-23 炭化珪素半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2014115253A1 true WO2014115253A1 (ja) 2014-07-31

Family

ID=51227070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051233 WO2014115253A1 (ja) 2013-01-23 2013-01-23 炭化珪素半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9825166B2 (ja)
JP (1) JP5985662B2 (ja)
DE (1) DE112013006308B4 (ja)
WO (1) WO2014115253A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092257A (ja) * 2014-11-06 2016-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法
JP2017092355A (ja) * 2015-11-13 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018049908A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置及びその製造方法
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP2018207101A (ja) * 2017-06-07 2018-12-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019151543A (ja) * 2018-03-02 2019-09-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及びその製造方法
WO2020031446A1 (ja) * 2018-08-09 2020-02-13 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021044289A (ja) * 2019-09-06 2021-03-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022548223A (ja) * 2019-09-10 2022-11-17 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014001741T8 (de) * 2013-03-29 2016-02-18 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
JP6488204B2 (ja) * 2015-07-07 2019-03-20 株式会社豊田中央研究所 半導体装置の製造方法
JP6681238B2 (ja) * 2016-03-28 2020-04-15 ローム株式会社 半導体装置および半導体装置の製造方法
CN110212020A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种碳化硅单侧深l形基区结构的mosfet器件及其制备方法
US11836612B2 (en) * 2019-06-18 2023-12-05 Sap Se Maintaining master data using hierarchical classification
TWI696288B (zh) * 2019-07-16 2020-06-11 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體及其製造方法
CN116072712A (zh) * 2021-10-29 2023-05-05 华为数字能源技术有限公司 沟槽栅半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2012019188A (ja) * 2010-06-11 2012-01-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4735224B2 (ja) 2005-12-08 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4577355B2 (ja) 2007-12-26 2010-11-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP4640439B2 (ja) 2008-04-17 2011-03-02 株式会社デンソー 炭化珪素半導体装置
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5533677B2 (ja) 2011-01-07 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2012019188A (ja) * 2010-06-11 2012-01-26 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092257A (ja) * 2014-11-06 2016-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2016162918A (ja) * 2015-03-03 2016-09-05 トヨタ自動車株式会社 半導体装置の製造方法
JP2017092355A (ja) * 2015-11-13 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018049908A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置及びその製造方法
JP6377309B1 (ja) * 2017-03-06 2018-08-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
US11637184B2 (en) 2017-03-06 2023-04-25 Mitsubishi Electric Corporation Silicon carbide semiconductor device, power converter, method of manufacturing silicon carbide semiconductor device, and method of manufacturing power converter
JP7139679B2 (ja) 2017-06-07 2022-09-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2018207101A (ja) * 2017-06-07 2018-12-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2019151543A (ja) * 2018-03-02 2019-09-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハ及びその製造方法
JP7426642B2 (ja) 2018-03-02 2024-02-02 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウェハの製造方法
WO2020031446A1 (ja) * 2018-08-09 2020-02-13 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2020031446A1 (ja) * 2018-08-09 2021-08-02 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11233125B2 (en) 2018-08-09 2022-01-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2021044289A (ja) * 2019-09-06 2021-03-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7288827B2 (ja) 2019-09-06 2023-06-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2022548223A (ja) * 2019-09-10 2022-11-17 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法
JP7389239B2 (ja) 2019-09-10 2023-11-29 コリア エレクトロテクノロジー リサーチ インスティテュート トレンチゲート型ＳｉＣＭＯＳＦＥＴデバイス及びその製造方法

Also Published As

Publication number Publication date
DE112013006308T5 (de) 2015-09-10
JPWO2014115253A1 (ja) 2017-01-19
DE112013006308B4 (de) 2024-04-18
US9825166B2 (en) 2017-11-21
JP5985662B2 (ja) 2016-09-06
US20150349115A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
JP5985662B2 (ja) 炭化珪素半導体装置及びその製造方法
JP6168732B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6140823B2 (ja) 炭化珪素半導体装置
US10002952B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8658503B2 (en) Semiconductor device and method of fabricating the same
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2009101668A1 (ja) 炭化珪素半導体装置
WO2013118203A1 (ja) 半導体装置及びその製造方法
JP5996671B2 (ja) 炭化珪素半導体装置及びその製造方法
US20140210008A1 (en) Semiconductor device and method of manufacturing the same
CN108604552B (zh) 半导体装置以及用于制造这种半导体装置的方法
JPWO2012165329A1 (ja) トレンチゲートパワー半導体装置及びその製造方法
JP2015032614A (ja) 炭化珪素半導体装置およびその製造方法
JP2013042054A (ja) 半導体装置
WO2015166754A1 (ja) 半導体装置
WO2017051616A1 (ja) 炭化珪素半導体装置およびその製造方法
US9184056B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5037103B2 (ja) 炭化珪素半導体装置
JPWO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2018206872A (ja) 半導体装置
JP7543950B2 (ja) 超接合炭化珪素半導体装置の製造方法
KR20190052971A (ko) 전력 반도체 소자의 제조 방법 및 그에 따른 전력 반도체 소자
JP2017098371A (ja) 半導体装置およびその製造方法
JP5223041B1 (ja) 半導体装置及びその製造方法
JP5223040B1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13872400

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014558322

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14760166

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013006308

Country of ref document: DE

Ref document number: 1120130063085

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13872400

Country of ref document: EP

Kind code of ref document: A1