Nothing Special   »   [go: up one dir, main page]

JP6168732B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6168732B2
JP6168732B2 JP2012109315A JP2012109315A JP6168732B2 JP 6168732 B2 JP6168732 B2 JP 6168732B2 JP 2012109315 A JP2012109315 A JP 2012109315A JP 2012109315 A JP2012109315 A JP 2012109315A JP 6168732 B2 JP6168732 B2 JP 6168732B2
Authority
JP
Japan
Prior art keywords
type
epitaxial layer
source region
region
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012109315A
Other languages
English (en)
Other versions
JP2013236040A (ja
Inventor
直樹 手賀
直樹 手賀
久本　大
大 久本
高濱　高
高 高濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012109315A priority Critical patent/JP6168732B2/ja
Priority to DE102013007685.4A priority patent/DE102013007685B4/de
Priority to US13/890,315 priority patent/US8872193B2/en
Publication of JP2013236040A publication Critical patent/JP2013236040A/ja
Application granted granted Critical
Publication of JP6168732B2 publication Critical patent/JP6168732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置およびその製造技術に関し、特に、炭化珪素基板を用いた複数のパワー半導体デバイスにより構成される炭化珪素半導体装置およびその製造に適用して有効な技術に関するものである。
パワー半導体デバイスの一つであるパワー金属絶縁膜半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）においては、従来は、珪素（Ｓｉ）基板を用いたパワーＭＩＳＦＥＴ（以下、ＳｉパワーＭＩＳＦＥＴと記す）が主流であった。
しかし、炭化珪素（ＳｉＣ）基板（以下、ＳｉＣ基板と記す）を用いたパワーＭＩＳＦＥＴ（以下、ＳｉＣパワーＭＩＳＦＥＴと記す）はＳｉパワーＭＩＳＦＥＴと比較して、高耐圧化および低損失化が可能である。このため、省電力または環境配慮型のインバータ技術の分野において、特に注目が集まっている。
ＳｉＣパワーＭＩＳＦＥＴは、ＳｉパワーＭＩＳＦＥＴと比較して、同耐圧ではオン抵抗の低抵抗化が可能である。これは、炭化珪素（ＳｉＣ）は、珪素（Ｓｉ）と比較して絶縁破壊電界強度が約７倍と大きく、ドリフト層となるエピタキシャル層を薄くできることに起因する。しかし、炭化珪素（ＳｉＣ）から得られるべき本来の特性から考えると、未だ十分な特性が得られているとは言えず、エネルギーの高効率利用の観点から、更なるオン抵抗の低減が望まれている。
ＳｉＣパワーＭＩＳＦＥＴのオン抵抗に関して解決すべき課題の一つが、ＳｉＣパワーＭＩＳＦＥＴ特有の課題である低チャネル移動度である。ＤＭＯＳ（Double diffused Metal oxide Semiconductor）構造のＳｉＣパワーＭＩＳＦＥＴの寄生抵抗成分の中で、チャネル抵抗成分の占める割合が最も高く、ＳｉパワーＭＩＳＦＥＴのチャネル移動度は、例えば３００ｃｍ２／Ｖｓ程度であるのに対して、ＳｉＣパワーＭＩＳＦＥＴのチャネル移動度は数ｃｍ２／Ｖｓ程度と著しく小さい。
この低チャネル移動度の原因の一つとして、例えばV. V. Afanasev et al., “Intrinsic SiC/SiO2 Interface States”, Physica status solidi (a) 162, 321 (1997)（非特許文献１）に記載されているように、ＳｉＣ基板とゲート絶縁膜との界面にある界面順位やＳｉＣ基板の表面を酸化した際にＳｉＣ基板と酸化珪素（ＳｉＯ２）膜との界面に介在する炭素（Ｃ）の影響が考えられている。これら散乱因子は、キャリアを散乱し、チャネル移動度を劣化させる。
チャネル移動度の劣化を抑える方法としては、例えばS. Harada et al., “High Channel Mobility in Normally-off 4H-SiC Buried Channel MOSFETs”, IEEE Electron Device Letters 22, 272 (2001)（非特許文献２）に記載されているように、埋め込みチャネルを用いて、ＳｉＣ基板とゲート絶縁膜との界面に存在する散乱要因よりも深い位置にチャネルを形成する方法がある。散乱要因からチャネルを離すことによって、チャネル移動度の向上が期待できる。
しかし、埋め込みチャネルを用いると、チャネル位置がゲート電極から遠ざかる分、ゲート電圧が効き難くなる。従って、埋め込みチャネルを用いたＳｉＣパワーＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）が埋め込みチャネルを用いていないＳｉＣパワーＭＩＳＦＥＴのしきい値電圧と比較して低くなる。このため、埋め込みチャネルを用いたＳｉＣパワーＭＩＳＦＥＴは、ノーマリーオン型の特性を示し、また、たとえノーマリーオフ型になったとしても、誤動作を起こさないだけの十分に高いしきい値電圧が得られないなど、低Ｖｔｈ化の問題を抱える。
そこで、しきい値電圧を上げる技術が重要となる。例えば特開２００１−９４０９７号公報（特許文献１）には、ｎ＋型の埋め込みチャネル層の他にｐ型のチャネル層を形成して、ノーマリーオフ型の特性を得る方法が開示されている。
また、例えば特開２００７−１３０５８号公報（特許文献２）には、ＤＭＯＳ構造のＳｉＣパワーＭＯＳＦＥＴだけでなく、トレンチ型構造のＳｉＣパワーＭＯＳＦＥＴに、ｎ型の埋め込みチャネル層の他にｐ型のチャネル層を形成して、ノーマリーオフ型の特性を得る方法が開示されている。このように、ＳｉＣパワーＭＩＳＦＥＴをトレンチ構造にすることにより、チャネル移動度が１００ｃｍ２／Ｖｓとなり、ＤＭＯＳ構造のＳｉＣパワーＭＩＳＦＥＴよりもチャネル移動度を高くすることができる。
さらに、ＤＭＯＳ構造のＳｉＣパワーＭＩＳＦＥＴにおいて、ＪＦＥＴ（Junction Field Effect Transistor）領域を形成するための露光とソース領域を形成するための露光との２回の露光を行うことによってチャネルを形成する場合は、ＪＦＥＴ領域の左右にあるチャネルにおいて、合わせずれにより一方のチャネル長が他方のチャネル長よりも短くなるという問題が生じる。チャネルが短チャネルとなると、この問題は無視することができず、例えばしきい値電圧のずれ、またはドレイン電流−ゲート電圧特性にキンクが生じやすくなる。
しかし、自己整合によってチャネルを形成した場合は、上記２回の露光により生じる合わせずれの問題を回避することができ、チャネル抵抗の低減に関して、チャネル移動度の向上と同じ意味を持つ短チャネル化が期待できる。
特開２００１−９４０９７号公報 特開２００７−１３０５８号公報
V. V. Afanasev et al., "Intrinsic SiC/SiO2 Interface States", Physica status solidi (a) 162, 321 (1997) S. Harada et al., "High Channel Mobility in Normally-off 4H-SiC Buried Channel MOSFETs", IEEE Electron Device Letter 22, 272 (2001)
しかしながら、ＤＭＯＳ構造のＳｉＣパワーＭＩＳＦＥＴについては、埋め込みチャネルとｐ型のチャネルとを併用し、さらには、自己整合により短チャネルを形成しても、以下に説明する種々の技術的課題が存在する。
まず、埋め込みチャネルとｐ型のチャネルとを併用した場合の課題について説明する。
埋め込みチャネルは、チャネルとなる部位を含むｐ−型のボディ層をＳｉＣ基板に形成した後、ｎ型不純物をｐ−型のボディ層の表層部に注入することにより、チャネルをＳｉＣ基板とゲート絶縁膜との界面よりも深い位置に形成する技術である。一般には、ｐ型不純物、例えばアルミニウム原子（Ａｌ）またはホウ素原子（Ｂ）がＳｉＣ基板に注入されて、ｐ−型のボディ層が形成される。その後、ｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）がｐ−型のボディ層の表層部にカウンター注入されて、ｐ−型のボディ層の表層部にｐ−型、真性、またはｎ−型のいずれかの導電性を示すカウンター層が形成されることにより、埋め込みチャネルは形成される。
この埋め込みチャネルとｐ型のチャネルとを併用することで、チャネル移動度を向上させ、かつ、しきい値電圧の低下を抑制することができる。
ところで、ＳｉＣパワーＭＩＳＦＥＴはその動作上、ドレイン電圧よりもゲート電圧が高いことから、ソース領域端部の電界が高くなる。そのため、ソース領域端部のゲート絶縁膜の劣化が生じやすい。ソース領域端部でのゲート絶縁膜の劣化は、他の部分と比べて、しきい値電圧の変動を起こしやすく、このソース領域端部での高電界の発生は、ＳｉＣパワーＭＩＳＦＥＴの課題の一つである。さらに、埋め込みチャネルとｐ型のチャネルとを併用すると、不純物濃度の高いｐ型のチャネルがソース領域に接するため、ソース領域端部での電界がより高くなり、ソース領域端部のゲート絶縁膜の劣化が顕著となる。
次に、自己整合により短チャネルを形成した場合の課題について説明する。
前述したように、自己整合による短チャネルの形成は、低チャネル移動度を補う方法として有用であることに加えて、２回の露光により生じる合わせずれの問題を回避できる利点を有している。しかし、極端な短チャネル化を進めると、しきい値電圧の低下を引き起こすという弊害が生じる。
本発明の目的は、高性能で、かつ、信頼性の高い炭化珪素半導体装置を実現することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、基板の表面側に形成されたｎ型のエピタキシャル層にｐ型のボディ層が形成され、ｐ型のボディ層内にソース領域とチャネル領域とが形成され、チャネル領域に接してゲート絶縁膜が形成され、ゲート絶縁膜に接してゲート電極が形成され、基板の裏面側にｎ型のドレイン領域が形成されたＳｉＣパワーＭＩＳＦＥＴである。ソース領域は、相対的に高濃度のｎ型の第１ソース領域と、相対的に低濃度のｎ型の第２ソース領域とから構成される。また、チャネル領域は、第２ソース領域と接し、相対的に高濃度のｐ型の第１チャネル領域と、ボディ層の端部と第１チャネル領域との間に位置し、相対的に低濃度のｎ型、真性、またはｐ型の第２チャネル領域とから構成される。
この実施の形態は、以下の工程を含むＳｉＣパワーＭＩＳＦＥＴの製造方法である。基板の表面側にｎ型のエピタキシャル層を形成し、基板の裏面側にｎ型のドレイン領域を形成する。エピタキシャル層の表面から第１深さを有するｐ型のボディ層をエピタキシャル層内に形成した後、第１マスクを用いてボディ層内にｎ型の不純物を注入して、エピタキシャル層の表面から第２深さを有する第２ソース領域を形成し、続いて、第１マスクを用いてボディ層内にｐ型の不純物を注入して、第２ソース領域の側面を囲むように第１チャネル領域を形成する。続いて、第１マスクとその側面に形成されたサイドウォールからなる第２マスクを用いて、ボディ層内にｎ型の不純物を注入して、エピタキシャル層の表面から第３深さを有する第１ソース領域を形成する。続いて、ボディ層の端部と第１チャネル領域との間にｎ型またはｐ型の不純物をイオン注入して、エピタキシャル層の表面から第４深さを有する第２チャネル領域を形成する。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
高性能で、かつ、信頼性の高い炭化珪素半導体装置を実現することができる。
本発明の実施の形態１による複数のＳｉＣパワーＭＩＳＦＥＴにより構成される炭化珪素半導体装置が搭載された半導体チップの要部上面図である。 本発明の実施の形態１によるＳｉＣパワーＭＩＳＦＥＴの要部断面図である。 本発明の実施の形態１による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図３に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図４に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図５に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図６に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図７に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図８に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図９に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１０に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１１に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１２に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１３に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１４に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 図１５に続く、炭化珪素半導体装置の製造工程中の図３と同じ個所の炭化珪素半導体装置の要部断面図である。 本発明の実施の形態１によるＳｉＣパワーＭＩＳＦＥＴの変形例を説明する要部断面図である。（ａ）は図２のＳｉＣパワーＭＩＳＦＥＴの一部を拡大して示す要部断面図、（ｂ）はＳｉＣパワーＭＩＳＦＥＴの変形例の一部を拡大して示す要部断面図である。 本発明の実施の形態２による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図１８に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図１９に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図２０に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図２１に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図２２に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図２３に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 図２４に続く、炭化珪素半導体装置の製造工程中の図１８と同じ個所の炭化珪素半導体装置の要部断面図である。 本発明の実施の形態３による炭化珪素半導体装置の製造工程を説明する炭化珪素半導体装置の要部断面図である。 図２６に続く、炭化珪素半導体装置の製造工程中の図２６と同じ個所の炭化珪素半導体装置の要部断面図である。 図２７に続く、炭化珪素半導体装置の製造工程中の図２６と同じ個所の炭化珪素半導体装置の要部断面図である。 図２８に続く、炭化珪素半導体装置の製造工程中の図２６と同じ個所の炭化珪素半導体装置の要部断面図である。 図２９に続く、炭化珪素半導体装置の製造工程中の図２６と同じ個所の炭化珪素半導体装置の要部断面図である。 図３０に続く、炭化珪素半導体装置の製造工程中の図２６と同じ個所の炭化珪素半導体装置の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
≪炭化珪素半導体装置≫
本発明の実施の形態１による炭化珪素半導体装置の構造について図１および図２を用いて説明する。図１は複数のＳｉＣパワーＭＩＳＦＥＴにより構成される炭化珪素半導体装置が搭載された半導体チップの要部上面図、図２はＳｉＣパワーＭＩＳＦＥＴの要部断面図である。炭化珪素半導体装置を構成するＳｉＣパワーＭＩＳＦＥＴは、ＤＭＯＳ構造のＭＩＳＦＥＴである。
図１に示すように、炭化珪素半導体装置を搭載する半導体チップ１は、複数のｎチャネル型のＳｉＣパワーＭＩＳＦＥＴが並列接続されたアクティブ領域（ＳｉＣパワーＭＩＳＦＥＴ形成領域、素子形成領域）２と、平面視において上記アクティブ領域２を囲む周辺形成領域とによって構成される。周辺形成領域には、平面視において上記アクティブ領域２を囲むように形成された複数のｐ型のフローティング・フィールド・リミッティング・リング（Floating Field Limiting Ring：ＦＬＲ）３と、さらに平面視において上記複数のｐ型のフローティング・フィールド・リミッティング・リング３を囲むように形成されたｎ型のガードリング４が形成されている。
ｎ型の炭化珪素（ＳｉＣ）エピタキシャル基板（以下、ＳｉＣエピタキシャル基板と記す）のアクティブ領域の表面側に、ＳｉＣパワーＭＩＳＦＥＴのゲート電極、ｎ＋型のソース領域、チャネル領域等が形成され、ＳｉＣエピタキシャル基板の裏面側に、ＳｉＣパワーＭＩＳＦＥＴのｎ＋型のドレイン領域が形成されている。
複数のｐ型のフローティング・フィールド・リミッティング・リング３をアクティブ領域２の周辺に形成することにより、オフ時において、最大電界部分が順次外側のｐ型のフローティング・フィールド・リミッティング・リング３へ移り、最外周のｐ型のフローティング・フィールド・リミッティング・リング３で降伏するようになるので、炭化珪素半導体装置を高耐圧とすることが可能となる。図１では、３個のｐ型のフローティング・フィールド・リミッティング・リング３が形成されている例を図示しているが、これに限定されるものではない。また、ｎ型のガードリング４は、アクティブ領域２に形成されたＳｉＣパワーＭＩＳＦＥＴを保護する機能を有する。
アクティブ領域２内に形成された複数のＳｉＣパワーＭＩＳＦＥＴのそれぞれのゲート電極は、平面視において連結してストライプパターンとなっており、それぞれのストライプパターンに接続する引出配線（ゲートバスライン）によって、全てのＳｉＣパワーＭＩＳＦＥＴのゲート電極はゲート配線用電極５と電気的に接続している。ここでは、ゲート電極はストライプパターンに形成されているとしたが、これに限定されるものではなく、例えばボックスパターンや多角形パターンなどであってもよい。
また、複数のＳｉＣパワーＭＩＳＦＥＴのそれぞれのソース領域は、複数のＳｉＣパワーＭＩＳＦＥＴを覆う層間絶縁膜に形成された開口部６を通じてソース配線用電極７と電気的に接続している。ゲート配線用電極５とソース配線用電極７とは互いに離間して形成されており、ソース配線用電極７は、ゲート配線用電極５が形成された領域を除いて、アクティブ領域２のほぼ全面に形成されている。また、ｎ型のＳｉＣエピタキシャル基板の裏面側に形成されたｎ＋型のドレイン領域は、ｎ型のＳｉＣエピタキシャル基板の裏面全面に形成されたドレイン配線用電極と電気的に接続している。
次に、本実施の形態１によるＳｉＣパワーＭＩＳＦＥＴの構造を、図２を用いて説明する。
炭化珪素（ＳｉＣ）からなるｎ＋型のＳｉＣ基板（基板）１０１の表面（第１主面）上に、ｎ＋型のＳｉＣ基板１０１よりも不純物濃度の低い炭化珪素（ＳｉＣ）からなるｎ−型のエピタキシャル層１０２が形成されており、ｎ＋型のＳｉＣ基板１０１とｎ−型のエピタキシャル層１０２とからＳｉＣエピタキシャル基板１０４が構成されている。ｎ−型のエピタキシャル層１０２の厚さは、例えば５〜２０μｍ程度である。
ｎ−型のエピタキシャル層１０２の表面から所定の深さを有して、ｎ−型のエピタキシャル層１０２内にはｐ型のボディ層（ウェル領域）１０５が形成されている。さらに、ｎ−型のエピタキシャル層１０２の表面から所定の深さを有して、ｐ型のボディ層１０５内にはｎ＋型のソース領域（第２ソース領域）１０７およびｎ＋＋型のソース領域（第１ソース領域）１１１からなるソース領域が形成されている。
ｐ型のボディ層１０５のエピタキシャル層１０２の表面からの深さ（第１深さ）は、例えば０．５〜２．０μｍ程度である。また、ｎ＋型のソース領域１０７のエピタキシャル層１０２の表面からの深さ（第２深さ）は、例えば０．０１〜０．２μｍ程度である。一方、ｎ＋＋型のソース領域１１１のエピタキシャル層１０２の表面からの深さ（第３深さ）は、例えば０．１〜０．４μｍ程度である。
すなわち、ソース領域は、ｐ型のボディ層１０５の端部と離間してｐ型のボディ層１０５内に形成されており、上記第２深さを有するｎ＋型のソース領域１０７と、上記第３深さを有するｎ＋＋型のソース領域１１１とから構成されている。そして、ｎ＋型のソース領域１０７は、ｐ型のボディ層１０５の平面視における端部とｎ＋＋型のソース領域１１１との間に、ｐ型のボディ層１０５の平面視における端部と離間し、ｎ＋＋型のソース領域１１１と接して形成されている。
さらに、ｎ−型のエピタキシャル層１０２の表面から所定の深さを有して、ｐ型のボディ層１０５内にはｎ−型、真性、またはｐ−型のチャネル領域（第２チャネル領域）１１２およびｐ＋型のチャネル領域（第１チャネル領域）１０９からなるチャネル領域が形成されている。
ｎ−型、真性、またはｐ−型のチャネル領域１１２のエピタキシャル層１０２の表面からの深さ（第４深さ）は、例えば０．０５〜０．２μｍ程度である。一方、ｐ＋型のチャネル領域１０９のエピタキシャル層１０２の表面からの深さ（第５深さ）は、例えば０．０５〜０．２μｍ程度である。
すなわち、チャネル領域は、ｐ型のボディ層１０５の平面視における端部と上記ソース領域との間のｐ型のボディ層１０５内に形成されており、チャネル領域は、上記第４深さを有するｎ−型、真性、またはｐ−型のチャネル領域１１２と、上記第５深さを有するｐ＋型のチャネル領域１０９とから構成される。そして、ｐ＋型のチャネル領域１０９は、ｐ型のボディ層１０５の平面視における端部とｎ＋型のソース領域１０７との間に、ｐ型のボディ層１０５の平面視における端部から離間し、ｎ＋型のソース領域１０７と接して形成されている。また、ｎ−型、真性、またはｐ−型のチャネル領域１１２は、ｐ型のボディ層１０５の平面視における端部からｐ＋型のチャネル領域１０９との間に、ｐ＋型のチャネル領域１０９と接して形成されている。
さらに、ｎ−型のエピタキシャル層１０２の表面から所定の深さを有して、ｐ型のボディ層１０５内にはｐ型のボディ層１０５の電位を固定するｐ＋＋型の電位固定層１１４が形成されている。ｐ＋＋型の電位固定層１１４のエピタキシャル層１０２の表面からの深さ（第７深さ）は、例えば０．０５〜０．２μｍ程度である。また、ＳｉＣ基板１０１の裏面（第２主面）から所定の深さ（第６深さ）を有して、ｎ＋型のドレイン領域１０３が形成されている。
なお、「−」および「＋」は、導電型がｎ型またはｐ型の相対的な不純物濃度を表記した符号であり、例えば「ｎ−」、「ｎ」、「ｎ＋」、「ｎ＋＋」の順にｎ型不純物の不純物濃度は高くなる。
ｎ＋型のＳｉＣ基板１０１の不純物濃度の好ましい範囲は、例えば１×１０１８〜１×１０２１ｃｍ−３、ｎ−型のエピタキシャル層１０２の不純物濃度の好ましい範囲は、例えば１×１０１４〜１×１０１７ｃｍ−３、ｐ型のボディ層１０５の不純物濃度の好ましい範囲は、例えば１×１０１６〜１×１０１９ｃｍ−３である。また、ｎ＋型のソース領域１０７の不純物濃度の好ましい範囲は、例えば１×１０１７〜１×１０２１ｃｍ−３、ｎ＋＋型のソース領域１１１の不純物濃度の好ましい範囲は、例えば１×１０１８〜１×１０２１ｃｍ−３である。ｎ＋＋型のソース領域１１１の不純物濃度の最大値は、ｎ＋型のソース領域１０７の不純物濃度の最大値よりも１０倍以上高く設定される。
また、ｐ＋型のチャネル領域１０９の不純物濃度の好ましい範囲は、例えば１×１０１６〜１×１０１９ｃｍ−３、チャネル領域１１２がｎ−型の場合、ｎ−型のチャネル領域１１２の不純物濃度の好ましい範囲は、例えば１×１０１６〜１×１０１９ｃｍ−３である。ｐ＋型のチャネル領域１０９の不純物濃度の最大値は、ｎ−型、真性、またはｐ−型チャネル領域１１２の不純物濃度の最大値よりも２倍以上高く設定される。ｐ＋＋型の電位固定層１１４の不純物濃度の好ましい範囲は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
ｐ＋型のチャネル領域１０９およびｎ−型、真性、またはｐ−型のチャネル領域１１２上にはゲート絶縁膜１１６が形成され、ゲート絶縁膜１１６上にはゲート電極１１７が形成されており、これらゲート絶縁膜１１６およびゲート電極１１７は層間絶縁膜１１９により覆われている。さらに、層間絶縁膜１１９に形成された開口部ＣＮＴの底面ではｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４が露出し、これら表面に金属シリサイド層１２１が形成されている。さらに、ｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４は、金属シリサイド層１２１を介してソース配線用電極７が電気的に接続され、ｎ＋型のドレイン領域１０３には、金属シリサイド層１２２を介してドレイン配線用電極８に電気的に接続されている。図示は省略するが、同様に、ゲート電極１１７は、ゲート配線用電極に電気的に接続されている。ソース配線用電極７には外部からソース電位が印加され、ドレイン配線用電極８には外部からドレイン電位が印加され、ゲート配線用電極には外部からゲート電位が印加される。
次に、本実施の形態１によるＳｉＣパワーＭＩＳＦＥＴの構成の特徴を、前述の図２を用いて説明する。
前述の図２に示すように、チャネル領域として、ｎ−型、真性、またはｐ−型のチャネル領域１１２およびｐ＋型のチャネル領域１０９が形成され、かつ、ソース領域として、ｎ＋型のソース領域１０７およびｎ＋＋型のソース領域１１１が形成されている。
ｎ−型、真性、またはｐ−型のチャネル領域１１２を形成することで、キャリア移動度が高くなり、高い相互コンダクタンスが期待できる。しかし、ｎ−型、真性、またはｐ−型のチャネル領域１１２を形成しただけでは、しきい値電圧が低くなり、ノーマリーオン型のＭＩＳＦＥＴとなる。そこで、ｎ−型、真性、またはｐ−型のチャネル領域１１２に接して、ｎ−型、真性、またはｐ−型のチャネル領域１１２とソース領域との間に、さらにｐ＋型のチャネル領域１０９を形成することで、しきい値電圧を高くする。
このように、チャネル領域を、高いチャネル移動度を実現できるｎ−型、真性、またはｐ−型のチャネル領域１１２と、高いしきい値電圧を実現できるｐ＋型のチャネル領域１０９とで構成することにより、ＳｉＣパワーＭＩＳＦＥＴにおいて、高いチャネル移動度と高いしきい値電圧を両立することができる。
しかし、一方で、ｐ＋型のチャネル領域１０９を設けると、ｐ＋型のチャネル領域１０９とソース領域の端部との間に高い電界領域が発生する。この高い電界領域はゲート絶縁膜１１６の信頼性を損なうため、ソース領域の不純物濃度を下げる必要がある。しかし、ソース領域の不純物濃度を下げると、ソース配線用電極７とソース領域との接合部分（コンタクト部分）の寄生抵抗（コンタクト抵抗）が高くなる。
そこで、ｐ＋型のチャネル領域１０９と接するソース領域の一部（ｎ＋型のソース領域１０７）は相対的に低濃度とし、ソース配線用電極７が電気的に接続されるソース領域の他部（ｎ＋＋型のソース領域１１１）は相対的に高濃度とする。さらに、ソース領域の他部（ｎ＋＋型のソース領域１１１）の表面には金属シリサイド層１２１を形成する。
このように、ｐ＋型のチャネル領域１０９と接するソース領域の一部にｎ＋型のソース領域１０７を形成し、ソース配線用電極７と電気的に接続されるソース領域の他部にｎ＋＋型のソース領域１１１を形成して、ｎ＋型のソース領域１０７およびｎ＋＋型のソース領域１１１のそれぞれの不純物濃度を最適化する。相対的に低濃度（例えば１×１０１７〜１×１０２１ｃｍ−３）のｎ＋型のソース領域１０７を形成することにより、ｐ＋型のチャネル領域１０９内に高い電界領域が発生することを抑制することができる。さらに、相対的に高濃度（例えば１×１０１８〜１×１０２１ｃｍ−３）のｎ＋＋型のソース領域１１１を形成することにより、ソース配線用電極７とソース領域との接合部分の寄生抵抗を低くすることができる。
≪炭化珪素半導体装置の製造方法≫
本発明の実施の形態１による炭化珪素半導体装置の製造方法について図３〜図１６を用いて工程順に説明する。図３〜図１６は炭化珪素半導体装置のＳｉＣパワーＭＩＳＦＥＴ形成領域（素子形成領域）の一部および周辺形成領域の一部をそれぞれ拡大して示す要部断面図である。なお、図３〜図１６の周辺形成領域には、２つのフローティング・フィールド・リミッティング・リングを記載している。
まず、図３に示すように、ｎ＋型の４Ｈ−ＳｉＣ基板１０１を用意する。ｎ＋型のＳｉＣ基板１０１には、ｎ型不純物が導入されている。このｎ型不純物は、例えば窒素（Ｎ）であり、このｎ型不純物の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲である。また、ｎ＋型のＳｉＣ基板１０１はＳｉ面とＣ面との両面を有するが、ｎ＋型のＳｉＣ基板１０１の表面はＳｉ面またはＣ面のどちらでもよい。
次に、ｎ＋型のＳｉＣ基板１０１の表面（第１主面）にエピタキシャル成長法により炭化珪素（ＳｉＣ）のｎ−型のエピタキシャル層１０２を形成する。ｎ−型のエピタキシャル層１０２には、ｎ＋型のＳｉＣ基板１０１の不純物濃度よりも低いｎ型不純物が導入されている。ｎ−型のエピタキシャル層１０２の不純物濃度はＳｉＣパワーＭＩＳＦＥＴの素子定格に依存するが、例えば１×１０１４〜１×１０１７ｃｍ−３の範囲である。また、ｎ−型のエピタキシャル層１０２の厚さは、例えば５〜２０μｍである。以上の工程により、ｎ＋型のＳｉＣ基板１０１およびｎ−型のエピタキシャル層１０２からなるＳｉＣエピタキシャル基板１０４が形成される。
次に、ｎ＋型のＳｉＣ基板１０１の裏面（第２主面）から所定の深さ（第６深さ）を有して、ｎ＋型のＳｉＣ基板１０１の裏面にｎ＋型のドレイン領域１０３を形成する。ｎ＋型のドレイン領域１０３の不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
次に、図４に示すように、ｎ−型のエピタキシャル層１０２の表面上に、マスク１０６を形成する。マスク１０６の厚さは、例えば１．０〜３．０μｍ程度である。素子形成領域におけるマスク１０６の幅は、例えば１．０〜５．０μｍ程度である。
次に、マスク１０６越しに、ｎ−型のエピタキシャル層１０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入する。これにより、ｎ−型のエピタキシャル層１０２の素子形成領域にｐ型のボディ層１０５を形成し、周辺形成領域にｐ型のフローティング・フィールド・リミッティング・リング（以下、リングと記す）１０５ａを形成する。
ｐ型のボディ層１０５およびｐ型のリング１０５ａのエピタキシャル層１０２の表面からの深さ（第１深さ）は、例えば０．５〜２．０μｍ程度である。また、ｐ型のボディ層１０５およびｐ型のリング１０５ａの不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。ここで、周辺形成領域にはｐ型のリング１０５ａが形成されているが、終端部の構造としては、これに限定されるものではなく、例えばジャンクション・ターミネーション・エクステンション（Junction Termination Extension：ＪＴＥ）構造であってもよい。
次に、図５に示すように、マスク１０６を除去した後、マスク（第１マスク）１０８を形成する。マスク１０８の厚さは、例えば０．５〜１．０μｍ程度である。また、素子形成領域だけではなく、周辺形成領域にもマスク１０８の開口部分を設ける。
次に、マスク１０８越しに、ｎ−型のエピタキシャル層１０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋型のソース領域１０７を形成し、周辺形成領域にｎ＋型のガードリング１０７ａを形成する。ｎ＋型のソース領域１０７およびｎ＋型のガードリング１０７ａのエピタキシャル層１０２の表面からの深さ（第２深さ）は、例えば０．０１〜０．２μｍ程度である。
ｎ−型のエピタキシャル層１０２にイオン注入されるｎ型不純物として、窒素原子（Ｎ）またはリン原子（Ｐ）を例示したが、ｎ＋型のソース領域１０７のエピタキシャル層１０２の表面からの深さを浅くするために、浅い接合を形成することが容易であるｎ型不純物であればよい。例えば窒素分子（Ｎ２）、フッ化窒素（ＮＦ）、二フッ化窒素（ＮＦ２）、三フッ化窒素（ＮＦ３）、リン分子（Ｐ２）、ホスフィン（ＰＨ３）、フッ化リン（ＰＦ）、二フッ化リン（ＰＦ２）、または三フッ化リン（ＰＦ３）、あるいは上記ガス種の混合ガスを用いても良い。ｎ＋型のソース領域１０７の不純物濃度は、例えば１×１０１７〜１×１０２１ｃｍ−３の範囲である。
次に、図６に示すように、ｎ＋型のソース領域１０７の側面および下面（底面）を囲むようにｐ＋型のチャネル領域１０９を形成する。例えばマスク１０８越しに、ｎ−型のエピタキシャル層１０２にｐ型不純物を斜めイオン注入して、ｐ＋型のチャネル領域１０９を形成する。ｐ型不純物としては、アルミニウム（Ａｌ）を例示することができる。注入角度はｎ＋型のＳｉＣ基板１０１の法線から１０〜４５度程度傾いた角度が望ましい。ｐ＋型のチャネル領域１０９のチャネル長は、例えば０．０１〜０．２μｍ程度である。ｐ＋型のチャネル領域１０９の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
素子形成領域にｐ＋型のチャネル領域１０９を形成する際には、周辺形成領域にも、ｎ＋型のガードリング１０７ａの側面および下面（底面）を囲むようにｐ＋型のチャネル領域１０９ａが同時に形成される。
次に、図７に示すように、マスク１０８を覆うように、ｎ−型のエピタキシャル層１０２の表面上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により絶縁膜（第１絶縁膜）１１０、例えば酸化珪素（ＳｉＯ２）膜を堆積する。絶縁膜１１０の厚さは、ｎ＋型のソース領域１０７の幅を規定する。絶縁膜１１０の厚さは、例えば０．０５〜０．５μｍ程度である。
次に、図８に示すように、絶縁膜１１０を異方性のドライエッチング法により加工して、マスク１０８の側面に絶縁膜１１０からなるサイドウォール１１０Ｓを形成する。サイドウォール１１０Ｓの幅は、絶縁膜１１０の厚さと等しいか、それよりも薄い。このサイドウォール１１０Ｓを形成することで、後の工程において形成されるｎ＋＋型のソース領域１１１の平面視における面積をｎ＋型のソース領域１０７の平面視における面積よりも小さくすることができる。
次に、マスク１０８およびサイドウォール１１０Ｓからなるマスク（第２マスク）越しに、ｎ−型のエピタキシャル層１０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋＋型のソース領域１１１を形成する。ｎ＋＋型のソース領域１１１のエピタキシャル層１０２の表面からの深さ（第３深さ）は、例えば０．１〜０．４μｍ程度である。ｎ＋＋型のソース領域１１１の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲である。
素子形成領域にｎ＋＋型のソース領域１１１を形成する際には、周辺形成領域にも、ｎ＋＋型のガードリング１１１ａが同時に形成される。ｎ＋＋型のソース領域１１１を形成する際にイオン注入されるイオン種は、ｎ＋型のソース領域１０７を形成する際にイオン注入されるイオン種と同じイオン種であってもよく、異なるイオン種であってもよい。
以上の工程を経て、素子形成領域に、ｎ＋型のソース領域１０７およびｎ＋＋型のソース領域１１１からなるソース領域と、ｐ＋型のチャネル領域１０９からなるチャネル領域の一部とが形成され、周辺形成領域に、ｎ＋型のガードリング１０７ａおよびｎ＋＋型のガードリング１１１ａからなるガードリング（前述の図１に示すｎ型のガードリング４）が形成される。
本実施の形態１では、素子形成領域のソース領域（ｎ＋型のソース領域１０７およびｎ＋＋型のソース領域１１１）と周辺形成領域のガードリング（ｎ＋型のガードリング１０７ａおよびｎ＋＋型のガードリング１１１ａ）とを同時に形成しているため、両者は深さ方向に同じ不純物分布となる。
次に、図９に示すように、マスク１０８およびサイドウォール１１０Ｓを除去した後、マスク（第３マスク）１１３を形成する。マスク１１３は、後の工程においてｎ−型、真性、またはｐ−型のチャネル領域１１２が形成される領域のみに開口部分が設けられている。マスク１１３の厚さは、例えば０．２〜１．０μ程度である。
次に、マスク１１３越しに、ｎ−型のエピタキシャル層１０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、ｎ−型のチャネル領域１１２を形成する。ｎ−型のチャネル領域１１２のエピタキシャル層１０２の表面からの深さ（第４深さ）は、例えば０．０５〜０．２μｍ程度である。ｎ−型のチャネル領域１１２の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
ここでは、ｎ−型のチャネル領域１１２の形成を例示したが、必ずしもｎ−型のチャネル領域１１２である必要はなく、その素子定格に依存し、真性またはｐ−型のチャネル領域１１２であってもよい。
次に、図１０に示すように、マスク１１３を除去した後、マスク１１５を形成する。マスク１１５は、後の工程においてｐ型のボディ層１０５の電位を固定するｐ＋＋型の電位固定層１１４が形成される領域のみに開口部分が設けられている。マスク１１５の厚さは、例えば０．２〜１．０μ程度である。
次に、マスク１１５越しに、ｎ−型のエピタキシャル層１０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入して、ｐ＋＋型の電位固定層１１４を形成する。ｐ＋＋型の電位固定層１１４のエピタキシャル層１０２の表面からの深さ（第７深さ）は、例えば０．１〜０．４μｍ程度である。ｐ＋＋型の電位固定層１１４の不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
次に、マスク１１５を除去した後、図示は省略するが、ＳｉＣエピタキシャル基板１０４の表面上および裏面上に、例えばプラズマＣＶＤ法により炭素（Ｃ）膜を堆積する。炭素（Ｃ）膜の厚さは、例えば０．０３μｍ程度である。この炭素（Ｃ）膜により、ＳｉＣエピタキシャル基板１０４の表面および裏面を被覆した後、ＳｉＣエピタキシャル基板１０４に１５００℃以上の温度で２〜３分程度の熱処理を施す。これにより、ＳｉＣエピタキシャル基板１０４にイオン注入した各不純物の活性化を行う。熱処理後は、炭素（Ｃ）膜を、例えば酸素プラズマ処理により除去する。
次に、図１１に示すように、ｎ−型のエピタキシャル層１０２の表面にゲート絶縁膜１１６を形成する。ゲート絶縁膜１１６は、例えば熱ＣＶＤ法により形成された酸化珪素（ＳｉＯ２）膜からなる。ゲート絶縁膜１１６の厚さは、例えば０．０５〜０．１５μｍ程度である。
次に、ゲート絶縁膜１１６上に、ｎ型の多結晶珪素（Ｓｉ）膜１１７Ａを形成する。ｎ型の多結晶珪素（Ｓｉ）膜１１７Ａの厚さは、例えば０．２〜０．５μｍ程度である。
次に、図１２に示すように、マスク１１８を用いて、多結晶珪素（Ｓｉ）膜１１７Ａをドライエッチング法により加工して、ゲート電極１１７を形成する。
次に、図１３に示すように、マスク１１８を除去した後、ｎ−型のエピタキシャル層１０２の表面上にゲート電極１１７およびゲート絶縁膜１１６を覆うように、例えばプラズマＣＶＤ法により層間絶縁膜１１９を形成する。
次に、図１４に示すように、マスク１２０を用いて、層間絶縁膜１１９およびゲート絶縁膜１１６をドライエッチング法により加工して、ｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４に達する開口部ＣＮＴを形成する。
次に、図１５に示すように、マスク１２０を除去した後、開口部ＣＮＴの底面に露出しているｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４のそれぞれの表面に金属シリサイド層１２１を形成する。
まず、図示は省略するが、ｎ−型のエピタキシャル層１０２の表面上に層間絶縁膜１１９および開口部ＣＮＴの内部（側面および底面）を覆うように、例えばスパッタリング法により第１金属膜、例えばニッケル（Ｎｉ）を堆積する。この第１金属膜の厚さは、例えば０．０５μｍ程度である。続いて、５００〜９００℃のシリサイド化熱処理を施すことにより、開口部ＣＮＴの底面において第１金属膜とｎ−型のエピタキシャル層１０２とを反応させて、金属シリサイド層１２１、例えばニッケルシリサイド（ＮｉＳｉ）層を開口部ＣＮＴの底面に露出しているｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４のそれぞれの表面に形成する。続いて、未反応の第１金属膜をウェットエッチング法により除去する。ウェットエッチング法には、例えば硫酸過水が用いられる。
次に、図示は省略するが、ｎ＋型のＳｉＣ基板１０１の裏面に、例えばスパッタリング法により第２金属膜を堆積する。この第２金属膜の厚さは、例えば０．１μｍ程度である。
次に、図１６に示すように、８００〜１２００℃のシリサイド化熱処理を施すことにより、第２金属膜とｎ＋型のＳｉＣ基板１０１とを反応させて、ｎ＋型のＳｉＣ基板１０１の裏面側に形成されたｎ＋型のドレイン領域１０３を覆うように金属シリサイド層１２２を形成する。続いて、金属シリサイド層１２２を覆うように、ドレイン配線用電極８を形成する。ドレイン配線用電極８の厚さは、例えば０．４μｍ程度である。
次に、マスク越しに、層間絶縁膜１１９をドライエッチング法により加工して、ゲート電極１１７に達する開口部（図示は省略）を形成する。
次に、ｎ＋＋型のソース領域１１１の一部およびｐ＋＋型の電位固定層１１４のそれぞれの表面に形成された金属シリサイド膜１２１に達する開口部ＣＮＴ、ならびにゲート電極１１７に達する開口部（図示は省略）の内部を含む層間絶縁膜１１９上に第３金属膜、例えばチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜とアルミニウム（Ａｌ）膜とからなる積層膜を堆積する。アルミニウム（Ａｌ）膜の厚さは、例えば２．０μｍ以上が好ましい。続いて、第３金属膜を加工することにより、金属シリサイド層１２１を介してｎ＋＋型のソース領域１１１の一部と電気的に接続するソース配線用電極７およびゲート電極１１７と電気的に接続するゲート配線用電極（図示は省略）を形成する。その後、ソース配線用電極１１７およびゲート配線用電極（図示は省略）にそれぞれ外部配線が電気的に接続される。
本実施の形態１では、例えば図１７（ａ）に示すように、ｐ＋型のチャネル領域１０９のエピタキシャル層１０２の表面からの深さ（第５深さ）をｎ＋型のソース領域１０７のエピタキシャル層１０２の表面からの深さ（第２深さ）よりも深く形成して、ｎ＋型のソース領域１０７の側面および底面（下面）を囲むように、ｐ＋型のチャネル領域１０９を形成したが、これに限定されるものではない。
例えば、図１７（ｂ）に示すように、ｐ＋型のチャネル領域１０９のエピタキシャル層１０２の表面からの深さ（第５深さ）をｎ＋型のソース領域１０７のエピタキシャル層１０２の表面からの深さ（第２深さ）よりも浅く形成して、ｎ＋型のソース領域１０７の側面だけを囲むようにｐ＋型のチャネル領域１０９を形成してもよい。
このように、本実施の形態１によれば、チャネル領域を、高いチャネル移動度を実現できるｎ−型、真性、またはｐ−型のチャネル領域１１２と、高いしきい値電圧を実現できるｐ＋型のチャネル領域１０９とで構成することにより、ＳｉＣパワーＭＩＳＦＥＴにおいて、高いチャネル移動度と高いしきい値電圧を両立することができる。
さらに、ソース領域を、ｎ＋型のソース領域１０７と、ｎ＋＋型のソース領域１１１とで構成し、ｐ＋型のチャネル領域１０９とｎ＋＋型のソース領域１１１との間にｎ＋型のソース領域１０７を形成し、ｎ＋＋型のソース領域１１１に金属シリサイド層１２１を介してソース配線用電極７を電気的に接続する。これにより、ｎ＋型のソース領域１０７と接するｐ＋型のチャネル領域１０９内部の電界が緩和して、ゲート絶縁膜１１６の劣化を抑制することができ、かつ、ｎ＋＋型のソース領域１１１とソース配線用電極７とのコンタクト抵抗を低減することができる。
これらのことから、高性能で、かつ、信頼性の高いＳｉＣパワーＭＩＳＦＥＴを実現することができる。
（実施の形態２）
本実施の形態２と前述した実施の形態１との相違点は、チャネル領域の形成方法である。すなわち、前述した実施の形態１では、チャネル領域を自己整合により形成したが、本実施の形態２では、チャネル領域を自己整合により形成していない。
≪炭化珪素半導体装置の製造方法≫
本実施の形態２による炭化珪素半導体装置の製造方法について図１８〜図２５を用いて工程順に説明する。図１８〜図２５は炭化珪素半導体装置のＳｉＣパワーＭＩＳＦＥＴ形成領域（素子形成領域）の一部および周辺形成領域の一部をそれぞれ拡大して示す要部断面図である。
前述した実施の形態１と同様にして、図１８に示すように、ｎ＋型のＳｉＣ基板（基板）２０１の表面（第１主面）上にｎ−型のエピタキシャル層２０２を形成して、ｎ＋型のＳｉＣ基板２０１とｎ−型のエピタキシャル層２０２とからなるＳｉＣエピタキシャル基板２０４を形成する。ｎ＋型のＳｉＣ基板２０１の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲であり、ｎ−型のエピタキシャル層２０２の不純物濃度は、例えば１×１０１４〜１×１０１７ｃｍ−３の範囲である。続いて、ｎ＋型のＳｉＣ基板２０１の裏面（第２主面）側にｎ＋型のドレイン領域２０３を形成する。ｎ＋型のドレイン領域２０３の不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
次に、ｎ−型のエピタキシャル層２０２の表面上に、例えば酸化珪素（ＳｉＯ２）膜（第２絶縁膜）からなるハードマスク（第４マスク）２０６を形成する。続いて、ハードマスク２０６越しに、ｎ−型のエピタキシャル層２０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入する。これにより、ｎ−型のエピタキシャル層２０２の表面側の素子形成領域にｐ型のボディ層（ウェル領域）２０５を形成し、周辺形成領域にｐ型のリング２０５ａを形成する。ｐ型のボディ層２０５およびｐ型のリング２０５ａのエピタキシャル層２０２の表面からの深さ（第１深さ）は、例えば０．５〜２．０μｍ程度である。また、ｐ型のボディ層２０５およびｐ型のリング２０５ａの不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
ハードマスク２０６をｎ−型のエピタキシャル層２０２の表面上に形成する際には、ｎ−型のエピタキシャル層２０２の表面が０．０〜５．０ｎｍ程度削れて、ハードマスク２０６の側面下のｎ−型のエピタキシャル層２０２に第１段差が形成される。
次に、ハードマスク２０６およびｎ−型のエピタキシャル層２０２の表面の一部を覆うように、絶縁膜（第３絶縁膜）２２５を堆積する。絶縁膜２２５は、例えばプラズマＣＶＤ法により堆積された酸化珪素（ＳｉＯ２）膜である。絶縁膜２２５の厚さは、例えば０．５〜２．０μｍ程度である。この際、周辺形成領域では、隣り合うハードマスク２０６の間は絶縁膜２２５により埋め込まれる。
次に、図１９に示すように、後の工程においてソース領域が形成される素子形成領域の一部領域を覆うように、マスク２２６を形成する。
次に、図２０に示すように、マスク２２６を用いて、絶縁膜２２５を異方性のドライエッチング法により加工することにより、素子形成領域では一部の絶縁膜２２５を残して、後の工程においてソース領域が形成される領域のｎ−型のエピタキシャル層２０２の表面を露出させる。この際、ハードマスク２０６の側面に絶縁膜２２５からなるサイドウォール（第２サイドウォール）２２５Ｓが形成される。ここで、ｐ型のボディ層２０５の端部からサイドウォール２２５Ｓによって覆われたｐ型のボディ層２０５の一部が、全チャネル領域となる。周辺形成領域では隣り合うハードマスク２０６の間は絶縁膜２２５により埋め込まれたままである。
サイドウォール２２５Ｓをｎ−型のエピタキシャル層２０２の表面上に形成する際には、ｎ−型のエピタキシャル層２０２の表面が０．０〜５．０ｎｍ程度削れて、サイドウォール２２５Ｓの側面下のｎ−型のエピタキシャル層２０２に第２段差が形成される。前述した第１段差と第２段差とに挟まれた領域がチャネル領域となる。従って、チャネル長は第１段差と第２段差によって規定することができ、第１段差と第２段差に挟まれた領域に位置し、後の工程において形成されるｎ−型、真性、またはｐ−型のチャネル領域２１２とｐ＋型のチャネル領域２０９との合計がＳｉＣパワーＭＩＳＦＥＴのチャネル長となる。
次に、ハードマスク２０６、サイドウォール２２５Ｓ、および絶縁膜２２５からなるマスク（第１マスク）越しに、ｎ−型のエピタキシャル層２０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、ｎ＋型のソース領域（第２ソース領域）２０７を形成する。ｎ＋型のソース領域２０７のエピタキシャル層２０２の表面からの深さ（第２深さ）は、例えば０．０１〜０．２μｍ程度である。
ｎ−型のエピタキシャル層２０２にイオン注入されるｎ型不純物として、窒素原子（Ｎ）またはリン原子（Ｐ）を例示したが、ｎ＋型のソース領域２０７のエピタキシャル層２０２の表面からの深さを浅くするために、浅い接合を形成することが容易であるｎ型不純物であればよい。例えば窒素分子（Ｎ２）、フッ化窒素（ＮＦ）、二フッ化水素（ＮＦ２）、三フッ化水素（ＮＦ３）、リン分子（Ｐ２）、ホスフィン（ＰＨ３）、フッ化リン（ＰＦ）、二フッ化リン（ＰＦ２）、または三フッ化リン（ＰＦ３）、あるいは上記ガス種の混合ガスを用いても良い。ｎ＋型のソース領域２０７の不純物濃度は、例えば１×１０１７〜１×１０２１ｃｍ−３の範囲である。
次に、図２１に示すように、ｎ＋型のソース領域２０７の側面および下面（底面）を囲むようにｐ＋型のチャネル領域（第１チャネル領域）２０９を形成する。例えばハードマスク２０６、サイドウォール２２５Ｓ、および絶縁膜２２５越しに、ｎ−型のエピタキシャル層２０２にｐ型不純物を斜めイオン注入して、ｐ＋型のチャネル領域２０９を形成する。ｐ型不純物としては、アルミニウム（Ａｌ）を例示することができる。注入角度はｎ＋型のＳｉＣ基板２０１の法線から１０〜４５度程度傾いた角度が望ましい。ｐ＋型のチャネル領域２０９のチャネル長は、例えば０．０１〜０．２μｍ程度である。ｐ＋型のチャネル領域２０９の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
次に、図２２に示すように、ハードマスク２０６、サイドウォール２２５Ｓ、および絶縁膜２２５を覆うように、ｎ−型のエピタキシャル層２０２の表面上に、例えばプラズマＣＶＤ法により絶縁膜（第１絶縁膜）２２７、例えば酸化珪素（ＳｉＯ２）膜を堆積する。絶縁膜２２７の厚さは、例えば０．０５〜０．５μｍ程度である。
次に、図２３に示すように、絶縁膜２２７を異方性のドライエッチング法により加工することにより、サイドウォール２２５Ｓの側面および絶縁膜２２５の側面に絶縁膜２２７からなるサイドウォール（第１サイドウォール）２２７Ｓを形成する。
次に、ハードマスク２０６、サイドウォール２２５Ｓ、絶縁膜２２５、およびサイドウォール２２７Ｓからなるマスク（第２マスク）越しに、ｎ−型のエピタキシャル層２０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、素子形成領域にｎ＋＋型のソース領域（第１ソース領域）２１１を形成する。ｎ＋＋型のソース領域２１１のエピタキシャル層２０２の表面からの深さ（第３深さ）は、例えば０．１〜０．４μｍ程度である。ｎ＋＋型のソース領域２１１の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲である。
以上の工程を経て、素子形成領域に、ｎ＋型のソース領域２０７およびｎ＋＋型のソース領域２１１からなるソース領域、およびｐ＋型のチャネル領域２０９からなるチャネル領域の一部が形成される。
次に、図２４に示すように、ハードマスク２０６、サイドウォール２２５Ｓ、絶縁膜２２５、およびサイドウォール２２７Ｓを除去した後、マスク（第５マスク）２２８を形成する。マスク２２８は、後の工程において周辺形成領域のｎ＋＋型のガードリング２２９が形成される領域のみに開口部分が設けられている。
次に、マスク２２８越しに、ｎ−型のエピタキシャル層２０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、周辺形成領域にｎ＋＋型のガードリング２２９を形成する。ｎ＋＋型のガードリング２２９のエピタキシャル層２０２の表面からの深さは、例えば０．１〜０．４μｍ程度である。ｎ＋＋型のガードリング２２９の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲である。
前述した実施の形態１では、ソース領域（ｎ＋型のソース領域１０７およびｎ＋＋型のソース領域１１１）とガードリング（ｎ＋型のガードリング１０７ａおよびｎ＋＋型のガードリング１１１ａ）とを同時に形成したため、両者の不純物分布は等しくなる。しかし、本実施の形態２では、ソース領域（ｎ＋型のソース領域２０７およびｎ＋＋型のソース領域２１１）とガードリング（ｎ＋＋型のガードリング２２９）とは互いに異なる工程で形成するため、両者の不純物分布は異なる。
その後は、図２５に示すように、前述した実施の形態１と同様にして、素子形成領域に、ｎ−型、真性、またはｐ−型のチャネル領域２１２（第２チャネル領域）、ｐ型のボディ層２０５の電位を固定するｐ＋＋型の電位固定層２１４、ゲート絶縁膜２１６、およびゲート電極２１７等を形成する。続いて、ｎ−型のエピタキシャル層２０２の表面上に層間絶縁膜２１９を形成した後、層間絶縁膜２１９の所望する領域に開口部ＣＮＴを形成し、開口部ＣＮＴの底面に露出しているｎ＋＋型のソース領域２１１の一部およびｐ＋＋型の電位固定層２１４のそれぞれの表面に金属シリサイド層２２１を形成する。
次に、ｎ＋型のＳｉＣ基板２０１の裏面側に形成されたｎ＋型のドレイン領域２０３を覆うように金属シリサイド層２２２を形成した後、金属シリサイド層２２２を覆うように、ドレイン配線用電極２８を形成する。
次に、ゲート電極２１７に達する開口部（図示は省略）を層間絶縁膜２１９に形成した後、金属シリサイド層２２１を介してｎ＋＋型のソース領域２１１の一部と電気的に接続するソース配線用電極２７、およびゲート電極２１７と電気的に接続するゲート配線用電極（図示は省略）を形成する。
このように、本実施の形態２によれば、チャネル領域を、高いチャネル移動度を実現できるｎ−型、真性、またはｐ−型のチャネル領域２１２と、高いしきい値電圧を実現できるｐ＋型のチャネル領域２０９とで構成することにより、ＳｉＣパワーＭＩＳＦＥＴにおいて、高いチャネル移動度と高いしきい値電圧を両立することができる。
さらに、ソース領域を、ｎ＋型のソース領域２０７と、ｎ＋＋型のソース領域２１１とで構成し、ｐ＋型のチャネル領域２０９とｎ＋＋型のソース領域２１１との間にｎ＋型のソース領域２０７を形成し、ｎ＋＋型のソース領域２１１に金属シリサイド層２２１を介してソース配線用電極２７を接続する。これにより、ｎ＋型のソース領域２０７と接するｐ＋型のチャネル領域２０９内部の電界が緩和して、ゲート絶縁膜２１６の劣化を抑制することができ、かつ、ｎ＋＋型のソース領域２１１とソース配線用電極２７とのコンタクト抵抗を低減することができる。
さらに、ｐ型のボディ層２０５の形成工程においてｎ−型のエピタキシャル層２０２に形成される第１段差と、ｎ＋＋型のソース領域２１１の形成工程においてｎ−型のエピタキシャル層２０２に形成される第２段差とに挟まれた領域がチャネル領域となる。従って、チャネル長は第１段差と第２段差によって規定することができ、第１段差と第２段差に挟まれた領域に位置するｎ−型、真性、またはｐ−型のチャネル領域２１２とｐ＋型のチャネル領域２０９との合計がＳｉＣパワーＭＩＳＦＥＴのチャネル長となる。
また、このチャネル領域は自己整合により形成されるので、短チャネルの形成は容易である。従って、チャネル抵抗を低減することは容易である。短チャネル化によって低下するしきい値電圧は、ｐ＋型のチャネル領域２０９の不純物濃度等により抑制することができる。
さらに、ＤＭＯＳ構造のＳｉＣパワーＭＩＳＦＥＴでは、チャネル領域は自己整合により形成されるので、チャネル長がＪＦＥＴ領域の左右でずれることがない。従って、しきい値電圧のずれが生じない。
これらのことから、高性能で、かつ、信頼性の高いＳｉＣパワーＭＩＳＦＥＴを実現することができる。
（実施の形態３）
本実施の形態３と前述した実施の形態１，２との相違点は、トレンチ構造を採用したことである。すなわち、前述した実施の形態１では、ゲート絶縁膜１１６はＳｉＣエピタキシャル基板１０４の表面に設けられているが、本実施の形態３では、ゲート絶縁膜はＳｉＣエピタキシャル基板に垂直に設けられたトレンチの側面および底面に設けられる。
≪炭化珪素半導体装置の製造方法≫
次に、本実施の形態３による炭化珪素半導体装置の製造方法について、図２６〜図３１を用いて工程順に説明する。図２６〜図３１は炭化珪素半導体装置のＳｉＣパワーＭＩＳＦＥＴ形成領域（素子形成領域）の一部および周辺形成領域の一部をそれぞれ拡大して示す要部断面図である。
まず、図２６に示すように、前述した実施の形態１と同様にして、ｎ＋型のＳｉＣ基板（基板）３０１の表面（第１主面）上にｎ−型のエピタキシャル層３０２を形成して、ｎ＋型のＳｉＣ基板３０１とｎ−型のエピタキシャル層３０２とからなるＳｉＣエピタキシャル基板３０４を形成する。ｎ＋型のＳｉＣ基板３０１の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲であり、ｎ−型のエピタキシャル層３０２の不純物濃度は、例えば１×１０１４〜１×１０１７ｃｍ−３の範囲である。続いて、ｎ＋型のＳｉＣ基板３０１の裏面（第２主面）側に、ｎ＋型のＳｉＣ基板３０１の表面から所定の深さ（第６深さ）を有するｎ＋型のドレイン領域３０３を形成する。ｎ＋型のドレイン領域３０３の不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
次に、ｎ−型のエピタキシャル層３０２の表面上に、例えば酸化珪素（ＳｉＯ２）膜からなるハードマスク３０６を形成する。続いて、ハードマスク３０６越しに、ｎ−型のエピタキシャル層３０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入する。これにより、ｎ−型のエピタキシャル層３０２の表面側の素子形成領域にｐ型のボディ層３０５を形成し、周辺形成領域にｐ型のリング３０５ａを形成する。ｐ型のボディ層３０５およびｐ型のリング３０５ａのエピタキシャル層３０２の表面からの深さ（第１深さ）は、例えば０．５〜２．０μｍ程度である。また、ｐ型のボディ層３０５およびｐ型のリング３０５ａの不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
次に、図２７に示すように、ハードマスク３０６を除去した後、ｎ−型のエピタキシャル層３０２の表面上に、例えば酸化珪素（ＳｉＯ２）膜からなるハードマスク（第６マスク）３０８を形成する。続いて、ハードマスク３０８越しに、ｎ−型のエピタキシャル層３０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入して、素子形成領域にｐ＋型のチャネル領域（第１チャネル領域）３０９を形成する。ｐ＋型のチャネル領域３０９のエピタキシャル層３０２の表面からの深さ（第５深さ）は、例えば０．４〜０．６μｍ程度である。また、ｐ＋型のチャネル領域３０９の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
次に、ハードマスク３０８越しに、ｎ−型のエピタキシャル層３０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、ｐ＋型のチャネル領域３０９内にｎ＋型のソース領域（第２ソース領域）３０７を形成する。ｎ＋型のソース領域３０７のエピタキシャル層３０２の表面からの深さ（第２深さ）は、例えば０．３〜０．４μｍ程度である。また、ｎ＋型のソース領域３０７の不純物濃度は、例えば１×１０１７〜１×１０２１ｃｍ−３の範囲である。
次に、ハードマスク３０８越しに、ｎ−型のエピタキシャル層３０２にｎ型不純物、例えば窒素原子（Ｎ）またはリン原子（Ｐ）をイオン注入して、ｎ＋型のソース領域３０７内にｎ＋＋型のソース領域（第１ソース領域）３１１を形成する。ｎ＋＋型のソース領域３１１のエピタキシャル層３０２の表面からの深さ（第３深さ）は、例えば０．２〜０．３μｍ程度である。また、ｎ＋＋型のソース領域３１１の不純物濃度は、例えば１×１０１８〜１×１０２１ｃｍ−３の範囲である。
素子形成領域にｐ＋型のチャネル領域３０９、ｎ＋型のソース領域３０７、およびｎ＋＋型のソース領域３１１を形成する際には、同時に、周辺形成領域にｎ＋型のガードリング３２９が形成される。従って、本実施の形態３では、ソース領域（ｎ＋型のソース領域３０７およびｎ＋＋型のソース領域３１１）とガードリング（ｎ＋型のガードリング３０７ａおよびｎ＋＋型のガードリング３１１ａ）とを同時に形成しているため、両者は深さ方向に同じ不純物分布となる。
次に、図２８に示すように、ハードマスク３０８を除去した後、マスク３１５を形成する。マスク３１５は、後の工程においてｐ型のボディ層３０５の電位を固定するｐ＋＋型の電位固定層３１４が形成される領域のみに開口部分が設けられている。マスク３１５の厚さは、例えば０．２〜１．０μ程度である。
次に、マスク３１５越しに、ｎ−型のエピタキシャル層３０２にｐ型不純物、例えばアルミニウム原子（Ａｌ）をイオン注入して、ｐ＋＋型の電位固定層３１４を形成する。ｐ＋＋型の電位固定層３１４のエピタキシャル層３０２の表面からの深さ（第７深さ）は、例えば０．１〜０．４μｍ程度である。ｐ＋＋型の電位固定層３１４の不純物濃度は、例えば１×１０１９〜１×１０２１ｃｍ−３の範囲である。
次に、図２９に示すように、マスク３１５を除去した後、後の工程においてＳｉＣエピタキシャル基板３０４にトレンチを形成するためのハードマスク（第７マスク）３３１を形成する。ハードマスク３３１は、例えば以下のように形成することができる。まず、ｎ−型のエピタキシャル層３０２の表面上に絶縁膜３３１Ａを堆積する。絶縁膜３３１Ａは、例えばプラズマＣＶＤ法により形成される酸化珪素（ＳｉＯ２）膜からなる。続いて、絶縁膜３３１Ａ上にレジスト膜をパターニングしたマスク３３０を形成した後、マスク３３０を用いて、絶縁膜３３１Ａをドライエッチング法により加工し、絶縁膜３３１Ａからなるハードマスク３３１を形成する。
次に、図３０に示すように、マスク３３０を除去した後、ハードマスク３３１を用いて、ＳｉＣエピタキシャル基板３０４にトレンチ３２８を形成する。トレンチ３２８の深さは、ｐ型のボディ層３０５の深さに依存するが、ｐ型のボディ層３０５のエピタキシャル層３０２の表面からの深さ（第１深さ）よりも深くする必要がある。これにより、トレンチ３２８の側面に、ｐ型のボディ層３０５の端部が位置することになる。
次に、ハードマスク３３１を残したまま、ｎ−型、真性、またはｐ−型のチャネル領域（第２チャネル領域）３１２を形成する。ｎ−型のチャネル領域３１２の場合は、ハードマスク３３１越しに、ｎ−型のエピタキシャル層３０２にｎ型不純物を斜めイオン注入して、トレンチ３２８の側面のｐ型のボディ層３０５が形成されたｎ−型のエピタキシャル層３０２にｎ−型のチャネル領域３１２を形成する。ｎ型不純物としては、窒素原子（Ｎ）またはリン原子（Ｐ）を例示することができる。注入角度はｎ＋型のＳｉＣ基板３０１の法線から１０〜４５度程度傾いた角度が望ましい。ｎ−型のチャネル領域３１２のｎ−型のトレンチ３２８の側面からの深さは、例えば０．０５〜０．２μｍ程度である。ｎ−型のチャネル領域３１２の不純物濃度は、例えば１×１０１６〜１×１０１９ｃｍ−３の範囲である。
その後は、図３１に示すように、前述した実施の形態１と同様にして、素子形成領域に、ゲート絶縁膜３１６およびゲート電極３１７等を形成する。続いて、ｎ−型のエピタキシャル層３０２の表面上に層間絶縁膜３１９を形成した後、層間絶縁膜３１９の所望する領域に開口部ＣＮＴを形成し、開口部ＣＮＴの底面に露出しているｎ＋＋型のソース領域３１１の一部およびｐ＋＋型の電位固定層３１４のそれぞれの表面に金属シリサイド層３２１を形成する。
続いて、ｎ＋型のＳｉＣ基板３０１の裏面側に形成されたｎ＋型のドレイン領域３０３を覆うように金属シリサイド層３２２を形成した後、金属シリサイド層３２２を覆うように、ドレイン配線用電極３８を形成する。
続いて、ゲート電極３１７に達する開口部（図示は省略）を層間絶縁膜３１９に形成した後、金属シリサイド層３２１を介してｎ＋＋型のソース領域３１１の一部と電気的に接続するソース配線用電極３７、およびゲート電極３１７と電気的に接続するゲート配線用電極（図示は省略）を形成する。
このように、本実施の形態３によれば、トレンチ型構造のＳｉＣパワーＭＩＳＦＥＥであっても、チャネル領域を、高いチャネル移動度を実現できるｎ−型、真性、またはｐ−型のチャネル領域３１２と、高いしきい値電圧を実現できるｐ＋型のチャネル領域３０９とで構成することにより、高いチャネル移動度と高いしきい値電圧を両立することができる。
さらに、ソース領域を、ｎ＋型のソース領域３０７と、ｎ＋＋型のソース領域３１１とで構成し、ｐ＋型のチャネル領域３０９とｎ＋＋型のソース領域３１１との間にｎ＋型のソース領域３０７を形成し、ｎ＋＋型のソース領域３１１に金属シリサイド層３２１を介してソース配線用電極３７を接続する。これにより、ｎ＋型のソース領域３０７と接するｐ＋型のチャネル領域３０９内部の電界が緩和して、ゲート絶縁膜３１６の劣化を抑制することができ、かつ、ｎ＋＋型のソース領域３１１とソース配線用電極３７とのコンタクト抵抗を低減することができる。
また、トレンチ型構造のＳｉＣパワーＭＩＳＦＥＴでは、４Ｈ−ＳｉＣ基板の水平面よりもチャネル移動度が高い４Ｈ−ＳｉＣ基板の垂直面をチャネル領域として利用している。これにより、チャネル抵抗を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、各部の材質、導電型、および製造条件等は前述した実施の形態の記載に限定されるものではなく、各々多くの変形が可能であることは言うまでもない。ここで、説明の都合上、半導体基板および半導体膜の導電型を固定して説明したが、前述した実施の形態に記載した導電型には限定されない。
本発明は、高耐圧、大電流用に使用される炭化珪素からなるパワー半導体デバイスに適用することができる。
１ 半導体チップ
２ アクティブ領域（ＳｉＣパワーＭＩＳＦＥＴ形成領域、素子形成領域）
３ ｐ型のフローティング・フィールド・リミッティング・リング
４ ｎ型のガードリング
５ ゲート配線用電極
６ 開口部
７ ソース配線用電極
８ ドレイン配線用電極
２７ ソース配線用電極
２８ ドレイン配線用電極
３７ ソース配線用電極
３８ ドレイン配線用電極
１０１ ｎ＋型のＳｉＣ基板（基板）
１０２ ｎ−型のエピタキシャル層
１０３ ｎ＋型のドレイン領域
１０４ ＳｉＣエピタキシャル基板
１０５ ｐ型のボディ層（ウェル領域）
１０５ａ ｐ型のフローティング・フィールド・リミッティング・リング
１０６ マスク
１０７ ｎ＋型のソース領域（第２ソース領域）
１０７ａ ｎ＋型のガードリング
１０８ マスク（第１マスク）
１０９ ｐ＋型のチャネル領域（第１チャネル領域）
１０９ａ ｐ＋型のチャネル領域
１１０ 絶縁膜（第１絶縁膜）
１１０Ｓ サイドウォール（第１サイドウォール）
１１１ ｎ＋＋型のソース領域（第１ソース領域）
１１１ａ ｎ＋＋型のガードリング
１１２ ｎ−型、真性、またはｐ−型のチャネル領域（第２チャネル領域）
１１３ マスク（第３マスク）
１１４ ｐ＋＋型の電位固定層
１１５ マスク
１１６ ゲート絶縁膜
１１７ ゲート電極
１１７Ａ ｎ型の多結晶珪素膜
１１８ マスク
１１９ 層間絶縁膜
１２０ マスク
１２１，１２２ 金属シリサイド層
２０１ ｎ＋型のＳｉＣ基板（基板）
２０２ ｎ−型のエピタキシャル層
２０３ ｎ＋型のドレイン領域
２０４ ＳｉＣエピタキシャル基板
２０５ ｐ型のボディ層（ウェル領域）
２０５ａ ｐ型のフローティング・フィールド・リミッティング・リング
２０６ ハードマスク（第４マスク）
２０７ ｎ＋型のソース領域（第２ソース領域）
２０９ ｐ＋型のチャネル領域（第１チャネル領域）
２１１ ｎ＋＋型のソース領域（第１ソース領域）
２１２ ｎ−型、真性、またはｐ−型のチャネル領域（第２チャネル領域）
２１４ ｐ＋＋型の電位固定層
２１６ ゲート絶縁膜
２１７ ゲート電極
２１９ 層間絶縁膜
２２１，２２２ 金属シリサイド層
２２５ 絶縁膜（第３絶縁膜）
２２５Ｓ サイドウォール（第２サイドウォール）
２２６ マスク
２２７ 絶縁膜（第１絶縁膜）
２２７Ｓ サイドウォール（第１サイドウォール）
２２８ マスク（第５マスク）
２２９ ｎ＋＋型のガードリング
３０１ ｎ＋型のＳｉＣ基板（基板）
３０２ ｎ−型のエピタキシャル層
３０３ ｎ＋型のドレイン領域
３０４ ＳｉＣエピタキシャル基板
３０５ ｐ型のボディ層（ウェル領域）
３０５ａ ｐ型のフローティング・フィールド・リミッティング・リング
３０６ ハードマスク
３０７ ｎ＋型のソース領域（第２ソース領域）
３０７ａ ｎ＋型のガードリング
３０８ ハードマスク（第６マスク）
３０９ ｐ＋型のチャネル領域（第１チャネル領域）
３１１ ｎ＋＋型のソース領域（第１ソース領域）
３１１ａ ｎ＋＋型のガードリング
３１２ ｎ−型、真性、またはｐ−型のチャネル領域（第２チャネル領域）
３１４ ｐ＋＋型の電位固定層
３１５ マスク
３１６ ゲート絶縁膜
３１７ ゲート電極
３１９ 層間絶縁膜
３２１，３２２ 金属シリサイド層
３２８ トレンチ
３２９ ｎ＋＋型のガードリング
３３０ マスク
３３１ ハードマスク（第７マスク）
３３１Ａ 絶縁膜
ＣＮＴ 開口部

Claims (14)

  1. 第１主面および前記第１主面と反対面の第２主面を有し、炭化珪素からなる第１導電型の基板と、
    前記基板の前記第１主面上に形成された炭化珪素からなるエピタキシャル層と、
    前記エピタキシャル層の表面から前記エピタキシャル層内に形成された前記第１導電型とは異なる第２導電型のボディ層と、
    前記ボディ層の端部と離間して、前記エピタキシャル層の表面から前記ボディ層内に形成されたソース領域と、
    前記ボディ層の端部と前記ソース領域との間に、前記エピタキシャル層の表面から前記ボディ層内に形成されたチャネル領域と、
    前記チャネル領域に接して形成されたゲート絶縁膜と、
    前記ゲート絶縁膜に接して形成されたゲート電極と、
    前記基板の前記第２主面から前記基板に形成された前記第１導電型のドレイン領域と、
    を有し、
    前記ソース領域は、
    前記第１導電型の第１ソース領域と、
    前記ボディ層の端部と前記第１ソース領域との間に、前記ボディ層の端部と離間し、前記第１ソース領域と接して形成された前記第１導電型の第２ソース領域と、
    から構成され、
    前記チャネル領域は、
    前記ボディ層の端部と前記第２ソース領域との間に、前記ボディ層の端部から離間し、前記第２ソース領域と接して形成された前記第２導電型の第１チャネル領域と、
    前記ボディ層の端部と前記第１チャネル領域との間に、前記第１チャネル領域と接して形成された第２チャネル領域と、
    から構成され、
    前記第２ソース領域の不純物濃度は、前記第１ソース領域の不純物濃度よりも低く、前記第２チャネル領域の不純物濃度は、前記第１チャネル領域の不純物濃度よりも低く、さらに、前記第１チャネル領域の不純物濃度は、前記第２ソース領域の不純物濃度よりも低いことを特徴とする炭化珪素半導体装置。
  2. 請求項１記載の炭化珪素半導体装置において、
    前記第２チャネル領域は、真性、前記第１導電型の導電性または前記第２導電型の導電性を示し、
    前記第１チャネル領域の不純物濃度の最大値は、前記第２チャネル領域の不純物濃度の最大値よりも、２倍以上高いことを特徴とする炭化珪素半導体装置。
  3. 請求項１記載の炭化珪素半導体装置において、
    前記第１ソース領域の不純物濃度の最大値は、前記第２ソース領域の不純物濃度の最大値よりも、１０倍以上高いことを特徴とする炭化珪素半導体装置。
  4. 請求項１記載の炭化珪素半導体装置において、
    前記第１ソース領域を構成するイオン種と、前記第２ソース領域を構成するイオン種とが異なることを特徴とする炭化珪素半導体装置。
  5. 以下の工程を含む炭化珪素半導体装置の製造方法：
    （ａ）炭化珪素からなる第１導電型の基板の第１主面上に、炭化珪素からなる前記第１導電型のエピタキシャル層を形成する工程；
    （ｂ）前記基板の前記第１主面とは反対面の第２主面に、前記基板の前記第２主面から前記第１導電型のドレイン領域を形成する工程；
    （ｃ）前記エピタキシャル層の表面から前記第１導電型とは異なる第２導電型のボディ層を前記エピタキシャル層内に形成する工程；
    （ｄ）前記エピタキシャル層の表面上に、前記ボディ層の一部を覆うように第１マスクを形成して、前記第１マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型の不純物を注入して、前記エピタキシャル層の表面から第２ソース領域を形成する工程；
    （ｅ）前記第１マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第２導電型の不純物を注入して、前記エピタキシャル層の表面から前記第２ソース領域の側面を囲むように第１チャネル領域を形成する工程；
    （ｆ）前記第１マスクを覆うように、前記エピタキシャル層の表面上に第１絶縁膜を形成する工程；
    （ｇ）前記第１絶縁膜を異方性の第１ドライエッチングにより加工して、前記第１マスクの側面に前記第１絶縁膜からなる第１サイドウォールを形成し、前記エピタキシャル層の表面上に、前記ボディ層の一部を覆うように前記第１マスクおよび前記第１サイドウォールからなる第２マスクを形成する工程；
    （ｈ）前記第２マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型の不純物を注入して、前記エピタキシャル層の表面から第１ソース領域を形成する工程；
    （ｉ）前記第２マスクを除去した後、前記エピタキシャル層の表面上に、前記第１ソース領域、前記第２ソース領域、および前記第１チャネル領域を覆うように第３マスクを形成して、前記第３マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型または前記第２導電型の不純物を注入して、前記エピタキシャル層の表面から第２チャネル領域を形成する工程、
    ここで、前記第２ソース領域の不純物濃度は、前記第１ソース領域の不純物濃度よりも低く、前記第２チャネル領域の不純物濃度は、前記第１チャネル領域の不純物濃度よりも低い。
  6. 請求項５記載の炭化珪素半導体装置の製造方法において、
    前記（ｃ）工程は、さらに、
    （ｃ１）前記エピタキシャル層の表面上に第２絶縁膜を形成する工程；
    （ｃ２）前記第２絶縁膜を第２ドライエッチングにより加工して、前記エピタキシャル層の表面上の前記ボディ層が形成されない領域に前記第２絶縁膜からなる第４マスクを形成する工程；
    （ｃ３）前記第４マスクから露出する前記エピタキシャル層に、前記第２導電型の不純物を注入して、前記ボディ層を前記エピタキシャル層内に形成する工程；
    を含み、
    前記（ｄ）工程は、さらに、
    （ｄ１）前記第４マスクを覆うように、前記エピタキシャル層の表面上に第３絶縁膜を形成する工程；
    （ｄ２）前記第３絶縁膜を異方性の第３ドライエッチングにより加工して、前記第４マスクの側面に前記第３絶縁膜からなる第２サイドウォールを形成し、前記エピタキシャル層の表面上に、前記ボディ層の一部を覆うように前記第４マスクおよび前記第２サイドウォールからなる前記第１マスクを形成する工程；
    （ｄ３）前記第１マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型の不純物を注入して、前記第２ソース領域を形成する工程；
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  7. 請求項６記載の炭化珪素半導体装置の製造方法において、
    前記（ｃ２）工程における前記第２ドライエッチングにより、前記エピタキシャル層に形成される第１段差と、前記（ｄ２）工程における前記第３ドライエッチングにより、前記エピタキシャル層に形成される第２段差とによって、チャネル領域のチャネル長が規定されることを特徴とする炭化珪素半導体装置の製造方法。
  8. 請求項５記載の炭化珪素半導体装置の製造方法において、
    前記（ｉ）工程の後、さらに、
    （ｊ）前記エピタキシャル層の表面上に第５マスクを形成して、前記第５マスクから露出する前記エピタキシャル層の外周部に、前記第１導電型の不純物を注入して、ガードリングを形成する工程；
    を含むことを特徴とする炭化珪素半導体装置の製造方法。
  9. 請求項５記載の炭化珪素半導体装置の製造方法において、
    前記第２チャネル領域は、真性、前記第１導電型の導電性または前記第２導電型の導電性を示し、
    前記第１チャネル領域の不純物濃度の最大値は、前記第２チャネル領域の不純物濃度の最大値よりも、２倍以上高いことを特徴とする炭化珪素半導体装置の製造方法。
  10. 請求項５記載の炭化珪素半導体装置の製造方法において、
    前記第１ソース領域の不純物濃度の最大値は、前記第２ソース領域の不純物濃度の最大値よりも、１０倍以上高いことを特徴とする炭化珪素半導体装置の製造方法。
  11. 以下の工程を含む炭化珪素半導体装置の製造方法：
    （ａ）炭化珪素からなる第１導電型の基板の第１主面上に、炭化珪素からなる前記第１導電型のエピタキシャル層を形成する工程；
    （ｂ）前記基板の前記第１主面とは反対面の第２主面に、前記基板の前記第２主面から前記第１導電型のドレイン領域を形成する工程；
    （ｃ）前記エピタキシャル層の表面から前記第１導電型とは異なる第２導電型のボディ層を前記エピタキシャル層内に形成する工程；
    （ｄ）前記エピタキシャル層の表面上に、前記ボディ層の一部を覆うように第６マスクを形成する工程；
    （ｅ）前記第６マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第２導電型の不純物を注入して、前記エピタキシャル層の表面から第１チャネル領域を形成する工程；
    （ｆ）前記第６マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型の不純物を注入して、前記第１チャネル領域の前記エピタキシャル層の表面からの深さよりも浅い第２ソース領域を前記エピタキシャル層の表面から形成する工程；
    （ｇ）前記第６マスクから露出する前記ボディ層が形成された前記エピタキシャル層に、前記第１導電型の不純物を注入して、前記第２ソース領域の前記エピタキシャル層の表面からの深さよりも浅い第１ソース領域を前記エピタキシャル層の表面から形成する工程；
    （ｈ）前記第６マスクを除去した後、前記エピタキシャル層の表面上に、前記第１ソース領域、前記第２ソース領域、および前記第１チャネル領域が形成された領域の一部に開口部分を有する第７マスクを形成する工程；
    （ｉ）前記第７マスクから露出する前記第１ソース領域、前記第２ソース領域、前記第１チャネル領域、および前記ボディ層が形成された前記エピタキシャル層を貫通するトレンチを形成する工程；
    （ｊ）前記トレンチの側面に前記第１導電型または前記第２導電型の不純物を斜めイオン注入して、前記トレンチの側面の前記ボディ層が形成された前記エピタキシャル層に第２チャネル領域を形成する工程、
    ここで、前記第２ソース領域の不純物濃度は、前記第１ソース領域の不純物濃度よりも低く、前記第２チャネル領域の不純物濃度は、前記第１チャネル領域の不純物濃度よりも低い。
  12. 請求項１１記載の炭化珪素半導体装置の製造方法において、
    前記（ｄ）工程では、前記エピタキシャル層の外周部の一部の表面が露出するように、前記第６マスクに開口部分が形成され、
    前記（ｅ）工程では、前記エピタキシャル層の前記外周部の一部に、前記第２導電型の不純物が注入され、
    前記（ｆ）工程では、前記エピタキシャル層の前記外周部の一部に、前記第１導電型の不純物が注入されて、前記第２ソース領域と同時に第２ガードリング領域が形成され、
    前記（ｇ）工程では、前記エピタキシャル層の前記外周部の一部に、前記第１導電型の不純物が注入されて、前記第１ソース領域と同時に第１ガードリング領域が形成されることを特徴とする炭化珪素半導体装置の製造方法。
  13. 請求項１１記載の炭化珪素半導体装置の製造方法において、
    前記第２チャネル領域は、真性、前記第１導電型の導電性または前記第２導電型の導電性を示し、
    前記第１チャネル領域の不純物濃度の最大値は、前記第２チャネル領域の不純物濃度の最大値よりも、２倍以上高いことを特徴とする炭化珪素半導体装置の製造方法。
  14. 請求項１１記載の炭化珪素半導体装置の製造方法において、
    前記第１ソース領域の不純物濃度の最大値は、前記第２ソース領域の不純物濃度の最大値よりも、１０倍以上高いことを特徴とする炭化珪素半導体装置の製造方法。
JP2012109315A 2012-05-11 2012-05-11 炭化珪素半導体装置およびその製造方法 Expired - Fee Related JP6168732B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012109315A JP6168732B2 (ja) 2012-05-11 2012-05-11 炭化珪素半導体装置およびその製造方法
DE102013007685.4A DE102013007685B4 (de) 2012-05-11 2013-05-02 Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
US13/890,315 US8872193B2 (en) 2012-05-11 2013-05-09 Silicon carbide semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109315A JP6168732B2 (ja) 2012-05-11 2012-05-11 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013236040A JP2013236040A (ja) 2013-11-21
JP6168732B2 true JP6168732B2 (ja) 2017-07-26

Family

ID=49475617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109315A Expired - Fee Related JP6168732B2 (ja) 2012-05-11 2012-05-11 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8872193B2 (ja)
JP (1) JP6168732B2 (ja)
DE (1) DE102013007685B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019109706B4 (de) 2018-05-28 2023-10-19 Hitachi, Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung, Leistungsumwandlungsvorrichtung, Drehstrommotorsystem, Kraftfahrzeug sowie Schienenfahrzeug

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015126193A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置
JP6284840B2 (ja) 2014-06-26 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2016063644A1 (ja) * 2014-10-20 2016-04-28 三菱電機株式会社 半導体装置
DE102014116625B4 (de) * 2014-11-13 2020-06-18 Infineon Technologies Austria Ag Vertikale Halbleitervorrichtung und Verfahren für deren Herstellung
JP6468112B2 (ja) * 2015-07-24 2019-02-13 住友電気工業株式会社 炭化珪素半導体装置
JP6473512B2 (ja) * 2015-09-11 2019-02-20 株式会社日立製作所 半導体装置およびその製造方法、パワーモジュール、電力変換装置並びに鉄道車両
JP6479615B2 (ja) * 2015-09-14 2019-03-06 株式会社東芝 半導体装置の製造方法
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
JP6858091B2 (ja) * 2017-07-18 2021-04-14 株式会社 日立パワーデバイス 半導体装置およびその製造方法
CN107910254B (zh) * 2017-09-30 2020-01-24 中国电子科技集团公司第五十五研究所 一种碳化硅场限环终端结构设计方法
JP7054797B2 (ja) * 2017-11-28 2022-04-15 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP6511125B2 (ja) * 2017-12-26 2019-05-15 株式会社日立製作所 半導体装置の製造方法
JP2020043309A (ja) * 2018-09-13 2020-03-19 トヨタ自動車株式会社 半導体装置
JP7240970B2 (ja) 2019-06-27 2023-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7290540B2 (ja) * 2019-10-16 2023-06-13 株式会社豊田中央研究所 半導体装置
KR102369055B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369054B1 (ko) * 2020-06-23 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369050B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369051B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369056B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369052B1 (ko) * 2020-06-16 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369048B1 (ko) * 2020-07-02 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102369049B1 (ko) * 2020-07-07 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102399429B1 (ko) * 2020-11-02 2022-05-19 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
KR102417146B1 (ko) * 2020-12-04 2022-07-05 현대모비스 주식회사 전력 반도체 소자
US12068412B2 (en) 2020-12-09 2024-08-20 Hyundai Mobis Co., Ltd. Power semiconductor device
KR102417149B1 (ko) * 2020-12-09 2022-07-05 현대모비스 주식회사 전력 반도체 소자
US11776994B2 (en) * 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth
WO2022210615A1 (ja) * 2021-03-31 2022-10-06 株式会社Flosfia 半導体装置
US11908933B2 (en) * 2022-03-04 2024-02-20 Genesic Semiconductor Inc. Designs for silicon carbide MOSFETs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595144B2 (ja) * 1999-09-21 2010-12-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2006066439A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4627211B2 (ja) * 2005-04-22 2011-02-09 三菱電機株式会社 炭化珪素半導体装置、及びその製造方法
JP2007013058A (ja) * 2005-07-04 2007-01-18 Toshiba Corp 半導体装置
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置
JP2012099601A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019109706B4 (de) 2018-05-28 2023-10-19 Hitachi, Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung, Leistungsumwandlungsvorrichtung, Drehstrommotorsystem, Kraftfahrzeug sowie Schienenfahrzeug

Also Published As

Publication number Publication date
US20130299849A1 (en) 2013-11-14
DE102013007685A1 (de) 2013-11-14
DE102013007685B4 (de) 2016-07-21
JP2013236040A (ja) 2013-11-21
US8872193B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
JP6168732B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
US8658503B2 (en) Semiconductor device and method of fabricating the same
US9825166B2 (en) Silicon carbide semiconductor device and method for producing same
JP6140823B2 (ja) 炭化珪素半導体装置
US9117836B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US9263571B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP5353190B2 (ja) 半導体装置および半導体装置の製造方法
WO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
US20110012132A1 (en) Semiconductor Device
CN103477439A (zh) 半导体装置及其制造方法
CN102760768B (zh) 碳化硅半导体器件
WO2014192437A1 (ja) 炭化珪素半導体装置
JP5797266B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
KR20140097130A (ko) 반도체 장치 및 그 제조 방법
US9825125B2 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP5037103B2 (ja) 炭化珪素半導体装置
JP6991476B2 (ja) 半導体装置
JP5875334B2 (ja) 炭化珪素半導体装置
JP2018110163A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170627

R150 Certificate of patent or registration of utility model

Ref document number: 6168732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees