Nothing Special   »   [go: up one dir, main page]

JP2016162918A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016162918A
JP2016162918A JP2015041260A JP2015041260A JP2016162918A JP 2016162918 A JP2016162918 A JP 2016162918A JP 2015041260 A JP2015041260 A JP 2015041260A JP 2015041260 A JP2015041260 A JP 2015041260A JP 2016162918 A JP2016162918 A JP 2016162918A
Authority
JP
Japan
Prior art keywords
trench
substrate
sic substrate
protective
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015041260A
Other languages
English (en)
Inventor
知治 池田
Tomoharu Ikeda
知治 池田
真一朗 宮原
Shinichiro Miyahara
真一朗 宮原
佐智子 青井
Sachiko Aoi
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2015041260A priority Critical patent/JP2016162918A/ja
Priority to US15/056,543 priority patent/US9698017B2/en
Publication of JP2016162918A publication Critical patent/JP2016162918A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L29/1608—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】熱処理時にトレンチの側面からのＳｉの昇華を抑制することができる技術を提供する。
【解決手段】ＳｉＣ基板１２の表面にトレンチ２０を形成する工程と、トレンチ２０を覆うように表面に保護基板６２を配置する工程と、ＳｉＣ基板１２と保護基板６２を熱処理する工程を有する。保護基板６２がトレンチ２０を覆うので、トレンチ２０の内面からＳｉが昇華するとトレンチ２０の内部の気圧が上昇するので、トレンチ２０の側面からＳｉが昇華することが抑制される。
【選択図】図８

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。
特許文献１に、ＳｉＣ基板の表面に炭素によって構成されている保護膜を形成し、その後、ＳｉＣ基板を熱処理する技術が開示されている。この方法によれば、保護膜によって、熱処理時にＳｉＣ基板の表面からＳｉが昇華することを抑制することができる。
特開２００８−２８３１４３号公報
ＳｉＣ基板の表面にトレンチを形成した後に、ＳｉＣ基板に対する熱処理が必要となる場合がある。この場合に、Ｓｉの昇華を防止する目的で熱処理前にＳｉＣ基板の表面に保護膜を形成しようとすると、トレンチの側面に適切に保護膜を形成することができない。例えば、プラズマＣＶＤ法やスパッタリングで保護膜を形成する場合には、トレンチの側面の保護膜が極めて薄くなる。また、熱ＣＶＤ法で保護膜を形成する場合には、トレンチの側面の保護膜が疎になる。このため、トレンチの側面からのＳｉの昇華を抑制することができなかった。したがって、本明細書では、熱処理時にトレンチの側面からのＳｉの昇華を抑制することができる技術を提供する。
本明細書が開示する半導体装置の製造方法は、ＳｉＣ基板の表面にトレンチを形成する工程と、前記トレンチを覆うように前記表面に保護基板を配置する工程と、前記ＳｉＣ基板と前記保護基板を熱処理する工程を有する。
この製造方法では、熱処理工程の間はトレンチが保護基板によって覆われている。このため、熱処理工程においてトレンチの側面からＳｉが昇華すると、トレンチ内の気圧が上昇する。トレンチ内の気圧が上昇することで、それ以上トレンチの側面からＳｉが昇華することが抑制される。このように、この方法によれば、トレンチの側面からのＳｉの昇華を抑制しながら、ＳｉＣ基板を熱処理することができる。
ＭＯＳＦＥＴ１０の縦断面図。 加工前のＳｉＣ基板１２の縦断面図。 ボディ領域３４が形成されたＳｉＣ基板１２の縦断面図。 トレンチ２０が形成されたＳｉＣ基板１２の縦断面図。 トレンチ２０の底面へのイオン注入後のＳｉＣ基板１２の縦断面図。 保護膜６０形成後のＳｉＣ基板１２の縦断面図。 保護基板６２上に載置されたＳｉＣ基板１２の縦断面図。 加熱炉６４内に設置されたＳｉＣ基板１２を示す図。 図８のＳｉＣ基板１２の拡大断面図。 ＳｉＣ基板１２上に保護基板６２を載置する態様の説明図。 バッジ処理方式の加熱炉の説明図。
図１は、本実施形態の方法によって製造される示すＭＯＳＦＥＴ１０を示している。ＭＯＳＦＥＴ１０は、ＳｉＣ基板１２を有している。ＳｉＣ基板１２は、ＳｉＣ（炭化ケイ素）によって構成されている。ＳｉＣ基板１２の表面１２ａには、ソース電極１４が形成されている。ＳｉＣ基板１２の裏面１２ｂには、ドレイン電極１６が形成されている。
ＳｉＣ基板１２の表面１２ａには、複数のトレンチ２０が形成されている。トレンチ２０の内面は、ゲート絶縁膜２２に覆われている。トレンチ２０の底面を覆うゲート絶縁膜２２は、トレンチ２０の側面を覆うゲート絶縁膜２２よりも厚い。トレンチ２０の内部には、ゲート電極２４が配置されている。ゲート電極２４は、ゲート絶縁膜２２によってＳｉＣ基板１２から絶縁されている。ゲート電極２４の上面は、層間絶縁膜２６によって覆われている。層間絶縁膜２６によって、ゲート電極２４はソース電極１４から絶縁されている。
ＳｉＣ基板１２の内部には、ソース領域３０、ボディコンタクト領域３２、ボディ領域３４、ドリフト領域３６、ドレイン領域３８及びフローティング領域４０が形成されている。ソース領域３０は、ｎ型領域である。ソース領域３０は、ＳｉＣ基板１２の表面１２ａに露出する範囲に形成されている。ソース領域３０は、ソース電極１４とオーミック接触している。ソース領域３０は、ゲート絶縁膜２２に接している。ボディコンタクト領域３２は、ｐ型領域である。ボディコンタクト領域３２は、２つのソース領域３０の間に形成されている。ボディコンタクト領域３２は、ソース電極１４とオーミック接触している。ボディ領域３４は、ボディコンタクト領域３２よりもｐ型不純物濃度が低いｐ型領域である。ボディ領域３４は、ソース領域３０及びボディコンタクト領域３２の下側に形成されている。ボディ領域３４は、ソース領域３０の下側でゲート絶縁膜２２に接している。ドリフト領域３６は、ソース領域３０よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域３６は、ボディ領域３４の下側に形成されている。ドリフト領域３６は、ボディ領域３４の下側でゲート絶縁膜２２に接している。ドレイン領域３８は、ドリフト領域３６よりもｎ型不純物濃度が高いｎ型領域である。ドレイン領域３８は、ドリフト領域３６の下側に形成されている。ドレイン領域３８は、ＳｉＣ基板１２の裏面１２ｂに露出する範囲に形成されている。ドレイン領域３８は、ドレイン電極１６とオーミック接触している。フローティング領域４０は、ｐ型領域である。フローティング領域４０は、トレンチ２０の底部のゲート絶縁膜２２に接している。フローティング領域４０の周囲は、ドリフト領域３６に囲まれている。このＭＯＳＦＥＴ１０は、オフする時に、フローティング領域４０によって、トレンチ２０に挟まれた部分のドリフト領域３６の空乏化が促進される。このため、このＭＯＳＦＥＴ１０は高い耐圧を有する。
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。ＭＯＳＦＥＴ１０は、図２に示す加工前のＳｉＣ基板１２から製造される。加工前のＳｉＣ基板１２は、その全体がドリフト領域３６と略同じｎ型不純物濃度を有するｎ型の基板である。また、ＳｉＣ基板１２の表面１２ａはＳｉ面であり、裏面１２ｂはＣ面（カーボン面）である。
まず、図３に示すように、ＳｉＣ基板１２の表面１２ａ側の範囲に、ｐ型のボディ領域３４を形成する。ボディ領域３４は、イオン注入またはエピタキシャル成長によって形成することができる。
次に、図４に示すように、ＳｉＣ基板１２の表面１２ａに、開口部５２を有するエッチングマスク５０を形成する。次に、開口部５２内のＳｉＣ基板１２をエッチングする。これによって、表面１２ａにトレンチ２０を形成する。トレンチ２０は、ボディ領域３４を貫通し、ドリフト領域３６に達するように形成する。トレンチ２０を形成したら、エッチングマスク５０を除去する。
次に、図５に示すように、ＳｉＣ基板１２の表面１２ａに、イオン注入用のマスク５４を形成する。マスク５４は、トレンチ２０の上部に開口部５６を有している。次に、ＳｉＣ基板１２に対して、表面１２ａ側からｐ型不純物を注入する。ｐ型不純物は、マスク５４の開口部５６を通って、トレンチ２０の底面に注入される。このため、トレンチ２０の底面に露出する半導体領域に、ｐ型不純物が注入された注入領域５８が形成される。イオン注入が完了したら、マスク５４を除去する。
次に、図６に示すように、ＳｉＣ基板１２の表面１２ａに、保護膜６０を形成する。保護膜６０は、炭素によって構成されている。ここでは、スパッタリング等によって、表面１２ａの全域に保護膜６０を形成する。なお、トレンチ２０の内面にも保護膜６０が形成されるものの、その厚みは極めて薄い。したがって、トレンチ２０の内部の保護膜６０は図示されていない。また、同様にして、ＳｉＣ基板１２の裏面１２ｂにも、保護膜６１を形成する。
次に、図７に示すように、保護基板６２上にＳｉＣ基板１２を載置する。保護基板６２は、表面が平坦な平面である板状の部材である。ここでは、ＳｉＣ基板１２の表面１２ａ上の保護膜６０を保護基板６２と接触させる。これによって、トレンチ２０が、保護基板６２によって覆われる。つまり、トレンチ２０の開口が保護基板６２によって塞がれる。本実施形態では、保護基板６２は、ＳｉＣによって構成されている。保護基板６２は、２０００℃以上の融点を有している。
次に、図８に示すように、保護基板６２とＳｉＣ基板１２を、枚様式の加熱炉６４内にセットする。ここでは、ヒータ６６に対向する位置にＳｉＣ基板１２をセットする。次に、加熱炉６４内の気体をＡｒに置換し、加熱炉６４内の気圧を約１×１０４Ｐａに制御する。次に、ヒータ６６によって加熱炉６４内を加熱する。これによって、ＳｉＣ基板１２と保護基板６２を熱処理する。ここでは、ＳｉＣ基板１２と保護基板６２を１７００℃以上かつ２０００℃未満の温度に加熱する。
ＳｉＣ基板１２を加熱すると、ＳｉＣ基板１２の注入領域５８に注入されたｐ型不純物が活性化する。１７００℃以上の温度によれば、不純物を好適に活性化させることができる。したがって、図９に示すように、トレンチ２０の底面に露出する範囲に、ｐ型のフローティング領域４０が形成される。
また、保護基板６２は、熱処理工程の温度よりも高い耐熱性（２０００℃以上の融点）を有するので、熱処理工程ではほとんど変質しない。
また、熱処理工程では、ＳｉＣ基板１２のトレンチ２０の内面（すなわち、側面と底面）からＳｉが昇華する。トレンチ２０の開口が保護基板６２によって塞がれているので、トレンチ２０の内面のＳｉが昇華すると、トレンチ２０の内部の気圧が短時間で上昇する。なお、ＳｉＣ基板１２と保護基板６２は接合されておらず、ＳｉＣ基板１２は自重によって保護基板６２上に置かれている。したがって、保護膜６０と保護基板６２の間には微小な隙間が存在する。トレンチ２０の内部で発生したＳｉガスの一部は、隙間を通ってトレンチ２０から漏れる。しかしながら、隙間が小さいので、漏れるＳｉガスの量は少ない。このため、Ｓｉガスの発生により、トレンチ２０の内部の気圧が上昇する。トレンチ２０の内部の気圧は、トレンチ２０の外部の加熱炉６４内の気圧より高くなる。本実施形態では、トレンチ２０の外部の加熱炉６４内の気圧が約１×１０４Ｐａであるので、トレンチ２０の内部の気圧は１×１０４Ｐａ以上となる。このようにトレンチ２０の内部の気圧が高くなると、トレンチ２０の内面からＳｉが昇華し難くなる。このため、トレンチ２０の内面からＳｉが昇華することが抑制される。特に、トレンチ２０の内部では、Ｓｉの昇華によってＳｉガスの濃度（すなわち、分圧）が高くなる。このため、トレンチ２０の内面からＳｉが昇華することがより抑制される。
また、ＳｉＣ基板１２の表面１２ａは保護膜６０によって覆われている。これによって、ＳｉＣ基板１２の表面１２ａからＳｉが昇華することが抑制される。また、ＳｉＣ基板１２の表面１２ａは、保護基板６２によって覆われている。これによっても、ＳｉＣ基板１２の表面１２ａからＳｉが昇華することが抑制される。また、ＳｉＣ基板１２の裏面１２ｂは、保護膜６１によって覆われている。これによって、裏面１２ｂからＳｉが昇華することが抑制される。
なお、熱処理工程では、ＳｉＣ基板１２の表面１２ａ上の保護膜６０を保護基板６２に接触させるので、保護膜６０の表面に異物が付着する場合がある。保護膜６０によって、ＳｉＣ基板１２の表面１２ａに異物が直接付着することが防止される。
熱処理工程が完了したら、次に、エッチングによって保護膜６０を除去する。これによって、ＳｉＣ基板１２の表面１２ａを露出させる。保護膜６０を除去する際に、保護膜６０の表面に付着している異物も除去される。このため、表面１２ａの汚れを防止することができる。また、保護膜６０と共に、保護膜６１も除去する。
保護膜６０を除去したら、トレンチ２０の内部にゲート絶縁膜２２とゲート電極２４を形成する。次に、ＳｉＣ基板１２の表面１２ａにｐ型不純物とｎ型不純物を選択的に注入し、ソース領域３０とボディコンタクト領域３２を形成する。その後、ＳｉＣ基板１２の表面１２ａ上に層間絶縁膜２６とソース電極１４を形成することで、ＭＯＳＦＥＴ１０の表面１２ａ側の構造が完成する。
次に、ＳｉＣ基板１２の裏面１２ｂ側の加工（すなわち、ドレイン領域３８及びドレイン電極１６の形成）を行う。以上のプロセスによって、図１に示すＭＯＳＦＥＴ１０が完成する。
以上に説明したように、この方法によれば、保護基板６２によってトレンチ２０の開口を塞ぐので、熱処理工程においてトレンチ２０の内部の気圧がトレンチ２０の外部の気圧よりも高くなる。このため、トレンチ２０の内面からＳｉが昇華することを抑制することができる。
なお、トレンチ２０の内面からのＳｉの昇華を抑制しないと、トレンチ２０の内面にカーボンリッチ層（ＳｉよりもＣの濃度が高い層）が形成される。このようなトレンチ２０を用いてゲート構造を形成すると、ＭＯＳＦＥＴ１０がオンしてチャネルに沿って（すなわち、トレンチ２０の側面に沿って）電子が流れるときに、電子がカーボンリッチ層にトラップされる。このため、チャネル抵抗が高くなり、ＭＯＳＦＥＴ１０で生じる損失が大きくなる。また、トレンチ２０の内面にカーボンリッチ層が形成されると、トレンチ２０の内面が荒れる。トレンチ２０の内面が荒れることによっても、チャネル抵抗が高くなり、ＭＯＳＦＥＴ１０で生じる損失が大きくなる。これに対して、本実施形態の製造方法では、Ｓｉの昇華を抑制することで、トレンチ２０の内面にカーボンリッチ層が形成されること、及び、トレンチ２０の内面が荒れることが抑制される。このため、ＭＯＳＦＥＴ１０のチャネル抵抗を低くすることができる。したがって、本実施形態の製造方法によれば、損失が少ないＭＯＳＦＥＴ１０を製造することができる。
また、本実施形態の製造方法では、融点が２０００℃以上の保護基板６２を使用する。このような保護基板６２を使用すれば、ＳｉＣ基板１２に注入された不純物を活性化させる高温（１７００℃以上）の熱処理工程においても保護基板６２が変質せず安定である。このため、トレンチ２０の内面からのＳｉの昇華を効果的に抑制することができる。また、ＳｉＣ基板１２が保護基板６２によって汚染されることを防止することができる。保護基板６２の材料として、単体の炭素（例えば、グラファイト等）や、炭素化合物（例えば、ＳｉＣ、ＴａＣ等）を採用することができる。また、ＢＮ（窒化ボロン）等、炭素を含まない高耐熱材料を保護基板６２の材料に採用してもよい。また、保護膜６０の材料にも、保護基板６２と同様の耐熱性を有する材料を採用することができる。
また、ＳｉＣの昇華を抑制するのに必要な気圧を測定するための別の実験において、炉内の気圧を様々に設定して、トレンチ２０を塞がずにＳｉＣ基板１２の熱処理を行った。その結果、炉内の気圧が１×１０４Ｐａ以上になると、トレンチ２０の内面からのＳｉの昇華を抑制する効果（すなわち、カーボンリッチ層が形成され難くなる効果）が顕著に得られることが判明した。本実施形態の半導体装置の製造方法では、炉内（トレンチ２０の外部）のＡｒの気圧を約１×１０４Ｐａに設定して熱処理を行う。トレンチ２０の内部の気圧はトレンチ２０の外部の気圧よりも高くなるため、この方法によれば、トレンチ２０の内部の気圧を確実に１×１０４Ｐａ以上に制御することができる。このため、トレンチ２０の内面からのＳｉの昇華を抑制することができる。なお、別の実施形態においては、トレンチ２０の外部の気圧を１×１０４Ｐａより小さくし、トレンチ２０の内部の気圧が１×１０４Ｐａ以上となるように熱処理工程を行ってもよい。
また、本実施形態の製造方法では、保護基板６２上にＳｉＣ基板１２を載置することで、トレンチ２０の開口を塞ぐ。この方法によれば、保護基板６２を、ＳｉＣ基板１２を搬送するための搬送板として使用することができる。このため、製造プロセスにおいて使用する部材数を減らすことができる。なお、図１０に示すように、ＳｉＣ基板１２を搬送するための搬送板７０を別途用意することもできる。この場合には、上向き（トレンチ２０が上を向く向き）となるようにＳｉＣ基板１２を搬送板７０上に載置し、保護基板６２をＳｉＣ基板１２上に載置することでトレンチ２０を覆ってもよい。
また、本実施形態の製造方法では、図８に示す枚葉式の加熱炉６４を使用したが、図１１に示すように、複数のＳｉＣ基板１２を、ヒータ８２によって一度に熱処理するバッジ式の加熱炉８４を用いてもよい。
また、上述した実施形態では、ＭＯＳＦＥＴ１０の製造方法について説明した。しかしながら、トレンチを有する他の半導体装置（例えば、トレンチ構造を有する他のスイッチング素子やダイオード等）を製造してもよい。
また、上述した実施形態では、ＳｉＣ基板１２の裏面１２ｂに保護膜６１を形成した。しかしながら、熱処理時に裏面１２ｂにカーボンリッチ層が形成されてもかまわない場合（例えば、熱処理後にカーボンリッチ層を除去する場合）には、保護膜６１を形成しなくてもよい。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成においては、保護基板の融点が２０００℃以上である。熱処理工程では、ＳｉＣ基板を１７００℃以上の温度に加熱する。
この構成によれば、熱処理工程の温度に対して保護基板が十分な耐熱性を有しており、熱処理工程において保護基板が変質することを抑制することができる。
本明細書が開示する一例の構成においては、トレンチを形成する工程の後に、ＳｉＣ基板の表面に保護膜を形成する。ＳｉＣ基板の表面に保護基板を配置する工程では、保護基板を、保護膜が形成された表面に配置する。熱処理工程の後に、保護膜を除去する。
ＳｉＣ基板と保護基板が直接接触すると、ＳｉＣ基板の表面に異物が付着する場合がある。これに対し、この構成によれば、保護膜の表面に保護基板が接触するので、異物は保護膜に付着する。その後、保護膜を除去することで、ＳｉＣ基板の表面から保護膜とともに異物を除去することができる。
本明細書が開示する一例の構成においては、熱処理する工程よりも前に、ＳｉＣ基板に不純物を注入する工程をさらに有する。
この構成によれば、熱処理において不純物を活性化させることができる。
本明細書が開示する一例の構成においては、ＳｉＣ基板の表面に保護基板を配置する工程で、保護基板上にＳｉＣ基板を載置する。
この構成によれば、保護基板によってＳｉＣ基板を搬送することができる。
本明細書が開示する一例の構成においては、保護基板が、カーボンまたはカーボンを含む化合物によって構成されている。
この構成によれば、保護基板に高い耐熱性を持たせることができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：ＭＯＳＦＥＴ
１２ ：ＳｉＣ基板
１４ ：ソース電極
１６ ：ドレイン電極
２０ ：トレンチ
２２ ：ゲート絶縁膜
２４ ：ゲート電極
２６ ：層間絶縁膜
３０ ：ソース領域
３２ ：ボディコンタクト領域
３４ ：ボディ領域
３６ ：ドリフト領域
３８ ：ドレイン領域
４０ ：フローティング領域
５８ ：注入領域
６０ ：保護膜
６２ ：保護基板
６４ ：加熱炉

Claims (6)

  1. 半導体装置の製造方法であって、
    ＳｉＣ基板の表面にトレンチを形成する工程と、
    前記トレンチを覆うように前記表面に保護基板を配置する工程と、
    前記ＳｉＣ基板と前記保護基板を熱処理する工程、
    を有する製造方法。
  2. 前記保護基板の融点が２０００℃以上であり、
    前記熱処理する工程では、前記ＳｉＣ基板を１７００℃以上の温度に加熱する請求項１の製造方法。
  3. 前記トレンチを形成する工程の後に、前記表面に保護膜を形成する工程をさらに有し、
    前記配置する工程では、前記保護基板を、前記保護膜が形成された前記表面に配置し、
    前記熱処理する工程の後に、前記保護膜を除去する工程をさらに有する、
    請求項１または２の製造方法。
  4. 前記熱処理する工程よりも前に、前記ＳｉＣ基板に不純物を注入する工程をさらに有する請求項１〜３のいずれか一項の製造方法。
  5. 前記配置する工程では、前記保護基板上に前記ＳｉＣ基板を載置する請求項１〜４のいずれか一項の製造方法。
  6. 前記保護基板が、カーボンまたはカーボンを含む化合物によって構成されている請求項１〜５のいずれか一項の製造方法。
JP2015041260A 2015-03-03 2015-03-03 半導体装置の製造方法 Pending JP2016162918A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015041260A JP2016162918A (ja) 2015-03-03 2015-03-03 半導体装置の製造方法
US15/056,543 US9698017B2 (en) 2015-03-03 2016-02-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015041260A JP2016162918A (ja) 2015-03-03 2015-03-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016162918A true JP2016162918A (ja) 2016-09-05

Family

ID=56845524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015041260A Pending JP2016162918A (ja) 2015-03-03 2015-03-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9698017B2 (ja)
JP (1) JP2016162918A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066720A (zh) * 2021-03-19 2021-07-02 珠海格力电器股份有限公司 一种碳化硅衬底退火工艺及碳化硅衬底退火设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034481A (ja) * 2008-07-31 2010-02-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
WO2010095369A1 (ja) * 2009-02-20 2010-08-26 昭和電工株式会社 炭化珪素半導体装置の製造方法
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2015220414A (ja) * 2014-05-20 2015-12-07 株式会社アルバック 凹部形成方法及び熱処理炉

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283143A (ja) 2007-05-14 2008-11-20 Ulvac Japan Ltd 処理装置、トランジスタ製造方法
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5685736B2 (ja) * 2012-02-10 2015-03-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2015146161A1 (ja) * 2014-03-24 2015-10-01 キヤノンアネルバ株式会社 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034481A (ja) * 2008-07-31 2010-02-12 Sumitomo Electric Ind Ltd 半導体装置の製造方法および半導体装置
WO2010095369A1 (ja) * 2009-02-20 2010-08-26 昭和電工株式会社 炭化珪素半導体装置の製造方法
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP2015220414A (ja) * 2014-05-20 2015-12-07 株式会社アルバック 凹部形成方法及び熱処理炉

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066720A (zh) * 2021-03-19 2021-07-02 珠海格力电器股份有限公司 一种碳化硅衬底退火工艺及碳化硅衬底退火设备

Also Published As

Publication number Publication date
US9698017B2 (en) 2017-07-04
US20160260608A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP6272488B2 (ja) 半導体装置の製造方法
US8697555B2 (en) Method of producing semiconductor device and semiconductor device
US9780205B2 (en) Insulated gate type semiconductor device having floating regions at bottom of trenches in cell region and circumferential region and manufacturing method thereof
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
CN108604600B (zh) 碳化硅半导体装置及其制造方法
JP2014146748A (ja) 半導体装置及びその製造方法並びに半導体基板
TW202018947A (zh) 具磊晶背側場板之場域管理式iii-v族場效裝置
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2009231341A (ja) アニール装置、ＳｉＣ半導体基板の熱処理方法
JP2017079288A (ja) 半導体装置の製造方法及び半導体装置
JPWO2015033740A1 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2016162918A (ja) 半導体装置の製造方法
US20180158916A1 (en) Semiconductor Component Having a Doped Substrate Layer and Corresponding Methods of Manufacturing
KR20160057522A (ko) 탄화규소 반도체 소자의 제조 방법
JP2008060401A (ja) 半導体装置の製造方法、半導体装置の製造用治具、および半導体装置の製造装置
JP2020096084A (ja) 半導体装置の製造方法
JP2016157801A (ja) 半導体装置およびその製造方法
WO2017138499A1 (ja) 半導体素子の製造方法及び半導体基板
JPH11340158A (ja) 炭化珪素半導体装置の製造方法
RU2528554C1 (ru) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
WO2021161509A1 (ja) 窒化物半導体装置の製造方法
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181204