Nothing Special   »   [go: up one dir, main page]

WO2012117931A1 - 固体撮像装置、固体撮像装置の製造方法及び電子機器 - Google Patents

固体撮像装置、固体撮像装置の製造方法及び電子機器 Download PDF

Info

Publication number
WO2012117931A1
WO2012117931A1 PCT/JP2012/054390 JP2012054390W WO2012117931A1 WO 2012117931 A1 WO2012117931 A1 WO 2012117931A1 JP 2012054390 W JP2012054390 W JP 2012054390W WO 2012117931 A1 WO2012117931 A1 WO 2012117931A1
Authority
WO
WIPO (PCT)
Prior art keywords
state imaging
imaging device
solid
substrate
film
Prior art date
Application number
PCT/JP2012/054390
Other languages
English (en)
French (fr)
Inventor
剛志 柳田
到 押山
貴幸 榎本
池田　晴美
慎一郎 伊澤
敦彦 山本
太田　和伸
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201280009331.0A priority Critical patent/CN103403869B/zh
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to KR1020187026037A priority patent/KR102065291B1/ko
Priority to KR1020137021456A priority patent/KR20140015326A/ko
Priority to KR1020177015983A priority patent/KR20170070266A/ko
Priority to US14/001,652 priority patent/US9502450B2/en
Priority to KR1020197038554A priority patent/KR102202281B1/ko
Publication of WO2012117931A1 publication Critical patent/WO2012117931A1/ja
Priority to US15/084,287 priority patent/US9673235B2/en
Priority to US15/222,755 priority patent/US9595557B2/en
Priority to US15/435,476 priority patent/US9923010B2/en
Priority to US15/610,345 priority patent/US10128291B2/en
Priority to US16/130,666 priority patent/US10418404B2/en
Priority to US16/295,719 priority patent/US10504953B2/en

Links

Images

Classifications

    • H01L27/1463—
    • H01L27/146—
    • H01L27/1461—
    • H01L27/14612—
    • H01L27/14614—
    • H01L27/1462—
    • H01L27/14621—
    • H01L27/14623—
    • H01L27/14627—
    • H01L27/14636—
    • H01L27/1464—
    • H01L27/14641—
    • H01L27/14643—
    • H01L27/14645—
    • H01L27/14685—
    • H01L27/14689—
    • H01L27/14625—
    • H01L27/14629—

Definitions

  • the present disclosure relates to a back-illuminated solid-state imaging device, a manufacturing method thereof, and an electronic apparatus.
  • Patent Document 1 a back-illuminated solid-state imaging device that irradiates light from the side opposite to the side on which the wiring layer on the substrate is formed has been proposed (see Patent Document 1 below).
  • the wiring layer and circuit elements are not formed on the light irradiation side, so that the aperture ratio of the light receiving portion formed on the substrate can be increased and incident light is reflected on the wiring layer and the like. Therefore, the sensitivity is improved.
  • a light shielding film is provided at a pixel boundary in order to reduce optical color mixing.
  • the present disclosure provides a solid-state imaging device that further improves characteristics such as optical color mixing reduction.
  • an electronic apparatus using the solid-state imaging device is provided.
  • the solid-state imaging device includes a substrate and a plurality of photoelectric conversion units formed on the substrate. Further, in the groove portion formed in the depth direction from the light incident side of the substrate, an element isolation portion made of an insulating film having a fixed charge is formed so as to cover the inner wall surface of the groove portion.
  • the solid-state imaging device includes a substrate and a plurality of photoelectric conversion units formed on the substrate.
  • the device includes a groove formed in the depth direction from the light incident side of the substrate and a film provided so as to cover the inner wall surface of the groove, and an element isolation portion having a hollow structure.
  • the manufacturing method of the solid-state imaging device includes a step of forming a plurality of pixels having photoelectric conversion portions on a substrate, and a groove portion having a desired depth from the back surface side of the substrate in the depth direction. The process of carrying out. Next, an insulating film having a fixed charge is formed on the inner wall surface of the groove portion to form an element isolation portion.
  • the method for manufacturing a solid-state imaging device includes a step of forming a plurality of pixels having photoelectric conversion portions on a substrate, and a groove portion having a desired depth from the back surface side of the substrate in the depth direction. The process of carrying out. Next, there is a step of forming an element isolation portion by forming a desired film on the inner wall surface of the groove portion so that a hollow portion is formed inside the groove portion.
  • the electronic apparatus includes an optical lens, the above-described solid-state imaging device on which light collected on the optical lens is incident, and a signal processing circuit that processes an output signal output from the solid-state imaging device.
  • characteristics such as color mixture reduction can be further improved in the solid-state imaging device. Further, by using the solid-state imaging device, an electronic apparatus with improved image quality can be obtained.
  • FIG. 1 It is a figure showing the whole solid imaging device composition concerning a 1st embodiment of this indication. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on 1st Embodiment of this indication.
  • 2 is a planar layout of the solid-state imaging device according to the first embodiment of the present disclosure.
  • 4A and 4B are diagrams illustrating a method for manufacturing the solid-state imaging device according to the first embodiment of the present disclosure.
  • 4C and 4D are diagrams illustrating a method for manufacturing the solid-state imaging device according to the first embodiment of the present disclosure. It is a potential distribution diagram of the principal part of the solid-state imaging device concerning a 1st embodiment of this indication, and the conventional solid-state imaging device.
  • 10A to 10C are diagrams illustrating a method for manufacturing the solid-state imaging device according to the second embodiment of the present disclosure. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on 3rd Embodiment of this indication.
  • FIG. 14C is a diagram illustrating a method for manufacturing the solid-state imaging device according to the fourth embodiment of the present disclosure. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on 5th Embodiment of this indication. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on 6th Embodiment of this indication.
  • FIG. 18A and 18B are diagrams illustrating a method for manufacturing the solid-state imaging device according to the seventh embodiment of the present disclosure. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on 8th Embodiment of this indication.
  • 20A and 20B are diagrams illustrating a method for manufacturing the solid-state imaging device according to the eighth embodiment of the present disclosure. It is a figure which shows the cross-sectional structure of the principal part of the solid-state imaging device which concerns on a modification. It is a schematic block diagram of the electronic device which concerns on 9th Embodiment of this indication.
  • a semiconductor layer on which a photodiode is formed is formed thinner than a surface irradiation type solid-state imaging device.
  • the signal charge overflowed by the photodiode is configured to overflow in the depth direction (vertical direction) of the semiconductor layer. Then, it cannot overflow in the depth direction of the semiconductor layer.
  • the back-illuminated solid-state imaging device is configured such that electrons overflowing from the photodiode flow to the floating diffusion (so-called lateral overflow).
  • the lateral overflow structure When the lateral overflow structure is employed, whether the electrons overflowing from the photodiode flow to the floating diffusion side or the adjacent photodiode side is determined by the potential in the substrate. Therefore, by setting the potential between the photodiode and the floating diffusion higher than the potential between the adjacent photodiodes during charge accumulation, overflowing electrons can be transferred to the floating diffusion as needed. For this reason, when it is set as the structure which can transfer the overflowing electron to a floating diffusion, the fall of saturation charge amount (Qs) becomes a big subject. On the other hand, when the saturation charge amount is increased, blooming occurs due to the signal charge overflowing from the white point pixel leaking to the adjacent pixels during long-time accumulation, which causes degradation in resolution and image quality. .
  • the light shielding film is provided at the pixel boundary, it is not possible to completely suppress the color mixture that occurs under the light shielding film when oblique light enters.
  • a solid-state imaging device capable of reducing color mixing, suppressing blooming, and improving saturation characteristics will be described.
  • First Embodiment Solid-state imaging device (example in which one floating diffusion portion is shared by four pixels) 1-1 Overall Configuration of Solid-State Imaging Device 1-2 Configuration of Main Part 1-3 Manufacturing Method of Solid-State Imaging Device 1-4 Modification 1 1-5 Modification 2 2. Second embodiment: Solid-state imaging device (example in which a light-shielding film is formed in an element isolation portion) 3.
  • Solid-state imaging device (example in which only the end of the element isolation portion on the back side of the substrate is in contact with the p-type semiconductor region) 4).
  • Fourth embodiment solid-state imaging device (example in which an element separating portion penetrates a substrate) 5.
  • Fifth Embodiment Solid-state imaging device (example in which a light shielding layer formed in an element isolation unit is connected to a wiring layer) 6).
  • Sixth embodiment Solid-state imaging device (example in which two layers of fixed charge film are formed in an element separation unit) 7.
  • Solid-state imaging device (an example in which the element separating portion has a hollow structure) 8).
  • Eighth Embodiment Solid-state imaging device (an example in which the element separating portion has a hollow structure) 8-1 Modification 9
  • FIG. 1 is a schematic configuration diagram illustrating an entire CMOS solid-state imaging device according to the first embodiment of the present disclosure.
  • the solid-state imaging device 1 of this embodiment includes a pixel region 3 having a plurality of pixels 2 arranged on a substrate 11 made of silicon, a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, An output circuit 7 and a control circuit 8 are included.
  • the pixel 2 includes a photoelectric conversion unit made of a photodiode and a plurality of pixel transistors, and a plurality of pixels 2 are regularly arranged in a two-dimensional array on the substrate 11.
  • the pixel transistor constituting the pixel 2 may be four MOS transistors constituted by a transfer transistor, a reset transistor, a selection transistor, and an amplifier transistor, or may be three transistors excluding the selection transistor.
  • the pixel area 3 has a plurality of pixels 2 regularly arranged in a two-dimensional array.
  • the pixel region 3 has an effective pixel region that actually receives light, amplifies the signal charge generated by photoelectric conversion, and reads it to the column signal processing circuit 5, and a black for outputting optical black as a reference for the black level.
  • a reference pixel region (not shown).
  • the black reference pixel region is normally formed on the outer periphery of the effective pixel region.
  • the control circuit 8 generates a clock signal, a control signal, and the like that serve as a reference for operations of the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock. To do.
  • the clock signal and control signal generated by the control circuit 8 are input to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the vertical drive circuit 4 is configured by a shift register, for example, and selectively scans each pixel 2 in the pixel region 3 in the vertical direction sequentially in units of rows. Then, the pixel signal based on the signal charge generated according to the amount of light received in the photodiode of each pixel 2 is supplied to the column signal processing circuit 5 through the vertical signal line.
  • the column signal processing circuit 5 is arranged, for example, for each column of the pixels 2, and a signal output from the pixels 2 for one row is sent to the black reference pixel region (not shown, but around the effective pixel region) for each pixel column. Signal processing such as noise removal and signal amplification.
  • a horizontal selection switch (not shown) is provided between the output stage of the column signal processing circuit 5 and the horizontal signal line 10.
  • the horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 10 to output.
  • the output circuit 7 performs signal processing on signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 10 and outputs the signals.
  • FIG. 2 shows a cross-sectional configuration in the pixel region 3 of the solid-state imaging device 1 of the present embodiment
  • FIG. 3 shows a planar layout of the pixel region 3 of the solid-state imaging device 1 of the present embodiment.
  • the solid-state imaging device 1 of the present embodiment is an example of a back-illuminated CMOS solid-state imaging device.
  • the so-called four-pixel sharing in which required pixel transistors are shared by four photoelectric conversion units is one. This is an example of units.
  • the first conductivity type is assumed to be p-type
  • the second conductivity type is assumed to be n-type.
  • the solid-state imaging device 1 of this embodiment includes a substrate 12 having a plurality of pixels, a wiring layer 13 formed on the surface side of the substrate 12, and a support substrate 31. Further, an insulating film (hereinafter referred to as a fixed charge film) 20 having a fixed charge formed in order on the back side of the substrate 12, an insulating film 21, a light shielding film 25, a planarizing film 26, a color filter layer 27, An on-chip lens 28 is further provided.
  • a fixed charge film 20 having a fixed charge formed in order on the back side of the substrate 12, an insulating film 21, a light shielding film 25, a planarizing film 26, a color filter layer 27,
  • An on-chip lens 28 is further provided.
  • the substrate 12 is made of a semiconductor substrate made of silicon and has a thickness of 1 ⁇ m to 6 ⁇ m, for example.
  • a plurality of pixels each including a photoelectric conversion unit 40 made of a photodiode and a plurality of pixel transistors (Tr1 to Tr4) constituting the pixel circuit unit are formed in a two-dimensional matrix. ing.
  • the adjacent photoelectric conversion units 40 are electrically separated by the element separation unit 19.
  • a peripheral circuit portion is configured in the peripheral region of the pixel region formed on the substrate 12.
  • the photoelectric conversion unit 40 includes first conductive type (hereinafter referred to as p-type) semiconductor regions 23 and 24 formed on the front surface side and the back surface side of the substrate 12, and a second conductive type (hereinafter referred to as n type) semiconductor region formed therebetween. 22.
  • p-type semiconductor regions 23 and 24 formed on the front surface side and the back surface side of the substrate 12, and a second conductive type (hereinafter referred to as n type) semiconductor region formed therebetween. 22.
  • n type second conductive type semiconductor region formed therebetween. 22.
  • a main photodiode is formed by a pn junction between the p-type semiconductor regions 23 and 24 and the n-type semiconductor region 22.
  • signal charges corresponding to the amount of incident light are generated and accumulated in the n-type semiconductor region 22.
  • Each photoelectric conversion unit 40 is electrically isolated by a pixel isolation layer 18 formed of a p-type semiconductor region and an element isolation unit 19 formed in the pixel isolation layer 18.
  • the pixel transistor is composed of four transistors: a transfer transistor Tr1, a reset transistor Tr2, an amplification transistor Tr3, and a selection transistor Tr4.
  • the transfer transistor Tr ⁇ b> 1 includes a floating diffusion portion 30 formed at the center of four photoelectric conversion portions 40 formed in two rows and two columns, and a transfer gate electrode 16.
  • the floating diffusion portion 30 includes an n-type semiconductor region formed by ion-implanting n-type impurities at a high concentration into a p-well layer 29 formed on the surface side of the substrate 12. Consists of.
  • the transfer gate electrode 16 is formed on the surface of the substrate 12 between the photoelectric conversion unit 40 and the floating diffusion unit 30 via the gate insulating film 17.
  • the reset transistor Tr2, the amplification transistor Tr3, and the selection transistor Tr4 are formed for each of the four photoelectric conversion units 40 sharing the floating diffusion unit 30. These pixel transistors are arranged on one side of a group composed of four photoelectric conversion units 40 as shown in FIG.
  • the reset transistor Tr2 includes a pair of source / drain regions 35 and 36 and a reset gate electrode 32 formed between the source / drain regions 35 and 36.
  • the amplification transistor Tr3 includes a pair of source / drain regions 36 and 37 and an amplification gate electrode 33 formed between the source / drain regions 36 and 37.
  • the selection transistor Tr4 includes a pair of source / drain regions 37 and 38 and a selection gate electrode 34 formed between the source / drain regions 37 and 38.
  • the cross-sectional configuration of the reset transistor Tr2, the amplification transistor Tr3, and the selection transistor Tr4 is not shown, but these pixel transistors have the same configuration as the transfer transistor Tr1. That is, the source / drain regions 35 to 38 are formed of n-type high-concentration impurity regions formed in the p-well layer 29 on the surface of the substrate 12 like the floating diffusion portion 30.
  • the reset gate electrode 32, the amplification gate electrode 33, and the selection gate electrode 34 are formed on the surface side of the substrate 12 with the gate insulating film 17 interposed therebetween.
  • the element isolation portion 19 is composed of a fixed charge film 20 and an insulating film 21 that are formed by being embedded in the groove 39 formed in the depth direction from the back surface side of the substrate 12, and a pixel formed on the substrate 12. It is formed by being engraved in the separation layer 18. That is, the element isolation part 19 is formed in a lattice shape so as to surround the pixel as shown in the figure.
  • the pixel transistors are arranged so as to overlap the floating diffusion unit 30 and the source / drain regions.
  • the element isolation portion 19 is formed to a depth reaching the p-well layer 29 where the pixel transistor is formed, and not to reach the floating diffusion portion 30 and the source / drain regions.
  • the element isolation portion 19 can be formed from the surface of the substrate 12 to a depth of about 0.25 to 5.0 ⁇ m. In this embodiment, it is formed to a depth reaching the p-well layer 29 of the pixel transistor.
  • it is formed so that the end of the element isolation portion 19 on the back surface side of the substrate 12 is in contact with the p-type semiconductor layer.
  • the depth reaching the p-well layer 29 is not necessarily required.
  • the effect of insulation isolation can be obtained even in a configuration that does not reach the p-well layer 29.
  • the fixed charge film 20 formed in the groove portion 39 is formed on the inner peripheral surface and the bottom surface of the groove portion 39 and also on the entire back surface of the substrate 12.
  • the inner peripheral surface and the bottom surface of the groove portion 30 are collectively described as an “inner wall surface”.
  • a dielectric film can be used.
  • an oxide or nitride containing at least one element of hafnium (Hf), aluminum (Al), zirconium (Zr), tantalum (Ta), and titanium (Ti) is applied. Can do.
  • Examples of the film forming method include chemical vapor deposition (hereinafter referred to as CVD (Chemical Vapor Deposition)), sputtering, atomic layer deposition (hereinafter referred to as ALD (Atomic Layer Deposition)). If the ALD method is used, an SiO 2 film that reduces the interface state during film formation can be simultaneously formed to a thickness of about 1 nm.
  • CVD Chemical Vapor Deposition
  • ALD atomic layer deposition
  • the fixed charge film can be formed of a hafnium oxynitride film or an aluminum oxynitride film.
  • the material of the fixed charge film 20 described above may contain silicon (Si) or nitrogen (N) in the film as long as the insulating property is not impaired.
  • the concentration is appropriately determined as long as the insulating properties of the film are not impaired.
  • the fixed charge film 20 having a negative charge is formed on the inner wall surface of the groove 39 and the back surface of the substrate 12, an inversion layer is formed on the surface in contact with the fixed charge film 20.
  • the silicon interface is pinned by the inversion layer, the generation of dark current is suppressed.
  • the groove portion 39 is formed in the substrate 12, physical damage may occur on the side wall and the bottom surface of the groove portion 39, and pinning may occur in the peripheral portion of the groove portion 39.
  • pinning disengagement is prevented by forming the fixed charge film 20 having a large amount of fixed charges on the side wall and the bottom surface of the groove 39.
  • the insulating film 21 is embedded in the groove 39 in which the fixed charge film 20 is formed, and is formed on the entire back surface side of the substrate 12.
  • the material of the insulating film 21 is preferably formed of a material having a refractive index different from that of the fixed charge film 20.
  • silicon oxide, silicon nitride, silicon oxynitride, resin, or the like can be used.
  • a material having a feature of having no positive fixed charge or having a small positive fixed charge can be used for the insulating film 21.
  • the trench 39 is embedded in the insulating film 21, whereby the photoelectric conversion units 40 constituting each pixel are separated through the insulating film 21.
  • This makes it difficult for the signal charge to leak into the adjacent pixels, so that when the signal charge exceeding the saturation charge amount (Qs) is generated, the overflowing signal charge is prevented from leaking into the adjacent photoelectric conversion unit 40. be able to. For this reason, electronic color mixing can be suppressed.
  • the two-layer structure of the fixed charge film 20 and the insulating film 21 formed on the back surface side that is the incident surface side of the substrate 12 has a role of an antireflection film due to the difference in refractive index. Thereby, reflection on the back surface side of the substrate 12 of light incident from the back surface side of the substrate 12 is prevented.
  • the light shielding film 25 is formed in a desired region on the insulating film 21 formed on the back surface of the substrate 12. In the pixel region, the light shielding film 25 is formed in a lattice shape so as to open the photoelectric conversion unit 40. That is, the light shielding film 25 is formed at a position corresponding to the element isolation portion 19.
  • the light shielding film 25 may be made of any material that blocks light, and for example, tungsten (W), aluminum (Al), or copper (Cu) can be used.
  • the planarizing film 26 is formed on the entire surface of the insulating film 21 including the light shielding film 25, and the surface on the back surface side of the substrate 12 is thereby flattened. As a material of the planarizing film 26, for example, an organic material such as a resin can be used.
  • the color filter layer 27 is formed on the upper surface of the planarizing film 26, and is formed corresponding to, for example, R (red), G (green), and B (blue) for each pixel.
  • R red
  • G green
  • B blue
  • light having a desired wavelength is transmitted, and the transmitted light is incident on the photoelectric conversion unit 40 in the substrate 12.
  • the on-chip lens 28 is formed on the upper surface of the color filter layer 27. In the on-chip lens 28, the irradiated light is collected, and the collected light efficiently enters each photoelectric conversion unit 40 via the color filter layer 27.
  • the wiring layer 13 is formed on the surface side of the substrate 12 and includes a wiring 15 laminated in a plurality of layers (three layers in this embodiment) via an interlayer insulating film 14.
  • the pixel transistor Tr constituting the pixel 2 is driven through the wiring 15 formed in the wiring layer 13.
  • the support substrate 31 is formed on the surface of the wiring layer 13 opposite to the side facing the substrate 12.
  • the support substrate 31 is configured to ensure the strength of the substrate 12 in the manufacturing stage, and is configured of, for example, a silicon substrate.
  • the solid-state imaging device 1 having the above configuration, light is irradiated from the back side of the substrate 12, and light that has passed through the on-chip lens 28 and the color filter layer 27 is photoelectrically converted by the photoelectric conversion unit 40, thereby causing signal charges. Is generated.
  • the signal charge generated by the photoelectric conversion unit 40 is output as a pixel signal by a vertical signal line formed by a desired wiring 15 of the wiring layer 13 through a pixel transistor formed on the surface side of the substrate 12.
  • the interlayer insulating film 14 and the wiring 15 are alternately formed on the surface of the substrate 12. Then, the wiring layer 13 is formed. Impurity regions such as the photoelectric conversion portion 40 formed on the substrate 12 are formed by ion-implanting desired impurities from the surface side of the substrate 12.
  • a support substrate 31 made of a silicon substrate is bonded to the uppermost layer of the wiring layer 13 and inverted.
  • the manufacturing process so far is the same as that of a normal back-illuminated solid-state imaging device.
  • illustration is abbreviate
  • the groove 39 In the step of forming the groove 39, a hard mask (not shown) having a desired opening is formed on the back surface of the substrate 12, and the groove is formed by etching through the hard mask.
  • the depth of the groove 39 is preferably 0.2 ⁇ m or more from the back surface of the substrate 12, and more preferably 1.0 ⁇ m or more.
  • variety of the groove part 39 is 0.02 micrometer or more by spectral characteristics.
  • the groove portion 39 can be easily processed by setting the width of the groove portion 39 wide. However, as the width of the groove portion 39 is increased, the spectral characteristics and the saturation charge amount are reduced. Therefore, the width of the groove portion 39 is about 0.02 ⁇ m. Is more desirable.
  • a trench 39 having a depth reaching the p-well layer 29 of the pixel transistor and not reaching the floating diffusion portion 30 or the source / drain region is formed. Note that the step of forming the groove 39 can be performed in common with other substrate penetration steps, and in the case of common use, the number of steps can be reduced.
  • the hard mask used for the processing of the groove 39 is removed, and the side wall, the bottom surface, and the back surface of the substrate 12 are covered by CVD, sputtering, ALD, etc. as shown in FIG.
  • the fixed charge film 20 is formed.
  • the insulating film 21 is buried in the groove 39 by CVD or the like, and the insulating film 21 is also formed on the upper surface of the fixed charge film 20 on the back surface side of the substrate 12.
  • the light shielding material layer is patterned into a desired shape.
  • the photoelectric conversion part 40 is opened, and the light shielding film 25 that shields light between adjacent pixels is formed.
  • the color filter layer 27 and the on-chip lens 28 are formed by a normal method, whereby the solid-state imaging device 1 shown in FIG. 2 is completed.
  • the solid-state imaging device 1 in which the pixel separation is performed by the element separation unit 19 formed by embedding the insulating film 21 in the substrate 12 is formed.
  • the photoelectric conversion unit 40 of each pixel is separated by the element separation unit 19 formed by embedding the insulating film 21 in the groove 39.
  • the leakage of the signal charge accumulated in the photoelectric conversion unit 40 to the adjacent photoelectric conversion unit 40 side can be reduced as compared with the case where the impurity regions are separated only.
  • a signal charge that is equal to or greater than the saturation charge amount is generated in the photoelectric conversion unit 40, it is possible to more efficiently sweep the signal charge to the floating diffusion unit 30 side. Thereby, occurrence of blooming is suppressed.
  • FIG. 6 shows a potential distribution during charge accumulation, and is a diagram for explaining a horizontal overflow structure (lateral overflow structure).
  • FIG. 6 shows a potential distribution diagram of the substrate 12 in a portion where the two adjacent photoelectric conversion units 40 and the transfer transistor Tr1 are formed in the solid-state imaging device 1 of the present embodiment. Further, in FIG. 6, as a comparative example, the potential of the substrate in the portion where the photoelectric conversion unit and the transfer transistor of the conventional solid-state imaging device in which the adjacent photoelectric conversion unit is separated only by the element isolation region 100 formed by ion implantation is formed. A distribution map is also shown. In FIG. 6, parts corresponding to those in FIG.
  • the signal charge exceeding the saturation charge amount is overflowed in the horizontal direction at the time of charge accumulation, so that the potential of the transfer gate is set between the two photoelectric conversion units 40 adjacent to each other. It is set deeper than the potential of the element isolation region 100. By doing so, the signal charge exceeding the saturation charge amount of the photoelectric conversion unit 40 does not flow in the direction of the adjacent photoelectric conversion unit 40, but is swept out to the floating diffusion unit 30 through the transfer gate. Is configured to be suppressed.
  • adjacent photoelectric conversion units 40 are separated by the element separation unit 19.
  • the photoelectric conversion unit 40 is separated by the element separation unit 19 configured by the insulating film 21, so that the potential of the element separation unit 19 becomes shallower by ⁇ x1 compared to the conventional case. For this reason, it is not necessary to deepen the potential of the transfer gate during charge accumulation. As shown in FIG. 6, the potential of the transfer gate can be made shallower by ⁇ x2 compared to the conventional case. As a result, in the solid-state imaging device 1 of the present embodiment, the saturation charge amount can be increased compared to the conventional case. it can. That is, in the solid-state imaging device 1 of the present embodiment, the saturation charge amount can be improved while suppressing blooming.
  • the concentration of the n-type semiconductor region constituting the photoelectric conversion unit 40 can be set low, so that the white point can be maintained at a low level. Is possible.
  • the fixed charge film 20 having a negative charge is formed in the groove 39.
  • the generation of interface states can be suppressed by the negative bias effect of the fixed charge film 20, and the generation of dark current due to the interface states can be suppressed.
  • an inversion layer (p-type) is formed on the surface in contact with the fixed charge film 20, and a positive charge is induced. For this reason, even if the p-well layer 29 and the pixel separation layer 18 formed of the p-type semiconductor region are formed with a p-type impurity concentration that is an order of magnitude thinner than that of the conventional solid-state imaging device, The effect of suppressing dark current can be sufficiently exhibited.
  • the p-well layer 29 and the pixel separation layer 18 can be formed with a lower impurity concentration than that of the conventional solid-state imaging device, so that the n-type semiconductor region 22 constituting the photoelectric conversion unit 40 is a p-type.
  • the semiconductor region is not eroded. Thereby, the saturation charge amount is improved.
  • the p-type impurity concentration of the p-well layer 29 and the pixel isolation layer 18 can be set low, the generation of a strong electric field is suppressed in the p-well layer 29 and the pixel isolation layer 18, and the generation of noise is suppressed. can do.
  • the element isolation portion 19 is formed so as to be in contact with the p-well layer 29 that is set to the ground potential, the inversion layer (p-type) formed around the element isolation portion 19 is fixed to the ground potential. Pinning is performed, thereby suppressing generation of dark current.
  • the element isolation unit 19 can be formed in a region overlapping with the pixel transistor in the light incident direction. For this reason, the element isolation part 19 can be formed without affecting the layout of the pixel transistor, and it is not necessary to provide a separate region for the element isolation part 19, so that the pixel area does not increase.
  • FIG. 7 is a plan layout of the solid-state imaging device according to the first modification. In FIG. 7, parts corresponding to those in FIG.
  • the transfer transistor includes a floating diffusion portion 30 formed at the center of two photoelectric conversion portions 40 formed in one row and two columns, and a transfer gate electrode 16.
  • the reset transistor Tr2, the amplification transistor Tr3, and the selection transistor Tr4 are formed for each of the two photoelectric conversion units 40 sharing the floating diffusion unit 30.
  • the reset transistor Tr2, the amplification transistor Tr3, and the selection transistor Tr4 are arranged on one side of a group including two photoelectric conversion units 40.
  • the element separation unit 19 is formed in a lattice shape so as to surround the photoelectric conversion unit 40 of each pixel. In the region where the pixel transistor is formed, the device separation unit 19 is not overlapped with the pixel transistor. Has been placed.
  • the cross-sectional configuration including the transfer transistor Tr1 of the solid-state imaging device according to Modification 1 is the same as that in FIG. Even in such a solid-state imaging device in which two pixels are shared as one unit, since the photoelectric conversion units 40 of the respective pixels are insulated by the element separation unit 19, the signal charges generated by the photoelectric conversion units 40 are adjacent to each other. It is difficult to leak into the photoelectric conversion unit 40 of the pixel. Thereby, it is possible to obtain the same effects as in the present embodiment, such as suppressing blooming while maintaining saturation characteristics.
  • FIG. 8 is a planar layout in the pixel region of the solid-state imaging device according to the second modification. In FIG. 8, parts corresponding to those in FIG.
  • the transfer transistor Tr1, the reset transistor Tr2, and the amplification transistor Tr3 are formed for each pixel, and no selection transistor is configured.
  • the pixel transistor formed for each photoelectric conversion unit 40 is formed in one direction of the photoelectric conversion unit 40.
  • the element isolation unit 19 is formed in a lattice shape so as to surround the photoelectric conversion unit 40 of each pixel, and is partially arranged in a region overlapping with the pixel transistor.
  • the configuration of the element isolation unit 19 with respect to the photoelectric conversion unit 40 can be the same.
  • FIG. 9 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 52 of the present embodiment. In FIG. 9, parts corresponding to those in FIG.
  • the solid-state imaging device 52 of the present embodiment is an example in which the configuration of the element separation unit 49 is different from that of the first embodiment.
  • the element isolation unit 49 includes the fixed charge film 20, the insulating film 48, and the light shielding layer 50 that are sequentially embedded in the groove 39.
  • the light shielding layer 50 is formed in the depth direction in the groove 39 where the fixed charge film 20 and the insulating film 48 are formed, and is connected to the light shielding film 25 formed on the back surface side of the substrate 12. Yes.
  • 10A to 10C are cross-sectional views showing manufacturing steps of the solid-state imaging device 52 of the present embodiment.
  • the process until the groove 39 is formed is the same as the process described in A of FIG. 4 and B of FIG.
  • the fixed charge film 20 is formed so as to cover the inner wall surface of the groove portion 39 and the back surface side of the substrate 12, as shown in FIG.
  • the fixed charge film 20 is formed in the same manner as in the first embodiment.
  • an insulating film 48 is formed in the groove 39 and on the back side of the substrate 12 so as to cover the fixed charge film 20.
  • the insulating film 48 formed in the groove 39 is formed to a thickness that does not completely fill the groove 39.
  • the insulating film 48 can be formed using, for example, a sputtering method.
  • the light shielding material layer 24a is formed so as to fill the entire groove 39 and cover the back side of the substrate 12.
  • the light shielding material layer 24a can be formed in the same manner as in the first embodiment, but it is particularly preferable to use a material with good embedding properties.
  • the light shielding material layer 24a is patterned so that the light shielding material layer remains at the boundary between adjacent pixels.
  • the light shielding layer 50 embedded in the groove 39 and the light shielding film 25 electrically connected to the light shielding layer 50 are formed.
  • the planarization film 26, the color filter layer 27, and the on-chip lens 28 are formed in this order using a normal manufacturing method, thereby completing the solid-state imaging device 52 of the present embodiment.
  • the light shielding film 25 and the light shielding layer 50 are supplied with a ground potential or a negative potential.
  • a ground potential or a negative potential By supplying a ground potential or a negative potential to the light shielding film 25 and the light shielding layer 50, the effect of hole pinning on the surface of the element isolation portion 19 can be stabilized. Further, when a negative potential is supplied to the light shielding film 25 and the light shielding layer 50, an inversion layer is easily formed on the surface of the substrate 12 in contact with the element isolation portion 19, and the dark current suppressing effect can be enhanced.
  • the light shielding layer 50 is formed in the groove part 39, it is possible to prevent obliquely incident light from entering the adjacent photoelectric conversion part 40 and to suppress optical color mixing. In addition, the same effects as those of the first embodiment can be obtained.
  • FIG. 11 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 55 of the present embodiment. In FIG. 11, parts corresponding to those in FIG.
  • the solid-state imaging device 55 of the present embodiment is an example in which the pixel separation layer 18 formed of the p-type semiconductor region formed on the substrate 12 is not formed in the solid-state imaging device 1 according to the first embodiment. That is, in the solid-state imaging device 55 of the present embodiment, the photoelectric conversion unit 56 is separated for each pixel only by the element separation unit 19. In this case, however, the end portion on the surface side of the element isolation portion 19 is formed so as to be in contact with the p-well layer 29 of the pixel transistor.
  • the photoelectric conversion unit 56 is formed from the p-type semiconductor region 23 formed on the front surface side of the substrate 12 and the lower side of the p-type semiconductor region 23 to the back surface side of the substrate 12.
  • the n-type semiconductor region 51 is used. That is, in the present embodiment, the n-type semiconductor region 51 serving as the charge storage region in the photoelectric conversion unit 56 is larger than the n-type semiconductor region 22 serving as the charge storage region of the photoelectric conversion unit 40 in the first embodiment. Is formed. For this reason, the saturation charge amount can be further improved.
  • the pixel separation layer that separates the photoelectric conversion unit 56 of each pixel by the p-type impurity region and the p-type semiconductor region for dark current suppression are not formed on the back side of the substrate 12.
  • the insulating film 20 having a negative fixed charge is formed in the element isolation portion 19
  • an inversion layer is formed on the surface in contact with the fixed charge film 20, thereby suppressing the occurrence of dark current. it can.
  • a p-type semiconductor region such as the p-well layer 29 that electrically isolates the adjacent n-type semiconductor regions 51 from each other, Charge leakage between the photoelectric conversion units 56 can be sufficiently suppressed.
  • the same effects as those of the first embodiment can be obtained.
  • FIG. 12 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 57 of the present embodiment. In FIG. 12, parts corresponding to those in FIG.
  • the solid-state imaging device 57 of the present embodiment is an example in which a part of the element separation unit 59 penetrates the substrate 12. As shown in FIG. 12, in the region that does not overlap the pixel transistor (in FIG. 12, the floating diffusion portion 30 of the transfer transistor Tr1), the element isolation portion 59 is formed so as to penetrate the substrate 12. That is, the element isolation part 19 in a region that does not overlap with the pixel transistor is composed of the fixed charge film 20 and the insulating film 21 that are sequentially embedded in the groove part 60 that is formed through the substrate 12.
  • the end portion on the surface side of the element isolation portion 19 is formed in contact with the p-well layer 29 of the pixel transistor. At this time, the end portion on the surface side of the element isolation portion 19 is formed so as not to reach the floating diffusion portion 30 and the source / drain regions constituting the pixel transistor.
  • FIG. 13 and 14 are cross-sectional views showing the manufacturing process of the solid-state imaging device 57 of the present embodiment.
  • the process up to the formation of the grooves 39 and 60 is the same as the process described with reference to FIG.
  • the groove portions 39 and 60 having different depths are formed as shown in FIG. Form.
  • the groove portion 60 penetrating the substrate 12 is formed, and in the region where the element isolation portion 19 not penetrating is formed, the depth reaching the p-well layer 29 of the pixel transistor.
  • a groove 39 is formed in the groove.
  • a light shielding material layer is formed on the entire upper surface of the insulating film 21, and then the light shielding material layer is patterned into a desired shape.
  • the photoelectric conversion unit 40 is opened, and the light shielding film 25 that shields light between adjacent pixels is formed.
  • the color filter layer 27 and the on-chip lens 28 are formed by a normal method, thereby completing the solid-state imaging device 57 shown in FIG.
  • the element isolation unit 59 is formed through the substrate 12 in a region other than the region overlapping the pixel transistor, the signal charge leakage between the adjacent photoelectric conversion units 40 is further reduced. Can be reduced. Thereby, the blooming suppression effect can be enhanced. In addition, the same effects as those of the first embodiment can be obtained.
  • FIG. 15 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 64 of the present embodiment. In FIG. 15, parts corresponding to those in FIG.
  • the solid-state imaging device 64 includes an element separation unit 62 that penetrates the substrate 12 in a part of the pixel region (for example, an edge) in the solid-state imaging device 52 according to the second embodiment.
  • the light shielding layer 63 exposed on the surface side of the substrate 12 is formed in the separation portion 62.
  • the element isolation portion 62 that penetrates the substrate 12 includes a groove portion 60 that penetrates the substrate 12, and a fixed charge film 20, an insulating film 48, and a light shielding layer 63 that are sequentially formed in the groove portion 60.
  • the light shielding layer 63 is formed so as to be exposed on the surface side of the substrate 12.
  • the light shielding layer 63 formed so as to be exposed on the surface side of the substrate 12 is connected to a desired wiring 15 through a contact portion 61 formed on the interlayer insulating film 14 constituting the wiring layer 13.
  • a ground potential or a negative potential is supplied to the light shielding layer 50 and the light shielding film 25 formed in the pixel region.
  • the groove portions 39 and 60 having different depths are formed in the same manner as in FIG. 13A, and then the fixed charges are formed in the same manner as in FIG. A film 20 and an insulating film 48 are formed. Thereafter, only the fixed charge film 20 and the insulating film 48 formed on the bottom surface of the groove portion 60 penetrating the substrate 12 are removed by etch back. Then, with the wiring layer 13 exposed at the bottom surface of the groove portion 60 penetrating the substrate 12, a light shielding material is embedded in the groove portions 39 and 60, and a light shielding material is formed on the back surface side of the substrate 12, and patterned into a desired shape.
  • the light shielding layers 50 and 63 and the light shielding film 25 are formed.
  • the light shielding layer 50 penetrating the substrate 12 can be drawn out to the wiring layer 13 side, and a desired potential can be supplied to the light shielding layer 50 from the wiring 15 of the wiring layer 13.
  • the contact portion 61 connected to the light shielding layer 63 is formed in advance.
  • the light shielding layer 63 can be drawn out to the wiring layer 13 side of the substrate 12 by forming a part of the element isolation parts 62 so as to penetrate the substrate 12.
  • the electrical connection between the light shielding film 25 and the light shielding layers 50 and 63 and the wiring 15 and the manufacture of the element isolation portions 19 and 62 can be performed in the same process, the number of processes can be reduced.
  • the same effects as those of the solid-state imaging device according to the first and second embodiments can be obtained.
  • FIG. 16 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 41 of the present embodiment. In FIG. 16, parts corresponding to those in FIG.
  • the solid-state imaging device 41 of the present embodiment is different from the first embodiment in the configuration of the element separation unit 42.
  • the element isolation part 42 includes a first fixed charge film 43, a second fixed charge film 44, a first insulating film 45, and a second insulating film 46 that are formed so as to be embedded in the groove 39 in order.
  • the side surface of the groove 39 is tapered, and the opening diameter is reduced in the depth direction of the substrate 12. Below, each film
  • the first fixed charge film 43 is formed so as to cover the inner wall surface of the groove 39 and the back surface of the substrate 12, and is formed using a CVD method or an ALD method.
  • a material for forming the first fixed charge film 43 a material similar to the material of the fixed charge film 20 in the first embodiment can be used.
  • the first fixed charge film 43 is formed by using the CVD method or the ALD method, an SiO 2 film that reduces the interface state is simultaneously formed during the film formation.
  • This SiO2 film is preferably formed with a thickness of about 1 nm.
  • the first fixed charge film 43 is preferably formed with a thickness of 3 nm or more, for example, preferably 3 nm or more and 20 nm or less. .
  • the second fixed charge film 44 is formed in the groove 39 and on the back surface of the substrate 12 so as to cover the first fixed charge film 43, and is formed by using, for example, a PVD (Physical Vapor Deposition) method.
  • a PVD Physical Vapor Deposition
  • the same material as the material of the fixed charge film 20 in the first embodiment can be used as in the first fixed charge film 43.
  • the second fixed charge film 44 may be formed of the same material as the first fixed charge film 43, or may be formed of a different material.
  • the second fixed charge film 44 is preferably formed on the back surface of the substrate 12 with a film thickness of, for example, 40 nm or more and 60 nm or less. By forming the second fixed charge film 44 to a film thickness of 40 nm or more and 60 nm or less, the effect of pinning on the back side of the substrate 12 and the effect of an antireflection film described later can be obtained more reliably.
  • the first insulating film 45 is formed in the groove 39 and on the back surface of the substrate 12 so as to cover the second fixed charge film 44, and is an anisotropic oxide film formed by PVD or CVD, for example, TEOS. (Tetra Ethyl Ortho Silicate) It is formed with an oxide film containing materials and silane materials.
  • the first insulating film 45 is preferably formed on the back surface of the substrate 12 with a film thickness of, for example, 0 nm or more and 600 nm or less.
  • the second insulating film 46 is formed in the groove 39 and on the back surface of the substrate 12 so as to cover the first insulating film 45, and in this embodiment, isotropic is formed using the ALD method or the CVD method. It is formed of an oxide film such as a silicon oxide film. In this embodiment, the trench 39 is entirely filled with the second insulating film 46.
  • the second insulating film 46 is preferably formed on the back surface of the substrate 12 with a film thickness of, for example, 0 nm to 300 nm, and the total film thickness of the first insulating film 45 and the second insulating film 46 is 10 nm. It is formed so as to be not less than 900 nm, preferably not less than 50 nm and not more than 700 nm, more preferably not less than 100 nm and not more than 500 nm.
  • the laminated film formed of the first fixed charge film 43, the second fixed charge film 44, the first insulating film 45, and the second insulating film 46 formed on the back surface side of the substrate 12 and inside the groove 39 is an antireflection film. Also plays a role.
  • the case where the two insulating films of the first insulating film 45 and the second insulating film 46 are formed is described.
  • the present disclosure is not limited to this, and the first and second insulating films are formed. Either 45 or 46 may be formed.
  • an anisotropic oxide film is formed as the first insulating film 45 and an isotropic oxide film is formed as the second insulating film 46 has been described, the opposite case may be used.
  • the inner peripheral surface of the groove 39 may have a structure in which all or part of the first fixed charge film 43, the second fixed charge film 44, the first insulating film 45, and the second insulating film 46 are laminated.
  • a structure in which none of the above films are stacked may be employed.
  • FIG. 17 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 47 of the present embodiment. In FIG. 17, parts corresponding to those in FIG.
  • the solid-state imaging device 47 of the present embodiment is different from the first embodiment in that the element separation unit 53 has a hollow structure.
  • the element isolation portion 53 includes the fixed charge film 20 and the insulating film 54 that are formed by being sequentially embedded in the groove 39 formed in the depth direction from the back surface side of the substrate 12.
  • a hollow portion (so-called void) 58 is formed inside the groove portion 39.
  • the insulating film 54 is formed so as to cover the fixed charge film 20 formed on the inner wall surface of the groove 39 and the back surface of the substrate 12. Further, in order to form the hollow portion 58 in the groove portion 39, the insulating film 54 is formed with a film thickness that does not completely fill the groove portion 39 inside the groove portion 39, and is formed so as to close the groove portion 39 at the opening end of the groove portion 39. ing.
  • the insulating film 54 can be formed of the same material as the material of the insulating film 21 used in the first embodiment.
  • FIG. 18A and 18B show a manufacturing process of the solid-state imaging device 47 of this embodiment. Since the process up to the step of forming the groove 39 is the same as that of the first embodiment, a duplicate description is omitted.
  • the inner peripheral surface and the bottom surface of the groove portion 39 and the back surface of the substrate 12 are fixed using a CVD method, a sputtering method, an ALD method, or the like.
  • a charge film 20 is formed.
  • an insulating film is formed so as to cover the fixed charge film 20 formed on the inner wall surface of the groove 39 and the back surface of the substrate 12 by using a CVD method, a sputtering method, a coating method, or the like.
  • 54 is deposited.
  • film forming conditions are set such that the opening end side of the groove 39 is closed before the inside of the groove 39 is completely filled with the insulating film 54.
  • the element isolation portion 53 having the hollow portion 58 as shown in FIG. 18B can be formed.
  • the inside of the hollow part 58 formed in the element isolation part 53 may be in a state filled with air or in a vacuum state. In order to prevent light from being mixed in a portion close to the incident side, it is more preferable that a hollow portion exists from the back silicon surface (interface between the substrate 12 and the fixed charge film 20) to the upper portion (light incident side).
  • the solid-state imaging device 47 of this embodiment shown in FIG. 17 is completed by the same process as that of the first embodiment.
  • the refractive index of the hollow portion 58 is 1, and the refractive indexes of the fixed charge film 20 and the insulating film 54 are both 1 or more, light reflection is likely to occur in the element isolation portion 53, and optical color mixing is performed. Can be suppressed.
  • the optical shielding property can be improved in the element isolation part 53.
  • the same effects as those of the first embodiment can be obtained.
  • the fixed charge film 20 is formed in the element isolation portion 53, but the fixed charge film 20 may not be formed. Also in this case, an insulating material having a refractive index larger than 1 is used as a material for forming the insulating film, and the insulating film is formed so as to form a hollow portion inside the groove portion 39, thereby optically blocking light. It is possible to improve the property and suppress optical color mixing.
  • FIG. 19 is a cross-sectional configuration diagram of a main part of the solid-state imaging device 65 of the present embodiment. 19, parts corresponding to those in FIG.
  • the solid-state imaging device 65 of this embodiment is the same as that of the seventh embodiment in that the element isolation unit 66 has a hollow structure, but the film structure and the film formation method in the element isolation unit 66 are different.
  • the element isolation portion 66 includes a first film 67 and a second film formed in such a manner that they are sequentially embedded in the groove portion 39 formed in the depth direction from the back surface side of the substrate 12.
  • a hollow portion 58 is formed inside the groove portion 39.
  • the first film 67 is formed so as to cover the inner wall surface of the groove portion 39 and the back surface of the substrate 12, and the second film 68 is laminated on the first film 67 to form the inner wall surface of the groove portion 39 and the substrate. 12 is formed on the back surface.
  • the opening end side of the groove portion 39 is closed by the first film 67 and the second film 68 with the hollow portion 58 formed therein.
  • the first film 67 is formed by an anisotropic film forming method, and is provided so as to narrow the opening diameter on the opening end side of the groove 39.
  • the second film 68 is formed by an isotropic film forming method, and is provided so as to close the opening end of the groove 39 narrowed by the first film 67.
  • the first film 67 and the second film 68 can be formed using an insulating material such as silicon oxide, silicon nitride, silicon oxynitride, or resin. Further, the first film 67 and the second film 68 may be formed of the same material or different materials. When the first film 67 and the second film 68 are formed of different materials, the film stress of the first film 67 is smaller than the film stress of the second film 68, and the first film 67 It is preferable to select materials that satisfy the condition that the refractive index of the second film 68 is larger than the refractive index of the second film 68. In this embodiment, as an example, a case where both the first film 67 and the second film 68 are formed of silicon oxide will be described.
  • FIG. 20A and 20B show manufacturing steps of the solid-state imaging device 65 of the present embodiment.
  • the process up to the step of forming the groove 39 is the same as that of the first embodiment, and therefore redundant description is omitted.
  • a first film 67 made of silicon oxide is formed.
  • the first film 67 is formed using an anisotropic film formation method, for example, a plasma CVD method or a PVD method.
  • the film thickness of the first film 67 on the bottom surface of the groove 39 and the back surface of the substrate 12 is such that the film thickness of the first film 67 on the inner peripheral surface of the groove 39 is It becomes thicker than the film thickness. Therefore, due to the difference in film formation rate between the back surface of the substrate 12 and the inner peripheral surface of the groove 39, the first film 67 is overhanged on the opening end side of the groove 39 as shown in FIG. The opening diameter on the opening end side of 39 is smaller than the opening diameter on the bottom surface side of the groove 39.
  • the first film 67 is formed with a film thickness that does not completely close the groove 39.
  • a second film 68 made of silicon oxide is formed.
  • the second film 68 is formed using an isotropic method such as an ALD method. Since the second film 68 is isotropically formed, the second film 68 is formed on the first film 67 on the inner wall surface of the groove 39 and the back surface of the substrate 12 with substantially the same film thickness. Be filmed.
  • the second film 68 is formed in a film thickness that closes the groove 39 on the opening end side of the groove 39.
  • the opening diameter on the opening end side of the groove portion 39 is narrower than the opening diameter on the bottom surface side of the groove portion 39 by the first film 67. Therefore, the second film 68 closes the open end side while maintaining the hollow structure of the groove 39.
  • a hollow portion 58 is formed in the groove portion 39. Further, even if the first film 67 is replaced with isotropic film formation and the second film 68 is replaced with anisotropic film formation, it is possible to close the opening end side while maintaining the hollow structure of the groove 39.
  • a hollow portion exists from the silicon surface on the back surface (interface between the substrate 12 and the first film 67) to the upper portion (light incident side). Is more preferable.
  • the solid-state imaging device 65 of this embodiment shown in FIG. 19 is completed by the same process as that of the first embodiment. Also in this embodiment, since the hollow part 58 is formed in the element isolation part 66, the same effect as 7th Embodiment can be acquired.
  • the element isolation portion 66 is formed as a two-layer film of the first film 67 and the second film 68, but may be formed as a film of three or more layers as necessary. .
  • the stress of the material formed first should be lower than the stress of the material formed later.
  • the stress on the substrate 12 can be suppressed, and the generation of dark current and white spots due to the stress can be suppressed.
  • optical color mixing can be suppressed.
  • a film having a negative fixed charge (corresponding to the fixed charge film 20 in FIG. 2) may be formed between the first film 67 and the substrate 12.
  • this fixed charge film the same material as in the first embodiment can be used.
  • the second film 68 may be formed of a metal material such as tungsten (W), aluminum (Al), or titanium (Ti), or an oxide or nitride thereof.
  • a metal material such as tungsten (W), aluminum (Al), or titanium (Ti), or an oxide or nitride thereof.
  • FIG. 21 is a cross-sectional configuration diagram of a solid-state imaging device 70 according to a modification.
  • the second film 71 constituting the element separation unit 72 is different from the present embodiment.
  • the second film 71 is made of, for example, tungsten (W), and covers the first film 67 in the inner wall surface of the groove 39 and the light shielding region on the back surface side of the substrate 12. Is formed. That is, on the back surface side of the substrate 12, the second film 71 is formed in a region corresponding to the position where the light shielding film 25 is formed, and is provided in a lattice shape so as to open the photoelectric conversion unit 40.
  • W tungsten
  • the second film 71 is formed on the surface of the first film 67 by using an isotropic film forming method as in the present embodiment. And after forming the light shielding material layer used as the light shielding film 25 on the whole upper surface of the 2nd film
  • the photoelectric conversion is performed by patterning simultaneously with the patterning process of the light shielding film 25 formed on the back surface side of the substrate 12.
  • the metal material on the top of the portion 40 can be removed.
  • the light shielding film 25 is formed.
  • the light shielding film 25 may not be provided separately. In this case, since the number of stacked films formed on the light incident surface side of the substrate 12 can be reduced, the distance between the surface of the on-chip lens 28 and the substrate 12 can be shortened, and the sensitivity can be improved. Can be planned.
  • a ground potential or a negative potential may be supplied to the second film 71 made of a metal material as in the second embodiment.
  • the opening end side of the groove portion 39 is closed with a film formed in the groove portion 39, but the film in the back surface side of the substrate 12 is hollowed in the groove portion 39. It is only necessary that the part 58 can be closed. Therefore, the opening end side of the groove part 39 does not necessarily need to be closed with a film formed in the groove part 39.
  • the CMOS type solid-state imaging device has been described as an example.
  • the solid-state imaging device can also be applied to a back-illuminated CCD solid-state imaging device.
  • a groove formed by separating the element separating portion for electrically separating the photoelectric conversion portion from the surface opposite to the light incident surface By embedding the insulating film in the portion, it is possible to obtain the same effect as the effects in the first to fifth embodiments described above.
  • the lateral overflow structure is configured to overflow the signal charge overflowing in the floating diffusion portion.
  • the present disclosure is not limited to such a configuration, and may be configured to overflow into the source / drain regions of other pixel transistors.
  • the signal charge overflowing in a region to which the VDD potential is supplied, such as the drain region of the reset transistor, may be overflowed.
  • the configuration in which negative charges (electrons) are used as signal charges has been described, but also in the case where positive charges (holes) are used as signal charges.
  • the present disclosure is applicable.
  • a material having a positive fixed charge may be used as the fixed charge film, and the p-type region and the n-type region in the substrate may be reversed. In other words, any material that uses the same charge as the signal charge as the fixed charge film may be used.
  • the configuration of the present disclosure can be configured as a structure in which only the fixed charge film is embedded in the groove portion.
  • the first to eighth embodiments can be appropriately combined.
  • the element isolation portion is formed in a lattice shape surrounding the photoelectric conversion portion.
  • the element isolation portion may not be in a lattice shape, and various configurations are possible.
  • the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the amount of incident light of visible light and captures it as an image, but a solid that captures the distribution of the incident amount of infrared rays, X-rays, or particles as an image.
  • the present invention can also be applied to an imaging device.
  • the present invention can be applied to all solid-state imaging devices (physical quantity distribution detection devices) such as a fingerprint detection sensor that senses other physical quantity distributions such as pressure and capacitance and captures images as images.
  • the present disclosure is not limited to a solid-state imaging device that sequentially scans each unit pixel in the pixel region in units of rows and reads a pixel signal from each unit pixel.
  • the present invention is also applicable to an XY address type solid-state imaging device that selects an arbitrary pixel in pixel units and reads signals from the selected pixels in pixel units.
  • the solid-state imaging device may be formed as a single chip, or may be in a modular form having an imaging function in which a pixel region and a signal processing unit or an optical system are packaged together. Good.
  • the present disclosure is not limited to application to a solid-state imaging device, and can also be applied to an imaging device.
  • the imaging apparatus refers to a camera system such as a digital still camera or a video camera, or an electronic device having an imaging function such as a mobile phone.
  • the above-described module form mounted on an electronic device, that is, a camera module may be used as an imaging device.
  • FIG. 22 is a schematic configuration diagram of an electronic device 200 according to the ninth embodiment of the present disclosure.
  • the electronic apparatus 200 includes a solid-state imaging device 203, an optical lens 201, a shutter device 202, a drive circuit 205, and a signal processing circuit 204.
  • the electronic apparatus 200 according to the present embodiment is an embodiment in which the solid-state imaging device 1 according to the first embodiment of the present disclosure described above as the solid-state imaging apparatus 203 is used in an electronic apparatus (camera).
  • the optical lens 201 forms image light (incident light) from the subject on the imaging surface of the solid-state imaging device 203. Thereby, the signal charge is accumulated in the solid-state imaging device 203 for a certain period.
  • the shutter device 202 controls a light irradiation period and a light shielding period for the solid-state imaging device 203.
  • the drive circuit 205 supplies a drive signal that controls the transfer operation of the solid-state imaging device 203 and the shutter operation of the shutter device 202. Signal transfer of the solid-state imaging device 203 is performed by a drive signal (timing signal) supplied from the drive circuit 205.
  • the signal processing circuit 204 performs various signal processing.
  • the video signal subjected to the signal processing is stored in a storage medium such as a memory or output to a monitor.
  • the blooming is suppressed and the saturation characteristics are improved in the solid-state imaging device 203, so that the image quality is improved.
  • the electronic device 200 to which the solid-state imaging device 1 can be applied is not limited to a camera, but can be applied to an imaging device such as a digital still camera and a camera module for mobile devices such as a mobile phone.
  • the solid-state imaging device 203 is configured to use the solid-state imaging device 1 in the first embodiment for an electronic apparatus as the solid-state imaging device 203, but the solid-state imaging device manufactured in the second to eighth embodiments described above is used. You can also
  • this indication can also take the following structures.
  • the element separation unit is formed in a lattice shape so as to surround each photoelectric conversion unit.
  • a light shielding layer is further formed inside the groove.
  • a part of the element isolation portion is formed so as to penetrate the substrate, and the light shielding layer is connected to a wiring layer that penetrates the substrate and is formed on the front surface side of the substrate. ).
  • the light shielding layer is formed on a back surface side of the substrate and is electrically connected to a light shielding film that shields a boundary region between the adjacent photoelectric conversion units.
  • (1) to (7) Solid-state imaging device.
  • the element isolation unit further includes an insulating film embedded in the groove.
  • the solid-state imaging device according to any one of (1) to (10), wherein the fixed charge film is formed of a plurality of layers.
  • a solid-state imaging device comprising: a device isolation portion having a hollow structure, the device including a film provided so as to cover an inner wall surface of the groove portion.
  • the element isolation unit includes two or more layers of films formed in order from the inner wall surface side of the groove.
  • the solid-state imaging device according to any one of (13) to (16), wherein the element isolation unit includes a laminated film of one or more layers made of an insulating material and one or more layers made of a metal material.
  • the insulating material is silicon oxide, silicon nitride, or silicon oxynitride.
  • the metal material is tungsten, aluminum, titanium, or an oxide or nitride thereof.
  • (21) Forming a plurality of pixels having a photoelectric conversion portion on a substrate; Forming a groove portion of a desired depth from the back side of the substrate in the depth direction; Forming an insulating film having a fixed charge on the inner wall surface of the groove, and forming an element isolation portion; A method for manufacturing a solid-state imaging device.
  • (22) The method of manufacturing a solid-state imaging device according to (21), wherein the element separation unit is formed in a lattice shape so as to surround each photoelectric conversion unit.
  • (23) The method for manufacturing a solid-state imaging device according to (21) or (22), wherein a light shielding layer is further formed inside the groove.
  • the end portion on the light incident side of the element isolation portion is formed so as to be in contact with the well layer on which the pixel transistors on the surface side of the substrate are formed.
  • (21) The solid-state imaging device according to any one of (21) Production method.
  • (25) The method for manufacturing a solid-state imaging device according to any one of (21) to (24), wherein a region in contact with a side surface of the element isolation unit is of the same conductivity type as a semiconductor region constituting a charge storage unit of a photoelectric conversion unit.
  • a part of the element isolation portion is formed so as to penetrate the substrate, and the light shielding layer is formed so as to penetrate the substrate and connect to a wiring layer formed on the surface side of the substrate.
  • a manufacturing method of a solid-state imaging device according to any one of (26) to (26) (28) Forming a light shielding material layer inside the groove, forming a light shielding material layer covering the back side of the substrate, and patterning the light shielding material layer formed on the back side of the substrate; The method for manufacturing a solid-state imaging device according to any one of (21) to (27), wherein a light-shielding film that is connected to the light-shielding layer and shields a boundary region between the adjacent photoelectric conversion units is formed.
  • P-well layer 30... Floating diffusion portion, 31. .... Reset gate electrode, 33 ... Amplification gate electrode, 34 ... Selection gate electrode, 35, 36, 37 ... Source / drain region, 39, 60 ... Groove, 40 ... Photoelectric conversion part , 48 ... insulating film, 49 ... element isolation part, 50 ... light shielding layer, 51 ... n-type semiconductor region, 51 ... light shielding material layer, 52 ... solid-state imaging device, 200 ..Electronic equipment 201 ... optical lens 202 ... shutter device 203 ... solid-state imaging device 204 ... signal processing circuit 205 ... drive circuit

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術は、光学混色の低減等の特性をさらに向上させた固体撮像装置を提供することができる固体撮像装置、固体撮像装置の製造方法及び電子機器に関する。また、その固体撮像装置を用いた電子機器を提供する。基板１２と、基板１２に形成された複数の光電変換部４０とを備える固体撮像装置において、絶縁膜２１が埋め込まれた素子分離部１９を形成する。素子分離部１９は、基板１２の光入射側から深さ方向に形成された溝部３０内において、溝部３０の内壁面を被覆するように形成された固定電荷を有する絶縁膜２０で構成されている。

Description

固体撮像装置、固体撮像装置の製造方法及び電子機器
　本開示は、裏面照射型の固体撮像装置とその製造方法及び電子機器に関する。
　近年、基板上の配線層が形成される側とは反対側から光を照射する、裏面照射型の固体撮像装置が提案されている（下記特許文献１参照）。裏面照射型の固体撮像装置では、光照射側に配線層や回路素子等が形成されないため、基板に形成された受光部の開口率を高くできる他、入射光が配線層等に反射されることなく受光部に入射されるので、感度の向上が図られる。
　特許文献１の固体撮像装置は、光学混色を低減するために、画素境界に遮光膜を設けている。
特開２０１０－１８６８１８号公報
　このような固体撮像装置において、光学混色の低減等のさらなる特性向上が求められている。
　本開示は、光学混色の低減等の特性をさらに向上させた固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。
　本開示の第１の側面の固体撮像装置は、基板と、基板に形成された複数の光電変換部とを備える。また、基板の光入射側から深さ方向に形成された溝部内において、溝部の内壁面を被覆するように形成された固定電荷を有する絶縁膜で構成された素子分離部を備える。
本開示の第２の側面の固体撮像装置は、基板と、前記基板に形成された複数の光電変換部とを備える。また、基板の光入射側から深さ方向に形成された溝部と、溝部の内壁面を被覆するように設けられた膜を備え、中空構造を有する素子分離部を備える。
　本開示の第１の側面の固体撮像装置の製造方法は、基板に、光電変換部を有する複数の画素を形成する工程と、基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程を有する。次に、溝部の内壁面に固定電荷を有する絶縁膜を形成し、素子分離部を形成する工程を有する。
　本開示の第２の側面の固体撮像装置の製造方法は、基板に、光電変換部を有する複数の画素を形成する工程と、基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程を有する。次に、溝部の内部に中空部が形成されるように前記溝部の内壁面に所望の膜を成膜することで素子分離部を形成する工程を有する。
　本開示の電子機器は、光学レンズと、光学レンズに集光された光が入射される上述の固体撮像装置と、固体撮像装置から出力される出力信号を処理する信号処理回路とを備える。
　本開示によれば、固体撮像装置において、混色低減等の特性のさらなる向上が図られる。また、その固体撮像装置を用いることにより、画質の向上が図られた電子機器が得られる。
本開示の第１の実施形態に係る固体撮像装置の全体構成を示す図である。 本開示の第１の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第１の実施形態に係る固体撮像装置の平面レイアウトである。 図４のＡ及び図４のＢは、本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。 図４のＣ及び図４のＤは、本開示の第１の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第１の実施形態に係る固体撮像装置と従来の固体撮像装置の要部のポテンシャル分布図である。 第１の実施形態の変形例１に係る固体撮像装置の平面レイアウトである。 第１の実施形態の変形例２に係る固体撮像装置の平面レイアウトである。 本開示の第２の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１０のＡ～図１０のＣは、本開示の第２の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第３の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第４の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１３のＡ及び図１３のＢは、本開示の第４の実施形態に係る固体撮像装置の製造方法を示す図である。 図１４のＣは、本開示の第４の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第５の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第６の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第７の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図１８のＡ及び図１８のＢは、本開示の第７の実施形態に係る固体撮像装置の製造方法を示す図である。 本開示の第８の実施形態に係る固体撮像装置の要部の断面構成を示す図である。 図２０のＡ及び図２０のＢは、本開示の第８の実施形態に係る固体撮像装置の製造方法を示す図である。 変形例に係る固体撮像装置の要部の断面構成を示す図である。 本開示の第９の実施形態に係る電子機器の概略構成図である。
　本発明者らは、特許文献１の固体撮像装置において、以下の課題を発見した。
裏面型の固体撮像装置では、フォトダイオードが形成される半導体層が表面照射型の固体撮像装置と比較して薄く形成される。このため、従来の表面照射型の固体撮像装置では、フォトダイオードで溢れた信号電荷は半導体層の深さ方向（縦方向）にオーバーフローさせる構成が採られていたが、裏面照射型の固体撮像装置では、半導体層の深さ方向にオーバーフローさせることができない。このため、裏面照射型の固体撮像装置では、フォトダイオードで溢れた電子は、フローティングディフュージョンへ流れるように構成されている（いわゆる、ラテラルオーバーフロー）。
　ラテラルオーバーフロー構造を採用する場合、フォトダイオードから溢れた電子が、フローティングディフュージョン側に流れるか、隣接するフォトダイオード側に流れるかは、基板内のポテンシャルによって決まる。したがって、電荷蓄積時に、フォトダイオードとフローティングディフュージョンとの間のポテンシャルを、隣接するフォトダイオード間のポテンシャルよりも高く設定することで、溢れた電子を随時フローティングディフュージョンに転送することができる。このため、溢れた電子をフローティングディフュージョンに転送可能な構成とする場合、飽和電荷量（Ｑｓ）の低下が大きな課題となる。一方、飽和電荷量を大きくした場合には、長時間蓄積時に白点画素から溢れた信号電荷が隣接する画素に漏れ込んでいくことでブルーミングが発生し、解像度劣化、画質劣化の一因となる。
　また、画素境界に遮光膜を設ける構造では、斜めの光が入った場合に遮光膜の下で発生する混色を完全に抑制することができない。
　本開示の実施形態では、混色低減、ブルーミングの抑制や飽和特性の向上が可能な固体撮像装置について説明する。
　以下に、本開示の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１～図２２を参照しながら説明する。本開示の実施形態は以下の順で説明する。なお、本開示は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置（４画素で一つのフローティングディフュージョン部を共有する例）
　１－１　固体撮像装置全体の構成
　１－２　要部の構成
　１－３　固体撮像装置の製造方法
　１－４　変形例１
　１－５　変形例２
２．第２の実施形態：固体撮像装置（素子分離部内に遮光膜が形成される例）
３．第３の実施形態：固体撮像装置（素子分離部の基板裏面側の端部のみがｐ型半導体領域に接する例）
４．第４の実施形態：固体撮像装置（素子分離部が基板を貫通する例）
５．第５の実施形態：固体撮像装置（素子分離部内に形成された遮光層が配線層に接続される例）
６．第６の実施形態：固体撮像装置（素子分離部に２層の固定電荷膜を形成する例）
７．第７の実施形態：固体撮像装置（素子分離部が中空構造である例）
８．第８の実施形態：固体撮像装置（素子分離部が中空構造である例）
　８－１　変形例
９．第９の実施形態：電子機器
〈１．第１の実施形態：固体撮像装置〉
［１－１　固体撮像装置全体の構成］
　図１は、本開示の第１の実施形態に係るＣＭＯＳ型の固体撮像装置の全体を示す概略構成図である。
　本実施形態の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２を有する画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
　画素２は、フォトダイオードからなる光電変換部と、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
　画素領域３は、２次元アレイ状に規則的に配列された複数の画素２を有する。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
　制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
　垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
　水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
［１－２　要部の構成］
　図２に、本実施形態の固体撮像装置１の画素領域３における断面構成を示し、図３に、本実施形態の固体撮像装置１の画素領域３の平面レイアウトを示す。本実施形態の固体撮像装置１は、裏面照射型のＣＭＯＳ型固体撮像装置を例としたものであり、４つの光電変換部に対して所要の画素トランジスタを共有させた、いわゆる４画素共有を１単位とした例である。また、以下の説明では、第１導電型をｐ型とし、第２導電型をｎ型として説明する。
　図２に示すように、本実施形態の固体撮像装置１は、複数の画素を有する基板１２と、基板１２の表面側に形成された配線層１３と、支持基板３１とを備える。また、基板１２の裏面側に順に形成された固定電荷を有する絶縁膜（以下、固定電荷膜）２０と、絶縁膜２１と、遮光膜２５と、平坦化膜２６と、カラーフィルタ層２７と、オンチップレンズ２８とをさらに備える。
　基板１２は、シリコンからなる半導体基板で構成され、例えば１μｍ～６μｍの厚みを有して形成されている。基板１２の画素領域３にはフォトダイオードからなる光電変換部４０と、画素回路部を構成する複数の画素トランジスタ（Ｔｒ１～Ｔｒ４）とから構成される画素が複数個、二次元マトリクス状に形成されている。そして、隣接する光電変換部４０間は素子分離部１９により電気的に分離されている。また、図２では図示を省略するが、基板１２に形成された画素領域の周辺領域には、周辺回路部が構成されている。
　光電変換部４０は、基板１２の表面側及び裏面側に形成される第１導電型（以下ｐ型）半導体領域２３，２４と、その間に形成される第２導電型（以下ｎ型）半導体領域２２とで構成されている。光電変換部４０では、そのｐ型半導体領域２３，２４とｎ型半導体領域２２との間のｐｎ接合で主なフォトダイオードが構成されている。光電変換部４０では、入射した光の光量に応じた信号電荷が生成され、ｎ型半導体領域２２に蓄積される。また、基板１２の界面で発生する暗電流の原因となる電子は基板１２の表面及び裏面に形成されたｐ型半導体領域２３，２４の多数キャリアである正孔に吸収されることにより、暗電流が抑制される。
　また、各光電変換部４０はｐ型半導体領域で構成された画素分離層１８と、その画素分離層１８内に形成された素子分離部１９によって電気的に分離されている。
　画素トランジスタは、本実施形態においては、図３に示すように、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４の４つのトランジスタで構成されている。
　転送トランジスタＴｒ１は、図３に示すように、２行２列に形成された４つの光電変換部４０の中心部に形成されたフローティングディフュージョン部３０と、転送ゲート電極１６とで構成されている。フローティングディフュージョン部３０は、図２に示すように、基板１２の表面側に形成されたｐ－ウェル層２９に、ｎ型の不純物が高濃度にイオン注入されることで形成されたｎ型半導体領域で構成される。また、転送ゲート電極１６は、光電変換部４０とフローティングディフュージョン部３０との間の基板１２表面側に、ゲート絶縁膜１７を介して形成されている。
　画素トランジスタのうち、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４はフローティングディフュージョン部３０を共有する４つの光電変換部４０毎に形成されている。これらの画素トランジスタは、図３に示すように４つの光電変換部４０で構成される群の一方の側に配置されている。
　リセットトランジスタＴｒ２は、対のソース・ドレイン領域３５及び３６と、そのソース・ドレイン領域３５，３６の間に形成されたリセットゲート電極３２により構成される。増幅トランジスタＴｒ３は、対のソース・ドレイン領域３６及び３７と、そのソース・ドレイン領域３６，３７の間に形成された増幅ゲート電極３３とにより構成される。選択トランジスタＴｒ４は、対のソース・ドレイン領域３７及び３８と、そのソース・ドレイン領域３７，３８の間に形成された選択ゲート電極３４とにより構成される。
　リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４については断面構成の図示を省略するが、これらの画素トランジスタについても転送トランジスタＴｒ１と同様の構成とされている。すなわち、ソース・ドレイン領域３５～３８は、フローティングディフュージョン部３０と同様、基板１２の表面のｐ－ウェル層２９内に形成されたにｎ型の高濃度不純物領域で構成される。また、リセットゲート電極３２、増幅ゲート電極３３、選択ゲート電極３４は、基板１２の表面側にゲート絶縁膜１７を介して形成されている。
　素子分離部１９は、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された固定電荷膜２０、及び絶縁膜２１とで構成され、基板１２に形成された画素分離層１８内に彫り込まれて形成されている。すなわち、素子分離部１９は、図に示すように画素を取り囲むように格子状に形成されている。また、隣接する光電変換部４０と光電変換部４０との間に画素トランジスタが形成されている場合には、フローティングディフュージョン部３０やソース・ドレイン領域に重なるように配置されている。
　また、素子分離部１９は、画素トランジスタが形成されるｐ－ウェル層２９に達する深さに形成され、フローティングディフュージョン部３０やソース・ドレイン領域には達しない深さに形成されている。フローティングディフュージョン部３０やソース・ドレイン領域の深さが１μｍ未満とすると、素子分離部１９は、基板１２表面から０．２５～５．０μｍ程度の深さまで形成することができる。本実施形態では、画素トランジスタのｐ－ウェル層２９に達する深さに形成されているが、素子分離部１９の基板１２裏面側の端部がｐ型の半導体層に接するように形成されればよく、必ずしもｐ－ウェル層２９に達する深さでなくともよい。本実施形態のように、ｐ型半導体層からなる画素分離層１８内に形成される場合には、ｐ－ウェル層２９に達しない構成でも絶縁分離の効果を得ることができる。
　また、溝部３９に形成される固定電荷膜２０は溝部３９の内周面及び底面に成膜されると共に、基板１２の裏面全面に形成されている。なお、以下の説明では、溝部３０の内周面及び底面を合わせて、「内壁面」として説明する。固定電荷膜２０としては、シリコン等の基板上に堆積することにより固定電荷を発生させてピニングを強化させることが可能な材料を用いることが好ましく、負の電荷を有する高屈折率材料膜または高誘電体膜を用いることができる。具体的な材料としては、例えば、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）のうち少なくとも１つの元素を含む酸化物または窒化物を適用することができる。成膜方法としては、例えば、化学気相成長法（以下、ＣＶＤ（Chemical Vapor Deposition）法）、スパッタリング法、原子層蒸着法（以下、ＡＬＤ(Atomic Layer Deposition)法）等が挙げられる。ＡＬＤ法を用いれば、成膜中に界面準位を低減するＳｉＯ２膜を同時に１ｎｍ程度の膜厚に形成することができる。また、上記以外の材料としては、ランタン（Ｌａ）、プラセオジム（Ｐｒ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）及びイットリウム（Ｙ）のうち少なくとも１つの元素を含む酸化物または窒化物等が挙げられる。さらに、上記固定電荷膜は、酸窒化ハフニウム膜または酸窒化アルミニウム膜で形成することも可能である。
　上述の固定電荷膜２０の材料には、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性やプロセスの中でイオン注入の阻止能力を上げることが可能になる。
　本実施形態では、溝部３９の内壁面及び基板１２の裏面に負の電荷を有する固定電荷膜２０が形成されているため、固定電荷膜２０に接する面に反転層が形成される。これにより、シリコン界面が反転層によりピンニングされるため、暗電流の発生が抑制される。また、基板１２に溝部３９を形成する場合、溝部３９の側壁及び底面に物理的ダメージが発生し、溝部３９の周辺部でピニング外れが発生する可能性がある。この問題点に対し、本実施形態では、溝部３９の側壁及び底面に固定電荷を多く持つ固定電荷膜２０を形成することによりピニング外れが防止される。
　絶縁膜２１は、固定電荷膜２０が形成された溝部３９内に埋め込まれると共に、基板１２の裏面側全面に形成されている。絶縁膜２１の材料としては、固定電荷膜２０とは異なる屈折率を有する材料で形成することが好ましく、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、樹脂などを用いることができる。また、正の固定電荷を持たない、又は正の固定電荷が少ないという特徴を持つ材料を絶縁膜２１に用いることができる。
　そして、溝部３９が絶縁膜２１に埋め込まれることにより、各画素を構成する光電変換部４０が絶縁膜２１を介して分離される。これにより、隣接画素に信号電荷が漏れ込みにくくなるため、飽和電荷量（Ｑｓ）を超えた信号電荷が発生した場合において、溢れた信号電荷が隣接する光電変換部４０へ漏れ込むことを低減することができる。このため、電子混色を抑制することができる。
　また、基板１２の入射面側となる裏面側に形成された固定電荷膜２０と絶縁膜２１の２層構造はその屈折率の違いにより、反射防止膜の役割を有する。これにより、基板１２の裏面側から入射した光の基板１２の裏面側における反射が防止される。
　遮光膜２５は、基板１２の裏面に形成された絶縁膜２１上の所望の領域に形成されており、画素領域では、光電変換部４０を開口するように格子状に形成されている。すなわち、遮光膜２５は、素子分離部１９に対応する位置に形成されている。遮光膜２５を構成する材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）を用いることができる。
　平坦化膜２６は、遮光膜２５を含む絶縁膜２１上全面に形成され、これにより基板１２の裏面側の面が平坦とされる。平坦化膜２６の材料としては、例えば、樹脂などの有機材料を用いることができる。
　カラーフィルタ層２７は、平坦化膜２６上面に形成されており、画素毎に例えば、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）に対応して形成されている。カラーフィルタ層２７では、所望の波長の光が透過され、透過した光が基板１２内の光電変換部４０に入射する。
　オンチップレンズ２８は、カラーフィルタ層２７上面に形成されている。オンチップレンズ２８では照射された光が集光され、集光された光はカラーフィルタ層２７を介して各光電変換部４０に効率良く入射する。
　配線層１３は、基板１２の表面側に形成されており、層間絶縁膜１４を介して複数層（本実施形態では３層）に積層された配線１５を有して構成されている。配線層１３に形成される配線１５を介して、画素２を構成する画素トランジスタＴｒが駆動される。
　支持基板３１は、配線層１３の基板１２に面する側とは反対側の面に形成されている。この支持基板３１は、製造段階で基板１２の強度を確保するために構成されているものであり、例えばシリコン基板により構成されている。
　以上の構成を有する固体撮像装置１では、基板１２の裏面側から光が照射され、オンチップレンズ２８及びカラーフィルタ層２７を透過した光が光電変換部４０にて光電変換することにより、信号電荷が生成される。そして光電変換部４０にて生成された信号電荷は、基板１２の表面側に形成された画素トランジスタを介して、配線層１３の所望の配線１５で形成された垂直信号線により画素信号として出力される。
［１－３　固体撮像装置の製造方法］
　次に、本実施形態の固体撮像装置の製造方法について説明する。図４及び図５は、本実施形態の固体撮像装置の製造工程を示す断面図である。
　まず、図４のＡに示すように、基板１２に、光電変換部４０、画素トランジスタ、画素分離層１８を形成した後、基板１２表面に層間絶縁膜１４と配線１５とを交互に形成することで配線層１３を形成する。基板１２に形成される光電変換部４０等の不純物領域は、所望の不純物を基板１２の表面側からイオン注入することで形成する。
　続いて、配線層１３の最上層にシリコン基板からなる支持基板３１（図４のＢ参照）を接着して反転させる。ここまでの製造工程は、通常の裏面照射型の固体撮像装置と同様である。なお、図示を省略するが、一般的には、基板１２を反転させた後、基板１２を裏面側から研磨し所望の厚さまで薄肉化する。
　次に、図４のＢに示すように、基板１２の各画素の境界、すなわち、画素分離層１８が形成された部分において、基板１２の裏面側から深さ方向に選択的にエッチングすることにより、所望の深さの溝部３９を形成する。
　溝部３９を形成する工程では、基板１２の裏面に、所望の開口を有するハードマスク（図示せず）を形成し、そのハードマスクを介してエッチングすることにより、溝部を形成する。分光特性を考慮し、溝部３９の深さは、基板１２の裏面から０．２μｍ以上であることが好ましく、１．０μｍ以上であることがより好ましい。また、溝部３９の幅は、分光特性により、０．０２μｍ以上であることが好ましい。溝部３９の幅を広く設定することにより溝部３９の加工が容易になるが、溝部３９の幅が広いほど分光特性や飽和電荷量が低下するため、溝部３９の幅は０．０２μｍ程度であることがより望ましい。
　本実施形態は、図４のＢに示すように、画素トランジスタのｐ－ウェル層２９に達し、かつ、フローティングディフュージョン部３０やソース・ドレイン領域に達しない深さの溝部３９を形成した。なお、溝部３９を形成する工程は、他の基板貫通工程と共通化して行うことが可能であり、共通化した場合には、工程数の削減を図ることができる。
　次に、溝部３９の加工に用いたハードマスクを除去し、図５のＣに示すようにＣＶＤ法、スパッタリング法、ＡＬＤ等を用いて、溝部３９の側壁、底面、及び基板１２の裏面を被覆するように固定電荷膜２０を成膜する。その後、ＣＶＤ法等を用いて、溝部３９内に絶縁膜２１を埋め込んで形成すると共に、基板１２裏面側の固定電荷膜２０上面にも絶縁膜２１を成膜する。
　次に、絶縁膜２１の上部全面に遮光材料層を成膜した後、その遮光材料層を所望の形状にパターニングする。これにより、図５のＤに示すように光電変換部４０を開口し、隣接する画素と画素との間を遮光する遮光膜２５を形成する。
　その後、カラーフィルタ層２７及びオンチップレンズ２８を通常の方法で形成することにより、図２に示す固体撮像装置１が完成する。
　以上により、基板１２に絶縁膜２１が埋め込まれて形成された素子分離部１９によって画素分離がなされた固体撮像装置１が形成される。
　本実施形態の固体撮像装置１では、各画素の光電変換部４０が、溝部３９に絶縁膜２１が埋め込まれて形成された素子分離部１９によって分離されている。このため、光電変換部４０に蓄積された信号電荷の隣接する光電変換部４０側への漏れを、不純物領域のみで分離する場合より低減することができる。この結果、光電変換部４０において飽和電荷量以上の信号電荷が生成された場合に、より効率的にフローティングディフュージョン部３０側へ掃き出させることが可能となる。これにより、ブルーミングの発生が抑制される。　
　図６は、電荷蓄積時のポテンシャル分布を示したものであり、横型オーバーフロー構造（ラテラルオーバーフロー構造）を説明する図である。図６では、本実施形態の固体撮像装置１の隣接する２つの光電変換部４０と、転送トランジスタＴｒ１が形成された部分における基板１２のポテンシャル分布図を示している。さらに、図６では、比較例として、隣接する光電変換部をイオン注入で形成した素子分離領域１００のみで分離した従来の固体撮像装置の光電変換部及び転送トランジスタが形成された部分における基板のポテンシャル分布図も併せて示している。図６において、図２に対応する部分には同一符号を付している。
　図６に示すように、従来の固体撮像装置では、電荷蓄積時において飽和電荷量を超えた信号電荷を横方向にオーバーフローさせるため、転送ゲートのポテンシャルを隣接する２つの光電変換部４０の間の素子分離領域１００のポテンシャルよりも深く設定しておく。そうすることで、光電変換部４０の飽和電荷量を超えた信号電荷は、隣接する光電変換部４０の方向へは流れず、転送ゲートを通ってフローティングディフュージョン部３０に掃き出され、これによりブルーミングが抑制される構成とされている。
　このように、従来の固体撮像装置においてラテラルオーバーフローを採用する場合には、転送ゲートのポテンシャルを隣接する２つの光電変換部４０の間の素子分離領域１００のポテンシャルよりも深く設定しておく必要がある。このため、電荷蓄積時に転送ゲート電極に所定の電位を供給して転送ゲートのポテンシャルを深く設定する必要があり、その分だけ飽和電荷量（Ｑｓ）が下がっていた。
　一方、本実施形態の固体撮像装置１は、隣接する光電変換部４０は素子分離部１９で分離されている。これにより、電荷蓄積時において、転送ゲートのポテンシャルが浅い状態であっても光電変換部４０の飽和電荷量を超えた信号電荷は、隣接する光電変換部４０の方向へは流れず、フローティングディフュージョン部３０に掃き出される。
　本実施形態の固体撮像装置１では、光電変換部４０を絶縁膜２１で構成された素子分離部１９で分離することにより、従来に比較して、素子分離部１９のポテンシャルがΔｘ１だけ浅くなる。このため、電荷蓄積時において転送ゲートのポテンシャルを深くする必要がなくなる。図６に示すように、転送ゲートのポテンシャルを従来に比較してΔｘ２だけ浅くすることができ、その結果、本実施形態の固体撮像装置１では、従来に比較して飽和電荷量を増やすことができる。すなわち、本実施形態の固体撮像装置１では、ブルーミングを抑制しながらも、飽和電荷量を向上させることができる。また、飽和特性向上のために光電変換部４０内の電界を上げる必要がなく、光電変換部４０を構成するｎ型半導体領域の濃度を低く設定できるので、白点を低いレベルに維持することが可能である。
　また、本実施形態の固体撮像装置１では、溝部３９に負の電荷を有する固定電荷膜２０を形成されている。このため、固定電荷膜２０の負バイアス効果により、界面準位の発生を抑制することができ、界面準位に起因する暗電流の発生を抑制することができる。さらに、固定電荷膜２０に接する面には反転層（ｐ型）が形成され、プラスの電荷が誘起される。このため、ｐ型半導体領域で構成されるｐ－ウェル層２９や画素分離層１８を、従来の固体撮像装置よりも１桁程度薄いｐ型不純物濃度で形成しても、画素の分離機能や、暗電流抑制の効果を十分に発揮することができる。
　また、本実施形態ではｐ－ウェル層２９や画素分離層１８を従来の固体撮像装置よりも薄い不純物濃度で形成することができるので、光電変換部４０を構成するｎ型半導体領域２２がｐ型半導体領域に浸食されることがない。これにより、飽和電荷量の向上が図られる。さらに、ｐ－ウェル層２９や画素分離層１８のｐ型不純物濃度を低く設定することができるので、ｐ－ウェル層２９や画素分離層１８において強電界の発生が抑制され、ノイズの発生を抑制することができる。
　また、素子分離部１９が、グランド電位とされたｐ－ウェル層２９に接するように形成されることで、素子分離部１９の周りに形成された反転層（ｐ型）がグランド電位に固定されピ二ングされ、これにより、暗電流発生が抑制される。
　さらに、本実施形態の固体撮像装置１では、素子分離部１９は、画素トランジスタと光の入射方向に重なる領域に形成することができる。このため、素子分離部１９は画素トランジスタのレイアウトに何ら影響を及ぼすことなく形成することができ、素子分離部１９の為の領域を別途設ける必要もないため、画素面積が増大することがない。
　以上では、４つの光電変換部４０に対して所要の画素トランジスタを共有させた４画素共有を１単位とした例を説明したが、これに限られるものではなく、２画素共有を１単位とした例や、画素トランジスタを共有しない場合等、種々の構成が可能である。
［１－４　変形例１］
　本実施形態の変形例１に係る固体撮像装置として、２つの光電変換部に対して所用の画素トランジスタを共有させた２画素共有を１単位とした例を説明する。図７は、変形例１に係る固体撮像装置の平面レイアウトである。図７において、図３に対応する部分には同一符号を付し重複説明を省略する。
　変形例１では、転送トランジスタは、図７に示すように、１行２列に形成された２つの光電変換部４０の中心部に形成されたフローティングディフュージョン部３０と、転送ゲート電極１６とで構成されている。また、画素トランジスタのうち、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４はフローティングディフュージョン部３０を共有する２つの光電変換部４０毎に形成される。これらのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４は、２つの光電変換部４０で構成される群の一方の側に配置されている。
　そして、２画素共有の場合においても、素子分離部１９は、各画素の光電変換部４０を囲むように格子状に形成されており、画素トランジスタが形成された領域では、画素トランジスタに重なる領域に配置されている。
　また、変形例１に係る固体撮像装置の転送トランジスタＴｒ１を含む断面構成も、図２と同様の構成とされている。
　このような２画素共有を１単位とした固体撮像装置においても、各画素の光電変換部４０は素子分離部１９で絶縁されているため、各光電変換部４０で生成された信号電荷が隣接する画素の光電変換部４０に漏れ込みにくい。これにより、飽和特性を維持しながらも、ブルーミングを抑制することができる等、本実施形態と同様の効果を得ることができる。
［１－５　変形例２］
　本実施形態の変形例２に係る固体撮像装置として、各画素の光電変換部４０毎に画素トランジスタが形成される例を説明する。図８は、変形例２に係る固体撮像装置の画素領域における平面レイアウトである。図８において、図３に対応する部分には同一符号を付し、重複説明を省略する。
　変形例２では、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３が画素毎に形成されており選択トランジスタは構成されていない。そして、光電変換部４０毎に形成された画素トランジスタは、光電変換部４０の一方向に形成されている。また、素子分離部１９は、各画素の光電変換部４０を囲むように格子状に形成されており、一部、画素トランジスタに重なる領域に配置されている。
　また、変形例２に係る固体撮像装置の断面構成については図示を省略するが、変形例２における固体撮像装置では、フローティングディフュージョン部３０が各光電変換部４０に対して１つずつ形成されている。変形例２においても、各画素の光電変換部４０は素子分離部１９で絶縁されているため、各光電変換部４０で生成された信号電荷が隣接する画素の光電変換部４０に漏れ込みにくい。これにより、飽和特性を維持しながらも、ブルーミングを抑制することができる等、本実施形態と同様の効果を得ることができる。
　このように、レイアウトの異なる固体撮像装置でも、光電変換部４０に対する素子分離部１９の構成は、いずれも同様の構成とすることができる。
〈２．第２の実施形態：固体撮像装置〉
　次に、本開示の第２の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図９は、本実施形態の固体撮像装置５２の要部の断面構成図である。図９において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置５２は、素子分離部４９の構成が、第１の実施形態と異なる例である。
　本実施形態の固体撮像装置５２では、素子分離部４９は、溝部３９に順に埋め込まれた固定電荷膜２０、絶縁膜４８、遮光層５０で構成されている。遮光層５０は、固定電荷膜２０及び絶縁膜４８が形成された溝部３９内の深さ方向に形成されており、基板１２の裏面側に形成された遮光膜２５に接続された構成とされている。
　図１０のＡ～Ｃは、本実施形態の固体撮像装置５２の製造工程を示す断面図である。本実施形態において、溝部３９を形成するまでの工程は、図４のＡ及び図４のＢで説明した工程と同様であるから、その後の工程から説明する。
　光電変換部４０を囲む領域に溝部３９を形成した後、図１０のＡに示すように、溝部３９の内壁面及び基板１２の裏面側を被覆するように固定電荷膜２０を形成する。この固定電荷膜２０は、第１の実施形態と同様にして形成する。次に、固定電荷膜２０を被覆するように、溝部３９内、及び基板１２の裏面側に絶縁膜４８を形成する。このとき、溝部３９に形成する絶縁膜４８は溝部３９内を全て埋め込まない厚みに形成する。この絶縁膜４８は、例えば、スパッタ法を用いて形成することができる。
　次に、図１０のＢに示すように、溝部３９内を全て埋め込むと共に、基板１２の裏面側を被覆するように遮光材料層２４ａを形成する。遮光材料層２４ａは、第１の実施形態と同様にして形成することができるが、特に、埋め込み性のよい材料を用いることが好ましい。
　次に、図１０のＣに示すように、隣接する画素と画素との境界部分に遮光材料層が残るように遮光材料層２４ａをパターニングする。これにより、溝部３９に埋め込まれた遮光層５０と、その遮光層５０に電気的に接続された遮光膜２５とが形成される。
　その後、通常の製造方法を用いて平坦化膜２６、カラーフィルタ層２７、オンチップレンズ２８を順に形成することにより、本実施形態の固体撮像装置５２が完成する。
　本実施形態の固体撮像装置５２では、遮光膜２５及び遮光層５０にはグランド電位、又は負の電位が供給されている。遮光膜２５及び遮光層５０にグランド電位又は負の電位を供給することにより、素子分離部１９表面におけるホールピニングの効果を安定させることができる。また、遮光膜２５及び遮光層５０に負の電位を供給した場合には、素子分離部１９に接する基板１２面に反転層が形成されやすくなり、暗電流の抑制効果を高めることができる。
　さらに、本実施形態では、遮光層５０が溝部３９内に形成されているため、斜めに入射した光が隣接する光電変換部４０に入射するのを防ぐことができ、光学混色が抑制される。その他、第１の実施形態と同様の効果を得ることができる。
〈３．第３の実施形態：固体撮像装置〉
　次に、本開示の第３の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１１は、本実施形態の固体撮像装置５５の要部の断面構成図である。図１１において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置５５は、第１の実施形態に係る固体撮像装置１において、基板１２に形成されたｐ型半導体領域からなる画素分離層１８が形成されない例である。すなわち、本実施形態の固体撮像装置５５では、光電変換部５６が、素子分離部１９のみで画素毎に分離されている。ただし、この場合も、素子分離部１９の表面側の端部は、画素トランジスタのｐ－ウェル層２９に接するように形成する。
　本実施形態の固体撮像装置５５では、光電変換部５６は、基板１２の表面側に形成されたｐ型半導体領域２３と、そのｐ型半導体領域２３の下部から基板１２の裏面側にかけて形成されたｎ型半導体領域５１によって構成されている。すなわち、本実施形態では、光電変換部５６における電荷蓄積領域となるｎ型半導体領域５１が、第１の実施形態における光電変換部４０の電荷蓄積領域となるｎ型半導体領域２２に比較して大きく形成されている。このため、飽和電荷量の向上をさらに図ることができる。
　本実施形態では、各画素の光電変換部５６をｐ型の不純物領域で分離する画素分離層や、基板１２の裏面側において、暗電流抑制のためのｐ型半導体領域が形成されていない。しかしながら、素子分離部１９には、負の固定電荷を有する絶縁膜２０が形成されているため、固定電荷膜２０に接する面には反転層が形成され、暗電流の発性を抑制することができる。このように、少なくとも素子分離部１９の基板１２表面側の端部が隣接するｎ型半導体領域５１同士を電気的に分離するｐ－ウェル層２９等のｐ型半導体領域に接する構成であれば、光電変換部５６間の電荷の漏れを十分に抑制することができる。
　その他、第１の実施形態と同様の効果を得ることができる。
〈４．第４の実施形態：固体撮像装置〉
　次に、本開示の第４の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１２は、本実施形態の固体撮像装置５７の要部の断面構成図である。図１２において、図２に対応する部分には同一符号を付し、重複説明を省略する。
　本実施形態の固体撮像装置５７は、一部の素子分離部５９が基板１２を貫通する例である。図１２に示すように、画素トランジスタ（図１２では転送トランジスタＴｒ１のフローティングディフュージョン部３０）に重ならない領域では、素子分離部５９が基板１２を貫通して形成されている。すなわち、画素トランジスタと重ならない領域の素子分離部１９は、基板１２を貫通して形成された溝部６０内に順に埋め込まれた固定電荷膜２０及び絶縁膜２１で構成されている。
　一方、画素トランジスタと重なる領域では、第１の実施形態と同様、素子分離部１９の表面側の端部が、画素トランジスタのｐ－ウェル層２９に接するように形成されている。このとき、素子分離部１９の表面側の端部は、画素トランジスタを構成するフローティングディフュージョン部３０やソース・ドレイン領域に達することがないように形成されている。
　図１３及び図１４は、本実施形態の固体撮像装置５７の製造工程を示す断面図である。本実施形態において、溝部３９、６０を形成する前の工程までは、図４のＡで説明した工程と同様であるから、その後の工程から説明する。
　本実施形態では、配線層１３及び支持基板３１を形成した基板１２を反転して所定の厚みになるまで薄肉化した後、図１３のＡに示すように、異なる深さの溝部３９，６０を形成する。基板１２を貫通する素子分離部５９を形成する領域では、基板１２を貫通する溝部６０を形成し、貫通しない素子分離部１９を形成する領域では、画素トランジスタのｐ－ウェル層２９に達する深さに溝部３９を形成する。これらの異なる深さの溝部３９，６０は、複数段階に分けたエッチング処理を行うことで形成することができる。
　次に、図１３のＢに示すように、深さの異なる溝部３９，６０内に、図５のＣ同様にして固定電荷膜２０、及び絶縁膜２１を形成することで、深さの異なる素子分離部１９，５９を形成することができる。
　その後、絶縁膜２１の上部全面に遮光材料層を成膜した後、その遮光材料層を所望の形状にパターニングする。これにより、図１４Ｃに示すように光電変換部４０を開口し、隣接する画素と画素との間を遮光する遮光膜２５を形成する。
　その後、カラーフィルタ層２７及びオンチップレンズ２８を通常の方法で形成することにより、図１２に示す固体撮像装置５７が完成する。
　本実施形態の固体撮像装置５７では、画素トランジスタに重なる領域以外の領域では、素子分離部５９が基板１２を貫通して形成されるので、隣接する光電変換部４０間の信号電荷の漏れをより低減することができる。これにより、ブルーミングの抑制効果を高めることができる。その他、１の実施形態と同様の効果を得ることができる。
〈５．第５の実施形態：固体撮像装置〉
　次に、本開示の第５の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１５は、本実施形態の固体撮像装置６４の要部の断面構成図である。図１５において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置６４は、第２の実施形態に係る固体撮像装置５２において、画素領域の一部（例えば端辺）において、基板１２を貫通する素子分離部６２を有し、その素子分離部６２内に基板１２の表面側に露出する遮光層６３を形成する例である。
　基板１２を貫通する素子分離部６２は、基板１２を貫通して形成された溝部６０と、その溝部６０内に順に形成された固定電荷膜２０、絶縁膜４８、遮光層６３とによって構成されており、遮光層６３が基板１２の表面側に露出するように形成されている。基板１２の表面側に露出するように形成された遮光層６３は、配線層１３を構成する層間絶縁膜１４に形成されたコンタクト部６１を介して所望の配線１５に接続されている。この遮光層６３には、配線１５からグランド電位又は負の電位が供給されることにより、画素領域に形成された遮光層５０及び遮光膜２５にグランド電位又は負の電位が供給されることとなる。
　本実施形態の固体撮像装置６４を製造する場合は、まず、図１３のＡと同様にして、深さの異なる溝部３９，６０を形成し、次に、図１０のＡと同様にして固定電荷膜２０と絶縁膜４８を形成する。その後、基板１２を貫通する溝部６０の底面に形成された固定電荷膜２０と絶縁膜４８のみをエッチバックにより除去する。そして、基板１２を貫通する溝部６０の底面に配線層１３が露出した状態で、溝部３９，６０内に遮光材料を埋め込むと共に基板１２の裏面側に遮光材料を形成し、所望の形状にパターニングすることで、遮光層５０，６３及び遮光膜２５を形成する。これにより、基板１２を貫通する遮光層５０を配線層１３側に引き出すことができ、遮光層５０に配線層１３の配線１５から所望の電位を供給することができる。なお、本実施形態では、配線層１３を形成する工程において、遮光層６３に接続されるコンタクト部６１を予め形成しておく。
　本実施形態の固体撮像装置６４では、一部の素子分離部６２を、基板１２を貫通するように形成することで遮光層６３を基板１２の配線層１３側に引き出すことができる。また、遮光膜２５及び遮光層５０，６３と配線１５との電気的な接続と、素子分離部１９，６２との製造を同一工程で行うことができるので、工程数の削減が可能となる。
　その他、第１及び第２の実施形態に係る固体撮像装置と同様の効果を得ることができる。
〈６．第６の実施形態：固体撮像装置〉
　次に、本開示の第６の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１６は、本実施形態の固体撮像装置４１の要部の断面構成図である。図１６において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置４１は、素子分離部４２の構成が第１の実施形態と異なる。本実施形態では、素子分離部４２は、溝部３９内に順に埋め込んで形成された第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６を備える。なお、本実施形態では、溝部３９の側面をテーパ形状とし、基板１２の深さ方向に開口径が小さくなるように形成した。以下に、溝部３９内及び基板１２の裏面に形成される各膜を、その製造方法と共に説明する。
　第１固定電荷膜４３は、溝部３９の内壁面及び基板１２の裏面を被覆するように形成されており、ＣＶＤ法又はＡＬＤ法を用いて形成されている。第１固定電荷膜４３を形成する材料としては、第１の実施形態における固定電荷膜２０の材料と同様の材料を用いることができる。
　ＣＶＤ法又はＡＬＤ法を用いて第１固定電荷膜４３を形成する場合、成膜中に界面準位を低減するＳｉＯ２膜が同時に形成される。このＳｉＯ２膜は、１ｎｍ程度の厚さで形成することが好ましい。この基板界面に形成されるＳｉＯ２膜の厚みを除いた場合、第１固定電荷膜４３は、３ｎｍ以上の厚さで形成されることが好ましく、例えば、３ｎｍ以上２０ｎｍ以下に形成されるのが好ましい。
　第２固定電荷膜４４は、第１固定電荷膜４３を被覆するように溝部３９内及び基板１２の裏面に形成されており、例えば、ＰＶＤ（Physical Vapor Deposition）法を用いて形成されている。第２固定電荷膜４４を形成する材料についても、第１固定電荷膜４３と同様、第１の実施形態における固定電荷膜２０の材料と同様の材料を用いることができる。また、第２固定電荷膜４４は、第１固定電荷膜４３と同じ材料で形成されてもよく、また、異なる材料で形成されてもよい。
　第２固定電荷膜４４は、基板１２の裏面において、例えば４０ｎｍ以上６０ｎｍ以下の膜厚で形成されるのが好ましい。第２固定電荷膜４４を４０ｎｍ以上６０ｎｍ以下の膜厚に形成することにより、基板１２の裏面側におけるピニングの効果や、後述する反射防止膜の効果をより確実に得ることができる。
　第１絶縁膜４５は、第２固定電荷膜４４を被覆するように溝部３９内及び基板１２の裏面に形成されており、ＰＶＤ法やＣＶＤ法で形成される異方性酸化膜、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）材料やシラン材料を含む酸化膜で形成さる。第１絶縁膜４５は、基板１２の裏面において、例えば、０ｎｍ以上６００ｎｍ以下の膜厚で形成されるのが好ましい。
　第２絶縁膜４６は、第１絶縁膜４５を被覆するように溝部３９内及び基板１２の裏面に形成されており、本実施形態では、ＡＬＤ法やＣＶＤ法を用いて形成された等方性酸化膜、例えば、シリコン酸化膜等で形成されている。本実施形態では、第２絶縁膜４６により溝部３９内を全て埋め込む。また、第２絶縁膜４６は、基板１２の裏面において、例えば０ｎｍ以上３００ｎｍ以下の膜厚で形成されるのが好ましく、第１絶縁膜４５と第２絶縁膜４６とを合わせた膜厚が１０ｎｍ以上９００ｎｍ以下、好ましくは５０ｎｍ以上７００ｎｍ以下、より好ましくは、１００ｎｍ以上５００ｎｍ以下となるように形成される。
また、基板１２の裏面側及び溝部３９内部に形成された第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６からなる積層膜は、反射防止膜の役割も果たす。
　なお、本実施形態では、第１絶縁膜４５、第２絶縁膜４６の２層の絶縁膜を形成する場合について説明しているが、本開示はこれに限らず、第１、第２絶縁膜４５、４６のいずれかが形成されればよい。また、第１絶縁膜４５として異方性酸化膜、第２絶縁膜４６として等方性酸化膜を形成する場合について説明しているが、逆の場合であってもよい。
　さらに、溝部３９の内周面は、第１固定電荷膜４３、第２固定電荷膜４４、第１絶縁膜４５及び第２絶縁膜４６の全てまたは一部が積層されている構造であっても、上記いずれの膜も積層されていない構造であってもよい。
〈７．第７の実施形態：固体撮像装置〉
　次に、本開示の第７の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１７は、本実施形態の固体撮像装置４７の要部の断面構成図である。図１７において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置４７は、素子分離部５３が中空構造とされる点で、第１の実施形態と異なる。本実施形態では、図１７に示すように、素子分離部５３は、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された固定電荷膜２０及び絶縁膜５４を有し、溝部３９内部には中空部（いわゆるボイド）５８が形成されている。
　絶縁膜５４は、溝部３９の内壁面及び基板１２の裏面に形成された固定電荷膜２０を被覆するように形成されている。また、溝部３９において中空部５８を形成するため、絶縁膜５４は、溝部３９の内部では溝部３９を全て埋め込まない膜厚で形成され、溝部３９の開口端では溝部３９を閉塞するように形成されている。絶縁膜５４は、第１の実施形態で用いた絶縁膜２１の材料と同様の材料で形成することができる。
　図１８のＡ及び図１８のＢに、本実施形態の固体撮像装置４７の製造工程を示す。溝部３９を形成する工程までは、第１の実施形態と同様であるから、重複説明を省略する。溝部３９を形成した後、図１８のＡに示すように、ＣＶＤ法、スパッタリング法、又はＡＬＤ法等を用いて、溝部３９の内周面、底面、及び基板１２の裏面を被覆するように固定電荷膜２０を成膜する。
　次に、図１８のＢに示すように、ＣＶＤ法、スパッタリング法、塗布法などを用いて、溝部３９の内壁面及び基板１２の裏面に形成された固定電荷膜２０を被覆するように絶縁膜５４を成膜する。この絶縁膜５４の成膜工程では、溝部３９の内部が絶縁膜５４で全て埋め込まれる前に、溝部３９の開口端側が閉塞されるような成膜条件とする。このように、成膜条件を最適化することで、図１８のＢに示すような中空部５８を有する素子分離部５３を形成することができる。
　素子分離部５３に形成された中空部５８の内部は空気が充填された状態であっても、真空の状態であってもよい。また、入射側に近い部分での光の混入を防ぐため、裏面のシリコン面（基板１２と固定電荷膜２０の界面）より上部（光入射側）まで中空部が存在することがより好ましい。
　その後、第１の実施形態と同様の工程により、図１７に示す本実施形態の固体撮像装置４７が完成する。本実施形態では、中空部５８の屈折率が１であり、固定電荷膜２０及び絶縁膜５４の屈折率がいずれも１以上であるため、素子分離部５３において光の反射が起こりやすく、光学混色の抑制を図ることができる。これにより、本実施形態では、素子分離部５３において光学的な遮光性を向上させることができる。また、本実施形態でも、第１の実施形態と同様の効果を得ることができる。
　本実施形態では、素子分離部５３において固定電荷膜２０を形成したが、固定電荷膜２０を形成しなくてもよい。この場合も、絶縁膜を形成する材料として、屈折率が１よりも大きい絶縁材料を用い、絶縁膜を、溝部３９の内部に中空部を形成するように成膜することにより、光学的な遮光性の向上と、光学混色の抑制とを図ることができる。
〈８．第８の実施形態：固体撮像装置〉
　次に、本開示の第８の実施形態に係る固体撮像装置について説明する。本実施形態の固体撮像装置の全体構成は、図１と同様であるから図示を省略する。図１９は、本実施形態の固体撮像装置６５の要部の断面構成図である。図１９において、図２に対応する部分には同一符号を付し重複説明を省略する。
　本実施形態の固体撮像装置６５は、素子分離部６６が中空構造とされる点で、第７の実施形態と同じであるが、素子分離部６６における膜構造及びその成膜方法が異なる。本実施形態では、図１９に示すように、素子分離部６６が、基板１２の裏面側から深さ方向に形成された溝部３９内に順に埋め込んで形成された第１の膜６７及び第２の膜６８を有し、溝部３９内部には中空部５８が形成されている。
　第１の膜６７は、溝部３９の内壁面及び基板１２の裏面を被覆するように形成されており、第２の膜６８は、第１の膜６７に積層して溝部３９の内壁面及び基板１２の裏面に形成されている。そして、溝部３９では、内部に中空部５８が形成された状態で、溝部３９の開口端側が第１の膜６７及び第２の膜６８によって閉塞されている。
　後述するが、第１の膜６７は、異方的な成膜方法で形成されており、溝部３９の開口端側における開口径を狭めるように設けられている。一方、第２の膜６８は、等方的な成膜方法で形成されており、第１の膜６７によって狭められた溝部３９の開口端を閉塞するように設けられている。
　第１の膜６７及び第２の膜６８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、樹脂等の絶縁材料を用いて形成することができる。また、第１の膜６７及び第２の膜６８は、同じ材料で形成されてもよく、異なる材料で形成されてもよい。第１の膜６７と第２の膜６８とを異なる材料で形成する場合には、第１の膜６７の膜応力が第２の膜６８の膜応力よりも小さく、かつ、第１の膜６７の屈折率が第２の膜６８の屈折率よりも大きくなる条件の材料をそれぞれ選択することが好ましい。本実施形態では、一例として、第１の膜６７及び第２の膜６８をどちらも酸化シリコンで形成した場合について説明する。
　図２０のＡ及び図２０のＢに、本実施形態の固体撮像装置６５の製造工程を示す。溝部３９を形成する工程までは、第１の実施形態と同様であるから重複説明を省略する。溝部３９を形成した後、図２０のＡに示すように、酸化シリコンからなる第１の膜６７を形成する。第１の膜６７は、異方的な成膜方法、例えばプラズマＣＶＤ法やＰＶＤ法を用いて形成する。
　第１の膜６７の成膜が異方的になされるため、溝部３９の底面及び基板１２の裏面における第１の膜６７の膜厚が、溝部３９の内周面における第１の膜６７の膜厚よりも厚くなる。このため、基板１２の裏面と溝部３９の内周面における成膜レートの違いにより、図２０のＡに示すように、第１の膜６７は溝部３９の開口端側でオーバーハング形状となり、溝部３９の開口端側の開口径が、溝部３９の底面側の開口径よりも小さくなる。ここでは、溝部３９を完全に閉塞しない程度の膜厚で第１の膜６７を形成する。
　次に、図２０のＢに示すように、酸化シリコンからなる第２の膜６８を成膜する。第２の膜６８は、等方的な方法、例えばＡＬＤ法を用いて成膜する。第２の膜６８の成膜が等方的になされるため、溝部３９の内壁面、及び基板１２の裏面では、第２の膜６８が第１の膜６７上部にほぼ同一の膜厚で成膜される。
　また、第２の膜６８は、溝部３９の開口端側で溝部３９を閉塞する膜厚に成膜されている。本実施形態では、第１の膜６７により、溝部３９の開口端側の開口径は溝部３９の底面側の開口径よりも狭められている。したがって、第２の膜６８は、溝部３９の中空構造を維持した状態で、開口端側を閉塞する。これにより、溝部３９内には中空部５８が形成される。また、第１の膜６７を等方性成膜、第２の膜６８を異方性成膜と入れ替えても溝部３９の中空構造を維持した状態で開口端側を閉塞することが可能である。本実施形態においても、入射側に近い部分での光の混入を防ぐため、裏面のシリコン面（基板１２と第１の膜６７の界面）より上部（光入射側）まで中空部が存在することがより好ましい。
　その後、第１の実施形態と同様の工程により、図１９に示す本実施形態の固体撮像装置６５が完成する。本実施形態においても、素子分離部６６において中空部５８が形成されるため、第７の実施形態と同様の効果を得ることができる。
　本実施形態では、素子分離部６６を、第１の膜６７及び第２の膜６８の２層の膜で形成する例としたが、必要に応じて３層以上の膜で形成してもよい。本実施形態のように、２層以上の膜で素子分離部６６を形成する場合には、先に成膜する材料の応力が、後に成膜する材料の応力と比較して低いものとすれば、基板１２への応力を抑制することができ、応力に起因する暗電流及び白点の発生を抑制できる。さらに、後に成膜する材料の屈折率を、先に成膜する材料の屈折率に比較して低いものとすることにより、光学的混色の抑制を図ることができる。
　また、本実施形態においても、第１の膜６７と基板１２との間に、負の固定電荷を有する膜（図２の固定電荷膜２０に相当）を形成してもよい。この固定電荷膜としては、第１の実施形態と同様の材料を用いることができる。
　さらに、第２の膜６８は、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）等の金属材料、又は、これらの酸化物もしくは窒化物で形成してもよい。第２の膜６８を金属材料で形成した場合には、光電変換部４０の光入射側に形成された金属材料膜を除去する必要がある。以下に、変形例として、第１の膜６７を酸化シリコンで形成し、第２の膜６８を金属材料で形成した場合について説明する。
［８－１　変形例］
　図２１は、変形例に係る固体撮像装置７０の断面構成図である。図２１において、図１９に対応する部分には同一符号を付し、重複説明を省略する。変形例に係る固体撮像装置７０では、素子分離部７２を構成する第２の膜７１が、本実施形態と異なる。
　変形例では、第２の膜７１は、例えば、タングステン（Ｗ）で形成されており、溝部３９の内壁面、及び、基板１２の裏面側の遮光領域において、第１の膜６７を被覆するように形成されている。すなわち、基板１２の裏面側では、第２の膜７１は遮光膜２５が形成された位置に対応する領域に形成され、光電変換部４０を開口するように格子状に設けられている。
　変形例においても、本実施形態と同様、等方的な成膜方法を用いて第１の膜６７の表面に第２の膜７１を成膜する。そして、基板１２の裏面側において、第２の膜７１の上部全面に遮光膜２５となる遮光材料層を成膜した後、その遮光材料層と第２の膜７１とを同時にパターニングすることにより、光電変換部４０上部の第２の膜７１を除去する。その後、第１の実施形態と同様の工程により、図２１に示す固体撮像装置７０を作製することができる。
　変形例に示すように、溝部３９内に形成する膜を、金属材料を用いて形成した場合には、基板１２の裏面側に形成する遮光膜２５のパターニング工程と同時にパターニングすることで、光電変換部４０上部の金属材料を除去することができる。また、変形例では、遮光膜２５を形成する例としたが、第２の膜７１のみで十分な遮光が可能である場合には、遮光膜２５を別途設けなくてもよい。この場合には、基板１２の光入射面側に形成される膜の積層数を減らすことができるため、オンチップレンズ２８の表面と基板１２との距離を短くすることができ、感度の向上を図ることができる。
　また、変形例に係る固体撮像装置７０においても、第２の実施形態と同様、金属材料からなる第２の膜７１にグランド電位又は負の電位を供給する構成としてもよい。第２の膜７１にグランド電位又は負の電位を供給することにより、素子分離部７２表面におけるホールピニングの効果を安定させることができ、暗電流の抑制を図ることができる。
　第７の実施形態及び第８の実施形態では、溝部３９の開口端側が溝部３９内に形成される膜で閉塞されているが、基板１２の裏面側に形成される膜で溝部３９内の中空部５８を閉じることができればよい。したがって、溝部３９の開口端側が必ずしも溝部３９内に形成される膜で閉塞される必要はない。
　以上の第１～第８の実施形態に係る固体撮像装置では、ＣＭＯＳ型の固体撮像装置を例に説明したが、裏面照射型のＣＣＤ型固体撮像装置に適用することもできる。この場合も、光電変換部を電気的に分離する素子分離部を、光入射面とは反対側の面から形成した溝 
部に絶縁膜を埋め込んで形成することにより、上述した第１～第５の実施形態における効果と同様の効果を得ることができる。
　また、第１～第８の実施形態に係る固体撮像装置では、ラテラルオーバーフロー構造として、フローティングディフュージョン部に溢れた信号電荷をオーバーフローさせる構成とした。しかしながら、本開示は、このような構成に限られるものではなく、その他の画素トランジスタのソース・ドレイン領域にオーバーフローさせる構成としてもよい。例えば、リセットトランジスタのドレイン領域など、ＶＤＤ電位が供給される領域に溢れた信号電荷をオーバーフローさせる構成としてもよい。
　また、第１～第８の実施形態に係る固体撮像装置では、負の電荷（電子）を信号電荷として用いる場合の構成を示したが、正の電荷（ホール）を信号電荷として用いる場合にも本開示は適用できる。ホールを信号電荷として用いる場合には、固定電荷膜として、正の固定電荷を有する材料を用いればよく、また、基板内のｐ型領域とｎ型領域を逆に構成すればよい。すなわち、信号電荷と同じ電荷を固定電荷とした材料を固定電荷膜として用いる構成であればよい。
　また、素子分離部として、溝部に固定電荷膜を形成し、さらに、絶縁膜を埋め込む構成としたが、固定電荷膜のみを溝部に埋め込む構成としても本開示の構成は成り立つ。また、第１～第８の実施形態を適宜組み合わせることも可能である。また、第１～第８の実施形態では、素子分離部は光電変換部を囲む格子状に形成したが、格子状でなくてもよく、種々の構成が可能である。
　また、本開示では、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
　さらに、本開示は、画素領域の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ－Ｙアドレス型の固体撮像装置に対しても適用可能である。
　なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素領域と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　また、本開示は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。　
〈９．第９の実施形態：電子機器〉
　次に、本開示の第９の実施形態に係る電子機器について説明する。図２２は、本開示の第９の実施形態に係る電子機器２００の概略構成図である。
　本実施形態に係る電子機器２００は、固体撮像装置２０３と、光学レンズ２０１と、シャッタ装置２０２と、駆動回路２０５と、信号処理回路２０４とを有する。本実施形態の電子機器２００は、固体撮像装置２０３として上述した本開示の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
　光学レンズ２０１は、被写体からの像光（入射光）を固体撮像装置２０３の撮像面上に結像させる。これにより固体撮像装置２０３内に一定期間当該信号電荷が蓄積される。シャッタ装置２０２は、固体撮像装置２０３への光照射期間及び遮光期間を制御する。駆動回路２０５は、固体撮像装置２０３の転送動作及びシャッタ装置２０２のシャッタ動作を制御する駆動信号を供給する。駆動回路２０５から供給される駆動信号（タイミング信号）により、固体撮像装置２０３の信号転送を行なう。信号処理回路２０４は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
　本実施形態の電子機器２００では、固体撮像装置２０３においてブルーミングの抑制や飽和特性の向上が図られるため、画質の向上が図られる。
　固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
　本実施形態においては、固体撮像装置２０３として、第１の実施形態における固体撮像装置１を電子機器に用いる構成としたが、前述した第２～第８の実施形態で製造した固体撮像装置を用いることもできる。
　なお、本開示は、以下のような構成を取ることもできる。
（１）
　基板と、　
　前記基板に形成された複数の光電変換部と、
　前記基板の光入射側から深さ方向に設けられた溝部と、
　前記溝部の内壁面を被覆するように形成された、固定電荷を有する絶縁膜を備える素子分離部と
　を含む固体撮像装置。
（２）
　前記素子分離部は、各光電変換部を囲むように格子状に形成されている
　（１）に記載の固体撮像装置。
（３）
　前記溝部内部には、さらに遮光層が形成されている
　（１）又は（２）に記載の固体撮像装置。
（４）
　前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成されている
　（１）～（３）のいずれかに記載の固体撮像装置。
（５）
　前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とされている
　（１）～（４）のいずれかに記載の固体撮像装置。
（６）
　前記素子分離部のうち一部は、基板を貫通して形成されている
　（１）～（５）のいずれかに記載の固体撮像装置。
（７）
　前記素子分離部のうち一部は、前記基板を貫通して形成され、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続されている
　（３）～（６）のいずれかに記載の固体撮像装置。
（８）
　前記遮光層は、前記基板の裏面側に形成され、隣接する前記光電変換部間の境界領域を遮光する遮光膜と電気的に接続されている
　（１）～（７）のいずれかに記載の固体撮像装置。
（９）
　前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
　（１）～（８）のいずれかに記載の固体撮像装置。
（１０）
　前記素子分離部は、さらに、前記溝部内に埋め込まれた絶縁膜を備える
　（１）～（９）のいずれかに記載の固体撮像装置。
（１１）
　前記固定電荷膜は、複数層の膜で形成されている
　（１）～（１０）のいずれかに記載の固体撮像装置。
（１２）
　基板と、
　前記基板に形成された複数の光電変換部と、
　前記基板の光入射側から深さ方向に形成された溝部と、
　前記溝部の内壁面を被覆するように設けられた膜を備え、中空構造を有する素子分離部と
　を含む固体撮像装置。
（１３）
　前記素子分離部は前記溝部の内壁面側から順に形成された２層以上の膜を備える
　（１２）に記載の固体撮像装置。
（１４）
　前記素子分離部では、絶対応力値のより大きい材料で形成された膜が、前記溝部の内壁面側からより離れた位置に配置されている
　（１３）に記載の固体撮像装置。
（１５）
　前記素子分離部では、より屈折率の小さい膜が、前記溝部の内壁面側からより離れた位置に配置されている
　（１３）又は（１４）に記載の固体撮像装置。
（１６）
　前記溝部の内壁面に接する膜は、固定電荷を有する絶縁膜である
　（１２）～（１５）のいずれかに記載の固体撮像装置。
（１７）
　前記膜は、絶縁材料又は金属材料で形成されている
　（１２）～（１６）のいずれかに記載の固体撮像装置。
（１８）
　前記素子分離部は、絶縁材料からなる１層以上の膜と、金属材料からなる１層以上の膜との積層膜を有する
　（１３）～（１６）のいずれかに記載の固体撮像装置。
（１９）
　前記絶縁材料は、酸化シリコン、窒化シリコン又は酸窒化シリコンである
　（１７）又は（１８）に記載の固体撮像装置。
（２０）
　前記金属材料は、タングステン、アルミニウム、チタン、又は、これらの酸化物もしくは窒化物である
　（１７）～（１９）に記載の固体撮像装置。
（２１）
　基板に、光電変換部を有する複数の画素を形成する工程と、
　前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
　前記溝部の内壁面に固定電荷を有する絶縁膜を形成し、素子分離部を形成する工程と、
　を含む固体撮像装置の製造方法。
（２２）
　前記素子分離部は、各光電変換部を囲むように格子状に形成する
　（２１）に記載の固体撮像装置の製造方法。
（２３）
　前記溝部内部に、さらに遮光層を形成する
　（２１）又は（２２）に記載の固体撮像装置の製造方法。
（２４）
　前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成する
　（２１）～（２３）のいずれかに記載の固体撮像装置の製造方法。
（２５）
　前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とする
　（２１）～（２４）のいずれかに記載の固体撮像装置の製造方法。
（２６）
　前記素子分離部のうち一部は、基板を貫通して形成する
　（２１）～（２５）のいずれかに記載の固体撮像装置の製造方法。
（２７）
　前記素子分離部のうち一部は、前記基板を貫通するように形成し、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続するように形成する
　（２１）～（２６）のいずれかに記載の固体撮像装置の製造方法。
（２８）
　前記溝部内部に遮光材料層を形成すると共に、前記基板の裏面側を被覆する遮光材料層を形成し、前記基板の裏面側に形成された遮光材料層をパターニングすることにより、前記遮光層と、前記遮光層と接続され、隣接する前記光電変換部間の境界領域を遮光する遮光膜とを形成する
　（２１）～（２７）のいずれかに記載の固体撮像装置の製造方法。
（２９）
　前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
　（２１）～（２８）のいずれかに記載の固体撮像装置の製造方法。
（３０）
　基板に、光電変換部を有する複数の画素を形成する工程と、
　前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
　前記溝部の内部に中空部が形成されるように前記溝部の内壁面に所望の膜を成膜することで素子分離部を形成する工程と
　を含む固体撮像装置の製造方法。
（３１）
　前記素子分離部の形成工程では、異方性の成膜方法と等方性の成膜方法とを用いて複数の膜を成膜する
　（３０）に記載の固体撮像装置の製造方法。
（３２）
　前記異方性の成膜方法はＣＶＤ法もしくはＰＶＤ法であり、前記等方性の成膜方法はＡＬＤ法である
　（３０）又は（３１）に記載の固体撮像装置の製造方法。
（３３）
　光学レンズと、
　基板と、前記基板に形成された複数の光電変換部と、基板の光入射側から深さ方向に形成された溝部と、前記溝部の内壁面を被覆するように形成された固定電荷を有する固定電荷膜を備える素子分離部と、を含む固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
　前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
　を含む電子機器。
　１、５２、５５、５７、６４・・・固体撮像装置、２・・・画素、３・・・画素領域、４・・・垂直駆動回路、５・・・カラム信号処理回路、６・・・水平駆動回路、７・・・出力回路、８・・・制御回路、１０・・・水平信号線、１１、１２・・・基板、１３・・・配線層、１４・・・層間絶縁膜、１５・・・配線、１６・・・転送ゲート電極、１７・・・ゲート絶縁膜、１８・・・画素分離層、１９・・・素子分離部、２０・・・固定電荷膜、２１・・・絶縁膜、２２・・・ｎ型半導体領域、２３、２４・・・ｐ型半導体領域、２５・・・遮光膜、２６・・・平坦化膜、２７・・・カラーフィルタ層、２８・・・オンチップレンズ、２９・・・ｐ－ウェル層、３０・・・フローティングディフュージョン部、３１・・・支持基板、３２・・・リセットゲート電極、３３・・・増幅ゲート電極、３４・・・選択ゲート電極、３５、３６、３７・・・ソース・ドレイン領域、３９、６０・・・溝部、４０・・・光電変換部、４８・・・絶縁膜、４９・・・素子分離部、５０・・・遮光層、５１・・・ｎ型半導体領域、５１・・・遮光材料層、５２・・・固体撮像装置、２００・・・電子機器、２０１・・・光学レンズ、２０２・・・シャッタ装置、２０３・・・固体撮像装置、２０４・・・信号処理回路、２０５・・・駆動回路

Claims (29)

  1. 　基板と、　
    　前記基板に形成された複数の光電変換部と、
    　前記基板の光入射側から深さ方向に設けられた溝部と、
    　前記溝部の内壁面を被覆するように形成された、固定電荷を有する絶縁膜を備える
    素子分離部と
    　を含む固体撮像装置。
  2. 　前記素子分離部は、各光電変換部を囲むように格子状に形成されている
    　請求項１に記載の固体撮像装置。
  3. 　前記溝部内部には、さらに遮光層が形成されている
    　請求項１又は２に記載の固体撮像装置。
  4. 　前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成されている
    　請求項１～３のいずれかに記載の固体撮像装置。
  5. 　前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とされている
    　請求項１～４のいずれかに記載の固体撮像装置。
  6. 　前記素子分離部のうち一部は、基板を貫通して形成されている
    　請求項１～５のいずれかに記載の固体撮像装置。
  7. 　前記素子分離部のうち一部は、前記基板を貫通して形成され、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続されている
    　請求項３～６のいずれかに記載の固体撮像装置。
  8. 　前記遮光層は、前記基板の裏面側に形成され、隣接する前記光電変換部間の境界領域を遮光する遮光膜と電気的に接続されている
    　請求項１～７のいずれかに記載の固体撮像装置。
  9. 　前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
    　請求項１～８のいずれかに記載の固体撮像装置。
  10. 　基板と、
    　前記基板に形成された複数の光電変換部と、
    　前記基板の光入射側から深さ方向に形成された溝部と、
    　前記溝部の内壁面を被覆するように設けられた膜を備え、中空構造を有する素子分離部と
    　を含む固体撮像装置。
  11. 　前記素子分離部は前記溝部の内周面側から順に形成された２層以上の膜を備える
    　請求項１０に記載の固体撮像装置。
  12. 　前記素子分離部では、より応力の大きい材料で形成された膜が、前記溝部の内壁面側からより離れた位置に配置されている
    　請求項１１に記載の固体撮像装置。
  13. 　前記素子分離部では、より屈折率の小さい材料で形成された膜が、前記溝部の内壁面側からより離れた位置に配置されている
    　請求項１２に記載の固体撮像装置。
  14. 　前記溝部の内壁面に接する膜は、固定電荷を有する絶縁膜である
    　請求項１３に記載の固体撮像装置。
  15. 　前記膜は、絶縁材料又は金属材料で形成されている
    　請求項１４に記載の固体撮像装置。
  16. 　前記素子分離部は、絶縁材料からなる１層以上の膜と、金属材料からなる１層以上の膜との積層膜を有する
    　請求項１４に記載の固体撮像装置。
  17. 　前記絶縁材料は、酸化シリコン、窒化シリコン又は酸窒化シリコンである
    　請求項１６に記載の固体撮像装置。
  18. 　前記金属材料は、タングステン、アルミニウム、チタン、又はこれらの酸化物もしくは窒化物である
    　請求項１７に記載の固体撮像装置。
  19. 　基板に、光電変換部を有する複数の画素を形成する工程と、
    　前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
    　前記溝部の内壁面に固定電荷を有する絶縁膜を形成し、素子分離部を形成する工程と、
    　を含む固体撮像装置の製造方法。
  20. 　前記素子分離部は、各光電変換部を囲むように格子状に形成する
    　請求項１９に記載の固体撮像装置の製造方法。
  21. 　前記溝部内部に、さらに遮光層を形成する
    　請求項２０に記載の固体撮像装置の製造方法。
  22. 　前記素子分離部の光入射側の端部は、前記基板の表面側の画素トランジスタが形成されたウェル層に接するように形成する
    　請求項２１に記載の固体撮像装置の製造方法。
  23. 　前記素子分離部の側面に接する領域は、光電変換部の電荷蓄積部を構成する半導体領域と同導電型とする
    　請求項２２に記載の固体撮像装置の製造方法。
  24. 　前記素子分離部のうち一部は、基板を貫通して形成する
    　請求項２３に記載の固体撮像装置の製造方法。
  25. 　前記素子分離部のうち一部は、前記基板を貫通するように形成し、前記遮光層は基板を貫通して前記基板の表面側に形成された配線層に接続するように形成する
    　請求項２４に記載の固体撮像装置の製造方法。
  26. 　前記溝部内部に遮光材料層を形成すると共に、前記基板の裏面側を被覆する遮光材料層を形成し、前記基板の裏面側に形成された遮光材料層をパターニングすることにより、前記遮光層と、前記遮光層と接続され、隣接する前記光電変換部間の境界領域を遮光する遮光膜とを形成する
    　請求項２５に記載の固体撮像装置の製造方法。
  27. 　前記固定電荷膜は前記溝部の内部に形成されると共に、前記基板の裏面を被覆するように形成されている
    　請求項２６に記載の固体撮像装置の製造方法。
  28. 　基板に、光電変換部を有する複数の画素を形成する工程と、
    　前記基板の裏面側から深さ方向にかけて所望の深さの溝部を形成する工程と、
    　前記溝部の内部に中空部が形成されるように前記溝部の内壁面に所望の膜を成膜することで素子分離部を形成する工程と
    　を含む固体撮像装置の製造方法。
  29. 　光学レンズと、
    　基板と、前記基板に形成された複数の光電変換部と、基板の光入射側から深さ方向に形成された溝部と、前記溝部の内壁面を被覆するように形成された固定電荷を有する固定電荷膜を備える素子分離部と、を含む固体撮像装置であって、前記光学レンズに集光された光が入射される固体撮像装置と、
    　前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
    　を含む電子機器。
PCT/JP2012/054390 2011-03-02 2012-02-23 固体撮像装置、固体撮像装置の製造方法及び電子機器 WO2012117931A1 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020197038554A KR102202281B1 (ko) 2011-03-02 2012-02-23 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR1020187026037A KR102065291B1 (ko) 2011-03-02 2012-02-23 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR1020137021456A KR20140015326A (ko) 2011-03-02 2012-02-23 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
KR1020177015983A KR20170070266A (ko) 2011-03-02 2012-02-23 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
US14/001,652 US9502450B2 (en) 2011-03-02 2012-02-23 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
CN201280009331.0A CN103403869B (zh) 2011-03-02 2012-02-23 固态成像装置、固态成像装置的制造方法和电子设备
US15/084,287 US9673235B2 (en) 2011-03-02 2016-03-29 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US15/222,755 US9595557B2 (en) 2011-03-02 2016-07-28 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US15/435,476 US9923010B2 (en) 2011-03-02 2017-02-17 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US15/610,345 US10128291B2 (en) 2011-03-02 2017-05-31 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US16/130,666 US10418404B2 (en) 2011-03-02 2018-09-13 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US16/295,719 US10504953B2 (en) 2011-03-02 2019-03-07 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011045269 2011-03-02
JP2011-045269 2011-03-02
JP2012-011405 2012-01-23
JP2012011405 2012-01-23

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/001,652 A-371-Of-International US9502450B2 (en) 2011-03-02 2012-02-23 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device
US15/084,287 Continuation US9673235B2 (en) 2011-03-02 2016-03-29 Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic device

Publications (1)

Publication Number Publication Date
WO2012117931A1 true WO2012117931A1 (ja) 2012-09-07

Family

ID=46757868

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/054390 WO2012117931A1 (ja) 2011-03-02 2012-02-23 固体撮像装置、固体撮像装置の製造方法及び電子機器

Country Status (5)

Country Link
US (7) US9502450B2 (ja)
JP (4) JP6299058B2 (ja)
KR (4) KR20170070266A (ja)
CN (4) CN106229323B (ja)
WO (1) WO2012117931A1 (ja)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444098A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Superconducting electromagnetic shielding material
WO2014181665A1 (ja) * 2013-05-09 2014-11-13 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
JP2014229810A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 固体撮像装置、および電子機器
WO2015001987A1 (ja) * 2013-07-03 2015-01-08 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2015038931A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器
WO2015029705A1 (ja) * 2013-08-30 2015-03-05 浜松ホトニクス株式会社 半導体エネルギー線検出素子
CN104517981A (zh) * 2013-09-27 2015-04-15 索尼公司 图像拾取元件、制造图像拾取元件的方法以及电子设备
KR20150135229A (ko) * 2013-03-29 2015-12-02 소니 주식회사 촬상 소자 및 촬상 장치
JP2017055127A (ja) * 2016-10-28 2017-03-16 ソニー株式会社 固体撮像装置、および電子機器
JP2017199875A (ja) * 2016-04-28 2017-11-02 キヤノン株式会社 光電変換装置およびカメラ
JP2018129525A (ja) * 2018-03-28 2018-08-16 ソニー株式会社 固体撮像装置、および電子機器
US10224359B2 (en) 2012-03-22 2019-03-05 Sionyx, Llc Pixel isolation elements, devices and associated methods
US10229951B2 (en) 2010-04-21 2019-03-12 Sionyx, Llc Photosensitive imaging devices and associated methods
US10244188B2 (en) 2011-07-13 2019-03-26 Sionyx, Llc Biometric imaging devices and associated methods
US10269861B2 (en) 2011-06-09 2019-04-23 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
WO2019097971A1 (ja) * 2017-11-14 2019-05-23 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
US10347682B2 (en) 2013-06-29 2019-07-09 Sionyx, Llc Shallow trench textured regions and associated methods
US10361083B2 (en) 2004-09-24 2019-07-23 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US10505054B2 (en) 2010-06-18 2019-12-10 Sionyx, Llc High speed photosensitive devices and associated methods
WO2020012824A1 (ja) * 2018-07-13 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JPWO2018174090A1 (ja) * 2017-03-22 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
JP2020061576A (ja) * 2013-07-03 2020-04-16 ソニー株式会社 固体撮像装置およびその製造方法
WO2020095850A1 (ja) * 2018-11-09 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
JP2021040166A (ja) * 2016-04-28 2021-03-11 キヤノン株式会社 光電変換装置およびカメラ
WO2021167060A1 (ja) * 2020-02-21 2021-08-26 タワー パートナーズ セミコンダクター株式会社 固体撮像装置
JPWO2020075391A1 (ja) * 2018-10-11 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11444005B2 (en) 2017-10-19 2022-09-13 Sony Semiconductor Solutions Corporation Semiconductor device, imaging device, and manufacturing apparatus
JP2022161980A (ja) * 2016-07-06 2022-10-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
US11502122B2 (en) 2018-03-19 2022-11-15 Sony Semiconductor Solutions Corporation Imaging element and electronic device
US11552119B2 (en) 2017-11-09 2023-01-10 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic equipment
WO2023157819A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2023157818A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出装置の製造方法
WO2024053401A1 (ja) * 2022-09-06 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置、電子機器及び光検出装置の製造方法
US12009381B2 (en) 2019-05-31 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP6060851B2 (ja) * 2013-08-09 2017-01-18 ソニー株式会社 固体撮像装置の製造方法
JP6242211B2 (ja) * 2013-12-26 2017-12-06 キヤノン株式会社 撮像装置および撮像システム
KR102209097B1 (ko) * 2014-02-27 2021-01-28 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US9293490B2 (en) * 2014-03-14 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation with air-gap in backside illumination image sensor chips
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102268712B1 (ko) * 2014-06-23 2021-06-28 삼성전자주식회사 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치
JP6576025B2 (ja) * 2014-09-29 2019-09-18 キヤノン株式会社 光電変換装置、及び撮像システム
KR102336665B1 (ko) 2014-10-02 2021-12-07 삼성전자 주식회사 데드존을 줄이는 씨모스 이미지 센서
US9825078B2 (en) * 2014-11-13 2017-11-21 Visera Technologies Company Limited Camera device having an image sensor comprising a conductive layer and a reflection layer stacked together to form a light pipe structure accommodating a filter unit
JP2016100347A (ja) * 2014-11-18 2016-05-30 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR102410019B1 (ko) * 2015-01-08 2022-06-16 삼성전자주식회사 이미지 센서
KR102384890B1 (ko) 2015-01-13 2022-04-11 삼성전자주식회사 이미지 센서 및 그 형성 방법
US10008530B2 (en) * 2015-01-30 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Image sensing device and manufacturing method thereof
CN108140652B (zh) * 2015-03-05 2022-08-30 达特茅斯学院 图像传感器像素的无栅极复位
KR102536429B1 (ko) 2015-03-09 2023-05-25 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 그 제조 방법 및 전자 기기
US9991303B2 (en) 2015-03-16 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device structure
JP6856974B2 (ja) * 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN107408567B (zh) 2015-03-31 2022-03-18 索尼半导体解决方案公司 固态图像捕获元件与电子设备
CN104867950B (zh) * 2015-04-07 2018-10-12 联想(北京)有限公司 感光元件及其制备方法
US9799654B2 (en) 2015-06-18 2017-10-24 International Business Machines Corporation FET trench dipole formation
KR102497812B1 (ko) * 2015-08-10 2023-02-09 삼성전자주식회사 이미지 센서
KR102435031B1 (ko) * 2015-08-11 2022-08-22 삼성전자주식회사 고정 전하막을 갖는 이미지 센서
KR102460175B1 (ko) * 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
CN108174619B (zh) * 2015-09-30 2022-09-20 株式会社尼康 摄像元件及摄像装置
JP6754157B2 (ja) * 2015-10-26 2020-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US9954022B2 (en) * 2015-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Extra doped region for back-side deep trench isolation
US9620548B1 (en) * 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with wide contact
FR3043250A1 (fr) 2015-10-30 2017-05-05 St Microelectronics Crolles 2 Sas Capteur d'image
JP6816014B2 (ja) * 2015-11-18 2021-01-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、製造方法、および電子機器
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US9875989B2 (en) 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
KR102541701B1 (ko) * 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
JP6700811B2 (ja) * 2016-01-26 2020-05-27 キヤノン株式会社 半導体装置および半導体装置の製造方法
TWI731017B (zh) 2016-01-27 2021-06-21 日商新力股份有限公司 固體攝像元件及電子機器
WO2017159362A1 (ja) * 2016-03-15 2017-09-21 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US10163949B2 (en) * 2016-03-17 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Image device having multi-layered refractive layer on back surface
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
JP6789653B2 (ja) * 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP6911767B2 (ja) * 2016-04-25 2021-07-28 ソニーグループ株式会社 固体撮像素子およびその製造方法、並びに電子機器
KR102563588B1 (ko) 2016-08-16 2023-08-03 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR20240042189A (ko) 2016-10-18 2024-04-01 소니 세미컨덕터 솔루션즈 가부시키가이샤 광검출기
US11037972B2 (en) * 2016-11-02 2021-06-15 Sony Semiconductor Solutions Corporation Imaging device, imaging apparatus, and electronic device
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
KR20180079518A (ko) 2016-12-30 2018-07-11 삼성전자주식회사 씨모스 이미지 센서
CN110199393B (zh) 2017-01-30 2023-07-18 索尼半导体解决方案公司 固态成像元件和电子设备
KR102604687B1 (ko) 2017-02-01 2023-11-20 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP7079739B2 (ja) * 2017-02-17 2022-06-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
CN110291636B (zh) * 2017-02-21 2023-07-18 索尼半导体解决方案公司 成像器件和电子装置
CN108462843A (zh) * 2017-02-22 2018-08-28 松下知识产权经营株式会社 摄像装置及摄像模块
JP2018186151A (ja) 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2018207345A1 (ja) * 2017-05-12 2018-11-15 オリンパス株式会社 固体撮像装置
WO2018207340A1 (ja) * 2017-05-12 2018-11-15 オリンパス株式会社 固体撮像装置
US10211244B2 (en) * 2017-06-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with reflective structure and method for forming the same
US10644060B2 (en) * 2017-09-28 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with high quantum efficiency surface structure
KR102494604B1 (ko) 2017-10-31 2023-02-02 삼성전자주식회사 이미지 센서
CN107833900A (zh) * 2017-11-07 2018-03-23 德淮半导体有限公司 背照式互补金属氧化物半导体图像传感器及其制造方法
EP3709358B1 (en) * 2017-11-09 2024-02-21 Sony Semiconductor Solutions Corporation Solid-state image pickup device and electronic apparatus
WO2019093150A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
US10468444B2 (en) * 2017-11-09 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US11652115B2 (en) 2017-11-09 2023-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR102427639B1 (ko) 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
KR20190070485A (ko) * 2017-12-13 2019-06-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11508768B2 (en) * 2018-01-11 2022-11-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JP6779929B2 (ja) 2018-02-09 2020-11-04 キヤノン株式会社 光電変換装置および機器
CN108461514A (zh) * 2018-03-28 2018-08-28 德淮半导体有限公司 Cmos图形传感器的隔离结构及其形成方法
JP7214373B2 (ja) * 2018-06-04 2023-01-30 キヤノン株式会社 固体撮像素子及び固体撮像素子の製造方法、撮像システム
US11348955B2 (en) * 2018-06-05 2022-05-31 Brillnics Singapore Pte. Ltd. Pixel structure for image sensors
WO2019239754A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
JP7362198B2 (ja) 2018-07-18 2023-10-17 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
JP2020027884A (ja) * 2018-08-13 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR102646903B1 (ko) 2018-09-04 2024-03-12 삼성전자주식회사 이미지 센서
JP6981383B2 (ja) * 2018-09-05 2021-12-15 住友電気工業株式会社 半導体受光デバイス
JP7182968B2 (ja) * 2018-09-12 2022-12-05 キヤノン株式会社 光電変換装置および機器
JP2020053450A (ja) * 2018-09-25 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 撮像素子、電子機器
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
TWI850257B (zh) * 2018-10-26 2024-08-01 日商索尼半導體解決方案公司 感測器元件及製造方法以及電子機器
JP2020085666A (ja) * 2018-11-26 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 生体由来物質検出用チップ、生体由来物質検出装置及び生体由来物質検出システム
JP7280034B2 (ja) * 2018-12-03 2023-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
KR102637626B1 (ko) * 2019-01-08 2024-02-20 삼성전자주식회사 이미지 센서
KR102651605B1 (ko) 2019-01-11 2024-03-27 삼성전자주식회사 이미지 센서
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
JP7236692B2 (ja) * 2019-03-27 2023-03-10 パナソニックＩｐマネジメント株式会社 光検出器及び光検出器の製造方法
JP2020167249A (ja) * 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 センサチップおよび測距装置
CN110164887A (zh) * 2019-04-30 2019-08-23 德淮半导体有限公司 图像传感器及其形成方法
JP7398215B2 (ja) * 2019-06-25 2023-12-14 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR20220030948A (ko) * 2019-07-12 2022-03-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치
KR102710378B1 (ko) * 2019-07-25 2024-09-26 삼성전자주식회사 자동 초점 이미지 센서의 픽셀 어레이 및 이를 포함하는 자동 초점 이미지 센서
KR102696964B1 (ko) * 2019-08-26 2024-08-21 에스케이하이닉스 주식회사 이미지 센서
JP7479801B2 (ja) * 2019-08-27 2024-05-09 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、および電子機器
JP2021040088A (ja) * 2019-09-05 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2021062662A1 (zh) * 2019-09-30 2021-04-08 Oppo广东移动通信有限公司 图像传感器、摄像头组件及移动终端
EP4033535A4 (en) 2019-09-30 2023-03-01 Guangdong Oppo Mobile Telecommunications Corp., Ltd. IMAGE SENSOR, CAMERA ASSEMBLY AND MOBILE TERMINAL
US11705472B2 (en) 2019-10-10 2023-07-18 Visera Technologies Company Limited Biosensor and method of distinguishing a light
US11630062B2 (en) 2019-10-10 2023-04-18 Visera Technologies Company Limited Biosensor and method of forming the same
JP2021068788A (ja) * 2019-10-21 2021-04-30 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
JP7517804B2 (ja) 2019-11-06 2024-07-17 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距装置
JP7532025B2 (ja) * 2019-11-25 2024-08-13 キヤノン株式会社 半導体装置および機器
US20230042668A1 (en) * 2019-11-28 2023-02-09 Sony Semiconductor Solutions Corporation Imaging device and electronic device
JP2021086931A (ja) * 2019-11-28 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
CN111029352B (zh) * 2019-12-02 2022-07-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
US12075173B2 (en) 2019-12-17 2024-08-27 Sony Semiconductor Solutions Corporation Imaging element and electronic device with light shielding portion between pixels
TW202133460A (zh) * 2020-01-20 2021-09-01 日商索尼半導體解決方案公司 受光元件、攝像元件及攝像裝置
WO2021149577A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US12015042B2 (en) * 2020-02-21 2024-06-18 Applied Materials, Inc. Structure and material engineering methods for optoelectronic devices signal to noise ratio enhancement
JP7441086B2 (ja) * 2020-03-23 2024-02-29 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
JP7462263B2 (ja) * 2020-03-24 2024-04-05 パナソニックＩｐマネジメント株式会社 半導体素子および固体撮像装置
US20230102481A1 (en) * 2020-03-31 2023-03-30 Sony Semiconductor Solutions Corporation Light receiving element and electronic equipment
JP7500251B2 (ja) * 2020-04-01 2024-06-17 キヤノン株式会社 光電変換装置
JP2020102656A (ja) * 2020-04-06 2020-07-02 キヤノン株式会社 半導体装置および半導体装置の製造方法
CN115380381A (zh) * 2020-04-20 2022-11-22 索尼半导体解决方案公司 固态摄像元件
US20230197748A1 (en) * 2020-04-20 2023-06-22 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic device
US11152520B1 (en) * 2020-05-07 2021-10-19 Globalfoundries U.S. Inc. Photodetector with reflector with air gap adjacent photodetecting region
JP2021190466A (ja) * 2020-05-26 2021-12-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、及び固体撮像装置の製造方法
US11664403B2 (en) * 2020-06-12 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Manufacturing method of image sensor device having metal grid partially embedded in buffer layer
KR20220005888A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 이미지 센서
KR20220045476A (ko) * 2020-10-05 2022-04-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 시스템
KR20220045831A (ko) * 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서
US11784204B2 (en) * 2020-10-19 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced trench isolation structure
JP2023182872A (ja) * 2020-11-12 2023-12-27 ソニーグループ株式会社 固体撮像素子およびその製造方法
WO2022104658A1 (en) * 2020-11-19 2022-05-27 Huawei Technologies Co., Ltd. Solid state imaging device
US20240006432A1 (en) * 2020-11-20 2024-01-04 Sony Semiconductor Solutions Corporation Imaging device
TW202226564A (zh) 2020-12-25 2022-07-01 日商索尼半導體解決方案公司 固態攝像裝置及其製造方法
US11908878B2 (en) * 2021-01-15 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor and manufacturing method thereof
US11862654B2 (en) * 2021-01-15 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trench isolation structure for image sensors
KR20220106901A (ko) * 2021-01-22 2022-08-01 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2022114224A (ja) * 2021-01-26 2022-08-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP2022135130A (ja) * 2021-03-04 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US20220336505A1 (en) * 2021-04-19 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Csi with controllable isolation structure and methods of manufacturing and using the same
CN117121207A (zh) 2021-04-20 2023-11-24 索尼半导体解决方案公司 光检测装置和电子设备
US12062679B2 (en) * 2021-04-27 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Backside structure for image sensor
JP2023012890A (ja) * 2021-07-14 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2023013444A1 (ja) 2021-08-06 2023-02-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置
TW202310378A (zh) * 2021-08-06 2023-03-01 日商索尼半導體解決方案公司 光檢測器、光檢測器之製造方法及電子機器
JPWO2023021787A1 (ja) 2021-08-16 2023-02-23
KR20240058850A (ko) * 2021-09-16 2024-05-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
JP2023144526A (ja) * 2022-03-28 2023-10-11 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US20230317757A1 (en) 2022-03-30 2023-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure to increase image sensor performance
US20230402487A1 (en) * 2022-06-13 2023-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and methods for fabrication thereof
WO2023248926A1 (ja) * 2022-06-24 2023-12-28 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び電子機器
WO2024014326A1 (ja) * 2022-07-14 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置
WO2024210220A1 (ja) * 2023-04-07 2024-10-10 ソニーセミコンダクタソリューションズ株式会社 光検出装置
CN117238842B (zh) * 2023-11-14 2024-03-08 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522814A (ja) * 2006-01-09 2009-06-11 マイクロン テクノロジー， インク． 表面空乏が改良されたイメージセンサ
JP2009182223A (ja) * 2008-01-31 2009-08-13 Fujifilm Corp 裏面照射型固体撮像素子
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
JP2011003860A (ja) * 2009-06-22 2011-01-06 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138905A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 固体撮像装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691237B2 (ja) * 1986-09-10 1994-11-14 日本電気株式会社 固体撮像素子
JPH04280677A (ja) * 1991-03-08 1992-10-06 Sony Corp 積層型固体撮像装置
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
JP2005123449A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US20070020795A1 (en) * 2004-01-19 2007-01-25 Mitsuyoshi Mori Solid-state imaging device and its manufacturing method
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
JP2005251947A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 固体撮像装置とその製造方法および固体撮像装置を用いたカメラ
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
JP4483442B2 (ja) * 2004-07-13 2010-06-16 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP4595464B2 (ja) * 2004-09-22 2010-12-08 ソニー株式会社 Ｃｍｏｓ固体撮像素子の製造方法
KR100678269B1 (ko) * 2004-10-18 2007-02-02 삼성전자주식회사 씨모스 방식의 이미지 센서와 그 제작 방법
JP2007227761A (ja) * 2006-02-24 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置用素子
KR100761466B1 (ko) * 2006-06-12 2007-09-27 삼성전자주식회사 반도체장치의 소자분리구조 형성방법
JP4361072B2 (ja) * 2006-06-15 2009-11-11 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその製造方法
JP2008010544A (ja) * 2006-06-28 2008-01-17 Renesas Technology Corp 固体撮像素子
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
JP2008244021A (ja) * 2007-03-26 2008-10-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
TWI426602B (zh) * 2007-05-07 2014-02-11 Sony Corp A solid-state image pickup apparatus, a manufacturing method thereof, and an image pickup apparatus
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
JP2008300537A (ja) * 2007-05-30 2008-12-11 Toshiba Corp 固体撮像装置
JP5055026B2 (ja) * 2007-05-31 2012-10-24 富士フイルム株式会社 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
JP4621719B2 (ja) * 2007-09-27 2011-01-26 富士フイルム株式会社 裏面照射型撮像素子
JP5151375B2 (ja) * 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5401928B2 (ja) * 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
JP2010021204A (ja) * 2008-07-08 2010-01-28 Toshiba Corp 半導体装置及びその製造方法
JP2010073902A (ja) * 2008-09-18 2010-04-02 Sony Corp イオン注入方法、固体撮像装置の製造方法、固体撮像装置、並びに電子機器
JP5297135B2 (ja) * 2008-10-01 2013-09-25 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5353201B2 (ja) * 2008-11-21 2013-11-27 ソニー株式会社 固体撮像装置の製造方法
JP4798232B2 (ja) * 2009-02-10 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP5262823B2 (ja) * 2009-02-23 2013-08-14 ソニー株式会社 固体撮像装置および電子機器
JP5558857B2 (ja) * 2009-03-09 2014-07-23 キヤノン株式会社 光電変換装置およびそれを用いた撮像システム
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
JP5446374B2 (ja) * 2009-03-27 2014-03-19 凸版印刷株式会社 固体撮像素子及びその製造方法
JP2010258157A (ja) * 2009-04-23 2010-11-11 Panasonic Corp 固体撮像装置およびその製造方法
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2011035154A (ja) * 2009-07-31 2011-02-17 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2011054741A (ja) * 2009-09-01 2011-03-17 Toshiba Corp 裏面照射型固体撮像装置
KR101788124B1 (ko) * 2010-07-07 2017-10-20 삼성전자 주식회사 후면 조사형 이미지 센서 및 그 제조 방법
JP2012023207A (ja) * 2010-07-14 2012-02-02 Toshiba Corp 裏面照射型固体撮像装置
JP2012169530A (ja) * 2011-02-16 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5606961B2 (ja) * 2011-02-25 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
TW201405792A (zh) * 2012-07-30 2014-02-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP6119432B2 (ja) * 2013-05-31 2017-04-26 ソニー株式会社 固体撮像素子、電子機器、および製造方法
JP2015023259A (ja) * 2013-07-23 2015-02-02 株式会社東芝 固体撮像装置およびその製造方法
WO2016114377A1 (ja) * 2015-01-16 2016-07-21 雫石　誠 半導体素子とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522814A (ja) * 2006-01-09 2009-06-11 マイクロン テクノロジー， インク． 表面空乏が改良されたイメージセンサ
JP2009182223A (ja) * 2008-01-31 2009-08-13 Fujifilm Corp 裏面照射型固体撮像素子
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
JP2011003860A (ja) * 2009-06-22 2011-01-06 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011138905A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 固体撮像装置

Cited By (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444098A (en) * 1987-08-12 1989-02-16 Fujikura Ltd Superconducting electromagnetic shielding material
US10374109B2 (en) 2001-05-25 2019-08-06 President And Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US10741399B2 (en) 2004-09-24 2020-08-11 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10361083B2 (en) 2004-09-24 2019-07-23 President And Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US10229951B2 (en) 2010-04-21 2019-03-12 Sionyx, Llc Photosensitive imaging devices and associated methods
US10505054B2 (en) 2010-06-18 2019-12-10 Sionyx, Llc High speed photosensitive devices and associated methods
US10269861B2 (en) 2011-06-09 2019-04-23 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US10244188B2 (en) 2011-07-13 2019-03-26 Sionyx, Llc Biometric imaging devices and associated methods
US10224359B2 (en) 2012-03-22 2019-03-05 Sionyx, Llc Pixel isolation elements, devices and associated methods
US10026773B2 (en) 2013-03-29 2018-07-17 Sony Corporation Image pickup device and image pickup apparatus
KR20150135229A (ko) * 2013-03-29 2015-12-02 소니 주식회사 촬상 소자 및 촬상 장치
KR102210675B1 (ko) * 2013-03-29 2021-02-01 소니 주식회사 촬상 소자 및 촬상 장치
JPWO2014157579A1 (ja) * 2013-03-29 2017-02-16 ソニー株式会社 撮像素子および撮像装置
JP2014220403A (ja) * 2013-05-09 2014-11-20 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
WO2014181665A1 (ja) * 2013-05-09 2014-11-13 浜松ホトニクス株式会社 半導体エネルギー線検出素子及び半導体エネルギー線検出素子の製造方法
US10615207B2 (en) 2013-05-24 2020-04-07 Sony Corporation Solid-state imaging device and electronic apparatus
CN106847843A (zh) * 2013-05-24 2017-06-13 索尼公司 成像装置和电子设备
US10319769B2 (en) 2013-05-24 2019-06-11 Sony Corporation Solid-state imaging device and electronic apparatus
US11569286B2 (en) 2013-05-24 2023-01-31 Sony Corporation Solid-state imaging device and electronic apparatus
US9570501B2 (en) 2013-05-24 2017-02-14 Sony Corporation Sold-state imaging device and electronic apparatus
US9893106B2 (en) 2013-05-24 2018-02-13 Sony Corporation Solid-state imaging device and electronic apparatus
US11894406B2 (en) 2013-05-24 2024-02-06 Sony Group Corporation Solid-state imaging device and electronic apparatus
JP2014229810A (ja) * 2013-05-24 2014-12-08 ソニー株式会社 固体撮像装置、および電子機器
US11069737B2 (en) 2013-06-29 2021-07-20 Sionyx, Llc Shallow trench textured regions and associated methods
US10347682B2 (en) 2013-06-29 2019-07-09 Sionyx, Llc Shallow trench textured regions and associated methods
KR20160029735A (ko) * 2013-07-03 2016-03-15 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
KR20200130507A (ko) * 2013-07-03 2020-11-18 소니 주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP7014260B2 (ja) 2013-07-03 2022-02-01 ソニーグループ株式会社 光検出装置および電子機器
KR102297001B1 (ko) * 2013-07-03 2021-09-02 소니그룹주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP7040510B2 (ja) 2013-07-03 2022-03-23 ソニーグループ株式会社 固体撮像装置およびその製造方法
US10044918B2 (en) 2013-07-03 2018-08-07 Sony Corporation Solid-state imaging device having an anti-reflection feature and method for manufacturing the same
US11570387B2 (en) 2013-07-03 2023-01-31 Sony Group Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
US9819846B2 (en) 2013-07-03 2017-11-14 Sony Corporation Solid-state imaging device having a moth-eye structure and light blocking portions, method for manufacturing the same, and electronic apparatus
US11076078B2 (en) 2013-07-03 2021-07-27 Sony Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
WO2015001987A1 (ja) * 2013-07-03 2015-01-08 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
KR102506009B1 (ko) * 2013-07-03 2023-03-06 소니그룹주식회사 고체 촬상 장치 및 그 제조 방법, 및 전자 기기
JP2015029054A (ja) * 2013-07-03 2015-02-12 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN111276501A (zh) * 2013-07-03 2020-06-12 索尼公司 固态成像器件及固态成像器件的制造方法
CN105229790A (zh) * 2013-07-03 2016-01-06 索尼公司 固态成像器件、固态成像器件的制造方法及电子装置
JP2020061576A (ja) * 2013-07-03 2020-04-16 ソニー株式会社 固体撮像装置およびその製造方法
JP2020167421A (ja) * 2013-07-03 2020-10-08 ソニー株式会社 光検出装置および電子機器
US11277578B2 (en) 2013-07-03 2022-03-15 Sony Corporation Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
CN111799290A (zh) * 2013-07-03 2020-10-20 索尼公司 光检测器件及电子装置
JP2015038931A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器
US11862655B2 (en) 2013-08-19 2024-01-02 Sony Group Corporation Solid-state imaging device having through electrode provided therein and electronic apparatus incorporating the solid-state imaging device
US9698188B2 (en) 2013-08-19 2017-07-04 Sony Corporation Solid-state imaging device and electronic apparatus
WO2015029705A1 (ja) * 2013-08-30 2015-03-05 浜松ホトニクス株式会社 半導体エネルギー線検出素子
JP2015050223A (ja) * 2013-08-30 2015-03-16 浜松ホトニクス株式会社 半導体エネルギー線検出素子
CN110797359B (zh) * 2013-09-27 2020-05-26 索尼公司 摄像装置和电子设备
KR20210112279A (ko) 2013-09-27 2021-09-14 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR20180004061A (ko) 2013-09-27 2018-01-10 소니 주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
CN111564461A (zh) * 2013-09-27 2020-08-21 索尼公司 摄像装置和电子设备
CN110797359A (zh) * 2013-09-27 2020-02-14 索尼公司 摄像装置和电子设备
KR20230010801A (ko) 2013-09-27 2023-01-19 소니그룹주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
KR20200123064A (ko) 2013-09-27 2020-10-28 소니 주식회사 촬상 소자 및 그 제조 방법 및 전자 기기
US11557623B2 (en) 2013-09-27 2023-01-17 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
US10461110B2 (en) 2013-09-27 2019-10-29 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
CN108717940B (zh) * 2013-09-27 2022-12-16 索尼公司 摄像装置和电子设备
CN108470744B (zh) * 2013-09-27 2021-06-15 索尼公司 摄像装置和电子设备
US11862652B2 (en) 2013-09-27 2024-01-02 Sony Group Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
CN108470744A (zh) * 2013-09-27 2018-08-31 索尼公司 摄像装置和电子设备
CN111564461B (zh) * 2013-09-27 2024-03-19 索尼公司 摄像装置和电子设备
CN108735767A (zh) * 2013-09-27 2018-11-02 索尼公司 摄像装置和电子设备
US9337226B2 (en) 2013-09-27 2016-05-10 Sony Corporation Image pickup element, method of manufacturing image pickup element, and electronic apparatus
CN104517981A (zh) * 2013-09-27 2015-04-15 索尼公司 图像拾取元件、制造图像拾取元件的方法以及电子设备
CN108717940A (zh) * 2013-09-27 2018-10-30 索尼公司 摄像装置和电子设备
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
JP2021040166A (ja) * 2016-04-28 2021-03-11 キヤノン株式会社 光電変換装置およびカメラ
JP2017199875A (ja) * 2016-04-28 2017-11-02 キヤノン株式会社 光電変換装置およびカメラ
JP7504951B2 (ja) 2016-07-06 2024-06-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
JP2022161980A (ja) * 2016-07-06 2022-10-21 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の製造方法、及び、電子機器
JP2017055127A (ja) * 2016-10-28 2017-03-16 ソニー株式会社 固体撮像装置、および電子機器
JPWO2018174090A1 (ja) * 2017-03-22 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
US12136641B2 (en) 2017-03-22 2024-11-05 Sony Semiconductor Solutions Corporation Imaging device and signal processing device
JP7237819B2 (ja) 2017-03-22 2023-03-13 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び信号処理装置
US11444005B2 (en) 2017-10-19 2022-09-13 Sony Semiconductor Solutions Corporation Semiconductor device, imaging device, and manufacturing apparatus
US11552119B2 (en) 2017-11-09 2023-01-10 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic equipment
WO2019097971A1 (ja) * 2017-11-14 2019-05-23 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
JP7078919B2 (ja) 2017-11-14 2022-06-01 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
JP2019091788A (ja) * 2017-11-14 2019-06-13 マッハコーポレーション株式会社 固体撮像素子及びその形成方法
US11502122B2 (en) 2018-03-19 2022-11-15 Sony Semiconductor Solutions Corporation Imaging element and electronic device
JP2018129525A (ja) * 2018-03-28 2018-08-16 ソニー株式会社 固体撮像装置、および電子機器
WO2020012824A1 (ja) * 2018-07-13 2020-01-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11961862B2 (en) 2018-07-13 2024-04-16 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus
JP7346434B2 (ja) 2018-10-11 2023-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US12107112B2 (en) 2018-10-11 2024-10-01 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
JPWO2020075391A1 (ja) * 2018-10-11 2021-09-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2020095850A1 (ja) * 2018-11-09 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US12080747B2 (en) 2018-11-09 2024-09-03 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus, method of manufacturing the same, and electronic device
US12009381B2 (en) 2019-05-31 2024-06-11 Sony Semiconductor Solutions Corporation Solid-state imaging device
WO2021167060A1 (ja) * 2020-02-21 2021-08-26 タワー パートナーズ セミコンダクター株式会社 固体撮像装置
WO2023157819A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2023157818A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 光検出装置および光検出装置の製造方法
JP7364826B1 (ja) * 2022-02-15 2023-10-18 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器
WO2024053401A1 (ja) * 2022-09-06 2024-03-14 ソニーセミコンダクタソリューションズ株式会社 光検出装置、電子機器及び光検出装置の製造方法

Also Published As

Publication number Publication date
US9923010B2 (en) 2018-03-20
US20160336372A1 (en) 2016-11-17
US20170170217A1 (en) 2017-06-15
US20170271385A1 (en) 2017-09-21
US20140054662A1 (en) 2014-02-27
JP2017191950A (ja) 2017-10-19
JP6862298B6 (ja) 2021-05-26
KR102202281B1 (ko) 2021-01-12
JP6862298B2 (ja) 2021-04-21
JP2022046719A (ja) 2022-03-23
US20160211288A1 (en) 2016-07-21
KR20140015326A (ko) 2014-02-06
US20190027520A1 (en) 2019-01-24
US10418404B2 (en) 2019-09-17
CN106067468A (zh) 2016-11-02
US9502450B2 (en) 2016-11-22
CN106229323B (zh) 2018-02-09
KR20180103185A (ko) 2018-09-18
CN105405856A (zh) 2016-03-16
CN106229323A (zh) 2016-12-14
US9595557B2 (en) 2017-03-14
JP6299058B2 (ja) 2018-03-28
KR20200001615A (ko) 2020-01-06
JP2020080418A (ja) 2020-05-28
US10128291B2 (en) 2018-11-13
JP2013175494A (ja) 2013-09-05
US20190206911A1 (en) 2019-07-04
CN103403869A (zh) 2013-11-20
US10504953B2 (en) 2019-12-10
US9673235B2 (en) 2017-06-06
CN103403869B (zh) 2016-08-24
CN106067468B (zh) 2019-09-13
CN105405856B (zh) 2019-03-08
KR102065291B1 (ko) 2020-01-10
KR20170070266A (ko) 2017-06-21

Similar Documents

Publication Publication Date Title
JP6299058B2 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP6065448B2 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP5810551B2 (ja) 固体撮像装置、および、その製造方法、電子機器
US20190206910A1 (en) Solid state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US8450728B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP5581954B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12752822

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137021456

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14001652

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12752822

Country of ref document: EP

Kind code of ref document: A1