JP2011054741A - 裏面照射型固体撮像装置 - Google Patents

Abstract

【課題】動作信頼性を向上させる裏面照射型固体撮像装置を提供すること。
【解決手段】第１導電型の半導体基板表面１００内に形成された第２導電型の拡散層１０７を含み、前記半導体基板１００の裏面側から表面側に向かって照射された光により前記半導体基板１００内で生成された電子を蓄積する複数の電荷蓄積部１０７と、複数の前記電荷蓄積部１０７をそれぞれ電気的に分離し、前記半導体基板の前記裏面側が開口されるよう形成されたトレンチと、前記トレンチを埋め込み、絶縁膜で皮膜された埋め込み層１１０、１１１とを具備する。
【選択図】図４

Description

本発明は、裏面照射型固体撮像装置に関する。

裏面照射型固体撮像装置において、フォトダイオードを形成する半導体基板内にイオン打ち込みを行うことで拡散分離帯を形成する方法がある。

しかしこの打ち込み方法を用いると、その半導体基板においてイオン打ち込みの深さが大きくなるにつれ、そのイオン打ち込みで形成された不純物層が横方向に広がっていってしまう。これは、深くイオンを打ち込もうとすると、その深さに達するまでにイオンが受けるＳｉ結晶との散乱も増加する為である。

このため、画素のサイズを小さくすると、上記拡散分離帯の比率が大きくなる。この結果、色フィルターを通過した光によって、拡散分離帯で形成された電荷が、隣接する電荷蓄積部に混入するといった現象が強く発生していた（特許文献１参照）。

２００５−１０１８６４号公報

本発明は、分光特性を向上させた、画素間クロストークの少ない裏面照射型固体撮像装置を提供しようとするものである。

本発明の一態様に係る裏面照射型固体撮像装置は、第１導電型の半導体基板表面内に形成された第２導電型の拡散層を含み、前記半導体基板の裏面側から表面側に向かって照射された光により前記半導体基板内で生成された電子を蓄積する複数の電荷蓄積部と、複数の前記電荷蓄積部をそれぞれ電気的に分離し、前記半導体基板の前記裏面側が開口されるよう形成されたトレンチと、前記トレンチを埋め込み、絶縁膜で皮膜された埋め込み層とを具備する。

本発明によれば、分光特性を向上させた、画素間クロストークの少ない裏面照射型固体撮像装置を提供できる。

この発明の第１の実施形態に係る裏面照射型固体撮像装置のブロック図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の画素部のブロック図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の画素アレイの平面構成例を示す平面図。 図３におけるＡ−Ａ線に沿った断面図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の第１の製造工程を示す断面図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の第２の製造工程を示す断面図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の第３の製造工程を示す断面図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の第４の製造工程を示す断面図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置の画素部におけるシリコン基板のバンドギャップを示す図。 この発明の第１の実施形態に係る裏面照射型固体撮像装置に流れる暗電流のグラフ。 この発明の第１の実施形態に係る裏面照射型固体撮像装置に流れる暗電流のグラフ。 この発明の第２の実施形態に係る裏面照射型固体撮像装置の断面図。

以下、この発明の実施形態につき図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第１の実施形態]
この発明の第１の実施形態に係る裏面照射型固体撮像装置について図１を用いて説明する。図１は、本発明の第１の実施形態に係る裏面照射型固体撮像装置の一構成例を示したものである。

図１に示すように、裏面照射型固体撮像装置１は、電源部２、センサコア部３、制御部９、及びレンズ１０を備える。またセンサコア部３は、画素部４、この画素部４の下方部にそれぞれ設けられたノイズキャンセル回路５（以下、ＣＤＳ５と呼ぶ）、ＡＤ変換回路６（以下、ＡＤＣ部６と呼ぶ）、ラッチ回路７、及び水平シフトレジスタ８を備える。以下各部の詳細について説明する。

電源部２は所定の複数の電圧を発生させ、その発生させた電圧を画素部４を含むセンサコア部３に印加する。特に画素部４に電圧を印加する際、電源部２が発生させる複数の電圧に負電圧も含むようにする。

センサコア部３はマトリクス状に配置された複数の画素（以下、ピクセルと呼ぶ）を備えている。つまり、画素部４では、制御部９から供給された信号ＲＥＳＥＴ、及び信号ＲＥＡＤに基づいて、複数配置されたピクセルに対し、リセット動作と選択したピクセルに対する映像信号の読み出し動作が行われる。

ＣＤＳ５は、画素部４から読み出された映像信号に含まれるノイズをキャンセルする。

ＡＤＣ部６は、ノイズがキャンセルされた映像信号に対し、Ａ／Ｄ（Analog-to-Digital）変換を行い、例えば１０ビットのデジタル信号を得る。

ラッチ回路７は、ＡＤＣ部６で得られたデジタル信号をラッチする。

水平シフトレジスタ８は、ラッチ回路７でラッチされたデジタル信号を読み出すよう指示をする。

制御部９は、マスタークロックＭＣＫから与えられたクロック信号に基づいて、裏面照射型固体撮像装置１の内部クロックを生成する。マスタークロックＭＣＫは裏面照射型固体撮像装置１の外部に設けられた例えば、時計（以下、外部時計と呼ぶ）を基準として得られるクロック信号である。また、制御部９は裏面照射型固体撮像装置１全体のシステムを動作させるための制御データ（図中、ＤＡＴＡ）を外部から受け取る。制御データは、例えば、コマンドや、全体を動作させるための動作タイミングなどである。そして、制御部９は、外部から受け取ったコマンドのうち、例えばＲＥＳＲＴ信号、及びＲＥＡＤ信号を画素部４へと与える。更に制御部９はセンサコア部３で信号処理された信号に映像信号処理を施し、外部へと出力する。

レンズ１０は外部からの光を受光し、該受光した光を、分解フィルターを通したのち画素部４へと供給する。なお、フィルターはＲＧＢ毎に光を分解する。

次に、上記センサコア部３における画素部４の詳細について図２を用いて説明する。図２はセンサコア部３のブロック図である。

＜画素部４について＞
図示するように、画素部４には、複数の垂直信号線ＶＬＩＮの各々にそれぞれ接続され、且つ垂直方向に（ｍ＋１）個設けられたピクセル４０が配置されている。すなわち、画素部４は、マトリクス状に配置された複数のピクセル４０を備える。そして、各垂直信号線ＶＬＩＮにはＣＳＤ回路５、ＡＤＣ回路６、及びラッチ回路７が接続されている。なお、以下では、垂直信号線ＶＬＩＮ１に着目し、また垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０について説明をする。

ピクセル４０は、ＭＯＳトランジスタＴｂ、Ｔｃ、Ｔｄ、及びフォトダイオードＰＤを備える。ＭＯＳトランジスタＴｃのゲートには制御部９から与えられた信号ＲＥＳＥＴ１が与えられ、ドレイン端には電圧ＶＤＤ（例えば、２．８Ｖ）が供給され、ソース端は接続ノードＮ１に接続されている。すなわちＭＯＳトランジスタＴｃはフォトダイオードＰＤから読み出された映像信号の基準電圧となるリセット電圧を生成するリセットトランジスタとして機能する。ＭＯＳトランジスタＴｄのゲートには制御部９から供給された信号ＲＥＡＤ１が与えられ、ドレイン端は接続ノードＮ１に接続され、ソース端は、フォトダイオードＰＤのカソードが接続されている。すなわち、ＭＯＳトランジスタＴｄは、信号電荷読み出し用トランジスタとして機能する。またフォトダイオードＰＤのアノードは接地されている。

ＭＯＳトランジスタＴｂのゲートには接続ノードＮ１が接続され、ドレイン端には電圧ＶＤＤが供給され、ソース端には垂直信号線ＶＬＩＮ１が接続されている。すなわち、ＭＯＳトランジスタＴｂのゲートと、ＭＯＳトランジスタＴｃのソース端と、ＭＯＳトランジスタＴｄのドレイン端とが接続ノードＮ１で共通接続されている。そして、接続ノードＮ１を電位の検出を行うノードとする。なお、ＭＯＳトランジスタＴｂは、映像信号を増幅する増幅用トランジスタとして機能する。

なお、信号ＲＥＳＥＴ１、及び信号ＲＥＡＤ１をそれぞれ伝達する信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ライン上に配置されたピクセル４０で共通接続されている。すなわち、信号線は、垂直信号線ＶＬＩＮに直交する水平方向の第１ラインであって、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）のそれぞれに接続されたピクセル４０に対しそれぞれ共通接続されている。なお、垂直信号線ＶＬＩＮに直交する水平方向の第２乃至第（ｍ＋１）ラインについても同様である。

また、同一列に配置された上記ピクセル４０は、ＭＯＳトランジスタＴｂのソース端を介して、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）のいずれかに共通接続される。以下、垂直信号線ＶＬＩＮ１〜垂直信号線ＶＬＩＮ（ｎ＋１）を区別しない場合には、単に垂直信号線ＶＬＩＮと呼ぶ。なお、ｎは自然数である。

また、同一行にあるピクセル４０には、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｍ＋１）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｍ＋１）のいずれかの信号が共通に与えられる。以下、信号ＲＥＳＥＴ１〜信号ＲＥＳＥＴ（ｍ＋１）、信号ＲＥＡＤ１〜信号ＲＥＡＤ（ｍ＋１）に関しても、区別しない場合には、単に信号ＲＥＳＥＴ、信号ＲＥＡＤと呼ぶ。なお、ｍは自然数である。

＜ピクセル４０の平面構成例＞
次に、図３を用いて本実施形態に係る裏面照射型固体撮像装置が有するピクセル４０の平面構成例について説明する。つまり上記ＭＯＳトランジスタＴｂが形成される半導体基板の表面（表面側）とは反対側の基板表面（裏面側）に受光面が形成される裏面照射型固体撮像装置を一例に挙げて説明する。すわなち、半導体素子が形成されている方の界面の反対側で、入射光に露出している側が裏面となる。

図３に示すように、シリコン（Ｓｉ）基板１００の表面上に、ロウ方向およびカラム方向においてマトリクス状にピクセル４０が配置されている。

さらに、例えばｐ型にドープされたシリコン（Ｓｉ）基板１００の裏面上に、隣接するピクセル４０との境界部分を囲むように素子分離領域を区画する素子分離帯が設けられている。具体的には、素子分離帯は導電層１１０（図示せぬ）とその周囲に絶縁層１１１とで形成されている。そして素子分離帯は、ピクセル４０を、ロウ方向およびカラム方向において囲むように格子状に配置されている。

ここで、素子分離帯における絶縁層１１１は、シリコン（Ｓｉ）の屈折率より低い屈折率を持つ材料で形成されている。例えば、絶縁層１１１は、入射される波長４００ｎｍ−７００ｎｍ程度の光に対する屈折率が、１．９〜２．３程度である絶縁材料により形成されることが望ましい。絶縁材料として、例えば、絶縁層１１１は、シリコン酸化膜（ＳｉＯ_２膜）、シリコン窒化膜（Ｓｉ_３Ｎ_４膜）、チタンオキサイド（ＴｉＯ）膜等の絶縁材料により形成され、シリコン酸化膜の場合、屈折率は約１．５とされる。

また、絶縁層１１１でその周囲を被覆された導電層１１０は、例えば約４００℃以下で形成できる例えば所定の不純物をドープしたアモルファスシリコンやトレンチに埋設しやすい金属を例えば、ＡＬＤ法やＣＶＤ法などを用いて形成される。約４００℃以下と設定したのは、層間絶縁膜１０５内に形成されている配線層１０４がアルミを材料として使用することが多く、約４００℃を超えた加工を行うとアルミが融解してしまうからである。

また、図示するように、本例に係る単位画素１のロウ方向およびカラム方向における画素ピッチＰは、いずれも共通となるように配置されている。

＜ピクセル４０の断面構成例＞
次に図４を用いて上記ピクセル４０の断面構成例について説明する。図４に示す断面構成例は、図３におけるＡ−Ａ断面に沿ったものである。ここで、シリコン基板１００に対し、絶縁膜１１３が形成されている側を第１方向とし、また該シリコン基板１００に対し、第１支持基板１０３が形成されている側を第２方向とする。

図４に示すように、例えばシリコン等から形成される第１支持基板１０１（第１方向側）上に層間絶縁膜１０４が形成されている。また第１支持基板１０１上には配線層１０５が形成されている。つまり配線層１０５を被膜するように、第１支持基板１０１上には層間絶縁膜１０４が形成されている。そして、層間絶縁膜１０４上にはシリコン基板１００が形成されている。

シリコン基板１００表面内にはｎ型拡散層１０７と第２方向に沿って該ｎ型拡散層１０７上に形成されたｐ型拡散層１０６とが形成されている。そして、裏面側（図中、絶縁膜１１３側）から第２方向に沿って入射した光によってｐ型にドープされたシリコン基板１００内で生成された電子が、このｎ型拡散層１０７に蓄積される。つまり、シリコン基板１００の裏面側から第２方向に向かって電界が掛けられており、生成された電子はｎ型拡散層１０７に向かい、該電子と対で生成された正孔は第１方向に向かって、接地された拡散層１１２に吸収される。つまり、フォトダイオードＰＤを構成するｎ型拡散層１０７は電子を蓄積する電荷蓄積層として機能する。図２でも説明したように上記ｐ型拡散層１０６、ｎ型拡散層１０７、及び図示せぬＭＯＳトランジスタＴｂ、Ｔｃ、Ｔｄによりピクセル４０が形成される。

そして、シリコン基板１００と層間絶縁膜１０４を跨ぐように素子分離領域１０８（これはＳＴＩで形成された領域と拡散層で形成された領域の双方を含む）がｐ型拡散層１０６及びｎ型拡散層１０７の間に形成されている。これにより隣接する複数のｐ型拡散層１０６及びｎ型拡散層１０７がそれぞれ電気的に分離される。更に、シリコン基板１００内には素子分離領域１０８の少なくとも一部に接するように、イオン注入により形成された拡散分離帯１０９が、領域Ａ１、領域Ａ２、領域Ａ３にそれぞれ形成されている。ここで拡散分離帯１０９には、例えばシリコン基板１００とは異なる伝導型イオンが注入される。また、第１方向に向かって、すなわち領域Ａ１から領域Ａ３に向かって拡散分離帯１０９が有する幅ｗが大きくなる。これは、第１方向に向かってイオンを注入する際のエネルギー、すなわち加速電圧は、その深さに応じた値とされる。つまり、第１方向に沿って深くなるほど、すなわち領域Ａ１から領域Ａ３に向かう程、高い注入エネルギーを必要とする。そして、注入されたイオンは、シリコン基板１００内で等方的に散乱し拡散する。このため、第１方向に向かって同心円状の拡散分離帯１０９が形成される。この拡散分離帯１０９は、シリコン基板１００内に形成され、且つ絶縁層１１１と導電層１１１とが埋設されたトレンチの一端、の少なくとも一部に接するように形成される。具体的には、図示するように領域Ａ３における拡散分離帯１０９がトレンチの一端の少なくとも一部に接するように形成される。また、トレンチの他端は、絶縁膜１１３の表面に接している。つまり、シリコン基板１００内に形成されたトレンチと拡散分離帯１０９と素子分離領域１０８とにより、分離帯が形成されている。また、シリコン基板１００底面全域に拡散層１１２が形成されている。この拡散層１１２上には絶縁層１１３が形成されている。ここで、トレンチの幅をｗ´とすると、領域Ａ１における拡散分離帯１０９の幅ｗに対し、ｗ´＜ｗの関係が成り立つ。

上記シリコン基板１００とトレンチの表面とが接する領域を拡大した様子を図４中に示す。図４を用いてシリコン基板１００、及びトレンチを形成する絶縁層１１１の屈折率の違いから生じる光の屈折の仕方について説明する。絶縁層１１１の屈折率をｎ１、シリコン基板１００の屈折率をｎ２とする。すると、前述のように絶縁層１１１の屈折率ｎ１は約ｎ＝１．５とされ、これに対し、シリコン基板１００は屈折率ｎ２＝４．６とされる。つまり、絶縁層１１１とシリコン基板１００との屈折率の比率は約３倍とされる。つまり、裏面側（絶縁膜１１３側）から図示せぬフィルターを介してシリコン基板１００に入射した光は、絶縁層１１１で全反射する。更に、例えシリコン基板１００から到来した光が絶縁層１１１で全反射しなくとも、トレンチ内部の導電層１１０で反射する。すなわち、シリコン基板１００から到来した光はトレンチにおける絶縁層１１１または導電層１１０のいずれか、またはその両方で反射する。

また、上記導電層１１０には電源部２が生成した、例えば−２〜−３[Ｖ]程度の負電圧が印加される。これにより、シリコン基板１００と絶縁層１１１とが接する界面には正孔が誘起され、蓄積状態とされる。すなわちトレンチの表面を覆うように正孔が誘起される。このとき、トレンチ表面に誘起される正孔の濃度は１×１０^１８[１／ｃｍ^２]以上である。

なお、負電位は導電層１１０に対し常時印加されていてもよいし、所定のタイミングで印加されてもよい。少なくとも信号電荷の蓄積時間内は負電位が導電層１１０に印加されてさえいればよい。

＜製造方法＞
次に図５乃至図８を用いて、本実施形態に係る裏面照射型固体撮像装置であって上記説明した断面構成例を製造するための製造方法ついて説明する。

まず図５に示すように第２支持基板上１０２上に形成されたシリコン基板１００の表面上に、例えば通常のＬＳＩ製造プロセスを用いて、ｐ型拡散層１０６、ｎ型拡散層１０７をそれぞれ形成する。これにより、図２に示すフォトダイオードＰＤやＭＯＳトランジスタＴｄなどの能動素子が形成される。更に、シリコン基板１００上であって、ｐ型拡散層１０６、ｎ型拡散層１０７を覆うようにフォトレジスト膜１２０を成膜させた後、上記ｐ型拡散層１０６及びｎ型拡散層１０７を電気的に分離するように、例えば所定のイオンをシリコン基板１００にドープすることでｎ型の拡散分離帯１０９を形成する。また、所定の方法でシリコン基板１００表面に素子分離領域１０８を形成する。なお、シリコン基板１００は、例えばリンなどをドープしたｐ型半導体基板である。

続いて図６に示すようにフォトレジスト膜１２０を除去した後、シリコン基板１００上に層間絶縁膜１０４及び配線層１０５をそれぞれ形成する。配線層１０５は該層間絶縁膜１０５内に形成される。更に層間絶縁膜１０４上、すなわち第１方向の面上に例えばシリコンを材料として形成された第１支持基板１０１を形成する。

そして、図７に示すように上記図６に示す構造を反転させ、第２支持基板１０２を取り外す。

その後、シリコン基板１００の裏面側（図中、シリコン基板１００の上面）に対し、例えばＲＩＥ（Reactive Ion Etching）法等の異方性エッチングを用いて幅ｗ´のトレンチを形成する。引き続き、形成したトレンチに対しシリコンの屈折率より低い屈折率を持つシリコン酸化膜（ＳｉＯ_２膜）やチタンオキサイド（ＴｉＯ）膜等の絶縁材料を埋め込み、絶縁層１１１を形成する。これにより、図８に示す構造が得られる。

続いて、絶縁層１１１上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic layer Deposition）法等を用いて導電層１１０埋設させる。これにより素子分離帯を形成させる。その後、シリコン基板１００底面全域に拡散層１１２を形成し、その拡散層１１２上に絶縁膜１１３を形成することで図４に示す構造を得ることが出来る。

＜本実施形態に係る効果＞
本実施形態に係る裏面照射型固体撮像装置であると以下、（１）乃至（４）の効果を奏することができる。
（１）混色を低減させることができる（電気的効果）。
本実施形態に係る裏面照射型固体撮像装置であると、混色を低減出来、動作信頼性を向上させることができる。本実施形態に係る効果について、従来例を挙げつつ説明する。

前述したように拡散分離帯１０９は注入される深さに応じて、その体積が同心円状に拡大する。つまり従来においてトレンチを設けず、拡散分離帯１０９のみで隣接するフォトダイオードＰＤを分離すると、その拡散分離帯１０９の幅ｗは拡散層１１２に向かう程大きくなる。すると、裏面側から照射され、図示せぬフィルター（ここで、緑色を透過するフィルターとする）を介して入射した光が、この拡散分離帯１０９に当たる可能性が高くなる。この結果、拡散分離帯１０９で正孔−電子対が発生する。そして正孔は接地された拡散層１１２を介してグラウンドに落ち、電子は拡散分離帯１０９に隣接するいずれかのシリコン基板１００中に移動する。例えば、赤色の光を透過するフィルターが、拡散分離帯１０９を介して上記緑色の光を透過するフィルターに隣接して設けられていたとする。そして、緑色のフィルターを介して上記拡散分離帯１０９で発生した電子が、隣接する赤色のフィルターが設けられたシリコン基板１００内に移動したとする。すると、緑色に対応する出力となるべき電子が、赤色を出力する領域に混ざる混色（色フィルターを含まない素子ではクロストークとも言う）が生じてしまう。

しかし本実施形態であると、拡散分離帯１０９をシリコン基板１００内に形成し、その拡散分離帯１０９の幅ｗが大きくならないように、該拡散分離帯１０９と接するトレンチが形成されている。このため、トレンチと接している領域Ａ３における拡散分離帯１０９の幅ｗは、従来の拡散層１１２に接する拡散分離帯１０９のそれよりも小さい。つまり、領域Ａ１〜領域Ａ３の拡散分離１０９のうち、領域Ａ３の拡散分離１０９の有する幅ｗが一番大きいが、従来拡散層１１２に接する拡散分離帯１０９のそれよりも小さいことから裏面側から入射した光が当たる可能性は低くなる。このため、混色は生じにくいといった利点がある。

また、従来であると拡散分離帯１０９が拡散層１１２に達する領域での、その拡散分離帯１０９の幅ｗとｎ型拡散層１０７との比率が大きくなる。つまり、隣接するフォトダイオードＰＤの間隔を縮小しようとすると、拡散分離帯１０９の幅ｗが大きいため、隣接する拡散分離帯１０９の間隔が狭くなる。これは更なる混色を生じさせてしまうことから微細化ができなかった。

しかし、本実施形態では、トレンチを設けることで、フォトダイオードＰＤを縮小しても、トレンチの幅ｗ´（＜ｗ）であるため、隣接するトレンチの間隔が従来と比べて小さくなるといった問題は生じない。これにより、従来に比して微細化が実現可能とされる。

（２）混色を低減させることができる（光学的効果）。
次に、（２）の効果について説明する。本実施形態に係る裏面照射型固体撮像装置であると、素子分離帯を介した光の透過を防止できる。すなわち、例えば緑色を透過するフィルターを介してシリコン基板１００で生成された電子が、素子分離帯を介して隣接するシリコン基板１００内に移動することを防止することが出来る。これは、前述したようにシリコン基板１００の屈折率と絶縁層１１１の屈折率との比が約３倍の大きい事による。このため、シリコン基板１００から到来した光は絶縁層１１１で全反射する。また、例えその絶縁層１１１で反射しなかった光があったとしても、導電層１１０の界面において反射する。すなわちトレンチ部分で二重に反射が生じる。これにより、隣接するシリコン基板１００に光が透過することを防止することが出来、混色を防止することが出来る。

（３）暗電流を抑制することが出来る。
次に（３）の効果について説明する。本実施形態に係る裏面照射型固体撮像装置であると、暗電流を抑制させることが出来る。暗電流とは、フォトダイオードＰＤが受光していない期間（以下、暗時と呼ぶ）においても、シリコン基板１００内で電子と正孔とが発生し、これにより流れる電流である。前述したように正孔は拡散層１１２を介してグラウンドされるが、電子はシリコン基板１００内に発生する電界に沿ってｎ型拡散層１０７に蓄積される。つまり、この電子の流れによって暗時においても電流が流れ、これが雑音の原因となる。

この暗電流の発生原因の具体的な理由の１つとして、シリコン基板１００／絶縁層１１１（例えば酸化膜）界面での非連続的な構造の違いが原因とされる。つまり、界面を挟んで一方の領域は構造が安定したシリコン、他方の領域はアモルファス状のシリコンと酸素との結合である。つまりその境界では、規則的な結合状態が維持できず、シリコン基板１００領域におけるシリコン原子の結合子において結合する相手がいない不安定な状態、つまりダングリングボンドがＳｉのバンドギャップ中央に準位を形成する。このため、シリコン結晶中において、相手の見つからない結合子：ダングリングボンドが発生・再結合中心となる。この様子を図１４に示す。図１４はシリコンのエネルギーバンド図であり、縦軸にエネルギーを取り、横軸に位置を示す。図示するように、価電子帯と伝導帯との中心に上記発生・再結合中心が生じている。この発生・再結合中心が、価電子帯に存在する電子の、例えば熱的励起を手助けする。これにより該価電子帯から励起した電子が、発生・再結合中心を介して伝導帯へと励起する。つまり、価電子帯には電子が抜けた正孔が出来、伝導帯には電子が存在する。シリコン基板１００において電界が掛かっていなければ、これら電子と正孔とは、発生・再結合中心において再度結合する。しかし本実施形態では、前述したように裏面側からｎ型拡散層１０７に向かって電界が発生している。つまり、発生・再結合中心を担い手として界面で発生した電子はｎ型拡散層１０７と向かい、正孔は拡散層１１２へと向かう。このようにして暗電流が発生する。以上暗電流が発生する仕組みの一例として非連続的な構造の違いによるものを挙げたが、それ以外にも裏面照射型固体撮像装置の製造過程でシリコン／絶縁層１１１界面に付着したＮｉやＣｕなどが原因となる場合や、結晶のくずれが大きく生じている箇所などが原因となって暗電流が流れる。

上記暗電流の発生に対し、本実施形態に係る裏面照射型固体撮像装置では、導電層１１０に負電圧を印加することで、該暗電流を抑制させることが出来る。つまり、負電圧を導電層１１０に印加することで、トレンチを覆うようにその周囲に正孔を誘起させる。前述の通りトレンチ表面に誘起される正孔の濃度は１×１０^１８[１／ｃｍ^２]以上である。この正孔の値は、界面における暗電流抑制条件とされる。これにより、上記発生・再結合中心を担い手として発生した電子を、このトレンチを覆う正孔でキャンセルさせる。この結果、界面で発生した電子が消滅する。図１０に導電層１１０に負電圧を印加した際、トレンチ表面に誘起される正孔の濃度とシリコン基板１００内に流れる暗電流との関係を示したグラフを示す。縦軸に暗電流Ｉｄを取り、横軸に界面における正孔の濃度を取る。図示するように、負電圧の値を印加し、トレンチ表面に誘起される正孔の濃度の値を大きくするにつれて、暗電流Ｉｄの値が小さくなる。そして、正孔の濃度が１×１０^１８[１／ｃｍ^２]を超えた辺りから、暗電流Ｉｄの値が最小とされ、また定常状態とされる。このように本実施形態に係る裏面照射型固体撮像装置であると、界面で生じた電子がｎ型拡散層１０７に蓄積されることから抑制し、裏面照射型固体撮像装置の動作信頼性を向上させうることが出来る。

また導電層１１０に負電圧を印加した際の、シリコン基板１００内に流れる暗電流のグラフを図１１に示す。縦軸に暗電流Ｉｄを取り、横軸に負電圧の値を取る。図示するように、導電層１１０に徐々に負電圧を印加していくと暗電流Ｉｄの値が減少し、約−２〜−３[Ｖ]程度の負電圧で、暗電流Ｉｄの値が最小の値を取り、その後は定常状態とされる。このように導電層１１０に負電圧を印加することで暗電流を抑制させることが出来る。

（４）白点キズの発生を抑制させることができる。
更に（４）の効果について説明する。本実施形態に係る裏面照射型固体撮像装置であると、暗電流だけでなく、白点キズの発生を抑制させることが出来る。白点キズとは、図２のようにマトリックス状に複数配列されたピクセル４０のうち、周囲のピクセル４０に比べ上記説明した暗電流が多く発生すると、その箇所だけ白い点のように見える現象をいう。つまり、例えば重金属などがシリコン／絶縁層１１１界面に付着することや、多数の発生・再結合中心により大量の暗電流が発生すると白点キズが発生する。

この点、本実施形態に係る裏面照射型固体撮像装置であると、上記効果（３）で説明したように、導電層１１０に負電位を印加することで、例え、シリコン１００／絶縁層１１１界面において大量の電子が発生したとしても、この電子をキャンセルさせることができる。このように、本実施形態に係る裏面照射型固体撮像装置であると、動作信頼性の向上が期待できる。

[第２の実施形態]
次に本発明の第２の実施形態に係る裏面照射型固体撮像装置について説明する。本実施形態に係る裏面照射型固体撮像装置は、上記第１の実施形態においてイオン注入による拡散分離帯１０９を形成せず、絶縁層１１１とそれに被膜された導電層１１０が埋設されたトレンチによって、隣接して形成されたｐ型拡散層１０６とｎ型拡散層１０７とを電気的に分離する。この様子を図１２を用いて説明する。なお、上記第１の実施形態と同一の構成については説明を省略する。

図１２は、上記第１の実施形態で説明した図３においてＡ−Ａ方向に沿った断面図であり、上述したように図４において拡散分離帯１０９を廃したものである。すなわちトレンチの少なくとも一部が素子分離領域１０８に接する構造をとる。

つまり、上記第１の実施形態の図５で説明した製造工程においてイオン打ち込みをせず、更に図８における製造工程においてＳＴＩをストッパとした異方性エッチングを施すことでトレンチを形成する。その後絶縁層１１１と導電層１１０とをそれぞれ埋設することで図１２の構造を得ることが出来る。この際、シリコン基板１００に接するＳＴＩの周囲を覆うようにｐ型の不純物層を形成してもよい。この場合、図１２に示すトレンチはｐ型の不純物層を介してＳＴＩに接するような構造をとることとなる。

＜本実施形態に係る効果＞
本実施形態に係る裏面照射型固体撮像装置であっても上記同様（１）乃至（４）の効果を奏することができる。
本実施形態に係る裏面照射型固体撮像装置では、拡散分離１０９を設けずトレンチのみを形成する。このような場合であっても混色、暗電流、及び白点キズを抑制させることが出来る。つまり、上記第１の実施形態で説明したように、トレンチを形成することで電気的、光学的な混色を抑制させることが出来る。更に、本実施形態に係る裏面照射型固体撮像装置では、幅ｗを有した拡散分離１０９が形成されていないことから、上記第１の実施形態に比して混色を防止することが出来る。

[変形例]
次に上記第１の実施形態及び第２の実施形態のそれぞれの変形例に係る裏面照射型固体撮像装置について説明する。変形例に係る裏面照射型固体撮像装置は、上記トレンチに埋設された導電層１１０の代わりに、負の固定電荷（アクセプタ）を含む絶縁層を埋設する構造をとる。つまり、互いに隣接しシリコン基板１００表面内に複数形成されるｐ型拡散層１０６とｎ型拡散層１０７とを電気的に分離する素子分離帯は、拡散分離帯１０９と変形例に係るトレンチとで形成される場合（第１の実施形態に係る変形例）と、変形例に係るトレンチのみで形成される場合（第２の実施形態の変形例）とのいずれか構造をとる。

またこの際、電源部２が発生した負電圧は印加されることはない。つまり固定電荷を含む絶縁層が埋設されたトレンチは、シリコン基板１００に対しマイナスにシフトする。これにより、負電位が印加されなくともトレンチ表面の電位はシリコン基板１００に対しマイナスとされる。つまり、シリコン基板１００内から正孔が誘起され、その誘起された正孔がトレンチの表面に集約される。この際、固定電荷の電荷面密度は１×１０^１２[１／ｃｍ^２]以上が最低限必要とされる。

なお、固定電荷を含みやすい絶縁物として、例えば誘電率が高い材料がある。具体的にはシリコンリッチなＳｉＮ膜、ＨｆＯ膜、ＺｎＯ膜、ＴａＯ膜、ＴｉＯ膜などである。そしてこれら絶縁膜はＡＬＤ法またはプラズマＣＶＤ法を用いて成膜される。

＜変形例に係る効果＞
上記第１、第２の実施形態の変形例に係る裏面照射型固体撮像装置であると、上記（１）乃至（４）の効果に加え（５）の効果を奏することができる。
（５）動作信頼性を向上させることが出来る。
変形例に係る裏面照射型固体撮像装置であると、負電位を必要としないことから、負電位を発生させる回路を構成する面積を縮小させることが出来、また消費電力を低減させることが出来る。

上述したように、変形例ではトレンチ内に、電荷面密度は１×１０^１２[１／ｃｍ^２]以上の負の固定電荷を含ませた絶縁層１１１を埋設させることで、その絶縁層１１１を負の電位にシフトさせる。このようにすることで、電源部２が負電位を供給しなくとも、トレンチの表面を覆うように正孔が誘起される。この結果、上記第１、第２の実施形態で説明したように導電層１１０に−２〜−３[Ｖ]程度の負電位を印加した場合と同様の効果を奏することが出来る。すなわち暗電流や白点キズを抑制させることが出来る。

また変形例に係る裏面照射型固体撮像装置で得ることが出来る効果（２）は、上記第１、第２の実施形態で得られる効果（２）で説明した導電層１１０での反射ではないが、変形例に係る裏面照射型固体撮像装置であっても固定電荷を含んだ絶縁層において反射は生じることから、この場合においても光学的な混色を低減させることが出来る。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

１…裏面照射型固体撮像装置、２…電源部、３…センサコア部、４…画素部、５…ＣＤＳ、６…ＡＤＣ、７…ラッチ回路、８…シフトレジスタ、９…制御部、１０…レンズ、４０…ピクセル、１００…シリコン基板、１０１…第１支持基板、１０２…第２支持基板、１０３…第３支持基板、１０４…層間絶縁膜、１０５…配線層、１０６…ｐ型拡散層、１０７…ｎ型拡散層、１０８…素子分離領域、１０９…拡散分離、１１０…導電層、１１１…絶縁層、１１２…拡散層、１１３…絶縁膜、１２０…レジスト膜

Claims (5)

1. 第１導電型の半導体基板表面内に形成された第２導電型の拡散層を含み、前記半導体基板の裏面側から表面側に向かって照射された光により前記半導体基板内で生成された電子を蓄積する複数の電荷蓄積部と、
   複数の前記電荷蓄積部をそれぞれ電気的に分離し、前記半導体基板の前記裏面側が開口されるよう形成されたトレンチと、
   前記トレンチを埋め込み、絶縁膜で皮膜された埋め込み層と
   を具備することを特徴とする裏面照射型固体撮像装置。
2. 前記埋め込み層は、導電層または固定電荷を含む絶縁層のいずれかであることを特徴とする請求項１記載の裏面照射型固体撮像装置。
3. 第１導電型の拡散分離層を更に備え、
   前記拡散分離層は少なくとも前記トレンチの底面の一部と接続されつつ、該拡散分離層は前記表面側に達している
   ことを特徴とする請求項１記載の裏面照射型固体撮像装置。
4. 前記埋め込み層が、前記導電層である場合、該導電層に負電位を印加することを特徴とする請求項２記載の裏面照射型固体撮像装置。
5. 第１導電型の半導体基板表面内に形成された第２導電型の拡散層を含む複数の電荷蓄積部と、
   前記複数の電荷蓄積部を電気的に分離するように前記半導体基板表面から光の照射方向とされるその底辺に達する分離帯と
   を具備することを特徴とする裏面照射型固体撮像装置。

Images