Nothing Special   »   [go: up one dir, main page]

TWI604619B - 二極體、接面場效電晶體以及半導體元件 - Google Patents

二極體、接面場效電晶體以及半導體元件 Download PDF

Info

Publication number
TWI604619B
TWI604619B TW105128522A TW105128522A TWI604619B TW I604619 B TWI604619 B TW I604619B TW 105128522 A TW105128522 A TW 105128522A TW 105128522 A TW105128522 A TW 105128522A TW I604619 B TWI604619 B TW I604619B
Authority
TW
Taiwan
Prior art keywords
region
substrate
concentration gradient
doped region
conductivity type
Prior art date
Application number
TW105128522A
Other languages
English (en)
Other versions
TW201810691A (zh
Inventor
維克 韋
陳柏安
魯夫 陳
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW105128522A priority Critical patent/TWI604619B/zh
Priority to US15/269,996 priority patent/US10020392B2/en
Priority to CN201610897750.2A priority patent/CN107799580B/zh
Application granted granted Critical
Publication of TWI604619B publication Critical patent/TWI604619B/zh
Publication of TW201810691A publication Critical patent/TW201810691A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

二極體、接面場效電晶體以及半導體元件
本揭露是有關於一種積體電路，且特別是有關於一種二極體、接面場效電晶體以及半導體元件。
一般而言，高壓積體電路主要是應用在功率切換（Power switch）電路，如各項電源管理裝置中提供電源開關切換之用。目前有兩種參數左右著功率切換的市場：崩潰電壓（Breakdown voltage）與開啟狀態電阻（ON-state resistance），可隨著不同需求而定。而設計高壓積體電路的主要目標則是降低開啟狀態電阻，且同時保持高崩潰電壓。事實上，設計者若要達成崩潰電壓的規格要求，通常會犧牲開啟狀態電阻，因此崩潰電壓與開啟狀態電阻處於一種權衡關係。
高壓積體電路包括高壓元件區與低壓元件區。在高壓積體電路運作中，所述高壓元件區需在0~600伏特電壓或更高伏特電壓之間進行高速切換。所述高壓元件區可藉由自舉電路（Bootstrap circuit）提供能量來運作，其中自舉電路可包括自舉二極體、自舉電容器、自舉電晶體或其他元件等。
然而，如何將整個自舉電路整合在目前積體電路製程，同時維持高壓元件區內的電荷平衡，進而提升產品可靠度仍是一個極大的挑戰。
本揭露提供一種具有頂層摻雜區的二極體、接面場效電晶體以及半導體元件，其可維持所述二極體、接面場效電晶體以及半導體元件內的電荷平衡，進而提升產品可靠度。
本揭露提供一種二極體包括：具有第一導電型的陰極區、具有第二導電型的陽極區以及具有第二導電型的頂層摻雜區。陰極區位於基底中。陽極區位於基底中，且位於陰極區周圍。頂層摻雜區位於陰極區與陽極區之間的基底中。頂層摻雜區具有摻質濃度梯度。頂層摻雜區接近陽極區處的摻質濃度梯度與接近陰極區處的摻質濃度梯度不同。
本揭露提供一種接面場效電晶體包括：具有第二導電型的基底、具有第一導電型的井區以及具有第二導電型的頂層摻雜區。井區位於基底中。頂層摻雜區位於井區中。頂層摻雜區具有摻質濃度梯度。頂層摻雜區的第一側的摻質濃度梯度與第二側的摻質濃度梯度不同。
本揭露提供一種半導體元件包括：高壓元件以及嵌入高壓元件中的接面場效電晶體。高壓元件包括：具有第二導電型的基底、具有第一導電型的汲極區、具有第一導電型的源極區、閘極結構以及具有第二導電型的第一頂層摻雜區。汲極區位於基底中。源極區位於基底中，且位於汲極區周圍。閘極結構位於源極區與汲極區之間的基底上。第一頂層摻雜區位於汲極區與閘極結構之間的基底中。第一頂層摻雜區具有第一摻質濃度梯度。第一頂層摻雜區接近閘極結構處的第一摻質濃度梯度與接近汲極區處的第一摻質濃度梯度不同。接面場效電晶體包括：具有第一導電型的井區以及具有第二導電型的第二頂層摻雜區。井區位於基底中。第二頂層摻雜區位於井區中。
本揭露提供一種半導體元件包括：基底以及金氧半場效電晶體。基底具有高壓元件區、低壓元件區、終端區以及隔離區。終端區位於高壓元件區與低壓元件區之間，且位於高壓元件的周圍。金氧半場效電晶體包括：具有第一導電型的汲極區、具有第一導電型的源極區、閘極結構以及具有第二導電型的頂層摻雜區。汲極區位於接近隔離區的基底中，其中隔離區位於汲極區與高壓元件區之間。源極區位於接近低壓元件區的基底中。閘極結構位於源極區與汲極區之間的基底上。頂層摻雜區位於汲極區與閘極結構之間的基底中。頂層摻雜區具有摻質濃度梯度。頂層摻雜區接近閘極結構處的摻質濃度梯度與接近汲極區處的摻質濃度梯度不同。
基於上述，依據頂層摻雜區區域的不同，本揭露之二極體、接面場效電晶體以及半導體元件可設計不同的摻質濃度梯度，以解決元件內電流聚集的問題，藉此提升元件的崩潰電壓，降低元件的開啟狀態電阻。另外，本揭露還包括頂層摻雜區上方的金屬內連線，其可防止鈍化污染（Passivation contamination）或製程污染（Process contamination），以提升元件的可靠度。所述金屬內連線亦可視為場板，其可降低表面電場，以有效降低開啟狀態電阻。
此外，本揭露不需要改變原有製程或是增加額外光罩，便可將自舉電路整合在目前積體電路製程，同時維持高壓元件內的電荷平衡且提升高壓元件的崩潰電壓，進而提升產品可靠度。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在以下的實施例中，第一導電型與第二導電型不同。在一實施例中，第一導電型為N型，第二導電型為P型。在另一實施例中，第一導電型為P型，第二導電型為N型。P型摻雜例如是硼；N型摻雜例如是磷或是砷。在本實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本揭露並不以此為限。
圖1是依照本揭露第一實施例的一種二極體的上視圖。圖2是沿著圖1之I-I’切線的剖面示意圖。為圖面清楚起見，在圖1中僅繪示出源極區、汲極區以及頂層摻雜區。
請參照圖1、圖2，一般而言，二極元件與三極元件不同之處在於二極元件不包括閘極結構。在本揭露的第一實施例中，二極體100包括陰極區20、陽極區22以及頂層摻雜區14。陰極區20與陽極區22以及頂層摻雜區14皆位於基底10中。在另一實施例中，上述二極體100可以更包括第一摻雜區12、第二摻雜區30以及第三摻雜區32。
基底10可以是半導體基底10，例如是矽基底。基底10中可以是具有P型摻雜或N型摻雜。P型摻雜可以是IIIA族離子，例如是硼離子。N型摻雜可以是VA族離子例如是砷離子或是磷離子。在另一實施例中，基底10亦可以包括半導體基底10a以及位於其上方的磊晶層10b。在此實施例中，半導體基底10a為P型基底，磊晶層10b可為N型磊晶層（N-epi）。
第一摻雜區12具有第一導電型，位於基底10中，使頂層摻雜區14與陰極區20位於其中。在一實施例中，第一摻雜區12可例如是N型深井區（Deep N-type Well region）。
陰極區20具有第一導電型，位於第一摻雜區12之中。陰極區20的摻雜濃度高於第一摻雜區12。陰極區20投影至基底10表面的形狀例如是呈至少一U型。在另一實施例中，陰極區20投影至基底10表面的形狀可以是由兩個U型或更多個U型所構成，或其他形狀，但本揭露並不限於此。
第二摻雜區（例如可為HVNW）30具有第一導電型，位於基底10中。第二摻雜區30與第一摻雜區12相鄰。第二摻雜區30使第三摻雜區（例如P型井區）32以及陽極區22位於其中。第三摻雜區32具有第二導電型，位於第二摻雜區30之中。在一實施例中，第二摻雜區30為高壓N型井區（HVNW），第三摻雜區32為P型井區（PW）。
陽極區22具有第二導電型，位於第三摻雜區32之中。陽極區22的摻雜濃度高於第三摻雜區32。從圖1之上視圖來看，陽極區22位於陰極區20周圍。更具體地說，陽極區22環繞於頂層摻雜區14的外圍。
在一實施例中，陰極區20與陽極區22之間以隔離結構（或稱為漂移隔離結構）24相隔。隔離結構24可使得陰極區20與陽極區22之間所形成的電場中最大電場強度的位置往隔離結構24下方偏移，而不會落在陰極區20處或是陽極區22處，藉此分散電場。隔離結構24可例如是局部熱氧化隔離結構，其材質為絕緣材料，例如是氧化矽。
從一方面來看，例如是橫向，頂層摻雜區14具有第二導電型，位於陰極區20與陽極區22之間的第一摻雜區12（或基底10）中。從另一方面來看，例如是縱向，頂層摻雜區14位於隔離結構24與第一摻雜區12（或基底10）之間。在一實施例中，頂層摻雜區14接近陽極區22處的摻質濃度梯度與接近陰極區20處的摻質濃度梯度不同。具體來說，頂層摻雜區14中的摻雜濃度梯度可呈線性。亦即，頂層摻雜區14中的摻雜濃度自接近陽極區22處至接近陰極區20處呈線性漸減。另一方面來說，頂層摻雜區14的摻雜深度自接近陽極區22處至接近陰極區20處深度漸減，頂層摻雜區14的底部的輪廓大致呈線性。
在本實施例中，可藉由調整頂層摻雜區14的摻質濃度梯度，以均勻元件內的電場分布，進而提升元件的崩潰電壓。另外，本實施例之頂層摻雜區14亦可減少漂移區（即陽極區22與陰極區20之間的基底10區域）中的正電荷，以降低開啟狀態電阻。此外，相較單一均勻摻質濃度與深度的頂層摻雜區，本實施例之頂層摻雜區14可藉由調整摻質濃度梯度，以縮小隔離結構24的長度藉此達到相同的崩潰電壓。因此，本實施例之二極體100可具有較多的晶片使用面積。
另外，在一些實施例中，上述二極體100的基底10中還可包括第四摻雜區40、第五摻雜區42以及具有第一導電型的埋入層16（繪示於圖2）。第四摻雜區40具有第二導電型，位於第二摻雜區30周圍。第五摻雜區42具有第二導電型，位於第四摻雜區40之中。陽極區22與第五摻雜區42之間可具有隔離結構26。
埋入層16（可例如是N型埋入層）位於陽極區22下方，且位於半導體基底10a與磊晶層10b之間，其可防止漏電流（leakage current）流向半導體基底10a中。
此外，二極體100更包括位於介電層112中的金屬內連線102、104、106。詳細地說，金屬內連線102位於陰極區20與陽極區22之間的基底10上方，且與陰極區20電性連接。金屬內連線104位於陰極區20與陽極區22之間的基底10上方，且與陽極區22電性連接。金屬內連線106位於第五摻雜區42上方，且與第五摻雜區42電性連接。在本實施例中，金屬內連線102與金屬內連線104覆蓋部分隔離結構24，以防止鈍化污染以及製程污染，藉此提升元件的可靠度。金屬內連線102與金屬內連線104之間具有至少一開口108。開口108位於頂層摻雜區14的上方。此外，位於隔離結構24上方的金屬內連線102、104，其除了用以當作金屬內連線之外，還可視為場板或遮蔽層。因此，位於隔離結構24上方的金屬內連線102、104可降低表面電場，以有效提升崩潰電壓以及降低開啟狀態電阻。在一實施例中，使用者可依需求調整頂層摻雜區14上方的開口108的大小，以最佳化元件的崩潰電壓以及開啟狀態電阻。雖然圖2中的金屬內連線102、104、108僅只有兩層導體層，但本揭露不以此為限，在其他實施例中，金屬內連線102、104、108亦可為一層導體層或多層導體層。
在一實施例中，介電層112的材料可例如是四乙氧基矽烷（TEOS）氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氫化矽倍半氧化物（HSQ）、氟矽玻璃（FSG）、無摻雜矽玻璃（USG）、氮化矽、氮氧化矽、介電常數小於4的低介電材料或其組合。
圖3是依照本揭露第二實施例的一種半導體元件的上視圖。圖4A是沿著圖3之A-A’切線的剖面示意圖。圖4B是沿著圖3之B-B’切線的剖面示意圖。為圖面清楚起見，在圖3中僅繪示出接面場效電晶體、高壓元件、第一摻雜區、第四摻雜區、第一頂層摻雜區、第二頂層摻雜區、汲極區以及源極區。
請參照圖3、圖4A與圖4B，在第二實施例中，半導體元件110包括高壓元件300以及嵌入高壓元件300中的接面場效電晶體（Junction field effect transistor，JFET）200。
請先參照圖3與圖4A，在一實施例中，高壓元件300包括基底10、汲極區320、源極區322、閘極結構316以及第一頂層摻雜區314。在另一實施例中，上述高壓元件300可以更包括第一摻雜區212、第二摻雜區330以及第三摻雜區332。
第一摻雜區212具有第一導電型，位於基底10中，使第一頂層摻雜區314、第二摻雜區330以及汲極區320位於其中。在一實施例中，第一摻雜區212例如是第一N型井區。在一示範實施例中，第一摻雜區212可例如是N型深井區。
第二摻雜區330具有第一導電型，位於第一摻雜區212中。第二摻雜區330使汲極區320位於其中。第二摻雜區330可例如是一種或多種摻雜區的組合。在一實施例中，第二摻雜區330例如為N型濃摻雜汲極區（N-type heavily doped drain，NHDD）。
汲極區320具有第一導電型，位於第二摻雜區330之中。汲極區320的摻雜濃度高於第二摻雜區330。汲極區320投影至基底10表面的形狀例如是呈至少一U型。在另一實施例中，汲極區320投影至基底10表面的形狀可以是由兩個U型或更多個U型所構成，或其他形狀，但本揭露並不限於此。
閘極結構316包括閘電極316a以及位於閘電極316a下方的閘介電層316b。閘極結構316位於源極區322與汲極區320之間的基底10上。更具體地說，在一實施例中，閘極結構316的一端E1向汲極區320方向延伸，覆蓋部分第一摻雜區212、部分隔離結構324a以及部分的第一頂層摻雜區314。閘極結構316的另一端E2向源極區322方向延伸，覆蓋部分隔離結構324b。在一實施例中，閘極結構316與第一頂層摻雜區314之間以隔離結構（或稱為飄移隔離結構）324a相隔。透過閘極結構316覆蓋部分隔離結構324a的架構，可使汲極區320與源極區322之間所形成的電場中最大電場強度的位置往隔離結構324a下方偏移，而非落在閘介電層316b下方，避免厚度較薄的閘介電層316b被過強的電場擊穿。
在一實施例中，閘電極316a為導電材質例如金屬、多晶矽、摻雜多晶矽、多晶矽化金屬或其組合而成之堆疊層。閘介電層316b位於閘電極316a與基底10之間。隔離結構324a、324b例如是局部熱氧化隔離結構，其材質為絕緣材料，例如是氧化矽。
從一方面來看，例如是橫向，第一頂層摻雜區314具有第二導電型，位於汲極區320與源極區322之間的第一摻雜區212（或基底10）中。從另一方面來看，例如是縱向，第一頂層摻雜區314位於隔離結構324a與第一摻雜區212（或基底10）之間。在一實施例中，第一頂層摻雜區314接近閘極結構316處的摻質濃度梯度與接近汲極區320處的摻質濃度梯度不同。具體來說，第一頂層摻雜區314中的摻雜濃度梯度可呈線性。亦即，第一頂層摻雜區314中的摻雜濃度自接近閘極結構316處至接近汲極區320處呈線性漸減。另一方面來說，第一頂層摻雜區314的摻雜深度自接近閘極結構316處至接近汲極區320處深度漸減，第一頂層摻雜區314的底部的輪廓大致呈線性。
源極區322具有第一導電型，位於閘極結構316的另一端E2的第三摻雜區332之中。源極區322的摻雜濃度高於第三摻雜區332。如圖3所示，源極區322位於汲極區320周圍。更具體地說，源極區322環繞於第一頂層摻雜區314的外圍。第三摻雜區332具有第一導電型，位於基底10之中。第三摻雜區332可例如是一種或多種摻雜區的組合。在一實施例中，第三摻雜區332例如為N型濃摻雜汲極區（NHDD）、N型摻雜漂移區（N-drift）或其組合。
另外，上述高壓元件300還包括第四摻雜區240以及第五摻雜區242。第四摻雜區240（可例如是P型高壓井區）具有第二導電型，位於高壓元件300與接面場效電晶體200的周圍（如圖3所示）。第五摻雜區242具有第二導電型，位於第四摻雜區240之中。第五摻雜區242的摻雜濃度高於第四摻雜區240，第五摻雜區242可視為基極區（bulk region）。在一實施例中，第五摻雜區242與源極區322之間可具有隔離結構324c，以相互電性隔離。
此外，高壓元件300更包括位於介電層312中的金屬內連線302、304。詳細地說，金屬內連線302位於汲極區320上方。金屬內連線304位於源極區322上方。在本實施例中，金屬內連線302、304分別覆蓋部分隔離結構324a，以防止鈍化污染以及製程污染，藉此提升元件的可靠度。金屬內連線302與金屬內連線304之間具有至少一開口308。開口308位於第一頂層摻雜區314的上方。此外，位於隔離結構324a上方的金屬內連線302、304，其除了用以當作金屬內連線之外，還可視為場板或遮蔽層。因此，位於隔離結構324a上方的金屬內連線302、304可降低表面電場，以有效提升崩潰電壓以及降低開啟狀態電阻。在一實施例中，使用者可依需求調整第一頂層摻雜區314上方的開口308的大小，以最佳化元件的崩潰電壓以及開啟狀態電阻。雖然圖4A中的剖面圖並未繪示金屬內連線302、304的電性連接關係，但在另一剖面圖中，金屬內連線302可與汲極區320電性連接且金屬內連線304可與源極區322電性連接。在其他實施例中，金屬內連線302、304亦可與其他周邊元件電性連接。
請先參照圖3與圖4B，接面場效電晶體200內嵌於第四摻雜區240的一個缺口中。換言之，接面場效電晶體200位於第四摻雜區240與源極區322之間的第一摻雜區212中。在一實施例中，接面場效電晶體200包括第一摻雜區212、第二頂層摻雜區214以及第七摻雜區204。
從圖4B可知，第一摻雜區212位於基底10中，使第二頂層摻雜區214以及第七摻雜區204位於其中。在一實施例中，從一方面來看，第一摻雜區212（例如第一N型井區）自高壓元件300延伸至接面場效電晶體200。從另一方面來看，第一摻雜區212自汲極區320與第一頂層摻雜區314的下方延伸至第二頂層摻雜區214的下方。從圖3可知，第一摻雜區212自汲極區320下方穿過源極區322，進而延伸至第四摻雜區240的缺口處。
第二頂層摻雜區214具有第二導電型。第二頂層摻雜區214位於第一摻雜區212之中。第二頂層摻雜區214具有第一側S1與第二側S2，其中第二側S2較第一側S1接近第一頂層摻雜區314。在一實施例中，第二頂層摻雜區214的第一側S1位於隔離結構224下方，其橫向沿伸，使其另一側S2位於隔離結構324a下方。換言之，第二頂層摻雜區214與隔離結構224部分重疊，且與隔離結構324a部分重疊。在一實施例中，第二頂層摻雜區214的第一側S1的摻質濃度梯度與第二頂層摻雜區214的第二側S2的摻質濃度梯度不同。由圖4B可知，具體來說，第二頂層摻雜區214中的摻雜濃度梯度可呈線性。亦即，第二頂層摻雜區214中的摻雜濃度自接近第一側S1處至接近第二側S2處呈線性漸減。另一方面來說，第二頂層摻雜區214的摻雜深度自接近第一側S1處至接近第二側S2處深度漸減，第二頂層摻雜區214的底部的輪廓大致呈線性。
在替代實施例中，第二頂層摻雜區214的第一側S1的摻質濃度梯度與第二側S2的摻質濃度梯度亦可以相同。也就是說，第二頂層摻雜區214的底面平行於第一摻雜區212的底面。
第七摻雜區204具有第一導電型，位於第一摻雜區212中。第七摻雜區204在第二頂層摻雜區214旁邊。在一實施例中，第二頂層摻雜區214與第七摻雜區204之間具有隔離結構224。
本實施例之接面場效電晶體200可藉由調整第二頂層摻雜區214的摻質濃度梯度，以改變接面場效電晶體200的夾止（pinch off）電壓，進而降低漏電流並提升崩潰電壓。
圖5是依照本揭露第三實施例的一種半導體元件的上視圖。圖6A是沿著圖5之C-C’切線的剖面示意圖。圖6B是沿著圖5之D-D’切線的剖面示意圖。為圖面清楚起見，在圖5中僅繪示出基底、高壓元件區、低壓元件區、終端區、隔離區以及汲極區。
請先參照圖5，半導體元件120包括基底10。基底10具有高壓元件區400、低壓元件區500、終端區600以及隔離區700。終端區600位於高壓元件區400與低壓元件區500之間。更具體地說，終端區600位於高壓元件400的周圍。在一實施例中，基底10可以包括半導體基底10a以及位於其上方的磊晶層10b。基底10可以是具有第二導電型摻雜的基底；磊晶層10b可以是具有第一導電型的磊晶層。在一實施例中，半導體基底10a為P型基底，磊晶層10b可為N型磊晶層。
請繼續參照圖5與圖6A，金氧半場效電晶體（MOSFET）610位於高壓元件區400（或隔離區700）的一側，且介於高壓元件區400（或隔離區700）與低壓元件區500之間。金氧半場效電晶體610包括：具有第一導電型的汲極區620、具有第一導電型的源極區622、閘極結構616以及具有第二導電型的頂層摻雜區614。汲極區620位於接近隔離區700（或高壓元件區400）的基底10中。源極區622位於接近低壓元件區500的基底10中。閘極結構616位於源極區622與汲極區620之間的基底10上。閘極結構616可以包括閘介電層以及閘電極。
頂層摻雜區614位於汲極區620與閘極結構616之間的基底10中。在一實施例中，頂層摻雜區614接近閘極結構616處的摻質濃度梯度與接近汲極區620處的摻質濃度梯度不同。具體來說，頂層摻雜區614中的摻雜濃度梯度可呈線性。亦即，頂層摻雜區614中的摻雜濃度自接近閘極結構616處至接近汲極區620處呈線性漸減。另一方面來說，頂層摻雜區614的摻雜深度自接近閘極結構616處至接近汲極區620處深度漸減，頂層摻雜區614的底部的輪廓大致呈線性。
值得注意的是，在一實施例中，金氧半場效電晶體610可例如是電平位移（Level shifter）元件，其可將低電壓訊號向上電平位移到較高電壓，以形成高壓元件區400與低壓元件區500之間的橋梁。本實施例可藉由調整頂層摻雜區614的摻質濃度梯度，以改變元件內的電場分布，進而達到減少表面電場（Reduced Surface Field，RESURF）的功效。因此，本實施例之頂層摻雜區614便可提升半導體元件120的崩潰電壓。
隔離區700位於汲極區620（或金氧半場效電晶體610）與高壓元件區400之間。在一實施例中，隔離區700可例如是由區域氧化（LOCOS）結構、淺溝渠隔離（Shallow Trench Isolation，STI）結構、井區或其組合所構成的隔離結構。
請參照圖5與圖6B，高壓元件區400還包括具有第一導電型的埋入層416與具有第一導電型的摻雜區430。埋入層416（可例如是N型埋入層）位於半導體基底10a與摻雜區430之間。在一實施例中，埋入層416的摻雜濃度可大於摻雜區430的摻雜濃度。
低壓元件區500還包括具有第二導電型的摻雜區540（可例如是P型高壓井區）。摻雜區540位於半導體基底10a上的磊晶層10b之中。在另一實施例中，摻雜區540位於頂層摻雜區614旁。
從另一方向來看，頂層摻雜區614位於摻雜區540與摻雜區430之間的磊晶層10b中。在一實施例中，頂層摻雜區614接近摻雜區540處的摻質濃度梯度與接近摻雜區430處的摻質濃度梯度不同。具體來說，頂層摻雜區614中的摻雜濃度梯度可呈線性。亦即，頂層摻雜區614中的摻雜濃度自接近摻雜區540處至接近摻雜區430處呈線性漸減。換言之，頂層摻雜區614的摻雜深度自接近摻雜區540處至接近摻雜區430處深度漸減。
綜上所述，本揭露之二極體、接面場效電晶體以及半導體元件依據頂層摻雜區區域的不同設計不同的摻質濃度梯度，以解決元件內電流聚集的問題，藉此提升元件的崩潰電壓，降低元件的開啟狀態電阻。另外，本揭露還具有位於頂層摻雜區上方的金屬內連線，其可防止鈍化污染或製程污染，以提升元件的可靠度。所述金屬內連線亦可視為場板，其具有降低表面電場，以有效降低開啟狀態電阻的功效。
此外，本揭露不需要改變原有製程或是增加額外光罩，便可將自舉電路整合在目前積體電路製程，同時維持高壓元件內的電荷平衡且提升高壓元件的崩潰電壓，進而提升產品可靠度。
此外，本揭露之呈線性的頂層摻雜區亦可應用在接面場效電晶體、電平位移元件或其他適合高壓元件中，以提高高壓元件的崩潰電壓，進而提升產品可靠度。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基底
10a‧‧‧半導體基底
10b‧‧‧磊晶層
12、212‧‧‧第一摻雜區
14、614‧‧‧頂層摻雜區
16、416‧‧‧埋入層
20‧‧‧陰極區
22‧‧‧陽極區
24、26、224、324a、324b、324c‧‧‧隔離結構
30、330‧‧‧第二摻雜區
32、332‧‧‧第三摻雜區
40、240‧‧‧第四摻雜區
42、242‧‧‧第五摻雜區
100‧‧‧二極體
102、104、106、302、304‧‧‧金屬內連線
108、308‧‧‧開口
110、120‧‧‧半導體元件
112、312‧‧‧介電層
200‧‧‧接面場效電晶體
204‧‧‧第七摻雜區
214‧‧‧第二頂層摻雜區
300‧‧‧高壓元件
314‧‧‧第一頂層摻雜區
320、620‧‧‧汲極區
316、616‧‧‧閘極結構
316a‧‧‧閘極
316b‧‧‧閘介電層
322、622‧‧‧源極區
400‧‧‧高壓元件區
430、540‧‧‧摻雜區
500‧‧‧低壓元件區
600‧‧‧終端區
610‧‧‧金氧半場效電晶體
700‧‧‧隔離區
圖1是依照本揭露第一實施例的一種二極體的上視圖。 圖2是沿著圖1之I-I’切線的剖面示意圖。 圖3是依照本揭露第二實施例的一種半導體元件的上視圖。 圖4A是沿著圖3之A-A’切線的剖面示意圖。 圖4B是沿著圖3之B-B’切線的剖面示意圖。 圖5是依照本揭露第三實施例的一種半導體元件的上視圖。 圖6A是沿著圖5之C-C’切線的剖面示意圖。 圖6B是沿著圖5之D-D’切線的剖面示意圖。
10‧‧‧基底
10a‧‧‧半導體基底
10b‧‧‧磊晶層
12‧‧‧第一摻雜區
14‧‧‧頂層摻雜區
16‧‧‧埋入層
20‧‧‧陰極區
22‧‧‧陽極區
24、26‧‧‧隔離結構
30‧‧‧第二摻雜區
32‧‧‧第三摻雜區
40‧‧‧第四摻雜區
42‧‧‧第五摻雜區
100‧‧‧二極體
102、104、106‧‧‧金屬內連線
108‧‧‧開口
112‧‧‧介電層

Claims (22)

  1. 一種二極體，包括：一陰極區，具有一第一導電型，位於一基底中；一陽極區，具有一第二導電型，位於該基底中，位於該陰極區周圍；以及一頂層摻雜區，具有該第二導電型，位於該陰極區與該陽極區之間的該基底中，該頂層摻雜區具有一摻質濃度梯度，該頂層摻雜區接近該陽極區處的該摻質濃度梯度與接近該陰極區處的該摻質濃度梯度不同，其中該頂層摻雜區與該陽極區在該基底中彼此分離。
  2. 如申請專利範圍第1項所述的二極體，其中該摻質濃度梯度自接近該陽極區處至接近該陰極區處漸減。
  3. 如申請專利範圍第1項所述的二極體，其中該頂層摻雜區具有一摻雜深度，該頂層摻雜區接近該陽極區處的該摻雜深度與接近該陰極區處的該摻雜深度不同。
  4. 如申請專利範圍第3項所述的二極體，其中該摻雜深度自接近該陽極區處至接近該陰極區處漸減。
  5. 如申請專利範圍第1項所述的二極體，其中該陰極區投影至該基底表面的形狀呈至少一U型。
  6. 如申請專利範圍第1項所述的二極體，更包括至少一遮蔽層位於該陰極區與該陽極區之間的該基底上方。
  7. 如申請專利範圍第6項所述的二極體，更包括一隔離結構位於該頂層摻雜區上，其中該至少一遮蔽層覆蓋部分該隔離結構。
  8. 一種接面場效電晶體，包括：具有一第一導電型的一井區，位於具有一第二導電型的一基底中；具有該第二導電型的一頂層摻雜區，位於該井區中，其中該頂層摻雜區具有一摻質濃度梯度，該頂層摻雜區的一第一側的該摻質濃度梯度與一第二側的該摻質濃度梯度不同；具有該第一導電型的一第二摻雜區，位於該頂層摻雜區的該第一側的該井區中；以及隔離結構，位於該頂層摻雜區與該第二摻雜區之間的該基底中。
  9. 如申請專利範圍第8項所述的接面場效電晶體，其中該摻質濃度梯度自接近該第一側處至接近該第二側處漸減。
  10. 如申請專利範圍第8項所述的接面場效電晶體，其中該頂層摻雜區具有一摻雜深度，該頂層摻雜區接近該第一側處的該摻雜深度與接近該第二側處的該摻雜深度不同。
  11. 如申請專利範圍第10項所述的接面場效電晶體，其中該摻雜深度自接近該第一側處至接近該第二側處漸減。
  12. 如申請專利範圍第8項所述的接面場效電晶體，其中具有該第二導電型的該頂層摻雜區與該隔離結構部分重疊。
  13. 一種半導體元件，包括：一高壓元件，包括：具有一第一導電型的一汲極區，位於具有一第二導電型的一基底中； 具有該第一導電型的一源極區，位於該基底中，位於該汲極區周圍；一閘極結構，位於該源極區與該汲極區之間的該基底上；以及具有該第二導電型的一第一頂層摻雜區，位於該汲極區與該閘極結構之間的該基底中，該第一頂層摻雜區具有一第一摻質濃度梯度，該第一頂層摻雜區接近該閘極結構處的該第一摻質濃度梯度與接近該汲極區處的該第一摻質濃度梯度不同；以及一接面場效電晶體，嵌入該高壓元件中，包括：具有該第一導電型的一井區，位於該基底中；以及具有該第二導電型的一第二頂層摻雜區，位於該井區中。
  14. 如申請專利範圍第13項所述的半導體元件，其中該第二頂層摻雜區具有一第二摻質濃度梯度，該第二頂層摻雜區的一第一側的該第二摻質濃度梯度與一第二側的該第二摻質濃度梯度實質上相同。
  15. 如申請專利範圍第13項所述的半導體元件，其中該第二頂層摻雜區具有一第二摻質濃度梯度，該第二頂層摻雜區的一第一側的該第二摻質濃度梯度與一第二側的該第二摻質濃度梯度不同，其中該第二側較該第一側接近該第一頂層摻雜區。
  16. 如申請專利範圍第15項所述的半導體元件，其中該第一摻質濃度梯度自接近該閘極結構處至接近該汲極區處漸減。
  17. 如申請專利範圍第15項所述的半導體元件，其中該第二摻質濃度梯度自接近該第一側處至接近該第二側處漸減。
  18. 如申請專利範圍第13項所述的半導體元件，其中該井區延伸至該第一頂層摻雜區與該汲極區的下方。
  19. 如申請專利範圍第13項所述的半導體元件，更包括具有該第二導電型的一高壓井區位於該基底中，該高壓井區環繞該高壓元件與該接面場效電晶體。
  20. 一種半導體元件，包括：一基底，具有一高壓元件區、一低壓元件區、一終端區以及一隔離區，其中該終端區位於該高壓元件區與該低壓元件區之間，且環繞該高壓元件；以及一金氧半場效電晶體，其包括：具有一第一導電型的一汲極區，位於接近該隔離區的該基底中，其中該隔離區位於該汲極區與該高壓元件區之間；具有該第一導電型的一源極區，位於接近該低壓元件區的該基底中；一閘極結構，位於該源極區與該汲極區之間的該基底上；以及具有一第二導電型的一頂層摻雜區，位於該汲極區與該閘極結構之間的該基底中，該頂層摻雜區具有一摻質濃度梯度，該頂層摻雜區接近該閘極結構處的該摻質濃度梯度與接近該汲極區處的該摻質濃度梯度不同。
  21. 如申請專利範圍第20項所述的半導體元件，其中該摻質濃度梯度自接近該閘極結構處至接近該汲極區處漸減。
  22. 如申請專利範圍第20項所述的半導體元件，其中該頂層摻雜區具有一摻雜深度，該摻雜深度自接近該閘極結構處至接近該汲極區處漸減。
TW105128522A 2016-09-02 2016-09-02 二極體、接面場效電晶體以及半導體元件 TWI604619B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105128522A TWI604619B (zh) 2016-09-02 2016-09-02 二極體、接面場效電晶體以及半導體元件
US15/269,996 US10020392B2 (en) 2016-09-02 2016-09-20 Diode, junction field effect transistor, and semiconductor device
CN201610897750.2A CN107799580B (zh) 2016-09-02 2016-10-14 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105128522A TWI604619B (zh) 2016-09-02 2016-09-02 二極體、接面場效電晶體以及半導體元件

Publications (2)

Publication Number Publication Date
TWI604619B true TWI604619B (zh) 2017-11-01
TW201810691A TW201810691A (zh) 2018-03-16

Family

ID=61023085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128522A TWI604619B (zh) 2016-09-02 2016-09-02 二極體、接面場效電晶體以及半導體元件

Country Status (3)

Country Link
US (1) US10020392B2 (zh)
CN (1) CN107799580B (zh)
TW (1) TWI604619B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629785B (zh) * 2016-12-29 2018-07-11 新唐科技股份有限公司 高電壓積體電路的高電壓終端結構
US10424647B2 (en) 2017-10-19 2019-09-24 Texas Instruments Incorporated Transistors having gates with a lift-up region
CN108389890B (zh) * 2018-01-12 2022-01-07 矽力杰半导体技术(杭州)有限公司 场效应晶体管及其制造方法
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構
TWI842625B (zh) * 2023-09-14 2024-05-11 新唐科技股份有限公司 高壓裝置及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074293A (en) * 1971-08-26 1978-02-14 Dionics, Inc. High voltage pn junction and semiconductive devices employing same
US20060157818A1 (en) * 2002-09-29 2006-07-20 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit and power transistor technology
US20120104468A1 (en) * 2010-11-03 2012-05-03 O2Micro, Inc. Fabricating high voltage transistors in a low voltage process
US20150028351A1 (en) * 2013-07-26 2015-01-29 Cree, Inc. Methods of Forming Buried Junction Devices in Silicon Carbide Using Ion Implant Channeling and Silicon Carbide Devices Including Buried Junctions
WO2016071969A1 (ja) * 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
WO2016194216A1 (ja) * 2015-06-05 2016-12-08 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015741A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 電界効果トランジスタ
US20020130361A1 (en) * 2001-03-16 2002-09-19 Semiconductor Components Industries, Llc Semiconductor device with laterally varying p-top layers
US20040108544A1 (en) * 2002-12-09 2004-06-10 Semiconductor Components Industries, Llc High voltage mosfet with laterally varying drain doping and method
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US9269704B2 (en) * 2012-05-15 2016-02-23 Nuvoton Technology Corporation Semiconductor device with embedded silicon-controlled rectifier
US8587025B1 (en) * 2012-07-03 2013-11-19 Infineon Technologies Ag Method for forming laterally varying doping concentrations and a semiconductor device
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4074293A (en) * 1971-08-26 1978-02-14 Dionics, Inc. High voltage pn junction and semiconductive devices employing same
US20060157818A1 (en) * 2002-09-29 2006-07-20 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit and power transistor technology
US20120104468A1 (en) * 2010-11-03 2012-05-03 O2Micro, Inc. Fabricating high voltage transistors in a low voltage process
US20150028351A1 (en) * 2013-07-26 2015-01-29 Cree, Inc. Methods of Forming Buried Junction Devices in Silicon Carbide Using Ion Implant Channeling and Silicon Carbide Devices Including Buried Junctions
WO2016071969A1 (ja) * 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
WO2016194216A1 (ja) * 2015-06-05 2016-12-08 株式会社日立製作所 半導体装置およびその製造方法、並びにパワーモジュール

Also Published As

Publication number Publication date
CN107799580B (zh) 2020-04-28
US10020392B2 (en) 2018-07-10
TW201810691A (zh) 2018-03-16
US20180069116A1 (en) 2018-03-08
CN107799580A (zh) 2018-03-13

Similar Documents

Publication Publication Date Title
US10566422B2 (en) Power semiconductor device and method for manufacturing the same
US8878286B2 (en) Semiconductor device with enhanced mobility and method
US9741788B2 (en) Semiconductor device and method for fabricating the same
JP3395473B2 (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
US6906381B2 (en) Lateral semiconductor device with low on-resistance and method of making the same
US8981469B2 (en) Power semiconductor device
TWI443827B (zh) 具有構槽邊緣終端結構的半導體裝置
TWI500114B (zh) 半導體組件及製造方法
TWI604619B (zh) 二極體、接面場效電晶體以及半導體元件
TWI455311B (zh) 橫向擴散金屬氧化物半導體元件
US8592893B2 (en) Power semiconductor device
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
JPH04251983A (ja) 半導体装置
US9257517B2 (en) Vertical DMOS-field effect transistor
CN108258046B (zh) 半导体元件
KR101912030B1 (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
US7795671B2 (en) PN junction and MOS capacitor hybrid RESURF transistor
US20100117164A1 (en) Semiconductor device with a low jfet region resistance
TWI615970B (zh) 半導體元件
JP3659195B2 (ja) 半導体装置及びその製造方法
KR102251761B1 (ko) 전력 반도체 소자
JP2004152806A (ja) 絶縁ゲート型半導体素子及び絶縁ゲート型半導体素子の製造方法
KR20180032397A (ko) 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자
JP2024009372A (ja) 超接合半導体装置
TWI548095B (zh) 半導體元件及其製造方法