Nothing Special   »   [go: up one dir, main page]

TWI455311B - 橫向擴散金屬氧化物半導體元件 - Google Patents

橫向擴散金屬氧化物半導體元件 Download PDF

Info

Publication number
TWI455311B
TWI455311B TW099114947A TW99114947A TWI455311B TW I455311 B TWI455311 B TW I455311B TW 099114947 A TW099114947 A TW 099114947A TW 99114947 A TW99114947 A TW 99114947A TW I455311 B TWI455311 B TW I455311B
Authority
TW
Taiwan
Prior art keywords
drain
substrate
region
layer
semiconductor device
Prior art date
Application number
TW099114947A
Other languages
English (en)
Other versions
TW201140824A (en
Inventor
Wei Chieh Lin
Ho Tai Chen
Jia Fu Lin
Po Hsien Li
Original Assignee
Sinopower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sinopower Semiconductor Inc filed Critical Sinopower Semiconductor Inc
Priority to TW099114947A priority Critical patent/TWI455311B/zh
Priority to US12/839,426 priority patent/US8319284B2/en
Publication of TW201140824A publication Critical patent/TW201140824A/zh
Application granted granted Critical
Publication of TWI455311B publication Critical patent/TWI455311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

橫向擴散金屬氧化物半導體元件
本發明係關於一種橫向擴散金屬氧化物半導體元件，尤指一種改善電容特性與最佳化導通電阻的橫向擴散金屬氧化物半導體元件。
橫向擴散金屬氧化物半導體(laterally diffused metal-oxide-semiconductor,LDMOS)元件是一種常見的半導體功率元件。由於橫向擴散金屬氧化物半導體元件具有水平式的結構，容易製造且易於和現行的半導體技術整合，進而減少製作成本。同時，其可以耐較高的崩潰電壓而具有高的輸出功率，因此被廣泛應用於功率轉換器(power converter)、功率放大器(power amplifier)、切換開關(switch)、整流器(rectifier)等元件。
請參閱第1圖。第1圖繪示了習知技術中橫向擴散金屬氧化物半導體元件之剖面示意圖。如第1圖所示，習知橫向擴散金屬氧化物半導體元件通常是設置於一P型半導體基底10內，且P型半導體基底10中另包含一N型漂移區11以及一P型基體區12設於N型漂移區11中。N型源極區13則設置於P型基體區12內，而N型汲極區14是設置於N型漂移區11內且位於N型源極區13之一側。並且，N型源極區13上設置一源極15，N型汲極區14上設置一汲極16，且一閘極17設置於源極15與汲極16之間。此外，一場氧化層(field oxide,FOX)18設置於N型漂移區11上且位於閘極17與汲極16之間。
如第1圖所示，習知技術中橫向擴散金屬氧化物半導體元件，大多是利用增加汲極附近的漂移區長度或是額外設置場氧化層，來增加元件的耐壓能力。然而，增加元件的橫向延伸長度，不但會降低元件的積集度，而且會增加元件的導通電阻，進而導致功率的耗損。因此，為改良橫向擴散金屬氧化物半導體元件的缺點，習知技術又發展一種垂直結構的溝渠式半導體元件，其雖然可以降低導通電阻，但是卻具有較大的閘極與汲極間電容(gate-to-drain capacitance,Cgd)。故當垂直結構的溝渠式半導體元件應用於切換元件時，這種具有較大的閘極與汲極間電容的特性，便會增加切換期間的電壓暫態時間，且會影響切換功率損耗。因此，提供一種同時考量電容特性與導通電阻的半導體功率元件實為產業界的一大課題。
本發明的目的之一在於提供一種溝渠式半導體元件與其製作方法，以解決習知技術所面臨的問題。
本發明之一較佳實施例提供一種溝渠式半導體元件。上述溝渠式半導體元件包括一基底、一閘極介電層、一閘極多晶矽層、一源極區、一汲極區、一基體區、一第一汲極接觸插塞、一源極多晶矽層、一絕緣層、以及一源極金屬層。其中，基底具有一上表面與一下表面。閘極介電層係設置於基底的上表面上，而閘極多晶矽層係設置於閘極介電層上。源極區與汲極區均具有一第一導電類型，並分別設置於閘極多晶矽層之相對兩側之基底中。基體區係具有一第二導電類型，且包覆源極區並延伸至閘極多晶矽層下方之基底中。再者，第一汲極接觸插塞係設置於汲極區相對於源極區之一側的基底中，且第一汲極接觸插塞與汲極區相接觸。源極多晶矽層係設置於汲極區上方之閘極介電層上。並且，絕緣層係設置於基底上，並覆蓋閘極多晶矽層、源極多晶矽層以及閘極介電層，且源極金屬層係設置於絕緣層上。
本發明之另一較佳實施例提供一種溝渠式半導體元件。上述溝渠式半導體元件包括一基底、一閘極介電層、一閘極多晶矽層、一源極區、一汲極區、一基體區、一第一汲極接觸插塞、一溝渠、以及一第一汲極金屬層。其中，基底具有一上表面與一下表面。閘極介電層係設置於基底的上表面上，而閘極多晶矽層係設置於閘極介電層上。源極區與汲極區均具有一第一導電類型，並分別設置於閘極多晶矽層之相對兩側之基底中。基體區係具有一第二導電類型，且包覆源極區並延伸至閘極多晶矽層下方之基底中。再者，第一汲極接觸插塞係設置於汲極區相對於源極區之一側的基底中，且第一汲極接觸插塞與汲極區相接觸。此外，溝渠係設置於鄰近下表面的基底中且位於第一汲極接觸插塞的下方。並且，第一汲極金屬層係設置於基底的下表面上並填滿溝渠，且第一汲極金屬層與第一汲極接觸插塞電性連接。
本發明之橫向擴散金屬氧化物半導體元件，利用於汲極區上方之閘極介電層上設置源極多晶矽層作為場板，用以降低表面電場，進而改善橫向擴散金屬氧化物半導體元件之耐壓能力，使其具有較高的崩潰電壓。並且，源極多晶矽層可有效的提高汲極與源極間電容，進而提升輸出電容。再者，本發明之橫向擴散金屬氧化物半導體元件，可有效的減少閘極與汲極間電容，進而降低輸入電容與反向轉移電容。另外，藉由本發明之第一汲極接觸插塞，可有效的改善汲極與源極間導通電阻，進而降低功率的耗損，並且可以有效的減少橫向的延伸長度，進而增加元件的積集度。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製作商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及後續的申請專利範圍當中所提及的「包括」係為一開放式的用語，故應解釋成「包括但不限定於」。此外，「電性連接」一詞在此係包含任何直接及間接的電性連接手段。因此，文中所描述一第一裝置電性連接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或者該第一裝置可透過其他裝置或連接手段間接地連接至該第二裝置。
請參閱第2圖，第2圖繪示了本發明第一較佳實施例之橫向擴散金屬氧化物半導體元件之剖面示意圖。如第2圖所示，本較佳實施例之橫向擴散金屬氧化物半導體元件包括一基底20、一閘極介電層211、一絕緣層212、一閘極多晶矽層221、一源極多晶矽層222、一源極區23、一汲極區24、一基體區25、一第一汲極接觸插塞261、以及一源極金屬層27。基底20係具有一上表面201與一下表面202，而閘極介電層211係設置於基底20的上表面201上，並且閘極多晶矽層221係設置於閘極介電層211上。再者，源極區23與汲極區24均具有一第一導電類型，並分別設置於閘極多晶矽層221之相對兩側之基底20中。基體區25係具有一第二導電類型，且設置於源極區23與閘極多晶矽層221下方之基底20中。更明確的說，基體區25係包覆源極區23並延伸至閘極多晶矽層221下方之基底20中。在本較佳實施例中，第一導電類型為N型，而第二導電類型為P型，但不以此為限，例如於另一較佳實施例中，第一導電類型可為P型，而第二導電類型可為N型。另外，本較佳實施例之基底20包括一磊晶層203與一基底層204，且磊晶層203位於鄰近基底20之上表面201的一側，而基底層204位於鄰近基底20之下表面202的一側，並且源極區23、汲極區24、與基體區25均設置於磊晶層203中。其中，磊晶層203具有第二導電類型，而基底層204具有第一導電類型。更明確的說，在本較佳實施例中，磊晶層203係為P型摻雜，而基底層204係為N型重摻雜，但不以此為限，而可以視產品需求作調整。
此外，本較佳實施例之源極區23係為一重摻雜區，而汲極區24包括一輕摻雜汲極(lightly doped drain,LDD)區241、一重摻雜汲極(heavily doped drain)區242、以及一深汲極(deep drain)區243。其中，輕摻雜汲極區241之一面為基底20之上表面201。並且，重摻雜汲極區242設置於基底20中，並且重摻雜汲極區242分別與輕摻雜汲極區241以及第一汲極接觸插塞261相接觸。再者，深汲極區243設置於重摻雜汲極區242一側的基底20中，並且深汲極區243分別與重摻雜汲極區242、輕摻雜汲極區241以及第一汲極接觸插塞261相接觸。另外，本較佳實施例之橫向擴散金屬氧化物半導體元件包括一重摻雜基體區251，具有第二導電類型，且設置於源極區23下方的基體區25中。值得注意的是，汲極區24內輕摻雜汲極區241、重摻雜汲極區242、與深汲極區243之位置可以有不同的設置型式，故第2圖分別在左半部(A)與右半部(B)繪示兩種不同的汲極區24內設置型式。再者，第2圖與後續具有左半部(A)與右半部(B)之圖示，主要用來說明不同的實施態樣，並繪示於同一圖中，以利差異的比較。由於左半部(A)與右半部(B)具有不同的汲極區24，故於製程上需分別製作。如第2圖所示，左半部(A)與右半部(B)主要的差異在於汲極區24中各組成物件的相對位置，左半部(A)之輕摻雜汲極區241與重摻雜汲極區242皆鄰接基底20的上表面201，且重摻雜汲極區242及深汲極區243均與第一汲極接觸插塞261直接接觸，而右半部(B)之重摻雜汲極區242的設置位置則直接接觸第一汲極接觸插塞261，使輕摻雜汲極區241與深汲極區243均藉由重摻雜汲極區242來電連接第一汲極接觸插塞261。
再如第2圖所示，源極多晶矽層222係設置於汲極區24上方之閘極介電層211上。在第一較佳實施例中，兩個相臨閘極多晶矽層221之間僅設置一個源極多晶矽層222。其中，源極多晶矽層222係以與閘極多晶矽層221同時形成，亦即此二者係利用同一道微影暨蝕刻製程對同一層多晶矽層(圖未示)來進行圖案轉移製成的。
此外，請參閱第3圖，第3圖繪示了本發明第一較佳實施例之橫向擴散金屬氧化物半導體元件最基本單元的剖面示意圖。如第3圖所示，本發明的橫向擴散金屬氧化物半導體元件最基本單元可包含一閘極介電層211、一閘極多晶矽層221、一源極區23、一汲極區24、一基體區25、一第一汲極接觸插塞261、一源極多晶矽層222等，即可有效運作。而在第2圖所示之較佳實施例中，左半部(A)與右半部(B)所繪示之橫向擴散金屬氧化物半導體元件的實施例，則分別共用一汲極接觸插塞與一源極多晶矽層，亦即每一個橫向擴散金屬氧化物半導體元件均包含二閘極介電層211、二閘極多晶矽層221、二源極區23、二汲極區24、二基體區25、一第一汲極接觸插塞261、一源極多晶矽層222等，而約略以第一汲極接觸插塞261為軸心呈對稱設置。更明確的說，在每一個橫向擴散金屬氧化物半導體元件中，源極多晶矽層222係設置在兩個汲極區24與一個第一汲極接觸插塞261的上方。因此，源極多晶矽層222可以作為一場板(Field plate)，用以降低表面電場，進而改善本發明橫向擴散金屬氧化物半導體元件之耐壓能力，使其具有較高的崩潰電壓。
請繼續參閱第2圖，絕緣層212係設置於基底20上，並覆蓋閘極多晶矽層221、源極多晶矽層222以及閘極介電層211，且源極金屬層27係設置於絕緣層212上。另外，本較佳實施例之橫向擴散金屬氧化物半導體元件另包括一第一源極接觸插塞271與一第二源極接觸插塞272，其中第一源極接觸插塞271係貫穿絕緣層212以電性連接源極金屬層27與源極區23，而第二源極接觸插塞272係貫穿絕緣層212以電性連接源極金屬層27與源極多晶矽層222。據此，設置於汲極區24上方之源極多晶矽層222具有與源極金屬層27相同的電壓值，且源極多晶矽層222與汲極區24之間僅隔著一層厚度很薄的閘極介電層211。因此，藉由源極多晶矽層222的設置，本發明又可有效的提高橫向擴散金屬氧化物半導體元件之汲極與源極間電容(drain-to-source capacitance,Cds)，進而提升輸出電容(output capacitance,Coss)。所以，相較於習知技術中的垂直結構(vertical)的溝渠式半導體元件，本發明之橫向擴散金屬氧化物半導體元件，可有效的減少閘極與汲極間電容，進而降低輸入電容(input capacitance,Ciss)與反向轉移電容(reverse transfer capacitance,Crss)。當橫向擴散金屬氧化物半導體元件應用於切換元件時，閘極與汲極間電容決定了切換期間的電壓暫態時間，且會影響切換功率損耗，據此，本發明具有較低的閘極與汲極間電容，可有效提高切換速度且減少功率損耗。
此外，如第2圖所示，第一汲極接觸插塞261係設置於汲極區24相對於源極區23之一側的基底20中，且第一汲極接觸插塞261與汲極區24相接觸。再者，本較佳實施例之橫向擴散金屬氧化物半導體元件另包括一溝渠205與一第一汲極金屬層26。其中，溝渠205係設置於鄰近下表面202的基底20中，且位於第一汲極接觸插塞261的下方。並且，第一汲極金屬層26係設置於基底20的下表面202上並填滿溝渠205，且第一汲極金屬層26與凸進於溝渠205的第一汲極接觸插塞261電性連接。更明確的說，本發明係藉由溝渠205的設置，而使第一汲極接觸插塞261直接延伸進入第一汲極金屬層26中。值得注意的是，本發明可具有複數個第一汲極接觸插塞261，且第一汲極金屬層26係與複數個第一汲極接觸插塞261電性連接。
另外，在本較佳實施例中，第一源極接觸插塞271與一第二源極接觸插塞272之材料可以是鎢，而第一汲極接觸插塞261之材料可以是鎢或鋁等，並且第一汲極金屬層26之材料可以是銅、鎢、或銀等，但不以此為限，而可依照產品規格與製程需求選用其他導電材料。因此，本發明即可藉由第一汲極接觸插塞261來有效的改善汲極與源極間導通電阻(drain-to-source on-resistance,Rdson)，進而降低功率的耗損。相較於習知技術中的橫向擴散金屬氧化物半導體元件，本發明利用第一汲極接觸插塞261之設置，可以有效的減少橫向的延伸長度，進而增加元件的積集度。再者，本發明設置於基底20之下表面201上的第一汲極金屬層26，可以藉由溝渠205的設置，使第一汲極金屬層26與第一汲極接觸插塞261直接接觸，並加大其接觸的有效面積，進一步降低汲極與源極間導通電阻。
本發明之橫向擴散金屬氧化物半導體元件並不以上述實施例為限，而具有其它不同的實施態樣。為了簡化說明並易於比較，在下文之數個較佳實施例中，對於相同元件沿用相同的符號來表示，並且主要針對差異處進行說明，相同的地方不再贅述。此外，圖示亦是利用左半部(A)與右半部(B)來分別示意本發明之橫向擴散金屬氧化物半導體元件的其他較佳實施例，且每一個例示的橫向擴散金屬氧化物半導體元件均共用汲極接觸插與源極多晶矽層。同樣地，不共用汲極接觸插與源極多晶矽層的最基本單元亦應屬本發明之保護範圍。
請參閱第4圖，第4圖繪示了本發明第一較佳實施例另一實施態樣之橫向擴散金屬氧化物半導體元件之剖面示意圖，其中第4圖與第2圖的差異在於汲極區24內輕摻雜汲極區241、重摻雜汲極區242、與深汲極區243的設置型式，並且左半部(A)與右半部(B)分別繪示兩種不同的汲極區24內設置型式。如第4圖所示，左半部(A)與右半部(B)之輕摻雜汲極區241皆有與第一汲極接觸插塞261直接接觸。相較之下，在第2圖中，左半部(A)與右半部(B)之輕摻雜汲極區241均受到重摻雜汲極區242之阻隔，而無法與第一汲極接觸插塞261直接接觸。此外，第4圖之左半部(A)與右半部(B)的差異在於，右半部(B)之汲極區24僅包括輕摻雜汲極區241與重摻雜汲極區242，而並沒有設置深汲極區243。
請參閱第5圖與第6圖。第5圖與第6圖分別繪示了本發明第二較佳實施例之橫向擴散金屬氧化物半導體元件之多組實施態樣的剖面示意圖。如第5圖與第6圖所示，第二較佳實施例之橫向擴散金屬氧化物半導體元件與第2圖與第4圖所示第一較佳實施例的主要差異在於，第二較佳實施例另外包括一第二汲極金屬層260與一第二汲極接觸插塞262。其中，第二汲極金屬層260係設置於絕緣層212上，而第二汲極接觸插塞262係貫穿絕緣層212，以電性連接第二汲極金屬層260與第一汲極接觸插塞261。再者，由於第二汲極接觸插塞262之設置，從第5圖與第6圖的剖面示意圖來看，第二較佳實施例之源極多晶矽層222係被分為兩個源極多晶矽層222。值得注意的是，從上視圖(圖未示)的角度，兩個源極多晶矽層222可以是彼此相連或彼此不相連。以彼此不相連的情況為例，可於第二較佳實施例之源極多晶矽層222中形成一孔洞(圖未示)，使第二汲極接觸插塞262能穿過源極多晶矽層222，但其剖面圖仍為兩個分開的源極多晶矽層222。
請參閱第7圖與第8圖，第7圖與第8圖分別繪示了本發明第三較佳實施例之橫向擴散金屬氧化物半導體元件之多組實施態樣的剖面示意圖。其中，本發明第三較佳實施例與第一較佳實施例之主要差異在於，第三較佳實施例之磊晶層203與一基底層204具有相同的導電類型，且基體區25的設置位置有部份的變動。如第7圖與第8圖所示，磊晶層203具有與源極區23以及汲極區24相同的第一導電類型，而基底層204亦具有第一導電類型。更明確的說，在第三較佳實施例中，磊晶層203係為N型輕摻雜，而基底層204亦係為N型重摻雜，但不以此為限，而可以視產品需求作調整。再者，在第三較佳實施例中，具有第二導電類型的基體區25雖相似於第一較佳實施例，也就是同樣包覆源極區23並延伸至閘極多晶矽層221下方之基底20中。但是，第三較佳實施例之基體區25僅設置於部分閘極多晶矽層221的下方。更明確的說，第三較佳實施例之磊晶層203係延伸通過源極區23與汲極區24之間並直接接觸閘極介電層211，而佔據了部分閘極多晶矽層221下方的空間。
此外，由於磊晶層203係與汲極為相同導電類型，例如同為N型，因此第7圖與第8圖之汲極區24亦亦可以具有不同的配置型式。如第7圖所示，第7圖左半部(A)之汲極區24與第2圖的左半部(A)相同，而第7圖右半部(B)之汲極區24僅包括輕摻雜汲極區241與重摻雜汲極區242，而未包括左半部(A)的深汲極區243。如第8圖左半部(A)所示，汲極區24同樣僅包括輕摻雜汲極區241與重摻雜汲極區242，但其與第7圖右半部(B)的差異在於，第8圖左半部(A)之重摻雜汲極區242係由基底20之上表面201延伸至基底層204。如第8圖右半部(B)所示，汲極區24僅包括輕摻雜汲極區241，而未設置第7圖左半部(A)之重摻雜汲極區242或深汲極區243。
請參閱第9圖與第10圖。第9圖與第10圖分別繪示了本發明第四較佳實施例之橫向擴散金屬氧化物半導體元件之二實施態樣的剖面示意圖。其中，本發明第四較佳實施例與前述較佳實施例的差異在於，第四較佳實施例之基底20不需要額外設置前述各較佳實施例的磊晶層203。如第9圖所示，此較佳實施例之基底20係具有與源極區23以及汲極區24相同的第一導電類型。並且，基底20另包括一深摻雜區206，具有第二導電類型，且源極區23、汲極區24與基體區25均設置於深摻雜區206中。更明確的說，在本較佳實施例中，基底20為N型摻雜，而深摻雜區206為P型摻雜。如第10圖所示，此較佳實施例之基底20係具有與源極區23以及汲極區24相異的第二導電類型。並且，汲極區24的深汲極區243係由輕摻雜汲極區241與重摻雜汲極區242向下延伸而接觸溝渠205內的第一汲極金屬層26。因此，第四較佳實施例不需要於基底20中形成一磊晶層，可以減少製作磊晶層的成本，進而降低元件製作成本。
綜上所述，本發明之橫向擴散金屬氧化物半導體元件，利用於汲極區上方之閘極介電層上設置源極多晶矽層作為場板，用以降低表面電場，進而改善橫向擴散金屬氧化物半導體元件之耐壓能力，使其具有較高的崩潰電壓。並且，此源極多晶矽層可有效的提高汲極與源極間電容，進而提升輸出電容。相較於習知技術中的垂直結構的溝渠式半導體元件，本發明之橫向擴散金屬氧化物半導體元件，可有效的減少閘極與汲極間電容，進而降低輸入電容與反向轉移電容。另外，藉由本發明之第一汲極接觸插塞，可有效的改善汲極與源極間導通電阻，進而降低功率的耗損，並且可以有效的減少橫向的延伸長度，進而增加元件的積集度。再者，本發明又可以藉由溝渠的設置，使第一汲極接觸插塞與設置於基底之下表面的第一汲極金屬層直接接觸並增加其接觸的有效面積，進一步降低汲極與源極間導通電阻。此外，本發明之橫向擴散金屬氧化物半導體元件可以不需要於基底上形成一磊晶層，用以減少製作磊晶層的成本，進而降低元件製作成本。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．P型半導體基底
11．．．N型漂移區
12．．．P型基體區
13．．．N型源極區
14．．．N型汲極區
15．．．源極
16．．．汲極
17．．．閘極
18．．．場氧化層
20．．．基底
201．．．上表面
202．．．下表面
203．．．磊晶層
204．．．基底層
205．．．溝渠
206．．．深摻雜區
211．．．閘極介電層
212．．．絕緣層
221．．．閘極多晶矽層
222．．．源極多晶矽層
23．．．源極區
24．．．汲極區
241．．．輕摻雜汲極區
242．．．重摻雜汲極區
243．．．深汲極區
25．．．基體區
251．．．重摻雜基體區
26．．．第一汲極金屬層
260．．．第二汲極金屬層
261．．．第一汲極接觸插塞
262．．．第二汲極接觸插塞
27．．．源極金屬層
271．．．第一源極接觸插塞
272．．．第二源極接觸插塞
第1圖繪示了習知技術中橫向擴散金屬氧化物半導體元件之剖面示意圖。
第2圖繪示了本發明第一較佳實施例之橫向擴散金屬氧化物半導體元件之剖面示意圖。
第3圖繪示了本發明第一較佳實施例之橫向擴散金屬氧化物半導體元件最基本單元的剖面示意圖。
第4圖繪示了本發明第一較佳實施例另一實施態樣之橫向擴散金屬氧化物半導體元件之剖面示意圖。
第5圖與第6圖分別繪示了本發明第二較佳實施例之橫向擴散金屬氧化物半導體元件之多組實施態樣的剖面示意圖。
第7圖與第8圖分別繪示了本發明第三較佳實施例之橫向擴散金屬氧化物半導體元件之多組實施態樣的剖面示意圖。
第9圖繪示了本發明第四較佳實施例之橫向擴散金屬氧化物半導體元件之剖面示意圖。
第10圖繪示了本發明第四較佳實施例另一實施態樣之橫向擴散金屬氧化物半導體元件之剖面示意圖。
20．．．基底
201．．．上表面
202．．．下表面
203．．．磊晶層
204．．．基底層
205．．．溝渠
211．．．閘極介電層
212．．．絕緣層
221．．．閘極多晶矽層
222．．．源極多晶矽層
23．．．源極區
24．．．汲極區
241．．．輕摻雜汲極區
242．．．重摻雜汲極區
243．．．深汲極區
25．．．基體區
251．．．重摻雜基體區
26．．．第一汲極金屬層
261．．．第一汲極接觸插塞
27．．．源極金屬層
271．．．第一源極接觸插塞
272．．．第二源極接觸插塞

Claims (19)

  1. 一種橫向擴散金屬氧化物半導體元件，包括：一基底，具有一上表面與一下表面；一閘極介電層，設置於該基底的該上表面上；一閘極多晶矽層，設置於該閘極介電層上；一源極區與一汲極區，均具有一第一導電類型，並分別設置於該閘極多晶矽層之相對兩側之該基底中；一基體區，具有一第二導電類型，包覆該源極區並延伸至該閘極多晶矽層下方之該基底中；一第一汲極接觸插塞，設置於該汲極區相對於該源極區之一側的該基底中，且該第一汲極接觸插塞與該汲極區相接觸；一源極多晶矽層，設置於該汲極區上方之該閘極介電層上一絕緣層，設置於該基底上並覆蓋該閘極多晶矽層、該源極多晶矽層以及該閘極介電層；以及一源極金屬層，設置於該絕緣層上。
  2. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一第一源極接觸插塞，貫穿該絕緣層，以電性連接該源極金屬層與該源極區。
  3. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一第二源極接觸插塞，設置於該絕緣層中，以電性連接該源極金屬層與該源極多晶矽層。
  4. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一溝渠設置於鄰近該下表面的該基底中且位於該第一汲極接觸插塞的下方。
  5. 如請求項第4項所述之橫向擴散金屬氧化物半導體元件，另包括一第一汲極金屬層設置於該基底的該下表面上並填滿該溝渠，且該第一汲極金屬層與該第一汲極接觸插塞電性連接。
  6. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一第二汲極金屬層設置於該絕緣層上。
  7. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一第二汲極接觸插塞，貫穿該絕緣層，以電性連接該第二汲極金屬層與該第一汲極接觸插塞。
  8. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，另包括一重摻雜基體區，具有一第二導電類型，設置於該源極區下方的該基體區中。
  9. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，其中該汲極區包括一輕摻雜汲極區，且該輕摻雜汲極區之一面為該基底之該上表面。
  10. 如請求項第9項所述之橫向擴散金屬氧化物半導體元件，其中該汲極區另包括一重摻雜汲極區，且該重摻雜汲極區分別與該輕摻雜汲極區以及該第一汲極接觸插塞相接觸。
  11. 如請求項第10項所述之橫向擴散金屬氧化物半導體元件，其中該汲極區另包括一深汲極區，且該深汲極區設置於該重摻雜汲極區的一側，並且該深汲極區分別與該重摻雜汲極區以及該輕摻雜汲極區相接觸。
  12. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，其中該基底具有該第一導電類型。
  13. 如請求項第12項所述之橫向擴散金屬氧化物半導體元件，其中該基底另包括一深摻雜區，具有該第二導電類型，且該汲極區與該基體區均設置於深摻雜區中。
  14. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，其中該基底具有該第二導電類型。
  15. 如請求項第1項所述之橫向擴散金屬氧化物半導體元件，其中該基底包括一磊晶層與一基底層，且該磊晶層位於鄰近該基底之該上表面的一側，而該基底層位於鄰近該基底之該下表面的一側，並且該源極區、該汲極區、與該基體區設置於該磊晶層中。
  16. 如請求項第15項所述之橫向擴散金屬氧化物半導體元件，其中該磊晶層具有該第二導電類型，而該基底層具有該第一導電類型。
  17. 如請求項第15項所述之橫向擴散金屬氧化物半導體元件，其中該磊晶層具有該第一導電類型，而該基底層具有該第一導電類型。
  18. 一種橫向擴散金屬氧化物半導體元件，包括：一基底，具有一上表面與一下表面；一閘極介電層，設置於該基底的該上表面上；一閘極多晶矽層，設置於該閘極介電層上；一源極區與一汲極區，均具有一第一導電類型，並分別設置於該閘極多晶矽層之相對兩側之該基底中；一基體區，具有一第二導電類型，包覆該源極區並延伸至該閘極多晶矽層下方之該基底中；一第一汲極接觸插塞，設置於該汲極區相對於該源極區之一側的該基底中，且該第一汲極接觸插塞與該汲極區相接觸；一溝渠，設置於鄰近該下表面的該基底中且位於該第一汲極接觸插塞的下方；以及一第一汲極金屬層，設置於該基底的該下表面上並填滿該溝渠，且該第一汲極金屬層與該第一汲極接觸插塞電性連接。
  19. 一種具有複數個如請求項第18項所述之橫向擴散金屬氧化物半導體元件之半導體裝置，該半導體裝置包括：複數個第一汲極接觸插塞；以及一第一汲極金屬層，設置於該基底的該下表面上，且該第一汲極金屬層與該複數個第一汲極接觸插塞電性連接。
TW099114947A 2010-05-11 2010-05-11 橫向擴散金屬氧化物半導體元件 TWI455311B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099114947A TWI455311B (zh) 2010-05-11 2010-05-11 橫向擴散金屬氧化物半導體元件
US12/839,426 US8319284B2 (en) 2010-05-11 2010-07-20 Laterally diffused metal-oxide-semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099114947A TWI455311B (zh) 2010-05-11 2010-05-11 橫向擴散金屬氧化物半導體元件

Publications (2)

Publication Number Publication Date
TW201140824A TW201140824A (en) 2011-11-16
TWI455311B true TWI455311B (zh) 2014-10-01

Family

ID=44911013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099114947A TWI455311B (zh) 2010-05-11 2010-05-11 橫向擴散金屬氧化物半導體元件

Country Status (2)

Country Link
US (1) US8319284B2 (zh)
TW (1) TWI455311B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878295B2 (en) * 2011-04-13 2014-11-04 National Semiconductor Corporation DMOS transistor with a slanted super junction drift structure
CN102496627A (zh) * 2011-12-27 2012-06-13 上海先进半导体制造股份有限公司 超高压bcd工艺中的ldmos结构
CN203983264U (zh) * 2013-10-30 2014-12-03 英飞凌科技奥地利有限公司 半导体器件
DE102016107714B4 (de) 2015-08-14 2019-07-18 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit einer Transistorzelle, die einen Sourcekontakt in einem Graben umfasst, Verfahren zum Herstellen der Halbleitervorrichtung und integrierte Schaltung
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
US10804389B2 (en) * 2016-02-25 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS transistor
DE102016110645B4 (de) * 2016-06-09 2024-10-17 Infineon Technologies Ag Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
US10971625B2 (en) * 2019-06-30 2021-04-06 Globalfoundries U.S. Inc. Epitaxial structures of a semiconductor device having a wide gate pitch
US11699627B2 (en) * 2021-02-26 2023-07-11 Alpha And Omega Semiconductor International Lp DMOS FET chip scale package and method of making the same
CN115274848B (zh) * 2021-04-29 2023-10-31 苏州华太电子技术股份有限公司 图形化布局夹层氧化层soi的超结ldmos器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7589379B2 (en) * 2004-09-08 2009-09-15 Cambridge Semiconductor Limited Power semiconductor and method of fabrication

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692324B2 (en) 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589379B2 (en) * 2004-09-08 2009-09-15 Cambridge Semiconductor Limited Power semiconductor and method of fabrication
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device

Also Published As

Publication number Publication date
US8319284B2 (en) 2012-11-27
TW201140824A (en) 2011-11-16
US20110278671A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
TWI455311B (zh) 橫向擴散金屬氧化物半導體元件
US8466513B2 (en) Semiconductor device with enhanced mobility and method
JP3721172B2 (ja) 半導体装置
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
JPWO2015151185A1 (ja) 半導体装置
TWI604619B (zh) 二極體、接面場效電晶體以及半導體元件
US9257517B2 (en) Vertical DMOS-field effect transistor
TWI550883B (zh) 橫向雙擴散金氧半導體元件及減少表面電場的結構
JP4966351B2 (ja) 半導体装置
KR20030097017A (ko) 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자
US20120126312A1 (en) Vertical dmos-field effect transistor
US10269945B2 (en) Power transistor device
TWI473267B (zh) 金氧半場效電晶體元件
US9882043B2 (en) Semiconductor device with trench termination structure
TWI566376B (zh) 半導體裝置及其製造方法
TWI737218B (zh) 半導體裝置
TWI578534B (zh) 高壓金氧半導體電晶體元件
TWI577020B (zh) 高壓金氧半導體電晶體元件
JP2009277956A (ja) 半導体装置
US20190043859A1 (en) Power transistor device
JP2023053544A (ja) 半導体装置
JP5343141B2 (ja) 半導体装置
TWI443760B (zh) 半導體結構及其製造方法
CN112582459A (zh) 一种横向双扩散金属氧化物半导体器件及其制作方法
JP2009259861A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees