Nothing Special   »   [go: up one dir, main page]

TWI659515B - 封裝結構及其製造方法 - Google Patents

封裝結構及其製造方法 Download PDF

Info

Publication number
TWI659515B
TWI659515B TW107125929A TW107125929A TWI659515B TW I659515 B TWI659515 B TW I659515B TW 107125929 A TW107125929 A TW 107125929A TW 107125929 A TW107125929 A TW 107125929A TW I659515 B TWI659515 B TW I659515B
Authority
TW
Taiwan
Prior art keywords
wire
electrode
layer
metal
electrically connected
Prior art date
Application number
TW107125929A
Other languages
English (en)
Other versions
TW202008544A (zh
Inventor
葉文亮
簡俊賢
陳建州
吳政惠
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107125929A priority Critical patent/TWI659515B/zh
Priority to US16/151,351 priority patent/US10461146B1/en
Application granted granted Critical
Publication of TWI659515B publication Critical patent/TWI659515B/zh
Publication of TW202008544A publication Critical patent/TW202008544A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種封裝結構，包括基板、金屬-絕緣層-金屬電容、線路重佈結構、以及晶片。金屬-絕緣層-金屬電容設置於基板之上，並包括第一電極、第二電極、以及絕緣層。線路重佈結構設置於金屬-絕緣層-金屬電容之上，並包括第一線路重佈層和第二線路重佈層。第一線路重佈層包括與第一電極電性連接的第一導線和與第二電極電性連接的第二導線。第二線路重佈層設置於第一線路重佈層上，並包括與第一導線電性連接的第三導線和與第二導線電性連接的第四導線。晶片設置於線路重佈結構之上，並與第三導線和第四導線電性連接。

Description

封裝結構及其製造方法
本揭示內容係關於一種封裝結構，以及關於一種封裝結構的製造方法。
傳統上，諸如電容等被動元件通常是個別製作完成後，依照電路設計而焊接於基板上。然而，這些被動元件通常佔有一定的空間(例如立體型電容)，因此不利於電子裝置的薄型化。
本揭示內容之一態樣係提供一種封裝結構，包括基板、金屬-絕緣層-金屬電容、線路重佈結構、以及晶片。金屬-絕緣層-金屬電容設置於基板之上，並包括第一電極、第二電極、以及絕緣層。絕緣層設置於第一電極與第二電極之間。線路重佈結構設置於金屬-絕緣層-金屬電容之上。線路重佈結構包括第一線路重佈層和第二線路重佈層。第一線路重佈層包括第一導線和第二導線。第一導線與第一電極電性連接。第二導線與第二電極電性連接。第二線路重佈層設 置於第一線路重佈層上，並包括第三導線和第四導線。第三導線與第一導線電性連接。第四導線與第二導線電性連接。晶片設置於線路重佈結構之上，並與第三導線和第四導線電性連接。
在本揭示內容的某些實施方式中，封裝結構進一步包括黏著層。黏著層設置於基板與金屬-絕緣層-金屬電容之間。
在本揭示內容的某些實施方式中，黏著層的厚度為5微米~15微米。
在本揭示內容的某些實施方式中，金屬-絕緣層-金屬電容的第一電極具有第一部分。第一部分與第二電極在第一電極的法線方向上不重疊，且第一導線通過接觸第一部分的第一導電接觸件而與第一電極電性連接。
在本揭示內容的某些實施方式中，封裝結構進一步包括防焊層。防焊層設置於線路重佈結構與晶片之間。防焊層覆蓋第三導線和第四導線，並具有第一開口和第二開口分別暴露出第三導線的一部分和第四導線的一部分。
在本揭示內容的某些實施方式中，封裝結構進一步包括保護層。保護層設置於防焊層與晶片之間。
本揭示內容之另一態樣係提供一種封裝結構的製造方法，包括下列步驟：提供基板；使用黏著材料將金屬-絕緣層-金屬電容接合於基板之上，其中金屬-絕緣層-金屬電容包括第一電極、第二電極、以及絕緣層，絕緣層設置於第一電極與第二電極之間；形成第一線路重佈層於金屬-絕 緣層-金屬電容之上，其中第一線路重佈層包括第一導線和第二導線，第一導線與第一電極電性連接，第二導線與第二電極電性連接；形成第二線路重佈層於第一線路重佈層上，其中第二線路重佈層包括第三導線和第四導線，第三導線與第一導線電性連接，第四導線與第二導線電性連接；形成晶片於第二線路重佈層之上，其中晶片與第三導線和第四導線電性連接。
在本揭示內容的某些實施方式中，金屬-絕緣層-金屬電容的第一電極具有第一部分。第一部分與第二電極在第一電極的法線方向上不重疊，且在形成第一線路重佈層的步驟之前，進一步包括下列步驟：形成第一導電接觸件，其中第一導電接觸件接觸第一電極的第一部分，從而第一導線通過第一導電接觸件而與第一電極電性連接。
在本揭示內容的某些實施方式中，在形成晶片的步驟之前，進一步包括下列步驟：形成防焊層於第二線路重佈層上，其中防焊層覆蓋第三導線和第四導線，並具有第一開口和第二開口分別暴露出第三導線的一部分和第四導線的一部分。
在本揭示內容的某些實施方式中，在形成晶片的步驟之後，進一步包括下列步驟：形成保護層於防焊層與晶片之間。
以下將以實施方式對上述之說明作詳細的描述，並對本揭示內容之技術方案提供更進一步的解釋。
10‧‧‧封裝結構
100‧‧‧基板
200‧‧‧黏著層
300‧‧‧金屬-絕緣層-金屬電容
310‧‧‧第一電極
311‧‧‧第一部分
312‧‧‧第二部分
320‧‧‧絕緣層
330‧‧‧第二電極
400‧‧‧線路重佈結構
410‧‧‧層間介電層
412‧‧‧第一介電層
412a‧‧‧第一導通孔
412b‧‧‧第二導通孔
413a‧‧‧第一導電接觸件
413b‧‧‧第二導電接觸件
420‧‧‧第一線路重佈層
421a‧‧‧第一導線
421b‧‧‧第二導線
422‧‧‧第二介電層
422a‧‧‧第三導通孔
422b‧‧‧第四導通孔
423a‧‧‧第三導電接觸件
423b‧‧‧第四導電接觸件
430‧‧‧第二線路重佈層
431a‧‧‧第三導線
431b‧‧‧第四導線
500‧‧‧晶片
600‧‧‧防焊層
600a‧‧‧第一開口
600b‧‧‧第二開口
700‧‧‧保護層
700a‧‧‧第三開口
700b‧‧‧第四開口
L1、L2‧‧‧長度
C1‧‧‧第一焊接材料
C2‧‧‧第二焊接材料
D1、D2、D3‧‧‧方向
第1圖為本揭示內容一實施方式之封裝結構的剖面示意圖。
第2圖~第8圖為本揭示內容一實施方式之封裝結構的製造方法的各個階段的剖面示意圖。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本揭示內容的實施態樣與具體實施例提出了說明性的描述，但這並非實施或運用本揭示內容具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本揭示內容之實施例。
以下敘述之成份和排列方式的特定實施例是為了簡化本揭示內容。當然，此等僅僅為實施例，並不旨在限制本揭示內容。舉例而言，在隨後描述中的在第二特徵之上或在第二特徵上形成第一特徵可包括形成直接接觸的第一特徵和第二特徵之實施例，還可以包括在第一特徵和第二特徵之間形成額外特徵，從而使第一特徵和第二特徵不直接接觸之實施例。另外，本揭示內容的各實施例中可重複元件符號及/或字母。此重複係出於簡化及清楚之目的，且本身不 指示所論述各實施例及/或構造之間的關係。
再者，空間相對用語，例如「下方」、「之下」、「上方」、「之上」等，這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係，如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如，當圖示上下翻轉180度時，一元件與另一元件之間的關係，可能從「下方」、「之下」變成「上方」、「之上」。此外，本文中所使用的空間上的相對敘述也應作同樣的解釋。
第1圖繪示本揭示內容一實施方式之封裝結構10的剖面示意圖。如第1圖所示，封裝結構10包括基板100、黏著層200、金屬-絕緣層-金屬(metal-insulator-metal，MIM)電容300、線路重佈結構400、以及晶片500。
金屬-絕緣層-金屬電容300設置於基板100之上，並包括第一電極310、第二電極330、以及絕緣層320。具體地，絕緣層320設置於第一電極310與第二電極330之間。在一些實施例中，第一電極310和第二電極330的厚度為0.5微米~10微米，例如0.6微米、0.8微米、1微米、2微米、4微米或8微米。在一些實施例中，絕緣層320的厚度為0.1微米~5微米，例如0.2微米、0.3微米、0.5微米、1微米、2微米或4微米。
在一些實施例中，第一電極310在沿著第一方向D1上的長度L1為0.2毫米~75毫米。第二電極330和絕緣層320在沿著第一方向D1上的長度L2為0.1毫米~74.9毫 米。在垂直於第一方向D1的第二方向D2(穿出紙面的方向)上，第一電極310、第二電極330、以及絕緣層320的具有相同的寬度，例如為0.4毫米~75毫米。
詳細而言，第一電極310具有第一部分311和第二部分312。在第一電極310的法線方向(即垂直於第一方向D1的第三方向D3)上，第一部分311與第二電極330不重疊，而第二部分312則與第二電極330重疊。
在一些實施例中，第一電極310和第二電極330包括鉑(Pt)、氮化鈦(TiN)、金(Au)、鈦(Ti)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)或銅(Cu)等，但不以此為限。在一些實施例中，絕緣層320包括氧化鎳(NiO)、氧化鈦(TiO)、氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋅(ZnO)、氧化鎢(WO3)、氧化鋁(Al2O3)、氧化鉭(TaO)、氧化鉬(MoO)或氧化銅(CuO)等，但不以此為限。須說明的是，雖然在第1圖所繪示的絕緣層320為單層，但在其他實施例中，絕緣層320可為互相堆疊的多層。
黏著層200設置於基板100與金屬-絕緣層-金屬電容300之間。黏著層200用以接合基板100與金屬-絕緣層-金屬電容300。在一些實施例中，黏著層200的厚度為5微米~15微米，例如6微米、8微米、10微米或12微米。當黏著層200的厚度不足5微米時，基板100與金屬-絕緣層-金屬電容300之間的接合強度不足。但當黏著層200的厚度超過15微米時，不符合電子裝置薄型化的發展趨勢。在一 些實施例中，黏著層200包括矽膠、環氧樹脂膠、聚醯亞胺(polyimide，PI)膠或聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)膠，但不以此為限。
線路重佈結構400設置於金屬-絕緣層-金屬電容300之上。具體地，線路重佈結構400包括層間介電層410、第一線路重佈層420、以及第二線路重佈層430。
層間介電層410包括第一介電層412、第一導電接觸件413a、以及第二導電接觸件413b。具體地，第一介電層412覆蓋金屬-絕緣層-金屬電容300。第一導電接觸件413a和第二導電接觸件413b嵌置於第一介電層412中。詳細而言，第一導電接觸件413a的底部接觸第一電極310的第一部分311，並且第一導電接觸件413a的上表面暴露於第一介電層412外。第二導電接觸件413b的底部接觸第二電極330，並且第二導電接觸件413b的上表面暴露於第一介電層412外。
第一線路重佈層420設置於層間介電層410上，並包括第一導線421a、第二導線421b、第二介電層422、第三導電接觸件423a、以及第四導電接觸件423b。具體地，第一導線421a和第二導線421b設置於第一介電層412上。第一導線421a接觸第一導電接觸件413a的暴露部分，而第二導線421b接觸第二導電接觸件413b的暴露部分，從而第一導線421a與第一電極310電性連接，而第二導線421b與第二電極330電性連接。第二介電層422覆蓋第一導線421a、第二導線421b、以及第一介電層412。第三導 電接觸件423a和第四導電接觸件423b嵌置於第二介電層422中。詳細而言，第三導電接觸件423a的底部接觸第一導線421a的一部分，並且第三導電接觸件423a的上表面暴露於第二介電層422外。第四導電接觸件423b的底部接觸第二導線421b，並且第四導電接觸件423b的上表面暴露於第二介電層422外。
第二線路重佈層430設置於第一線路重佈層420上，並包括第三導線431a和第四導線431b。具體地，第三導線431a和第四導線431b設置於第二介電層422上。第三導線431a接觸第三導電接觸件423a的暴露部分，而第四導線431b接觸第四導電接觸件423b的暴露部分，從而第三導線431a與第一導線421a電性連接，而第四導線431b與第二導線421b電性連接。
如第1圖所示，第一導電接觸件413a、第二導電接觸件413b、第三導電接觸件423a、以及第四導電接觸件423b的寬度自頂部朝向底部逐漸變窄，呈現上寬下窄的梯型形狀，但第一導電接觸件413a、第二導電接觸件413b、第三導電接觸件423a、以及第四導電接觸件423b的形狀不以此為限。舉例來說，第一導電接觸件413a、第二導電接觸件413b、第三導電接觸件423a、以及第四導電接觸件423b可為圓柱體、立方體等。在一些實施例中，第一導線421a、第二導線421b、第三導線431a、以及第四導線431b包括任何導電材料，例如銅、鎳或銀等金屬，但不以此為限。在一些實施例中，第一介電層412和第二介電層422包括 ABF(Ajinomoto Build-up Film)、聚醯亞胺(Polyimide，PI)或光敏介電材料(photoimageable dielectric，PID)，但不以此為限。在一些實施例中，第一導電接觸件413a、第二導電接觸件413b、第三導電接觸件423a、以及第四導電接觸件423b可為金屬柱，而金屬柱例如包括銅、鎳或銀等導電金屬，但不以此為限。
晶片500設置於線路重佈結構400之上，並與第三導線431a和第四導線431b電性連接。具體地，晶片500的下表面設置有第一金屬凸塊和第二金屬凸塊(未繪示)。第一金屬凸塊經由第一焊接材料C1與第三導線431a接合，從而晶片500與第三導線431a電性連接。類似地，第二金屬凸塊經由第二焊接材料C2與第四導線431b接合，從而晶片500與第四導線431b電性連接。在一些實施例中，第一焊接材料C1和第二焊接材料C2包括錫球，但不以此為限。
在一些實施例中，封裝結構10進一步包括防焊層600。如第1圖所示，防焊層600設置於線路重佈結構400與晶片500之間。具體地，防焊層600覆蓋第三導線431a和第四導線431b，並具有第一開口600a和第二開口600b。第一開口600a和第二開口600b分別暴露出第三導線431a的一部分和第四導線431b的一部分。第一焊接材料C1的底部填入第一開口600a中，並與第三導線431a的暴露部分接合。第二焊接材料C2的底部填入第二開口600b中，並與第四導線431b的暴露部分接合。在一些實施例中，防焊層600包括綠漆。
在一些實施例中，封裝結構10進一步包括保護層700。保護層700設置於防焊層600與晶片500之間。具體地，保護層700具有與第一開口600a連通的第三開口700a，以及與第二開口600b連通的第四開口700b。第一焊接材料C1的頂部填入第三開口700a中，而第二焊接材料C2的頂部填入第四開口700b中。在一些實施例中，保護層700包括樹脂，但不以此為限。值得一提的是，保護層700可保護晶片500的金屬凸塊與第三導線431a和第四導線431b的接合，從而避免剝離的情況發生。另一方面，保護層700亦可阻隔水氣，並且避免金屬凸塊、第一焊接材料C1、第二焊接材料C2、第三導線431a、以及第四導線431b的氧化。
本揭示內容亦提供一種封裝結構10的製造方法。第2圖~第8圖繪示本揭示內容一實施方式之封裝結構的製造方法的各個階段的剖面示意圖。
如第2圖所示，形成黏著層200和金屬-絕緣層-金屬電容300於基板100之上。具體地，使用黏著材料將金屬-絕緣層-金屬電容300接合於基板100之上。
接下來，如第3圖所示，形成第一介電層412覆蓋金屬-絕緣層-金屬電容300和基板100。具體地，第一介電層412包括第一導通孔412a和第二導通孔412b分別暴露出第一電極310的第一部分311和第二電極330。例如，形成介電材料覆蓋金屬-絕緣層-金屬電容300和基板100，並圖案化介電材料以形成第一導通孔412a和第二導通孔412b。在一些實施例中，形成介電材料的方法包括化學氣 相沉積、物理氣相沉積等，但不以此為限。在一些實施例中，圖案化介電材料的方法包括沉積光阻於待圖案化層上，並經過曝光和顯影來形成圖案化光阻層。接著，使用此圖案化光阻層作為蝕刻遮罩來蝕刻待圖案化層。最後，移除圖案化光阻層。可代替地，在介電材料為光敏介電材料的實施例中，可藉由曝光和顯影來移除光敏介電材料的一部分以完成圖案化。
接下來，如第4圖所示，形成第一導線421a和第二導線421b於第一介電層412上，以及形成第一導電接觸件413a和第二導電接觸件413b分別於第一導通孔412a和第二導通孔412b中。例如，形成導電材料於第一介電層412上，並填充於第一導通孔412a和第二導通孔412b中。接著，圖案化導電材料以形成第一導線421a、第二導線421b、第一導電接觸件413a、以及第二導電接觸件413b。在一些實施例中，形成導電材料的方式包括電鍍、化學氣相沉積、物理氣相沉積等，但不以此為限。
接下來，如第5圖所示，形成第二介電層422覆蓋第一導線421a、第二導線421b、以及第一介電層412，並且第二介電層422包括分別暴露出第一導線421a和第二導線421b的第三導通孔422a和第四導通孔422b。例如，形成介電材料覆蓋第一導線421a、第二導線421b、以及第一介電層412，並圖案化介電材料以形成第三導通孔422a和第四導通孔422b。須說明的是，形成介電材料和圖案化介電材料的方式如前所述，將不再贅述之。
接下來，如第6圖所示，形成第三導線431a和第四導線431b於第二介電層422上，以及形成第三導電接觸件423a和第四導電接觸件423b分別於第三導通孔422a和第四導通孔422b中。例如，形成導電材料於第二介電層422上，並填充於第三導通孔422a和第四導通孔422b中。接著，圖案化導電材料以形成第三導線431a、第四導線431b、第三導電接觸件423a、以及第四導電接觸件423b。形成導電材料的方式如前所述，將不再贅述之。
接下來，如第7圖所示，形成防焊層600覆蓋第三導線431a、第四導線431b、以及第二介電層422，並且防焊層600包括第一開口600a和第二開口600b分別暴露出第三導線431a的一部分和第四導線431b的一部分。
接下來，如第8圖所示，設置晶片500於防焊層600之上，且晶片500與第三導線431a和第四導線431b電性連接。具體地，使用第一焊接材料C1接合設置於晶片500下表面的第一金屬凸塊(未繪示)與第三導線431a。第一焊接材料C1的底部填入第一開口600a中，並與第三導線431a的暴露部分接合，從而晶片500與第三導線431a電性連接。使用第二焊接材料C2接合設置於晶片500下表面的第二金屬凸塊(未繪示)與第四導線431b。第二焊接材料C2的底部填入第二開口600b中，並與第四導線431b的暴露部分接合，從而晶片500與第四導線431b電性連接。
接下來，形成保護層700於防焊層600與晶片500之間，從而形成如第1圖所示的封裝結構10。例如，填 充介電材料於防焊層600與晶片500之間以形成保護層700。
由上述發明實施例可知，在此揭露的封裝結構中，使用金屬-絕緣層-金屬電容取代傳統的立體型電容。此外，金屬-絕緣層-金屬電容嵌置於介電層中，因此有利於電子裝置的薄型化。
雖然本揭示內容已以實施方式揭露如上，但其他實施方式亦有可能。因此，所請請求項之精神與範圍並不限定於此處實施方式所含之敘述。
任何熟習此技藝者可明瞭，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (9)

  1. 一種封裝結構，包括：一基板；一金屬-絕緣層-金屬電容，設置於該基板之上，並包括一第一電極、一第二電極、以及一絕緣層，該絕緣層設置於該第一電極與該第二電極之間，其中該第一電極具有一第一部分及一第二部分，該第一部分與該第二部分具有相同寬度，該第一部分與該第二電極在該第一電極的一法線方向上不重疊，該第二部分與該第二電極在該第一電極的該法線方向上重疊；一線路重佈結構，設置於該金屬-絕緣層-金屬電容之上，其中該線路重佈結構包括：一第一線路重佈層，包括一第一導線和一第二導線，該第一導線通過接觸該第一部分的一第一導電接觸件而與該第一電極電性連接，該第二導線與該第二電極電性連接；以及一第二線路重佈層，設置於該第一線路重佈層上，並包括一第三導線和一第四導線，該第三導線與該第一導線電性連接，該第四導線與該第二導線電性連接；以及一晶片，設置於該線路重佈結構之上，並與該第三導線和該第四導線電性連接。
  2. 如申請專利範圍第1項所述的封裝結構，進一步包括一黏著層，設置於該基板與該金屬-絕緣層-金屬電容之間。
  3. 如申請專利範圍第2項所述的封裝結構，其中該黏著層的厚度為5微米~15微米。
  4. 如申請專利範圍第1項所述的封裝結構，進一步包括一防焊層，設置於該線路重佈結構與該晶片之間，其中該防焊層覆蓋該第三導線和該第四導線，並具有一第一開口和一第二開口分別暴露出該第三導線的一部分和該第四導線的一部分。
  5. 如申請專利範圍第5項所述的封裝結構，進一步包括一保護層，設置於該防焊層與該晶片之間。
  6. 一種封裝結構的製造方法，包括下列步驟：提供一基板；使用一黏著材料將一金屬-絕緣層-金屬電容接合於該基板之上，其中該金屬-絕緣層-金屬電容包括一第一電極、一第二電極、以及一絕緣層，該絕緣層設置於該第一電極與該第二電極之間，其中該金屬-絕緣層-金屬電容的該第一電極具有一第一部分及一第二部分，該第一部分與該第二部分具有相同寬度，該第一部分與該第二電極在該第一電極的一法線方向上不重疊，該第二部分與該第二電極在該第一電極的該法線方向上重疊；形成一第一線路重佈層於該金屬-絕緣層-金屬電容之上，其中該第一線路重佈層包括一第一導線和一第二導線，該第一導線與該第一電極電性連接，該第二導線與該第二電極電性連接；形成一第二線路重佈層於該第一線路重佈層上，其中該第二線路重佈層包括一第三導線和一第四導線，該第三導線與該第一導線電性連接，該第四導線與該第二導線電性連接；以及形成一晶片於該第二線路重佈層之上，其中該晶片與該第三導線和該第四導線電性連接。
  7. 如申請專利範圍第6項所述的封裝結構的製造方法，其中在形成該第一線路重佈層的步驟之前，進一步包括下列步驟：形成一第一導電接觸件，其中該第一導電接觸件接觸該第一電極的該第一部分，從而該第一導線通過該第一導電接觸件而與該第一電極電性連接。
  8. 如申請專利範圍第6項所述的封裝結構的製造方法，其中在形成該晶片的步驟之前，進一步包括下列步驟：形成一防焊層於該第二線路重佈層上，其中該防焊層覆蓋該第三導線和該第四導線，並具有一第一開口和一第二開口分別暴露出該第三導線的一部分和該第四導線的一部分。
  9. 如申請專利範圍第8項所述的封裝結構的製造方法，其中在形成該晶片的步驟之後，進一步包括下列步驟：形成一保護層於該防焊層與該晶片之間。
TW107125929A 2018-07-26 2018-07-26 封裝結構及其製造方法 TWI659515B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107125929A TWI659515B (zh) 2018-07-26 2018-07-26 封裝結構及其製造方法
US16/151,351 US10461146B1 (en) 2018-07-26 2018-10-04 Package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107125929A TWI659515B (zh) 2018-07-26 2018-07-26 封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI659515B true TWI659515B (zh) 2019-05-11
TW202008544A TW202008544A (zh) 2020-02-16

Family

ID=67348018

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125929A TWI659515B (zh) 2018-07-26 2018-07-26 封裝結構及其製造方法

Country Status (2)

Country Link
US (1) US10461146B1 (zh)
TW (1) TWI659515B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121109B2 (en) * 2017-10-26 2021-09-14 Intel Corporation Innovative interconnect design for package architecture to improve latency
US20220310777A1 (en) * 2021-03-26 2022-09-29 Intel Corporation Integrated circuit package redistribution layers with metal-insulator-metal (mim) capacitors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479640B (zh) * 2012-12-25 2015-04-01 Ind Tech Res Inst 晶片堆疊結構
TW201642368A (zh) * 2015-05-21 2016-12-01 聯發科技股份有限公司 半導體封裝組件及其製造方法
TW201705442A (zh) * 2015-03-16 2017-02-01 聯發科技股份有限公司 半導體封裝組件
TWI571985B (zh) * 2016-01-06 2017-02-21 華亞科技股份有限公司 扇出晶圓級封裝及其製作方法
TW201732970A (zh) * 2016-03-14 2017-09-16 美光科技公司 半導體封裝及其製作方法
TW201814858A (zh) * 2016-09-22 2018-04-16 台灣積體電路製造股份有限公司 半導體封裝件及其形成方法
TWI642152B (zh) * 2015-03-30 2018-11-21 聯發科技股份有限公司 半導體封裝組件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577025B2 (en) 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US9761562B2 (en) * 2015-05-06 2017-09-12 Micron Technology, Inc. Semiconductor device packages including a controller element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI479640B (zh) * 2012-12-25 2015-04-01 Ind Tech Res Inst 晶片堆疊結構
TW201705442A (zh) * 2015-03-16 2017-02-01 聯發科技股份有限公司 半導體封裝組件
TWI642152B (zh) * 2015-03-30 2018-11-21 聯發科技股份有限公司 半導體封裝組件
TW201642368A (zh) * 2015-05-21 2016-12-01 聯發科技股份有限公司 半導體封裝組件及其製造方法
TWI571985B (zh) * 2016-01-06 2017-02-21 華亞科技股份有限公司 扇出晶圓級封裝及其製作方法
TW201732970A (zh) * 2016-03-14 2017-09-16 美光科技公司 半導體封裝及其製作方法
TW201814858A (zh) * 2016-09-22 2018-04-16 台灣積體電路製造股份有限公司 半導體封裝件及其形成方法

Also Published As

Publication number Publication date
TW202008544A (zh) 2020-02-16
US10461146B1 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4956128B2 (ja) 電子装置の製造方法
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2008091639A (ja) 電子装置およびその製造方法
US20010028105A1 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
TWI766918B (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
TWI403236B (zh) 線路基板製程及線路基板
KR102593562B1 (ko) 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지
WO2010029668A1 (ja) 集積回路装置
US20170236765A1 (en) Chip part and method for manufacturing a chip part
TWI412114B (zh) 半導體封裝結構及其製造方法
TWI659515B (zh) 封裝結構及其製造方法
JP2017195321A (ja) チップコンデンサ
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
TWI591739B (zh) 封裝堆疊結構之製法
JP2018137474A (ja) 電子装置
CN109427728B (zh) 集成型无源组件和其制造方法
JP4329524B2 (ja) 半導体装置およびその製造方法
TWM508791U (zh) 封裝基板與晶片封裝結構
JP6819894B2 (ja) 電子部品
CN110767626A (zh) 封装结构及其制造方法
JP2006287094A (ja) 半導体装置及びその製造方法
TWI452673B (zh) 電子裝置及其製造方法
JP7410700B2 (ja) 半導体装置の製造方法、半導体装置および半導体装置の中間体
US11469184B2 (en) Semiconductor device and manufacturing method of the same