TWM508791U - 封裝基板與晶片封裝結構 - Google Patents

Description

封裝基板與晶片封裝結構

本新型創作是有關於一種封裝基板，且特別是有關於一種無核層封裝基板以及使用此封裝基板的晶片封裝結構。

近年來，隨著科技產業日益發達，電子產品例如筆記型電腦(notebook computer，NB)、平板電腦(tablet computer)與智慧型手機(smart phone)等已大量地應用在日常生活中。電子產品的型態與使用功能越來越多元，因此應用於電子產品中的線路板(circuit board)以及相關的封裝結構也在相關技術中扮演重要的角色。為了增加線路板的應用，許多不同種類的電子元件，例如是晶片，可以藉由適用的封裝技術(package technology)配置在線路板上，以形成晶片封裝結構，並增加其使用功能。

此外，為滿足半導體晶片封裝高積集度(integration)以及微型化(miniaturization)的封裝需求，以供更多的主被動元件級線路載接，半導體晶片封裝結構的基板逐漸由雙層演變為多層(multi-layer)，以使得在有限的空間下運用層間連接技術 (interlayer connection)，以擴大半導體封裝基板上的有效線路佈局面積，以滿足高線路密度的積體電路(integrated circuit)。

如圖1所示，在目前封裝基板的製作上，一般是由一核層12開始，接著於核層12的上下表面形成線路層15及介電層16以完成一核心基板。然後，再經由線路增層技術完成符合設計應用需求的增層基板18，並且於部分暴露的線路層15上塗覆防焊層17。然而，核層12的通孔13a及接墊13b由於高深寬比(aspect ratio)的限制，限縮了在有限的基板厚度下的有效佈線空間。換言之，依此製作方法製作的多層基板，雖可增加佈線空間，但是無法有效減少整體封裝結構厚度，而不利於晶片封裝結構的薄型化與微小化。特別是，當將前述的封裝基板10應用在晶片封裝結構上，將增加整體裝置的厚度，而無法符合行動電子裝置薄型化與微小化的組裝需求與發展趨勢。

本新型創作提供一種封裝基板，其可減少基板厚度並增加有效的線路佈線空間。

本新型創作提供一種晶片封裝結構，其可有效提升指紋辨識裝置的精確度。

本新型創作的封裝基板包括一感應層、一導電層以及一疊層結構。導電層具有相對的一第一表面與一第二表面，並且感應層配置在導電層的第一表面上。疊層結構具有一第一介電層、 一第一導電接墊以及一第一圖案化線路層，皆配置於第二表面上。第一介電層具有相對的一第三表面與一第四表面，以及一第一導電通孔，其中第一介電層包覆第一導電接墊與第一圖案化線路層。

在本新型創作的一實施例中，上述的封裝基板更包括一增層結構，配置於疊層結構的第四表面上，增層結構具有相對的一第五表面與一第六表面。增層結構包括至少一第二介電層、至少一第二導電通孔以及多個第二導電接墊與第二圖案化線路層。第二介電層配置於第五表面上，並且第二導電通孔配置於第二介電層中。多個第二導電接墊及第二圖案化線路層至少配置於第五表面與第六表面上，其中第一導電通孔、第一導電接墊、第二導電通孔以及其中一個第二導電接墊彼此電性連接。

在本新型創作的一實施例中，上述的封裝基板更包括一第一防焊層，配置於第六表面上，並且包覆該第二導電接墊與部份該第二圖形化線路層。第一防焊層具有一開口，適於容置一晶片，並且開口暴露出部分第二圖案化線路層以及部分增層結構的第六表面。

在本新型創作的一實施例中，上述的封裝基板更包括多個焊球，配置在部分暴露於該開口內的該第二圖案化線路層上，其中晶片透過焊球與該些第二圖案化線路層電性連接，並且適於接收來自感應層的感應訊息。

在本新型創作的一實施例中，上述的封裝基板更包括一 封裝膠體，配置於第六表面上，以包覆晶片、第一防焊層以及部分暴露於該開口內的增層結構的第六表面。

在本新型創作的一實施例中，上述的封裝基板更包括一載板配置於導電層的第一表面，以及一離型膜，配置於載板與導電層之間，其中載板藉由離型膜而自導電層的第一表面移除。

在本新型創作的一實施例中，上述的感應層為一壓電薄膜所組成。

在本新型創作的一實施例中，上述的第一導電通孔與第二導電通孔內具有一導電材料，並且藉由導電材料分別與第一及第二導電接墊彼此電性連接。

本新型創作的晶片封裝結構包括上述的封裝基板、至少一晶片以及多個焊球。晶片配置於封裝基板上，並且焊球配置於第二圖案化線路層上，其中晶片透過焊球與第二圖案化線路層彼此電性連接。

在本新型創作的一實施例中，上述的晶片為一指紋辨識晶片，指紋辨識晶片接收來自感應層的一指紋信號，並且進行一指紋辨識分析。

基於上述，本新型創作的封裝基板包括疊層結構，並可進一步包括增層結構，而成為不具有核層架構的無核層基板。如此，封裝基板的厚度可有效地減少，並且增加有效的線路佈線空間。此外，本新型創作可於載板上製作上述的封裝基板，並且配置離型膜於封裝基板與載板之間。當封裝基板製作完成後，可藉 由離型膜將載板移除，而獲致一平坦表面，並藉以配置感應層於其上。因此，採用此封裝基板的晶片封裝結構，除可有效降低封裝結構的厚度，增加有效的線路佈線空間外，當將指紋辨識晶片焊接於此封裝基板上，並將感應層配置於前述的平坦表面時，可有效減少指紋感測表面不平因素的干擾，有效提升指紋感測與辨識的精確度。

為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、100‧‧‧封裝基板

12‧‧‧核層

13a‧‧‧通孔

13b‧‧‧接墊

15‧‧‧線路層

16‧‧‧介電層

17‧‧‧防焊層

18‧‧‧增層基板

50‧‧‧載版

60‧‧‧離型膜

110‧‧‧感應層

120‧‧‧導電層

125a‧‧‧第一導電接墊

125b‧‧‧第一圖案化線路層

130‧‧‧疊層結構

133‧‧‧第一介電層

137‧‧‧第一導電通孔

140‧‧‧增層結構

143‧‧‧第二介電層

145a‧‧‧第二導電接墊

145b‧‧‧第二圖案化線路層

146‧‧‧焊球

147‧‧‧第二導電通孔

150‧‧‧第一防焊層

152‧‧‧開口

160‧‧‧封裝膠體

200‧‧‧晶片/指紋辨識晶片

S1‧‧‧第一表面

S2‧‧‧第二表面

S3‧‧‧第三表面

S4‧‧‧第四表面

S5‧‧‧第五表面

S6‧‧‧第六表面

圖1是習知的一種封裝基板的示意圖。

圖2是根據本新型創作一實施例的晶片封裝結構繪示的剖面示意圖。

圖3是根據本新型創作另一實施例的晶片封裝結構繪示的剖面示意圖。

圖4A至圖4I是圖3晶片封裝結構及其封裝基板的製作流程示意圖。

圖2是本新型創作一實施例的晶片封裝結構的剖面示意圖。請參考圖2，在本實施例中，封裝基板100包括感應層110、 導電層120以及疊層結構130。導電層120具有相對的第一表面S1與第二表面S2，並且第一導電接墊125a與第一圖案化線路層125b配置於第二表面S2上，而感應層110配置於導電層120的第一表面S1上。疊層結構130具有第一介電層133，配置於該第二表面S2上。第一介電層133包括第三表面S3與第四表面S4以及第一導電通孔137，並且第一介電層133包覆第一導電接墊125a與第一圖案化線路層125b。此外，本實施例的疊層結構130可進一步於第四表面S4上配置多個第二導電接墊145a及第二圖案化導電層145b。再者，第二導電接墊145a及部分的第二圖案化線路層145b上可塗覆第一防焊層150，以絕緣並保護暴露於疊層結構130上的線路層。在本實施例中，塗覆的第一防焊層150在第四表面S4上定義出一開口152，並且部份疊層結構130的第四表面S4以及部份的第二圖案化線路層145b暴露於開口152內。在本實施例中，暴露於開口152內的第二圖案化線路層145b可作為連接外部電子元件的植球焊墊。詳細而言，第四表面S4上可用以作為植球焊墊的部份第二圖案化線路層145b上可配置多個焊球146，以將例如是晶片200的外部電子元件焊接於前述的部份第二圖案化線路層145b上。除此之外，本實施例可進一步於第四表面S4上配置封裝膠體160，以將第一防焊層150、其開口152內的晶片200以及晶片200與第四表面S4之間的間隙完全地包覆。

圖3是根據本新型創作另一實施例的晶片封裝結構的剖面示意圖。在本實施例中，圖3的封裝基板除了進一步包括增層 結構140之外，其他元件皆與圖2的封裝基板相同，故以相同的元件符號表示相同的元件，並省略該相同元件的敘述。在本實施例中，封裝基板100包括增層結構140，其配置於疊層結構130的第四表面S4上，並且增層結構140具有相對的第五表面S5與第六表面S6。詳細而言，增層結構140包括第二介電層143、多個配置於第二介電層143中的第二導電通孔147。此外，增層結構140另包括多個第二導電接墊145a及多層第二圖案化導電層145b，配置於增層結構140的第五表面S5、第六表面S6以及增層結構140的各疊層之間的接觸表面。在本實施例中，第一導電通孔137、第一導電接墊125a、第二導電通孔147以及其中一個第二導電接墊145a彼此電性連接。再者，如圖2的繪示，本實施例的增層結構140具有兩層的疊層結構，但本新型創作並不限制於此，在其他未繪示的實施例中，增層結構140可依實際的佈線需求改變其疊層的層數與厚度。

此外，在圖3中，封裝基板100的增層結構140的第六表面S6上的構件與其配置方式，以及其相關的功能敘述是與圖2疊層結構130的第四表面S4上的構件與配置相同。因此，本新型創作於此將不再做重複的敘述。

再者，在前述的實施例中，晶片200可為一指紋辨識晶片。指紋辨識晶片200可經由第二圖案化導電層145b、第二導電接墊145a、第二導電通孔147、疊層結構130中的第一導電通孔137與第一導電接墊125a以及導電層120電性連接感應層110。 進一步而言，感應層110可感測並接收指紋訊號，以將指紋訊號傳送至指紋辨識晶片200。此外，指紋辨識晶片200可接收並分析來自感應層110的指紋訊號，以辨識接觸的指紋特徵。在本實施例中，感應層110可例如為但不限制於是由壓電薄膜所組成，以將來自指紋接觸產生的壓力訊號值轉換成電訊號，以供後續的訊號傳遞與分析。

請再參考圖3，在本實施例中，由於疊層結構130與增層結構140並未具有如圖1核層12的架構。因此，本實施例的第一導電通孔137與第二導電通孔147不會受到核層內導電通孔與導電接墊之間高深寬比的限制。因此，本實施例的疊層結構130與增層結構140可具有較薄的厚度。也因此，可進一步減少使用封裝基板100的晶片封裝結構厚度，並可有效增加基板中的線路佈線空間。再者，將前述使用封裝基板100的晶片封裝結構應用於指紋辨識晶片200的封裝上，可有效地減少指紋辨識裝置(未示出)的整體厚度，以使指紋辨裝置可適用於目前漸趨輕薄化的各種行動電子裝置中。

另一方面，前述實施例中的第一與第二介電層133、143的材質可分別例如是ABF(Ajinomoto build-up film)樹脂、苯並環丁烯(benzocyclobutene，簡稱BCB)樹脂、光阻材料、聚苯噁唑(polybenzoxazole，簡稱PBO)、甲基系矽膠、乙基系矽膠，環苯系矽膠、環氧樹脂或高分子樹脂。此外，第一防焊層150的材質可例如是但不限制於防焊綠漆、樹脂或黏性材料等。

圖4A至圖4I是圖3晶片封裝結構及其封裝基板的製作流程示意圖。以下將藉由圖4A至圖4I說明本實施例的封裝基板的製作流程，但是，上述的圖式僅是用來作為舉例說明，非用以限制本新型創作所提供的封裝基板100。首先，如圖4A所示，提供載板50，並將離型膜60配置於該載板50上。接著，如圖4B，再將導電層120配置於離型膜60上，其中導電層120具有相對的第一表面S1與第二表面S2。然後，請參考圖4C，形成第一導電接墊125a與第一圖案化線路層125b於導電層120的第二表面S2上。接著，請參考圖4D，於導電層120上形成第一介電層133，並且包覆第一導電接墊125a與第一圖案化線路層125b。此外，藉由例如是雷射鑽孔或是其他適合的製程方式貫穿第一介電層133，以形成開孔並暴露出部分的第一導電接墊125a。接著，在開孔中配置導電材料，以形成第一導電通孔137並與第一導電接墊125a彼此電性連接，其中導電材料可例如是但不限制於銅或是其他適用的導電材料。本實施例可藉由上述的製程完成具有第一介電層133、第一導電接墊125a、第一圖案化線路層125b以及第一導電通孔137的疊層結構130。再者，如圖4D所示，疊層結構130的第一介電層133具有第三表面S3與第四表面S4，並且可於第四表面S4上形成第二導電接墊145a第二圖案化線路層145b。

如同上述，本實施例的第一介電層133的材質例如是ABF樹脂材料或是其他適合的介電材料。而第一圖案化導電層125a與第一圖案化線路層125b的材質例如是銅或是其他適用的導電材 料，其藉由例如是無電電鍍(electroless plating)製程或是其他適用的製程形成於導電層的第二表面S2上。接著，請參考圖4E，在完成前述的疊層結構130後，可繼續於疊層結構130上，形成增層結構140。在本實施例中，增層結構140可以一層或多層的疊層結構反覆堆疊而成。雖然如圖4E所繪示，本案的增層結構140是由兩層的疊層結構所組成，但本新型創作並不限於此，增層結構140的層數可依據實際佈線需求調整並配置於疊層結構130的第一介電層133上，以增加晶片封裝結構的線路佈局空間。此外，本實施例的增層結構140具有第五表面S5與第六表面S6，其中第五表面S5與第一介電層133的第四表面S4相互接觸。在本實施例中，增層結構包括兩層的第二介電層143分別配置至少一第二導電接墊145a與第二圖案化線路層145b。此外，增層結構140更包括多個第二導電通孔147，其與第二導電接墊145a及第二圖案化線路層145b彼此電性連接。進一步而言，在本實施例中，增層結構140的第二導電通孔147、第二導電接墊145a與疊層結構130中的第一導電通孔137、第一導電接墊125a彼此電性連接。另一方面，本實施例增層結構140的第二圖形化線路層145b、第二導電接墊145a以及第二導電通孔147形成的製程方法與疊層結構130中的第一圖案化線路層125b、第一導電接墊125a以及第一導電通孔137相同。因此，本新型創作於此將不再重複地敘述。

請再參考圖4E，在本實施例中，第二導電接墊145a與第二圖案化線路層145b形成於增層結構140的第六表面S6上。接 著，在第二導電接墊145a與部份的第二圖案化線路層145b上塗覆絕緣保護用的第一防焊層150，其中第一防焊層150可例如是但不限制為綠漆材料。在本實施例中，第一防焊層150在增層結構140的第六表面S6上定義並形成開口152，並且開口152內暴露出部份的第二圖案化線路層145b，以作為外部電子元件的植球焊墊。詳細而言，請參考圖4F，在本實施例中，可進一步將多個焊球146配置於位於開口152內，並且作為植球焊墊的第二圖案化線路層145b上，以將例如是晶片200等外部電子元件焊接於封裝基板100上。此外，如同上述的內容，本實施例的晶片200可為指紋辨識晶片，用以接收並分析指紋訊號。

進一步而言，請參考圖4G，在指紋辨識晶片200焊接於封裝基板100後，接著再以封裝膠體160以注模成型的方式包覆指紋辨識晶片200、第一防焊層150，並且填充於指紋辨識晶片200與暴露於開口152內的第六表面S6之間的空隙。然後，如圖4H所示，在完成注模步驟之後，可透過簡單的切割步驟，藉由離型膜60將載板50自封裝基板100上移除。在本實施例中，藉由離型膜60的配置可減少移除載板50所需的製程時間，並進一步減少製程的複雜度。此外，在移除離型膜60之後，本實施例可以例如是但不限制於電漿蝕刻的方式去除離型膜60移除後於第一表面S1所殘留的膠渣，以使導電層120的第一表面S1在載板50移除之後成為一高度平坦的表面。

最後，如圖4I所示，在移除載板50之後，可於導電層 120的第一表面S1上形成用於接觸並接收指紋訊號的感應層110。在本實施例中，配置於第一表面S1上的感應層110可藉由疊層結構130與增層結構140中的第一與第二導電接墊125a、145a、第一與第二圖案化線路層125b、145b及第一與第二導電通孔137、147與前述的指紋辨識晶片200電性連接，以將感應層110所接收的指紋接觸感應訊號傳送至指紋辨識晶片200。此外，如同上述，本實施例的感應層110可例如是但不限定於是由壓電薄膜所組成，以將指紋所產生的壓力訊號轉換成電訊號。在本實施例中，由於導電層120的第一表面S1藉由離型膜60移除載板50，並以蝕刻的方式去除殘膠後可成為高度平坦的表面。因此，將感應層110配置在第一表面S1上可具有良好的平坦性，並可減低或消除指紋感測表面不平因素的干擾，使得感應層110的指紋感測與整體指紋辨識裝置的辨識精準度獲得進一步的提升。

綜上所述，本新型創作所提供的封裝基板具有疊層結構，並可進一步包括增層結構，其中增層結構可包含多層交互堆疊的疊層結構以增加線路層的佈線空間。此外，由於本新型創作的封裝基板的無核層架構，使得本新型創作的導電通孔與導電接墊不受限於傳統核層基板的高深寬比的配置方式，而使得本新型創作的封裝基板具有較薄的厚度，並且可在相同的厚度空間之下，容納較多層的疊層，而具有較多的線路佈線空間。因此，將前述的封裝基板應用於例如是指紋辨識晶片的封裝上，可進一步減少整體晶片封裝結構的厚度，並且有利於將前述的指紋辨識晶 片的封裝結構應用於目前漸趨輕薄化的行動電子裝置上。此外，由於本新型創作的製程方式是於具有離型膜配置的載板上形成封裝基板，因此，在封裝基版完成之後，可藉由離型膜將載板移除，並以蝕刻的方式去除殘膠，使得載板去除後的表面上可具有良好的平坦度。再者，將例如是應用於感測指紋的感應層配置於前述的平坦表面上，可減少或消除指紋感測表面不平因素的干擾，而進一步提升指紋感測與辨識的精準度。

雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧封裝基板

110‧‧‧感應層

120‧‧‧導電層

125a‧‧‧第一導電接墊

125b‧‧‧第一圖案化線路層

130‧‧‧疊層結構

133‧‧‧第一介電層

137‧‧‧第一導電通孔

145a‧‧‧第二導電接墊

145b‧‧‧第二圖案化線路層

146‧‧‧焊球

150‧‧‧第一防焊層

152‧‧‧開口

160‧‧‧封裝膠體

200‧‧‧晶片/指紋辨識晶片

S1‧‧‧第一表面

S2‧‧‧第二表面

S3‧‧‧第三表面

S4‧‧‧第四表面

Claims (10)

1. 一種封裝基板，包括：一感應層；一導電層，具有相對的一第一表面與一第二表面，並且該感應層配置於該導電層的該第一表面上；以及一疊層結構，該疊層結構具有一第一介電層、一第一導電接墊以及一第一圖案化線路層，皆配置於該第二表面上，並且該第一介電層具有相對的一第三表面與一第四表面以及一第一導電通孔，其中該第一介電層包覆該第一導電接墊與該第一圖案化線路層。
2. 如申請專利範圍第1項所述的封裝基板，更包括至少一增層結構，配置於該疊層結構的該第四表面上，該增層結構具有相對的一第五表面與一第六表面，並且該增層結構包括：至少一第二介電層，配置於該第五表面上；至少一第二導電通孔，配置於該第二介電層中；以及多個第二導電接墊及第二圖案化線路層，至少配置於該第五表面與該第六表面上，其中該第一導電通孔，該第一導電接墊、該至少一第二導電通孔以及其中一個該些第二導電接墊彼此電性連接。
3. 如申請專利範圍第2項所述的封裝基板，更包括一第一防焊層，配置於該第六表面上，並且包覆該第二導電接墊與部份該第二圖形化線路層，其中該第一防焊層具有一開口，適於容置一晶片，並且該開口暴露出部分該第二圖案化線路層以及部分該增層結構的該第六表面。
4. 如申請專利範圍第3項所述的封裝基板，更包括多個焊球，配置在部分暴露於該開口內的該第二圖案化線路層上，其中該晶片透過該些焊球與該些第二圖案化線路層電性連接，並且適於接收來自該感應層的感應訊息。
5. 如申請專利範圍第3項所述的封裝基板，更包括一封裝膠體，配置於該第六表面上，以包覆該晶片、該第一防焊層以及該晶片與部分暴露於該開口內的該第六表面之間的空隙。
6. 如申請專利範圍第1項所述的封裝基板，更包括一載板，配置於該導電層的該第一表面，以及一離型膜，配置於該載板與該導電層之間，其中該載板藉由該離型膜自該導電層的該第一表面移除。
7. 如申請專利範圍第1項所述的封裝基板，其中該感應層為一壓電薄膜所組成。
8. 如申請專利範圍第2項所述的封裝基板，其中該第一導電通孔及該第二導電通孔內分別具有一導電材料，並且該第一及第二導電通孔藉由該導電材料分別與該第一及第二導電接墊彼此電性連接。
9. 一種晶片封裝結構，包括：如申請專利範圍第1項所述的封裝基板；至少一晶片，配置於該封裝基板上；多個第二導電接墊及第二圖案化線路層，配置於該第四表面上；以及多個焊球，配置於該第二圖案化線路層上，其中該晶片透過該些焊球與該第二圖案化線路層彼此電性連接。
10. 如申請專利範圍第9項所述的晶片封裝結構，其中該晶片為一指紋辨識晶片，該指紋辨識晶片接收來自該感應層的一指紋信號，並且進行一指紋辨識分析。