Nothing Special   »   [go: up one dir, main page]

KR101082254B1 - 유기전계발광 표시 장치 및 그의 제조 방법 - Google Patents

유기전계발광 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101082254B1
KR101082254B1 KR1020090105986A KR20090105986A KR101082254B1 KR 101082254 B1 KR101082254 B1 KR 101082254B1 KR 1020090105986 A KR1020090105986 A KR 1020090105986A KR 20090105986 A KR20090105986 A KR 20090105986A KR 101082254 B1 KR101082254 B1 KR 101082254B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
layer
anode
light emitting
Prior art date
Application number
KR1020090105986A
Other languages
English (en)
Other versions
KR20110049126A (ko
Inventor
강기녕
표영신
진동언
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090105986A priority Critical patent/KR101082254B1/ko
Priority to JP2010031410A priority patent/JP2011100092A/ja
Priority to US12/833,785 priority patent/US8158979B2/en
Priority to TW099125293A priority patent/TWI505458B/zh
Publication of KR20110049126A publication Critical patent/KR20110049126A/ko
Application granted granted Critical
Publication of KR101082254B1 publication Critical patent/KR101082254B1/ko
Priority to JP2013066297A priority patent/JP2013138028A/ja

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것으로, 유기전계발광 표시 장치는 기판 상에 형성된 게이트 전극, 게이트 전극을 포함하는 상부에 형성된 제 1 절연층, 게이트 전극을 포함하는 제 1 절연층 상에 산화물 반도체로 형성된 활성층, 활성층을 포함하는 상부에 형성된 제 2 절연층, 제 2 절연층 상에 활성층과 연결되도록 형성된 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극을 포함하는 상부에 유기물로 형성된 제 3 절연층, 제 3 절연층 상에 소스 전극 또는 드레인 전극과 연결되도록 형성된 애노드 전극, 애노드 전극을 포함하는 상부에 형성되며 발광영역의 애노드 전극이 노출되도록 패터닝된 화소 정의막, 노출된 애노드 전극 상에 형성된 유기 발광층, 및 유기 발광층 상에 형성된 캐소드 전극을 포함하며, 애노드 전극이 활성층과 중첩되지 않도록 배치된다.
산화물 반도체, 박막 트랜지스터, 유기물, 수소 확산, 애노드 전극

Description

유기전계발광 표시 장치 및 그의 제조 방법 {Organic light emitting display device and method of manufacturing the same}
본 발명은 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 산화물 반도체를 활성층으로 하는 박막 트랜지스터를 구비하는 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것이다.
일반적으로 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층과, 게이트 절연층에 의해 채널 영역의 활성층과 절연되도록 배치되는 게이트 전극을 포함한다.
박막 트랜지스터의 활성층은 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되 고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다.
산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 N형의 반도체 특성을 가지고 있기 때문에 기존의 저온 폴리 실리콘(LTPS) 공정으로 박막 트랜지스터를 제조할 수 있으며, 이온 주입 공정이 생략될 수 있기 때문에 제조 공정 및 비용 측면에서 효과적이다.
그러나 산화물 반도체는 소자 구조 및 공정 조건에 따라 전기적 특성이 쉽게 변화되는 단점이 있다. 특히, 산화물 반도체의 특성 변화로 인한 문턱전압(Vth)의 변동은 표시 장치의 화질 및 신뢰성을 저하시키기 때문에 이를 해결할 수 있는 방안이 필요하다.
본 발명의 목적은 산화물 반도체의 전기적 특성 변화를 방지할 수 있는 유기전계발광 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 화질 및 신뢰성을 향상시킬 수 있는 유기전계발광 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광 표시 장치는 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극을 포함하는 상부에 형성된 제 1 절연층; 상기 게이트 전극을 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층; 상기 활성층을 포함하는 상부에 형성된 제 2 절연층; 상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극을 포함하는 상부에 유기물로 형성된 제 3 절연층; 상기 제 3 절연층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 애노드 전극; 상기 애노드 전극을 포함하는 상부에 형성되며 발광영역의 상기 애노드 전극이 노출되도록 패터닝된 화소 정의막; 노출된 상기 애노드 전극 상에 형성된 유기 발광층; 및 상기 유기 발광층 상에 형성된 캐소드 전극을 포함하며, 상기 애노드 전극이 상기 활성층과 중첩되지 않도록 배치된다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 유기전계발광 표시 장치의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전 극을 포함하는 상부에 제 1 절연층을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 제 1 절연층 상에 산화물 반도체로 활성층을 형성하는 단계; 상기 활성층을 포함하는 상부에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 상기 활성층과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극을 포함하는 상부에 유기물로 제 3 절연층을 형성하는 단계; 상기 제 3 절연층을 패터닝하여 상기 소스 전극 또는 드레인 전극을 노출시키는 단계; 세정하는 단계; 상기 제 3 절연층 상에 상기 소스 전극 또는 드레인 전극과 연결되며, 상기 활성층과 중첩되지 않도록 배치되는 애노드 전극을 형성하는 단계; 상기 애노드 전극을 포함하는 상부에 화소 정의막을 형성한 후 발광영역의 상기 애노드 전극을 노출시키는 단계; 노출된 상기 애노드 전극 상에 유기 발광층을 형성하는 단계; 및 상기 유기 발광층 상에 캐소드 전극을 형성하는 단계를 포함한다.
본 발명의 유기전계발광 표시 장치는 산화물 반도체로 이루어진 활성층과 애노드 전극이 서로 중첩되지 않는다. 세정 과정에서 유기물로 이루어진 절연층에 침투된 수소가 후속 공정에서 외부로 충분히 확산될 수 있는 경로가 형성되기 때문에 수소의 침투로 인한 산화물 반도체의 특성 변화가 발생되지 않는다. 따라서 박막 트랜지스터의 문턱전압이 안정적으로 유지되기 때문에 화질 및 신뢰성이 우수한 표시 장치를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하 기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(12)이 형성되고, 버퍼층(12) 상에 게이트 전극(14)이 형성된다. 게이트 전극(14)을 포함하는 버퍼층(12) 상에는 제 1 절연층(16)이 형성되고, 게이트 전극(14)을 포함하는 제 1 절연층(16) 상에는 산화물 반도체로 이루어진 활성층(18)이 형성된다. 활성층(18)을 포함하는 제 1 절연층(16) 상에는 제 2 절연층(20)이 형성되고, 제 2 절연층(20) 상에는 활성층(18)과 연결되도록 소스 전극 및 드레인 전극(22a 및 22b)이 형성된다.
소스 전극 및 드레인 전극(22a 및 22b)을 포함하는 제 2 절연층(20) 상에는 유기물로 이루어진 제 3 절연층(24)이 형성되고, 제 3 절연층(24) 상에는 소스 전극 또는 드레인 전극(22a 또는 22b)과 연결되며 활성층(18)과 중첩되지 않도록 애노드 전극(26)이 형성된다.
애노드 전극(26)을 포함하는 제 3 절연층(24) 상에는 발광영역의 애노드 전극(26)이 노출되도록 패터닝된 화소 정의막(28)이 형성되고, 노출된 애노드 전극(26) 상에는 유기 발광층(30)이 형성되며, 유기 발광층(30)을 포함하는 화소 정의막(28) 상에는 캐소드 전극(32)이 형성된다.
그러면 상기와 같이 구성된 유기전계발광 표시 장치의 제조 과정을 통해 본 발명을 보다 상세하게 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 2a을 참조하면, 유리나 플라스틱으로 이루어진 절연 기판(10) 상에 버퍼층(12) 및 금속층을 형성하고, 금속층을 패터닝하여 게이트 전극(14)을 형성한다. 게이트 전극(14)을 포함하는 버퍼층(12) 상에 제 1 절연층(16) 및 산화물 반도체층을 형성하고, 산화물 반도체층을 패터닝하여 게이트 전극(14a)을 포함하는 제 1 절연층(16) 상에 활성층(18)을 형성한다.
금속층은 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 크롬(Cr) 및 니오비움(Nb) 등의 금속이나 상기 금속들의 합금으로 형성하고, 산화물 반도체층은 산화아연(ZnO)으로 형성하거나, 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 하프늄(Hf), 스태늄(Sn) 등이 도핑된 예를 들어, InZnO(IZO), GaInZnO(GIZO), HfInZnO 등으로 형성한다.
도 2b를 참조하면, 활성층(18)을 포함하는 제 1 절연층(16) 상에 제 2 절연층(20)을 형성하고, 활성층(18)의 일부 영역(소스 영역 및 드레인 영역)이 노출되도록 콘택홀을 형성한다. 콘택홀이 매립되도록 제 2 절연층(20) 상에 금속층을 형성한 후 패터닝하여 소스 영역 및 드레인 영역의 활성층(18)과 연결되는 소스 전극 및 드레인 전극(22a 및 22b)을 형성한다. 금속층은 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 탄탈륨(Ta), 알루미늄(Al), 구리(Cu), 금(Au), 크롬(Cr) 및 니오비움(Nb) 등의 금속이나 상기 금속들의 합금으로 형성한다.
소스 전극 및 드레인 전극(22a 및 22b)을 형성하기 위해 금속층을 패터닝하는 과정에서 제 2 절연층(20)을 식각 정지층(etch stop layer)로 이용한다. 패터닝 과정은 건식 식각을 포함하지만, 채널 영역의 활성층(18) 상에 제 2 절연층(20)이 형성되어 있으므로 활성층(18)의 피해(damage)로 인한 전기적 특성 변화가 방지될 수 있다.
도 2c를 참조하면, 소스 전극 및 드레인 전극(22a 및 22b)을 포함하는 제 2 절연층(20) 상에 절연 및 평탄화를 위하여 제 3 절연층(24)을 형성한다. 제 3 절연층(24)은 아크릴(acrylic) 및 폴리이미드(polyimid)와 같은 유기물로 형성한다. 이 때 공정 조건에 따라 무기물 절연층(도시안됨)을 형성하고, 무기물 절연층 상에 제 3 절연층(24)을 형성할 수도 있다.
제 3 절연층(24)을 패터닝하여 소스 전극 또는 드레인 전극(22a 또는 22b)이 노출되도록 비아홀(24a)을 형성하고, 세정 공정을 진행하여 식각 부산물 및 오염 물질을 제거한다. 이 때 세정액에 물(H2O)이 포함될 경우 유기물로 이루어진 제 3 절연층(24)에 수소(H)가 침투될 수 있다.
도 2d를 참조하면, 비아홀(24a)이 매립되도록 제 3 절연층(24) 상에 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)와 같은 투명한 도전층을 형성한 후 패터닝하여 소스 전극 또는 드레인 전극(22a 또는 22b)과 연결되는 애노드 전극(26)을 형성한다. 이 때 애노드 전극(26)은 활성층(18)과 중첩되지 않도록 형성한다.
애노드 전극(26)을 포함하는 제 3 절연층(24) 상에 화소 정의막(28)을 형성한 후 패터닝하여 발광 영역의 애노드 전극(26)을 노출시킨다. 화소 정의막(28)은 코팅 및 열처리 공정을 통해 형성될 수 있다.
열처리 과정에서 제 3 절연층(24)에 침투된 수소(H)는 외부로 확산되는데, 애노드 전극(26)의 하부에서는 외부로 확산되지 못하지만, 애노드 전극(26) 이외의 부분에서는 외부로 쉽게 확산되기 때문에 활성층(18)으로 침투되지 않는다.
만일, 산화물 반도체층(18)으로 수소(H)가 침투되면 케리어 농도가 증가하여 전도성을 갖게 되기 때문에 문턱전압(Vth)이 변화되거나 박막 트랜지스터로 사용할 수 없게 된다.
따라서 수소(H)의 외부 확산을 촉진시키기 위해서 후속 제조 과정에 열처리가 포함되는 것이 바람직하다.
도 3a는 활성층(18) 상부에 애노드 전극(26)이 배치되지 않는 본 발명의 구조를 갖는 박막 트랜지스터의 문턱전압 특성을 측정한 그래프이고, 도 3b는 활성층 상부에 애노드 전극이 배치된 구조를 갖는 박막 트랜지스터의 문턱전압 특성을 측정한 그래프이다.
게이트 전압(Vg)에 따른 드레인 전류(Id)의 변화를 측정한 결과, 본 발명의 구조를 갖는 박막 트랜지스터는 안정된 문턱전압 특성을 나타내는 반면, 활성층 상부에 애노드 전극이 배치된 구조를 갖는 박막 트랜지스터는 문턱전압이 불안정하게 변화되거나 전도성을 나타내었다.
도 2e를 참조하면, 발광영역의 노출된 애노드 전극(26) 상에 유기 발광 층(30)을 형성하고, 유기 발광층(30)을 포함하는 화소 정의막(28) 상에 캐소드 전극(32)을 형성한다.
본 발명의 유기전계발광 표시 장치는 외부로부터 제공되는 신호가 박막 트랜지스터에 의해 애노드 전극(26)으로 제공된다. 따라서 애노드 전극(26) 및 캐소드 전극(32)에 소정의 전압이 인가되면 애노드 전극(26)을 통해 주입되는 정공과 캐소드 전극(32)을 통해 주입되는 전자가 유기 발광층(30)에서 재결합하게 되고, 이 과정에서 발생되는 에너지 차이에 의해 유기 발광층(30)으로부터 방출된 광이 외부로 출사됨으로써 문자나 화상을 표시한다.
본 발명의 유기전계발광 표시 장치는 제조 과정에서 산화물 반도체층의 전기적 특성 변화가 발생되지 않기 때문에 안정된 문턱전압 특성을 유지할 수 있으며, 이에 따라 화질 및 신뢰성이 우수한 표시 장치의 구현이 가능해진다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 3a 및 도 3b는 게이트 전압(Vg)에 따른 드레인 전류(Id)의 변화를 측정한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 12: 버퍼층
14: 게이트 전극 16: 제 1 절연층
18: 활성층 20: 제 2 절연층
22a: 소스 전극 22b: 드레인 전극
24: 제 3 절연층 26: 애노드 전극
28: 화소 정의막 30: 유기 발광층
32: 캐소드 전극

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상부에 형성된 제 1 절연층;
    상기 게이트 전극을 포함하는 상기 제 1 절연층 상에 산화물 반도체로 형성된 활성층;
    상기 활성층을 포함하는 상부에 형성된 제 2 절연층;
    상기 제 2 절연층 상에 상기 활성층과 연결되도록 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극을 포함하는 상부에 유기물로 형성된 제 3 절연층;
    상기 제 3 절연층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 형성된 애노드 전극;
    상기 애노드 전극을 포함하는 상부에 형성되며 발광영역의 상기 애노드 전극이 노출되도록 패터닝된 화소 정의막;
    노출된 상기 애노드 전극 상에 형성된 유기 발광층; 및
    상기 유기 발광층 상에 형성된 캐소드 전극을 포함하며,
    상기 애노드 전극이 상기 활성층과 중첩되지 않도록 배치된 유기전계발광 표시 장치.
  2. 제 1 항에 있어서, 상기 산화물 반도체는 산화아연(ZnO)을 포함하는 유기전계발광 표시 장치.
  3. 제 2 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치.
  4. 제 1 항에 있어서, 상기 유기물은 아크릴(acrylic) 또는 폴리이미드(polyimid)를 포함하는 유기전계발광 표시 장치.
  5. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상부에 제 1 절연층을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 제 1 절연층 상에 산화물 반도체로 활성층을 형성하는 단계;
    상기 활성층을 포함하는 상부에 제 2 절연층을 형성하는 단계;
    상기 제 2 절연층 상에 상기 활성층과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극을 포함하는 상부에 유기물로 제 3 절연층을 형성하는 단계;
    상기 제 3 절연층을 패터닝하여 상기 소스 전극 또는 드레인 전극을 노출시 키는 단계;
    세정하는 단계;
    상기 제 3 절연층 상에 상기 소스 전극 또는 드레인 전극과 연결되며, 상기 활성층과 중첩되지 않도록 배치되는 애노드 전극을 형성하는 단계;
    상기 애노드 전극을 포함하는 상부에 화소 정의막을 형성한 후 발광영역의 상기 애노드 전극을 노출시키는 단계;
    노출된 상기 애노드 전극 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 캐소드 전극을 형성하는 단계를 포함하는 유기전계발광 표시 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 산화물 반도체는 산화아연(ZnO)을 포함하는 유기전계발광 표시 장치의 제조 방법.
  7. 제 6 항에 있어서, 상기 산화물 반도체에 갈륨(Ga), 인듐(In), 하프늄(Hf) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치의 제조 방법.
  8. 제 5 항에 있어서, 상기 유기물은 아크릴(acrylic) 또는 폴리이미드(polyimid)를 포함하는 유기전계발광 표시 장치의 제조 방법.
  9. 제 5 항에 있어서, 상기 세정하는 단계에서 물(H2O)을 사용하여 세정하는 유기전계발광 표시 장치의 제조 방법.
  10. 제 5 항에 있어서, 상기 화소 정의막을 형성한 후 열처리하는 단계를 더 포함하는 유기전계발광 표시 장치의 제조 방법.
KR1020090105986A 2009-11-04 2009-11-04 유기전계발광 표시 장치 및 그의 제조 방법 KR101082254B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090105986A KR101082254B1 (ko) 2009-11-04 2009-11-04 유기전계발광 표시 장치 및 그의 제조 방법
JP2010031410A JP2011100092A (ja) 2009-11-04 2010-02-16 有機電界発光表示装置及びその製造方法
US12/833,785 US8158979B2 (en) 2009-11-04 2010-07-09 Organic light emitting display and method of manufacturing the same
TW099125293A TWI505458B (zh) 2009-11-04 2010-07-30 有機發光顯示器之製造方法
JP2013066297A JP2013138028A (ja) 2009-11-04 2013-03-27 有機電界発光表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105986A KR101082254B1 (ko) 2009-11-04 2009-11-04 유기전계발광 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110049126A KR20110049126A (ko) 2011-05-12
KR101082254B1 true KR101082254B1 (ko) 2011-11-09

Family

ID=43924427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105986A KR101082254B1 (ko) 2009-11-04 2009-11-04 유기전계발광 표시 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US8158979B2 (ko)
JP (2) JP2011100092A (ko)
KR (1) KR101082254B1 (ko)
TW (1) TWI505458B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20210078571A (ko) 2012-03-13 2021-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN104810382A (zh) * 2015-05-07 2015-07-29 深圳市华星光电技术有限公司 Amoled背板的制作方法及其结构
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
KR102491882B1 (ko) * 2017-12-20 2023-01-27 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2005149942A (ja) * 2003-11-17 2005-06-09 Seiko Epson Corp 電気光学装置、その製造方法、および電子機器
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8017950B2 (en) * 2005-12-29 2011-09-13 Lg Display Co., Ltd. Organic electro-luminescence display device and method of manfacturing the same
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP4655942B2 (ja) * 2006-01-16 2011-03-23 セイコーエプソン株式会社 発光装置、発光装置の製造方法および電子機器
KR20080016282A (ko) * 2006-08-18 2008-02-21 삼성전자주식회사 표시장치와 그 제조방법
US20080048191A1 (en) * 2006-08-23 2008-02-28 Hyun Chul Son Organic light emitting display device and method of fabricating the same
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置,顯示裝置,和半導體裝置,以及其驅動方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008166168A (ja) * 2006-12-28 2008-07-17 Canon Inc 有機elディスプレイとその製造法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR100875101B1 (ko) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP2009224063A (ja) * 2008-03-13 2009-10-01 Fuji Electric Holdings Co Ltd 色変換フィルタ基板の製造方法
KR100936871B1 (ko) 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102383642B1 (ko) * 2008-07-10 2022-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR101352237B1 (ko) * 2008-08-13 2014-01-16 엘지디스플레이 주식회사 유기전계발광표시장치의 제조방법
KR101545315B1 (ko) * 2008-09-17 2015-08-20 삼성디스플레이 주식회사 유기전계발광소자
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
TWI505458B (zh) 2015-10-21
US20110101330A1 (en) 2011-05-05
US8158979B2 (en) 2012-04-17
JP2011100092A (ja) 2011-05-19
TW201117372A (en) 2011-05-16
KR20110049126A (ko) 2011-05-12
JP2013138028A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
KR101073272B1 (ko) 유기전계발광 표시 장치의 제조 방법
KR101082254B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR100907400B1 (ko) 박막 트랜지스터 및 이를 이용한 발광표시장치
TWI524514B (zh) 有機發光顯示裝置之製造方法
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20230099934A1 (en) Thin film transistor, array substrate, and method for fabricating array substrate
KR100936871B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR20110037220A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010016163A (ja) 薄膜トランジスタおよび表示装置
KR20090105558A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2016111107A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR102172972B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR101064470B1 (ko) 박막트랜지스터 및 그 제조방법
JP2016111105A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR20080082277A (ko) 투명 박막 트랜지스터의 제조 방법
KR100796592B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101022141B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
JP2022146789A (ja) 薄膜トランジスタ基板
KR100982314B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20130040342A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 9