TW202320286A - 一種電路板封裝結構、電路板元件以及電子設備 - Google Patents
一種電路板封裝結構、電路板元件以及電子設備 Download PDFInfo
- Publication number
- TW202320286A TW202320286A TW111140759A TW111140759A TW202320286A TW 202320286 A TW202320286 A TW 202320286A TW 111140759 A TW111140759 A TW 111140759A TW 111140759 A TW111140759 A TW 111140759A TW 202320286 A TW202320286 A TW 202320286A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- ground
- signal
- packaging structure
- board packaging
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0227—Split or nearly split shielding or ground planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本申請實施例提供一種電路板封裝結構、電路板元件以及電子設備,涉及電路板技術領域,用於解決或者至少部分解決信號高速傳輸時串擾雜訊大的技術問題。電路板封裝結構包括電路板、至少一個信號過孔組以及遮罩結構。電路板包括基板本體以及設置於基板本體內的信號走線和接地層。信號過孔組包括至少一個信號過孔,信號過孔貫穿基板本體的至少一部分,信號過孔與信號走線電連接。遮罩結構貫穿基板本體的至少一部分,遮罩結構圍繞信號過孔組的外周設置,且與接地層電連接。電路板封裝結構用於連接電子元件。
Description
本申請涉及電路板技術領域,尤其涉及一種電路板封裝結構、電路板元件以及電子設備。
電子元件之間的信號傳輸通過電路板實現,電路板通常選用印製電路板(Printed Circuit Board,PCB)。當信號傳輸的速率提高至112Gbps甚至更高的224Gbps時,信號大多採用多階電平進行調製。由於信號的調製被劃分為更多的電平階段,使得信號擺幅的損失增大,導致信號擺幅在同樣的損耗下所允許的串擾雜訊也須更少,對串擾雜訊的性能要求也更加嚴苛。而隨著信號傳輸速率的提高,串擾雜訊卻會在更寬的頻帶內累積的更高,從而直接導致信號傳輸的信噪比不能滿足傳輸要求,無法實現更高的信號傳輸頻寬。
本申請實施例提供一種電路板封裝結構、電路板元件以及電子設備,用於解決或者至少部分解決信號高速傳輸時串擾雜訊大的技術問題。
為達到上述目的,本申請採用如下技術方案:
本申請的第一方面實施例提供一種電路板封裝結構,該電路板封裝結構包括電路板、至少一個信號過孔組以及遮罩結構。電路板包括基板本體以及設置於基板本體內的信號走線和接地層。信號過孔組包括至少一個信號過孔,且信號過孔貫穿基板本體的至少一部分,信號過孔與信號走線電連接。遮罩結構貫穿基板本體的至少一部分,且遮罩結構圍繞信號過孔組的外周設置,並與接地層電連接。
本申請實施例在電路板上設置有遮罩結構,接地的遮罩結構對信號過孔產生的串擾雜訊具有遮罩、隔離的作用。這樣一來,當信號在高速傳輸時,遮罩結構能夠阻擋、隔離一組信號過孔組內的串擾雜訊傳輸至相鄰的信號過孔組。同時,遮罩結構圍繞信號過孔組的外周設置,能夠包繞串擾雜訊,從而避免串擾雜訊向外傳輸,有利於減少信號高速傳輸時的串擾雜訊。
在一些實施方式中,電路板封裝結構與電子元件電連接,電子元件具有接地管腳。遮罩結構包括至少兩個第一接地過孔組和至少兩個第二接地過孔組,第一接地過孔組與第二接地過孔組交替排列,且圍繞信號過孔組的外周設置。其中,每組第一接地過孔組包括至少一個第一接地過孔,第一接地過孔與電子元件的接地管腳電連接,且與接地層電連接。每組第二接地過孔組包括至少一個第二接地過孔,第二接地過孔與接地層電連接。
將遮罩結構設計為第一接地過孔組和第二接地過孔組的結構形式,使電子元件的接地管腳能夠插入第一接地過孔中,方便電子元件與電路板的裝配。同時,第二接地過孔與第一接地過孔均能夠對信號過孔起到阻擋、隔離串擾雜訊的作用,增強了電路板封裝結構的抗干擾性能,有利於信號的高速傳輸。
在一些實施方式中,每組第一接地過孔組包括至少兩個第一接地過孔。第一接地過孔組還包括第三接地過孔,第三接地過孔位於相鄰兩個第一接地過孔之間,第三接地過孔與接地層電連接。在兩個第一接地過孔之間增設第三接地過孔,能夠提高遮罩結構對串擾雜訊的阻擋、隔離密度,有利於降低信號的電磁波向相鄰信號過孔串擾的幾率,從而提高電路板封裝結構的抗干擾性能。
在一些實施方式中,電路板還包括引線,引線的一端與信號過孔電連接,另一端與信號走線電連接。每組第二接地過孔組包括至少兩個第二接地過孔,引線穿過相鄰兩個第二接地過孔之間的間隙。在相鄰兩個第二接地過孔之間設置間隙,能夠避免遮罩結構的設置對引線佈置造成的影響。
在一些實施方式中,引線兩側相鄰兩個第二接地過孔之間的間隙為0.6-2mm。將引線兩側相鄰兩個第二接地過孔之間的間隙設置為0.6-2mm,既能夠滿足引線的佈線要求,又能夠儘量降低串擾雜訊從引線兩側相鄰兩個第二接地過孔之間的間隙向外傳輸的幾率,從而提高了遮罩結構對串擾雜訊遮罩的效果。
在一些實施方式中,相鄰第一接地過孔之間、相鄰第二接地過孔之間、第一接地過孔與第二接地過孔之間、第一接地過孔與第三接地過孔之間的間距為0.2-0.6mm。將第一接地過孔、第二接地過孔以及第三接地過孔之間的間距設置為0.2-0.6mm,能夠保證遮罩結構的高密佈置,從而提高了遮罩結構對串擾雜訊遮罩的效果。
在一些實施方式中,電路板封裝結構包括至少兩個信號過孔組。相鄰兩個信號過孔組之間的第一接地過孔組共用。或者,相鄰兩個信號過孔組之間的第二接地過孔組共用。相鄰兩個信號過孔組之間共用第一接地過孔組或者第二接地過孔組,有利於減小電路板的結構尺寸,使得電路板上開孔的結構更緊湊。
在一些實施方式中,電路板封裝結構與電子元件電連接,電子元件具有接地管腳。基板本體開設有遮罩槽,遮罩槽貫穿基板本體的至少一部分,且遮罩槽圍繞信號過孔組的外周設置。遮罩結構包括絕緣擋牆和金屬覆蓋層。絕緣擋牆填充於遮罩槽內,且圍繞信號過孔組的外周設置。金屬覆蓋層位於絕緣擋牆和遮罩槽的槽壁之間,且與絕緣擋牆和遮罩槽相連接。金屬覆蓋層與接地層和電子元件的接地管腳電連接。
遮罩結構還可以設計為連通的遮罩槽的結構形式,在遮罩槽內設置金屬覆蓋層,並填充絕緣擋牆,能夠使電子元件的接地管腳能夠固定在絕緣擋牆中,同樣方便電子元件與電路板的裝配。同時,遮罩槽與絕緣擋牆均能夠對信號過孔起到阻擋、隔離串擾雜訊的作用,增強了電路板封裝結構的抗干擾性能,有利於信號的高速傳輸。
在一些實施方式中,絕緣擋牆開設有連接孔。連接孔貫穿絕緣擋牆的至少一部分,且連接孔的側壁露出金屬覆蓋層的一部分。電子元件的接地管腳設置于連接孔內,且通過連接孔的側壁與金屬覆蓋層電連接。在絕緣擋牆上設置連接孔,使電子元件的接地管腳同樣能夠插入連接孔內,從而實現電子元件與電路板的封裝固定。接地管腳可以與金屬覆蓋層接觸,從而實現電子元件的電連接。
在一些實施方式中,電路板還包括引線,引線的一端與信號過孔電連接,另一端與信號走線電連接。遮罩槽的水準截面為C形,引線穿過C形的遮罩槽的開口。其中,水準截面與電路板的板面平行。同樣,在遮罩槽上設置開口,能夠避免遮罩結構的設置對引線佈置造成的影響。
在一些實施方式中,C形的遮罩槽的開口尺寸為0.6-2mm。同理,將C形的遮罩槽的開口尺寸設置為0.6-2mm,既能夠滿足引線的佈線要求,又能夠儘量降低串擾雜訊從遮罩槽的開口向外傳輸的幾率,從而提高了遮罩結構對串擾雜訊遮罩的效果。
在一些實施方式中,電路板封裝結構包括至少兩個信號過孔組。相鄰兩個信號過孔組之間的遮罩槽連通,且相鄰兩個信號過孔組之間的遮罩結構共用。同理,相鄰兩個信號過孔組之間共用連通的遮罩槽,有利於減小電路板的結構尺寸,使得電路板上開孔和開槽的結構更緊湊。
在一些實施方式中,至少一個信號過孔組包括一對差分對過孔。將信號過孔組設計為差分對過孔的結構形式,能夠使傳輸的信號形成差分信號,從而有利於增強信號對雜訊的抗干擾能力。
本申請的第二方面實施例提供一種電路板元件,包括電子元件以及如上所述的任意一種電路板封裝結構。電子元件具有信號管腳與接地管腳,信號管腳與電路板封裝結構的信號過孔電連接,接地管腳與電路板封裝結構的遮罩結構電連接。上述電路板元件具有與前述實施例提供的電路板封裝結構相同的技術效果,此處不再贅述。
在一些實施方式中,電子元件為連接器,連接器包括公端和母端。公端具有第一信號管腳與第一接地管腳。母端具有第二信號管腳與第二接地管腳。電路板封裝結構包括第一電路板封裝結構和第二電路板封裝結構。其中,第一信號管腳與第一電路板封裝結構的信號過孔插接,第一接地管腳與第一電路板封裝結構的遮罩結構插接。第二信號管腳與第二電路板封裝結構的信號過孔插接,第二接地管腳與第二電路板封裝結構的遮罩結構插接。當電子元件為連接器時,本申請實施例提供的電路板元件的串擾雜訊更小,能夠實現連接器高速傳輸信號的功能。
在一些實施方式中,電子元件為晶片,晶片具有信號焊球與接地焊球。信號焊球與電路板封裝結構的信號過孔電連接,接地焊球與電路板封裝結構的遮罩結構電連接。當電子元件為晶片時,本申請實施例提供的電路板元件的串擾雜訊更小,能夠實現晶片高速傳輸信號的功能。
本申請的協力廠商面實施例提供一種電子設備,包括殼體以及如上所述的任意一種電路板元件,電路板元件設置於殼體內。上述電子設備具有與前述實施例提供的電路板元件相同的技術效果,此處不再贅述。
下面將結合本申請實施例中的附圖,對本申請實施例中的技術方案進行描述,顯然,所描述的實施例僅僅是本申請一部分實施例,而不是全部的實施例。
以下,術語“第一”、“第二”等僅用於描述目的,而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此,限定有“第一”、“第二”等的特徵可以明示或者隱含地包括一個或者更多個該特徵。
此外,本申請中,“上”、“下”、“水準”以及“豎直”等方位術語是相對於附圖中的部件示意置放的方位來定義的,應當理解到,這些方向性術語是相對的概念,它們用於相對於的描述和澄清,其可以根據附圖中部件所放置的方位的變化而相應地發生變化。
在本申請中,除非另有明確的規定和限定,術語“連接”應做廣義理解,例如,“連接”可以是固定連接,也可以是可拆卸連接,或成一體;可以是直接相連,也可以通過中間媒介間接相連。
本申請提供一種電子設備,該電子設備可以包括路由器、交換機、伺服器或者基站等電子設備。本申請實施例並不對上述電子設備的具體形式做特殊的限制。以下為了方便說明,如圖1所示,以上述電子設備01為路由器進行舉例說明。該電子設備01可以包括殼體100和電路板元件200,電路板元件200可以安裝在殼體100內。
其中,電路板元件200可以包括電路板封裝結構210和電子元件220。電路板封裝結構210可以通過螺釘或者螺杆等結構安裝在殼體100內,電子元件220可以設置在電路板封裝結構210上,且與電路板封裝結構210電連接。電子元件220可以包括晶片、連接器或者濾波器等器件,本申請實施例並不對電子元件220的具體結構做特殊的限制。
在一些實施方式中,如圖2所示,以電子元件220為連接器進行舉例說明。電路板封裝結構210可以包括第一電路板封裝結構210a和第二電路板封裝結構210b,電子元件220可以包括公端220a和母端220b。其中,公端220a可以與第一電路板封裝結構210a電連接,母端220b可以與第二電路板封裝結構210b電連接。
其中,電連接後的公端220a與第一電路板封裝結構210a可以稱為子卡,電連接後的母端220b與第二電路板封裝結構210b可以稱為背板。背板上可以集成中央處理器、記憶體、多個控制晶片等器件。子卡作為背板功能的擴展,可以通過公端220a與母端220b的插接搭載在背板上。例如,子卡可以集成更多的介面,以增加電子設備01的介面數量。此時,一個背板上可以設置多個母端220b,用於與各個子卡的公端220a電連接。本申請實施例並不對電子設備01殼體100內的背板和子卡數量做特殊的限制。
當然,上述實施例中的第一電路板封裝結構210a和第二電路板封裝結構210b之間為垂直連接。根據公端220a和母端220b結構的不同,以及電子設備01所需功能的不同,還可以使第一電路板封裝結構210a和第二電路板封裝結構210b之間採用如圖3所示的平行連接。或者,還可以使第一電路板封裝結構210a和第二電路板封裝結構210b之間採用如圖4所示的水準對接。本申請實施例並不對第一電路板封裝結構210a和第二電路板封裝結構210b之間的連接方式做特殊的限制。
在此基礎上,具體的,如圖5所示,在第一電路板封裝結構210a和第二電路板封裝結構210b上分別設置有多個過孔20,過孔20中的一部分為信號過孔,另一部分為接地過孔。公端220a具有多個陣列分佈的管腳(pin),多個管腳中的一部分可以為第一信號管腳221a,用於與過孔20中的信號過孔電連接。其餘部分管腳可以為第一接地管腳222a,用於與過孔20中的接地過孔電連接。母端220b也具有多個陣列分佈的管腳(pin),多個管腳中的一部分可以為第二信號管腳221b,用於與過孔20中的信號過孔電連接。其餘部分管腳可以為第二接地管腳222b,用於與過孔20中的接地過孔電連接。
其中,第一信號管腳221a、第一接地管腳222a、第二信號管腳221b以及第二接地管腳222b均可以設計為魚眼針腳。在此情況下,可以使公端220a通過插接的方式與第一電路板封裝結構210a電連接,可以使母端220b通過插接的方式與第二電路板封裝結構210b電連接。當然,電子元件220也可以選用表面貼裝技術SMT或者通孔回流焊等方式,實現與電路板封裝結構210之間的電連接。
上述實施例是以電子元件220為連接器進行的舉例說明。在另一些實施方式中,電子元件220還可以為如圖6所示的晶片220c。晶片220c具有多個陣列分佈的焊球,多個焊球中的一部分可以為信號焊球221,用於與過孔20中的信號過孔電連接。其餘部分焊球可以為接地焊球222,用於與過孔20中的接地過孔電連接。在此情況下,為了實現晶片220c與電路板封裝結構210之間的電連接,可以將晶片220c的信號焊球221與接地焊球222通過表面貼裝技術SMT或者通孔回流焊等方式,裝配在電路板封裝結構210上。
當信號傳輸的速率提高至112Gbps甚至更高的224Gbps時,信號傳輸的頻率也會相應的提高至40GHz甚至更高的80GHz。而隨著信號傳輸速率的提高、頻率的增大,串擾雜訊卻會在更寬的頻帶內累積的更高,這就要求信號對串擾雜訊的性能也更加嚴苛。其中,電路板的封裝結構設計,是導致信號在高速傳輸時串擾雜訊增加的主要因素之一。以下將對電路板的封裝結構進行詳細說明。
為了有效減少信號高速傳輸時的串擾雜訊影響,滿足信號高速傳輸的要求,如圖7所示,本申請提供的電路板封裝結構210可以包括電路板211、信號過孔組212以及遮罩結構213。多組信號過孔組212與遮罩結構213均開設在電路板211上,以下將以其中一組信號過孔組212與遮罩結構213為例進行說明。
電路板211可以包括如圖8所示的基板本體2110,以及設置於基板本體2110內的信號走線2111和接地層2112,在信號走線2111與接地層2112之間可以設置介質層2113。具體的,基板本體2110可以選用雙面覆銅板。雙面覆銅板包括芯板層以及覆蓋在芯板層兩側的銅箔層,雙面覆銅板中的其中一面銅箔層可以作為信號走線2111,另一面銅箔層可以作為接地層2112,雙面覆銅板中的芯板層則可以作為介質層2113。
當然,根據電路板211的不同結構設計,雙面覆銅板中的兩面銅箔層也可以均作為信號走線2111或者接地層2112。當電路板211需要多層信號走線2111和接地層2112時,還可以選用多個雙面覆銅板進行層壓,相鄰雙面覆銅板之間可以採用半固化片等粘接層2114壓制成型。
信號過孔組212可以包括如圖8所示的兩個信號過孔2121。兩個信號過孔2121貫穿基板本體2110設置,可以是盲孔、埋孔或者通孔。每個信號過孔2121的孔壁內鍍覆有可以導電的金屬材料,信號走線2111與信號過孔2121電連接。當然,電路板211還可以包括如圖7所示的引線214,將引線214的一端與信號過孔2121電連接,引線214的另一端與信號走線2111電連接。
需要說明的是,當信號過孔組212為兩個信號過孔2121時,兩個信號過孔2121可以組成一對差分對過孔。與兩個信號過孔2121分別電連接的兩根引線214和兩根信號走線2111,等長、等寬、等間距設置,能夠使傳輸的信號形成差分信號,從而使信號進行振幅相等、相位相反的差分傳輸,有利於增強信號對雜訊的抗干擾能力。
當然,信號過孔組212也可以包括一個信號過孔2121。本申請並不對信號過孔組212內信號過孔2121的具體數量做特殊的限制。此外,電路板211上可以開設多對差分對過孔,多對差分對過孔可以呈矩形陣列,也可以呈圓形陣列。本申請實施例並不對差分對過孔的具體分佈形式做特殊的限制。
當電子元件220為連接器時,連接器公端220a的第一信號管腳221a可以與第一電路板封裝結構210a的信號過孔2121插接,連接器母端220b的第二信號管腳221b可以與第二電路板封裝結構210b的信號過孔2121插接。當電子元件220為晶片時,晶片的信號焊球221可以與電路板封裝結構210的信號過孔2121電連接。
以上是對電路板211以及電路板211上的信號過孔組212進行的介紹。由於信號在電路板211的各信號走線2111之間通過信號過孔2121進行垂直傳輸,因此,為了實現對信號過孔組212的串擾雜訊遮罩,降低相鄰信號過孔組212之間的串擾雜訊,以下將對遮罩結構213進行詳細的介紹。
示例一:
在一些實施方式中,如圖8所示,遮罩結構213可以設計為過孔的結構形式,過孔可以是盲孔、埋孔或者通孔,且過孔貫穿基板本體2110的至少一部分。過孔貫穿基板本體2110的深度大於或等於信號過孔2121的深度,且遮罩結構213圍繞在信號過孔2121的外周,以實現對串擾雜訊阻擋、隔離的作用。過孔可以與接地層2112電連接,接地層2112可以在信號過孔2121貫穿的位置開設反焊盤,信號走線2111可以繞開遮罩結構213貫穿的位置,以避免造成短路。
這樣一來,由於信號走線2111和接地層2112在基板本體2110上呈水準佈置,信號過孔2121與遮罩結構213在基板本體2110上呈豎直佈置。信號走線2111、信號過孔2121、接地層2112以及遮罩結構213,在基板本體2110上構成至少一個回路。電流在回路內沿信號走線2111和信號過孔2121流動,同時攜帶高低電平信號在回路內傳輸。當信號完成傳輸後,又隨電路沿接地層2112和遮罩結構213返回。
由此可知,當信號傳輸時,信號可以在信號走線2111內進行水準傳輸,並且在信號過孔2121進行垂直傳輸。當信號返回時,信號可以在接地層2112內進行水準返回,並且在遮罩結構213垂直返回。由於過孔貫穿基板本體2110的深度不小於信號過孔2121的深度,使得信號的傳輸路徑被包繞在信號的返回路徑內,從而使得信號過孔2121內產生的串擾雜訊能夠被遮罩結構213阻擋、隔離。
具體的,如圖9A所示,遮罩結構213可以包括兩個第一接地過孔組2131和兩個第二接地過孔組2132,第一接地過孔組2131和第二接地過孔組2132分別與接地層2112(圖8所示)電連接。第一接地過孔組2131與第二接地過孔組2132可以圍繞在信號過孔組212(圖7所示點畫線矩形框)的外周。具體的,圖9A中,兩個第一接地過孔組2131沿X方向並排設置,兩個第二接地過孔組2132沿Y方向並排設置。其中,X方向和Y方向垂直設置。當然,第一接地過孔組2131與第二接地過孔組2132的排列也可以呈圓環形圍繞在信號過孔組212的外周。以下為了方便說明是以第一接地過孔組2131與第二接地過孔組2132可以排列呈矩形圍繞在信號過孔組212的外周為例進行的舉例說明。
其中,如圖9A所示,每組第一接地過孔組2131可以包括兩個沿Y方向排列的第一接地過孔2131a,第一接地過孔2131a與接地層2112(圖8所示)電連接,第一接地過孔2131a的孔壁內鍍覆有可以導電的金屬材料。當電子元件220為連接器時,連接器公端220a的第一接地管腳222a可以與第一電路板封裝結構210a的第一接地過孔2131a插接,連接器母端220b的第二接地管腳222b可以與第二電路板封裝結構210b的第一接地過孔2131a插接。當電子元件220為晶片時,晶片的接地焊球222可以與電路板封裝結構210的第一接地過孔2131a電連接。
在此基礎上,如圖9A所示,每組第一接地過孔組2131還可以包括第三接地過孔2131b,第三接地過孔2131b位於相鄰兩個第一接地過孔2131a之間。如圖9B所示,第三接地過孔2131b的兩端可以均與接地層2112電連接。與第一接地過孔2131a的不同之處在於,第三接地過孔2131b並不與電子元件220的管腳(pin)電連接。
其中,第三接地過孔2131b內的孔壁內鍍覆有可以導電的金屬材料。在第三接地過孔2131b內既可以填充絕緣塑膠等材料,也可以填充導電金屬材料,還可以將第三接地過孔2131b設置為空心結構,本申請實施例並不對第三接地過孔2131b的具體結構做特殊的限制。
此外,如圖9A所示,每組第二接地過孔組2132可以包括多個沿X方向排列第二接地過孔2132a,第二接地過孔2132a的兩端也可以均與接地層2112(圖9B所示)電連接。同理,與第一接地過孔2131a的不同之處在於,第二接地過孔2132a也不與電子元件220的管腳(pin)電連接。兩組第一接地過孔組2131和兩組第二接地過孔組2132可以圍成矩形框,信號過孔組212可以設置在矩形框內。
其中,第二接地過孔2132a內的孔壁內鍍覆有可以導電的金屬材料。在第二接地過孔2132a內既可以填充絕緣塑膠等材料,也可以填充導電金屬材料,還可以將第二接地過孔2132a設置為空心結構,本申請實施例並不對第二接地過孔2132a的具體結構做特殊的限制。
在此基礎上,如圖9A所示,引線214(圖7所示)可以穿過相鄰兩個第二接地過孔2132a之間的間隙。此時,引線214兩側的兩個第二接地過孔2132a的孔壁之間形成遮罩結構213的開口2130。若開口2130的距離S1小於0.6mm,開口2130過窄將不利於引線214的佈置。若開口2130的距離S1大於2mm,將不利於串擾雜訊的遮罩。可選的,開口2130的距離S1可以設置為0.6-2mm。
同理,若相鄰第二接地過孔2132a之間、第一接地過孔2131a與第二接地過孔2132a之間、第一接地過孔2131a與第三接地過孔2131b之間的間距S2小於0.2mm,則不利於各過孔的佈置。若間距S2大於0.6mm,將不利於串擾雜訊的遮罩。因此,相鄰第二接地過孔2132a之間、第一接地過孔2131a與第二接地過孔2132a之間、第一接地過孔2131a與第三接地過孔2131b之間的間距S2可以設置為0.2-0.6mm。當第一接地過孔組2131內僅設置有兩個第一接地過孔2131a時,兩個第一接地過孔2131a之間的間距S2也可以設置為0.2-0.6mm。
根據電路板211的阻抗設計、電子元件220管腳的佈置、電路板211上排布的過孔尺寸,本申請實施例並不對第一接地過孔2131a、第二接地過孔2132a以及第三接地過孔2131b的具體數量和尺寸做特殊的限制。
示例的,如圖10所示,以四組信號過孔組212為例進行說明。每組信號過孔組212中兩個第二接地過孔2132a孔壁之間的開口距離S1為0.6mm,相鄰第二接地過孔2132a之間、第一接地過孔2131a與第二接地過孔2132a之間、第一接地過孔2131a與第三接地過孔2131b之間的間距S2為0.2mm。四組信號過孔組212沿X方向和Y方向呈矩形陣列佈置,且沿X方向相鄰第一接地過孔2131a與第三接地過孔2131b共用。
如圖11所示,以橫坐標表示信號傳輸的頻率(單位GHz),以縱坐標表示串擾雜訊(單位dB)。則四組信號過孔組212之間的串擾雜訊隨信號傳輸頻率變化的曲線關係由圖可知,電路板封裝結構210能夠實現信號傳輸的頻率達到80GHz,同時,信號的遠端串擾能夠滿足-40dB的要求。如圖12所示,電路板封裝結構210能夠實現信號傳輸的頻率達到80GHz,同時,信號的近端串擾能夠滿足-40dB的要求。
需要說明的是,本申請實施例並不對電路板211上信號過孔組212的組數做特殊的限制,每組信號過孔組212的外周均圍繞有第一接地過孔組2131與第二接地過孔組2132。每組第一接地過孔組2131與第二接地過孔組2132交替排列,相鄰兩個信號過孔組212之間也可以是第二接地過孔組2132共用。
此外,若每組信號過孔組212中兩個第二接地過孔2132a孔壁之間的開口距離S1為2mm,相鄰第二接地過孔2132a之間、第一接地過孔2131a與第二接地過孔2132a之間、第一接地過孔2131a與第三接地過孔2131b之間的間距S2為0.6mm。則電路板封裝結構210能夠實現信號傳輸的頻率達到50GHz,同時,信號的遠端串擾和近端串擾均能夠滿足-40dB的要求。
示例二:
與示例一的不同之處在於,如圖13A所示,遮罩結構213可以設計為遮罩槽215的結構形式。具體的,可以在電路板211上開設遮罩槽215。同樣,如圖13B所示,遮罩槽215貫穿電路板211的深度大於或等於信號過孔組212的深度,且遮罩槽215圍繞在信號過孔組212的外周。遮罩槽215可以與接地層2112電連接,接地層2112可以在信號過孔2121貫穿的位置開設反焊盤,信號走線2111可以繞開遮罩槽215貫穿的位置,以避免造成短路。
在此基礎上,如圖13A所示,遮罩槽215的水準截面可以設計為具有開口2130的C形,水準截面與電路板211的板面平行。引線214可以穿過C形的遮罩槽215的開口2130。其中,如圖14所示,引線214兩側的遮罩槽215的開口2130尺寸S1可以設置為0.6-2mm。當然,遮罩槽215也可以設計為U形或者圓環形的形狀,本申請實施例並不對遮罩槽215的具體結構形式做特殊的限制。
具體的,如圖15所示,遮罩結構213可以包括絕緣擋牆2133和金屬覆蓋層2134。絕緣擋牆2133可以選用樹脂或者玻璃纖維等材質製成,並填充於遮罩槽215內,且圍繞信號過孔組212的外周設置。金屬覆蓋層2134位於絕緣擋牆2133和遮罩槽215的槽壁之間,金屬覆蓋層2134可以選用鍍銅等方式進行加工製造,且金屬覆蓋層2134與絕緣擋牆2133和遮罩槽215相連接。金屬覆蓋層2134還與接地層2112(圖13B所示)和電子元件220的管腳(pin)電連接。
在一些實施方式中,如圖15所示,絕緣擋牆2133上可以開設連接孔2135,用於連接電子元件220(圖1所示)。具體的,連接孔2135可以貫穿絕緣擋牆2133的至少一部分,且連接孔2135的側壁露出金屬覆蓋層2134的一部分,用於與電子元件220電連接。沿絕緣擋牆2133的長度方向,連接孔2135可以間隔設置。
當電子元件220為連接器時,連接器公端220a的第一接地管腳222a可以與第一電路板封裝結構210a的連接孔2135插接,且與金屬覆蓋層2134電連接;連接器母端220b的第二接地管腳222b可以與第二電路板封裝結構210b的連接孔2135插接,且與金屬覆蓋層2134電連接。
當電子元件220為晶片時,此時可以無需開設連接孔2135。僅需在絕緣擋牆2133的頂部設置焊盤,使焊盤與金屬覆蓋層2134電連接即可。晶片的接地焊球222可以與電路板封裝結構210的焊盤電連接。
根據電路板211的阻抗設計以及電子元件220管腳的佈置,本申請實施例並不對遮罩槽215和遮罩結構213的設置寬度做特殊的限制。
示例的,如圖16所示,同樣以四組信號過孔組212為例進行說明。每組信號過孔組212的外周均圍繞有遮罩槽215和遮罩結構213。四組信號過孔組212同樣沿X方向和Y方向呈矩形陣列佈置,且沿X方向相鄰兩個信號過孔組212之間的遮罩槽215連通,且相鄰兩個信號過孔組212之間的遮罩結構213共用。
當引線214兩側的遮罩槽215的開口尺寸S1設置為0.6mm時,電路板封裝結構210同樣能夠實現信號傳輸的頻率達到80GHz,同時,信號的遠端串擾和近端串擾均能夠滿足-40dB的要求。當引線214兩側的遮罩槽215的開口尺寸S1設置為2mm時,電路板封裝結構210同樣能夠實現信號傳輸的頻率達到50GHz,同時,信號的遠端串擾和近端串擾均能夠滿足-40dB的要求。
需要說明的是,本申請實施例提供的電路板封裝結構210,並不局限於在信號過孔組212的外周佈置過孔式的遮罩結構213或者遮罩槽215式的遮罩結構213。根據電路板的封裝結構設計以及電子元件220管腳的佈置,過孔式的遮罩結構213與遮罩槽215式的遮罩結構213也可以相互結合佈置在電路板211上。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100:殼體
200:電路板元件
210:電路板封裝結構
220:電子元件
210a:第一電路板封裝結構
210b:第二電路板封裝結構
220a:公端
220b:母端
20:過孔
221a:第一信號管腳
221b:第二信號管腳
222a:第一接地管腳
222b:第二接地管腳
220c:晶片
222:接地焊球
221:信號焊球
211:電路板
212:信號過孔組
213:遮罩結構
214:引線
2110:基板本體
2111:信號走線
2112:接地層
2113:介質層
2114:粘接層
2130:開口
2131:第一接地過孔組
2131a:第一接地過孔
2131b:第三接地過孔
2132:第二接地過孔組
2132a:第二接地過孔
S1:距離
S2:間距
215:遮罩槽
2133:絕緣擋牆
2134:金屬覆蓋層
2135:連接孔
圖1為本申請實施例提供的一種電子設備的結構示意圖;
圖2為本申請實施例提供的另一電子設備的結構示意圖;
圖3為圖2中電路板元件的一種實施方式結構示意圖;
圖4為圖2中電路板元件的另一實施方式結構示意圖;
圖5為圖2中連接器與電路板封裝結構的分解結構示意圖;
圖6為圖1中晶片與電路板封裝結構連接的結構示意圖;
圖7為本申請實施例提供的一種電路板封裝結構的俯視結構示意圖;
圖8為圖7中A-A的剖視結構示意圖;
圖9A為圖7中遮罩結構的一種實施方式結構示意圖;
圖9B為本申請實施例提供的電路板封裝結構與電子元件的分解結構示意圖;
圖10為本申請實施例提供的另一電路板封裝結構的俯視結構示意圖;
圖11為圖10中電路板封裝結構的遠端串擾結果示意圖;
圖12為圖10中電路板封裝結構的近端串擾結果示意圖;
圖13A為本申請實施例提供的又一電路板封裝結構的俯視結構示意圖;
圖13B為圖13A中B-B的剖視結構示意圖;
圖14為圖13A中遮罩槽的一種實施方式結構示意圖;
圖15為圖13A中遮罩結構的一種實施方式結構示意圖;
圖16為本申請實施例提供的再一電路板封裝結構的俯視結構示意圖。
213:遮罩結構
2130:開口
2131:第一接地過孔組
2131a:第一接地過孔
2131b:第三接地過孔
2132:第二接地過孔組
2132a:第二接地過孔
S1:距離
S2:間距
Claims (17)
- 一種電路板封裝結構,其特徵在於,包括: 電路板,包括基板本體以及設置於所述基板本體內的信號走線和接地層; 至少一個信號過孔組,所述信號過孔組包括至少一個信號過孔,所述信號過孔貫穿所述基板本體的至少一部分;所述信號過孔與所述信號走線電連接;以及, 遮罩結構,貫穿所述基板本體的至少一部分,所述遮罩結構圍繞所述信號過孔組的外周設置,且與所述接地層電連接。
- 根據請求項1所述的電路板封裝結構,其特徵在於,所述電路板封裝結構與電子元件電連接,所述電子元件具有接地管腳; 所述遮罩結構包括: 至少兩個第一接地過孔組和至少兩個第二接地過孔組,所述第一接地過孔組與所述第二接地過孔組交替排列,且圍繞所述信號過孔組的外周設置; 其中,每組所述第一接地過孔組包括至少一個第一接地過孔,所述第一接地過孔與所述電子元件的接地管腳電連接,且與所述接地層電連接; 每組所述第二接地過孔組包括至少一個第二接地過孔,所述第二接地過孔與所述接地層電連接。
- 根據請求項2所述的電路板封裝結構,其特徵在於,每組所述第一接地過孔組包括至少兩個所述第一接地過孔; 所述第一接地過孔組還包括第三接地過孔,所述第三接地過孔位於相鄰兩個所述第一接地過孔之間,所述第三接地過孔與所述接地層電連接。
- 根據請求項2或3所述的電路板封裝結構,其特徵在於,所述電路板還包括引線,所述引線的一端與所述信號過孔電連接,另一端與所述信號走線電連接; 每組所述第二接地過孔組包括至少兩個所述第二接地過孔,所述引線穿過相鄰兩個所述第二接地過孔之間的間隙。
- 根據請求項4所述的電路板封裝結構,其特徵在於,所述引線兩側相鄰兩個所述第二接地過孔之間的間隙為0.6-2mm。
- 根據請求項4所述的電路板封裝結構,其特徵在於,相鄰所述第一接地過孔之間、相鄰所述第二接地過孔之間、所述第一接地過孔與所述第二接地過孔之間、所述第一接地過孔與所述第三接地過孔之間的間距為0.2-0.6mm。
- 根據請求項2所述的電路板封裝結構,其特徵在於,所述電路板封裝結構包括至少兩個所述信號過孔組; 相鄰兩個所述信號過孔組之間的所述第一接地過孔組共用;或者, 相鄰兩個所述信號過孔組之間的所述第二接地過孔組共用。
- 根據請求項1所述的電路板封裝結構,其特徵在於,所述電路板封裝結構與電子元件電連接,所述電子元件具有接地管腳; 所述基板本體開設有遮罩槽,所述遮罩槽貫穿所述基板本體的至少一部分,且所述遮罩槽圍繞所述信號過孔組的外周設置; 所述遮罩結構包括: 絕緣擋牆,填充於所述遮罩槽內,且圍繞所述信號過孔組的外周設置;以及, 金屬覆蓋層,位於所述絕緣擋牆和所述遮罩槽的槽壁之間,且與所述絕緣擋牆和所述遮罩槽相連接;所述金屬覆蓋層與所述接地層和所述電子元件的接地管腳電連接。
- 根據請求項8所述的電路板封裝結構,其特徵在於,所述絕緣擋牆開設有連接孔; 所述連接孔貫穿所述絕緣擋牆的至少一部分,且所述連接孔的側壁露出所述金屬覆蓋層的一部分; 所述電子元件的接地管腳設置於所述連接孔內,且通過所述連接孔的側壁與所述金屬覆蓋層電連接。
- 根據請求項8所述的電路板封裝結構,其特徵在於,所述電路板還包括引線,所述引線的一端與所述信號過孔電連接,另一端與所述信號走線電連接; 所述遮罩槽的水準截面為C形,所述引線穿過所述C形的所述遮罩槽的開口;其中,所述水準截面與所述電路板的板面平行。
- 根據請求項10所述的電路板封裝結構,其特徵在於,所述C形的所述遮罩槽的開口尺寸為0.6-2mm。
- 根據請求項8所述的電路板封裝結構,其特徵在於,所述電路板封裝結構包括至少兩個所述信號過孔組; 相鄰兩個所述信號過孔組之間的所述遮罩槽連通,且相鄰兩個所述信號過孔組之間的所述遮罩結構共用。
- 根據請求項1-12中任一項所述的電路板封裝結構,其特徵在於,所述至少一個信號過孔組包括一對差分對過孔。
- 一種電路板元件,其特徵在於,包括: 電子元件,具有信號管腳與接地管腳;以及, 如請求項1-13中任一項所述的電路板封裝結構,所述信號管腳與所述電路板封裝結構的所述信號過孔電連接,所述接地管腳與所述電路板封裝結構的所述遮罩結構電連接。
- 根據請求項14所述的電路板元件,其特徵在於,所述電子元件為連接器,所述連接器包括: 公端,具有第一信號管腳與第一接地管腳;以及, 母端,具有第二信號管腳與第二接地管腳; 所述電路板封裝結構包括第一電路板封裝結構和第二電路板封裝結構: 其中,所述第一信號管腳與所述第一電路板封裝結構的所述信號過孔插接,所述第一接地管腳與所述第一電路板封裝結構的所述遮罩結構插接;所述第二信號管腳與所述第二電路板封裝結構的所述信號過孔插接,所述第二接地管腳與所述第二電路板封裝結構的所述遮罩結構插接。
- 根據請求項14所述的電路板元件,其特徵在於,所述電子元件為晶片,所述晶片具有信號焊球與接地焊球; 所述信號焊球與所述電路板封裝結構的所述信號過孔電連接,所述接地焊球與所述電路板封裝結構的所述遮罩結構電連接。
- 一種電子設備,其特徵在於,包括: 殼體;以及, 如請求項14-16中任一項所述的電路板元件,設置於所述殼體內。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111327300.7 | 2021-11-10 | ||
CN202111327300.7A CN116113137A (zh) | 2021-11-10 | 2021-11-10 | 一种电路板封装结构、电路板组件以及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202320286A true TW202320286A (zh) | 2023-05-16 |
TWI812525B TWI812525B (zh) | 2023-08-11 |
Family
ID=86262546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111140759A TWI812525B (zh) | 2021-11-10 | 2022-10-27 | 一種電路板封裝結構、電路板元件以及電子設備 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN116113137A (zh) |
TW (1) | TWI812525B (zh) |
WO (1) | WO2023083095A1 (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09307273A (ja) * | 1996-05-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | シールド構造を備えた高周波回路 |
US5869898A (en) * | 1997-04-25 | 1999-02-09 | Nec Corporation | Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof |
JP2003249559A (ja) * | 2002-02-22 | 2003-09-05 | Handotai Rikougaku Kenkyu Center:Kk | 多層配線装置および配線方法並びに配線特性解析・予測方法 |
US9087846B2 (en) * | 2013-03-13 | 2015-07-21 | Apple Inc. | Systems and methods for high-speed, low-profile memory packages and pinout designs |
US20160020177A1 (en) * | 2014-06-13 | 2016-01-21 | Ubotic Company Limited | Radio frequency shielding cavity package |
CN205378257U (zh) * | 2015-01-24 | 2016-07-06 | 深圳市鑫龙上通讯科技有限公司 | 一种pcb线路板及其移动通信设备 |
US9930772B2 (en) * | 2015-12-30 | 2018-03-27 | Te Connectivity Corporation | Printed circuit and circuit board assembly configured for quad signaling |
CN113573463B (zh) * | 2021-06-08 | 2023-07-11 | 华为技术有限公司 | 电路板 |
-
2021
- 2021-11-10 CN CN202111327300.7A patent/CN116113137A/zh active Pending
-
2022
- 2022-10-27 TW TW111140759A patent/TWI812525B/zh active
- 2022-11-03 WO PCT/CN2022/129632 patent/WO2023083095A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN116113137A (zh) | 2023-05-12 |
WO2023083095A1 (zh) | 2023-05-19 |
TWI812525B (zh) | 2023-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW452999B (en) | Electrical connector assembly and method of making the same | |
US7280372B2 (en) | Stair step printed circuit board structures for high speed signal transmissions | |
US7732913B2 (en) | Semiconductor package substrate | |
US7746657B2 (en) | 10G XFP compliant PCB | |
JP2020009433A (ja) | ルーティングアセンブリ | |
US6949992B2 (en) | System and method of providing highly isolated radio frequency interconnections | |
US7350292B2 (en) | Method for affecting impedance of an electrical apparatus | |
CN113573463B (zh) | 电路板 | |
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
KR102447839B1 (ko) | 회로 기판 및 이를 포함하는 전자 기기 | |
WO2021259021A1 (zh) | 印刷电路板及具有该印刷电路板的电子设备 | |
KR100663265B1 (ko) | 다층 기판 및 그 제조 방법 | |
CN114430608A (zh) | 一种印制电路板及背板架构系统、通信设备 | |
US6445590B1 (en) | Capacitor for DRAM connector | |
TWI812525B (zh) | 一種電路板封裝結構、電路板元件以及電子設備 | |
US20070228578A1 (en) | Circuit substrate | |
WO2021184844A1 (zh) | 一种光模块 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
KR200294942Y1 (ko) | 인쇄회로기판 상의 노이즈 감소 레이아웃 및 이인쇄회로기판을 사용하는 커넥터 | |
JPH02184096A (ja) | 電子回路基板 | |
TWI809624B (zh) | 電路板結構 | |
WO2022228072A1 (zh) | 电路板组件及其制作方法、终端及电子设备 | |
KR20050049036A (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
CN112512208B (zh) | 一种电路板 |