Nothing Special   »   [go: up one dir, main page]

KR20220069199A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220069199A
KR20220069199A KR1020200155986A KR20200155986A KR20220069199A KR 20220069199 A KR20220069199 A KR 20220069199A KR 1020200155986 A KR1020200155986 A KR 1020200155986A KR 20200155986 A KR20200155986 A KR 20200155986A KR 20220069199 A KR20220069199 A KR 20220069199A
Authority
KR
South Korea
Prior art keywords
disposed
layer
inorganic encapsulation
encapsulation layer
area
Prior art date
Application number
KR1020200155986A
Other languages
English (en)
Inventor
김미영
박용환
김광혁
박소연
전상현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200155986A priority Critical patent/KR20220069199A/ko
Priority to US17/508,102 priority patent/US20220158129A1/en
Priority to CN202111249608.4A priority patent/CN114551511A/zh
Publication of KR20220069199A publication Critical patent/KR20220069199A/ko

Links

Images

Classifications

    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H01L27/323—
    • H01L27/3234—
    • H01L27/3276—
    • H01L51/5275—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H04M1/0268—Details of the structure or mounting of specific components for a display module assembly including a flexible display panel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 상기 기판 상에 배치된 화소, 상기 화소 상에 배치된 박막 봉지층, 상기 박막 봉지층 상에 배치되고, 개구부가 정의된 커버층, 및 상기 커버층 상에 배치된 감지부를 포함하고, 상기 개구부에 중첩하는 상기 박막 봉지층의 상면에 함몰부가 정의될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
일반적으로 사용자에게 영상을 제공하는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 내비게이션, 및 스마트 텔레비전 등의 전자 기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하고, 생성된 영상을 표시 화면을 통해 사용자에게 제공한다.
표시 장치는 영상을 생성하는 표시 패널 및 표시 패널 상에 배치되어 외부 입력을 감지하기 위한 입력 감지부를 포함한다. 표시 패널은 영상을 표시하기 위한 복수 개의 화소들을 포함한다. 화소들은 광을 생성하여 영상을 표시할 수 있다. 입력 감지부는 외부 입력을 감지하기 위한 복수 개의 감지 전극들을 포함한다.
다양한 요인들에 의해 화소들의 출광 효율이 감소할 수 있다. 또한, 화소들에서 생성된 광은 표시 장치의 정면뿐만 아니라 표시 장치의 좌우측으로 진행할 수 있다. 따라서, 출광 효율 및 정면 휘도를 향상시키기 위한 기술 개발이 요구되고 있다.
본 발명의 목적은 두께를 줄이고 출광 효율을 향상시킬 수 있는 표시 장치를 제공하는데 있다.
본 발명의 실시 예에 따른 표시 장치는, 기판, 상기 기판 상에 배치된 화소, 상기 화소 상에 배치된 박막 봉지층, 상기 박막 봉지층 상에 배치되고, 개구부가 정의된 커버층, 및 상기 커버층 상에 배치된 감지부를 포함하고, 상기 개구부에 중첩하는 상기 박막 봉지층의 상면에 함몰부가 정의될 수 있다.
본 발명의 실시 예에 따른 표시 장치는, 기판, 상기 기판 상에 배치된 화소, 상기 화소와 이격되어 상기 기판 상에 배치된 연결 전극, 상기 화소 상에 배치되고, 상기 연결 전극 위로 연장된 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치된 제2 무기 봉지층, 상기 제2 무기 봉지층 상에 배치된 커버층, 및 상기 커버층 상에 단일층으로 배치된 감지부를 포함하고, 상기 감지부는 상기 커버층 및 상기 제1 및 제2 무기 봉지층들에 정의된 컨택홀을 통해 상기 연결 전극에 연결되고, 상기 연결 전극 상에 배치된 상기 제2 무기 봉지층의 부분의 두께는 상기 화소 상에 배치된 상기 제2 무기 봉지층의 부분의 두께보다 작을 수 있다.
본 발명의 실시 예에 따르면, 입력 감지부의 감지 전극들이 단일층으로 표시 장치에 제공되므로, 표시 장치의 두께가 줄어들 수 있다.
본 발명의 실시 예에 따르면, 발광 영역들 각각에 중첩하는 박막 봉지층의 두께가 비발광 영역에 중첩하는 박막 봉지층의 두께보다 작으므로, 표시 장치의 출광 효율이 향상될 수 있다.
본 발명의 실시 예에 따르면, 화소들 상에 배치되고, 발광 영역들 각각에 중첩하는 개구부를 정의하는 제1 절연층의 측면에서 광이 반사되어 상부로 진행하므로, 표시 장치의 정면 휘도가 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 4는 도 2에 도시된 표시 패널의 평면도이다.
도 5는 도 4에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 6은 도 2에 도시된 입력 감지부의 평면도이다.
도 7은 도 6에 도시된 어느 하나의 제1 감지부 및 어느 하나의 제2 감지부의 구성을 보여주는 도면이다.
도 8은 도 7에 도시된 I-I'선의 단면도이다.
도 9는 도 7에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 10은 도 2에 도시된 표시 패널 및 입력 감지부의 일부분의 단면을 예시적으로 도시한 도면이다.
도 11은 도 4 및 도 6에서 벤딩 영역 및 벤딩 영역에 인접한 제1 및 제2 영역들의 단면을 예시적으로 도시한 도면이다.
도 12는 도 11에 도시된 개구부들을 정의하는 제1 절연층의 평면도이다.
도 13은 도 6에서 벤딩 영역을 경유하여 제2 영역으로 연장하기 위한 제1 신호 배선의 연결 구조를 설명하기 위한 단면도이다.
도 14는 도 6에서 제2 패드의 연결 구조를 설명하기 위한 단면도이다.
도 15a 내지 도 15d는 도 13에서 제1 절연층이 사용되는 이유를 설명하기 위한 도면들이다.
도 16은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다.
도 17은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다.
도 18은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다.
도 19는 도 18에 도시된 어느 하나의 금속 패턴을 확대하여 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 연장하는 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 또는 다각형 등 다양한 형상들을 가질 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다. 또한, 본 명세서에서, 평면상에서 봤을 때의 의미는 제3 방향(DR3)에서 바라본 상태로 정의된다.
표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
표시 장치(DD)는 적어도 하나의 카메라(CAM)를 포함할 수 있다. 카메라(CAM)는 표시 영역(DA) 내에 배치될 수 있다. 예시적으로, 카메라(CAM)는 표시 영역(DA)의 상측에 인접할 수 있으나, 카메라(CAM)의 위치가 이에 한정되는 것은 아니다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자 장치들에 사용될 수 있다. 또한, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션, 게임기, 스마트폰, 태블릿, 또는 카메라와 같은 중소형 전자 장치들에 사용될 수도 있다. 그러나, 이것들은 단지 예시적인 실시예로서 제시된 것이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기들에도 사용될 수 있다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 2에는 제1 방향(DR1)에서 바라본 표시 장치(DD)의 단면이 도시되었다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 입력 감지부(ISP), 반사 방지층(RPL), 윈도우(WIN), 패널 보호 필름(PPF), 및 제1 내지 제3 접착층들(AL1~AL3)을 포함할 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예를 들어, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 감지부(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 감지부(ISP)는 정전 용량 방식으로 외부의 입력을 감지하기 위한 복수 개의 센서부들(미 도시됨)을 포함할 수 있다. 입력 감지부(ISP)는 표시 장치(DD)의 제조 시, 표시 패널(DP) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 감지부(ISP)는 표시 패널(DP)과 별도의 패널로 제조되어, 접착층에 의해 표시 패널(DP)에 부착될 수 있다.
반사 방지층(RPL)은 입력 감지부(ISP) 상에 배치될 수 있다. 반사 방지층(RPL)은 외광 반사 방지 필름으로 정의될 수 있다. 반사 방지층(RPL)은 표시 장치(DD) 위에서부터 표시 패널(DP)을 향해 입사되는 외부광의 반사율을 감소시킬 수 있다.
표시 패널(DP)을 향해 진행된 외부광이 표시 패널(DP)에서 반사하여 외부의 사용자에게 다시 제공될 경우, 거울과 같이, 사용자가 외부광을 시인할 수 있다. 이러한 현상을 방지하기 위해, 예시적으로, 반사 방지층(RPL)은 표시 패널(DP)의 화소들과 동일한 색을 표시하는 복수 개의 컬러 필터들을 포함할 수 있다.
컬러 필터들은 외부광을 화소들과 동일한 색으로 필터링할 수 있다. 이러한 경우, 외부광이 사용자에게 시인되지 않을 수 있다. 그러나, 이에 한정되지 않고, 반사 방지층(RPL)은 외부광의 반사율을 감소시키기 위해 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다.
윈도우(WIN)는 반사 방지층(RPL) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치 및 충격으로부터 표시 패널(DP), 입력 감지부(ISP), 및 반사 방지층(RPL)을 보호할 수 있다.
패널 보호 필름(PPF)은 표시 패널(DP) 아래에 배치될 수 있다. 패널 보호 필름(PPF)은 표시 패널(DP)의 하부를 보호할 수 있다. 패널 보호 필름(PPF)은 폴리에틸렌테레프탈레이트(Polyethyleneterephthalate, PET)와 같은 가요성 플라스틱 물질을 포함할 수 있다.
제1 접착층(AL1)은 표시 패널(DP)과 패널 보호 필름(PPF) 사이에 배치될 수 있다. 제1 접착층(AL1)에 의해 표시 패널(DP)과 패널 보호 필름(PPF)이 서로 합착될 수 있다.
제2 접착층(AL2)은 반사 방지층(RPL)과 입력 감지부(ISP) 사이에 배치될 수 있다. 제2 접착층(AL2)에 의해 반사 방지층(RPL)과 입력 감지부(ISP)가 서로 합착될 수 있다.
제3 접착층(AL3)은 윈도우(WIN)와 반사 방지층(RPL) 사이에 배치될 수 있다. 제3 접착층(AL3)에 의해 윈도우(WIN)와 반사 방지층(RPL)이 서로 합착될 수 있다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 3에는 제1 방향(DR1)에서 바라본 표시 패널(DP)의 단면이 도시되었다.
도 3을 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 폴리 이미드(PI:polyimide)와 같은 가요성 플라스틱 물질을 포함할 수 있다. 표시 소자층(DP-OLED)은 표시 영역(DA) 상에 배치될 수 있다.
회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 복수 개의 화소들이 배치될 수 있다. 화소들 각각은 회로 소자층(DP-CL)에 배치된 트랜지스터 및 표시 소자층(DP-OLED)에 배치되어 트랜지스터에 연결된 발광 소자를 포함할 수 있다. 화소의 구성은 이하 상세히 설명될 것이다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 덮도록 회로 소자층(DP-CL) 상에 배치될 수 있다. 박막 봉지층(TFE)은 무기층들 및 무기층들 사이의 유기층을 포함할 수 있다. 무기층들은 수분/산소로부터 화소들을 보호할 수 있다. 유기층은 먼지 입자와 같은 이물질로부터 화소들(PX)을 보호할 수 있다.
도 4는 도 2에 도시된 표시 패널의 평면도이다.
도 4를 참조하면, 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 발광 구동부(EDV)(emission driver), 인쇄 회로 기판(PCB), 타이밍 컨트롤러(T-CON), 및 입력 감지 제어부(IS-IC)를 포함할 수 있다.
표시 패널(DP)은 가요성 표시 패널일 수 있다. 표시 패널(DP)은 제2 방향(DR2)보다 제1 방향(DR1)으로 더 길게 연장할 수 있다. 예를 들어, 표시 패널(DP)은 제1 방향(DR1)으로 연장하는 장변들을 갖고, 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다.
표시 패널(DP)은 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이에 배치된 벤딩 영역(BA)을 포함할 수 있다. 벤딩 영역(BA)은 제2 방향(DR2)으로 연장하고, 제1 영역(AA1), 벤딩 영역(BA), 및 제2 영역(AA2)은 제1 방향(DR1)으로 배열될 수 있다.
제1 영역(AA1)은 제1 방향(DR1)으로 연장하고 제2 방향(DR2)으로 서로 반대하는 장변들을 가질 수 있다. 제1 영역(AA1)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역일 수 있다. 제2 영역(AA2) 및 벤딩 영역(BA)은 영상을 표시하지 않는 영역일 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 복수 개의 발광 라인들(EL1~ELm), 제1 및 제2 제어 라인들(CSL1,CSL2), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 연결 라인들(CNL), 및 복수 개의 제1 패드들(PD1)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV) 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 제1 영역(AA1)의 장변들에 각각 인접한 비표시 영역(NDA)에 배치될 수 있다. 데이터 구동부(DDV)는 제2 영역(AA2)에 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 제2 영역(AA2) 상에 실장될 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 영역(AA1)에서 제1 방향(DR1)으로 연장되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장되어 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
제1 전원 라인(PL1)은 제1 방향(DR1)으로 연장하여 비표시 영역(NDA)에 배치될 수 있다. 제1 전원 라인(PL1)은 표시 영역(DA)과 발광 구동부(EDV) 사이에 배치될 수 있다. 그러나, 이에 한정되지 않고, 제1 전원 라인(PL1)은 표시 영역(DA)과 주사 구동부(SDV) 사이에 배치될 수도 있다.
제1 전원 라인(PL1)은 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장할 수 있다. 제1 전원 라인(PL1)은 평면 상에서 봤을 때, 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 제1 전원 라인(PL1)은 제1 전압을 수신할 수 있다.
제2 전원 라인(PL2)은 제1 영역(AA1)의 장변들에 인접한 비표시 영역(NDA) 및 표시 영역(DA)을 사이에 두고 상기 제2 영역(AA2)과 마주보는 비표시 영역(NDA)에 배치될 수 있다. 제2 전원 라인(PL2)은 주사 구동부(SDV) 및 발광 구동부(EDV)보다 외곽에 배치될 수 있다.
제2 전원 라인(PL2)은 벤딩 영역(BA)을 경유하여, 제2 영역(AA2)으로 연장할 수 있다. 제2 전원 라인(PL2)은 제2 영역(AA2)에서 데이터 구동부(DDV)를 사이에 두고 제1 방향(DR1)으로 연장할 수 있다. 평면 상에서 봤을 때, 제2 전원 라인(PL2)은 제2 영역(AA2)의 하단을 향해 연장할 수 있다.
제2 전원 라인(PL2)은 제1 전압보다 낮은 레벨을 갖는 제2 전압을 수신할 수 있다. 설명의 편의를 위해, 연결 관계를 도시하지 않았으나, 제2 전원 라인(PL2)은 표시 영역(DA)으로 연장되어 화소들(PX)에 연결되고, 제2 전압은 제2 전원 라인(PL2)을 통해 화소들(PX)에 제공될 수 있다.
연결 라인들(CNL)은 제2 방향(DR2)으로 연장하고 제1 방향(DR1)으로 배열될 수 있다. 연결 라인들(CNL)은 제1 전원 라인(PL1) 및 화소들(PX)에 연결될 수 있다. 제1 전압은 서로 연결된 제1 전원 라인(PL1) 및 연결 라인들(CNL)을 통해 화소들(PX)에 인가될 수 있다.
제1 제어 라인(CSL1)은 주사 구동부(SDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 제2 제어 라인(CSL2)은 발광 구동부(EDV)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)의 하단을 향해 연장할 수 있다. 데이터 구동부(DDV)는 제1 제어 라인(CSL1) 및 제2 제어 라인(CSL2) 사이에 배치될 수 있다.
제2 영역(AA2)의 하단에 인접한 제2 영역(AA2)의 부분에 제1 패드 영역(PDA1), 제2 패드 영역(PDA2), 및 제3 패드 영역(PDA3)이 정의될 수 있다. 제1 패드 영역(PDA1), 제2 패드 영역(PDA2), 및 제3 패드 영역(PDA3)은 제2 방향(DR2)으로 연장하고, 제2 방향(DR2)으로 배열될 수 있다. 제1 패드 영역(PDA1)은 제2 패드 영역(PDA2) 및 제3 패드 영역(PDA3) 사이에 배치될 수 있다.
제1 패드들(PD1)은 제1 패드 영역(PDA1)에 배치될 수 있다. 데이터 구동부(DDV), 제1 전원 라인(PL1), 제2 전원 라인(PL2), 제1 제어 라인(CSL1), 및 제2 제어 라인(CSL2)은 제1 패드들(PD1)에 연결될 수 있다.
데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)를 통해 대응하는 제1 패드들(PD1)에 연결될 수 있다. 예를 들어, 데이터 라인들(DL1~DLn)은 데이터 구동부(DDV)에 연결되고, 데이터 구동부(DDV)가 데이터 라인들(DL1~DLn)에 각각 대응하는 제1 패드들(PD1)에 연결될 수 있다.
인쇄 회로 기판(PCB) 상에 타이밍 컨트롤러(T-CON) 및 입력 감지 제어부(IS-IC)가 배치될 수 있다. 타이밍 컨트롤러(T-CON) 및 입력 감지 제어부(IS-IC) 각각은 집적 회로 칩으로 제조되어 인쇄 회로 기판(PCB) 상에 실장될 수 있다.
인쇄 회로 기판(PCB)의 일측에 인접한 인쇄 회로 기판(PCB)의 부분에 제1 연결 패드 영역(CPA1), 제2 연결 패드 영역(CPA2), 및 제3 연결 패드 영역(CPA3)이 정의될 수 있다. 제1 연결 패드 영역(CPA1), 제2 연결 패드 영역(CPA2), 및 제3 연결 패드 영역(CPA3)은 제2 방향(DR2)으로 연장하고 제2 방향(DR2)으로 배열될 수 있다. 제1 연결 패드 영역(CPA1)은 제2 연결 패드 영역(CPA2) 및 제3 연결 패드 영역(CPA3) 사이에 배치될 수 있다.
제1 패드들(PCB-PD1)이 제1 연결 패드 영역(CPA1)에 배치되고, 제2 패드들(PCB-PD2)이 제2 연결 패드 영역(CPA2)에 배치되고, 제3 패드들(PCB-PD3)이 제3 연결 패드 영역(CPA3)에 배치될 수 있다. 제1 패드들(PD1)은 제1 패드들(PCB-PD1)에 연결될 수 있다. 제1 패드들(PCB-PD1)은 타이밍 컨트롤러(T-CON)에 연결될 수 있다. 제2 패드들(PCB-PD2) 및 제3 패드들(PCB-PD3)은 입력 감지 제어부(IS-IC)에 연결될 수 있다.
타이밍 컨트롤러는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어할 수 있다. 타이밍 컨트롤러는 외부로부터 수신된 제어 신호들에 응답하여 주사 제어 신호, 데이터 제어 신호, 및 발광 제어 신호를 생성할 수 있다.
주사 제어 신호는 제1 제어 라인(CSL1)을 통해 주사 구동부(SDV)에 제공될 수 있다. 발광 제어 신호는 제2 제어 라인(CSL2)을 통해 발광 구동부(EDV)에 제공될 수 있다. 데이터 제어 신호는 데이터 구동부(DDV)에 제공될 수 있다. 타이밍 컨트롤러는 외부로부터 영상 신호들을 수신하고, 데이터 구동부(DDV)와의 인터페이스 사양에 맞도록 영상 신호들의 데이터 포맷을 변환하여 데이터 구동부(DDV)에 제공할 수 있다.
주사 구동부(SDV)는 주사 제어 신호에 응답하여 복수 개의 주사 신호들을 생성할 수 있다. 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다.
데이터 구동부(DDV)는 데이터 제어 신호에 응답하여 영상 신호들에 대응하는 복수 개의 데이터 전압들을 생성할 수 있다. 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 발광 제어 신호에 응답하여 복수 개의 발광 신호들을 생성할 수 있다. 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도시하지 않았으나, 벤딩 영역(BA)이 휘어져 제2 영역(AA2)은 제1 영역(AA1) 아래에 배치될 수 있다. 따라서, 데이터 구동부(DDV)는 제1 영역(AA1) 아래에 배치되어 외부에 시인되지 않을 수 있다.
도 5는 도 4에 도시된 어느 한 화소의 단면을 예시적으로 도시한 도면이다.
도 5를 참조하면, 화소(PX)는 기판(SUB) 상에 배치되고, 트랜지스터(TR) 및 발광 소자(OLED)를 포함할 수 있다. 발광 소자(OLED)는 제1 전극(AE), 제2 전극(CE), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 제1 전극(AE)은 애노드 전극일 수 있으며, 제2 전극(CE)은 캐소드 전극일 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 예시적으로 하나의 트랜지스터(TR)가 도시되었으나, 실질적으로, 화소(PX)는 발광 소자(OLED)를 구동하기 위한 복수 개의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
표시 영역(DA)은 화소(PX)에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치될 수 있다.
기판(SUB)은 가요성 플라스틱 기판을 포함할 수 있다. 예를 들어, 기판(SUB)은 투명한 폴리 이미드(PI:polyimide)를 포함할 수 있다. 기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기층일 수 있다. 버퍼층(BFL) 상에 반도체 패턴이 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함할 수도 있다.
반도체 패턴은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 도핑 여부에 따라 반도체 패턴의 전기적 성질이 달라질 수 있다. 반도체 패턴은 고 도핑 영역과 저 도핑 영역을 포함할 수 있다. 고 도핑 영역의 전도성은 저 도핑 영역보다 크고, 실질적으로 트랜지스터(TR)의 소스 전극 및 드레인 전극 역할을 할 수 있다. 저 도핑 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다.
트랜지스터(TR)의 소스(S), 액티브(A), 및 드레인(D)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1) 상에 트랜지스터(TR)의 게이트(G)가 배치될 수 있다. 게이트(G) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다.
연결 전극(CNE)은 트랜지스터(TR)와 발광 소자(OLED) 사이에 배치되어 트랜지스터(TR)와 발광 소자(OLED)를 연결할 수 있다. 연결 전극(CNE)은 제3 절연층(INS3) 상에 배치되고, 제1 내지 제3 절연층들(INS1~INS3)에 정의된 제1 컨택홀(CH1)을 통해 드레인(D)에 연결될 수 있다. 제4 절연층(INS4)은 연결 전극(CNE) 상에 배치될 수 있다. 제4 절연층(INS4)상에 제5 절연층(INS5)이 배치될 수 있다.
도시하지 않았으나, 연결 전극(CNE)은 복수 개로 제공될 수도 있다. 연결 전극(CNE)이 복수 개로 제공되는 구조는 이하 도 16 내지 도 18에 도시될 것이다.
제1 절연층(INS1) 내지 제4 절연층(INS4)은 무기층일 수 있고, 제5 절연층(INS5)은 유기층일 수 있다.
제5 절연층(INS5) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제5 절연층(INS5)에 정의된 제2 컨택홀(CH2)을 통해 연결 전극(CNE)에 연결될 수 있다. 제1 전극(AE) 및 제5 절연층(INS5) 상에 제1 전극(AE)의 소정의 부분을 노출시키는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층을 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다.
전자 제어층(ECL)은 발광층(EML) 및 정공 제어층(HCL) 상에 배치될 수 있다. 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층을 포함할 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다. 버퍼층(BFL)부터 발광 소자(OLED)까지의 층은 화소층(PXL)으로 정의될 수 있다.
박막 봉지층(TFE)은 발광 소자(OLED) 상에 배치될 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 화소(PX)를 덮을 수 있다. 박막 봉지층(TFE)은 화소(PX) 상에 배치된 제1 무기 봉지층(ENI1), 제1 무기 봉지층(ENI1) 상에 배치된 제2 무기 봉지층(ENI2), 및 제1 및 제2 무기 봉지층들(ENI1,ENI2) 사이에 배치된 유기 봉지층(ENO)을 포함할 수 있다.
제1 및 제2 무기 봉지층들(ENI1,ENI2)은 무기 물질을 포함하고 수분/산소로부터 화소들을 보호할 수 있다. 유기 봉지층(ENO)은 유기 물질을 포함하고 먼지 입자와 같은 이물질로부터 화소들(PX)을 보호할 수 있다.
제1 전압이 트랜지스터(TR)를 통해 제1 전극(AE)에 인가되고, 제1 전압보다 낮은 레벨을 갖는 제2 전압이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OLED)가 발광할 수 있다.
도 6은 도 2에 도시된 입력 감지부의 평면도이다.
도 6을 참조하면, 표시 장치(DD)는 입력 감지부(ISP)를 포함할 수 있다. 입력 감지부(ISP)는 복수 개의 감지 전극들(SE1,SE2), 복수 개의 배선들(SNL1,SNL2), 및 복수 개의 제2 및 제3 패드들(PD2,PD3)을 포함할 수 있다. 감지 전극들(SE1,SE2), 배선들(SNL1,SNL2), 및 제2 및 제3 패드들(PD2,PD3)은 박막 봉지층(TFE) 상에 배치될 수 있다.
입력 감지부(ISP)의 평면 영역은 표시 패널(DP)과 동일하게 제1 영역(AA1), 제2 영역(AA2), 및 벤딩 영역(BA)을 포함할 수 있다. 제1 영역(AA1)은 활성 영역(AA) 및 활성 영역(AA) 주변의 비활성 영역(NAA)을 포함할 수 있다. 활성 영역(AA)은 표시 영역(DA)에 중첩하고, 비활성 영역(NAA)은 비표시 영역(NDA)에 중첩할 수 있다.
활성 영역(AA)은 표시 영역(DA)보다 확장될 수 있다. 예를 들어, 활성 영역(AA)은 입력 감지부(ISP)의 하단을 향해 표시 영역(DA)보다 제1 방향(DR1)으로 더 확장될 수 있다.
감지 전극들(SE1,SE2)은 활성 영역(AA)에 배치되고, 제2 및 제3 패드들(PD2,PD3)은 제2 영역(AA2)에 배치될 수 있다. 배선들(SNL1,SNL2)은 감지 전극들(SE1,SE2)에 연결되고, 벤딩 영역(BA)을 경유하여 제2 영역(AA2)으로 연장할 수 있다. 배선들(SNL1,SNL2)은 제2 영역(AA2)에서 제2 및 제3 패드들(PD2,PD3)에 연결될 수 있다.
제2 및 제3 패드들(PD2,PD3)은 도 4에 도시된 제2 및 제3 패드들(PCB-PD2,PCB-PD3)에 각각 연결될 수 있다. 입력 감지 제어부(IS-IC)는 입력 감지부(ISP)의 동작을 제어할 수 있다.
감지 전극들(SE1,SE2)은 제1 방향(DR1)으로 연장하여 제2 방향(DR2)으로 배열된 복수 개의 제1 감지 전극들(SE1) 및 제2 방향(DR2)으로 연장하여 제1 방향(DR1)으로 배열된 복수 개의 제2 감지 전극들(SE2)을 포함할 수 있다.
제1 방향(DR1)은 열 방향에 대응하고, 제2 방향(DR2)은 행 방향에 대응할 수 있다. 예시적으로, 3개의 열로 배치된 제1 감지 전극들(SE1) 및 4개의 행으로 배열된 제2 감지 전극들(SE2)이 도시되었으나, 제1 및 제2 감지 전극들(SE1,SE2)의 개수가 이에 한정되는 것은 아니다.
배선들(SNL1,SNL2)은 제1 감지 전극들(SE1)의 일단들에 각각 연결된 복수 개의 제1 신호 배선들(SNL1) 및 제2 감지 전극들(SE2)에 연결된 복수 개의 제2 신호 배선들(SNL2)을 포함할 수 있다. 제1 신호 배선들(SNL1)은 제2 패드들(PD2)에 연결되고, 제2 신호 배선들(SNL2)은 제3 패드들(PD3)에 연결될 수 있다.
표시 패널(DP)과 동일하게, 입력 감지부(ISP)의 제2 영역(AA2)의 하단에 인접한 제2 영역(AA2)의 부분에 제1 패드 영역(PDA1), 제2 패드 영역(PDA2), 및 제3 패드 영역(PDA3)이 정의될 수 있다. 제2 패드들(PD2)은 제2 패드 영역(PDA2)에 배치되고, 제3 패드들(PD3)은 제3 패드 영역(PDA3)에 배치될 수 있다.
제1 감지 전극들(SE1) 각각은 제1 방향(DR1)으로 배열된 복수 개의 제1 감지부들(SP1) 및 제1 감지부들(SP1)로부터 연장된 복수 개의 연장부들(EXP)을 포함할 수 있다. 연장부들(EXP) 각각은 제1 방향(DR1)으로 서로 인접한 2 개의 제1 감지부들(SP1) 사이에 배치될 수 있다. 제1 신호 배선들(SNL1) 각각은 제1 감지 전극들(SE1) 중 대응하는 제1 감지 전극(SE1)의 하단에 배치된 제1 감지부(SP1)에 연결될 수 있다.
제2 감지 전극들(SE2) 각각은 제2 방향(DR2)으로 배열된 복수 개의 제2 감지부들(SP2)을 포함할 수 있다. 제2 신호 배선들(SNL2)은 제2 감지부들(SP2)에 각각 연결될 수 있다. 동일한 행에 배치된 제2 감지부들(SP2)에 각각 연결된 제2 신호 배선들(SNL2)은 활성 영역(AA)과 벤딩 영역(BA) 사이에서 서로 연결될 수 있다. 따라서, 동일한 행에 배치된 제2 감지부들(SP2)이 서로 전기적으로 연결될 수 있다.
평면 상에서 봤을 때, 제1 신호 배선들(SNL1)과 제2 신호 배선들(SNL2)은 활성 영역(AA)과 벤딩 영역(BA) 사이에서 서로 교차할 수 있다. 서로 교차하는 제1 신호 배선들(SNL1)과 제2 신호 배선들(SNL2)은 서로 다른 층에 배치되어 서로 절연될 수 있다.
제1 감지부들(SP1) 및 제2 감지부들(SP2)은 서로 중첩하지 않고 서로 이격되어, 서로 교호적으로 배치될 수 있다. 제1 감지부들(SP1) 및 제2 감지부들(SP2)에 의해 정전 용량이 형성될 수 있다. 제1 감지부들(SP1) 및 제2 감지부들(SP2)은 금속을 포함할 수 있다. 제1 감지부들(SP1) 및 제2 감지부들(SP2)은 마름모 형상을 가질 수 있으나, 제1 및 제2 감지부들(SP1,SP2)의 형상이 이에 한정되는 것은 아니다.
입력 감지부(ISP)는 상호 감지 모드로 구동될 수 있다. 예를 들어, 입력 감지 제어부(IS-IC)는 제2 감지 전극들(SE2)에 구동 신호들을 인가하고, 제1 감지 전극들(SE1)로부터 감지 신호들을 수신할 수 있다.
그러나, 이에 한정되지 않고, 입력 감지부(ISP)는 셀프 감지 모드(self sensing mode)로 구동될 수 있다. 이러한 경우, 입력 감지부(ISP)는 복수 개의 감지부들 및 감지부들에 1:1 대응하도록 연결된 배선들을 포함할 수 있다. 입력 감지부(ISP)가 셀프 감지 모드로 구동될 경우, 감지부들에 구동 신호들이 인가하고, 감지부들로부터 감지 신호들이 출력될 수 있다.
도 7은 도 6에 도시된 어느 하나의 제1 감지부 및 어느 하나의 제2 감지부의 구성을 보여주는 도면이다.
예시적으로, 도 7에는 발광 영역들(PA) 및 비발광 영역(NPA)이 제1 및 제2 감지부들(SP1,SP2)과 함께 도시되었다.
도 7을 참조하면, 제1 및 제2 감지부들(SP1,SP2)은 메쉬 형상을 가질 수 있다. 예를 들어 제1 및 제2 감지부들(SP1,SP2)은 제1 대각 방향(DDR1)으로 연장된 복수 개의 제1 가지부들(BP1) 및 제2 대각 방향(DDR2)으로 연장된 복수 개의 제2 가지부들(BP2)을 포함할 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)에 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직하게 교차하고, 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)은 서로 수직하게 교차할 수 있다.
제1 가지부들(BP1)은 제2 가지부들(BP2)과 교차하고 서로 일체로 형성될 수 있다. 서로 교차하는 제1 가지부들(BP1) 및 제2 가지부들(BP2)에 의해 마름모 형상의 개구부들(TOP)이 정의될 수 있다. 제1 및 제2 가지부들(BP1,BP2)은 메쉬선들로 정의될 수 있으며, 메쉬선들 각각의 선폭은 수 마이크로미터일 수 있다. 제1 및 제2 가지부들(BP1,BP2)은 금속을 포함할 수 있다.
연장부(EXP)는 제1 감지부(SP1)와 같이 메쉬 형상을 갖고, 제1 감지부(SP1)로부터 연장할 수 있다. 제2 신호 배선(SNL2)은 제2 감지부(SP2)와 같이 메쉬 형상을 갖고, 제2 감지부(SP2)로부터 연장할 수 있다.
발광 영역들(PA)은 마름모 형상을 갖고 개구부들(TOP)에 중첩하도록 배치될 수 있다. 제1 및 제2 가지부들(BP1,BP2)은 비발광 영역(NPA)에 중첩하도록 배치될 수 있다. 도 5에 도시된 발광 영역(PA)은 도 7에 도시된 발광 영역들(PA) 중 어느 하나일 수 있다.
제1 및 제2 가지부들(BP1,BP2)이 비발광 영역(NPA)에 배치되므로, 발광 영역들(PA)에서 생성된 광은 제1 및 제2 가지부들(BP1,BP2)의 영향을 받지 않고 정상적으로 출광될 수 있다.
도 8은 도 7에 도시된 I-I'선의 단면도이다. 도 9는 도 7에 도시된 Ⅱ-Ⅱ'선의 단면도이다.
도 8 및 도 9를 참조하면, 입력 감지부(ISP)는 커버층(Y-OC), 굴절층(HRF), 및 제1 및 제2 감지부들(SP1,SP2)을 포함할 수 있다.
커버층(Y-OC)은 박막 봉지층(TFE) 상에 배치될 수 있다. 구체적으로, 커버층(Y-OC)은 제2 무기 봉지층(ENI2) 상에 배치될 수 있다. 커버층(Y-OC)은 유기층을 포함할 수 있다. 커버층(Y-OC)은 제2 무기 봉지층(ENI2)의 상면에 바로 접촉하여 배치될 수 있다.
커버층(Y-OC)에는 복수 개의 개구부들(OP)이 정의될 수 있다. 평면 상에서 봤을 때, 개구부들(OP)은 발광 영역들(PA)에 중첩할 수 있다. 발광 영역들(PA)에는 전술한 발광 소자들(OLED)이 배치되므로, 평면 상에서 봤을 때 개구부들(OP)은 발광 소자들(OLED)에 중첩할 수 있다. 이러한 구조에 의해 커버층(Y-OC)은 비발광 영역(NPA) 상에 배치되고, 발광 영역들(PA) 상에 배치되지 않을 수 있다.
개구부들(OP) 각각에 중첩하는 박막 봉지층(TFE)의 부분에 함몰부(RES)가 정의될 수 있다. 함몰부(RES)는 박막 봉지층(TFE)의 상면에 정의될 수 있다. 이러한 구조에 의해 개구부들(OP) 각각에 중첩하는 박막 봉지층(TFE)의 부분의 제1 두께(TH1)는 커버층(Y-OC)에 중첩하는 박막 봉지층(TFE)의 부분의 제2 두께(TH2)보다 작을 수 있다.
개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분에 함몰부(RES)가 정의될 수 있다. 함몰부(RES)는 제2 무기 봉지층(ENI2)의 상면에 정의될 수 있다. 개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분의 제1 두께(E-TH1)는 커버층(Y-OC)에 중첩하는 제2 무기 봉지층(ENI2)의 부분의 제2 두께(E-TH2)보다 작을 수 있다.
개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분이 식각되어 개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분에 함몰부(RES)가 정의될 수 있다.따라서, 개구부들(OP) 각각에 중첩하는 박막 봉지층(TFE)의 부분의 높이는 커버층(Y-OC)에 중첩하는 박막 봉지층(TFE)의 부분의 높이보다 낮을 수 있다.
개구부들(OP)을 정의하는 커버층(Y-OC)의 측면들은 내측면들(IS)로 정의될 수 있으며, 경사면들(SLP)을 가질 수 있다. 경사면들(SLP) 각각은 커버층(Y-OC)의 하면에 대해 예각을 이루고 연장할 수 있다. 커버층(Y-OC)의 하면은 제2 무기 봉지층(ENI2)과 마주보는 면일 수 있다. 경사면들(SLP)의 상부는 커버층(Y-OC)의 상면을 향해 곡선을 이루고 연장할 수 있다. 다른 실시 예에서, 내측면들(IS)은 직선 형상이 아닌 곡면으로 형성될 수도 있다.
제1 및 제2 감지부들(SP1,SP2)은 커버층(Y-OC)의 상면 상에 배치될 수 있다. 제1 및 제2 감지부들(SP1,SP2)은 동일층에 배치될 수 있다. 도시하지 않았으나, 연장부들(EXP)도 제1 및 제2 감지부들(SP1,SP2)과 동일층에 배치될 수 있다. 따라서, 제1 및 제2 감지부들(SP1,SP2) 및 연장부들(EXP)은 커버층(Y-OC) 상에 단일층으로 제공될 수 있다.
제1 감지부들(SP1) 및 제2 감지부들(SP2)이 서로 다른 층에 배치될 경우, 입력 감지부(ISP)의 두께가 커질 수 있다. 또한, 제1 감지부들(SP1) 및 제2 감지부들(SP2)이 같은 층에 배치되더라도, 제1 감지부들(SP1)을 연결하기 위한 브릿지들이 별도로 사용되어 다른층에 배치될 수 있다. 이러한 경우, 입력 감지부(ISP)의 두께가 커질 수 있다.
본 발명의 실시 예에서, 제1 및 제2 감지부들(SP1,SP2) 및 연장부들(EXP)은 커버층(Y-OC) 상에 단일층으로 배치되므로, 입력 감지부(ISP)의 두께가 작아져, 표시 장치(DD)의 두께가 작아질 수 있다.
커버층(Y-OC) 및 제1 및 제2 감지부들(SP1,SP2)을 덮도록 박막 봉지층(TFE) 상에 굴절층(HRF)이 배치될 수 있다. 굴절층(HRF)은 유기층을 포함할 수 있다. 굴절층(HRF)은 커버층(Y-OC)보다 큰 굴절률을 가질 수 있다.
커버층(Y-OC)의 제1 굴절률은 대략 1.3 내지 1.6의 범위일 수 있다. 일 실시 예에서, 커버층(Y-OC)의 제1 굴절률은 대략 1.4 내지 1.55의 범위일 수 있다. 커버층(Y-OC)은 에틸헥실 아크릴레이트((Ethylh)exyl Acrylate), 펜타플루오르프로필 아크릴레이트(Pentafluoropropyl Acrylate), 폴리에틸렌글리콜 다이메타크릴레이트(Poly(ethylene glycol) dimethacrylate). 또는 에틸렌글리콜 다이메타크릴레이트(Ethylene glycol dimethacrylate) 등을 포함할 수 있다.
일 실시 예에서, 커버층(Y-OC)은 대략 1.5의 굴절률을 갖는 아크릴 계열의 유기물을 포함할 수 있다. 일 실시 예에서 커버층(Y-OC)은 박막 봉지층(TFE)의 유기 봉지층(ENO)을 형성하는 물질로 형성될 수 있다. 일 실시 예에서, 커버층(Y-OC)은 에폭시 계열의 유기물을 포함할 수 있으며, 경우에 따라 광경화 물질을 함께 포함할 수 있다.
굴절층(HRF)은 제2 굴절률을 갖는 평탄화 층으로 정의될 수 있다. 굴절층(HRF)의 제2 굴절률은 대략 1.65 내지 1.85의 범위일 수 있다. 굴절층(HRF)은 폴리 디아릴 실록산(polydiarylsiloxane), 메틸 트리메톡시 실란(methyltrimethoxysilane), 또는 테트라 메톡시 실란(tetramethoxysilane) 등을 포함할 수 있다.
일 실시 예에서, 굴절층(HRF)은 대략 1.6의 굴절률을 갖는 아크릴 계열 및/또는 실록산 계열 유기물을 포함할 수 있다. 일 실시 예에서, 굴절층(HRF)은 고굴절률화를 위한 분산 입자를 포함할 수 있다. 굴절층(HRF)은, 예를 들어, 산화 아연(ZnOx), 산화 티타늄(TiO2), 또는 산화 지르코늄(ZrO2) 등의 금속 산화물 입자를 포함할 수 있다.
도 10은 도 2에 도시된 표시 패널 및 입력 감지부의 일부분의 단면을 예시적으로 도시한 도면이다.
예시적으로, 도 10에서, 제1 감지부들(SP1)이 도시되었으며, 표시 패널(DP)은 간략화되어 도시되었다. 예를 들어, 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)은 화소층(PXL)으로 간략화하여 단일층으로 도시되었다. 또한, 3개의 발광 영역들(PA) 및 발광 영역들(PA) 각각의 주변의 비발광 영역(NPA)이 도시되었다.
도 10을 참조하면, 화소층(PXL)에서 광(L)이 생성될 수 있다. 광(L)은 발광 영역들(PA)에서 생성될 수 있다. 예를 들어, 전술한 발광 소자들(OLED)에서 광(L)이 생성될 수 있다. 광(L)은 상부로 수직하게 진행할 수 있으나, 일부 광(L)은 커버층(Y-OC)을 향해 진행할 수도 있다.
굴절층(HRF)의 굴절률이 커버층(Y-OC)의 굴절률보다 크므로, 제1 절연층(TC-OL1)과 제2 절연층(TC-OL2) 사이의 경계면에서 전반사 현상이 발생할 수 있다. 따라서, 광(L) 중 경사면들(SLP)을 향해 진행한 광(L)은 제1 절연층(TC-OL1)의 경사면들(SLP)에서 반사되어 상부로 진행할 수 있다. 그 결과, 발광 영역들(PA)에서 정면 휘도가 상승될 수 있다.
도 8 및 도 10을 참조하면, 발광 영역(PA)에 중첩하는 박막 봉지층(TFE)의 두께가 비발광 영역(NPA)에 중첩하는 박막 봉지층(TFE)의 두께보다 작으므로, 출광 효율이 향상될 수 있다. 예를 들어, 무기층인 제2 무기 봉지층(ENI2)에 의해 광(L)의 투과율이 감소될 수 있다.
본 발명의 실시 예에서, 발광 영역(PA)에 중첩하는 제2 무기 봉지층(ENI2)의 부분의 두께가 작아질 수 있다. 따라서, 제2 무기 봉지층(ENI2)을 투과하는 광(L)의 투과율이 향상되므로, 출광 효율이 향상될 수 있다.
도 11은 도 4 및 도 6에서 벤딩 영역 및 벤딩 영역에 인접한 제1 및 제2 영역들의 단면을 예시적으로 도시한 도면이다. 도 12는 도 11에 도시된 개구부들을 정의하는 제1 절연층의 평면도이다.
예시적으로 도 11에는 입력 감지부(ISP)의 제1 감지부(SP1)가 도시되었으며 도 12에는 벤딩 영역(BA)과 제2 댐(DAM2) 사이의 커버층(Y-OC)의 평면이 도시되었다.
도 11 및 도 12를 참조하면, 기판(SUB)은 표시 패널(DP)과 같이, 표시 영역(DA) 및 비표시 영역(NDA)을 포함하는 제1 영역(AA1), 제2 영역(AA2), 및 제1 영역(AA1)과 제2 영역(AA2) 사이의 벤딩 영역(BA)을 포함할 수 있다.
화소(PX) 주변의 기판(SUB) 상에는 연결 전극(CNE)과 동일한 층에 배치된 복수 개의 배선 패턴들(LIN)이 배치될 수 있다. 배선 패턴들(LIN)은 제3 절연층(INS3) 상에 배치되고, 제4 절연층(INS4)은 배선 패턴들(LIN) 상에 배치될 수 있다. 도시하지 않았으나, 게이트(G)와 동일한 층에 배치된 배선 패턴들이 기판(SUB) 상에 더 배치될 수 있다.
배선 패턴들(LIN)은 도 4에 도시된 제1 및 제2 제어 라인들(CSL1,CSL2), 데이터 라인들(DL1~DLn), 및 전원 라인들(PL1,PL2)을 형성할 수 있다. 패널 보호 필름(PPF)은 기판(SUB) 아래에 배치될 수 있다. 패널 보호 필름(PPF)은 기판(SUB)의 벤딩 영역(BA) 아래에 배치되지 않을 수 있다. 벤딩 영역(BA) 아래에 패널 보호 필름(PPF)이 배치되지 않으므로, 벤딩 영역(BA)이 보다 용이하게 벤딩될 수 있다.
표시 영역(DA) 상에 배치된 버퍼층(BFL) 및 제1 내지 제4 절연층들(INS1~INS4)은 기판(SUB)의 비표시 영역NDA), 벤딩 영역(BA), 및 제2 영역(AA2) 상으로 연장될 수 있다. 제5 절연층(INS5) 및 화소 정의막(PDL)은 기판(SUB)의 표시 영역(DA) 상에 배치될 수 있다. 화소(PX)는 기판(SUB)의 표시 영역(DA) 상에 배치될 수 있다.
표시 패널(DP)은 기판(SUB)의 비표시 영역(NDA) 상에 배치된 제1 댐(DM1) 및 제2 댐(DM2)을 포함할 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 제4 절연층(INS4) 상에 배치되고 서로 이격될 수 있다. 제1 댐(DM1)은 제2 댐(DM2)보다 표시 영역(DA)에 더 인접할 수 있다.
제1 댐(DM1) 및 제2 댐(DM2)은 각각 서로 적층된 복수 개의 층들을 포함할 수 있다. 예시적으로 제2 댐(DM2)의 높이는 제1 댐(DM1)의 높이보다 클 수 있으나, 제2 댐(DM2)의 높이와 제1 댐(DM1)의 높이가 이에 한정되는 것은 아니다.
박막 봉지층(TFE)은 기판(SUB)의 제1 영역(AA1) 상에 배치될 수 있다. 예를 들어, 화소(PX)를 덮도록 기판(SUB)의 표시 영역(DA) 상에 배치된 박막 봉지층(TFE)은 비표시 영역(NDA)을 향해 연장될 수 있다. 박막 봉지층(TFE)은 제1 및 제2 댐들(DM1,DM2)을 덮도록 제4 절연층(INS4) 상에 배치될 수 있다.
화소(PX) 상에 배치된 제1 무기 봉지층(ENI1)은 비표시 영역(NDA)을 향해 연장될 수 있다. 제1 무기 봉지층(ENI1)은 제4 절연층(INS5) 및 제1 및 제2 댐들(DM1,DM2) 위로 연장할 수 있다. 제1 무기 봉지층(ENI1)은 제1 및 제2 댐들(DM1,DM2)을 덮도록 제4 절연층(INS4) 상에 배치될 수 있다.
제2 무기 봉지층(ENI2)은 제1 무기 봉지층(ENI1) 상에 배치될 수 있다. 유기 봉지층(ENO)은 평면 상에서 봤을 때, 표시 영역(DA)에 중첩하고, 제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2) 사이에 배치될 수 있다.
제1 및 제2 댐들(DM1,DM2)은 유기 물질을 포함하는 유기 봉지층(ENO)의 형성 영역을 구획할 수 있다. 유동성을 갖는 유기 물질이 경화되어 유기 봉지층(ENO)이 형성될 수 있다. 유동성을 갖는 유기 물질이 비표시 영역(NDA)을 향해 흘러가도 제1 댐(DM1)에서 차단될 수 있다. 따라서, 유기 봉지층(ENO)은 제1 댐(DM1)까지 배치될 수 있다. 제2 댐(DM2)은 제1 댐(DM1)을 넘치는 유기 물질을 추가로 차단할 수 있다.
제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2)은 기판(SUB)의 비표시 영역(NDA) 상에서 서로 접촉할 수 있다. 서로 접촉된 제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2)은 벤딩 영역(BA)에 인접하게 배치될 수 있다.
벤딩 영역(BA)에 인접한 제1 영역(AA1)에서 제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2)은 제4 절연층(INS4) 상에 배치될 수 있다. 예시적으로, 도 12에서 제1 및 제2 무기 봉지층들(EN1,EN2)은 사선으로 도시하였다.
벤딩 영역(BA)에 인접한 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 부분들 각각의 제3 두께(E-TH3)는 표시 영역(DA) 상에 배치된 제1 및 제2 무기 봉지층들(ENI1,ENI2) 각각의 두께보다 작을 수 있다. 예를 들어, 벤딩 영역(BA)에 인접한 제1 무기 봉지층(ENI1)의 부분 및 제2 무기 봉지층(ENI2)의 부분 각각의 제3 두께(E-TH3)는 제2 두께(E-TH2)보다 작을 수 있다.
예시적으로, 제2 두께(E-TH2)는 5000 내지 6000 옹스트롱일 수 있고, 제3 두께(E-TH3)는 100 내지 500옹스트롱일 수 있다. 또한, 제3 두께(E-TH3)는 제1 두께(E-TH1)와 다를 수 있다. 벤딩 영역(BA)에 인접한 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 제3 두께들(E-TH3)의 합은 제2 무기 봉지층(ENI2)의 제2 두께(E-TH2)보다 작을 수 있다.
무기층인 제1 및 제2 무기 봉지층들(ENI1,ENI2)을 형성하기 위해 무기물을 포함하는 입자들이 기판 상에 제공될 수 있다. 무기물은 이상적으로는 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)의 부분까지 제공될 수 있다. 무기물을 증착하기 위한 마스크가 사용될 수 있으며, 마스크의 개구부를 통해 무기물이 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)의 부분까지 제공될 수 있다.
그러나, 공정 상의 오차로 인해, 일부 무기물이 벤딩 영역(BA)에 인접한 부분까지 제공될 수 있다. 예를 들어, 마스크의 개구부를 벗어난 영역으로 무기물이 제공되어, 의도하지 않은 ?薦? 박막이 벤딩 영역(BA)에 인접한 부분에 형성될 수 있다.
이러한 경우, 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)의 부분에 제공된 무기물은 정상적인 두께로 증착되나, 벤딩 영역(BA)에 인접한 부분에 제공된 무기물은 상대적으로 작은 두께로 증착될 수 있다. 따라서, 제3 두께(E-TH3)는 제2 두께(E-TH2)보다 작을 수 있다.
도 8 및 도 10에 도시된 바와 같이 개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분이 식각되어 개구부들(OP) 각각에 중첩하는 제2 무기 봉지층(ENI2)의 부분의 두께가 보다 작아질 수 있다. 이러한 경우, 제3 두께(E-TH3)는 제1 두께(E-TH1)와 다를 수 있다. 예를 들어, 제3 두께(E-TH3)는 제1 두께(E-TH1)보다 크거나 작을 수 있으며, 또한, 제1 두께(E-TH1)와 같을 수도 있다.
커버층(Y-OC)은 제1 영역(AA1) 상에 배치될 수 있다. 기판(SUB)의 표시 영역(DA) 상에 배치된 커버층(Y-OC)은 비표시 영역(NDA) 상으로 연장하여 벤딩 영역(BA)에 인접할 수 있다. 커버층(Y-OC)은 제1 및 제2 댐들(DM1,DM2)을 덮을 수 있다.
커버층(Y-OC)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)의 부분 상에서 대략적으로 평탄상 상면을 제공할 수 있다. 제1 감지부들(SP1)은 커버층(Y-OC)의 평탄한 상면 상에 배치될 수 있다.
따라서, 제1 감지부들(SP1)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)의 부분 상에 배치될 수 있다. 그 결과, 입력 감지부(ISP)의 활성 영역(AA)이 표시 영역(DA)보다 더 확장되고, 일부 제1 감지부들(SP1)이 제1 및 제2 댐들(DM1,DM2) 상에 배치될 수 있다.
벤딩 영역(BA)과 제2 댐(DM2) 사이의 커버층(Y-OC)의 부분에 복수 개의 제1 및 제2 개구부들(OP1,OP2)이 정의될 수 있다. 제1 개구부들(OP1)은 제2 댐(DM2)에 인접하여 제2 댐(DM2)을 따라 배열될 수 있다. 제1 개구부들(OP1)은 평면 상에서 봤을 때, 마름모 형상을 가질 수 있으나, 제1 개구부들(OP1)의 형상이 이에 한정되는 것은 아니다. 제1 개구부들(OP1)은 매트릭스 형태로 배열될 수 있다.
제2 개구부(OP2)는 벤딩 영역(BA)에 인접할 수 있다. 제2 개구부(OP2)는 일 방향으로 연장할 수 있다. 제2 개구부(OP2)는 제2 댐(DM2)을 따라 연장할 수 있다. 굴절층(HRF)은 제1 감지부들(SP1)을 덮도록 커버층(Y-OC) 상에 배치될 수 있다. 굴절층(HRF)은 표시 영역(DA) 상에 배치될 수 있다. 굴절층(HRF)은 벤딩 영역(BA)과 이격되어 비표시 영역(NDA) 상에 배치될 수 있다.
유기 물질이 경화되어 굴절층(HRF)이 형성될 수 있다. 굴절층(HRF)을 형성하기 위한 유기 물질이 커버층(Y-OC) 상에 과도하게 제공될 때, 유동성을 갖는 유기 물질이 벤딩 영역을 향해 흐를 수 있다. 이러한 경우, 유기 물질이 제1 및 제2 개구부들(OP1,OP2)에 수용되어 벤딩 영역을 향해 흐르지 않을 수 있다. 제1 및 제2 개구부들(OP1,OP2)은 과도하게 커버층(Y-OC) 상에 제공된 유기 물질이 의도하지 않은 곳으로 흐르지 않도록 차단시키는 역할을 할 수 있다.
도 13은 도 6에서 벤딩 영역을 경유하여 제2 영역으로 연장하기 위한 제1 신호 배선의 연결 구조를 설명하기 위한 단면도이다. 도 14는 도 6에서 제2 패드의 연결 구조를 설명하기 위한 단면도이다.
도 13을 참조하면, 제1 영역(AA1)의 비표시 영역(NDA) 상에 연결 전극(CET)이 배치될 수 있다. 연결 전극(CET)은 도 11에 도시된 화소(PX) 및 제1 및 제2 댐들(DM1,DM2)과 이격되어 비표시 영역(NDA) 상에 배치될 수 있다.
연결 전극(CET)은 벤딩 영역(BA)으로 연장할 수 있다. 연결 전극(CET)은 벤딩 영역(BA)을 지나 제2 영역(AA2)으로 연장할 수 있다. 예를 들어, 연결 전극(CET)은 벤딩 영역(BA)에 인접한 제2 영역(AA2)의 부분까지 연장될 수 있다.
연결 전극(CET)은 제3 절연층(INS3) 상에 배치되고, 제4 절연층(INS4)이 연결 전극(CET)을 덮도록 제3 절연층(INS3) 상에 배치될 수 있다. 연결 전극(CET)은 도 5에 도시된 연결 전극(CNE)과 동일한 물질로 동시에 형성되어 연결 전극(CNE)과 같은 층에 배치될 수 있다. 연결 전극(CET)은 제1 및 제2 댐들(DM1,DM2)보다 벤딩 영역(BA)에 인접할 수 있다.
제1 및 제2 무기 봉지층들(ENI1,ENI2)은 연결 전극(CET) 위로 연장하여, 벤딩 영역(BA)에 인접할게 배치될 수 있다. 연결 전극(CET) 상에 배치된 제1 및 제2 무기 봉지층들(ENI1,ENI2) 각각은 전술한 바와 같이, 제3 두께(E-TH3)를 가질 수 있다.
제1 감지부(SP1)에 연결된 제1 신호 배선(SNL1)은 연결 전극(CET)에 연결될 수 있다. 따라서, 제1 감지부(SP1)는 제1 신호 배선(SNL1)을 통해 연결 전극(CET)에 전기적으로 연결될 수 있다.
제1 신호 배선(SNL1)은 커버층(Y-OC), 제1 및 제2 무기 봉지층들(ENI1,ENI2), 및 제4 절연층(INS4)에 정의된 제1 컨택홀(T-CH1)을 통해 연결 전극(CET)에 연결될 수 있다. 즉, 제1 감지부(SP1)는 제1 컨택홀(T-CH1)을 통해 연결 전극(CET)에 연결될 수 있다.
제2 영역(AA2) 상에 연결 배선(CTL)이 배치될 수 있다. 연결 배선(CTL)은 제 절연층(INS) 상에 배치될 수 있다. 연결 배선(CTL)은 벤딩 영역(BA)에 인접한 제2 영역(AA2)의 부분에서, 제4 절연층들(INS4)에 정의된 제2 컨택홀(T-CH2)을 통해 연결 전극(CET)에 연결될 수 있다. 연결 배선(CTL)은 도 6에 도시된 제2 패드(PD2)를 향해 연장할 수 있다.
연결 전극(CET) 및 연결 배선(CTL)은 제1 신호 배선(SNL1)을 벤딩 영역(BA) 및 제2 영역(AA2)으로 연장시키기 위한 구조물들일 수 있다. 따라서, 제1 신호 배선(SNL1)은 연결 전극(CET) 및 연결 배선(CTL)을 통해 벤딩 영역(BA)을 지나 제2 영역(AA2)으로 연장할 수 있다.
도 14를 참조하면, 연결 배선(CTL)은 제2 패드(PD2)를 향해 연장하여 제2 패드(PD2)에 연결될 수 있다. 따라서, 연결 전극(CET)은 연결 배선(CTL)을 통해 제2 패드(PD2)에 전기적으로 연결될 수 있다.
제2 패드(PD2)는 제1 패드 전극(PDE1), 제1 패드 전극(PDE1) 아래에 배치된 제2 패드 전극(PDE2), 및 제2 패드 전극(PDE2) 아래에 배치된 제3 패드 전극(PDE3)을 포함할 수 있다. 제1 패드 전극(PDE1)은 연결 배선(CTL)의 끝단에 인접한 연결 배선(CTL)의 부분으로 정의될 수 있다.
제2 패드 전극(PDE2)은 도 5에 도시된 연결 전극(CNE)과 동일한 물질로 동시에 형성되어 연결 전극(CNE)과 같은 층에 배치될 수 있다. 제3 패드 전극(PDE3)은 도 5에 도시된 게이트(G)와 동일한 물질로 동시에 형성되어 게이트(G)와 같은 층에 배치될 수 있다. 제3 패드 전극(PDE3)은 생략될 수도 있다.
제2 패드 전극(PDE2)은 제2 및 제3 절연층들(INS2,INS3)에 정의된 제1 컨택홀(P-CH1)을 통해 제3 패드 전극(PDE3)에 연결될 수 있다. 제1 패드 전극(PDE1)은 제45 절연층(INS4)에 정의된 제2 컨택홀(P-CH2)을 통해 제2 패드 전극(PDE2)에 연결될 수 있다.
예시적으로 도 6에 도시된 제1 신호 배선(SNL1) 및 제2 패드(PD2)에 대한 구조가 설명되었으나, 제2 신호 배선(SNL2) 및 제3 패드(PD3)도 실질적으로 제1 신호 배선(SNL1) 및 제2 패드(PD2)와 같은 연결 구조를 가질 수 있다.
도 15a 내지 도 15d는 도 13에서 제1 절연층이 사용되는 이유를 설명하기 위한 도면들이다.
예시적으로, 도 15a 내지 도 15d에는 도 13에서 벤딩 영역(BA)에 인접한 비표시 영역(NDA)이 도시되었다.
도 15a를 참조하면, 전술한 바와 같이, 표시 장치(DD)의 제조시, 제1 및 제2 무기 봉지층들(ENI1,ENI2)이 공정상의 오차로 인해 벤딩 영역(BA)에 인접한 부분까지 제공될 수 있다. 이러한 경우, 제1 및 제2 무기 봉지층들(ENI1,ENI2)이 제1 컨택홀(T-CH1)을 폐쇄시킬 수 있다.
제1 컨택홀(T-CH1)에 배치된 제1 및 제2 무기 봉지층들(ENI1,ENI2)에 의해 제1 신호 배선(SNL1)이 연결 전극(CET)에 연결되지 않을 수 있다. 이러한 문제점을 방지하기 위해, 유기층인 커버층(Y-OC)이 사용될 수 있다.
도 15a 및 도 15b를 참조하면, 벤딩 영역(BA)에 인접한 제1 영역(AA1)에서 커버층(Y-OC)이 제1 및 제2 무기 봉지층들(ENI1,ENI2) 상에 배치될 수 있다. 제4 절연층(INS4)에 정의된 제1 컨택홀(T-CH1)에 중첩하는 커버층(Y-OC)의 부분이 제거될 수 있다. 따라서, 제1 컨택홀(T-CH1)에 중첩하는 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 부분들이 노출될 수 있다.
도 15b 및 도 15c를 참조하면, 커버층(Y-OC)의 부분이 제거되어 노출된 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 부분들이 커버층(Y-OC)을 마스크로 하여 건식 식각 방식으로 제거될 수 있다. 따라서, 제1 컨택홀(T-CH1)이 커버층(Y-OC), 제1 및 제2 무기 봉지층들(ENI1,ENI2), 및 제4 절연층(INS4)에 정의될 수 있다.
앞서 설명된 도 8 및 도 11을 참조하면, 제2 두께(E-TH2)는 제3 두께(E-TH3)보다 크고, 또한, 연결 전극(CTE) 상에 배치된 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 제3 두께들(E-TH3)의 합은 제2 두께(E-TH2)보다 작을 수 있다. 따라서, 벤딩 영역(BA)에 인접한 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 부분들이 식각되어 제거되더라도, 화소(PX) 상에 배치되어 개구부(OP)에 중첩한 제2 무기 봉지층(ENI2)은 모두 식각되지 않을 수 있다.
도 15d를 참조하면, 제1 컨택홀(T-CH1)에 중첩하는 제1 및 제2 무기 봉지층들(ENI1,ENI2)의 부분들이 제거된 후, 제1 신호 배선(SNL1)이 커버층(Y-OC) 상에 제공되고, 제1 컨택홀(T-CH1)을 통해 연결 전극(CET)에 연결될 수 있다.
도 16은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다.
도 16을 참조하면, 트랜지스터(TR)는 제1 연결 전극(CNE1) 및 제2 연결 전극(CNE2)을 통해 발광 소자(OLED)에 연결될 수 있다. 도 5에 도시된 구조와 달리 2개의 연결 전극들(CNE1,CNE2)이 사용될 수 있다. 제1 연결 전극(CNE1)은 제3 절연층(INS3) 상에 배치되고, 제4 절연층(INS4)은 제1 연결 전극(CNE1) 및 제3 절연층(INS3) 상에 배치될 수 있다.
제4 절연층(INC4) 상에 제5 절연층(INS5)이 배치되고 제5 절연층(INS5) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2) 및 제5 절연층(INS5) 상에 제6 절연층(INS6)이 배치될 수 있다. 제5 및 제6 절연층들(INS5,INS6)은 유기층일 수 있다. 제6 절연층(INS6) 상에 발광 소자(OLED)가 배치될 수 있다.
제1 연결 전극(CNE1)은 제1, 제2, 및 제3 절연층들(INS1,INS2,INS3)에 정의된 제1 컨택홀(CH1)을 통해 트랜지스터(TR)에 연결될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 절연층들(INS4,INS5)에 정의된 제3 컨택홀(CH3)을 통해 제1 연결 전극(CNE1)에 연결될 수 있다. 제2 연결 전극(CNE2)은 제6 절연층(INS6)에 정의된 제2 컨택홀(CH2)을 통해 발광 소자(OLED)에 연결될 수 있다.
표시 패널(DP) 및 입력 감지부(ISP)에 홀(H)이 정의되고, 홀(H)에 카메라(CAM)가 배치될 수 있다. 홀(H) 주변의 기판(SUB)의 상면에는 홈(GV)이 정의될 수 있다. 홈(GV)은 복수 개로 제공될 수 있다. 홈(GV)은 제1 홈(GV1) 및 복수 개의 제2 홈들(GV2)을 포함할 수 있다. 제1 홈(GV1) 및 제2 홈들(GV2)은 홀(H)을 둘러싸는 폐 라인 형상을 가질 수 있다.
제1 홈(GV1) 및 제2 홈들(GV2) 각각은 기판(SUB)의 상면으로부터 하부로 소정의 깊이만큼 함몰되어 정의될 수 있다. 제1 홈(GV1) 및 제2 홈들(GV2) 각각은 기판(SUB)의 부분들이 제거되어 형성될 수 있다. 제1 홈(GV1)은 화소(PX)에 인접하고 제2 홈들(GV2)은 홀(H)에 인접할 수 있다.
제1 홈(GV1) 및 제2 홈들(GV2)에 증착 패턴들(ELP)이 배치될 수 있다. 증착 패턴들(ELP)은 도 5에 도시된 발광 소자(OLED)의 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)과 같은 물질을 포함하고, 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)의 형성 시에 함께 형성될 수 있다. 증착 패턴들(ELP)은 제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2)에 의해 커버될 수 있다.
증착 패턴들(ELP)이 발광 소자(OLED)로부터 연속하여 배치되지 않을 수 있다. 제1 홈(GV1) 및 제2 홈들(GV2)에 의해 증착 패턴들(ELP)과 발광 소자(OLED) 사이의 연속성이 차단될 수 있다. 증착 패턴들(ELP)도 서로 연속적으로 배치되지 않고 서로 이격되어 배치될 수 있다.
홀(H)을 형성하기 위해, 표시 패널(DP)의 부분이 절단될 수 있다. 절단 공정 시, 홀(H)을 통해 외부의 수분이나 산소가 절단면을 통해 표시 패널(DP)에 투입될 수 있다. 증착 패턴(ELP)이 발광 소자(OLED)으로부터 연장되어 홀(H)까지 배치될 경우, 홀(H)을 통해 투입된 외부의 수분이나 산소가 증착 패턴(ELP)을 통해, 화소들(PX)로 침투할 수 있다. 수분이나 산소에 의해 화소들(PX)이 손상될 수 있다.
그러나, 본 발명의 실시 예에서, 증착 패턴들(ELP)이 발광 소자(OLED)과 이격되고, 또한, 증착 패턴들(ELP)이 서로 이격되어 배치됨으로써, 홀(H)을 통해 투입된 외부의 수분이나 산소가 차단될 수 있다.
제1 홈(GV1) 및 제1 홈(GV1)에 인접한 제2 홈(GV2)사이의 기판(SUB) 상에 댐(DM1_1)이 배치될 수 있다. 증착 패턴들(ELP)은 댐(DM1_1) 상에 배치되지 않을 수 있다. 댐(DM1_1)은 버퍼층(BF), 제1 내지 제6 절연층들(INS1~INS6), 화소 정의막(PDL), 및 화소 정의막(PDL) 상에 배치된 추가 스페이서(도면 부호 미도시)로 형성될 수 있다.
제2 홈들(GV2) 사이의 기판(SUB) 상에 버퍼층(BFL)이 배치될 수 있다. 증착 패턴들(ELP)은 제2 홈들(GV2) 사이에서 버퍼층(BFL) 상에 배치되지 않을 수 있다.
커버층(Y-OC)은 증착 패턴들(ELP) 상에 배치될 수 있다. 커버층(Y-OC)은 제1 및 제2 홈들(GV1,GV2) 상에 배치될 수 있다. 굴절층(HRF)은 커버층(Y-OC) 상에 배치될 수 있다.
도 17은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다.
이하 도 16에 도시된 구성과 다른 구성을 위주로, 도 17에 도시된 구성이 설명될 것이다.
도 17을 참조하면, 홀(H)에 주변의 기판(SUB) 상에 복수 개의 댐들(DM2_1,DM2_2)이 배치될 수 있다. 댐들(DM2_1,DM2_2)은 화소(PX)에 인접한 제1 댐(DM2_1) 및 홀(H)에 인접한 제2 댐(DM2_2)을 포함할 수 있다. 제2 댐(DM2_2)은 홀(H)과 제1 댐(DM2_1) 사이에 배치될 수 있다.
제2 댐(DM2_2)의 높이는 제1 댐(DM2_1)의 높이보다 클 수 있다. 예를 들어, 제1 댐(DM2_1)은 제5 및 제6 절연층들(INS5,INS6) 및 화소 정의막(PDL)으로 형성될 수 있다. 제2 댐(DM2_2)은 제5 및 제6 절연층들(INS5,INS6), 화소 정의막(PDL), 및 화소 정의막(PDL) 상에 배치된 추가 스페이서(도면 부호 미도시)로 형성될 수 있다.
증착 패턴들(ELP-1)이 제1 댐(DM2_1) 및 제2 댐(DM2_2)상에 배치될 수 있다. 증착 패턴들(ELP-1)은 제1 댐(DM2_1) 및 제2 댐(DM2_2)을 덮도록 기판(SUB) 상에 배치될 수 있다.
증착 패턴들(ELP-1)은 도 5에 도시된 발광 소자(OLED)의 정공 제어층(HCL) 및 전자 제어층(ECL)과 같은 물질을 포함하고, 정공 제어층(HCL) 및 전자 제어층(ECL)의 형성 시에 함께 형성될 수 있다. 증착 패턴들(ELP-1)은 제1 무기 봉지층(ENI1) 및 제2 무기 봉지층(ENI2)에 의해 커버될 수 있다. 커버층(Y-OC)은 제1 댐(DM2_1), 제2 댐(DM2_2), 및 증착 패턴들(ELP-1) 상에 배치될 수 있다.
증착 패턴들(ELP-1)은 발광 소자(OLED)로부터 분리될 수 있다. 또한, 증착 패턴들(EPP-1)은, 제1 댐(DM2_1) 및 제2 댐(DM2_2) 사이와 홀(H) 및 제2 댐(DM2_2) 사이에서 서로 이격되어 분리될 수 있다. 증착 패턴들(ELP)이 발광 소자(OLED)로부터 연속하여 배치되지 않고, 증착 패턴들(ELP)도 서로 연속적으로 배치되지 않을 수 있다. 따라서, 홀(H)을 통해 투입된 외부의 수분이나 산소가 차단될 수 있다.
도 18은 본 발명의 일 실시 예에서, 도 1에 도시된 카메라 및 카메라 주변의 단면을 예시적으로 도시한 도면이다. 도 19는 도 18에 도시된 어느 하나의 금속 패턴을 확대하여 도시한 도면이다.
이하 도 16에 도시된 구성과 다른 구성을 위주로, 도 18에 도시된 구성이 설명될 것이다.
도 18을 참조하면, 홀(H) 주변의 기판(SUB) 상에 제1 댐(DM2_1), 제2 댐(DM2_2)이 배치될 수 있다. 제1 댐(DM2_1) 및 제2 댐(DM2_2)의 구조는 도 17에 도시된 제1 댐(DM2_1) 및 제2 댐(DM2_2)과 같으므로 설명을 생략한다.
홀(H) 주변의 기판(SUB) 상에 복수 개의 금속 패턴들(MP)이 배치될 수 있다. 금속 패턴들(MP)은 제1 댐(DM2_1)과 화소(PX) 사이에 배치될 수 있다. 금속 패턴들(MP)은 제3 절연층(INS3) 상에 배치될 수 있다. 금속 패턴들(MP)은 제1 연결 전극(CNE1)과 동일한 물질로 동시에 패터닝되어 형성될 수 있다.
금속 패턴들(MP) 상에 복수 개의 증착 패턴들(ELP-2)이 배치될 수 있다. 증착 패턴들(ELP-2)은 도 5에 도시된 발광 소자(OLED)의 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)과 같은 물질을 포함하고, 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)의 형성 시에 함께 형성될 수 있다. 증착 패턴들(ELP-2)은 제1 무기 봉지층(ENI1), 제2 무기 봉지층(ENI2), 및 유기 봉지층(ENO)에 의해 커버될 수 있다.
커버층(Y-OC)은 제1 및 제2 댐들(DM2_1,DM2_2) 및 증착 패턴들(ELP-2) 상에 배치될 수 있다.
금속 패턴들(MP) 사이에 복수 개의 서브 증착 패턴들(ELP-2')이 배치될 수 있다. 서브 증착 패턴들(ELP-2')은 증착 패턴들(ELP-2)과 서로 이격될 수 있다. 서브 증착 패턴들(ELP-2')은 증착 패턴들(ELP-2)로부터 연속되지 않고, 증착 패턴들(ELP-2)과 분리될 수 있다. 증착 패턴들(ELP-2)은 서로 이격되어 분리될수 있다. 서브 증착 패턴들(ELP-2')은 서로 이격되어 분리될 수 있다.
도 19를 참조하면, 금속 패턴(MP)은 제1 금속층(Ti1), 제1 금속층(Ti1) 상에 배치된 제2 금속층(AL), 및 제2 금속층(AL) 상에 배치된 제3 금속층(Ti2)을 포함할 수 있다.
제1 금속층(Ti1)은 티타늄을 포함하고, 제2 금속층(AL)은 알루미늄을 포함하고, 제3 금속층(Ti2)은 티타늄을 포함할 수 있다. 수평한 방향을 기준으로 제1 금속층(Ti1) 및 제3 금속층(Ti2) 각각의 폭은 제2 금속층(AL)의 폭보다 클 수 있다.
증착 패턴(ELP-2)은 제3 금속층(Ti2) 상에 배치될 수 있다. 수평한 방향을 기준으로 증착 패턴(ELP-2)의 폭은 제2 금속층(AL)의 폭보다 클 수 있다.
서브 증착 패턴(ELP-2')은 증착 패턴(ELP-2)과 동일한 물질로 형성될 수 있다. 예를 들어, 서브 증착 패턴(ELP-2')은 도 5에 도시된 정공 제어층(HCL), 전자 제어층(ECL), 및 제2 전극(CE)과 같은 물질로 형성될 수 있다.
서브 증착 패턴(ELP-2')은 제3 금속층(Ti2)보다 아래에 배치되고, 제2 금속층(Al)의 측면에 인접할 수 있다. 서브 증착 패턴(ELP-2')은 제2 금속층(Al)의 측면에 접촉할 수 있다.
서브 증착 패턴(ELP-2')의 정공 제어층(HCL) 및 전자 제어층(ECL)은 제2 금속층(Al)의 측면에 접촉하고, 서브 증착 패턴(ELP-2')의 제2 전극(CE)은 제2 금속층(Al)의 측면과 이격될 수 있다. 서브 증착 패턴(ELP-2')은 증착 패턴(ELP-2)으로부터 연속하여 배치되지 않고, 증착 패턴(ELP-2)과 분리될 수 있다.
도 18 및 도 19를 참조하면, 증착 패턴들(ELP-2) 및 서브 증착 패턴들(ELP-2')은 발광 소자(OLED)로부터 연속하여 배치되지 않을 수 있다. 증착 패턴들(ELP-2)과 서브 증착 패턴들(ELP-2')이 서로 이격되어 분리되므로, 홀(H)을 통해 투입된 외부의 수분이나 산소가 차단될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
AA1,AA2: 제1 및 제2 영역 BA: 벤딩 영역
ISP: 입력 감지부 SP1,SP2: 제1 및 제2 감지부
OP: 개구부 SLP: 경사면
TS-OL1,TS-OL2: 제1 및 제2 절연층 TFE: 박막 봉지층
EN1,EN2,EN3: 제1, 제2 ,및 제3 봉지층

Claims (22)

  1. 기판;
    상기 기판 상에 배치된 화소;
    상기 화소 상에 배치된 박막 봉지층;
    상기 박막 봉지층 상에 배치되고, 개구부가 정의된 커버층; 및
    상기 커버층 상에 배치된 감지부를 포함하고,
    상기 개구부에 중첩하는 상기 박막 봉지층의 상면에 함몰부가 정의되는 표시 장치.
  2. 제 1 항에 있어서,
    상기 감지부는 상기 커버층 상에 단일층으로 제공되는 표시 장치.
  3. 제 1 항에 있어서,
    상기 커버층 및 상기 감지부를 덮도록 상기 박막 봉지층 상에 배치된 굴절층을 더 포함하고,
    상기 굴절층은 상기 커버층보다 큰 굴절률을 갖는 표시 장치.
  4. 제 3 항에 있어서,
    상기 커버층 및 상기 굴절층은 유기층을 포함하는 표시 장치.
  5. 제 1 항에 있어서,
    상기 화소는, 평면 상에서 봤을 때, 상기 개구부에 중첩하는 발광 소자를 포함하는 표시 장치.
  6. 제 1 항에 있어서,
    상기 기판은,
    표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 영역;
    제2 영역; 및
    상기 제1 영역과 상기 제2 영역 사이의 벤딩 영역을 포함하고,
    상기 박막 봉지층은 상기 제1 영역 상에 배치되고, 상기 화소는 상기 표시 영역 상에 배치되는 표시 장치.
  7. 제 6 항에 있어서,
    상기 비표시 영역 상에 배치되어 서로 이격된 제1 댐 및 제2 댐; 및
    상기 비표시 영역 상에 배치되고, 상기 제1 및 제2 댐들보다 상기 벤딩 영역에 인접한 연결 전극을 더 포함하고,
    상기 제1 댐은 상기 제2 댐보다 상기 표시 영역에 인접하고,
    상기 감지부는 상기 연결 전극에 연결되고, 상기 연결 전극은 상기 벤딩 영역을 지나 상기 제2 영역으로 연장하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 벤딩 영역 및 상기 제2 영역 사이에 배치된 상기 커버층의 부분에 복수 개의 제1 개구부들 및 제2 개구부가 정의되고,
    상기 제1 개구부들은 상기 제2 댐에 인접하고, 상기 제2 개구부는 상기 벤딩 영역에 인접한 표시 장치.
  9. 제 8 항에 있어서,
    상기 박막 봉지층은,
    상기 화소 상에 배치되고, 상기 제1 및 제2 댐들 및 상기 연결 전극 위로 연장하는 제1 무기 봉지층;
    상기 제1 무기 봉지층 상에 배치된 제2 무기 봉지층; 및
    상기 표시 영역에 중첩하고, 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층 사이에 배치된 유기 봉지층을 포함하고,
    상기 커버층은 상기 제2 무기 봉지층 상에 배치되는 표시 장치.
  10. 제 9 항에 있어서,
    상기 감지부는 상기 커버층 및 상기 제1 및 제2 무기 봉지층들에 정의된 컨택홀을 통해 상기 연결 전극에 연결되는 표시 장치.
  11. 제 9 항에 있어서,
    상기 커버층 및 상기 제1 및 제2 무기 봉지층들은 상기 벤딩 영역에 인접하게 배치되는 표시 장치.
  12. 제 9 항에 있어서,
    상기 함몰부는 상기 개구부에 중첩하는 상기 제2 무기 봉지층의 상면에 정의되는 표시 장치.
  13. 제 9 항에 있어서,
    상기 개구부에 중첩하는 상기 제2 무기 봉지층의 부분의 제1 두께는 상기 커버층에 중첩하는 상기 제2 무기 봉지층의 부분의 제2 두께보다 작은 표시 장치.
  14. 제 13 항에 있어서,
    상기 연결 전극 상에 배치된 상기 제1 및 제2 무기 봉지층들의 부분들 각각의 제3 두께는 상기 제2 두께보다 작고, 상기 제1 두께와 다른 표시 장치.
  15. 제 7 항에 있어서,
    상기 제2 영역 상에 배치되고 상기 연결 전극에 연결된 패드를 더 포함하는 표시 장치.
  16. 제 7 항에 있어서,
    상기 감지부는 복수 개로 제공되고, 상기 복수 개의 감지부들은 상기 표시 영역 및 상기 표시 영역에 인접한 상기 비표시 영역 상에 배치되는 표시 장치.
  17. 제 1 항에 있어서,
    상기 기판에 정의된 홀; 및
    상기 홀 주변의 상기 기판의 상면에 정의된 홈들에 배치된 복수 개의 증착 패턴들을 더 포함하고,
    상기 커버층은 상기 증착 패턴들 상에 배치되고, 상기 증착 패턴들은 서로 분리되어 이격된 표시 장치.
  18. 제 1 항에 있어서,
    싱기 기판에 정의된 홀; 및
    상기 홀 주변의 상기 기판 상에 배치된 복수 개의 댐들; 및
    상기 댐들 상에 배치된 증착 패턴들을 더 포함하고,
    상기 증착 패턴들은 상기 댐들 사이에서 서로 분리되어 이격된 표시 장치.
  19. 제 1 항에 있어서,
    상기 홀 주변의 상기 기판 상에 배치된 복수 개의 금속 패턴들;
    상기 금속 패턴들 상에 배치된 복수 개의 증착 패턴들; 및
    상기 금속 패턴들 사이에 배치된 복수 개의 서브 증착 패턴들을 더 포함하고,
    상기 증착 패턴들과 상기 서브 증착 패턴들은 서로 분리되어 이격된 표시 장치.
  20. 기판;
    상기 기판 상에 배치된 화소;
    상기 화소와 이격되어 상기 기판 상에 배치된 연결 전극;
    상기 화소 상에 배치되고, 상기 연결 전극 위로 연장된 제1 무기 봉지층;
    상기 제1 무기 봉지층 상에 배치된 제2 무기 봉지층;
    상기 제2 무기 봉지층 상에 배치된 커버층; 및
    상기 커버층 상에 단일층으로 배치된 감지부를 포함하고,
    상기 감지부는 상기 커버층 및 상기 제1 및 제2 무기 봉지층들에 정의된 컨택홀을 통해 상기 연결 전극에 연결되고,
    상기 연결 전극 상에 배치된 상기 제2 무기 봉지층의 부분의 두께는 상기 화소 상에 배치된 상기 제2 무기 봉지층의 부분의 두께보다 작은 표시 장치.
  21. 제 20 항에 있어서,
    상기 커버층에는 개구부가 정의되고, 상기 개구부에 중첩하는 상기 제2 무기 봉지층의 상면에 함몰부가 정의되는 표시 장치.
  22. 제 21 항에 있어서,
    상기 개구부에 중첩하는 상기 제2 무기 봉지층의 부분의 제1 두께는 상기 커버층에 중첩하는 상기 제2 무기 봉지층의 부분의 제2 두께보다 작고,
    상기 연결 전극 상에 배치된 상기 제1 및 제2 무기 봉지층들의 두께들의 합은 상기 제2 두께보다 작은 표시 장치.
KR1020200155986A 2020-11-19 2020-11-19 표시 장치 KR20220069199A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200155986A KR20220069199A (ko) 2020-11-19 2020-11-19 표시 장치
US17/508,102 US20220158129A1 (en) 2020-11-19 2021-10-22 Display device
CN202111249608.4A CN114551511A (zh) 2020-11-19 2021-10-26 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200155986A KR20220069199A (ko) 2020-11-19 2020-11-19 표시 장치

Publications (1)

Publication Number Publication Date
KR20220069199A true KR20220069199A (ko) 2022-05-27

Family

ID=81587968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200155986A KR20220069199A (ko) 2020-11-19 2020-11-19 표시 장치

Country Status (3)

Country Link
US (1) US20220158129A1 (ko)
KR (1) KR20220069199A (ko)
CN (1) CN114551511A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295560B (zh) * 2022-08-05 2024-08-02 厦门天马显示科技有限公司 显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160128513A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
KR102512439B1 (ko) * 2016-09-19 2023-03-22 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
WO2019100999A1 (zh) * 2017-11-23 2019-05-31 东丽先端材料研究开发（中国）有限公司 有机发光元件
KR102570978B1 (ko) * 2018-04-18 2023-08-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치
KR102688182B1 (ko) * 2018-11-09 2024-07-24 엘지디스플레이 주식회사 표시 장치
KR20200126451A (ko) * 2019-04-29 2020-11-09 삼성디스플레이 주식회사 전자 장치
KR20210083005A (ko) * 2019-12-26 2021-07-06 엘지디스플레이 주식회사 터치 디스플레이 패널

Also Published As

Publication number Publication date
CN114551511A (zh) 2022-05-27
US20220158129A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
KR102318953B1 (ko) 표시 장치
KR20200117101A (ko) 표시 장치
JP7577730B2 (ja) タッチ構造、タッチディスプレイパネル及び電子装置
KR20210010782A (ko) 표시 장치 및 그것의 제조 방법
KR20220008983A (ko) 표시 장치 및 그것의 제조 방법
KR20220117372A (ko) 표시 장치
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
WO2023246492A1 (zh) 显示面板、显示装置和车载显示系统
CN112786658A (zh) 显示装置
KR20210151304A (ko) 표시 장치
KR20210095267A (ko) 표시 장치
KR20220069199A (ko) 표시 장치
KR20210115084A (ko) 표시 장치
KR20220083916A (ko) 표시 장치
KR20230146693A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치
KR20220128506A (ko) 표시 장치
KR20210106611A (ko) 표시 장치
KR20220121964A (ko) 표시 장치
KR20210105469A (ko) 표시 장치
CN221429482U (zh) 显示装置
KR20220023926A (ko) 표시 장치
KR20210116749A (ko) 표시 장치
KR20230157547A (ko) 표시 장치
KR20230132647A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230127404A (ko) 입력 센싱부 및 그것을 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal