Nothing Special   »   [go: up one dir, main page]

KR20230132647A - 표시장치 및 이를 포함하는 전자장치 - Google Patents

표시장치 및 이를 포함하는 전자장치 Download PDF

Info

Publication number
KR20230132647A
KR20230132647A KR1020220029101A KR20220029101A KR20230132647A KR 20230132647 A KR20230132647 A KR 20230132647A KR 1020220029101 A KR1020220029101 A KR 1020220029101A KR 20220029101 A KR20220029101 A KR 20220029101A KR 20230132647 A KR20230132647 A KR 20230132647A
Authority
KR
South Korea
Prior art keywords
layer
disposed
dam
groove pattern
area
Prior art date
Application number
KR1020220029101A
Other languages
English (en)
Inventor
이재만
김훈
김휘성
김동후
김선영
윤희원
이승원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220029101A priority Critical patent/KR20230132647A/ko
Priority to US18/157,767 priority patent/US20230292574A1/en
Priority to CN202320387527.9U priority patent/CN219555560U/zh
Priority to CN202310206493.3A priority patent/CN116744714A/zh
Publication of KR20230132647A publication Critical patent/KR20230132647A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 신호투과영역, 신호투과영역과 이격된 표시영역, 및 신호투과영역과 표시영역의 사이에 배치된 주변영역을 포함하고, 베이스층, 베이스층 상에 배치된 회로층, 표시영역에 중첩하는 발광소자를 포함하고 상기 회로층 상에 배치된 발광소자층, 및 발광소자층 상에 배치되는 봉지기판을 포함하고, 신호투과영역에는 회로층 및 발광소자층 각각의 적어도 일부를 관통하는 홀이 정의되고, 봉지기판의 일면에는 주변영역에 중첩한 그루브패턴이 정의되어 표시장치의 신뢰성이 개선될 수 있다.

Description

표시장치 및 이를 포함하는 전자장치{DISPLAY DEVICE AND ELECTRONIC DEVICE INCLUDING THE SAME}
본 발명은 표시장치 및 이를 포함하는 전자장치에 관한 것으로, 보다 상세하게는 광 신호가 이동되는 신호투과영역을 포함하는 표시장치 및 이를 포함하는 전자장치에 관한 것이다.
근래, 휴대용 전자장치가 널리 보급되고 있고, 그 기능이 점점 더 다양해지고 있다. 사용자는 더 넓은 면적의 표시영역 및 더 좁은 면적의 비표시영역을 갖는 전자 장치를 선호한다.
전자장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력센서, 및 전자모듈 등 다양한 전자 부품들로 구성될 수 있다. 이러한 전자 부품들은 신호 라인들에 의해 전기적으로 서로 연결될 수 있다. 전자모듈은 카메라, 적외선 감지 센서 또는 근접 센서 등을 포함할 수 있다. 전자모듈은 표시 패널 및 입력센서 아래에 배치될 수 있다. 표시 패널 및 입력센서에는 이러한 전자모듈을 노출하기 위한 홀이 제공될 수 있으며, 홀에는 투과율 조절을 위한 레진(resin)이 충전될 수 있다. 다만, 홀에 충전되는 레진이 표시부의 화소로 유출되어, 화소 불량이 발생하는 문제가 발생할 수 있다.
본 발명은 본 발명의 목적은 전자모듈의 기능이 개선되고 화소 불량이 방지되는 표시장치 및 이를 포함하는 전자장치를 제공하는 것을 목적으로 한다.
본 발명의 표시장치는 신호투과영역, 상기 신호투과영역과 이격된 표시영역, 및 상기 신호투과영역과 상기 표시영역의 사이에 배치된 주변영역을 포함한 표시장치에 있어서, 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 표시영역에 중첩하는 발광소자를 포함하고, 상기 회로층 상에 배치된 발광소자층; 및 상기 발광소자층 상에 배치되는 봉지기판; 을 포함하고, 상기 신호투과영역에는 상기 회로층 및 상기 발광소자층 각각의 적어도 일부를 관통하는 홀이 정의되고, 상기 봉지기판의 일면에는 상기 주변영역에 중첩한 그루브패턴이 정의된다.
일 실시예에서, 상기 봉지기판은 서로 마주하는 제1 면 및 제2 면을 포함하고, 상기 발광소자층 상에 상기 제1 면이 배치되고, 상기 제1 면 상에 상기 제2 면이 배치되며, 상기 그루브패턴은 상기 제1 면의 일부가 상기 제2 면 방향으로 함몰된 형상을 포함하는 것일 수 있다.
일 실시예에서, 평면 상에서, 상기 주변영역은 상기 신호투과영역의 적어도 일부를 둘러싸는 것일 수 있다.
일 실시예에서, 상기 봉지기판 및 상기 베이스층 사이에 배치되고, 상기 홀에 중첩하게 배치된 광 보상층을 더 포함하고, 상기 광 보상층은 평면상에서 상기 신호투과영역 및 상기 주변영역에 중첩하고, 상기 표시영역에 비중첩할 수 있다.
일 실시예에서, 상기 봉지기판 상에 배치된 입력센서를 더 포함하고, 상기 입력센서는 상기 주변영역에 중첩하는 커버패턴, 및 상기 커버패턴을 덮는 절연층을 포함할 수 있다.
일 실시예에서, 상기 입력센서는 상기 커버패턴과 동일한 층에 배치되는 제1 도전 패턴, 및 상기 절연층 상에 배치된 제2 도전 패턴을 더 포함할 수 있다.
일 실시예에서, 상기 발광소자는 상기 신호투과영역 및 상기 주변영역에 비중첩할 수 있다.
일 실시예에서, 상기 그루브패턴은 평면상에서 상기 홀을 둘러싸는 폐곡선 형상을 가질 수 있다.
일 실시예에서, 상기 그루브패턴은 평면상에서 상기 홀을 둘러싸는 폐곡선 형상의 제1 그루브패턴 및 평면상에서 상기 제1 그루브패턴을 둘러싸는 폐곡선 형상의 제2 그루브패턴을 포함할 수 있다.
일 실시예에서, 상기 제1 그루브패턴의 깊이 및 상기 제2 그루브패턴의 깊이는 서로 동일할 수 있다.
일 실시예에서, 상기 제1 그루브패턴의 깊이 및 상기 제2 그루브패턴의 깊이는 서로 상이할 수 있다.
일 실시예에서, 상기 그루브패턴은 평면 상에서 서로 이격되며 상기 홀을 둘러싸는 복수개로 제공되고, 상기 복수개의 그루브패턴들 각각의 형상은 원형 및 다각형 중 어느 하나의 형상일 수 있다.
일 실시예에서, 상기 회로층은 상기 주변영역 및 상기 표시영역에 배치된 복수의 절연층을 포함하고, 상기 발광소자층은 상기 복수의 절연층 상에 배치된 화소정의막을 더 포함할 수 있다.
일 실시예에서, 상기 주변영역에는 상기 화소정의막을 포함하고 상기 홀의 적어도 일부를 둘러싸는 제1 댐 및 상기 화소정의막을 포함하고 상기 제1 댐의 적어도 일부를 둘러싸는 제2 댐이 배치되고, 상기 그루브패턴은 상기 제1 댐 및 상기 제2 댐 사이에 배치될 수 있다.
일 실시예에서, 상기 제2 댐의 높이는 상기 제1 댐의 높이보다 높을 수 있다.
본 발명의 표시장치는 표시영역 및 비표시영역을 포함하는 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 회로층 상에 배치되고 상기 표시영역에 배치된 발광소자를 포함하는 발광소자층; 및 상기 발광소자층 상에 배치된 봉지기판; 을 포함하고, 상기 봉지기판의 일면에는 상기 비표시영역에 중첩한 외곽 그루브 패턴이 정의된다.
본 발명의 전자장치는 베이스층; 상기 베이스층 상에 배치된 회로층; 상기 회로층 상에 배치되고 발광소자를 포함하는 발광소자층; 및 상기 발광소자층 상에 배치된 봉지기판; 을 포함하고, 상기 회로층 및 상기 발광소자층에는 각각의 적어도 일부를 관통하는 홀이 정의되고, 상기 봉지기판의 하면에는 상기 홀에 인접한 그루브패턴이 정의되고, 상기 그루브패턴은 평면 상에서 상기 홀 및 상기 발광소자의 사이에 배치된 표시장치를 포함할 수 있다.
일 실시예에서, 상기 발광소자층 및 상기 봉지기판 사이에 배치된 광 보상층을 더 포함하고, 상기 광 보상층은 상기 홀을 커버하면서, 상기 발광소자에 비중첩할 수 있다.
일 실시예에서, 상기 봉지기판 상에 배치된 입력센서를 더 포함하고, 상기 입력센서는 상기 그루브패턴에 중첩하는 커버패턴, 제1 도전층, 상기 커버패턴과 상기 제1 도전층을 커버하는 제1 절연층, 상기 제1 절연층 상에 배치된 제2 도전층, 및 상기 제2 도전층을 커버하는 제2 절연층을 포함할 수 있다.
일 실시예에서, 상기 표시장치는 상기 베이스층 하부에 배치되고 평면 상에서 상기 홀에 중첩한 전자 모듈을 더 포함할 수 있다.
본 발명의 일 실시예의 표시장치 및 전자장치에 따르면, 전자모듈이 노출되는 홀에 광 보상층이 제공되어 전자모듈의 기능이 향상되면서, 광 보상층 형성 과정에서 유체가 화소가 배치된 영역으로 유출되는 것을 방지할 수 있다.
이에 따라, 표시장치의 화소 불량이 발생하는 것을 방지할 수 있고 표시장치 및 전자장치의 표시효율 및 신뢰성이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시패널의 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도들이다.
도 10a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 11b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 12b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 패널 및 이의 제조 방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 전자장치의 분해 사시도이다.
일 실시예의 전자장치(ED)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 예를 들어, 전자장치(ED)는 휴대폰, 태블릿, 자동차 내비게이션, 게임기, 또는 웨어러블 장치일 수 있으나, 실시예가 이에 한정되는 것은 아니다. 도 1에서는 전자장치(ED)가 휴대폰인 것을 예시적으로 도시하였다.
일 실시예의 전자장치(ED)는 액티브영역(AA-DD) 및 비액티브영역(NAA-DD)을 포함할 수 있다. 전자장치(ED)의 액티브영역(AA-DD)에서 영상(IM)을 표시하는 것일 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들을 도시하였다. 일 실시예의 전자장치(ED)의 액티브영역(AA-DD)은 후술하는 표시패널(DP)의 표시영역(AA)에 대응하고, 비액티브영역(NAA-DD)은 표시패널(DP)의 비표시영역(NAA)에 대응할 수 있다. 한편, 일 실시예에서 전자장치(ED)의 액티브영역(AA-DD) 및 비액티브영역(NAA-DD)은 각각 윈도우(WM)의 투과 영역(TA) 및 베젤 영역(BZA)에 대응하는 것일 수 있다.
전자장치(ED)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 평행한 표시면에서 제3 방향(DR3)으로 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면은 전자장치(ED)의 상부면(front surface)과 대응될 수 있으며, 윈도우(WM)의 상부면(FS)과 대응될 수 있다. 또한, 전자장치(ED)는 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 평면에 수직한 방향인 제3 방향(DR3)으로 소정의 두께를 갖는 입체 형상을 가질 수 있다.
본 명세서에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 상부면(또는 전면)과 하부면(또는 배면)이 정의된다. 상부면과 하부면은 제3 방향(DR3)을 기준으로 서로 대향(opposing)되고, 상부면과 하부면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
일 예의 액티브영역(AA-DD)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브영역(AA-DD)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
비액티브영역(NAA-DD)은 광을 차단하는 영역으로 액티브영역(AA-DD)의 외측에 배치되어 액티브영역(AA-DD)을 에워싸는 영역일 수 있다. 일 실시예에서 비액티브영역(NAA-DD)은 전자장치(ED)의 전면이 아닌 측면에 배치될 수 있다. 일 실시예에서 비액티브영역(NAA-DD)은 생략될 수 있다.
일 실시예의 전자장치(ED)의 액티브영역(AA-DD) 내에는 센싱영역(SA-DD)이 정의될 수 있다. 도 1 에서는 하나의 센싱영역(SA-DD)을 예시적으로 도시하였으나, 센싱영역(SA-DD)의 개수가 이에 제한되는 것은 아니다.
전자장치(ED)는 센싱영역(SA-DD)에 중첩하게 배치되는 전자모듈(ELM)을 포함할 수있다. 전자모듈(ELM)은 센싱영역(SA-DD)을 통해 전달되는 외부 입력을 수신하거나, 센싱영역(SA-DD)을 통해 출력을 제공할 수 있다.
일 실시예에서 전자장치(ED)는 플렉서블(flexible)한 것일 수 있다. "플렉서블"이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 전자장치(ED)는 커브드(curved) 표시 장치 또는 폴더블(foldable) 표시 장치일 수 있다. 또한, 전자장치(ED)는 리지드(rigid)한 것일 수 있다.
일 실시예의 전자장치(ED)는 표시장치(DD) 및 전자모듈(ELM)을 포함한다. 표시장치(DD)는 전자모듈(ELM) 상에 배치된 표시패널(DP), 표시패널(DP) 상에 배치된 상측부재(UM)를 포함할 수 있다. 일 실시예의 표시장치(DD)는 표시패널(DP) 상에 배치된 윈도우(WM)를 포함할 수 있다. 또한, 일 실시예의 전자장치(ED)는 표시패널(DP) 하측에 배치된 지지 부재(SP) 및 하우징(HU)을 포함할 수 있다. 도 1 및 도 2에 도시된 일 실시예에 따른 전자장치(ED)에서, 윈도우(WM)와 하우징(HU)은 결합되어 전자장치(ED)의 외관을 구성할 수 있다.
일 실시예에 따른 전자장치(ED)에서 윈도우(WM)는 상측부재(UM) 상에 배치되는 것일 수 있다.
윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 윈도우(WM)는 연성을 가질 수 있다. 예를 들어, 윈도우(WM)는 고분자 필름, 고분자 재료를 포함하는 기판, 또는 박막의 유리 기판을 포함하는 것일 수 있다. 윈도우(WM)는 반사 방지층, 지문 방지층, 위상을 제어하는 광학층등과 같은 기능층들을 더 포함할 수 있다.
윈도우(WM)는 외부에 노출되는 상부면(FS)을 포함할 수 있다. 윈도우(WM)의 상부면(FS)에서 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 표시패널(DP)의 표시영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 표시영역(AA)의 전면 또는 적어도 일부와 중첩한다. 표시패널(DP)의 표시영역(AA)에 표시되는 영상은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
윈도우(WM)의 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다. 베젤 영역(BZA)은 표시패널(DP)의 비표시영역(NAA)을 커버하여 비표시영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 윈도우(WM)의 투과 영역(TA)에는 윈도우센싱영역(SSA)이 정의될 수 있다. 윈도우센싱영역(SSA)은 전자장치(ED)의 센싱영역(SA-DD)에 대응될 수 있다.
일 실시예의 전자장치(ED)는 적어도 하나의 접착층을 포함하는 것일 수 있다. 적어도 하나의 접착층은 윈도우(WM)와 상측 부재(UM) 사이, 및/또는 상측 부재(UM)와 표시패널(DP) 사이에 배치될 수 있다. 적어도 하나의 접착층 중 일부는 광학투명접착층(Optically Clear Adhesive)일 수 있다. 적어도 하나의 접착층 중 일부는 생략될 수 있다.
일 실시예에 따른 전자장치(ED)에서 전자모듈(ELM)은 광 신호를 출력하거나 수신하는 전자부품일 수 있다. 예를 들어, 전자모듈(ELM)은 외부이미지를 촬영하는 카메라 모듈일 수 있다. 또한, 전자모듈(ELM)은 근접센서 또는 적외선 발광센서 등의 센서 모듈일 수 있다.
일 실시예의 전자장치(ED)에서 표시패널(DP)은 전자모듈(ELM) 상에 배치될 수 있다. 표시패널(DP)은 표시영역(AA) 및 표시영역(AA)에 이웃하는 비표시영역(NAA)을 포함할 수 있다. 즉, 표시패널(DP)의 전면(IS)은 표시영역(AA) 및 비표시영역(NAA)을 포함할 수 있다. 표시영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
비표시영역(NAA)은 표시영역(AA)에 인접한 것일 수 있다. 비표시영역(NAA)은 표시영역(AA)을 에워쌀 수 있다. 비표시영역(NAA)에는 표시영역(AA)을 구동하기 위한 구동 회로나 구동 배선, 표시영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들, 또는 전자 소자 등이 배치될 수 있다.
일 실시예에 따른 표시패널(DP)에서 표시영역(AA) 내에 홀 영역(HA)이 정의될 수 있다. 홀 영역(HA)에는 표시패널(DP)의 회로층(DP-CL, 도 5b) 및 표시소자층(DP-OLED, 도 5b) 각각의 적어도 일부를 관통하는 홀(HH)이 정의될 수 있다. 홀 영역(HA)은 전자장치(ED)의 센싱영역(SA-DD)에 대응하는 것일 수 있다. 회로층(DP-CL, 도 5b) 및 발광소자층(DP-OLED, 도 5b) 각각에 정의된 홀(HH)은 전자모듈(ELM)에 중첩하는 것일 수 있다.
일 실시예의 전자장치(ED)에서 표시패널(DP) 상측에 상측부재(UM)가 배치될 수 있다. 상측부재(UM)가 표시패널(DP)과 윈도우(WM) 사이에 배치될 수 있다. 상측부재(UM)의 구성에 따라 표시장치(DD)는 외부입력 및/또는 외부압력을 감지할 수도 있다. 상측부재(UM)는 다양한 부재들을 포함할 수 있다.
본 실시예에서 상측부재(UM)는 광학필름 및 입력센서를 포함할 수 있다. 광학필름은 외부광 반사율을 낮추는 반사방지 기능을 할 수 있다. 입력센서는 사용자의 외부 입력을 감지할 수 있다. 상측부재(UM)는 광학필름 및 입력센서를 결합하는 접착층을 더 포함할 수 있다.
광학필름은 편광자 및 위상 지연자를 포함할 수 있다. 편광자 및 위상 지연자는 연신형 또는 코팅형일 수 있다. 입력센서는 정전용량 방식, 압력감지방식, 또는 전자기 유도방식으로 외부 입력을 감지할 수 있다. 또는, 광학필름은 편광판 또는 복수 개의 필터부들을 포함하는 컬러필터층일 수 있다.
표시패널(DP) 하측에 배치된 지지 부재(SP)는 쿠션층 및 금속 지지층 등을 포함하는 것일 수 있다. 지지 부재(SP)에는 홀(HH)이 정의될 수 있다. 홀(HH)은 표시패널(DP)의 홀 영역(HA)에 대응하도록 정의된 것일 수 있다. 홀(HH)은 전자장치(ED)의 센싱영역(SA-DD)에 대응하는 부분일 수 있다.
전자모듈(ELM)은 표시패널(DP) 및 지지 부재(SP)에 정의된 홀(HH)과 중첩하는 것일 수 있다. 전자모듈(ELM)의 적어도 일부가 표시패널(DP) 및 지지 부재(SP)에 정의된 홀(HH)에 삽입되어 배치될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시패널의 단면도이다. 도 3b는 본 발명의 다른 실시예에 따른 표시패널의 단면도이다. 도 3a 및 도 3b는 도 2의 절단선 I-I'에 따른 단면도들이다. 이하, 도 1 및 도 2를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 3a에 도시된 것과 같이, 표시패널(DP)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(DP-CL), 발광소자층(DP-OLED), 봉지기판(EC) 및 실링부재(SM)를 포함한다.
일 실시예의 봉지기판(EC)은 투명한 기판일 수 있다. 봉지기판(EC)은 유리 기판을 포함할 수 있다. 그밖에 봉지기판(EC)은 가시광 파장 범위에서 실질적으로 굴절률이 일정한 기판을 포함할 수 있다. 실링부재(SM)는 베이스층(BS) 및 회로층(DP-CL)을 봉지기판(EC)에 결합시킬 수 있다. 실링부재(SM)는 봉지기판(EC)의 엣지를 따라 연장될 수 있다.
표시패널(DP)의 내측에 정의된 갭(GP)은 진공 상태일 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며 갭(GP)에는 공기 또는 비활성 기체들(이하, 외부 기체)이 충전될 수 있다. 봉지기판(EC)과 실링부재(SM)는 표시패널(DP)에 습기가 침투하는 것을 방지할 수 있다.
실링부재(SM)는 프릿과 같은 무기물 접착층을 포함할 수 있다. 이에 제한되지 않고 실링부재(SM)는 유기물 접착층을 포함할 수 있다. 본 실시예에서 표시패널(DP)은 외부로부터 완전히 밀봉될 수 있기 때문에 강도가 향상되고, 발광소자의 불량을 방지할 수 있다.
회로층(DP-CL)은 적어도 하나의 절연층, 반도체 패턴들, 및 도전 패턴들을 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 반도체 패턴들, 및 도전 패턴들은 신호라인들, 화소 구동회로, 및 스캔 구동회로를 구성할 수 있다. 이에 대한 상세한 설명은 후술한다.
발광소자층(DP-OLED)은 표시소자, 예컨대 유기발광 다이오드를 포함한다. 발광소자층(DP-OLED)은 화소정의막과 같은 유기층을 더 포함할 수 있다.
도 3a에 도시된 것과 같이, 액티브영역(AA-DD, 도 1) 및 비액티브영역(NAA-DD, 도 1)에 각각 대응하는 표시영역(AA) 및 비표시영역(NAA)이 표시패널(DP)에 정의될 수 있다. 본 실시예에서 서로 다른 부재들의 영역들이 대응한다는 것은 서로 중첩한다는 것을 의미하고 동일한 면적/형상을 갖는 것으로 제한되지 않는다.
도 3b를 참조하면, 본 발명의 다른 실시예에 따른 표시패널(DP-1)은 도 3a에 도시된 표시패널(DP) 대비 봉지기판(EC) 및 실링부재(SM)를 미-포함할 수 있다. 일 실시예의 표시패널(DP-1)은 베이스층(BS), 베이스층(BS) 상에 배치된 회로층(DP-CL), 발광소자층(DP-OLED), 및 상부 절연층(TFL)을 포함한다. 또한, 베이스층(BS)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. 베이스층(BS)은 적어도 하나의 폴리 이미드층을 포함할 수 있다.
상부 절연층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다. 상부 절연층(TFL)은 무기층/유기층/무기층의 적층구조를 포함하는 박막 봉지층을 포함할 수 있다.
베이스층(BS)은 유리 기판을 포함할 수 있다. 그밖에 베이스층(BS)은 가시광 파장 범위에서 실질적으로 굴절률이 일정한 기판을 포함할 수 있다.
이하에서는 도 3a의 표시패널(DP)을 기준으로 설명한다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4를 참조하면, 표시영역(AA) 및 비표시영역(NAA)이 표시패널(DP)에 정의될 수 있다. 비표시영역(NAA)은 전자장치(ED, 도 1)의 비액티브영역(NAA-DD, 도 1)에 대응할 수 있다. 표시영역(AA) 내에는 전자장치(ED, 도 1)의 센싱영역(SA-DD, 도 1)에 대응하는 홀 영역(HA)이 정의될 수 있다.
표시패널(DP)은 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 화소들(PX, 이하 화소들), 및 구동회로(GDC)를 포함할 수 있다. 표시영역(AA)에 화소들(PX)이 배치된다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 신호라인들(SGL), 및 화소 구동회로는 도 3a에 도시된 회로층(DP-CL)에 포함될 수 있다.
홀 영역(HA)에는 화소들(PX)이 미배치된다. 홀 영역(HA)을 통해서 전자모듈(ELM)로부터 제공되거나, 전자모듈(ELM)로 진입하는 광 신호가 이동할 수 있다. 홀 영역(HA)의 광 투과율은 표시영역(AA)의 광 투과율보다 높을 수 있다.
구동회로(GDC)는 비표시영역(NAA)에 배치된다. 본 실시예에서 구동회로(GDC)는 스캔 구동회로를 포함할 수 있다. 스캔 구동회로는 복수 개의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수 개의 스캔라인들(GL, 이하 스캔라인들)에 순차적으로 출력한다.　스캔 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
신호라인들(SGL)은 스캔라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 신호라인들(SGL)은 별도의 리셋 라인들 및 발광 라인들을 더 포함할 수 있다. 스캔라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 스캔 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 미도시된 회로기판과 연결될 수 있다. 회로기판에 실장된 집적 칩 형태의 타이밍 제어회로와 연결될 수 있다.
데이터 라인들(DL)은 3종류의 데이터 라인을 포함할 수 있다. 제1 종의 데이터 라인(DL1)은 대응하는 화소열에 배치된 모든 화소들에 연결된다. 제1 종의 데이터 라인(DL1)은 홀 영역(HA)과 멀리 이격된다. 제2 종의 데이터 라인(DL2)은 대응하는 화소열에 배치된 모든 화소들에 연결되고, 홀 영역(HA)에 인접하게 배치된다. 또한, 제2 종의 데이터 라인(DL2)은 대응하는 화소열에 인접한 다른 화소열에 배치된 화소들 중 일부에 연결된다. 제2 종의 데이터 라인(DL2)의 일부분은 홀 영역(HA)을 따라 연장된다. 제3 종의 데이터 라인(DL3)은 대응하는 화소열에 배치된 일부의 화소들에 연결되고, 제1 종의 데이터 라인(DL1) 대비 짧다. 제3 종의 데이터 라인(DL3)의 말단은 홀 영역(HA)에 인접하게 배치된다.
도 5a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 5a에는 홀 영역(HA)과 그 주변의 일부 표시영역(AA)을 도시하였다. 도 5b는 도 5a의 A-A' 절단선에 대응하는 단면을 도시하였다. 이하에서, 도 5a에 도시된 A-A' 절단선의 연장 방향은 a 방향(DRa)으로 지칭될 수 있다.
도 5a를 참조하면, 표시영역(AA)에는 화소(PX)들이 배치될 수 있다. 제2 방향(DR2)으로 나열된 화소들(PX)이 화소행(PXL)을 정의하고, 제1 방향(DR1)으로 나열된 화소들(PX)이 화소열(PXC)을 정의한다. 홀 영역(HA)은 일부의 화소행(PXL)과 일부의 화소열(PXC)을 단절시키는 것일 수 있다.
도 5a를 참조하면, 일 실시예의 표시패널(DP)에서, 홀 영역(HA)에는 홀(HH)이 정의된다. 일 실시예에서 홀(HH)은 표시패널(DP)의 상부 구성으로부터 함몰된 형상을 가지는 것일 수 있다. 예를 들어, 홀(HH)은 도 5b에 도시된 바와 같이, 표시패널(DP) 중 발광소자층(DP-OLED)의 상면에서 베이스층(BS)의 상면까지 정의된 개구부일 수 있다. 홀(HH)에 의해 베이스층(BS)의 상면은 노출될 수 있으며, 베이스층(BS)의 노출된 상면에는 광 보상층(RL)이 접촉할 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 홀(HH)은 발광소자층(DP-OLED)의 상면에서 회로층(DP-CL)의 적어도 일부까지 정의된 개구부일 수도 있다. 일 실시예에서, 베이스층(BS)에는 홀(HH)에 대응하는 별도의 개구부 또는 그루브가 형성되지 않을 수 있다. 다만, 이에 제한되는 것은 아니고, 베이스층(BS)에 개구부 또는 그루브가 형성될 수도 있다. 베이스층(BS)에 홀(HH)에 대응하는 개구부가 형성될 경우, 표시패널(DP)의 홀(HH)은 표시패널(DP) 전체를 관통하는 관통홀일 수 있다.
일 실시예에서, 홀(HH)은 홀 중심(CT)을 가지는 원형상을 포함할 수 있다. 홀(HH)은 평면상에서 홀 중심(CT)을 기준으로 반경이 일정한 원형의 형상을 가질 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 홀(HH)은 다각형상을 가질 수도 있다. 또는 홀(HH)은 복수로 제공될 수 있다.
홀 영역(HA)에는 화소(PX)가 배치되지 않을 수 있다. 홀 영역(HA)은 신호투과영역(MA) 및 신호투과영역(MA)에 인접한 주변영역(SA)을 포함할 수 있다. 신호투과영역(MA)은 홀(HH)에 대응하는 영역일 수 있다. 주변영역(SA)은 신호투과영역(MA)을 에워쌀수 있다. 주변영역(SA)은 신호투과영역(MA) 및 표시영역(AA) 사이에 정의되는 것일 수 있다.
주변영역(SA)에는 홀(HH)을 에워싸는 댐(DAM) 및 그루브패턴(VP1)이 배치될 수 있다. 그루브패턴(VP1)은 봉지기판(EC)에 형성된 패턴이다. 구체적으로, 그루브패턴(VP1)은 봉지기판(EC)의 일면에서 오목하게 함몰된 패턴이다. 그루브패턴(VP1)과 댐(DAM)의 배치관계를 설명하기 위해서, 도 5a는 그루브패턴(VP1)의 위치를 함께 도시하였다.
일 실시예에서, 댐(DAM) 및 그루브패턴(VP1) 각각은 홀(HH)의 둘레를 따라 배치되는 폐곡선 형상을 가질 수 있다. 댐(DAM) 및 그루브패턴(VP1) 각각은 평면상에서 홀 중심(CT)을 기준으로 반경이 일정한 고리 형상을 가지도록 배치될 수 있다. 댐(DAM) 및 그루브패턴(VP1)은 홀(HH)에 제공되는 광 보상층(RL)의 흐름을 제어하는 것일 수 있다. 댐(DAM) 및 그루브패턴(VP1) 각각이 폐곡선 형상을 가짐에 따라, 홀(HH)에 충전되는 광 보상층(RL)을 형성하는 유체가 주변영역(SA)을 넘어서 표시영역(AA)으로 흐르는 것을 방지할 수 있다.
일 실시예의 표시패널(DP)에서, 댐(DAM)은 복수로 제공될 수 있다. 댐(DAM)은 제1 댐(DAM1) 및 제2 댐(DAM2)을 포함할 수 있다. 제1 댐(DAM1)은 제2 댐(DAM2)에 비해 홀(HH)에 인접하게 배치되는 것일 수 있다. 평면상에서, 홀 중심(CT)으로부터 제2 댐(DAM2)까지의 거리는 홀 중심(CT)으로부터 제1 댐(DAM1)까지의 거리에 비해 클 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2) 각각은 홀(HH)을 둘러싸고, 홀(HH)의 둘레를 따라 배치되는 폐곡선 형상을 가질 수 있다. 제1 댐(DAM1) 및 제2 댐(DAM2) 각각은 홀 중심(CT)을 기준으로 반경이 일정한 고리 형상을 가질 수 있다.
제1 댐(DAM1)은 복수로 제공되는 댐(DAM) 중 홀 중심(CT)으로부터 가장 가까운 댐일 수 있다. 제2 댐(DAM2)은 복수로 제공되는 댐(DAM) 중 홀 중심(CT)으로부터 두번째로 가까운 댐일 수 있다. 댐(DAM)이 3개 이상 제공되는 경우에도, 제1 댐(DAM1)이 홀 중심(CT)으로부터 가장 가까이 배치되고, 다른 댐들은 제1 댐(DAM1)보다 반경이 큰 폐곡선 형상을 가지는 것일 수 있다.
그루브패턴(VP1)은 제1 댐(DAM1) 및 제2 댐(DAM2) 사이에 배치된 것일 수 있다. 그루브패턴(VP1)은 제1 댐(DAM1)에 비해서 표시영역(AA)에 인접하게 배치될 수 있다. 제2 댐(DAM2)은 그루브패턴(VP1)에 비해서 표시영역(AA)에 인접하게 배치될 수 있다.
그루브패턴(VP1)이 폐곡선 형상을 갖는 경우, 그루브패턴(VP1)은 홀 중심(CT)을 기준으로 제1 댐(DAM1)에 비해 반경이 큰 폐곡선 형상을 가질 수 있다.
도 5a에서는 댐(DAM)이 제1 댐(DAM1) 및 제2 댐(DAM2)을 포함하는 것으로 도시하였으나, 이는 일부만을 도시한 것이며 도 5b에서 추가적인 댐(DAM)에 대해 자세히 후술한다.
도 5b를 참조하면, 표시장치(DD)는 표시패널(DP), 입력센서(ISL), 광학필름(POL), 및 윈도우(WM)를 포함할 수 있다. 광학필름(POL), 및 윈도우(WM) 사이에는 접착층(ADL)이 배치될 수 있다. 실시예가 이에 제한되는 것은 아니며, 표시패널(DP) 및 입력센서(ISL) 사이에도 접착층이 배치될 수 있다.
표시패널(DP)은 베이스층(BS), 회로층(DP-CL), 발광소자층(DP-OLED), 캡핑층(CPL), 및 봉지기판(EC)을 포함할 수 있다.
회로층(DP-CL)은 베이스층(BS) 상에 배치된다. 일 실시예에서 회로층(DP-CL)은 복수의 절연층을 포함할 수 있다. 복수의 절연층은 제1 절연층(10), 제2 절연층(20), 제3 절연층(30), 제4 절연층(40), 및 제5 절연층(50)을 포함할 수 있다. 제1 내지 제5 절연층(10, 20, 30, 40, 50) 각각은 무기물 또는 유기물을 포함할 수 있다.
제1 절연층(10)은 버퍼층일 수 있다. 제1 절연층(10)은 베이스층(BS)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 제1 절연층(10)은 무기층을 포함할 수 있고, 예를 들어 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 절연층(10)은 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 선택되는 두 개 이상의 층들이 교대로 적층된 것일 수 있다.
반도체 패턴은 제1 절연층(10) 상에 배치될 수 있다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 실시예가 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 5b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 영역과 전도율이 낮은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. 제2 영역은 채널영역으로도 지칭될 수 있다.
제1 영역의 전도성은 제2 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 할 수 있다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당할 수 있다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호라인일 수 있다.
도 5b에서는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광소자(OLED)를 예시적으로 도시하였다.
트랜지스터(TR)의 소스(S1), 액티브(A1), 및 드레인(D1)이 반도체 패턴으로부터 형성될 수 있다. 소스(S1) 및 드레인(D1)은 액티브(A1)로부터 서로 반대 방향으로 연장될 수 있다. 도 5b에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 트랜지스터(TR)의 드레인(D1)에 전기적으로 연결될 수 있다.
제2 절연층(20)은 제1 절연층(10) 상에 배치될 수 있다. 제2 절연층(20)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버할 수 있다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제2 절연층(20)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 및 실리콘옥시나이트라이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다. 제2 절연층(20)뿐만 아니라 후술하는 회로층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
트랜지스터(TR)의 게이트(G1)는 제2 절연층(20) 상에 배치된다. 게이트(G1)는 금속 패턴의 일부분일 수 있다. 게이트(G1)는 액티브(A1)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1)는 마스크로 기능할 수 있다.
제1 연결 전극(CNE1)은 제2 절연층(20) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제2 절연층(20)을 관통하는 제1 컨택홀(CH1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되며, 게이트(G1)를 커버할 수 있다. 제3 절연층(30)은 화소들에 공통으로 중첩할 수 있다. 제3 절연층(30)은 무기층 및/또는 유기층일 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치될 수 있으며, 실리콘옥사이드층, 실리콘나이트라이드층, 및 실리콘옥시나이트라이드층 중 적어도 하나를 포함하는 단층 또는 다층 구조를 가질 수 있다.
제2 연결 전극(CNE2)은 제4 절연층(40) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제3 절연층(30) 및 제4 절연층(40)을 관통하는 제2 컨택홀(CH2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다.
발광소자층(DP-OLED)은 회로층(DP-CL) 상에 배치될 수 있다. 발광소자층(DP-OLED)은 회로층(DP-CL)에 포함된 복수의 절연층 중 최상층 상에 배치될 수 있다.
발광소자층(DP-OLED)은 발광소자(OLED) 및 화소정의막(PDL)을 포함할 수 있다. 발광소자(OLED)는 제1 전극(EL1), 제1 전극(EL1) 상에 배치된 발광유기층(EML), 발광유기층(EML) 상에 배치된 제2 전극(EL2)을 포함할 수 있다. 제1 전극(EL1)은 제5 절연층(50) 상에 배치될 수 있다. 제1 전극(EL1)은 제5 절연층(50)을 관통하는 제3 컨택홀(CH3)을 통해 제2 연결 전극(CNE2)에 접속될 수 있다.
발광유기층(EML)은 정공 수송층, 발광층, 및 전자 수송층을 포함하는 것일 수 있다. 발광유기층(EML)은 정공 제어층, 정공 주입층, 전자 제어층, 및 전자 수송층을 더 포함할 수 있다. 발광층은 유기물질 및/또는 무기물질을 포함하여, 소정의 유색 컬러광을 생성할 수 있다. 예를 들어, 발광층은 유기 발광 재료를 포함하는 것이거나, 또는 퀀텀닷 재료를 포함하는 것일 수 있다. 발광층은 청색, 적색, 및 녹색 중 적어도 하나의 색의 광을 발광할 수 있다. 또는 발광층은 백색 광을 제공할 수도 있다.
제1 전극(EL1)의 적어도 일부는 화소정의막(PDL)에 정의된 화소 개구부(PDL-OP)에 의해 노출될 수 있다. 화소정의막(PDL)은 회로층(DP-CL)에 포함된 복수의 절연층 중 최상단 절연층 상에 직접 배치될 수 있다. 예를 들어, 도 5b에 도시된 바와 같이, 화소정의막(PDL)은 제5 절연층(50) 상에 직접 배치될 수 있다.
화소정의막(PDL)은 서로 이격된 복수의 부분으로 나누어질 수 있다. 화소정의막(PDL)은 제1 댐(DAM1)에 포함된 제1 부분(PDL-P1), 제2 내지 제4 댐(DAM2, DAM3, DAM4)에 포함된 제2 부분(PDL-P2), 및 발광소자(OLED)를 사이에 두고 제2 부분(PDL-P2)과 이격된 제3 부분(PDL-P3)을 포함할 수 있다. 제2 부분(PDL-P2) 및 제3 부분(PDL-P3)은 화소 개구부(PDL-OP)에 의해서 서로 이격된 것일 수 있다.
화소정의막(PDL)의 제1 부분(PDL-P1) 및 제2 부분(PDL-P2)은 주변영역(SA)에 배치될 수 있다. 화소정의막(PDL)의 제3 부분(PDL-P3)은 표시영역(AA)에 배치될 수 있다.
발광소자층(DP-OLED) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 제2 전극(EL2) 상에 배치되고 제2 전극(EL2)에 접촉한다. 캡핑층(CPL)은 유기물질을 포함할 수 있다. 캡핑층(CPL)은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(EL2)을 보호하고, 발광소자(OLED)의 출광효율을 향상시킨다. 캡핑층(CPL)의 굴절률은 1.6 이상일 수 있다. 구체적으로, 550nm 이상 660nm 이하의 파장 범위의 광에 대해서 캡핑층(CPL)의 굴절률은 1.6 이상일 수 있다. 한편, 발광소자층(DP-OLED) 상에 배치된 캡핑층(CPL)은 생략될 수 있다. 캡핑층(CPL)이 생략될 경우, 제2 전극(EL2) 상에 다른 구성이 배치되지 않고 갭(GP)이 정의될 수 있다.
표시패널(DP)은 댐(DAM)을 포함할 수 있다. 댐(DAM)은 베이스층(BS) 상에 주변영역(SA)에 중첩하게 배치될 수 있다. 댐(DAM)은 복수의 절연층들로 구성될 수 있다. 댐(DAM)은 광 보상층(RL)의 흐름을 제어하기 위한 것일 수 있다. 도 5b에서는 댐(DAM)이 4개 제공되는 것으로 도시하였으나, 이에 제한되지 않고 댐(DAM)은 2개, 3개, 또는 5개 이상으로 제공될 수 있다. 일 실시예에서, 표시패널(DP)은 제1 댐(DAM1), 제2 댐(DAM2), 제3 댐(DAM3), 및 제4 댐(DAM4)을 포함할 수 있다. 제1 내지 제4 댐(DAM1, DAM2, DAM3, DAM4)은 광 보상층(RL)의 흐름을 제어하기 위한 것일 수 있다.
제1 댐(DAM1)은 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 제1 댐(DAM1)은 회로층(DP-CL)의 절연층들(10 내지 50) 및 화소정의막(PDL)과 동일한 공정으로 형성된 것일 수 있다. 제1 댐(DAM1)은 화소정의막(PDL)의 제1 부분(PDL-P1), 및 제1 부분(PDL-P1)의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다.
제2 댐(DAM2)은 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 제2 댐(DAM2)은 회로층(DP-CL)의 절연층들(10 내지 50), 화소정의막(PDL), 및 제1 스페이서(SPC1)와 동일한 공정으로 형성된 것일 수 있다.
제2 댐(DAM2)은 제1 스페이서(SPC1), 화소정의막(PDL)의 제2 부분(PDL-P2), 및 이들의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다. 제1 스페이서(SPC1)는 화소정의막(PDL) 상에 배치되고, 유기물을 포함하는 것일 수 있다. 제2 댐(DAM2)은 제1 스페이서(SPC1)를 포함하여 봉지기판(EC)에 접촉할 수 있다. 제2 댐(DAM2)은 봉지기판(EC)과 스페이서(SPC)의 하부 구성들 사이의 간격을 유지할 수 있다.
제2 댐(DAM2)은 제1 스페이서(SPC1)를 포함하여, 제1 댐(DAM1)보다 높이가 높을 수 있다. 일 실시예에서, 제1 댐(DAM1)은 제1 부분(PDL-P1)만을 포함하고 스페이서는 포함하지 않으나, 제2 댐(DAM2)은 제2 부분(PDL-P2) 및 제2 부분(PDL-P2) 상에 배치된 제1 스페이서(SPC1)를 포함하여, 제1 댐(DAM1)에 비해 높이가 높을 수 있다.
제3 댐(DAM3)은 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 제3 댐(DAM3)은 회로층(DP-CL)의 절연층들(10 내지 50), 화소정의막(PDL), 및 제2 스페이서(SPC2)와 동일한 공정으로 형성된 것일 수 있다. 제3 댐(DAM3)은 제2 스페이서(SPC2), 화소정의막(PDL)의 제2 부분(PDL-P2), 및 이들의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다. 제2 스페이서(SPC2)는 화소정의막(PDL) 상에 배치되고, 유기물을 포함하는 것일 수 있다. 제2 스페이서(SPC2)는 제1 스페이서(SPC1)보다 낮은 높이를 가질 수 있다. 제3 댐(DAM3)은 제2 스페이서(SPC2)를 포함하여, 제1 댐(DAM1) 보다 높고 제2 댐(DAM2)보다 낮은 높이를 가질 수 있다.
제4 댐(DAM4)은 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 제4 댐(DAM4)은 회로층(DP-CL)의 절연층들(10 내지 50), 화소정의막(PDL), 및 제2 스페이서(SPC2)와 동일한 공정으로 형성된 것일 수 있다. 제4 댐(DAM4)은 제2 스페이서(SPC2), 화소정의막(PDL)의 제2 부분(PDL-P2), 및 이들의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다. 제4 댐(DAM4)은 제2 스페이서(SPC2)를 포함하여, 제1 댐(DAM1) 보다 높고 제2 댐(DAM2)보다 낮은 높이를 가질 수 있다. 도 5b에서는 제3 댐(DAM3) 및 제4 댐(DAM4)의 높이가 동일한 것으로 도시하였으나, 이에 제한되지 않고 제3 댐(DAM3) 및 제4 댐(DAM4) 각각의 높이는 더 높거나 낮아질 수 있다.
제1 내지 제4 댐(DAM1, DAM2, DAM3, DAM4) 상에는 봉지기판(EC)이 배치될 수 있다.
봉지기판(EC)과 베이스층(BS) 사이에는 광 보상층(RL)이 배치된다. 일 실시예의 표시패널(DP)은 홀(HH)에 중첩하게 배치된 광 보상층(RL)을 포함한다. 광 보상층(RL)은 신호투과영역(MA)의 투과율을 조절하고, 다중 반사 간섭(MRI, Multiple Reflection Interference) 현상을 방지하기 위한 것일 수 있다. 광 보상층(RL)은 베이스층(BS) 및 캡핑층(CPL) 상에 배치될 수 있다.
광 보상층(RL)은 홀 영역(HA) 중 일부에 중첩할 수 있다. 광 보상층(RL)은 적어도 신호투과영역(MA)에 중첩하고, 주변영역(SA) 중 일부에 중첩할 수 있다. 광 보상층(RL)은 표시영역(AA)에 비중첩할 수 있다. 구체적으로, 광 보상층(RL)은 신호투과영역(MA)에 전면적으로 중첩할 수 있다.
광 보상층(RL) 상에는 봉지기판(EC)이 배치될 수 있다. 광 보상층(RL)은 봉지기판(EC)의 하면에 접촉할 수 있다. 봉지기판(EC)과 광 보상층(RL) 사이, 또는 봉지기판(EC)과 캡핑층(CPL) 사이의 갭(GP)은 진공 상태일 수 있다. 한편, 신호투과영역(MA)에서는 베이스층(BS), 광 보상층(RL), 및 봉지기판(EC)이 순차적으로 배치되며, 베이스층(BS), 광 보상층(RL), 및 봉지기판(EC) 사이에는 다른 구성이 배치되지 않을 수 있다. 일 실시예에 따른 신호투과영역(MA)에서는 광학적으로 투명한 베이스층(BS), 광 보상층(RL), 및 봉지기판(EC)만이 순차적으로 배치되므로, 홀(HH)에 중첩하도록 배치되는 전자모듈(ELM, 도 2 참조)으로부터 출력된 광 신호나 외부로부터 전자모듈(ELM, 도 2 참조)로 진입하는 광 신호의 투과율이 개선될 수 있다.
일 실시예에서, 광 보상층(RL)은 점성 및 유동성을 가지는 유체가 경화된 것일 수 있다. 예를 들어, 광 보상층(RL)은 액상의 실리콘계(Si)계 물질이 경화된 것일 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며, 광 보상층(RL)은 유기물이 경화된 것일 수 있다. 구체적으로, 상기 유체는 홀(HH)에 중첩하게 봉지기판(EC) 및 표시패널(DP) 사이에 제공된 후, 봉지기판(EC)이 표시패널(DP)에 압착되면서 홀(HH)에서 주변영역(SA)으로 흐르는 것일 수 있다. 상기 유체는 홀(HH)에서 주변영역(SA)으로 흐르는 중에 경화되고, 경화된 상기 유체는 광 보상층(RL)을 형성할 수 있다. 광 보상층(RL)은 제1 댐(DAM1)의 적어도 일부에 접촉할 수 있다.
봉지기판(EC)에는 그루브패턴(VP1)이 정의된다. 그루브패턴(VP1)은 홀 영역(HA)에 배치되고, 표시영역(AA)과는 비-중첩하게 배치된다. 구체적으로, 그루브패턴(VP1)은 주변영역(SA)에 중첩하게 배치된다. 그루브패턴(VP1)은 홀(HH)에 인접하게 배치되고, 홀(HH)을 둘러싸는 것일 수 있다. 그루브패턴(VP1)은 제1 댐(DAM1) 및 제2 댐(DAM2) 사이에 배치될 수 있다.
이에 따라, 광 보상층(RL)을 형성하는 유체가 제1 댐(DAM1)을 넘더라도, 넘은 유체가 그루브패턴(VP1)에 채워지면서 표시영역(AA)으로 넘쳐흐르는 것을 방지할 수 있다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 형성된 그루브패턴(VP1)을 포함하여, 주변영역(SA)의 폭을 증가시키지 않으면서, 주변영역(SA)에 수용 가능한 광 보상층(RL)의 용적량을 증가시킬 수 있다. 이에 따라, 광 보상층(RL) 형성 시에 홀(HH)에 충분한 양의 유기물을 채울 수 있고, 홀(HH)에 광 보상층(RL)이 미충전되는 것을 방지할 수 있다. 또한, 주변영역(SA)에 수용 가능한 광 보상층(RL)의 용적량이 증가함에 따라, 광 보상층(RL) 형성 시에 홀(HH)에 채워진 유체가 주변영역(SA)을 벗어나 표시영역(AA)으로 흐르는 것을 방지할 수 있다. 본 발명의 표시장치(DD)는 광 보상층(RL)이 표시영역(AA)에 배치되어 발광소자(OLED)에 불량이 발생하는 것(이하, 화소 불량)을 방지할 수 있다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 형성된 그루브패턴(VP1)을 포함하여, 표시장치(DD)의 데드스페이스(Dead space)를 증가시키지 않으면서, 광 보상층(RL)의 흐름을 제어하고 표시장치(DD)의 불량을 방지할 수 있다. 따라서 표시장치(DD)의 신뢰성이 개선될 수 있다.
그루브패턴(VP1)은 봉지기판(EC)의 일면에서 오목하게 함몰된 형상을 가질 수 있다. 봉지기판(EC)은 서로 마주하는 제1 면(SF1) 및 제2 면(SF2)을 포함한다. 제1 면(SF1) 및 제2 면(SF2)은 각각 봉지기판(EC)의 하면 및 상면에 대응될 수 있다.
그루브패턴(VP1)은 제1 면(SF1)에 정의된 것일 수 있다. 구체적으로, 그루브패턴(VP1)은 제1 면(SF1)에서 제2 면(SF2) 방향으로 함몰된 형상을 가지는 것일 수 있다. 일 실시예에서 그루브패턴(VP1)은 a방향(DRa)에서 제1 폭(W1)을 갖고, 제3 방향(DR3)에서 제1 깊이(HH1)만큼 함몰된 형상을 가질 수 있다. 일 실시예에서, 제1 폭(W1)은 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 제1 깊이(HH1)는 봉지기판(EC)의 두께보다 작은 값일 수 있다. 일 실시예에서, 제1 깊이(HH1)는 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다.
도 5b에서는 일 예로 광 보상층(RL)이 그루브패턴(VP1)까지 채워진 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다. 다른 실시예에서 광 보상층(RL)의 일단은 신호투과영역(MA)과 그루브패턴(VP1) 사이에 배치될 수 있고, 그루브패턴(VP1)에는 광 보상층(RL)이 채워지지 않을 수 있다. 또는 광 보상층(RL)의 일단이 그루브패턴(VP1)과 제2 댐(DAM2) 사이에 배치되고, 그루브패턴(VP1)이 광 보상층(RL)으로 모두 채워질 수도 있다.
봉지기판(EC) 상에는 평탄화층(RS), 입력센서(ISL), 광학필름(POL), 및 윈도우(WM)가 배치될 수 있다. 일 실시예에서, 광학필름(POL) 및 윈도우(WM) 사이에는 접착층(ADL)이 배치될 수 있다. 접착층(ADL)은 광학투명필름(Optically Clear Adhesive) 또는 광학투명레진(Optically Clear Resin)일 수 있다.
평탄화층(RS)은 입력센서(ISL) 및 광학필름(POL)과 동일한 층에 배치될 수 있다. 평탄화층(RS)은 광학적으로 투명할 수 있다. 평탄화층(RS)은 유기 재료로 형성될 수 있다. 평탄화층(RS)은 신호투과영역(MA)에 중첩하고, 입력센서(ISL) 및 광학필름(POL) 각각은 주변영역(SA) 및 표시영역(AA)에 중첩할 수 있다.
일 실시예에 따른 신호투과영역(MA)에서는 광학적으로 투명한 베이스층(BS), 광 보상층(RL), 봉지기판(EC), 평탄화층(RS), 접착층(ADL), 및 윈도우(WM)만이 순차적으로 배치되므로, 홀(HH)에 중첩하도록 배치되는 전자모듈(ELM, 도 2 참조)으로부터 출력된 광 신호나 외부로부터 전자모듈(ELM, 도 2 참조)로 진입하는 광 신호의 투과율이 개선될 수 있다.
입력센서(ISL)는 봉지기판(EC) 상에 배치될 수 있다. 입력센서(ISL)는 적어도 하나의 도전층 및 적어도 하나의 절연층을 포함하는 것일 수 있다. 입력센서(ISL)는 봉지기판(EC) 상에 배치된 제1 도전층(CP1)과 커버패턴(BM), 제1 도전층(CP1)과 커버패턴(BM)을 커버하는 제1 입력절연층(IL1), 제1 입력절연층(IL1) 상에 배치된 제2 도전층(CP2), 및 제2 도전층(CP2)을 커버하는 제2 입력절연층(IL2)을 포함할 수 있다. 제2 도전층(CP2)은 제1 입력절연층(IL1)을 관통해서 제1 도전층(CP1)에 접속될 수 있다.
제1 및 제2 입력절연층(IL1, IL2) 각각은 실리콘나이트라이드, 실리콘옥시나이트라이드, 및 실리콘옥사이드 중 어느 하나를 포함하는 무기층일 수 있다. 또는 제1 및 제2 입력절연층(IL1, IL2) 각각은 에폭시 수지, 아크릴 수지, 또는 이미드 계열 수지를 포함하는 유기층일 수도 있다.
제1 도전층(CP1) 및 제2 도전층(CP2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 제1 및 제2 도전층(CP1, CP2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐주석산화물(indium tin oxide, ITO), 인듐아연산화물(indium zinc oxide, IZO), 산화아연(zinc oxide, ZnO), 인듐아연주석산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성산화물을 포함할 수 있다. 또한, 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 제1 및 제2 도전층(CP1, CP2)은 금속층들을 포함할 수 있다. 금속층들은 예컨대 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조를 가질 수 있다. 다층구조의 제1 및 제2 도전층(CP1, CP2)은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
커버패턴(BM)은 주변영역(SA)에 중첩하고, 특히 그루브패턴(VP1) 및 제1 내지 제4 댐(DAM1, DAM2, DAM3, DAM4)에 중첩하는 것일 수 있다. 커버패턴(BM)은 제1 도전층(CP1)과 동일한 공정으로 형성될 수 있다. 커버패턴(BM)을 포함하여, 외부에서 주변영역(SA)에 배치된 구조물들이 시인되는 것을 차단할 수 있다.
광학필름(POL) 및 윈도우(WM)에 대한 설명은 도 2에서 전술한 내용이 동일하게 적용될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다. 도 6b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 이하, 도 5a 및 도 5b를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 6a 및 도 6b를 참조하면, 봉지기판(EC)에는 그루브패턴(VP1')이 정의될 수 있다. 그루브패턴(VP1')의 폭(W1')은 도 5a 및 도 5b에서 전술한 그루브패턴(VP1)의 폭(W1)의 2배로 증가될 수 있다. 이에 따라 주변영역(SA)에서 수용가능한 광 보상층(RL)의 용적량은 더 증가될 수 있다. 도 6b에서는 그루브패턴(VP1')의 깊이(HH1')가 도 5b에서 전술한 제1 그루브패턴(VP1)의 깊이(HH1)와 동일한 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 형성된 그루브패턴(VP1')을 포함하여, 주변영역(SA)의 폭을 증가시키지 않으면서, 주변영역(SA)에 수용 가능한 광 보상층(RL)의 용적량을 증가시킬 수 있다. 이에 따라, 광 보상층(RL)의 흐름을 제어하고, 홀(HH)에 광 보상층(RL)이 미충전되거나, 표시영역(AA)에 광 보상층(RL)이 넘치는 것을 방지할 수 있다.
도 7a는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도이다. 도 7b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 7a 및 도 7b를 참조하면, 일 실시예의 봉지기판(EC)에는 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2)이 정의될 수 있다. 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2) 각각은 제1 댐(DAM1) 및 제2 댐(DAM2) 사이에 배치될 수 있다.
일 실시예에서, 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2)은 서로 이격되고, 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2) 각각은 홀(HH)을 둘러싸는 폐곡선 형상을 가질 수 있다.
제1 그루브패턴(VP1)에는 도 5b에 도시된 그루브패턴(VP1)에 대한 설명이 동일하게 적용될 수 있다. 즉, 제1 그루브패턴(VP1)은 a방향(DRa)에서 제1 폭(W1)을 갖고, 제3 방향(DR3)에서 제1 깊이(HH1)만큼 함몰된 형상을 가질 수 있다.
제2 그루브패턴(VP2)은 제1 면(SF1)에서 함몰된 형상을 가질 수 있다. 일 실시예에서 제2 그루브패턴(VP2)은 a방향(DRa)에서 제2 폭(W2)을 갖고, 제3 방향(DR3)에서 제2 깊이(HH2)만큼 함몰된 형상을 가질 수 있다. 일 실시예에서, 제2 폭(W2)은 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 제2 깊이(HH2)는 제1 깊이(HH1)보다 크고, 봉지기판(EC)의 두께보다 작은 값일 수 있다. 일 실시예에서, 제2 깊이(HH2)는 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 도 7b에서는 제2 깊이(HH2)가 제1 깊이(HH1)보다 큰 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니며 제2 깊이(HH2)는 제1 깊이(HH1)보다 작거나, 또는 제1 깊이(HH1)와 같을 수 있다.
도 7b에서는 제2 폭(W2)이 제1 폭(W1)과 같은 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니며 제2 폭(W2)은 제1 폭(W1)보다 크거나 작을 수 있다.
일 실시예의 표시장치(DD)는 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2)을 포함하여, 주변영역(SA)의 폭을 증가시키지 않으면서 주변영역(SA)에 수용 가능한 광 보상층(RL)의 용적량을 증가시킬 수 있다. 이에 따라, 표시장치(DD)의 신뢰성이 향상될 수 있다.
한편, 도 7a 및 도 7에서는 봉지기판(EC)에 제1 그루브패턴(VP1) 및 제2 그루브패턴(VP2)이 정의된 것을 설명하였으나, 이에 제한되지 않고 봉지기판(EC)에는 3개 이상의 그루브패턴이 형성될 수도 있다.
도 8 및 도 9는 본 발명의 일 실시예에 따른 표시장치의 일부분을 확대한 평면도들이다.
도 8 및 도 9를 참조하면, 일 실시예의 그루브패턴(VP3, VP4)은 평면 상에서 서로 이격되며 홀(HH)을 둘러싸는 복수개로 제공될 수 있다. 그루브패턴(VP3, VP4)은 제1 댐(DAM1) 및 제2 댐(DAM2) 사이에 배치되면서, 홀(HH) 주변에 분산되어 배치된 복수개로 제공될 수 있다. 도 8에는 복수개의 그루브패턴(VP3)들이 각각 원형 형상인 것을 도시하였다. 복수개의 그루브패턴(VP3)들은 홀(HH)을 둘러싸고 제1 댐(DAM1)에 인접한 1열 및 홀(HH)을 둘러싸고 제2 댐(DAM2)에 인접한 2열로 배치될 수 있다. 홀 중심(CT)에서 1열 그루브패턴(VP3)까지의 거리는 홀 중심(CT)에서 2열 그루브패턴(VP3)까지의 거리보다 작을 수 있다. AA' 절단선 상에서 1열 그루브패턴(VP3) 및 2열 그루브패턴(VP3)은 서로 중첩하지 않을 수 있다. 다만 실시예가 이에 제한되는 것은 아니다.
도 9에는 복수개의 그루브패턴(VP4)들이 직사각형상을 갖는 것을 도시하였다. 이외에 그루브패턴(VP4)들에 대한 설명은 도 8의 그루브패턴(VP3)들에 대한 설명이 동일하게 적용될 수 있다.
도 8 및 도 9에 도시된 그루브패턴(VP3, VP4)은 도 5b에 도시된 그루브패턴(VP1)과 같이 봉지기판(EC, 도 5 참조)의 제1 면(SF1, 도 5 참조)에서 함몰된 형상을 갖는다.
한편, 도 8 및 도 9는 그루브패턴(VP3, VP4)의 일 예를 도시한 것이며, 본 발명이 이에 제한되는 것은 아니다.
도 10a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 10a를 참조하면, 일 실시예의 표시장치(DD)는 비표시영역(NAA)에 배치된 외곽 그루브패턴(OP1)을 포함할 수 있다. 외곽 그루브패턴(OP1)은 소정의 폭(W3)을 갖고 표시영역(AA)을 둘러싸도록 배치될 수 있다.
도 10b를 참조하면, 일 실시예의 봉지기판(EC)에는 외곽 그루브패턴(OP1)이 정의된다. 구체적으로, 봉지기판(EC)의 일면에는 비표시영역(NAA)에 중첩한 외곽 그루브패턴(OP1)이 정의된다. 외곽 그루브패턴(OP1)은 표시영역(AA)에 비-중첩하고, 비표시영역(NAA)에 배치되는 것일 수 있다.
표시패널(DP)은 외곽댐(DAM-0)을 포함할 수 있다. 외곽댐(DAM-0)은 비표시영역(NAA)에 배치된 제1 외곽댐(DAM-01) 및 표시영역(AA)에 배치된 제2 외곽댐(DAM-02)을 포함할 수 있다. 일 실시예에서, 외곽 그루브 패턴(OP1)은 제1 외곽댐(DAM-01) 및 제2 외곽댐(DAM-02) 사이에 배치될 수 있다. 다만 실시예가 이에 제한되는 것은 아니며, 제1 외곽댐(DAM-01)은 외곽 그루브 패턴(OP1) 및 제2 외곽댐(DAM-02) 사이에 배치될 수도 있다.
외곽 그루브패턴(OP1)은 봉지기판(EC)의 제1 면(SF1)에 정의될 수 있다. 구체적으로, 외곽 그루브패턴(OP1)은 제1 면(SF1)에서 제2 면(SF2) 방향으로 함몰된 형상을 가지는 것일 수 있다. 일 실시예에서 외곽 그루브패턴(OP1)은 제1 방향(DR1)에서 제3 폭(W3)을 갖고, 제3 방향(DR3)에서 제3 깊이(HH3)만큼 함몰된 형상을 가질 수 있다. 제3 깊이(HH3)는 봉지기판(EC)의 두께보다 작은 값일 수 있다. 일 실시예에서, 제3 깊이(HH3)는 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 일 실시예에서, 제3 폭(W3)은 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다.
외곽 그루브패턴(OP1)은 비표시영역(NAA)에 배치되고, 표시영역(AA)과는 비-중첩하게 배치된다. 외곽 그루브패턴(OP1)은 표시영역(AA)을 둘러싸는 것일 수 있다. 이에 따라, 후술하는 충전층(RL-0)을 형성하는 유체가 제2 외곽댐(DAM-02)을 넘더라도, 넘은 유체가 외곽 그루브패턴(OP1)에 채워지면서 비표시영역(NAA) 밖으로 흐르는 것을 방지할 수 있다. 한편, 일 실시예에서 제2 외곽댐(DAM-02)은 생략될 수도 있다.
제1 외곽댐(DAM-01) 및 제2 외곽댐(DAM-02) 각각은 복수의 층이 적층된 구조를 가질 수 있다. 예를 들어, 제1 외곽댐(DAM-01)은 회로층(DP-CL)의 절연층들(10 내지 50) 및 화소정의막(PDL)과 동일한 공정으로 형성된 것일 수 있다. 제1 외곽댐(DAM-01)은 화소정의막(PDL)의 제4 부분(PDL-P4), 및 제4 부분(PDL-P4)의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다. 예를 들어, 제2 외곽댐(DAM-02)은 회로층(DP-CL)의 절연층들(10 내지 50), 화소정의막(PDL), 및 제3 스페이서(SPC3)와 동일한 공정으로 형성된 것일 수 있다. 제2 외곽댐(DAM-02)은 제3 스페이서(SPC3), 화소정의막(PDL)의 제5 부분(PDL-P5), 및 이들의 하부에 배치된 회로층(DP-CL)의 복수의 절연층(10 내지 50)을 통해서 형성되는 것일 수 있다. 제3 스페이서(SPC3)는 화소정의막(PDL) 상에 배치되고, 유기물을 포함하는 것일 수 있다. 구체적으로, 제3 스페이서(SPC3)는 제5 부분(PDL-P5) 상에 배치되는 것일 수 있다. 제2 외곽댐(DAM-02)은 제3 스페이서(SPC3)를 포함하여 제1 외곽댐(DAM-01)보다 높은 높이를 가질 수 있다. 구체적으로, 제2 외곽댐(DAM-02)은 봉지기판(EC)에 접촉하여, 봉지기판(EC)과 제2 외곽댐(DAM-02)의 하부 구성들 사이의 간격을 유지할 수 있다.
봉지기판(EC)과 베이스층(BS) 사이에는 충전층(RL-0)이 배치된다. 충전층(RL-0)은 표시장치(DD)의 optical clear 성능을 향상시키거나, 표시장치(DD)의 강도를 개선시키거나, 또는 표시장치(DD) 내부 구성의 평탄화를 위한 것일 수 있다. 충전층(RL-0)은 표시영역(AA)의 전면을 커버하는 것일 수 있다.
일 실시예에서, 충전층(RL-0)은 점성 및 유동성을 가지는 유체가 경화된 것일 수 있다. 충전층(RL-0)은 유기물이 경화된 것일 수 있다. 구체적으로, 상기 유체는 비표시영역(NAA)에 중첩하게 봉지기판(EC) 및 표시패널(DP) 사이에 제공된 후, 봉지기판(EC)이 표시패널(DP)에 압착되면서 표시영역(AA)에서 비표시영역(NAA) 방향으로 흐르는 것일 수 있다. 상기 유체는 표시영역(AA)에서 비표시영역(NAA) 방향으로 흐르는 중에 경화되고, 경화된 상기 유체는 충전층(RL-0)을 형성할 수 있다. 외곽 그루브패턴(OP1)은 충전층(RL-0)을 형성하는 유체가 표시영역(AA)을 채운 후 비표시영역(NAA)을 넘어 표시장치(DD) 밖으로 흐르는 것을 방지할 수 있다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 형성된 외곽 그루브패턴(OP1)을 포함하여, 비표시영역(NAA)의 폭을 증가시키지 않으면서 봉지기판(EC)과 댐(DAM) 사이의 비표시영역(NAA)에 수용 가능한 충전층(RL-0)의 용적량을 증가시킬 수 있다. 이에 따라, 충전층(RL-O)을 형성하는 유체는 표시영역(AA)의 전면을 충분히 덮은 후 비표시영역(NAA) 내에서 경화될 수 있고, 유체가 비표시영역(NAA) 밖으로 넘치는 문제를 차단할 수 있다.
본 발명의 표시장치(DD)는 표시영역(AA)을 충전층(RL-0)으로 충분히 덮음으로써, 표시영역(AA)이 미충전되는 불량을 방지할 수 있고, 표시영역(AA)을 모두 채운 유체가 비표시영역(NAA)을 넘어 표시장치(DD) 밖으로 흐르는 불량을 방지할 수 있다.
도 10b에서는 일 예로 충전층(RL-0)이 외곽 그루브패턴(OP1)에 채워진 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다. 다른 실시예에서 충전층(RL-0)의 일단은 제1 외곽댐(DAM-01)과 외곽 그루브패턴(OP1) 사이에 배치될 수 있고, 또는 충전층(RL-0)의 일단이 외곽 그루브패턴(OP1)과 제2 외곽댐(DAM-02) 사이에 배치되고 외곽 그루브패턴(OP1)에 충전층(RL-0)이 채워지지 않을 수도 있다.
봉지기판(EC) 상에 배치된 입력센서(ISL)는 평면상에서 비표시영역(NAA)에 중첩하는 커버패턴(BM)을 포함할 수 있다. 구체적으로, 평면상에서 커버패턴(BM)은 외곽 그루브패턴(OP1)에 중첩할 수 있다. 이에 따라, 표시장치(DD)의 외부에서 외곽 그루브패턴(OP1)을 비롯한 비표시영역(NAA)에 배치된 구조물들이 시인되는 것을 차단할 수 있다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 비표시영역(NAA)에 중첩하는 외곽 그루브패턴(OP1)이 정의되어, 표시영역(AA)을 채우는 충전층(RL-0)이 비표시영역(NAA)을 넘어 표시장치(DD) 밖으로 흐르는 불량을 방지할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 11b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 이하, 도 10a 및 도 10b를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
도 11a 및 도 11b를 참조하면, 봉지기판(EC)에는 외곽 그루브패턴(OP1')이 정의될 수 있다. 외곽 그루브패턴(OP1')은 제3 폭(W3')을 가지고 가지고, 표시영역(AA)을 둘러싸는 형상을 가질 수 있다. 도 11b에서는 외곽 그루브패턴(OP1')의 제3 폭(W3')이 도 10a 및 도 10b에서 전술한 외곽 그루브패턴(OP1)의 제3 폭(W3)보다 큰 것을 도시하였으나, 이에 제한되지 않고 외곽 그루브패턴(OP1')의 제3 폭(W3')은 도 10a 및 도 10b에서 전술한 외곽 그루브패턴(OP1)의 제3 폭(W3)보다 작아질 수 있다. 제3 폭(W')이 커짐에 따라 비표시영역(NAA)에서 수용가능한 충전층(RL-0)의 용적량은 더 증가될 수 있다. 도 11b에서는 외곽 그루브패턴(OP1')의 제3 깊이(HH3')가 도 10b에서 전술한 외곽 그루브패턴(OP1)의 제3 깊이(HH3)와 동일한 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다.
도 11b에서는 일 예로 충전층(RL-0)이 외곽 그루브패턴(OP1)에 채워진 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다. 다른 실시예에서 충전층(RL-0)의 일단은 제1 외곽댐(DAM-01)과 외곽 그루브패턴(OP1) 사이에 배치될 수 있고, 또는 충전층(RL-0)의 일단이 외곽 그루브패턴(OP1)과 제2 외곽댐(DAM-02) 사이에 배치되고 외곽 그루브패턴(OP1)에 충전층(RL-0)이 채워지지 않을 수도 있다.
도 12a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다. 도 12b는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 12a 및 도 12b를 참조하면, 일 실시예의 봉지기판(EC)에는 제1 외곽 그루브패턴(OP1), 제2 외곽 그루브패턴(OP2), 및 제3 외곽 그루브패턴(OP3)이 정의될 수 있다. 제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)은 각각 제4 폭(W4), 제5 폭(W5), 제6 폭(W6)을 가지고, 표시영역(AA)을 둘러싸는 형상을 가질 수 있다.
제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)은 각각은 제1 외곽댐(DAM-01) 및 제2 외곽댐(DAM-02) 사이에 배치될 수 있다.
제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)은 서로 이격될 수 있다.
제1 외곽 그루브패턴(OP1)은 제1 방향(DR1)에서 제4 폭(W4)을 갖고, 제3 방향(DR3)에서 제4 깊이(HH4)만큼 함몰된 형상을 가질 수 있다.
제2 외곽 그루브패턴(OP2)은 제1 방향(DR1)에서 제5 폭(W5)을 갖고, 제3 방향(DR3)에서 제4 깊이(HH4)만큼 함몰된 형상을 가질 수 있다.
제3 외곽 그루브패턴(OP3)은 제1 방향(DR1)에서 제6 폭(W6)을 갖고, 제3 방향(DR3)에서 제4 깊이(HH4)만큼 함몰된 형상을 가질 수 있다.
일 실시예에서, 제4 내지 제6 폭(W4, W5, W6) 각각은 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 제4 깊이(HH4)는 봉지기판(EC)의 두께보다 작은 값일 수 있다. 일 실시예에서, 제4 깊이(HH4)는 수십 마이크로미터에서 수백 마이크로미터의 범위를 가질 수 있다. 도 12b에서는 제4 내지 제6 폭(W4, W5, W6)이 모두 동일한 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니며 제4 내지 제6 폭(W4, W5, W6) 중 적어도 하나는 나머지와 상이한 값을 가질 수 있다. 또한, 도 12b에서는 제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)의 깊이가 제4 깊이(HH4)로 동일한 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니며 제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3) 중 적어도 하나는 나머지와 상이한 함몰 깊이를 가질 수 있다.
도 12b에서는 일 예로 충전층(RL-0)이 제2 및 제3 외곽 그루브패턴(OP2, OP3)에 채워진 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니다. 다른 실시예에서 충전층(RL-0)의 일단은 제1 외곽댐(DAM-01)과 외곽 그루브패턴(OP1) 사이에 배치될 수 있고, 또는 충전층(RL-0)의 일단이 제3 외곽 그루브패턴(OP3)과 제2 외곽댐(DAM-02) 사이에 배치되고 제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)에 충전층(RL-0)이 채워지지 않을 수도 있다.
본 발명의 표시장치(DD)는 봉지기판(EC)에 비표시영역(NAA)에 중첩하는 제1 내지 제3 외곽 그루브패턴(OP1, OP2, OP3)이 정의되어, 비표시영역(NAA)의 폭을 증가시키지 않으면서 비표시영역(NAA)에 수용 가능한 충전층(RL-0)의 용적량을 증가시킬 수 있다. 이에 따라, 표시장치(DD)의 신뢰성이 향상될 수 있다.
도 13은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 13을 참조하면, 일 실시예의 외곽 그루브패턴(OP4)은 평면 상에서 서로 이격된 복수개로 제공될 수 있으며, 복수개의 외곽 그루브패턴(OP4)들은 표시영역(AA)을 둘러쌀 수 있다. 복수개의 외곽 그루브패턴(OP4)들은 비표시영역(NAA)에 분산되어 배치된 것일 수 있다.
도 13에서는 복수개의 외곽 그루브패턴(OP4)들이 원형 형상인 것을 도시하였으나, 실시예가 이에 제한되는 것은 아니며 다각형 형상을 가질 수도 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정해져야만 할 것이다.
ED: 전자장치 DD: 표시장치
PDL: 화소정의막 VP1: 그루브패턴
SPC: 스페이서 DAM: 댐
AA-DD: 액티브영역 NAA-DD: 비액티브영역
SA-DD: 센싱영역 AA: 표시영역
NAA: 비표시영역 HA: 홀 영역
MA: 신호투과영역 SA: 주변영역

Claims (20)

  1. 신호투과영역, 상기 신호투과영역과 이격된 표시영역, 및 상기 신호투과영역과 상기 표시영역의 사이에 배치된 주변영역을 포함한 표시장치에 있어서,
    베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 표시영역에 중첩하는 발광소자를 포함하고, 상기 회로층 상에 배치된 발광소자층; 및
    상기 발광소자층 상에 배치되는 봉지기판; 을 포함하고,
    상기 신호투과영역에는 상기 회로층 및 상기 발광소자층 각각의 적어도 일부를 관통하는 홀이 정의되고,
    상기 봉지기판의 일면에는 상기 주변영역에 중첩한 그루브패턴이 정의된 표시장치.
  2. 제1 항에 있어서,
    상기 봉지기판은 서로 마주하는 제1 면 및 제2 면을 포함하고,
    상기 발광소자층 상에 상기 제1 면이 배치되고, 상기 제1 면 상에 상기 제2 면이 배치되며,
    상기 그루브패턴은 상기 제1 면의 일부가 상기 제2 면 방향으로 함몰된 형상을 포함하는 것인 표시장치.
  3. 제1 항에 있어서,
    평면 상에서, 상기 주변영역은 상기 신호투과영역의 적어도 일부를 둘러싸는 것인 표시장치.
  4. 제1 항에 있어서,
    상기 봉지기판 및 상기 베이스층 사이에 배치되고, 상기 홀에 중첩하게 배치된 광 보상층을 더 포함하고,
    상기 광 보상층은 평면상에서 상기 신호투과영역 및 상기 주변영역에 중첩하고, 상기 표시영역에 비중첩하는 표시장치.
  5. 제1 항에 있어서,
    상기 봉지기판 상에 배치된 입력센서를 더 포함하고,
    상기 입력센서는 상기 주변영역에 중첩하는 커버패턴, 및 상기 커버패턴을 덮는 절연층을 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 입력센서는 상기 커버패턴과 동일한 층에 배치되는 제1 도전 패턴, 및 상기 절연층 상에 배치된 제2 도전 패턴을 더 포함하는 표시장치.
  7. 제1 항에 있어서,
    상기 발광소자는 상기 신호투과영역 및 상기 주변영역에 비중첩하는 표시장치.
  8. 제1 항에 있어서,
    상기 그루브패턴은 평면상에서 상기 홀을 둘러싸는 폐곡선 형상을 갖는 표시장치.
  9. 제1 항에 있어서,
    상기 그루브패턴은 평면상에서 상기 홀을 둘러싸는 폐곡선 형상의 제1 그루브패턴 및 평면상에서 상기 제1 그루브패턴을 둘러싸는 폐곡선 형상의 제2 그루브패턴을 포함하는 표시장치.
  10. 제9 항에 있어서,
    상기 제1 그루브패턴의 깊이 및 상기 제2 그루브패턴의 깊이는 서로 동일한 표시장치.
  11. 제9 항에 있어서,
    상기 제1 그루브패턴의 깊이 및 상기 제2 그루브패턴의 깊이는 서로 상이한 표시장치.
  12. 제1 항에 있어서,
    상기 그루브패턴은 평면 상에서 서로 이격되며 상기 홀을 둘러싸는 복수개로 제공되고,
    상기 복수개의 그루브패턴들 각각의 형상은 원형 및 다각형 중 어느 하나의 형상인 표시장치.
  13. 제1 항에 있어서,
    상기 회로층은 상기 주변영역 및 상기 표시영역에 배치된 복수의 절연층을 포함하고,
    상기 발광소자층은 상기 복수의 절연층 상에 배치된 화소정의막을 더 포함하는 표시장치.
  14. 제13 항에 있어서,
    상기 주변영역에는 상기 화소정의막을 포함하고 상기 홀의 적어도 일부를 둘러싸는 제1 댐 및 상기 화소정의막을 포함하고 상기 제1 댐의 적어도 일부를 둘러싸는 제2 댐이 배치되고,
    상기 그루브패턴은 상기 제1 댐 및 상기 제2 댐 사이에 배치된 표시장치.
  15. 제14 항에 있어서,
    상기 제2 댐의 높이는 상기 제1 댐의 높이보다 높은 표시장치.
  16. 표시영역 및 비표시영역을 포함하는 베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치되고 상기 표시영역에 배치된 발광소자를 포함하는 발광소자층; 및
    상기 발광소자층 상에 배치된 봉지기판; 을 포함하고,
    상기 봉지기판의 일면에는 상기 비표시영역에 중첩한 외곽 그루브 패턴이 정의되는 표시장치.
  17. 베이스층;
    상기 베이스층 상에 배치된 회로층;
    상기 회로층 상에 배치되고 발광소자를 포함하는 발광소자층; 및
    상기 발광소자층 상에 배치된 봉지기판; 을 포함하고,
    상기 회로층 및 상기 발광소자층에는 각각의 적어도 일부를 관통하는 홀이 정의되고,
    상기 봉지기판의 하면에는 상기 홀에 인접한 그루브패턴이 정의되고,
    상기 그루브패턴은 평면 상에서 상기 홀 및 상기 발광소자의 사이에 배치된 표시장치를 포함하는 전자장치.
  18. 제17 항에 있어서,
    상기 발광소자층 및 상기 봉지기판 사이에 배치된 광 보상층을 더 포함하고,
    상기 광 보상층은 상기 홀을 커버하면서, 상기 발광소자에 비중첩하는 전자장치.
  19. 제17 항에 있어서,
    상기 봉지기판 상에 배치된 입력센서를 더 포함하고,
    상기 입력센서는 상기 그루브패턴에 중첩하는 커버패턴, 제1 도전층, 상기 커버패턴과 상기 제1 도전층을 커버하는 제1 절연층, 상기 제1 절연층 상에 배치된 제2 도전층, 및 상기 제2 도전층을 커버하는 제2 절연층을 포함하는 전자장치.
  20. 제17 항에 있어서,
    상기 표시장치는 상기 베이스층 하부에 배치되고 평면 상에서 상기 홀에 중첩한 전자 모듈을 더 포함하는 전자장치.
KR1020220029101A 2022-03-08 2022-03-08 표시장치 및 이를 포함하는 전자장치 KR20230132647A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220029101A KR20230132647A (ko) 2022-03-08 2022-03-08 표시장치 및 이를 포함하는 전자장치
US18/157,767 US20230292574A1 (en) 2022-03-08 2023-01-20 Display device and electronic device including the same
CN202320387527.9U CN219555560U (zh) 2022-03-08 2023-03-03 显示装置和包括显示装置的电子装置
CN202310206493.3A CN116744714A (zh) 2022-03-08 2023-03-03 显示装置和包括显示装置的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220029101A KR20230132647A (ko) 2022-03-08 2022-03-08 표시장치 및 이를 포함하는 전자장치

Publications (1)

Publication Number Publication Date
KR20230132647A true KR20230132647A (ko) 2023-09-18

Family

ID=87700747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220029101A KR20230132647A (ko) 2022-03-08 2022-03-08 표시장치 및 이를 포함하는 전자장치

Country Status (3)

Country Link
US (1) US20230292574A1 (ko)
KR (1) KR20230132647A (ko)
CN (2) CN116744714A (ko)

Also Published As

Publication number Publication date
CN219555560U (zh) 2023-08-18
US20230292574A1 (en) 2023-09-14
CN116744714A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US11861092B2 (en) Display device
KR102511049B1 (ko) 터치 디스플레이 패널
JP7477357B2 (ja) 表示装置
US11450838B2 (en) Display panel, manufacturing method thereof and display device
CN113126806A (zh) 触摸显示装置
CN115207252A (zh) 显示面板及其制作方法、显示装置
KR102350397B1 (ko) 디스플레이 장치
KR20210083841A (ko) 터치 디스플레이 장치
KR20230132647A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230103658A (ko) 표시장치
CN114355657A (zh) 拼接显示面板及拼接显示装置
KR20220069199A (ko) 표시 장치
CN219288076U (zh) 显示装置
US20240057414A1 (en) Display device and manufacturing method for the same
US12057430B2 (en) Display device including connection pad part and electronic component connected to connection pad part
US20240222387A1 (en) Display Device
US20230275114A1 (en) Display device and tiled display device including the same
US20240069658A1 (en) Display device
US11579473B2 (en) Display device having uniform reflectance
KR20240128721A (ko) 표시 장치
KR20240048065A (ko) 표시장치
KR20230168613A (ko) 표시장치 및 이의 제조 방법
CN116347918A (zh) 显示装置
KR20220169981A (ko) 표시 장치 및 이의 제조 방법
KR20240002837A (ko) 표시 장치