Nothing Special   »   [go: up one dir, main page]

CN221429482U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN221429482U
CN221429482U CN202322970997.0U CN202322970997U CN221429482U CN 221429482 U CN221429482 U CN 221429482U CN 202322970997 U CN202322970997 U CN 202322970997U CN 221429482 U CN221429482 U CN 221429482U
Authority
CN
China
Prior art keywords
light emitting
layer
transistor
light
insulating layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322970997.0U
Other languages
English (en)
Inventor
崔钟炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN221429482U publication Critical patent/CN221429482U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：基板，包括发光区域、透光区域以及发光区域与透光区域之间的边界；以及多个像素，在发光区域中，多个像素中的每个包括：晶体管，各自包括半导体图案和栅极；多个无机绝缘层，在半导体图案和栅极上；以及发光元件，在多个无机绝缘层上并且连接到晶体管，多个无机绝缘层分别限定与边界对应的倾斜侧表面，并且在晶体管当中，边界晶体管最靠近边界。边界晶体管的半导体图案和栅极各自沿着多个无机绝缘层的倾斜侧表面倾斜。

Description

显示装置
本申请要求于2022年11月4日提交的第10-2022-0145946号韩国专利申请的优先权以及从其获得的所有权益，该韩国专利申请的全部内容通过引用合并于本文。
技术领域
本文中的本公开涉及一种显示装置。
背景技术
诸如智能电话、数码相机、笔记本计算机、导航系统和智能电视的将图像提供给用户的电子装置包括用于显示图像的显示装置。显示装置生成图像，并且通过显示屏将图像提供给用户。
随着显示装置的技术发展，正在开发诸如透明显示装置的各种类型的显示装置。透明显示装置可以包括透明显示面板。透明显示面板可以包括多个像素和多个透射区。图像由像素显示，并且透射区可以透射光。透射区的透光率可以高于像素的透光率。设置在显示装置的后表面的对象可以通过透射区从显示装置的前表面被视觉识别。
发明内容
本公开提供一种具有改善的透射率的显示装置。
本发明的实施例提供一种显示装置，该显示装置包括：基板，包括发光区域以及与发光区域相邻的透光区域；以及多个像素，在发光区域中，多个像素中的每个包括：多个晶体管，设置在发光区域上，并且各自包括半导体图案和栅极；多个无机绝缘层，覆盖半导体图案以及在栅极上；以及发光元件，在多个无机绝缘层上并且连接到多个晶体管，其中：多个无机绝缘层在与发光区域和透光区域之间的边界相邻的发光区域上具有倾斜侧表面；并且多个晶体管包括与边界相邻的至少一个边界晶体管，并且至少一个边界晶体管的栅极的一部分和至少一个边界晶体管的半导体图案的一部分设置为沿着倾斜侧表面倾斜。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图图示本发明的实施例并且与描述一起用于解释本发明的原理。在附
图中：
图1是根据本发明的实施例的显示装置的透视图；
图2是显示模块的示意性截面图；
图3是示例性地图示图2中图示的显示面板的截面的视图；
图4是显示模块的显示面板的平面图；
图5是图4中的第一区的放大平面图；
图6是图示图5中图示的一个像素的等效电路的图；
图7是沿着图5中图示的线I-I'截取的截面图；
图8是根据本发明的实施例的像素的截面图；
图9是根据本发明的实施例的像素的截面图；
图10是图4的孔区的截面图；并且
图11是根据本发明的实施例的像素的截面图。
具体实施方式
本发明的优点和特征及其实现方法将通过以下参照附图描述的实施例阐明。然而，本发明可以以不同的形式实现并且不应被解释为限于本文中阐述的实施例。相反，这些实施例被提供使得本公开将是彻底的和完整的，并且将向本发明所属领域中的技术人员充分地传达本发明的范围。本发明将仅由权利要求限定。同样的附图标记贯穿说明书指代同样的元件。
当元件或层被称为与另一元件或层有关(诸如“在”另一元件或层“上”)时，它可以直接在该另一元件或层上，或者也可以存在居间元件或层。另一方面，当元件被称为与另一元件有关(诸如“直接在”另一元件或层“上”或“直接在”另一元件或层“上方”)时，指示的是没有其它元件或层插置在其间。
在本文中使用的术语仅出于描述特定实施例的目的并且不旨在进行限制。如在本文中所使用的，“一”、“该/所述”和“至少一个”不表示数量的限制，并且旨在包括单数和复数两者，除非上下文另外明确地指示。例如，“元件”与“至少一个元件”具有相同的含义，除非上下文另外明确地指示。“至少一个”不应被解释为限于“一个”。“或”意味着“和/或”。术语“和/或”可以包括一个或多个相关列出项目的任何组合和所有组合。在本公开的附图和正文内，附图标记指示元件的单数形式并且也可以用于指代多个单数元件。
将进一步理解的是，当在本说明书中使用术语“包括”和“包含”和/或其变型时，指明陈述的特征、区、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、区、整体、步骤、操作、元件、部件和/或其组的存在或添加。
空间相对术语“在……下方”、“在……下面”、“下”、“在……上方”和“上”等可以用于容易地描述如附图中图示的一个元件或部件与另一元件或部件之间的相互关系。空间相对术语应该被理解为除了附图中图示的定向之外还包括元件的在使用或操作中的不同定向的术语。
尽管第一和第二等用于描述各种元件、部件和/或部分，但是应当理解的是，这些元件、部件和/或部分不受这些术语限制。这些术语仅用于将一个元件、部件或部分与另一元件、部件或部分区分开。因此，应当理解的是，在本发明的技术精神内，下面提到的第一元件、第一部件或第一部分可以是第二元件、第二部件或第二部分。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中限定的术语)应被解释为具有与它们在相关领域和本公开的背景下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非在本文中明确地如此限定。
将参照是本发明的理想示意图的平面图和截面图来描述本文中描述的实施例。因此，本发明的实施例不限于示出的具体形态，而是旨在包括由制造工艺产生的形态的改变。因此，附图中图示的区本质上是示意性的，并且附图中图示的区的形状旨在例示装置的区的特定形状并且不旨在限制本发明的范围。
在下文中，将参照附图更详细地描述本发明的实施例。
图1是根据本发明的实施例的显示装置DD的透视图。
参照图1，根据本发明的实施例的显示装置DD可以具有矩形形状，矩形形状具有在第一方向DR1上延伸的长边并且具有在与第一方向DR1交叉的第二方向DR2上延伸的短边。然而，本发明的实施例不限于此，并且显示装置DD可以具有诸如圆形形状和其它多边形形状的各种平面形状。
在下文中，与由彼此交叉的第一方向DR1和第二方向DR2限定的平面交叉(诸如基本上垂直地交叉)的方向限定为第三方向DR3。另外，在本公开中，“当在平面上观察时”可以限定为在第三方向DR3上(或沿着第三方向DR3)观察的状态。显示装置DD以及其各种部件或层的厚度可以沿着第三方向DR3(例如，厚度方向)限定。
显示装置DD的上表面可以限定为显示表面DS，并且显示表面DS可以具有由第一方向DR1和第二方向DR2限定的平面(或者在由第一方向DR1和第二方向DR2限定的平面中)。由显示装置DD生成的提供为多个的图像IM可以通过显示表面DS提供给显示装置DD外部(诸如提供给用户)。
显示表面DS可以包括显示区DA以及诸如在平面图中在显示区DA周围延伸的与显示区DA相邻的非显示区NDA。显示区DA可以显示图像IM，并且非显示区NDA可以不显示图像IM。在实施例中，非显示区NDA围绕显示区DA，并且可以限定显示装置DD的以预定颜色印刷的外边缘或外围。
尽管未图示，但是显示表面DS可以进一步限定在显示装置DD的后表面上(或在显示装置DD的后表面处)。在这种情况下，图像IM也可以显示在显示装置DD的后表面上。
用户不仅可以视觉识别在显示表面DS上显示的图像IM，还可以视觉识别位于显示装置DD后面的对象或图像。作为示例，如图1中所图示的，位于显示装置DD后面的用户的手UH可以从显示装置DD前面的同一位置与显示装置DD前面的图像IM一起被视觉识别。
显示装置DD可以包括至少一个传感器区SN。传感器区SN可以与显示装置DD的边缘相邻。传感器区SN可以设置在显示区DA的与非显示区NDA相邻(或靠近非显示区NDA)的部分中。显示装置DD的各种部件或层可以包括分别与上述显示区DA、非显示区NDA、传感器区SN等对应的显示区DA、非显示区NDA、传感器区SN等。
尽管未图示，但是作为来自显示装置DD外部的外部输入的外部光可以穿过传感器区SN，并且提供给设置在传感器区SN下方(诸如在显示装置DD内)的传感器。例如，传感器可以是照度传感器，但是作为功能部件的传感器的类型不限于此，并且传感器可以是诸如通过使用外部输入向显示装置DD提供功能的接近传感器的另一类型的传感器。传感器可以提供为多个。
图2是显示模块DM的示意性截面图。
尽管未在图1中图示，但是图2的显示模块DM可以包括在图1的显示装置DD中以使得显示装置DD包括显示模块DM。
参照图2，显示模块DM可以包括显示面板DP(或透明显示面板)、作为输入感测面板或层的输入感测单元ISP、防反射层RPL和窗口WIN。
显示面板DP可以是透明的或透光的。说明性地，图2的显示面板DP可以是发光型显示面板，但是不特别限于此。例如，显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板的发光层可以包括有机发光材料。无机发光显示面板的发光层可以包括量子点和量子棒等。在下文中，显示面板DP将被描述为有机发光显示面板。
输入感测单元ISP可以设置在显示面板DP上。输入感测单元ISP可以包括用于以电容方式感测对输入感测层或显示装置DD的外部输入的多个感测器(未示出)。当制造(或提供)显示模块DM时，输入感测单元ISP可以在显示面板DP上直接制造(或提供)。然而，本发明的实施例不限于此，并且输入感测单元ISP可以制造为与显示面板DP分离的面板，并且通过诸如粘合层的单独的元件附接到显示面板DP。
防反射层RPL可以设置在输入感测单元ISP上。防反射层RPL可以在输入感测单元ISP上直接形成(或提供)，或者可以通过诸如粘合层的居间元件联接到输入感测单元ISP。防反射层RPL可以限定为外部光反射防止膜。防反射层RPL可以降低从显示装置DD的上方或外部入射并朝向显示面板DP行进的外部光的反射率。
当朝向显示面板DP入射的外部光像镜子一样从显示面板DP反射(或被显示面板DP反射)并且被再次提供给外部(诸如提供给外部用户)时，外部光可以被视觉识别。为了防止上述现象，说明性地，防反射层RPL可以包括与透明显示面板DP的图5中示出的像素PX显示相同的颜色的多个滤色器。
滤色器可以将外部光过滤为与由图5中示出的像素PX显示的颜色相同的颜色。在这种情况下，外部光可以不被用户视觉识别，或不会从显示装置DD外部的位置视觉识别。然而，本发明的实施例不限于此，并且防反射层RPL可以包括用于降低外部光的反射率的偏振膜。偏振膜可以包括相位延迟器和/或偏振器。
窗口WIN可以设置在防反射层RPL上。窗口WIN可以直接形成在防反射层RPL上或者可以通过诸如粘合层的单独的元件联接到防反射层RPL。窗口WIN可以保护透明显示面板DP、输入感测单元ISP和防反射层RPL免受外部刮擦和冲击。
图3是示例性地图示图2中图示的显示面板DP的截面的视图。
说明性地，图3图示从第一方向DR1观察的显示面板DP的截面。
参照图3，显示面板DP包括基板SUB、设置在基板SUB上的作为电路层的电路元件层DP-CL、设置在电路元件层DP-CL上的显示元件层DP-OLED以及设置在显示元件层DP-OLED上的作为封装层的薄膜封装层TFE。
基板SUB可以包括显示区DA和在显示区DA周围、与显示区DA相邻等的非显示区NDA。基板SUB可以包括玻璃或诸如聚酰亚胺(PI)的柔性塑料材料。显示元件层DP-OLED可以设置在显示区DA中。
图5中示出的多个像素PX可以设置在电路元件层DP-CL和显示元件层DP-OLED中。像素PX中的每个可以包括设置在电路元件层DP-CL中的晶体管和设置在显示元件层DP-OLED中并连接到晶体管的图5中示出的发光元件EP。也就是说，电路元件层DP-CL连接到显示元件层DP-OLED。将参照图7详细描述像素PX的构造。
薄膜封装层TFE可以设置在电路元件层DP-CL上以覆盖显示元件层DP-OLED。薄膜封装层TFE可以保护像素PX免受湿气、氧和异物的影响。
图4是显示模块DM的显示面板DP的平面图。
参照图4，显示模块DM可以包括显示面板DP、扫描驱动器SDV、数据驱动器DDV、发光驱动器EDV和多个焊盘PD。
显示面板DP可以具有矩形形状(例如，矩形的平面形状)，矩形形状具有在第一方向DR1上延伸的长边和在第二方向DR2上延伸的短边，但是显示面板DP的平面形状不限于此。显示面板DP可以包括显示区DA和围绕显示区DA的非显示区NDA。
孔区HA可以限定在显示面板DP中或由显示面板DP限定。孔区HA可以是透明的。孔区HA可以与图1的传感器区SN重叠(或与图1的传感器区SN对应)。尽管未图示，但是传感器可以设置在孔区HA下方、与孔区HA对准、与孔区HA对应等。传感器可以被提供有已经穿过孔区HA的作为外部输入的光。将参照图10详细描述传感器和孔区HA。
显示面板DP可以包括多个发光区EAP、多个透射区TAP、多条扫描线SL1至SLm、多条数据线DL1至DLn、多条发光线EL1至ELm、第一控制线CSL1和第二控制线CSL2、第一电力线PL1和第二电力线PL2以及多条连接线CNL。在本文中，“m”和“n”是大于1的自然数。
发光区EAP和透射区TAP可以设置在显示区DA中。发光区EAP和透射区TAP可以在第一方向DR1和第二方向DR2上布置。将参照图5详细描述发光区EAP和透射区TAP。
扫描驱动器SDV和发光驱动器EDV可以设置在非显示区NDA的与显示面板DP的长边中的每条相邻的部分中。数据驱动器DDV可以设置在非显示区NDA的与显示面板DP的短边中的任何一条短边相邻的部分中。当在平面上观察时，数据驱动器DDV可以与显示面板DP的下端相邻。
扫描线SL1至SLm可以在第二方向DR2上延伸(例如，具有沿着第二方向DR2的主要维度)并且连接到发光区EAP和扫描驱动器SDV。数据线DL1至DLn可以在第一方向DR1上延伸并且连接到发光区EAP和数据驱动器DDV。发光线EL1至ELm可以在第二方向DR2上延伸并且连接到发光区EAP和发光驱动器EDV。
第一电力线PL1可以在第一方向DR1上延伸并且设置在非显示区NDA中。第一电力线PL1可以设置在显示区DA与发光驱动器EDV之间，但是本发明的实施例不限于此。第一电力线PL1可以设置在显示区DA与扫描驱动器SDV之间。
连接线CNL可以在第二方向DR2上延伸、在第一方向DR1上布置并且连接到第一电力线PL1和发光区EAP。第一电压可以通过彼此连接的第一电力线PL1和连接线CNL施加到发光区EAP。
第二电力线PL2可以设置在非显示区NDA中并且可以沿着显示面板DP的长边和显示面板DP的其处没有设置数据驱动器DDV的另一短边延伸。第二电力线PL2可以设置在扫描驱动器SDV和发光驱动器EDV的外部(诸如设置为比各个驱动器靠近显示面板DP的外边缘)。
尽管未图示，但是第二电力线PL2可以朝向显示区DA延伸并且连接到发光区EAP。具有比第一电压的电平低的电平的第二电压可以经由第二电力线PL2施加到发光区EAP。
第一控制线CSL1可以连接到扫描驱动器SDV，并且可以朝向显示面板DP的下端延伸。第二控制线CSL2可以连接到发光驱动器EDV，并且可以朝向显示面板DP的下端延伸。数据驱动器DDV可以设置在第一控制线CSL1与第二控制线CSL2之间。
数据线DL1至DLn可以通过数据驱动器DDV连接到多个焊盘PD当中的对应的焊盘PD。。
数据线DL1至DLn可以连接到数据驱动器DDV，并且数据驱动器DDV可以连接到分别与数据线DL1至DLn对应的焊盘PD。
尽管未图示，但是显示装置DD的在显示面板DP外部的诸如印刷电路板的部件可以在焊盘PD处连接到显示面板DP，并且时序控制器和电压发生器可以设置在印刷电路板上。时序控制器可以制造为集成电路芯片并且安装在印刷电路板上。时序控制器和电压发生器可以通过印刷电路板在焊盘PD处连接到显示面板DP。
扫描控制信号可以通过第一控制线CSL1提供给扫描驱动器SDV。发光控制信号可以通过第二控制线CSL2提供给发光驱动器EDV。数据控制信号可以提供给数据驱动器DDV。时序控制器从外部接收图像信号，并且可以转换图像信号的数据格式以匹配与数据驱动器DDV的接口规范并将具有转换后的数据格式的图像信号提供给数据驱动器DDV。
扫描驱动器SDV可以响应于扫描控制信号而生成多个扫描信号。扫描信号可以通过扫描线SL1至SLm施加到发光区EAP。扫描信号可以顺序地施加到发光区EAP。
数据驱动器DDV可以响应于数据控制信号而生成与图像信号对应的多个数据电压。数据电压可以通过数据线DL1至DLn施加到发光区EAP。发光驱动器EDV可以响应于发光控制信号而生成多个发光信号。发光信号可以通过发光线EL1至ELm施加到发光区EAP。
发光区EAP可以响应于扫描信号而被提供有数据电压。发光区EAP可以通过响应于发光信号而发射与数据电压对应的亮度的光来生成和/或显示图像。发光区EAP的发光持续时间可以由发光信号控制。
图5是图4中的第一区AA1的放大平面图。
作为示例，在图5中，一个发光区EAP和一个透射区TAP一起被图示。
为了便于描述，在下文中，将描述一个发光区EAP和一个透射区TAP。
参照图4和图5，显示面板DP可以包括发光区EAP和透射区TAP。彼此相邻的发光区EAP和透射区TAP可以在第二方向DR2上(或沿着第二方向DR2)布置。
在发光区EAP中，可以设置多个像素PX。说明性地，在发光区EAP中，可以设置一个第一发光像素PX-R、一个第二发光像素PX-G和一个第三发光像素PX-B。也就是说，多个像素PX中的每个可以包括子像素(例如，相应的发光像素)，使得发光区EAP包括多个像素PX或多个子像素。然而，本发明的实施例不限于此，并且像素PX中的每个可以是多个。
像素PX中的每个可以包括图6中示出的发光元件EP和多个晶体管TR。第一发光像素PX-R可以包括第一发光元件EP1。第二发光像素PX-G可以包括第二发光元件EP2。第三发光像素PX-B可以包括第三发光元件EP3。第一发光元件EP1可以发射红光，第二发光元件EP2可以发射绿光，并且第三发光元件EP3可以发射蓝光。将参照图6和图7详细描述发光元件EP与晶体管TR之间的连接关系。
说明性地，第一发光元件EP1、第二发光元件EP2和第三发光元件EP3可以在第一方向DR1上彼此相邻布置。然而，本发明的实施例不限于此，并且第一发光元件EP1、第二发光元件EP2和第三发光元件EP3可以在第二方向DR2或者关于第一方向DR1或第二方向DR2倾斜的斜线方向上布置。
说明性地，第一发光元件EP1、第二发光元件EP2和第三发光元件EP3可以具有四边形形状(例如，四边形的平面形状)，但是不限于此，并且第一发光元件EP1、第二发光元件EP2和第三发光元件EP3可以具有不同的平面形状。
发光区EAP可以包括发光部分LRE和非发光部分NLRE。发光部分LRE可以限定为发光区EAP的发光元件EP在发光区EAP中设置在其中的总部分或总平面区域。非发光部分NLRE可以限定为发光区EAP的发光元件EP在发光区EAP中没有设置在其中的总部分或总平面区域。非发光部分NLRE可以与发光部分LRE相邻，以便围绕发光部分LRE。边界可以分别限定在非发光部分NLRE与发光部分LRE中的每个之间。
透射区TAP可以具有由沿着第一方向DR1和沿着第二方向DR2延伸的维度或部分限定的四边形形状。说明性地，诸如透射区TAP的在第二方向DR2上的长度的第一维度可以大于诸如发光区EAP的在第二方向DR2上的长度的第一维度。在实施例中，诸如透射区TAP的在第一方向DR1上的长度的第二维度可以与诸如发光区EAP的在第一方向DR1上的长度的第二维度相同。在透射区TAP中，可以不设置发光元件EP。也就是说，发光元件EP排除在透射区TAP之外。透射区TAP可以是透明的，以便透射入射到透射区TAP中的光。
图6是图示图5中图示的一个像素PX的等效电路的图。
说明性地，在图6中，在像素PX当中，示例性地图示连接到第i扫描线SLi、第i发光线ELi和第j数据线DLj的像素PXij。在本文中，“i”是大于1的自然数且“j”是大于0的自然数。
参照图6，像素PXij可以包括发光元件EP、多个晶体管T1至T7以及电容器CST。晶体管T1至T7以及电容器CST可以控制流入和/或流过发光元件EP的电流(例如，电力电流)的量。发光元件EP可以根据提供的电流的量生成光并且/或者发射具有预定亮度的光。
第i扫描线SLi可以包括第i写入扫描线GWi、第i补偿扫描线GCi和第i初始化扫描线GIi。第i写入扫描线GWi可以接收第i写入扫描信号GWSi，第i补偿扫描线可以接收第i补偿扫描信号GCSi，并且第i初始化扫描线GIi可以接收第i初始化扫描信号GISi。
晶体管T1至T7可以各自包括源电极、漏电极和栅电极。在下文中，在图6中，为了方便起见，源电极和漏电极中的任何一个被称为第一电极，并且其中的另一个被称为第二电极。另外，栅电极被称为控制电极。
晶体管T1至T7可以包括第一晶体管T1至第七晶体管T7。第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以包括PMOS晶体管。第三晶体管T3和第四晶体管T4可以包括NMOS晶体管。
发光元件EP可以包括有机发光元件。发光元件EP1、EP2和EP3中的每个可以包括阳极AE和阴极CE。阳极AE可以通过第六晶体管T6、第一晶体管T1和第五晶体管T5接收第一电压ELVDD。阴极CE可以接收第二电压ELVSS。第一电压ELVDD可以通过上述的第一电力线PL1提供给像素PXij，并且第二电压ELVSS可以通过上述的第二电力线PL2提供给像素PXij。
第一晶体管T1可以连接在第五晶体管T5与第六晶体管T6之间。第一晶体管T1可以包括通过第五晶体管T5接收第一电压ELVDD的第一电极、通过第六晶体管T6连接到阳极AE的第二电极和连接到节点ND的控制电极。
第一晶体管T1的第一电极可以连接到第五晶体管T5，并且第一晶体管T1的第二电极可以连接到第六晶体管T6。第一晶体管T1可以根据施加到第一晶体管T1的控制电极的节点ND的电压控制在发光元件EP中流动的电流的量。
第二晶体管T2可以连接在第j数据线DLj与第一晶体管T1的第一电极之间。第二晶体管T2可以包括连接到第j数据线DLj的第一电极、连接到第一晶体管T1的第一电极的第二电极和连接到第i写入扫描线GWi的控制电极。
第二晶体管T2可以由通过第i写入扫描线GWi接收的第i写入扫描信号GWSi导通并且将第j数据线DLj和第一晶体管T1的第一电极电连接。第二晶体管T2可以执行将通过第j数据线DLj接收的数据电压VD提供给第一晶体管T1的第一电极的开关操作。
第三晶体管T3可以连接在第一晶体管T1的第二电极与节点ND之间。第三晶体管T3可以包括连接到第一晶体管T1的第二电极的第一电极、连接到节点ND的第二电极和连接到第i补偿扫描线GCi的控制电极。
第三晶体管T3可以由通过第i补偿扫描线GCi接收的第i补偿扫描信号GCSi导通并且将第一晶体管T1的第二电极和第一晶体管T1的控制电极电连接。当第三晶体管T3被导通时，第一晶体管T1可以以二极管形式连接。
第四晶体管T4可以连接到节点ND。第四晶体管T4可以包括连接到节点ND的第一电极、接收第一初始化电压VINT的第二电极和连接到第i初始化扫描线GIi的控制电极。第四晶体管T4可以由通过第i初始化扫描线GIi接收的第i初始化扫描信号GISi导通并且将第一初始化电压VINT提供给节点ND。
第五晶体管T5可以包括被构造为接收第一电压ELVDD的第一电极、连接到第一晶体管T1的第一电极的第二电极和连接到第i发光线ELi的控制电极。
第六晶体管T6可以包括连接到第一晶体管T1的第二电极的第一电极、连接到阳极AE的第二电极和连接到第i发光线ELi的控制电极。
第五晶体管T5和第六晶体管T6可以由通过第i发光线ELi接收的第i发光信号ESi导通。第一电压ELVDD可以通过导通的第五晶体管T5和第六晶体管T6提供给发光元件EP，使得驱动电流Id可以在发光元件EP中流动。因此，发光元件EP可以生成和/或发射光。
第七晶体管T7可以包括连接到阳极AE的第一电极、被构造为接收第二初始化电压AINT的第二电极和连接到第i-1写入扫描线GWi-1的控制电极。第i-1写入扫描线GWi-1可以限定为第i写入扫描线GWi的前一级的写入扫描线。第七晶体管T7可以由通过第i-1写入扫描线GWi-1接收的第i-1写入扫描信号GWSi-1导通，并且将第二初始化电压AINT提供给阳极AE。
在本发明的实施例中，可以省略第七晶体管T7。在本发明的实施例中，第二初始化电压AINT可以具有与第一初始化电压VINT的电平不同的电平，但是不限于此，并且可以具有与第一初始化电压VINT的电平相同的电平。
电容器CST可以包括被构造为接收第一电压ELVDD的第一电容器电极和连接到节点ND的第二电容器电极。当第五晶体管T5和第六晶体管T6被导通时，在第一晶体管T1中流动的电流的量可以根据存储在电容器CST中的电压确定。
图7是沿着图5中图示的线I-I'截取的截面图。
说明性地，图7是图5中图示的像素PX中的任何一个的截面图。
说明性地，图7图示图6的第三晶体管T3、第四晶体管T4和第六晶体管T6。
参照图7，显示面板DP可以包括基板SUB、阻挡层BRL、缓冲层BFL、电路元件层DP-CL、发光元件层DP-OLED和薄膜封装层TFE。
基板SUB可以包括发光单元NTA和透射单元TA。透射单元TA可以与发光单元NTA相邻设置。透射单元TA可以从发光单元NTA延伸。如在本文中所使用的，关于发射、非发射和透射等的区、部分、单元也可以被称为区域，其中，区域可以意味着由沿着基板SUB或沿着显示面板DP的维度限定的平面区域。
发光单元NTA可以与发光区EAP重叠(或与发光区EAP对应)。发光单元NTA可以包括发光部分LRE和非发光部分NLRE。透射单元TA可以与透射区TAP重叠。
基板SUB可以包括玻璃或诸如聚酰亚胺(PI)的柔性塑料材料。
阻挡层BRL可以设置在发光单元NTA上。阻挡层BRL可以不设置在透射单元TA上。如在本文中所使用的，相对于另一元件不设置在其上、不与其重叠等的元件可以在平面图中与该另一元件相邻、可以在平面图中与该另一元件间隔开等。阻挡层BRL可以是无机层。阻挡层BRL可以包括氧化铝、氧化钛和氧化硅中的至少一种。尽管未图示，但是阻挡层BRL可以由多个无机层形成。阻挡层BRL可以在与发光单元NTA和透射单元TA之间的边界相邻的基板SUB上具有倾斜表面。倾斜表面可以由阻挡层BRL的侧表面限定。
缓冲层BFL可以设置在阻挡层BRL上。缓冲层BFL可以设置在发光单元NTA上。缓冲层BFL可以不设置在透射单元TA上。缓冲层BFL可以是无机层。缓冲层BFL可以包括氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。尽管未图示，但是缓冲层BFL可以由多个无机层形成。缓冲层BFL可以在与发光单元NTA和透射单元TA之间的边界相邻或者于发光单元NTA和透射单元TA之间的边界处的基板SUB上具有倾斜表面。倾斜表面可以由缓冲层BFL的侧表面限定。
在缓冲层BFL上，可以设置第一半导体图案SMP1。第一半导体图案SMP1可以设置在发光单元NTA上。第一半导体图案SMP1可以不设置在透射单元TA上。第六晶体管T6可以是硅晶体管。第一半导体图案SMP1可以包括多晶硅。然而，本发明的实施例不限于此，并且第一半导体图案SMP1可以包括非晶硅。
第一半导体图案SMP1可以掺杂有N型掺杂剂或P型掺杂剂。第一半导体图案SMP1可以包括高掺杂区和低掺杂区。高掺杂区具有比低掺杂区的电导率大的电导率，并且可以基本上充当晶体管TR的源电极和漏电极。低掺杂区可以基本上与晶体管TR的有源区(或沟道)对应。
第六晶体管T6的源电极S6、作为有效区的有源区A6和漏电极D6可以由第一半导体图案SMP1的相应的部分形成。有源区A6可以设置在源电极S6与漏电极D6之间。
第一绝缘层INS1可以设置在第一半导体图案SMP1和缓冲层BFL上。第一绝缘层INS1可以覆盖第一半导体图案SMP1。第一绝缘层INS1可以与发光单元NTA重叠。第一绝缘层INS1可以不与透射单元TA重叠。第一绝缘层INS1可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上或处具有倾斜表面。第一绝缘层INS1可以覆盖缓冲层BFL和阻挡层BRL的侧表面。第一绝缘层INS1可以是无机绝缘层。第一绝缘层INS1可以包括氧化铝、氧化钛和氧化硅中的至少一种。
第六晶体管T6的栅电极G6可以设置在第一绝缘层INS1上。栅电极G6可以设置在发光单元NTA上。栅电极G6可以不设置在透射单元TA上。尽管未图示，但是图6的第一晶体管T1、第二晶体管T2、第五晶体管T5和第七晶体管T7中的每个的源电极、有源区、漏电极和栅电极的结构可以与第六晶体管T6的那些基本上相同。
第二绝缘层INS2可以设置在第一绝缘层INS1上以覆盖栅电极G6。第二绝缘层INS2可以与发光单元NTA重叠。第二绝缘层INS2可以延伸到透射单元TA上，并且与透射单元TA重叠。第二绝缘层INS2可以在与发光单元NTA和透射单元TA之间的边界相邻的基板SUB上具有倾斜表面。第二绝缘层INS2可以覆盖第一绝缘层INS1的倾斜表面。第二绝缘层INS2可以是无机绝缘层。第二绝缘层INS2可以包括氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
第三绝缘层INS3可以设置在第二绝缘层INS2上。第三绝缘层INS3可以与发光单元NTA重叠。第三绝缘层INS3可以从发光单元NTA延伸并且延伸到透射单元TA上。第三绝缘层INS3可以与透射单元TA重叠。第三绝缘层INS3可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。第三绝缘层INS3可以覆盖第二绝缘层INS2的倾斜表面。第三绝缘层INS3可以是无机层。第三绝缘层INS3可以包括氧化铝、氧化钛和氧化硅中的至少一种。
在第三绝缘层INS3上，可以设置第三晶体管T3的第二半导体图案SMP2。第三晶体管T3可以设置为高于第六晶体管T6，即，在显示面板DP的厚度方向DR3上比第六晶体管T6离基板SUB远。第二半导体图案SMP2可以设置在发光单元NTA上。
第二半导体图案SMP2可以不设置在透射单元TA上。
在第三绝缘层INS3上，可以设置第四晶体管T4的第三半导体图案SMP3。第三半导体图案SMP3可以设置在与发光单元NTA和透射单元TA之间的边界相邻的基板SUB上。在下文中，第四晶体管T4可以限定为边界晶体管BDT。
边界晶体管BDT的第三半导体图案SMP3可以设置在发光单元NTA上。第三半导体图案SMP3可以不设置在透射单元TA上。第三半导体图案SMP3的一部分可以沿着由阻挡层BRL与缓冲层BFL以及第一绝缘层INS1至第三绝缘层INS3一起限定的倾斜表面倾斜设置。也就是说，相应的边界晶体管BDT的图案(例如，半导体图案或栅极)的截面轮廓可以与分别限定其倾斜侧表面的多个无机层的截面轮廓对应或相同。
第三晶体管T3的源电极S3、有源区A3和漏电极D3可以由第二半导体图案SMP2形成。有源区A3可以设置在源电极S3与漏电极D3之间。
边界晶体管BDT的源电极S4、有源区A4和漏电极D4可以由第三半导体图案SMP3形成。源电极S4可以设置为高于漏电极D4。有源区A4可以沿着源电极S4与漏电极D4之间的倾斜表面倾斜设置。
第三晶体管T3和边界晶体管BDT可以是氧化物晶体管。第三晶体管T3和边界晶体管BDT可以包括由金属氧化物形成的氧化物半导体。氧化物半导体可以包括结晶或非晶氧化物半导体。
第二半导体图案SMP2和第三半导体图案SMP3可以包括根据金属氧化物是否已经被还原而划分的多个区。其中金属氧化物被还原的区(在下文中，还原区)具有比其中金属氧化物未被还原的区(在下文中，非还原区)的电导率大的电导率。还原区可以基本上充当晶体管TR的源电极或漏电极。非还原区可以基本上与晶体管TR的有源区(或沟道)对应。
第四绝缘层INS4可以设置在第三绝缘层INS3上以覆盖第二半导体图案SMP2和第三半导体图案SMP3。第四绝缘层INS4可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上包括倾斜表面。第四绝缘层INS4可以是无机层。第四绝缘层INS4可以包括氧化铝、氧化钛和氧化硅中的至少一种。
第三晶体管T3和边界晶体管BDT的栅电极G3和G4(或控制电极)可以设置在第四绝缘层INS4上。边界晶体管BDT的栅电极G4的一部分可以沿着倾斜表面倾斜设置。
第五绝缘层INS5可以设置在第四绝缘层INS4上。第五绝缘层INS5可以延伸到透射单元TA上。第五绝缘层INS5可以设置在发光单元NTA和透射单元TA上。第五绝缘层INS5可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。第五绝缘层INS5可以是无机层。第五绝缘层INS5可以包括氮化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。第五绝缘层INS5可以覆盖第三晶体管T3和边界晶体管BDT的栅电极G3和G4。在下文中，第一绝缘层INS1至第五绝缘层INS5可以限定为无机绝缘层。
第二绝缘层INS2、第三绝缘层INS3、第四绝缘层INS4和第五绝缘层INS5可以具有与基板SUB的折射率相同的折射率。相应地，即使在透射单元TA之下入射的外部光穿过基板SUB以及第二绝缘层INS2至第五绝缘层INS5，光也可以不被折射。因此，如图1中所图示的，可以更清楚地视觉识别位于显示装置DD后面的对象或图像。
另外，由于边界晶体管BDT的元件被倾斜设置并且设置在离基板SUB不同的距离处，因此由边界晶体管BDT占据的平面面积可以小于其中其元件平坦或彼此共面设置的晶体管占据的平面面积。相应地，作为透光区域的透射单元TA的平面面积增大，使得穿过透射单元TA的外部光可以增加。相应地，可以改善透射单元TA的透光率。
第一连接电极CNE1可以设置在第五绝缘层INS5上。在第一连接电极CNE1当中，设置在第一半导体图案SMP1上的第一连接电极CNE1可以通过限定在无机绝缘层INS1至INS5中的第一接触孔CH1连接到漏电极D6。在第一连接电极CNE1当中，设置在第三半导体图案SMP3上的第一连接电极CNE1中的每个可以通过第二接触孔CH2和第三接触孔CH3之中的对应的接触孔CH2和CH3连接到源电极S4和漏电极D4中的对应的一个。
第六绝缘层INS6可以设置在无机绝缘层INS1至INS5上。第六绝缘层INS6可以设置在第五绝缘层INS5上。第六绝缘层INS6可以覆盖第一连接电极CNE1。第六绝缘层INS6可以与发光单元NTA重叠。第六绝缘层INS6可以不设置在透射单元TA上。第六绝缘层INS6可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。第六绝缘层INS6可以覆盖边界晶体管BDT。第六绝缘层INS6可以是有机层。
第二连接电极CNE2可以设置在第六绝缘层INS6上。第二连接电极CNE2可以通过限定在第六绝缘层INS6中的第四接触孔CH4连接到第一连接电极CNE1。
包括第一连接电极CNE1连同第二连接电极CNE2的连接电极CNE可以连接到第六晶体管T6。尽管未图示，但是第一晶体管T1至第七晶体管T7可以彼此连接。因此，连接电极CNE可以通过第六晶体管T6连接到第一晶体管T1至第五晶体管T5以及第七晶体管T7。
第七绝缘层INS7可以设置在第六绝缘层INS6上。第七绝缘层INS7可以覆盖第二连接电极CNE2。第七绝缘层INS7可以与发光单元NTA重叠。第七绝缘层INS7可以不设置在透射单元TA上。第七绝缘层INS7可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。在下文中，第六绝缘层INS6和第七绝缘层INS7可以限定为有机绝缘层。
第二发光元件EP2可以设置在有机绝缘层INS6和INS7上。第二发光元件EP2可以设置在第七绝缘层INS7上。第二发光元件EP2可以与发光单元NTA重叠。第二发光元件EP2可以包括第一电极AE、第二电极CE、空穴控制层HCL、电子控制层ECL和发光层EML。第一电极AE可以是图6中图示的阳极AE，并且第二电极CE可以是图6中图示的阴极CE。
第一电极AE可以设置在第七绝缘层INS7上。第一电极AE可以通过限定在第七绝缘层INS7中的第五接触孔CH5电连接到第二连接电极CNE2。相应地，第二发光元件EP2可以连接到第六晶体管T6。第二发光元件EP2可以通过第六晶体管T6连接到第一晶体管T1至第五晶体管T5以及第七晶体管T7。第一电极AE可以包括诸如铝(Al)、银(Ag)、钼(Mo)或钛(Ti)的反光材料。
像素限定膜PDL可以设置在发光单元NTA上。像素限定膜PDL可以不设置在透射单元TA上。像素限定膜PDL可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。像素限定膜PDL的倾斜表面可以覆盖第六绝缘层INS6和第七绝缘层INS7的倾斜表面。
作为像素限定层的像素限定膜PDL可以在第一电极AE和第七绝缘层INS7上将第一电极AE和第五绝缘层INS5的预定部分暴露到像素限定膜PDL外部。作为用于暴露第一电极AE的预定部分的第一开口的开口PX_OP可以限定在像素限定膜PDL中。
空穴控制层HCL可以设置在第一电极AE上。空穴控制层HCL可以公共地设置在发光部分LRE和非发光部分NLRE中。空穴控制层HCL可以包括空穴传输层和空穴注入层。
发光层EML可以设置在空穴控制层HCL上。发光层EML可以设置在与开口PX_OP对应的区中。发光层EML可以包括有机材料和/或无机材料。发光层EML可以生成红色、绿色和蓝色中的任何一种颜色的光。
电子控制层ECL可以设置在发光层EML和空穴控制层HCL上。电子控制层ECL可以公共地设置在发光部分LRE和非发光部分NLRE中。电子控制层ECL可以包括电子传输层和电子注入层。
第二电极CE可以设置在电子控制层ECL上。第二电极CE可以公共地设置在像素PX中。第二电极CE可以具有由透明导电层形成的结构。例如，第二电极CE可以包括诸如氧化铟锡或氧化铟锌的透明导电材料。
薄膜封装层TFE可以与发光单元NTA和透射单元TA重叠。薄膜封装层TFE可以设置在第二发光元件EP2上。薄膜封装层TFE可以设置在第五绝缘层INS5上。薄膜封装层TFE可以包括顺序层叠的无机层、有机层和无机层。无机层包括无机材料，并且可以保护像素PX免受湿气/氧的影响。有机层包括有机材料，并且可以保护像素PX免受诸如灰尘颗粒的异物的影响。
图8是根据本发明的实施例的像素PX的截面图。
图8的基板SUB、阻挡层BRL、缓冲层BFL、第三晶体管T3、第四晶体管T4、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7、第二连接电极CNE2、像素限定膜PDL、薄膜封装层TFE以及第二发光元件EP2与图7的基板SUB、阻挡层BRL、缓冲层BFL、第三晶体管T3、第四晶体管T4、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7、第二连接电极CNE2、像素限定膜PDL、薄膜封装层TFE以及第二发光元件EP2相同，使得可以省略或简化其描述。
说明性地，在图8中，图示第三晶体管T3、第四晶体管T4和第六晶体管T6。另外，如上所提及的，第四晶体管T4可以限定为边界晶体管BDT。
参照图8，第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3可以设置在第三绝缘层INS3上。第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3可以是氧化物晶体管。第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3可以包括由金属氧化物形成的氧化物半导体。氧化物半导体可以包括结晶或非晶氧化物半导体。尽管未图示，但是图6的第一晶体管T1、第二晶体管T2、第五晶体管T5和第七晶体管T7也可以是氧化物晶体管。
参照图8，发光区EAP中的第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3设置在彼此相同的层中。参照图7，发光区EAP中的第一半导体图案SMP1与发光区EAP中的第二半导体图案SMP2和第三半导体图案SMP3设置在不同的层中。由于在相同的层中，因此元件可以在相同的工艺中形成和/或形成为包括彼此相同的材料，元件可以是相同材料层的各个部分，元件可以通过与相同的下层或上层形成界面而在相同的层，等等，但不限于此。
第四绝缘层INS4可以设置在第三绝缘层INS3上以覆盖第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3。第四绝缘层INS4可以设置在发光单元NTA上。第四绝缘层INS4可以延伸到透射单元TA上。第四绝缘层INS4可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。
在第四绝缘层INS4上，可以设置栅电极G3、G4和G6。栅电极G3、G4和G6中的每个可以设置在第一半导体图案SMP1、第二半导体图案SMP2和第三半导体图案SMP3当中的对应的半导体图案上。设置在第三半导体图案SMP3上的栅电极G4的一部分可以沿着倾斜表面倾斜设置。
第五绝缘层INS5可以设置在第四绝缘层INS4上以覆盖栅电极G3、G4和G6。第五绝缘层INS5可以与发光单元NTA重叠。第五绝缘层INS5可以延伸到透射单元TA上。第五绝缘层INS5可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。
第一连接电极CNE1可以设置在第五绝缘层INS5上。第一连接电极CNE1可以通过限定在第四绝缘层INS4和第五绝缘层INS5中的第一接触孔CH1连接到第六晶体管T6的漏电极D6。
在本文中，设置在图8中图示的第一连接电极CNE1和第五绝缘层INS5上的层的结构与设置在图7的第一连接电极CNE1和第五绝缘层INS5上的层的结构相同，使得将省略其描述。
图9是根据本发明的实施例的像素PX的截面图。
图9的基板SUB、阻挡层BRL、缓冲层BFL、第六晶体管T6、第二半导体图案SMP2、第三半导体图案SMP3、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7、第一连接电极CNE1、第二连接电极CNE2、像素限定膜PDL、薄膜封装层TFE以及第二发光元件EP2与图7的基板SUB、阻挡层BRL、缓冲层BFL、第六晶体管T6、第二半导体图案SMP2、第三半导体图案SMP3、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7、第一连接电极CNE1、第二连接电极CNE2、像素限定膜PDL、薄膜封装层TFE以及第二发光元件EP2相同，使得可以省略或简化其描述。
说明性地，第六晶体管T6可以是硅晶体管，并且第三晶体管T3和第四晶体管T4可以是氧化物晶体管。
参照图9，第三晶体管T3和边界晶体管BDT中的每个可以包括栅极G3-1、G3-2、G4-1和G4-2当中的多个栅极。下栅极G3-1和G4-1可以设置在第二绝缘层INS2上。下栅极G3-1和G4-1可以限定为第三晶体管T3和边界晶体管BDT的栅极G3-1、G3-2、G4-1和G4-2当中的设置为低于第二半导体图案SMP2和第三半导体图案SMP3(即，比栅极G3-2和G4-2靠近基板SUB)的栅极。第二半导体图案SMP2和第三半导体图案SMP3可以与下栅极G3-1和G4-1重叠(或与下栅极G3-1和G4-1对应)。
作为边界晶体管BDT的下栅极图案的下栅极G4-1可以设置在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上。边界晶体管BDT的下栅极G4-1的一部分可以沿着第二绝缘层INS2的倾斜表面倾斜设置。
第三绝缘层INS3可以设置在第二绝缘层INS2上以覆盖下栅极G3-1和G4-1。第三绝缘层INS3可以延伸到透射单元TA上。第三绝缘层INS3可以与发光单元NTA和透射单元TA重叠。第三绝缘层INS3可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。
第二半导体图案SMP2和第三半导体图案SMP3可以设置在第三绝缘层INS3上。第四绝缘层INS4可以设置在第三绝缘层INS3以及第二半导体图案SMP2和第三半导体图案SMP3上。第三半导体图案SMP3的一部分可以沿着与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上的倾斜表面倾斜设置。
第四绝缘层INS4可以设置在第三绝缘层INS3上。第四绝缘层INS4可以覆盖第二半导体图案SMP2和第三半导体图案SMP3。第四绝缘层INS4可以与发光单元NTA和透射单元TA重叠。第四绝缘层INS4可以在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上具有倾斜表面。
上栅极G3-2和G4-2可以设置在第四绝缘层INS4上。上栅极G3-2和G4-2可以限定为第三晶体管T3和边界晶体管BDT的栅极G3-1、G3-2、G4-1和G4-2当中的设置为高于第二半导体图案SMP2和第三半导体图案SMP3的栅极。
作为边界晶体管BDT的上栅极图案的上栅极G4-2可以设置在与发光单元NTA和透射单元TA之间的边界相邻的发光单元NTA上。边界晶体管BDT的上栅极G4-2的一部分可以沿着倾斜表面倾斜设置。
在本文中，设置在上栅极G3-2和G4-2以及第四绝缘层INS4上的层的结构与图7的设置在栅电极G3和G4上的层的结构相同，使得将省略其描述。
图10是图4的孔区HA的截面图。
说明性地，图10是孔区HA的平行于第二方向DR2的线的截面图。图10的水平方向可以沿着第二方向DR2延伸，而竖直方向沿着第三方向DR3延伸，使得图10是沿着第一方向DR1的视图。
说明性地，在图10中，图示第三晶体管T3、第四晶体管T4和第六晶体管T6。
图10的基板SUB、阻挡层BRL、缓冲层BFL、第三晶体管T3、第四晶体管T4、第六晶体管T6、无机绝缘层INS1至INS5、发光元件EP、第一连接电极CNE1、第二连接电极CNE2以及薄膜封装层TFE与图7的基板SUB、阻挡层BRL、缓冲层BFL、第三晶体管T3、第四晶体管T4、第六晶体管T6、无机绝缘层INS1至INS5、第二发光元件EP2、第一连接电极CNE1、第二连接电极CNE2以及薄膜封装层TFE相同，使得可以省略或简化其描述。
参照图10，第六绝缘层INS6可以设置在第五绝缘层INS5上。第六绝缘层INS6可以覆盖第一连接电极CNE1。第六绝缘层INS6可以与发光单元NTA重叠。第六绝缘层INS6可以延伸到透射单元TA上，并且与透射单元TA重叠。第六绝缘层INS6可以是有机层。
第七绝缘层INS7可以设置在第六绝缘层INS6上。第七绝缘层INS7可以与发光单元NTA重叠。第七绝缘层INS7可以延伸到透射单元TA上，并且与透射单元TA重叠。第七绝缘层INS7可以是有机层。
在第七绝缘层INS7上，可以设置像素限定膜PDL。像素限定膜PDL可以设置在发光单元NTA和透射单元TA上。像素限定膜PDL可以与发光单元NTA重叠。像素限定膜PDL可以延伸到透射单元TA上。
用于将第一电极AE的预定部分暴露到像素限定膜PDL外部的开口PX_OP可以限定在像素限定膜PDL的多个部分中或者由像素限定膜PDL的多个部分限定。
尽管未图示，但是传感器可以设置在透射单元TA下方。说明性地，传感器可以是照度传感器和接近传感器中的至少一种，但是可以包括其它类型的传感器，而不限于此。
根据本发明的实施例，边界晶体管BDT沿着倾斜表面倾斜设置，使得与由平坦设置的晶体管占据的平面面积相比，可以减小由边界晶体管BDT占据的平面面积。相应地，可以增大透射单元TA的平面面积，使得可以增加穿过透射单元TA的外部光。因此，输入到设置在基板SUB下方的传感器的外部光可以增加。
如上所述，第七绝缘层INS7上的发光元件EP和连接电极CNE的结构与图7的第二发光元件EP2和连接电极CNE的结构相同，使得将省略其描述。
图11是根据本发明的实施例的像素PX的截面图。
图11的基板SUB、无机绝缘层INS1至INS5、第三晶体管T3和第四晶体管T4'与图7的基板SUB、无机绝缘层INS1至INS5、第三晶体管T3和第四晶体管T4相同，使得将简化或省略其描述。
说明性地，图11是当图1的显示表面DS进一步限定在显示装置DD的后表面上时的截面图。
说明性地，图11的设置在发光单元NTA上的发光元件EP与图7的第二发光元件EP2相同，使得将简化或省略其描述。
说明性地，在图11中，图示第三晶体管T3和第四晶体管T4'。另外，第三晶体管T3和第四晶体管T4'可以是氧化物晶体管。
参照图11，第一绝缘层INS1至第五绝缘层INS5可以是无机层。第二绝缘层INS2至第五绝缘层INS5可以具有与基板SUB的折射率相同的折射率。
在第五绝缘层INS5上，可以设置第一连接电极CNE1。第一连接电极CNE1中的每个可以通过限定在第四绝缘层INS4和第五绝缘层INS5中的第二接触孔CH2和第三接触孔CH3之中的对应的接触孔CH2和CH3连接到源电极S4'和漏电极D4'中的对应的一个。
第六绝缘层INS6可以设置在第五绝缘层INS5和第一连接电极CNE1上。第六绝缘层INS6可以与发光单元NTA和透射单元TA重叠。
在第六绝缘层INS6上，可以设置第二连接电极CNE2。第二连接电极CNE2可以通过限定在第六绝缘层INS6中的第六接触孔CH6连接到第一连接电极CNE1。第二连接电极CNE2可以连接到第一连接电极CNE1当中的连接到漏电极D4'的第一连接电极CNE1。
连接电极CNE可以连接到第四晶体管T4'。尽管未图示，但是在发光单元NTA上，可以设置第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7。第一晶体管T1至第七晶体管T7可以彼此连接。因此，连接电极CNE可以通过第四晶体管T4'连接到第一晶体管T1至第三晶体管T3以及第五晶体管T5至第七晶体管T7。在下文中，第四晶体管T4'可以限定为虚设晶体管。
第七绝缘层INS7可以设置在第六绝缘层INS6上。第七绝缘层INS7可以覆盖第二连接电极CNE2。第七绝缘层INS7可以与发光单元NTA和透射单元TA重叠。
发光元件EP和EP'可以设置在基板SUB的发光单元NTA和透射单元TA上。在透射单元TA上，可以设置虚设发光元件EP'。由于发光元件EP的描述与参照图7描述的设置在发光单元NTA上的第二发光元件EP2的描述相同，因此在下文中将描述设置在透射单元TA上的虚设发光元件EP'。
虚设发光元件EP'可以包括第一电极AE'、第二电极CE'、空穴控制层HCL'、电子控制层ECL'和发光层EML'。第一电极AE'可以是图6中图示的阳极AE，并且第二电极CE'可以是图6中图示的阴极CE。
第一电极AE'可以设置在第七绝缘层INS7上。第一电极AE'可以通过限定在第七绝缘层INS7中的第七接触孔CH7电连接到第二连接电极CNE2。相应地，虚设发光元件EP'可以连接到设置在透射单元TA上的虚设晶体管T4'。虚设发光元件EP'可以通过虚设晶体管T4'连接到第一晶体管T1至第三晶体管T3以及第五晶体管T5至第七晶体管T7。第一电极AE'可以具有由透明导电层形成的结构。例如，第一电极AE'可以包括诸如氧化铟锡或氧化铟锌的透明导电材料。
像素限定膜PDL可以设置在发光单元NTA和透射单元TA上。像素限定膜PDL可以具有或限定为用于将第一电极AE'的预定部分暴露到限定在第一电极AE'和第七绝缘层INS7上的像素限定膜PDL外部的第二开口的开口PX_OP'。
空穴控制层HCL'可以设置在第一电极AE'上。空穴控制层HCL'可以公共地设置在发光部分LRE'和非发光部分NLRE'中。空穴控制层HCL'可以包括空穴传输层和空穴注入层。
发光层EML'可以设置在空穴控制层HCL'上。发光层EML'可以设置在与开口PX_OP'对应的区中。发光层EML'可以包括有机材料和/或无机材料。发光层EML'可以生成红色、绿色和蓝色中的任何一种颜色的光。
电子控制层ECL'可以设置在发光层EML'和空穴控制层HCL'上。电子控制层ECL'可以公共地设置在发光部分LRE'和非发光部分NLRE'中。电子控制层ECL'可以包括电子传输层和电子注入层。
第二电极CE'可以设置在电子控制层ECL'上。第二电极CE'可以公共地设置在像素PX中。第二电极CE'可以包括诸如铝(Al)、银(Ag)、钼(Mo)或钛(Ti)的反光材料。
设置在基板SUB的透射单元TA上的虚设发光元件EP'和设置在基板SUB的发光单元NTA上的发光元件EP可以各自发射光，但是沿着作为发光方向的第三方向DR3和第三方向DR3的反方向在彼此相反的方向上发射光。在与发光单元NTA和透射单元TA之间的边界相邻的基板SUB上，虚设晶体管T4'的层或图案沿着绝缘层的倾斜表面倾斜设置，使得设置在透射单元TA上的虚设发光元件EP'的发光部分LRE'可以增大。相应地，可以增大透光率并且可以在显示装置DD的后表面处实现发光或图像显示。
薄膜封装层TFE可以设置在发光元件EP和EP'上。薄膜封装层TFE可以包括顺序层叠的无机层、有机层和无机层。无机层包括无机材料，并且可以保护像素PX免受湿气/氧的影响。有机层包括有机材料，并且可以保护像素PX免受诸如灰尘颗粒的异物的影响。
根据本发明的一个或多个实施例，与发光区EAP和透射区TAP的边界相邻的边界晶体管BDT可以沿着倾斜表面倾斜设置。由边界晶体管BDT的图案或层占据的平面面积可以小于包括其图案或层共面或平坦的水平设置的晶体管的平面面积。相应地，由晶体管TR占据的平面面积减小，使得透射区TAP的平面面积可以增大。因此，可以改善透射区TAP的透光率。
在实施例中，基板SUB包括发光区域(例如，发光区EAP或发光单元NTA)、与发光区域相邻的透光区域(例如，透射区TAP、透射单元TA或孔区HA)以及发光区域与透光区域之间的边界。像素PX在发光区域中，像素PX中的每个包括：多个晶体管TR，各自包括半导体图案和栅极；多个无机绝缘层，在半导体图案上以及在栅极上；发光元件EP，在多个无机绝缘层上并且连接到多个晶体管TR，多个无机绝缘层分别限定与发光区域和透光区域之间的边界对应的倾斜侧表面，在多个晶体管TR当中，边界晶体管BDT最靠近发光区域与透光区域之间的边界。边界晶体管BDT的半导体图案和栅极各自沿着多个无机绝缘层的倾斜侧表面倾斜。
在实施例中，诸如图7、图8和图9中所示，多个晶体管TR可以排除在透光区域之外。
在实施例中，在发光区域中，缓冲层BFL可以在多个无机绝缘层下方。缓冲层BFL可以排除在透光区域之外并且限定与多个无机绝缘层的倾斜侧表面对应的缓冲层倾斜侧表面。
在实施例中，在发光区域中，阻挡层BRL可以在缓冲层BFL与基板SUB之间。阻挡层BRL可以排除在透光区域之外并且限定与多个无机绝缘层的倾斜侧表面对应的阻挡层倾斜侧表面。
在实施例中，栅极布置在半导体图案上，并且多个晶体管TR可以包括硅晶体管。在多个无机绝缘层当中，第一绝缘层INS1可以在硅晶体管的半导体图案上、限定多个无机绝缘层的倾斜侧表面当中的第一倾斜侧表面并且排除在透光区域之外，第二绝缘层INS2可以在硅晶体管的栅极上且在第一绝缘层INS1上、限定多个无机绝缘层的倾斜侧表面当中的第二倾斜侧表面并且在发光区域和透光区域两者中，并且第三绝缘层INS3可以在第二绝缘层INS2上、限定多个无机绝缘层的倾斜侧表面当中的第三倾斜侧表面并且在发光区域和透光区域两者中。
在实施例中，多个晶体管TR可以进一步包括氧化物晶体管。在多个无机绝缘层当中，第四绝缘层INS4可以在氧化物晶体管的半导体图案和第三绝缘层INS3上、限定多个无机绝缘层的倾斜侧表面当中的第四倾斜侧表面并且在发光区域和透光区域两者中，并且第五绝缘层INS5可以在氧化物晶体管的栅极和第四绝缘层INS4上、限定多个无机绝缘层的倾斜侧表面当中的第五倾斜侧表面并且在发光区域和透光区域两者中。
在实施例中，边界晶体管BDT可以包括氧化物晶体管。
在实施例中，像素PX中的每个可以进一步包括比多个无机绝缘层离基板远的有机绝缘层，并且发光元件EP在有机绝缘层上。
在实施例中，有机绝缘层可以覆盖边界晶体管BDT(例如，图7、图8和图9)、排除在透光区域之外(例如，图7、图8和图9)并且包括在透光区域中(例如，图10和图11)。
在实施例中，传感器可以在基板SUB下方，并且在透光区域中，传感器与有机绝缘层重叠。
在实施例中，有机绝缘层限定与多个无机绝缘层的倾斜侧表面对应的有机层倾斜侧表面，并且像素限定层排除在透光区域之外并覆盖有机层倾斜侧表面。
在实施例中，边界晶体管BDT包括连接到虚设发光元件EP'的虚设晶体管T4'，并且发光元件EP和虚设发光元件EP'在彼此相反的方向上发射光。
尽管已经参照本发明的实施例描述了本发明，但是本领域技术人员将理解的是，可以在其中进行形式和细节上的各种修改和改变，而不脱离如权利要求中所阐述的本发明的精神和范围。另外，在本发明中公开的实施例不旨在限制本发明的技术精神，并且落入权利要求及其等同的范围内的所有技术构思应被解释为包括在本发明的范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
基板，包括发光区域以及与所述发光区域相邻的透光区域；以及
多个像素，在所述发光区域中，所述多个像素中的每个包括：多个晶体管，设置在所述发光区域上，并且各自包括半导体图案和栅极；多个无机绝缘层，覆盖所述半导体图案以及在所述栅极上；以及发光元件，在所述多个无机绝缘层上并且连接到所述多个晶体管，
其中：
所述多个无机绝缘层在与所述发光区域和所述透光区域之间的边界相邻的所述发光区域上具有倾斜侧表面；并且
所述多个晶体管包括与所述边界相邻的至少一个边界晶体管，并且所述至少一个边界晶体管的所述栅极的一部分和所述至少一个边界晶体管的所述半导体图案的一部分设置为沿着所述倾斜侧表面倾斜，
其中，
所述基板和所述多个无机绝缘层中的每个具有折射率，并且
所述基板的所述折射率与所述多个无机绝缘层当中的至少一个层的所述折射率相同，并且
其中，所述多个晶体管排除在所述透光区域之外。
2.根据权利要求1所述的显示装置，其特征在于，所述显示装置进一步包括在所述发光区域中在所述多个无机绝缘层下方的缓冲层，
其中，所述缓冲层排除在所述透光区域之外并且限定与所述多个无机绝缘层的所述倾斜侧表面对应的缓冲层倾斜侧表面，
所述显示装置进一步包括在所述发光区域中在所述缓冲层与所述基板之间的阻挡层，
其中，所述阻挡层排除在所述透光区域之外并且限定与所述多个无机绝缘层的所述倾斜侧表面对应的阻挡层倾斜侧表面，并且
其中，所述缓冲层和所述阻挡层各自包括无机层。
3.根据权利要求1所述的显示装置，其特征在于，
所述多个晶体管包括：
硅晶体管，并且
在所述多个无机绝缘层当中：
在所述硅晶体管的所述半导体图案上的第一绝缘层限定所述多个无机绝缘层的所述倾斜侧表面当中的第一倾斜侧表面并且排除在所述透光区域之外；
在所述硅晶体管的所述栅极上且在所述第一绝缘层上的第二绝缘层限定所述多个无机绝缘层的所述倾斜侧表面当中的第二倾斜侧表面并且在所述发光区域和所述透光区域两者中；并且
在所述第二绝缘层上的第三绝缘层限定所述多个无机绝缘层的所述倾斜侧表面当中的第三倾斜侧表面并且在所述发光区域和所述透光区域两者中，并且
其中，在所述透光区域中，
所述基板、所述第二绝缘层和所述第三绝缘层中的每个具有折射率，并且
所述基板的所述折射率、所述第二绝缘层所述折射率和所述第三绝缘层的所述折射率彼此相同。
4.根据权利要求3所述的显示装置，其特征在于，
所述多个晶体管进一步包括氧化物晶体管，并且
在所述多个无机绝缘层当中：
在所述氧化物晶体管的所述半导体图案和所述第三绝缘层上的第四绝缘层限定所述多个无机绝缘层的所述倾斜侧表面当中的第四倾斜侧表面并且在所述发光区域和所述透光区域两者中；并且
在所述氧化物晶体管的所述栅极和所述第四绝缘层上的第五绝缘层限定所述多个无机绝缘层的所述倾斜侧表面当中的第五倾斜侧表面并且在所述发光区域和所述透光区域两者中，
其中，所述至少一个边界晶体管包括所述氧化物晶体管，并且
其中，在所述透光区域中，
所述基板、所述第四绝缘层和所述第五绝缘层中的每个具有折射率，并且
所述基板的所述折射率、所述第四绝缘层的所述折射率和所述第五绝缘层的所述折射率彼此相同。
5.根据权利要求1所述的显示装置，其特征在于，所述多个像素中的每个进一步包括与所述发光区域重叠并且设置在所述发光元件与所述多个无机绝缘层之间的多个有机绝缘层，其中，所述发光元件在所述多个有机绝缘层上，并且
其中，在所述发光区域中，所述多个有机绝缘层覆盖所述至少一个边界晶体管。
6.根据权利要求5所述的显示装置，其特征在于，所述多个有机绝缘层排除在所述透光区域之外。
7.根据权利要求5所述的显示装置，其特征在于，所述多个有机绝缘层在所述透光区域中。
8.根据权利要求7所述的显示装置，其特征在于，所述显示装置进一步包括所述基板下方的传感器，
其中，在所述透光区域中，所述传感器与所述多个有机绝缘层重叠。
9.根据权利要求5所述的显示装置，其特征在于，所述显示装置进一步包括像素限定层，所述像素限定层在所述多个有机绝缘层上，并且其中限定所述像素限定层的开口，
其中，所述发光元件包括：
阳极，在所述多个有机绝缘层上、通过所述开口暴露到所述像素限定层外部并且所述发光元件在所述阳极处连接到所述多个晶体管；
发光层，在所述阳极上并且在所述开口中；以及
阴极，在所述发光层上，
其中，
所述多个有机绝缘层限定与所述多个无机绝缘层的所述倾斜侧表面对应的有机层倾斜侧表面，并且
所述像素限定层排除在所述透光区域之外并且覆盖所述有机层倾斜侧表面，并且
其中，所述多个有机绝缘层和所述像素限定层中的两者在所述透光区域中。
10.根据权利要求1所述的显示装置，其特征在于，所述显示装置在所述透光区域中进一步包括：
虚设发光元件；以及
虚设晶体管，包括在所述至少一个边界晶体管中并且连接到所述虚设发光元件，
其中，所述发光元件和所述虚设发光元件在彼此相反的方向上发射光。
CN202322970997.0U 2022-11-04 2023-11-03 显示装置 Active CN221429482U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0145946 2022-11-04
KR1020220145946A KR20240065627A (ko) 2022-11-04 2022-11-04 표시 장치

Publications (1)

Publication Number Publication Date
CN221429482U true CN221429482U (zh) 2024-07-26

Family

ID=90928626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322970997.0U Active CN221429482U (zh) 2022-11-04 2023-11-03 显示装置

Country Status (3)

Country Link
US (1) US20240155884A1 (zh)
KR (1) KR20240065627A (zh)
CN (1) CN221429482U (zh)

Also Published As

Publication number Publication date
US20240155884A1 (en) 2024-05-09
KR20240065627A (ko) 2024-05-14

Similar Documents

Publication Publication Date Title
JP7575443B2 (ja) 表示基板および表示装置
US20230378399A1 (en) Display Device
CN110580109A (zh) 触摸传感器和显示装置
TW202133137A (zh) 顯示裝置及其驅動方法
KR20200071190A (ko) 표시 장치
CN113140600A (zh) 显示装置
CN115731831A (zh) 显示装置
US20230048918A1 (en) Display substrate and display apparatus
CN221429482U (zh) 显示装置
CN118338727A (zh) 显示装置及用于制造该显示装置的方法
KR20210115104A (ko) 표시 장치
US20230060443A1 (en) Display device
CN113394254A (zh) 显示装置
CN221151903U (zh) 显示装置
WO2024020864A1 (zh) 显示基板和显示装置
CN219679165U (zh) 显示装置
US20230345801A1 (en) Display device
US20240215329A1 (en) Display device
WO2022227043A1 (zh) 显示基板及显示装置
US20230247870A1 (en) Display device
EP4422374A1 (en) Display panel and manufacturing method for the same
US20220246891A1 (en) Display device
KR20240101147A (ko) 표시 장치
CN117238921A (zh) 显示装置
TW202428164A (zh) 顯示裝置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant