Nothing Special   »   [go: up one dir, main page]

KR20160146879A - 응력 감소층을 갖는 기밀 밀봉된 패키지 - Google Patents

응력 감소층을 갖는 기밀 밀봉된 패키지 Download PDF

Info

Publication number
KR20160146879A
KR20160146879A KR1020167032332A KR20167032332A KR20160146879A KR 20160146879 A KR20160146879 A KR 20160146879A KR 1020167032332 A KR1020167032332 A KR 1020167032332A KR 20167032332 A KR20167032332 A KR 20167032332A KR 20160146879 A KR20160146879 A KR 20160146879A
Authority
KR
South Korea
Prior art keywords
bonding material
substrate
layer
buffer layer
disposed
Prior art date
Application number
KR1020167032332A
Other languages
English (en)
Other versions
KR101931010B1 (ko
Inventor
아담 엠. 케네디
뷰 큐. 디프
스티븐 에이치. 블랙
체 이. 옹
토마스 알란 코시안
그레고리 디. 트레이시
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20160146879A publication Critical patent/KR20160146879A/ko
Application granted granted Critical
Publication of KR101931010B1 publication Critical patent/KR101931010B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0045Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0207Bolometers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/033Thermal bonding
    • B81C2203/035Soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

웨이퍼 구조체 및 상에 배치된 장치 및 장치 웨이퍼에 접합된 리드 구조체를 갖는 밀봉된 패키지이다. 상기 장치 웨이퍼는, 기판; 상기 장치 주위에 기판의 표면 부분 상에 배치된 금속 고리 및 상기 금속 고리에 배치된 접합 물질을 포함한다. 상기 금속 고리의 제1층은 기판의 표면 부분의 연성보다 높은 연성을 갖고, 상기 접합 물질의 폭보다 큰 폭을 갖는, 응력 완화 완충층을 포함한다. 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장된다. 상기 응력 완화 완충층의 열팽창 계수는 상기 기판의 표면 부분의 팽창 계수보다 크고 접합 물질의 팽창 계수보다 작다.

Description

응력 감소층을 갖는 기밀 밀봉된 패키지{HERMETICALLY SEALED PACKAGE HAVING STRESS REDUCING LAYER}
본 개시내용은, 일반적으로 전자 패키징, 구체적으로 마이크로전자기계 시스템(MEMS) 패키징에 관한 것이다.
마이크로전자기계 시스템(MEMS)은, 당해 기술 분야에 공지된 바와 같이, 전자 부품 및 기계 부품을 결합하는 통합된 마이크로 장치 또는 시스템이다. MEMS 장치는, 예를 들면, 표준 직접 회로 배치 처리 기술을 사용해서 제조될 수 있다. MEMS 장치의 예시 적용은, 마이크로 스케일로 감지하고, 제어하고, 구동하는 단계를 포함한다. 이러한 MEMS 장치는 매크로 스케일에 대한 효과를 내기 위해서 개별적으로 또는 다수 어레이로 기능할 수 있다.
많은 MEMS 장치는, 당해 기술분야에서 공지된 바와 같이, 최대 성능을 얻기 위해서 기밀 밀봉된 환경을 필요로 한다. 이러한 환경은, 진공 환경, 제어된 압력 환경 또는 제어된 가스 환경일 수 있다. 패키지 환경은 또한, MEMS 장치에 대한 최적의 작동 환경 및 MEMS 장치의 보호를 제공한다. 이러한 MEMS 장치의 구체예는, 볼로미터(경우에 따라, 마이크로볼로미터(microbolometer)라고 칭함)와 같은 적외선 MEMS, 자이로스(gyros) 및 가속도계와 같은 임의의 관성의 MEMS, 및 무빙 미러 어레이와 같은 광학 기계적 장치를 포함한다. 종래, MEMS 장치는, MEMS 장치 웨이퍼의 제작 및 절단 후, 진공의 상용 가능한 패키지 내에서 개별적으로 패키징 되었다. 그러나, 종종 종래의 금속 또는 세라믹 패키지 내에 MEMS 장치를 패키징하는 비용은 장치의 제조 비용의 약 10배 내지 100배 정도일 수 있다. 이는, 특히 패키지 내의 진공을 필요로 하는 경우에 이와 같다.
다양한 형태의 적외선 검출기가 수년에 걸쳐서 개발되었다. 대부분은, 초점면 어레이를 갖는 기판을 포함하고, 초점면 어레이는 각 화소에 상응하는 복수의 검출기 엘리먼트(검출기 장치)를 포함한다. 기판은 집적 회로를 포함하고, 집적 회로는, 검출기 엘리먼트에 전기적으로 연결되는 것으로, 리드 아웃 집적 회로(read out integrated circuit, ROIC)로서 일반적으로 공지되고, 각 검출기 엘리먼트로부터 신호를 통합하고 적합한 신호 제어 및 처리에 의해 칩으로부터 신호를 다중 송신하기 위해 사용된다.
볼로미터는, 임의의 마이크로전자기계(MEMS) 장치의 경우에서와 같이, 우수한 성능을 위해 진공 또는 그 외의 제어된 환경 조건에서 기밀 패키징되는 것을 필요로 할 수 있다. 볼로미터 어레이를 패키징하기 위한 예시의 요건은, 연장된 기간 동안 높은 진공을 유지할 수 있는 신뢰성 있는 기밀 밀봉, 우수한 적외선 투과로 IR 윈도우 물질의 통합, 및 고수율/저비용 패키징을 포함한다. MEMS 장치의 신뢰성 및 비용 둘 다는 선택된 캡슐화(패키징) 기술에 의존한다. MEMS 기반 볼로미터에 대한 패키징은, 칩 수준 또는 웨이퍼 수준에서 행해질 수 있다. 이 예에서 패키징하는 일반적인 방법은, 보호 IR-투과 캡 웨이퍼 또는 윈도우 캡 웨이퍼(Window Cap Wafer, WCW)를 제조하고, 제조된 웨이퍼를, 절단 전에 활성 IR 검출기 볼로미터의 영역을 포함하는 장치 웨이퍼 또는 반도체 기판의 노출된 표면에 접합하는 것이다. 캡 웨이퍼(경우에 따라, 또한 윈도우 또는 리드 구조체라고 칭함)는, 캡 웨이퍼를 뒤집고 장치 웨이퍼에 접합하는 경우, 미국 특허 제5701008호("Integrated infrared microlens and gas molecule getter grating in a vacuum package"를 명칭으로 함, 발명자 Ray et al., 1997.12.23 등록)에 기재된 바와 같이, 캐비티는 MEMS 장치를 수용하고 보호하기 위해 충분한 클리어런스를 제공한다. 본원에 기재된 바와 같이, 도 1 및 2를 참조하면, 패키지 어셈블리는 반도체 물질(바람직하게, 실리콘)의 리드아웃 집적 회로(ROIC) 기판(2)을 갖는 것으로 도시된다. IR 검출기 어레이(14)는 기판(2)에 위치하고, 복수의 개별 검출기 엘리먼트(또한, 픽셀이라고 칭함)(6)를 포함한다. 도 2에는 검출기 영역(10) 내에 검출기 픽셀(6)의 5×6 직사각형 어레이만 도시되지만, 전형적인 IR 집적 회로는 일반적으로 최대 수백 또는 심지어 수천×최대 수백 또는 심지어 수천의 픽셀(6)을 갖는 평면 IR 검출기 어레이를 포함한다. 가장 일반적인 적용에서, IR 검출기는, 일반적으로 비-냉각되는 것으로, IR 방사선에 의해서 검출기에 부여되는 심장에 기인한 온도 상승을 감지함으로써 IR 방사선의 강도를 검출한다. 비-냉각 IR 검출기의 전형적인 예는, 바나듐 산화물(VOx) 마이크로볼로미터(MB)이고, 복수의 개별 검출기는, 종래의 반도체 제조 공정에 의해서 ROIC 기판(2) 상에 하나의 어레이로 형성된다. MB 어레이는, IR-발생된 열을 감지함으로써 IR 방사선을 검출하는 것으로, 또한 초점면 어레이(FPA) 또는 센서 칩 어셈블리(SCA)라고도 한다. 기판(2)은 볼로미터에 의해 생성되는 신호를 처리하기 위해서 사용되는 집적회로이다. 이 경우, 볼로미터는, 온도가 변화하는 경우에 저항이 변화하는 마이크로브릿지 레지스터(microbridge resistor)이다. 입사 방사선은 마이크로브릿지의 온도를 변화시킨다. Si 같은 기타 반도체 물질이 사용될 수도 있지만, 일반적으로 VOx가 이용될 수 있고 시판되는 IR 검출 적용에서 사용되는 비용 효율적인 물질이다.
상기 참조한 미국 특허 제5701008호에 기재된 바와 같이, 진공 밀봉된 어셈블리는, 대기로부터 검출기 어레이를 밀봉하기 위해서 IR 검출기 어레이를 둘러싼 기밀 밀봉(hermetic seal)(8)을 포함한다. 밀봉(8)은, 예를 들면, 인듐, 금-주석, 또는 기타 솔더일 수 있고, 밀봉의 높이는, 기판(2) 또는 바람직하게 웨이퍼(10) 상에 배치되는 경우, 정밀하게 조절된다. 밀봉(8)은, 제2기판, 캡 웨이퍼, 여기서 IR 투과 윈도우(10), 예를 들면 실리콘을 지지하고, 윈도우 웨이퍼(10)를 패키징하는 웨이퍼 수준은, 실리콘인 FPA와 상용 가능한 열팽창 계수를 가져야 한다. 웨이퍼(10)는 상기 참조한 미국 특허 제5701008호에 기재된 바와 같이 소정의 표면 영역을 갖는 웨이퍼(10) 표면의 소정의 영역 상에 게터링 물질(미도시)을 포함할 수 있다.
당해 기술분야에서 공지된 바와 같이, 일반적인 패키지를 제거함으로써 MEMS의 높은 패키징 비용을 해결하기 위한 웨이퍼 레벨 패키징(Wafer Level Packaging, WLP)이 개발되었다. 하나의 이러한 WLP 패키지는, 미국 특허 제6,521,477호("Vacuum package fabrication of integrated circuit components"를 명칭으로 하고, 발명자 Gooch et al., 2003.2.18 등록)에 기재되어 있다. 하나의 WLP 공정에서, 2개의 웨이퍼는, 접합된 웨이퍼를 생성하기 위해서 접합 물질을 사용하여 함께 접합될 수 있다. 예를 들면, 웨이퍼 중 하나는 웨이퍼의 검출기 영역에서 검출기 장치를 갖는 반도체(예를 들면, 실리콘) 장치 웨이퍼이고, 검출기 영역은 리드아웃 집적 회로(ROIC)와 함께 장치 웨이퍼의 중앙 내부 영역 내에 배치되고, 집적회로는 장치 웨이퍼의 검출기 영역에 대해서 배치된 밀봉 금속 고리를 사용하여 기타 웨이퍼, 리드 웨이퍼에 접합된다. 반도체 웨이퍼에서 장치를 형성한 후, 웨이퍼는 얇은 오버글래스층, 예를 들면 실리콘 질화물 또는 실리콘 옥시질화물(SiON)을 포함한다. 티타늄의 하부층(ROIC 오버글래스에 대한 기판 접착층으로 기능함), 니켈의 중간층(확산 배리어로서 기능함), 이어서 산화물 형성을 방지하고 솔더 접합을 향상하기 위한 금의 일층을 형성하기 위해서 종래의 포토리소그래피 공정을 사용하여 밀봉 고리 금속(seal ring metal)(이하, "밀봉 고리"로 칭함)을 형성한다. 유사한 일련의 층은 장치와 리드 웨이퍼 사이에 솔더 밀봉을 위해서 메이팅 표면(mating surface)을 제공하는 리드 웨이퍼 상에 형성된다. 밀봉 고리의 형성 후, 솔더, 예를 들면, Au 80% 및 Sn 20%은 장치 및 리드 웨이퍼 중 어느 하나 또는 둘 다에 적용된다.
상기 기재된 WLP 기술은, 효과적인 패키지를 제공하지만, 본 발명자는, AuSn 솔더와 반도체 장치 웨이퍼 사이의 열팽창 계수 차이 때문에, 도 3에 도시된 바와 같이 높은 응력 영역 내에 응력이 축적될 수 있고, 밀봉 고리의 에지가 장치 또는 ROIC 웨이퍼와 접촉하는 것을 인지했다. 이러한 응력에 의해 도 3에 도시된 바와 같이 장치 또는 ROIC 웨이퍼의 오버글래스 및 하부 구조체에서 원하지 않는 크랙이 발생할 수 있다. 이러한 크랙은, ROIC의 층간 유전체층(ILD) 내의 금속 연결 트레이스(metal interconnecting traces) 및 층간 유전체층(ILD)을 파괴하고 실패로 이어질 수 있다.
구체적으로, 본 발명자들은, 종래기술에서 밀봉 고리 금속 스택(약 0.5㎛ 두께) 및 솔더(최대 11㎛ 두께)가 일치하는 에지(coincident edge)를 갖는 것을 인지했다. 솔더가 ~280℃ 용융온도 미만으로 냉각함에 따라, 솔더는 하부 밀봉 고리 및 ROIC(솔더 CTE ~16ppm, 실리콘 CTE ~3ppm)보다 빠르게 수축하고, 솔더가 매우 단단하게 되어(AuSn 솔더는 높은 영률을 가짐), 응력을 완화하기 위해 변형될 수 없다. 솔더 층의 수축에 의해, 솔더 조인트 에지가 당겨지는 경향이 있고, 이는 조인트의 에지에 생성된 크랙 및 응력점(r)의 원인이 된다. 밀봉 고리의 하부 부분의 티타늄(Ti) 부분의 두께가 증가하면, 솔더가 밀봉 고리의 에지를 당긴 채로 유지되고 이는 응력점으로 이어지기 때문에 응력에 대한 효과는 거의 없다. ROIC 표면에 접착한 금속의 에지의 솔더 쇼트를 종결하고, 중간층, 예를 들면, 티타늄의 응력 완화 완충층을 제공함으로써, ROIC 표면 상에 국부 영역에 대한 응력을 감소시키는 파단 에지(abrupt edge)는, ROIC 표면 상에서 종결되고 많은 연성 물질로 덮여 있다. 또한, 본 발명자들은, 일치하는 에지가 제거되면, 일 실시형태에서 응력 완화 완충층을 두껍게 하거나, 또는 또 다른 실시형태에서 티타늄 접합 물질 접착층을 두껍게 함으로써 하부 티타늄층을 두껍게 하여 응력을 감소시키지만, 일치하는 에지가 먼저 제거되는 경우에만 해당하는 것을 인지했다.
본 개시내용에 따르면, 구조체로서, 기판; 상기 기판의 표면 영역 주위에 상기 기판의 표면 부분 상에 배치된 금속 고리; 상기 금속 고리 상에 배치되고, 내부 에지 및 외부 에지를 갖는 접합 물질;을 포함하고, 상기 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체가 제공된다.
일 실시형태에서, 상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고, 상기 제1층은, 소정의 온도에서 상기 표면 부분의 연성보다 높은 연성을 갖고, 상기 접합 물질의 폭보다 큰 폭을 갖고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장된다.
일 실시형태에서, 상기 응력 완화 완충층의 열팽창 계수는, 상기 기판의 표면 부분의 팽창계수보다 크고 상기 접합 물질의 팽창 계수보다 작다.
일 실시형태에서, 상기 금속 고리의 상면의 외부 영역은, 상기 상면에 대한 상기 접합 물질의 접착을 억제하는 물질을 포함하고, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장된다.
일 실시형태에서, 상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 상기 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분 상으로 전달된다.
일 실시형태에서, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장된다.
일 실시형태에서, 리드를 포함하고, 상기 접합 물질은 상기 기판을 상기 리드에 접합한다.
상기 응력 완화 완충층은 기판에 효과적으로 접착하고 접합 물질에 의해서 웨팅되지 않는다. 또한, 상기 응력 완화 완충층의 열팽창 계수는, 응력 완화 완충층에 접합된 기판의 표면 부분의 CTE와 솔더 또는 접합 물질의 CTE 사이의 중간에 있는 것이 바람직하고, SiON 및 실리콘과 같은 취성 물질의 경우에서와 같이 파쇄되지 않고 높은 응력의 영역에서 국부적으로 생성되는 연성 물질의 특성을 갖는다. 예시의 응력 완화 완충층 물질은 티타늄이다.
이러한 배열에 의해서, 기판, 예를 들면, 반도체 웨이퍼와 접착층 사이에서 생성되는 응력은, 접합 물질의 에지가 반도체 웨이퍼와 접촉하는 점으로부터, 접합 물질의 에지가 응력 완화 완충층과 접촉하는 점으로 이동되고, 따라서 반도체 웨이퍼 및 임의의 관련된 오버글래스 또는 취성 기판 물질로부터 떨어지도록 이동된다. 따라서, 응력 완화 완충층은, 응력 감소층으로서, 높은 응력의 영역이 취성 오버글래스로부터 연성이 있는 하부층으로 이동하는 기능을 한다.
구체적으로, 패키지를 형성하기 위해 2개의 웨이퍼를 접합하고 기밀 밀봉하기 위해서 높은 열 수축률을 갖는 솔더를 사용하는 경우, 솔더가 용융온도로부터 냉각함에 따라 수축하고, 솔더 조인트의 에지에서 하부 반도체 웨이퍼에서 높은 응력 수준을 유도한다. 응력 완화 완충층(1)을 사용하면, 하부의 취성 반도체 웨이퍼로부터 솔더 조인트의 에지에서 높은 응력 영역을 분리하고, 반도체 웨이퍼의 연성보다 높은 연성 수준, 및 솔더보다 낮지만 하부 웨이퍼보다 높은 열 수축률을 갖는 응력 완화 완충층의 물질을 포함한다. 응력 완화 완충층은, 웨이퍼의 표면과 솔더층의 사이의 열팽창을 갖고 취성 웨이퍼에서 응력을 줄인다. 따라서, 본 개시내용은, 높은 CTE 솔더 또는 기타 접합 물질을, 반도체 구조체 상에서 취성 오버글래스층과 통합시킬 수 있다. 또한, 이 공정은, 장치 웨이퍼, 리드, 또는 둘 다 상에서 사용될 수 있다.
"고리 형상"은 공간을 포함하는 형상을 의미하고, 포함하고, 이는 원형, 직사각형, 사각형 타원체일 수 있거나, 불규칙한 형상, 예를 들면, 뱀 형상 또는 굴곡 형상을 가질 수 있다.
본 개시내용의 하나 이상의 실시형태는, 하기의 수반하는 도면 및 상세한 설명에 기재되어 있다. 본 개시내용의 기타 특성, 물체, 및 이점은, 상세한 설명 및 도면, 및 청구범위로부터 명백하게 된다.
도 1은 종래 기술에 따른 IR 검출기 어레이의 진공 패키지의 개략 사시단면도이고;
도 2는 종래 기술에 따른 도 1의 어셈블리에서 사용되는 IR 검출기 어레이의 개략평면도이고;
도 3은 종래 기술에 따른 도 2의 라인 3-3에 따라 취한 이러한 단면으로서, 도 2의 IR 검출기 어레이의 단면도이고;
도 4는 도 5에서 라인 4-4를 따라 취해진 단면도로서 본 개시내용에 따른 기밀 밀봉된 패키지의 단면 평면도이고;
도 5는 도 4에서 라인 5-5를 따라 취해진 단면도로서, 도 4의 패키지의 단면 입면도이고;
도 5a는 도 5에서 애로우 5A-5A에 의해서 포함된 확대도로서, 도 5의 단면 입면도의 확대도이고;
도 6은 본 개시내용의 또 다른 실시형태에 따른 기밀 밀봉된 패키지의 단면 입면도이고;
도 6a는 도 6에서 애로우 6A-6A에 의해서 포함된 확대도로서, 도 5의 단면 입면도의 확대도이다.
다양한 도면에서 유사한 참조 부호는 유사한 엘리먼트를 나타낸다.
도 4 및 5를 참조하면, 기밀 밀봉된 패키지(100)는 장치(102)를 기밀 밀봉하기 위한 것으로 도시된다. 패키지(100)는, 중앙 영역(106) 내에 장치(102)를 갖는 기판(104); 캡 웨이퍼(108)(도 5); 및 한 쌍의 금속 고리, 예를 들면, 다층의, 금속 고리(107DW), 금속 고리(107CW);를 포함하고, 금속 고리(107DW)는 기판(104)의 표면 영역(106) 주위에 기판(104)의 표면 상에 배치되고, 기타 금속 고리(107CW)는 중앙 영역(106) 주위에 캡 웨이퍼(108)의 표면 상에 배치된다. 일부 적용에서, 금속 고리(107CW)가 필요하지 않을 수 있는 것이 이해되어야 한다. 금속 고리(107DW)는, 도 5a에 명확하게 도시된 바와 같이, 기판(104)의 표면 상에 직접 접촉해서 배치되는(구체적으로 기판(104)의 오버글래스층(116) 상에 직접 접촉하는) 고리 형상 응력 완화 완충층(109DW), 및 고리 형상 응력 완화 완충층(109DW)의 상면 상의 밀봉 고리 구조체(110DW)(도 5)를 포함한다. 금속 고리(107CW)는 중앙 영역(106) 주위에 캡 웨이퍼(108)의 표면 상의 고리 형상 응력 완화 완충층(109CW) 및 고리 형상 응력 완화 완충층(109CW)의 상면 상의 밀봉 고리 구조체(110CW)를 포함한다. 접합 물질(118)은, 도 5에 도시된, 2개의 밀봉 고리 구조체(110DW, 110CW) 사이에 배치된다. 따라서, 하기에 상세하게 기재된 바와 같이, 고리 형상 응력 완화 완충층(109CW)은 고리 밀봉 구조체(110CW)의 하부 물질이고, 고리 형상 응력 완화 완충층(109DW)는 고리 밀봉 구조체(110DW)의 하부 물질이다. 응력 완화 완충층(109CW 및 109DW)의 각각은 캡 웨이퍼(108) 및 장치 웨이퍼(또는 기판(104))에 대한 고리 형상 접합 물질의 응력 완화 완충층으로서 기능한다.
구체적으로, 기판(104)은, 도시된 바와 같이, 리드 온리 집적 회로(Read Only Integrated Circuit, ROIC)를 제공하는 반도체 장치 웨이퍼(112), 예를 들면, 실리콘; ROIC 부품의 전기전도성 트레이스를 연결하는 금속을 갖는 장치 웨이퍼(112)의 상면 상의 층간 유전체층(ILD)(114); 및 층(114) 상에 배치되는 오버글래스층(116)을 포함한다. 장치(102)는, 예를 들면, 적외선(IR) 검출기의 어레이로서, 예를 들면, 볼로미터는 도시된 바와 같이 오버글래스(116) 상의 중심 영역(106) 내에 배치된다. 캡 웨이퍼(108)는, 임의의 IR 투명 물질이고, 도시된 바와 같이 장치(102) 상에 배치된 캐비티를 갖고, 게터 물질(미도시)을 포함할 수 있다.
한 쌍의 고리 형상 응력 완화 완충층(109DW, 109CW)의 각각은, 기재된 이유대로, 매우 연성 물질, 예를 들면, 티타늄이다. 고리 형상 응력 완화 완충층(109DW)은 상기 기재된 바와 같이 오버글래스층(116) 상에 배치된다. 2개의 밀봉 고리 구조체(110DW 및 110CW)의 각각은, 밀봉 고리 구조체(110DW)에 대해, 도 5a에 명백하게 나타낸 바와 같이, 오버글래스(116) 및 캡 웨이퍼(108) 상의 응력 완화 완충층(109) 상에 배치된 하부 기판 접착층(122), 예를 들면 티타늄; 기판 접착층(122)으로 접합 물질(118)의 확산(또는 상호작용)을 방지하기 위해서, 도시된 바와 같이, 기판 접착층(122) 상에 배치된 확산 배리어층(124), 예를 들면, Ni 또는 Pt; 및 산화물 형성을 방지하고 솔더 웨팅을 촉진하기 위해서, 도시된 바와 같이, 확산 배리어층(124) 상에 배치된 산화 차단/접합 물질 접착층(126), 예를 들면, 금(AU)을 포함한다.
한 쌍의 고리 형상 응력 완화 완충층(109CW, 109DW)의 각각은, 밀봉 고리 구조체(110CW, 110DW) 각각 및 접합 물질(118)보다 넓은 폭을 갖는 것에 유의한다. 본 실시형태에서, 고리 형상 응력 완화 완충층(109CW, 109DW)의 내부 에지 및 외부 에지(109a, 109b)는, 응력 완화 완충층(109DW) 및 밀봉 고리 구조체(110DW)에 대해 도 5a에 분명히 도시된 바와 같이, 밀봉 고리 구조체(110CW, 110DW)의 일측 상에 단차(224)를 형성하기 위해, 내부 및 외부 중 적어도 하나를 넘어서, 여기서는 밀봉 고리 구조체(110CW, 110DW)의 내부 에지 및 외부 에지(110a, 110b)를 넘어서 길이 L 정도 연장되는 것이다.
구체적으로, 본 실시형태에서, 오버글래스층(116)은, 예를 들면, 2000 Å 두께의 실리콘 옥시질화물(SiON) 층이고, 한 쌍의 고리 형상 응력 완화 완충층(109CW, 109DW)의 각각은, 예를 들면, 500 Å보다 큰 두께(예를 들면, 2500 Å 두께)를 갖는 티타늄층이다. 예를 들면, 고리 형상 응력 완화 완충층(109CW, 109DW)의 각각은 포토리소그래피 리프트 오프(lift-off) 공정을 사용하여 형성된다. 응력 완화층(109DW)의 형성을 고려하면, 응력 완화층(109CW)이 유사한 바와 같이 형성되고, 고리 형상 응력 완화 완충층(109DW)은, 예를 들면, 오버글래스층(116) 상에 미도시된 포토레지스트층을 형성함으로써 형성된다. 고리 형상 응력 완화 완충층(109DW)이 유지되는 장치의 영역의 내측 및 외측에 포토레지스트층의 영역이 유지되어, 고리 형상 응력 완화 완충층(109DW)이 형성되는, 웨이퍼 표면의 고리 형상 영역이 노출되도록 한다. 다음, 웨이퍼의 전체 표면은, 증발 또는 물리적증착(PVD) 공정 중 하나를 사용해서 티타늄을 코팅하고, 이는 티타늄 상의 일부분은 패터닝된 포토레지스트 상에 증착되고, 다른 부분은 웨이퍼의 노출된 고리 형상 부분 상에 배치되는 것에 유의한다. 이어서, 포토레지스트는, 포토레지스트 상의 티타늄의 부분을 제거하고, 웨이퍼 상에 고리 형상 응력 완화 완충층(109DW)을 남김으로써 웨이퍼를 리프트 오프한다. 상기 물질은, 포토리소그래피 공정 없이 기계적 마스크를 사용해서 제조될 수 있다. 다음, 또 다른 리프트 오프 공정은, 증발 또는 물리적 증착(PVD) 공정을 사용해서 증착된 2000 Å의 두께의 밀봉 고리 구조체(110DW), 예를 들면 티타늄을 형성하고, 이어서 증발 또는 물리적 증착(PVD) 공정을 사용해서 2500 Å의 두께를 갖는 니켈을 증착하고, 증발 또는 물리적 증착(PVD) 공정을 사용해서 2500 Å의 두께를 갖는 금을 증착하도록 사용된다. 고리 형상 응력 완화 완충층(109DW)의 폭은, 300 ㎛의 범위 내에 있고, 고리 형상 밀봉 고리 구조체(110DW)의 폭은, 예를 들면, 고리 형상 응력 완화 완충층(109DW)의 폭보다 좁고(200 ㎛), 고리 형상 응력 완화 완충층(109DW)의 내부 에지 및 외부 에지(109a, 109b)로부터 후퇴되는(set back)(도 5a) 것에 유의한다. 예를 들면, 밀봉 고리 구조체(110DW)의 내부 에지 및 외부 에지(110a, 110b)는 각각, 도 5a에 도시된 바와 같이, 단차(224)를 형성하기 위해서 고리 형상 응력 완화 완충층(109DW)의 내부 에지 및 외부 에지(109a, 109b)로부터 길이 L 정도(예를 들면 50㎛) 후퇴된다. 예를 들면, 50㎛의 넓은 단차(224)가 형성된다. 따라서, 접합 물질(118)의 파단 에지는, 예를 들면, 솔더(예를 들면, 금/주석(예를 들면, Au 80% SN 20%))는, 고리 형상 응력 완화 완충층(109DW)의 에지로부터 후퇴되고, 기판(104) 및 캡 웨이퍼(108)의 표면 위로 리프트된다. 따라서, 도 3에 기재된 높은 응력 점은, 이동되고(오버글래스층(116)으로부터 떨어져서 상승되고); 응력 완화 완충층(109DW)은 높은 응력점의 통로 내에 효과적으로 삽입되어 취성 SiON 오버글래스층(116) 내에 응력을 줄인다. 응력 완화 완충층(109DW) 은, 소정의 온도, 예를 들면, 실온(20-23℃) 또는 리드(108)가 기판(118)에 접합되는 경우 패키지(100)의 온도에서 SiON 오버글래스층(116)의 연성보다 높은 연성을 갖고, 솔더(118) 및 기판(118) 사이에 삽입된, 응력 완화 완충층(109DW)의 열팽창계수(CTE)는, 솔더의 CTE와 오버글래스층(116)의 CTE 사이의 값을 갖는 것에 유의한다. SiON 오버글래스층(116)에 비해 높은 연성을 갖는 응력 완화 완충층(109DW)은, 작은 국부 변형의 수준을 가능하게 되어 취성 SiON 오버글래스층(116)의 응력을 더 감소한다.
따라서, 높은 응력점(SP)는, 취성 SiON 층(116)으로부터, 많은 연성 응력 완화 완충층(109DW)으로 이동된다. 응력 완화 완충층(109DW)의 파단 단부에 관련된 응력점은, 응력 완화 완충층(109DW)의 상대적인 두께(예를 들면, 2500 Å)에 의해서 그 연성이 증가하는 것과 함께, 하부 기판(104)의 CTE와 유사한 CTE를 갖는 응력 완화 완충층(109DW)으로 인해, 무의미한 점까지 감소한다. 또한, 작은 단차(224)(도 5a)는, 공기 노출 후 티타늄 산화물로 표면처리되기 때문에, 다소 솔더를 피하고 따라서 조인트로부터 용융된 솔더(118)의 확산에 저항하는 솔더 댐으로서 작용한다. 즉, 109CW 및 109DW의 표면에서는, 티타늄이 티타늄 산화물로 빠르게 산화하고, 티타늄 산화물은 접합 물질(118)의 접착을 억제하는 물질이다.
AuSn 솔더의 열팽창계수(CTE)는 16 ppm/K이고, Ti의 CTE는 약 8.5 ppm/K이고; 실리콘의 CTE는 약 2.6 ppm/K이고, SiON의 CTE는 약 2 ppm/K인 것에 유의한다. 고리 형상 응력 완화 완충층(109DW)의 열팽창 계수(대략 8.5 ppm/K)는, 응력 완화 완충층(109DW)에 접합된 기판(즉, 오버글래스층(116))의 표면 부분의 CTE(2 ppm/K)와 밀봉 고리 구조체(110DW)의 접합 물질(118)의 CTE(16 ppm/K) 사이(대략 중간)인 것에 유의한다.
따라서, AuSn 솔더(118)와 Si 사이의 CTE 차이는 매우 큰 것(팩터 6)에 유의한다. 2개의 주요 물질은 응력 문제를 일으키는 것이다. 솔더가 용융된 상태로부터 냉각함에 따라, 솔더가 부착된 실리콘보다 많이(팩터 > 6 정도) 수축하는 것을 희망한다. 응력 완화 완충층(109DW)의 열팽창 계수(CTE)는 바람직하게 오버글래스층(116)의 CTE와 솔더 또는 접합 물질(118)의 CTE 사이의 중간에 있고, 연성 응력 완화 완충층(109DW)는 SiON 및 실리콘과 같은 취성 물질의 경우에서와 같이 파쇄되지 않고 높은 응력의 영역에서 국부적으로 생성될 수 있는 것에 유의한다. 응력 완화 완충층(109CW)는 실리콘 캡 웨이퍼(108)의 연성보다 높은 연성을 갖고, 솔더(118)와 실리콘 캡 웨이퍼(108) 사이에 삽입된 응력 완화 완충층(109CW)의 열팽창계수(CTE)을 갖는 것에 유의한다.
도 6을 참조하면, 본 개시내용의 또 다른 실시형태에 따른 기밀 밀봉된 패키지(100')가 도시된다. 밀봉 고리 구조체(110DW)'는 티타늄 기판 접착/확산 배리어층(122')을 갖는다(도 6a)(효과적으로, 층(122')은 확산 배리어층(122) 및 응력 완화층(109DW)으로 이루어진다). 따라서, 기판 접착층(122) 및 응력 완화층(109DW) 둘 다 기능하기 위해서 기판 접착/확산 배리어층(122')은 효과적으로 대략 400 Å 두께 층으로 두껍게 된 티타늄이다. 예를 들면, 솔더 마스크(150), 예를 들면, 티타늄 또는 티타늄 질화물은, 접합 물질 접착층(126)의 하부 부분을 노출하기 위해서 리프트 오프 리소그래피 또는 포토리소그래피 에칭 처리를 사용해서 형성된 윈도우를 갖는다. 티타늄이 솔더 마스크(150)에 사용된 경우, 티타늄이 티타늄 산화물로 빠르게 산화하고, 티타늄 산화물은 접합 물질(118)의 접착을 억제하는 물질인 것에 유의한다. 마찬가지로, 티타늄 질화물은 접합 물질의 접착을 억제하는 물질이다.
접합 물질(118), 예를 들면, 솔더는, 윈도우를 접합 물질 접착층(126)의 노출된 부분 상에 배치한다. 밀봉 물질(118)은 금속 고리(107DW)' 보다 좁고, 이는, 금속 고리(107DW)'의 에지로부터 접합 물질(118)의 에지를 후퇴하기 위해서 도시된 바와 같이 밀봉 고리 구조체(110DW)' 및 솔더 마스크(150)를 포함하는 것에 유의한다. 이는 이러한 후퇴에 의해 도 5 및 5a에 대해서 상기 기재된 단차(224)에 상당하는 솔더 댐을 형성하는 것에 유의한다. 유사한 구조체가, 이러한 예에서 캡 웨이퍼(108) 상에 금속 고리에 사용되는 것이 이해되어야 한다.
본 개시내용에 따른 구조체는, 기판; 기판의 표면 영역 주위에 기판의 표면 부분 상에 배치된 금속 고리; 상기 금속 고리 상에 배치되고, 내부 에지 및 외부 에지를 갖는 접합 물질;을 포함하고, 상기 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는 것이 인지되어야 한다. 다음 특성 중 하나 이상은, 별개로 또는 또 다른 특성과 함께 포함할 수 있고, 이는, 상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고, 상기 제1층은, 소정의 온도에서 상기 표면 부분의 연성보다 높은 연성을 갖고, 상기 접합 물질의 폭보다 큰 폭을 갖고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 응력 완화 완충층의 열팽창 계수는, 상기 기판의 표면 부분의 팽창계수보다 크고 상기 접합 물질의 팽창 계수보다 작고; 상기 금속 고리의 상면의 영역은, 상기 상면에 대한 상기 접합 물질의 접착을 억제하는 물질을 포함하고, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 구조체는 상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 상기 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분 상으로 전달되고; 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 구조체는 리드; 및 상기 기판에 배치된 장치를 포함하고, 상기 접합 물질은 상기 기판을 상기 리드에 접합하고; 상기 응력 완화 완충층의 열팽창 계수는, 상기 기판의 표면 부분의 열팽창 계수보다 크고, 상기 접합 물질의 열팽창 계수보다 작고; 상기 구조체는 상기 상면 상에 접합 물질 마스킹층을 포함하고; 상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 상기 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분으로 전달되고; 상기 응력 완화 완충층은 상기 기판의 표면 부분 상에서 직접 접촉해서 배치되고; 금속 고리의 제1층은 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고; 금속 고리의 제1금속은 티타늄이고; 금속 고리의 제1금속은 구리 또는 알루미늄이고; 기판의 상면은 실리콘 옥시질화물이고;기판은 실리콘을 포함하고; 금속 고리의 제1층은 500 Å보다 큰 두께를 갖는 티타늄이다.
본 개시내용에 따른 구조체는, 또한 기판;응력 완화 완충층;상기 응력 완화 완충층 위에 상기 기판의 표면 영역 주위에 배치되는 밀봉 고리 - 상기 응력 완화 완충층은 소정의 온도에서 상기 기판의 표면 부분의 연성보다 높은 연성을 갖는 것임 -; 상기 밀봉 고리 상에 배치되고 내부 에지 및 외부 에지를 갖는 접합 물질; 을 포함하고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는 것이 인지되어야 한다. 또한, 상기 고리 형상 응력 완화층의 열팽창 계수(CTE)는, 상기 기판의 표면 부분의 CTE와 상기 밀봉 고리 상의 접합 물질의 CTE 사이에 있다.
또한, 본 개시내용에 따른 구조체는, 기판;상기 기판에 배치된 장치;상기 장치 주위에 상기 기판 상에 배치된 밀봉 고리; 상기 밀봉 고리 상에 배치된 접합 물질; 상기 접합 물질과 상기 기판 사이에 배치된 층 - 상기 층은 상기 접합 물질의 내부 에지와 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는 것임 -; 리드;를 포함하고, 상기 접합 물질은 상기 기판을 상기 리드에 접합하는 것이 인지되어야 한다. 또한, 상기 층의 열팽창 계수(CTE)는 상기 기판의 표면 부분의 CTE와 상기 밀봉 고리 상의 접합 물질의 CTE의 사이에 있을 수 있다.
또한 본 개시내용에 따른 패캐지는, 기판; 상기 패키지의 표면 상의 장치;상기 장치 주위의 상기 기판의 표면 부분 상에 배치된 금속 고리; 리드; 상기 금속 고리의 반대의 단부 상에 배치된 접합 물질;을 포함하고, 상기 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 접합 물질은 상기 리드를 상기 기판에 접합하는 것이 인지되어야 한다. 다음 특성 중 하나 이상은 개별적으로 또는 또 다른 특성과 조합해서 포함할 수 있고, 이는 상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고, 상기 제1층은 소정의 온도에서 상기 표면 부분의 연성보다 높은 연성을 갖고 상기 접합 물질의 폭보다 큰 폭을 갖고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 응력 완화 완충층의 열팽창 계수는 상기 기판의 표면 부분의 팽창 계수보다 크고, 상기 접합 물질의 팽창 계수보다 작고; 상기 금속 고리의 상면의 영역은 상기 상면에 대한 상기 접합 물질의 접착을 억제하는 물질을 포함하고, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고; 상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분 상으로 전달된다.
본 개시내용의 많은 실시형태가 개시되어 있다. 그럼에도 불구하고, 본 개시내용의 사상 및 범위로부터 벗어나지 않고 다양한 변경이 가능할 수 있는 것이 이해될 것이다. 예를 들면, 기밀 밀봉된 패키지는, 제한 없이, 볼로미터(경우에 따라서 마이크로볼로미터(microbolometer)라고 칭함)와 같은 적외선 MEMS, 자이로스(gyros) 및 가속도계와 같은 임의의 관성의 MEMS, 패키지에 대한 접합 개별 장치, 비진공 적용(예를 들면 DLP) 또는 진공 패키징 내의 웨이퍼 접합 MEMS을 포함하는 다양한 장치에 대해 사용될 수 있다. 또한, 응력 완화 완충층(109DW) 및/또는 109CW에 기타 물질이 사용될 수 있고, 예를 들면, 구리 또는 알루미늄이다. 또한, 기판 접착층(122)에 기타 물질이 사용될 수 있고, 예를 들면, TiN이다. 이 경우, Ti 및 Ni은 제조 공정의 상이한 단계에 대한 확산 배리어로서 작용한다. 또한, 확산 배리어에 기타 물질이 사용될 수 있고, 예를 들면, Pt이다. 또한, 접합 물질에 기타 물질이 사용될 수 있고, 예를 들면, CuSn이다. 또 다른 오버글래스 물질은, 예를 들면, SiN가 사용될 수 있다. 따라서, 그 외의 실시형태는, 다음 청구항의 범위 내에 있다.

Claims (28)

  1. 구조체로서,
    기판;
    상기 기판의 표면 영역 주위에 상기 기판의 표면 부분 상에 배치된 금속 고리;
    상기 금속 고리 상에 배치되고, 내부 에지 및 외부 에지를 갖는 접합 물질;을 포함하고,
    상기 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체.
  2. 제1항에 있어서,
    상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고, 상기 제1층은, 소정의 온도에서 상기 표면 부분의 연성보다 높은 연성을 갖고, 상기 접합 물질의 폭보다 큰 폭을 갖고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체.
  3. 제2항에 있어서,
    상기 응력 완화 완충층의 열팽창 계수는, 상기 기판의 표면 부분의 팽창계수보다 크고 상기 접합 물질의 팽창 계수보다 작은, 구조체.
  4. 제1항에 있어서,
    상기 금속 고리의 상면의 영역은, 상기 상면에 대한 상기 접합 물질의 접착을 억제하는 물질을 포함하고, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체.
  5. 제1항에 있어서,
    상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 상기 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분 상으로 전달되는, 구조체.
  6. 제1항에 있어서,
    상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체.
  7. 제1항에 있어서,
    리드; 및 상기 기판에 배치된 장치를 포함하고, 상기 접합 물질은 상기 기판을 상기 리드에 접합하는, 구조체.
  8. 제2항에 있어서,
    상기 응력 완화 완충층의 열팽창 계수는, 상기 기판의 표면 부분의 열팽창 계수보다 크고, 상기 접합 물질의 열팽창 계수보다 작은, 구조체.
  9. 제1항에 있어서,
    상기 상면 상에 접합 물질 마스킹층을 포함하는, 구조체.
  10. 제1항에 있어서,
    상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 상기 마스킹층 내에 전달 되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분으로 전달되는, 구조체.
  11. 제2항에 있어서,
    상기 응력 완화 완충층은 상기 기판의 표면 부분 상에서 직접 접촉해서 배치되는, 구조체.
  12. 구조체로서,
    기판;
    응력 완화 완충층;
    상기 응력 완화 완충층 위에 상기 기판의 표면 영역 주위에 배치되는 밀봉 고리 - 상기 응력 완화 완충층은 소정의 온도에서 상기 기판의 표면 부분의 연성보다 높은 연성을 갖는 것임 -;
    상기 밀봉 고리 상에 배치되고 내부 에지 및 외부 에지를 갖는 접합 물질; 을 포함하고,
    상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 구조체.
  13. 제12항에 있어서,
    상기 고리 형상 응력 완화층의 열팽창 계수(CTE)는, 상기 기판의 표면 부분의 CTE와 상기 밀봉 고리 상의 접합 물질의 CTE 사이에 있는, 구조체.
  14. 패키지로서,
    기판;
    상기 기판에 배치된 장치;
    상기 장치 주위에 상기 기판 상에 배치된 밀봉 고리;
    상기 밀봉 고리 상에 배치된 접합 물질;
    상기 접합 물질과 상기 기판 사이에 배치된 층; - 상기 층은 상기 접합 물질의 내부 에지와 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는 것임 -;
    리드;를 포함하고,
    상기 접합 물질은 상기 기판을 상기 리드에 접합하는, 패키지.
  15. 제14항에 있어서,
    상기 층의 열팽창 계수(CTE)는 상기 기판의 표면 부분의 CTE와 상기 밀봉 고리 상의 접합 물질의 CTE의 사이에 있는, 패키지.
  16. 패키지로서,
    기판;
    상기 패키지의 표면 상의 장치;
    상기 장치 주위의 상기 기판의 표면 부분 상에 배치된 금속 고리;
    리드;
    상기 금속 고리의 반대의 단부 상에 배치된 접합 물질;을 포함하고,
    상기 금속 고리는 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되고;
    상기 접합 물질은 상기 리드를 상기 기판에 접합하는, 패키지.
  17. 제16항에 있어서,
    상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하고, 상기 제1층은 소정의 온도에서 상기 표면 부분의 연성보다 높은 연성을 갖고 상기 접합 물질의 폭보다 큰 폭을 갖고, 상기 응력 완화 완충층은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 패키지.
  18. 제17항에 있어서,
    상기 응력 완화 완충층의 열팽창 계수는 상기 기판의 표면 부분의 팽창 계수보다 크고, 상기 접합 물질의 팽창 계수보다 작은, 패키지.
  19. 제16항에 있어서,
    상기 금속 고리의 상면의 영역은 상기 상면에 대한 상기 접합 물질의 접착을 억제하는 물질을 포함하고, 상기 금속 고리의 부분은 상기 접합 물질의 내부 에지 및 외부 에지 중 적어도 하나를 넘어서 측면으로 연장되는, 패키지.
  20. 제16항에 있어서,
    상기 금속 고리의 상면에 접합 물질 마스킹층을 포함하고, 상기 접합 물질은 윈도우를 통해 상기 금속층의 상면의 일부분을 노출하는 마스킹층 내에 전달되고, 상기 윈도우를 통해 상기 접합 물질의 일부분이 상기 금속층의 상면의 노출된 부분 상으로 전달되는, 패키지.
  21. 제1항에 있어서,
    상기 금속 고리의 제1층은 상기 기판의 표면 부분 상에 배치된 응력 완화 완충층을 포함하는, 구조체.
  22. 제21항에 있어서,
    상기 금속 고리의 제1금속은 티타늄인, 구조체.
  23. 제21항에 있어서,
    상기 금속 고리의 제1 금속은 구리 또는 알루미늄인, 구조체.
  24. 제22항에 있어서,
    상기 기판의 상면은 실리콘 옥시질화물인, 구조체.
  25. 제22항에 있어서,
    상기 기판은 실리콘을 포함하는, 구조체.
  26. 제23항에 있어서,
    상기 기판의 상면은 실리콘 옥시질화물인, 구조체.
  27. 제23항에 있어서,
    상기 기판은 실리콘을 포함하는, 구조체.
  28. 제1항에 있어서,
    상기 금속 고리의 제1층은 두께가 500 Å을 초과하는 티타늄인, 구조체.
KR1020167032332A 2014-08-11 2014-08-11 응력 감소층을 갖는 기밀 밀봉된 패키지 KR101931010B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/050589 WO2016024946A1 (en) 2014-08-11 2014-08-11 Hermetically sealed package having stress reducing layer

Publications (2)

Publication Number Publication Date
KR20160146879A true KR20160146879A (ko) 2016-12-21
KR101931010B1 KR101931010B1 (ko) 2018-12-19

Family

ID=51398909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167032332A KR101931010B1 (ko) 2014-08-11 2014-08-11 응력 감소층을 갖는 기밀 밀봉된 패키지

Country Status (7)

Country Link
EP (1) EP3180288A1 (ko)
JP (1) JP6487032B2 (ko)
KR (1) KR101931010B1 (ko)
CN (1) CN106414309B (ko)
CA (1) CA2946526C (ko)
IL (2) IL248686B (ko)
WO (1) WO2016024946A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190098409A (ko) * 2018-02-14 2019-08-22 주식회사 오킨스전자 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법
KR20190102189A (ko) * 2016-12-30 2019-09-03 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 전자기 방사선 및 특히 적외 방사선의 검출기, 및 이 검출기를 제조하는 방법
KR20200136215A (ko) * 2019-05-27 2020-12-07 주식회사 아이디피 솔더볼을 이용한 캡 웨이퍼의 웨이퍼레벨 패키징 방법 및 캡 웨이퍼

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122318A1 (de) 2016-11-21 2018-05-24 Infineon Technologies Ag Anschlussstruktur eines Leistungshalbleiterbauelements
DE102017118899B4 (de) 2016-12-15 2020-06-18 Taiwan Semiconductor Manufacturing Co. Ltd. Dichtungsringstrukturen und Verfahren zu ihrer Herstellung
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10163974B2 (en) 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10438980B2 (en) 2017-05-31 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with a high absorption layer
US10559563B2 (en) 2017-06-26 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing monolithic three-dimensional (3D) integrated circuits
US10304782B2 (en) * 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
US11127693B2 (en) 2017-08-25 2021-09-21 Infineon Technologies Ag Barrier for power metallization in semiconductor devices
JP7283476B2 (ja) * 2018-07-10 2023-05-30 日本電気硝子株式会社 パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
US10734320B2 (en) 2018-07-30 2020-08-04 Infineon Technologies Austria Ag Power metallization structure for semiconductor devices
US11031321B2 (en) 2019-03-15 2021-06-08 Infineon Technologies Ag Semiconductor device having a die pad with a dam-like configuration
CN110265521B (zh) * 2019-04-29 2020-10-27 华灿光电(苏州)有限公司 倒装发光二极管芯片及其制作方法
CN114270497A (zh) * 2019-08-20 2022-04-01 三菱电机株式会社 半导体封装
CN110577186A (zh) * 2019-09-12 2019-12-17 南通大学 一种mems红外探测器三维封装结构及其制作方法
CN111446212A (zh) * 2020-04-16 2020-07-24 中国电子科技集团公司第四十三研究所 一种陶瓷一体化封装外壳及其制作工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69009958T2 (de) * 1989-12-19 1994-09-22 Fujitsu Ltd Adhäsionsstruktur für Halbleiterbauelement und Verfahren zu ihrer Herstellung.
JP2788672B2 (ja) * 1989-12-19 1998-08-20 富士通株式会社 半導体装置
JPH06140527A (ja) * 1992-10-28 1994-05-20 Sumitomo Electric Ind Ltd 半導体用封止装置部品
US5701008A (en) 1996-11-29 1997-12-23 He Holdings, Inc. Integrated infrared microlens and gas molecule getter grating in a vacuum package
JPH11307688A (ja) * 1998-04-17 1999-11-05 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6342407B1 (en) * 2000-12-07 2002-01-29 International Business Machines Corporation Low stress hermetic seal
EP1571704A1 (en) * 2004-03-04 2005-09-07 Interuniversitair Microelektronica Centrum Vzw Method for depositing a solder material on a substrate in the form of a predetermined pattern
JP2009200093A (ja) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd 中空型の電子部品
JPWO2010021267A1 (ja) * 2008-08-21 2012-01-26 株式会社村田製作所 電子部品装置およびその製造方法
US7948178B2 (en) * 2009-03-04 2011-05-24 Global Oled Technology Llc Hermetic seal
US8809784B2 (en) * 2010-10-21 2014-08-19 Raytheon Company Incident radiation detector packaging
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102189A (ko) * 2016-12-30 2019-09-03 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 전자기 방사선 및 특히 적외 방사선의 검출기, 및 이 검출기를 제조하는 방법
KR20190098409A (ko) * 2018-02-14 2019-08-22 주식회사 오킨스전자 접합 특성이 향상된 필터 칩 패키지와 웨이퍼 레벨 패키지 및 그 제조 방법
KR20200136215A (ko) * 2019-05-27 2020-12-07 주식회사 아이디피 솔더볼을 이용한 캡 웨이퍼의 웨이퍼레벨 패키징 방법 및 캡 웨이퍼

Also Published As

Publication number Publication date
CA2946526C (en) 2021-03-23
IL248686B (en) 2020-09-30
JP6487032B2 (ja) 2019-03-20
WO2016024946A1 (en) 2016-02-18
IL276281B (en) 2021-05-31
JP2017527113A (ja) 2017-09-14
CA2946526A1 (en) 2016-02-18
IL276281A (en) 2020-09-30
CN106414309A (zh) 2017-02-15
KR101931010B1 (ko) 2018-12-19
IL248686A0 (en) 2017-01-31
CN106414309B (zh) 2020-02-28
EP3180288A1 (en) 2017-06-21

Similar Documents

Publication Publication Date Title
KR101931010B1 (ko) 응력 감소층을 갖는 기밀 밀봉된 패키지
US10262913B2 (en) Wafer level package solder barrier used as vacuum getter
US9708181B2 (en) Hermetically sealed package having stress reducing layer
KR102401863B1 (ko) 기밀하게 밀봉된 진공 하우징 및 게터를 포함하는 장치의 제조 방법
US20160097681A1 (en) Microbolometer supported by glass substrate
KR20020095114A (ko) 전자 디바이스 및 그 제조방법
US20140306312A1 (en) MEMS Sensor Packaging and Method Thereof
US20140267756A1 (en) Microbolometer supported by glass substrate
CN111044158B (zh) 制造检测具有改进的封装结构的电磁辐射的装置的方法
US8785247B2 (en) Chip package and method for forming the same
JP2012033718A (ja) 半導体装置及びその製造方法
JP5921192B2 (ja) 気体の充填された鏡を備えたオプトエレクトロニクス半導体チップおよびその製造方法
JP6891203B2 (ja) 応力低減レイヤを有する密封されたパッケージ
JP6891202B2 (ja) 応力低減レイヤを有する密封されたパッケージ
TWI482242B (zh) 晶片封裝體及其製造方法
WO2007059193A2 (en) Low profile image sensor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant