Nothing Special   »   [go: up one dir, main page]

CN114270497A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN114270497A
CN114270497A CN201980099340.5A CN201980099340A CN114270497A CN 114270497 A CN114270497 A CN 114270497A CN 201980099340 A CN201980099340 A CN 201980099340A CN 114270497 A CN114270497 A CN 114270497A
Authority
CN
China
Prior art keywords
metal layer
semiconductor substrate
wiring
seal
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980099340.5A
Other languages
English (en)
Inventor
前川伦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114270497A publication Critical patent/CN114270497A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在半导体基板(1)的主表面形成有器件(2)。钝化膜(5)覆盖主表面。金属图案(6)以包围器件(2)的方式形成于钝化膜(5)之上。在俯视观察时具有角部(10)的密封金属层(7)形成于金属图案(6)之上。盖(8)经由密封金属层(7)接合于金属图案(6)，而对器件(2)进行真空密封。比金属图案(6)柔软且未与器件(2)电连接的虚设布线(11)至少形成于密封金属层(7)的角部的外侧部分与半导体基板(1)之间。

Description

半导体封装
技术领域
本发明涉及半导体封装。
背景技术
提出了在半导体基板经由密封金属层而接合盖来对形成于半导体基板的器件进行真空密封的半导体封装(例如，参照专利文献1)。
专利文献1：日本特开2010-261806号公报
半导体基板的材料是Si等，线膨胀系数或杨氏模量等物性值与密封金属层的材料存在差异。因此，存在因产生应力而导致半导体基板断裂而使耐热循环性降低的问题。
发明内容
本发明是为了解决上述那样的课题而完成的，其目的在于得到能够提高耐热循环性的半导体封装。
本发明所涉及的半导体封装的特征在于，具备：半导体基板；器件，形成于上述半导体基板的主表面；钝化膜，覆盖上述主表面；金属图案，以包围上述器件的方式形成于上述钝化膜之上；密封金属层，形成于上述金属图案之上，在俯视观察时具有角部；盖，经由上述密封金属层接合于上述金属图案，而对上述器件进行真空密封；以及虚设布线，至少形成于上述密封金属层的上述角部的外侧部分与上述半导体基板之间，比上述金属图案柔软，且未与上述器件电连接。
在本发明中，至少在密封金属层的角部的外侧部分与半导体基板之间形成柔软的虚设布线。由于通过该虚设布线能够抑制从密封金属层向半导体基板的应力传递，所以能够防止半导体基板的断裂而提高耐热循环性。
附图说明
图1是表示实施方式1所涉及的半导体封装的俯视图。
图2是沿着图1的I-II剖切的剖视图。
图3是沿着图1的III-IV剖切的剖视图。
图4是表示实施方式2所涉及的半导体封装的剖视图。
图5是表示实施方式3所涉及的半导体封装的俯视图。
图6是沿着图5的V-VI剖切的剖视图。
图7是表示实施方式4所涉及的半导体封装的剖视图。
图8是表示实施方式5所涉及的半导体封装的俯视图。
图9是将图8的布线所横切的密封金属层的外周部放大而得到的剖视图。
图10是表示用于应力的模拟的长方形模型的图。
图11是表示W/H比与应力矢量角的关系的图。
图12是将图11的局部放大而得到的图。
图13是表示W/H比与应力比的关系的图。
图14是将图13的局部放大而得到的图。
图15是表示实施方式6所涉及的半导体封装的俯视图。
图16是表示实施方式7所涉及的半导体封装的俯视图。
图17是将图16的区域A放大而得到的立体图。
图18是表示实施方式8所涉及的半导体封装的俯视图。
图19是沿着图18的VII-VIII剖切的剖视图。
具体实施方式
参照附图，对实施方式所涉及的半导体封装进行说明。存在对相同或对应的结构要素标注相同的附图标记，省略重复说明的情况。
实施方式1
图1是表示实施方式1所涉及的半导体封装的俯视图。图2是沿着图1的I-II剖切的剖视图。图3是沿着图1的III-IV剖切的剖视图。在例如由Si构成的半导体基板1的主表面形成有器件2、布线3以及焊盘4。器件2例如包括拍摄元件等传感器、电路等。焊盘4经由布线3而与器件2连接。以覆盖器件2、布线3、焊盘4的方式在半导体基板1之上形成有SiN等钝化膜5。在焊盘4之上在钝化膜5形成开口而露出焊盘4的上表面中央部。也可以在器件2上的钝化膜5进行局部性的或整体性的加工。例如，在器件2包括拍摄元件的情况下，可以通过进行局部性的加工而实现内透镜化，也可以进行用于提高透射率的薄膜化。
金属图案6在俯视时以包围器件2的方式形成于钝化膜5之上。密封金属层7形成于金属图案6之上。在盖8的下表面在与半导体基板1侧的金属图案6对应的位置形成有金属图案9。盖8的金属图案9经由密封金属层7接合于半导体基板1侧的金属图案6，而对器件2进行真空密封。例如，在金属图案6之上重叠密封金属层7和盖8的金属图案9，放入真空加热装置形成真空状态，将密封金属层7加热熔融而进行接合。
由半导体基板1、盖8以及密封金属层7围起的中空部保持真空状态。但是，若减小密封金属层7的横向宽度，则不能耐受由于在密封金属层7产生的缝隙、内压与外压之差产生的应力的影响而产生真空破坏的可能性变高。因此，需要将密封金属层7的横向宽度保持为一定以上。焊盘4形成于中空部的外侧，并与布线基板等(未图示)电连接。此外，为了维持内部的真空，也可以在中空部设置气体吸附剂(吸气剂)等。另外，为了提高红外线的透射率，也可以在盖8设置防反射膜(AR)。另外，也可以在盖8进行蚀刻处理来确保大的真空保持体积，从而减小由从半导体基板1表面的气体释放导致的真空度恶化的影响。另外，在器件2包括拍摄元件的情况下，通过在盖8设置检测波长以下的凹凸构造，而在外观上阶段性地调制大气、盖8以及真空部的折射率，结果能够提高透射率。
金属图案6、9例如是Ti、Cu、Ni、Au、Pd按任意顺序堆积而成的层叠体，通过溅射法或镀敷法而形成。材料或形成方法并不局限于此而能够适当选择。密封金属层7例如由SnAgCu或AuSn等钎料构成。密封金属层7的材料并不局限于此，能够适当选定适合与金属图案6、9接合的材料。
金属图案6、9以及密封金属层7在从相对于半导体基板1的主表面垂直的方向观察的俯视观察时呈四方形框状。因此，密封金属层7在俯视观察时具有四个角部10。在密封金属层7的角部10的外侧部分与半导体基板1之间形成有未与器件2电连接的虚设布线11。布线3及虚设布线11例如由AlSi、AlSiCu等构成，弹性率比金属图案6、9低，即比金属图案6、9柔软。
由于半导体基板1的材料与密封金属层7的材料的线膨胀系数或杨氏模量等物性值的差异而产生应力。该应力尤其集中于密封金属层7的角部10的外侧部分。只要不将密封金属层7的形状形成为完全的圆形，就不能够消除该应力的集中。例如即使将密封金属层7的四方形框形状的角去掉或者施加倒圆，也不能够完全地消除应力的集中。因此，在本实施方式中，至少在密封金属层7的角部10的外侧部分与半导体基板1之间形成柔软的虚设布线11。由于通过该虚设布线11能够抑制从密封金属层7向半导体基板1的应力传递，所以能够防止半导体基板1的断裂而提高耐热循环性。这里，作为金属图案6、9通过厚厚地堆积Al等柔软的金属来抑制应力传递在原理上是可能的。但是，该情况下因产生的金属图案6、9的层间应力差大，而产生层间剥离或层间断裂等其他模式不良的可能性变高，因此不现实。
另外，布线3绕开密封金属层7的角部10而与焊盘4和器件2连接。通过这样以避开应力集中的密封金属层7的角部10的方式配置布线3，能够防止由布线3的断线导致的不良。
另外，在盖8的材料是与半导体基板1相同的Si的情况下，由于在盖8与半导体基板1之间不存在线膨胀系数等物性值之差，所以仅考虑由与密封金属层7之间的物性值之差导致的应力即可。但是，盖8的材料并不局限于Si，也可以是玻璃、Ge等。这样在半导体基板1的材料与盖8的材料不同的情况下，由于因两者的物性值之差而应力增加，所以由虚设布线11进行的应力传递抑制变得特别有效。
实施方式2
图4是表示实施方式2所涉及的半导体封装的剖视图。在本实施方式中，虚设布线11在半导体基板1之上与布线3同层地形成，两者的厚度和材料相同。在该情况下，由于能够同时形成虚设布线11和布线3，所以不需要为了虚设布线11的形成而追加制造工序。另外，钝化膜5的厚度一般设定为0.5μm～几μm，与密封金属层7的厚度相比非常薄。因此，即使通过本实施方式的结构，也能够得到实施方式1的应力传递抑制效果。其他结构及效果与实施方式1相同。
实施方式3
图5是表示实施方式3所涉及的半导体封装的俯视图。图6是沿着图5的V-VI剖切的剖视图。应力不仅在密封金属层7的角部10的外侧部分变大，在内侧部分也变大。因此，在本实施方式中，在密封金属层7的角部10的内侧部分与半导体基板1之间也形成虚设布线11。由于通过该虚设布线11能够进一步抑制从密封金属层7向半导体基板1的应力传递，所以能够进一步提高耐热循环性。其他结构及效果与实施方式1相同。
实施方式4
图7是表示实施方式4所涉及的半导体封装的剖视图。若由于应力而盖8断裂，则封装内的真空度劣化。因此，在本实施方式中，在密封金属层7的角部10的外侧部分与盖8之间也形成虚设布线11。由于通过该虚设布线11能够抑制从密封金属层7向盖8的应力传递，所以能够强化盖8的耐应力性，确保真空度的可靠性。其他结构及效果与实施方式1相同。此外，也可以在密封金属层7的角部10的内侧部分与盖8之间形成虚设布线11。
实施方式5
图8是表示实施方式5所涉及的半导体封装的俯视图。与实施方式1等相同地，在密封金属层7与半导体基板1之间形成有虚设布线11。但是，在本实施方式中，虚设布线11不仅设置在密封金属层7的角部10，还沿着外周部及内周部设置。在俯视观察时呈四方形框状的密封金属层7的一边有未设置有虚设布线11的部位。在该部位，布线3横切密封金属层7而将封装内的器件2和外部的焊盘4连接。
图9是将图8的布线所横切的密封金属层的外周部放大而得到的剖视图。在密封金属层7的外周部及内周部有不存在布线3及虚设布线11的区域12。在该区域12，产生由半导体基板1与密封金属层7的物性值的差异导致的应力。另一方面，布线3或虚设布线11的上方成为缓和应力的应力缓和区域13。
在将密封金属层7宏观地视为一个部件的情况下，在密封金属层7产生的应力P是在密封金属层7的厚度方向上施加的应力Ph和在宽度方向上施加的应力Pw的矢量和。若将不存在布线3及虚设布线11的区域12的宽度设为W，将密封金属层7的厚度设为H，则应力Ph与H3×W成正比，应力Pw与W3×H成正比。因此，通过减小区域12的宽度W能够降低应力。
另外，半导体基板1是晶面方位(100)、(110)或(111)的Si晶圆。该情况下，半导体基板1具有在与相对于主表面垂直的方向成45°方向上具有解理面的结晶构造。因此，半导体基板1容易在与垂直方向成45°方向上断裂。因此，若使应力矢量从45°方向偏移则能够减少断裂。此外，虽然垂直方向的应力产生面剥离，但由于基板的耐剥离性一般大于耐断裂性，所以垂直方向的应力几乎不会成为问题。
这里，定量地示出应力缓和区域13的效果。图10是表示用于应力的模拟的长方形模型的图。左图示出没有作为应力缓和层的布线3的情况，右图示出有布线3的情况。区域的宽度为150μm，密封金属层7的厚度为90μm，布线3的厚度为0.8μm。由于布线3追随密封金属层7的应力而变形从而缓和密封金属层7内的变形量，所以可以降低横方向的应力。
在以下的表中示出模拟结果。CASE1示出没有布线3的情况。CASE2示出在整个宽度方向上有布线3的情况。CASE3示出在150μm宽度中的20μm的范围内有布线3的情况。
钝化膜的上表面处的应力 基板的上表面处的应力
CASE1 1143MPa 1143MPa
CASE2 886MPa 405MPa
CASE3 1125MPa 381MPa
可知在存在布线3的CASE2中，与不存在布线3的CASE1相比，在布线3的上下缓和了应力。在CASE3中，由于布线3的上下的应力差大，所以存在由变形导致断线的可能性。
在不存在布线3的CASE1中，厚度方向的应力Ph1为360Mpa，宽度方向的应力Pw1为1050Mpa左右。由于布线3的厚度与宽度相比非常小，所以即使在存在布线3的CASE2中，厚度方向的应力Ph2也为360Mpa左右，与CASEl几乎没变化。另一方面，宽度方向的应力Pw2大幅降低为185MPa。因此，在防止半导体基板1的断裂上，不需要考虑存在布线3或虚设布线11的应力缓和区域13，只要控制不存在布线3及虚设布线11的区域12的W/H比即可。
图11是表示W/H比与应力矢量角的关系的图。图12是将图11的局部放大而得到的图。应力矢量角表示应力矢量相对于半导体基板1的主表面的角度。可知通过W/H≤0.6能够将应力矢量角设定为70°以上。即、能够将应力矢量从容易断裂的45°方向偏移。此外，在本实施方式中，采用了使用晶面方位(100)、(110)或(111)的Si晶圆的例子，但也可以采用SiC晶圆或GaN晶圆等晶面方位不同即解理面不是45°的基板。即使该情况下，通过将应力矢量角从解理面角度偏移，也能够得到相同的效果。即使在采用这些基板的情况下，如上所述，基板的耐剥离性也大于耐断裂性，所以垂直方向的应力几乎不成为问题。因此，为了提高耐裂性，优选将矢量角保持为70°以上。
图13是表示W/H比与应力比的关系的图。图14是将图13的局部放大而得到的图。应力比是将W/H比为1的情况作为基准进行标准化而得的应力的大小。可知通过使W/H≤0.6，能够将应力降低到下限值附近。
基于上述的结果，在本实施方式中，将在密封金属层7的外周部及内周部不存在布线3及虚设布线11的区域12的宽度W设为密封金属层7的厚度H的0.6倍以下(W/H≤0.6)。由此，能够减少半导体基板1的断裂。在存在多个区域12的情况下，优选其全部满足W/H≤0.6。但是，也可以仅对应力特别集中的点，以满足上述关系式的方式设置虚设布线11。
实际上，密封金属层7的厚度H设定为40～100μm程度。用蒸镀、溅射或滴涂等方法来堆积厚度在上述以上的的密封金属层7是非常困难的，成本变大。因此，需要将区域12的宽度W设定为25～60μm。
实施方式6
图15是表示实施方式6所涉及的半导体封装的俯视图。在密封金属层7的外周部及内周部，布线3沿着密封金属层7的外周或内周延伸。因此，在沿着密封金属层7的外周或内周测定宽度的情况下，密封金属层7的外周部及内周部处的布线3的宽度大于密封金属层7的中央部处的布线3的宽度。
通过这样扩大应力集中的密封金属层7的外周部及内周部处的布线3的宽度，能够防止横切密封金属层7的布线3的断线。但是，一般已知在过粗地配置布线3的情况下，由于与半导体基板1或钝化膜5之间的应力差，而产生滑动破坏这样的损害布线可靠性的不良。因此，一般布线3的宽度设为100μm以下。通过实施本实施方式所涉及的对策，能够减小密封金属层7的中央部处的布线3的宽度。由此，能够抑制由于布线3与钝化膜5的应力关系而产生的滑动破坏。
实施方式7
图16是表示实施方式7所涉及的半导体封装的俯视图。图17是将图16的区域A放大而得到的立体图。不存在多个布线3的区域12的宽度具有沿着密封金属层7的外周或内周的第一宽度W1、和与密封金属层7的外周或内周垂直的方向的第二宽度W2。第一宽度W1和第二宽度W2两者为密封金属层7的厚度H的0.6倍以下(W1、W2≤0.6×H)。由此，相比仅第一宽度W1为密封金属层7的厚度H的0.6倍以下的情况，能够缓和应力。
实施方式8
图18是表示实施方式8所涉及的半导体封装的俯视图。布线3和虚设布线11在密封金属层7的外周部沿着密封金属层7的外周相互平行地排列。图19是沿着图18的VII-VIII剖切的剖视图。图中的箭头表示拉伸应力矢量。通过平行地排列的布线3和虚设布线11的阶梯差构造而分散应力矢量，缓和应力。因此，能够防止半导体基板1的断裂而提高耐热循环性。另外，由于能够提高密封金属层7热熔融时的润湿性，所以能够抑制中空部与外部之间产生泄漏。另外，能够防止密封金属层7在热熔融时溢出。
另外，通过将布线3和虚设布线11的宽度设为100μm以下，能够抑制由于布线3或虚设布线11与钝化膜5的应力关系而产生的滑动破坏。其他结构及效果与实施方式5相同。
附图标记说明
1…半导体基板；2…器件；3…布线；5…钝化膜；6…金属图案；7…密封金属层；8…盖；10…角部；11…虚设布线；12…区域。

Claims (12)

1.一种半导体封装，其特征在于，
具备：
半导体基板；
器件，形成于所述半导体基板的主表面；
钝化膜，覆盖所述主表面；
金属图案，以包围所述器件的方式形成于所述钝化膜之上；
密封金属层，形成于所述金属图案之上，在俯视观察时具有角部；
盖，经由所述密封金属层接合于所述金属图案，而对所述器件进行真空密封；以及
虚设布线，至少形成于所述密封金属层的所述角部的外侧部分与所述半导体基板之间，比所述金属图案柔软，且未与所述器件电连接。
2.根据权利要求1所述的半导体封装，其特征在于，
还具备布线，该布线形成于所述半导体基板的所述主表面，并与所述器件电连接，
所述布线以避开所述密封金属层的所述角部的方式配置。
3.根据权利要求1或2所述的半导体封装，其特征在于，
所述半导体基板的材料和所述盖的材料不同。
4.根据权利要求2所述的半导体封装，其特征在于，
所述虚设布线与所述布线形成为同层。
5.根据权利要求1～4中的任一项所述的半导体封装，其特征在于，
所述虚设布线形成于所述密封金属层的所述角部的内侧部分与所述半导体基板之间。
6.根据权利要求1～5中的任一项所述的半导体封装，其特征在于，
所述虚设布线形成于所述密封金属层的所述角部的所述外侧部分与所述盖之间。
7.一种半导体封装，其特征在于，
具备：
半导体基板；
器件，形成于所述半导体基板的主表面；
多个布线，形成于所述半导体基板的所述主表面；
钝化膜，覆盖所述主表面及所述多个布线；
金属图案，以包围所述器件的方式形成于所述钝化膜之上；
密封金属层，配置于所述金属图案之上；以及
盖，经由所述密封金属层接合于所述金属图案，而对所述器件进行真空密封，
所述多个布线比所述金属图案柔软，
在所述密封金属层的外周部及内周部不存在所述多个布线的区域的宽度为所述密封金属层的厚度的0.6倍以下。
8.根据权利要求7所述的半导体封装，其特征在于，
所述半导体基板具有相对于所述主表面在45°方向上具有解理面的结晶构造。
9.根据权利要求7或8所述的半导体封装，其特征在于，
所述密封金属层的所述外周部及所述内周部处的所述布线的宽度比所述密封金属层的中央部处的所述布线的宽度宽。
10.根据权利要求7～9中的任一项所述的半导体封装，其特征在于，
所述区域的宽度具有沿着所述密封金属层的外周或内周的第一宽度、和与所述密封金属层的所述外周或所述内周垂直的方向的第二宽度，
所述第一宽度和所述第二宽度两者为所述密封金属层的厚度的0.6倍以下。
11.一种半导体封装，其特征在于，
具备：
半导体基板；
器件，形成于所述半导体基板的主表面；
多个布线，形成于所述半导体基板的所述主表面；
钝化膜，覆盖所述主表面及所述多个布线；
金属图案，以包围所述器件的方式形成于所述钝化膜之上；
密封金属层，配置于所述金属图案之上；以及
盖，经由所述密封金属层接合于所述金属图案，而对所述器件进行真空密封，
所述多个布线在所述密封金属层的外周部相互分离且沿着所述密封金属层的外周相互平行地排列。
12.根据权利要求11所述的半导体封装，其特征在于，
所述多个布线各自的宽度为100μm以下。
CN201980099340.5A 2019-08-20 2019-08-20 半导体封装 Pending CN114270497A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/032474 WO2021033269A1 (ja) 2019-08-20 2019-08-20 半導体パッケージ

Publications (1)

Publication Number Publication Date
CN114270497A true CN114270497A (zh) 2022-04-01

Family

ID=74660657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980099340.5A Pending CN114270497A (zh) 2019-08-20 2019-08-20 半导体封装

Country Status (5)

Country Link
US (1) US12136575B2 (zh)
EP (1) EP4020541A4 (zh)
JP (1) JP7176641B2 (zh)
CN (1) CN114270497A (zh)
WO (1) WO2021033269A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7542738B2 (ja) * 2021-05-12 2024-08-30 三菱電機株式会社 気密パッケージ素子および素子モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626919B2 (ja) 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
WO2008153082A1 (ja) * 2007-06-12 2008-12-18 Sumitomo Bakelite Company Limited 樹脂組成物、埋め込み材、絶縁層および半導体装置
JP5342838B2 (ja) * 2008-08-28 2013-11-13 ラピスセミコンダクタ株式会社 カメラモジュール及びその製造方法
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP2010261806A (ja) 2009-05-07 2010-11-18 Mitsubishi Electric Corp 赤外線センサおよびその製造方法
JP6487032B2 (ja) * 2014-08-11 2019-03-20 レイセオン カンパニー 応力低減レイヤを有する密封されたパッケージ
JP6540955B2 (ja) 2015-08-10 2019-07-10 株式会社村田製作所 電子部品及びその製造方法

Also Published As

Publication number Publication date
JPWO2021033269A1 (zh) 2021-02-25
US12136575B2 (en) 2024-11-05
WO2021033269A1 (ja) 2021-02-25
EP4020541A1 (en) 2022-06-29
US20220181220A1 (en) 2022-06-09
EP4020541A4 (en) 2022-10-12
JP7176641B2 (ja) 2022-11-22

Similar Documents

Publication Publication Date Title
US7466000B2 (en) Semiconductor device having multiple substrates
US6838762B2 (en) Water-level package with bump ring
US9275949B2 (en) Semiconductor device
US20120126404A1 (en) Semiconductor device
KR20160098046A (ko) 반도체 장치
US20060196408A1 (en) Manufacturing method for electronic component, electronic component, and electronic equipment
US4866505A (en) Aluminum-backed wafer and chip
US20200083190A1 (en) Method for producing structure, and structure
US10090276B2 (en) Semiconductor package to reduce warping
TWI545665B (zh) 氣密式晶圓封裝
CN114270497A (zh) 半导体封装
US20220285605A1 (en) Vibration Device
CN108414121A (zh) 一种GaN压力传感器制备方法及器件
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
JPWO2020137830A1 (ja) 圧電振動デバイス
US9850122B2 (en) Method for hermetically sealing with reduced stress
TWI565008B (zh) 半導體元件封裝結構及其形成方法
JP2021015858A (ja) 電子装置
KR20060116894A (ko) 표면 탄성파 디바이스 패키지 및 그 제조 방법
TWI546914B (zh) 部分圓頂封裝技術
TWI744978B (zh) 發光裝置的蓋件及蓋件的製造方法
JP7173347B2 (ja) 発光装置のリッド材、リッド材の製造方法および発光装置
TWI260792B (en) Flip chip package with reduced thermal stress
JP5783601B2 (ja) 中空パッケージ
TW202205547A (zh) 蓋構件、蓋構件的製造方法、包裝盒及包裝盒的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination