KR20090110596A - 인쇄회로기판 및 그 제조방법 - Google Patents

Abstract

본 발명은, 절연층 하부에 형성된 랜드, 상기 절연층 상부에 형성된 회로패턴 및 상기 랜드와 상기 회로패턴을 전기적으로 접속하는 비아를 포함하고, 상기 랜드는 시드층 및 일면이 상기 시드층과 접속하고 타면이 상기 비아와 연결된 제1 전해 도금층으로 이루어지고, 상기 비아는 무전해 도금층과 전해 도금층으로 이루어지는 종래 방식으로 형성된 비아와 달리 제2 전해 도금층만으로 이루어진 인쇄회로기판 및 그 제조방법을 제안한다. 본 발명에 따른 인쇄회로기판은 전해 도금층으로 이루어지는 원기둥 형상의 비아를 포함하기 때문에 층간 전기 도통이 양호하고, 온도변화에 따른 물질의 열적변화량 차이에 의해 야기되는 열응력(thermal-stress)에 대한 물리적 접촉신뢰성이 우수하며, 비아의 상부랜드가 없어 비아 상부에 형성되는 회로층의 회로패턴을 미세하게 형성할 수 있는 이점이 있다.

비아, 전해 도금, 전해 동도금, 랜드리스

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조방법에 관한 것이고, 보다 상세하게는 무전해 도금층을 포함하지 않는 전해 도금층으로 형성된 비아로 층간 도통되는 인쇄회로기판에 관한 것이다.

인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등의 한쪽면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.

즉, 상기 인쇄회로기판은 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것이다.

인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다.

다층인쇄회로기판은 회로층과 절연층이 교대로 적층되어 구성된다. 이러한 구조에서 내부 회로층과 외부회로층을 연결하기 위해서는 절연층을 관통하여 내부 회로층과 외부 회로층을 전기적으로 접속시켜주는 비아가 필요하다. 빌드업 공정으로 다층인쇄회로기판을 제조하는 경우 완성된 내부 회로층 위에 적층된 절연층에 외부 회로층과 도통할 수 있는 비아홀을 형성하는 공정이 필수적으로 수반된다.

종래에는 빌드업 공정으로 다층 인쇄회로기판을 제조하는 경우, 내부 회로층 위에 절연층을 적층하고 내부 회로층의 비아가 형성될 위치에 레이저 가공을 하여 비아홀을 형성하였다. 그러나, 도 1에 도시된 바와 같이, 레이저 가공법으로 비아홀(3)을 형성하는 경우 레이저의 특성상 비아홀(3)의 형상이 원추형이 되어 비아홀(3)의 지름이 내부 회로층(1) 방향으로 감소하는 형상이 되며, 이러한 형상의 비아홀(3)은 비아홀의 지름이 일정한 경우보다 비아보다 물리적 특성이 저하되는 문제점이 있었다.

또한, 종래에는 상기와 같은 형상의 비아홀에 전해 필(fill) 도금 또는 도전성 페이스트를 충진하는 것으로 비아를 형성하였다. 종래의 전해 필 도금 방식으로 형성된 비아는 비아홀 도금과 패턴의 도금을 동시에 진행하므로 공정오차를 고려하여 회로패턴의 폭보다 큰 랜드부(5)를 구비할 것이 요구되었으며, 이러한 랜드부(5)의 존재로 비아가 형성된 부분의 회로패턴의 고밀도화가 어려운 문제점이 있 었다. 더욱이, 금속분말과 수지재료를 혼합하여 제조하는 도전성 페이스트는 금속에 비해 전기 신호 전달 성능이 저하되는 문제점이 있었다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로써, 전해 도금층으로 형성된 원기둥 형상의 비아를 구비하여 층간 전기도통이 양호한 인쇄회로기판 및 그 제조방법을 제안한다.

또한, 비아 상부에 접속하는 회로패턴의 라인 폭을 비아 직경보다 작게 형성하여 고밀도 회로패턴을 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제안한다.

본 발명에 따른 인쇄회로기판은, 절연층 하부에 형성된 랜드, 상기 절연층 상부에 형성된 회로패턴 및 상기 랜드와 상기 회로패턴을 전기적으로 접속하는 비아를 포함하고, 상기 랜드는 시드층 및 일면이 상기 시드층과 접속하고 타면이 상기 비아와 연결된 제1 전해 도금층을 포함하고, 상기 비아는 제2 전해 도금층으로 이루어진 것을 그 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 비아는 원기둥 형상인 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 회로패턴의 폭은 상기 비아의 직경보다 작은 것에 있다.

본 발명에 따른 인쇄회로기판의 제조방법은, (A) 절연재를 구비하는 코어기판의 전면에 시드층을 형성하는 단계; (B) 상기 시드층 위에 비아의 랜드를 포함하는 제1 회로층 형성용 개구부를 구비하는 제1 레지스트층을 형성하는 단계; (C) 상 기 개구부를 도금하여 제1 회로층을 형성하는 단계; (D) 상기 랜드가 노출되도록 상기 제1 회로층 위에 비아홀을 구비하는 제2 레지스트층을 형성하는 단계; (E) 상기 비아홀을 도금하여 비아를 형성하는 단계; (F) 상기 제1 레지스트층 및 상기 제2 레지스트층을 제거하고, 상기 제1 회로층이 형성되지 않은 부분의 상기 절연재를 노출시키는 단계; (G) 상기 제1 회로층 위에 절연층을 적층하는 단계; 및 (H) 상기 절연층 위에 상기 비아 상면에 접속하는 회로패턴을 포함하는 제2 회로층을 형성하는 단계;를 포함하는 것을 그 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 (H) 단계에서, 상기 비아 상면에 접속하는 상기 회로패턴의 라인 폭은 상기 비아의 직경보다 작은 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 절연층을 적층하는 단계 이후에, 상기 비아가 상기 절연층 위로 노출되도록 상기 절연층의 일부를 두께방향으로 제거하는 공정을 수행하는 단계를 더 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 제2 레지스트층의 두께는 30㎛보다 큰 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 코어기판은 수지기판, 단면동박적층판 또는 양면동박적층판인 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 (A) 단계 내지 (G) 단계로 제조된 기판을 상기 (A) 단계의 코어기판으로 사용하여 상기 (A) 단계 내지 (H) 단계의 공정을 수행하는 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 인쇄회로기판은 전해 도금층으로 이루어지는 원기둥 형상의 비아를 포함하기 때문에 층간 전기 도통이 양호하며 단부의 면적이 넓기 때문에 열적변화에 따른 물리적 안정성이 뛰어나다.

또한, 본 발명에 따른 인쇄회로기판의 비아는 상부랜드가 없어 비아 상부에 형성되는 회로층의 회로패턴을 미세하게 형성할 수 있는 이점이 있다.

또한, 본 발명에 따른 인쇄회로기판의 제조방법에 따르면, 동일한 시드층을 인입선으로 사용하여 제1 회로층과 비아를 전해 도금하여 형성하기 때문에 제조공정이 간소하다는 이점이 있으며 비아를 형성하기 위한 레이저 가공공정이 제거되므로 제조원가를 절감할 수 있다.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생 략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 용도로 사용된 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다. 도 2에 도시된 바와 같이, 본 발명은 절연층(80) 하부에 형성된 랜드(53), 절연층(80) 상부에 형성된 회로패턴(63) 및 랜드(53)와 회로패턴(63)을 전기적으로 접속하는 비아(75)를 포함하는 구성이다.

상기 랜드(53)는 시드층(20)과 시드층(20) 위에 형성된 제1 전해 도금층(51)으로 이루어진다.

상기 비아(75)는 절연층(80)을 사이에 두는 랜드(53)와 회로패턴(63)을 전기적으로 연결하는 구성이다. 비아(75)는 제2 전해 도금층으로 구성되고, 랜드(53)의 제1 전해 도금층(51) 위에, 즉, 시드층(20)과 접하지 않는 랜드(53)의 제1 전해 도금층(51)의 면에 연결된다. 비아(75)는 원기둥 형상으로 직경이 일정하고, 비아(75)의 외주면이 랜드(53)의 접촉면과 수직을 이룬다.

상기 회로패턴(63)은 비아(75)의 상면에 면접하는 전도성 라인이다. 본 실시예의 회로패턴(63)은 비아(75)의 상면을 가로질러 면접촉하는 구성이며, 회로패턴(63)의 라인 폭은 접속하는 비아(75)의 직경보다 작다. 그러나 본 발명의 회로패턴(63) 형상이 이에 한정되는 것은 아니며, 비아(75)의 직경보다 크거나 동일한 폭을 갖는 회로패턴(63)을 형성할 수 있음을 이해하여야 한다.

상술한 바와 같이, 본 실시예의 비아(75)는 제2 전해 도금층으로 이루어지고 원기둥 형상이기 때문에 본원의 비아(75)와 동일한 부피를 가지는 다른 형상 및 다른 재료로 이루어지는 비아에 비해 전기적 특성이 뛰어나다.

또한, 실시예의 비아(75)는 상부랜드가 없어 비아(75) 상부 회로패턴(63)을 미세하게 형성할 수 있다. 게다가, 본 실시예의 회로패턴(63)은 비아(75)의 상면을 가로질러 면접촉하기 때문에 비아(75) 내벽 도금층에 접속하는 회로패턴을 가지는 기존의 인쇄회로기판에 비해 전기접속이 양호하다.

이하, 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법에 대해 서술한다. 도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.

먼저, 세미어디티브(Semi-additive) 공법 또는 수정된 세미 어디티브 공정(MSAP : Modified semi additive Process)으로 제1 회로층(50)을 형성한다. 여기서는 세미어디티브(Semi-additive) 공법으로 제1 회로층(50)을 형성하는 공정을 간략히 서술한다.

도 3a에 도시된 바와 같이, 코어기판(10)이 제공되고, 코어기판(10)에 관통홀(13)을 형성한다(도 3b). 여기서, 코어기판(10)은 절연재를 구비하는 기판으로, 수지기판, 단면동박적층판 및 양면동박적층판이 될 수 있다. 즉, 본 실시예에서는 수지기판을 코어기판(10)으로 사용하는 것으로 도시 및 서술하지만 이에 제한되는 것은 아니며, 코어기판(10)은 수지기판 이외에 1㎛ 내지 3㎛의 동박이 적층된 동박적층판을 사용하는 것이 가능함을 이해하여야 한다.

이후, 도 3c에 도시된 바와 같이, 코어기판(10)의 전면에 무전해 동도금을 실시하여 코어기판(10)의 표면 및 관통홀(13)의 내벽에 시드층(20)을 형성한다. 시드층(20) 형성 공정은 예를 들면, 탈지(cleanet) 과정, 소프트 에칭(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.

이후, 도 3d에 도시된 바와 같이, 시드층(20) 위에 감광성 레지스트 필름을 도포하여 제1 레지스트층(30)을 형성하고, 노광 및 현상하여 제1 회로층(50) 형성용 개구부(33)를 형성한다(도 3e). 제1 레지스트층(30) 상에 제1 회로층(50)의 패턴이 인쇄된 포토마스크를 밀착시킨 후, 자외선을 조사한다. 이때, 포토마스크의 인쇄되지 않은 부분은 자외선이 투과하여 포토마스크 아래의 제1 레지스트층(30)에 경화된 부분을 형성하고, 포토마스크의 인쇄된 검은 부분은 자외선이 투과하지 못하여 포토마스크 아래의 제1 레지스트층(30)에 경화되지 않은 부분을 형성한다. 이후, 포토마스크를 제거한 후, 제1 레지스트층(30)의 경화된 부분이 남도록 현상 공정을 수행하여 제1 레지스트층(30)의 경화되지 않은 부분을 제거하여 개구부(33)를 형성한다.

그 다음, 도 3f에 도시된 바와 같이, 전해 동도금을 실시하여, 전해 동도금층(51)을 형성한다. 제1 레지스트층(30)의 경화된 부분을 도금 레지스트(plating resist)로 사용하여 전해 동도금을 수행함으로써, 시드층(20) 상에 제1 전해 도금층(51)을 형성한다. 본 실시예에서 제1 전해 도금층(51)을 형성하는 방법은 기판을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.

그 다음, 도 3g에 도시된 바와 같이, 전해 동도금층(51) 및 제1 레지스트층(30) 위에 감광성 레지스트를 도포하여 제2 레지스트층(70)을 형성한다. 이때, 기판의 층간 간격 및 기판제조의 공정 신뢰성을 확보를 고려하여 제2 레지스트층(70)은 두께가 30㎛ 이상인 것이 바람직하다.

이후, 도 3h에 도시된 바와 같이, 전해 동도금층(51)의 랜드가 형성될 위치가 노출되도록 제2 레지스트층(70)을 노광 및 현상하여 비아홀(73)을 형성한다. 본 실시예의 제2 레지스트층(70)에 형성되는 비아홀(73)은 감광성 레지스트 필름인 제2 레지스트층의 노광 및 현상에 의해 형성되기 때문에 비아홀(73)의 직경이 랜드(53)부에 근접한 부분에서도 줄어들지 않는 원기둥 형상이 될 수 있다. 즉, 하층패턴 위에 절연층(80)을 적층하고 레이저 가공에 의해 형성된 직경이 줄어드는 형상의 종래의 비아홀과 구별된다.

그 다음, 도 3i에 도시된 바와 같이, 전해 동도금을 실시하여 제2 레지스트층(70)의 비아홀(73) 내부에 전해 도금층 만으로 구성되는 비아(75)를 형성한다. 비아(75)를 구성하는 전해 도금층은 제1 회로층(50)을 구성하는 제1 전해 도금층(51)과 구별하기 위한 목적으로 "제2 전해 도금층"이라 명명한다. 동도금 공정은 동도금층의 물리적 특성이 무전해 도금층보다 우수하고, 두꺼운 동도금층을 형성하기에 용이하다. 본 실시예에서, 전해 동도금을 위한 인입선으로 시드층(20)을 사용하므로 별도의 인입선 형성이 필요없다.

상기 공정으로 형성된 비아(75)는 원기둥 형상이다. 형성된 비아(75)가 상면 및 하면의 직경이 동일한 원기둥 형상이기 때문에 원추형상의 비아(75)에 비해 전기도통 성능이 향상된다. 또한, 제2 전해 도금층만으로 형성되기 때문에 통상적으로 금속분말에 에폭시수지, 페놀수지, 포화폴리에스테르수지, 불포화폴리에스테르수지, 폴리우레탄수지 등을 바인더로 혼합하여 이루어지는 도전성 페이스트로 형성된 비아에 비해 전기 도통 성능이 향상됨을 본 기술분야의 당업자라면 충분히 이해할 수 있을 것이다.

이후, 도 3j에 도시된 바와 같이, 제2 레지스트층(70) 및 제1 레지스트층(30)을 제거하고, 플레쉬 에칭(flash etching)으로 시드층(20)의 노출부를 제거하여 제1 회로층(50)을 완성한다(도 3k). 만약, 코어기판(10)으로 동박적층판을 사용한 경우에는 제1 회로층이 형성되지 않은 부분의 시드층 및 동박을 제거하여 코어기판(10)의 절연재를 노출시킨다.

이후, 도 3l에 도시된 바와 같이, 제1 회로층(50) 위에 절연층(80)을 적층한다. 이때 적층되는 절연층(80)이 비아(75)의 상면을 살짝 덮도록 비아(75)의 높이보다 높게 형성한다. 이때, 비아(75) 상부로 절연층(80)의 두께(d₁)가 2㎛ 내지 3㎛ 로 유지하는 것이 바람직하다.

이후, 도 3m에 도시된 바와 같이, 화학적 디스미어 공정을 수행하여 비아(75)의 상면이 노출되도록 절연층(80)의 일부를 두께방향으로 제거한다. 예를 들면, KMnO₄를 이용하여 절연층(80)의 표면을 깎아내고 화학 동도금시에 절연층(80)과의 접착력을 향상시키기 위한 디스미어(desmear)처리를 수행한다.

이후, 도 3n에 도시된 바와 같이, 절연층(80) 위에 비아(75)와 접속하는 회로패턴(63)을 구비하는 제2 회로층(60)을 형성하여 인쇄회로기판을 완성한다. 본 실시예에서는 세미어디티브공법(SAP)으로 제2회로층을 형성한다. 이때, 비아(75)가 미리 형성되어 있기 때문에 비아(75)와 접하는 제2 회로층(60)의 회로패턴(63)의 라인 폭을 비아(75)의 직경보다 작게 할 수 있다. 즉, 비아(75) 위에 형성된 회로패턴(63)의 폭을 비아(75) 직경보다 작게 형성하여도 신뢰성 높은 비아(75)의 형성이 가능하다.

본 실시예에서는 코어기판(10)에 1개의 회로층을 추가 형성하는 것을 도시 및 서술하였으나 이에 제한되는 것은 아니고 본 명세서에 기재된 방식으로 추가의 회로층을 더 형성하는 것도 가능하다. 즉, 상술한 절연층(80)을 적층하고 디스미어 공정을 마친 기판을 본 제조방법 시작부의 코어기판(10)으로 사용함으로써 2층 이상의 회로층을 추가 형성할 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 종래의 레이저 가공에 의해 형성된 비아홀을 포함하는 인쇄회뢰기판의 단면도이다.

도 2는 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.

도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조과정을 공정순서대로 도시하는 도면이다.

<도면의 주요부호에 대한 설명>

10 코어기판 13 관통홀

20 시드층 30 제1 레지스트층

33 개구부 50 제1 회로층

51 제1 전해 도금층 53 랜드

60 제2 회로층 63 회로패턴

70 제2 레지스트 73 비아홀

75 비아

Claims (9)

1. 절연층 하부에 형성된 랜드, 상기 절연층 상부에 형성된 회로패턴 및 상기 랜드와 상기 회로패턴을 전기적으로 접속하는 비아를 포함하고,

   상기 랜드는 시드층 및 일면이 상기 시드층과 접속하고 타면이 상기 비아와 연결된 제1 전해 도금층을 포함하고, 상기 비아는 제2 전해 도금층으로 이루어진 것을 특징으로 하는 인쇄회로기판.
2. 제1항에 있어서,

   상기 비아는 원기둥 형상인 것을 특징으로 하는 인쇄회로기판.
3. 제1항에 있어서,

   상기 회로패턴의 폭은 상기 비아의 직경보다 작은 것을 특징으로 하는 인쇄회로기판.
4. (A) 절연재를 갖는 코어기판의 전면에 시드층을 형성하는 단계;

   (B) 상기 시드층 위에 비아의 랜드를 포함하는 제1 회로층 형성용 개구부를 구비하는 제1 레지스트층을 형성하는 단계;

   (C) 상기 개구부를 도금하여 제1 회로층을 형성하는 단계;

   (D) 상기 랜드가 노출되도록 상기 제1 회로층 위에 비아홀을 구비하는 제2 레지스트층을 형성하는 단계;

   (E) 상기 비아홀을 도금하여 비아를 형성하는 단계;

   (F) 상기 제1 레지스트층 및 상기 제2 레지스트층을 제거하고, 상기 제1 회로층이 형성되지 않은 부분의 상기 절연재를 노출시키는 단계;

   (G) 상기 제1 회로층 위에 절연층을 적층하는 단계; 및

   (H) 상기 절연층 위에 상기 비아 상면에 접속하는 회로패턴을 포함하는 제2 회로층을 형성하는 단계;

   를 포함하는 인쇄회로기판의 제조방법.
5. 제4항에 있어서,

   상기 (H) 단계에서, 상기 비아 상면에 접속하는 상기 회로패턴의 라인 폭은 상기 비아의 직경보다 작은 것을 특징으로 하는 인쇄회로기판의 제조방법.
6. 제4항에 있어서,

   상기 절연층을 적층하는 단계 이후에,

   상기 비아가 상기 절연층 위로 노출되도록 상기 절연층의 일부를 두께방향으로 제거하는 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
7. 제4항에 있어서,

   상기 제2 레지스트층의 두께는 30㎛보다 큰 것을 특징으로 하는 인쇄회로기판의 제조방법.
8. 제4항에 있어서,

   상기 코어기판은 수지기판, 단면동박적층판 또는 양면동박적층판인 인쇄회로기판의 제조방법.
9. 제4항에 있어서,

   상기 (A) 단계 내지 (G) 단계로 제조된 기판을 상기 (A) 단계의 코어기판으로 사용하여 상기 (A) 단계 내지 (H) 단계의 공정을 수행하는 인쇄회로기판의 제조방법.

Images