JP4466169B2

JP4466169B2 - 半導体装置用基板の製造方法

Info

Publication number: JP4466169B2
Application number: JP2004109656A
Authority: JP
Inventors: 聡秋本; 俊雄大房
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2004-04-02
Filing date: 2004-04-02
Publication date: 2010-05-26
Anticipated expiration: 2024-04-02
Also published as: JP2005294660A

Description

本発明は、複数の配線層からなり、薄型で高密度配線を有する半導体装置用基板に関する。

電子技術の進歩に伴い、電子情報端末の小型化、軽量化、高機能化がますます求められてきており、このため、半導体装置用基板においても、高密度化が強く求められている。従来、半導体装置用基板は、絶縁層と配線パターンが交互に繰り返された構造を有しているが、各層にある配線パターン間の電気的接続方法は、スルーホールもしくはビアホール等を介してなされている。即ち、断面構造は「配線層２１（配線パターンとその周囲の絶縁物）」と「絶縁層２２（絶縁物とビアホール）」を交互に積み重ねた構造、つまり、配線パターンが形成された配線層と、上下の配線パターンに対応して配置されたφ５０〜１５０μｍ前後の円形パターンのみで構成されるビアホールが形成された絶縁層を交互に積み重ねた構造となっている（図１参照）。

また、通常の多層基板やビルドアップ多層基板以外に、全層ＩＶＨ構造の基板も知られている。この構造の基板には各種プロセスが提案されており、絶縁層となるプリプレグをレーザーで穿孔し、導電ペーストを充填した後、表裏に導箔を重ねて銅張積層板形成と同様なプロセスで表面が銅箔で覆われた素材を形成し、表面の導箔をエッチングして配線パターンを形成するもの（特許文献１〜３）や、銅箔にとげ状の導電ペーストを印刷し、加熱硬化後にプリプレグと通常の銅箔を重ねて銅張積層板形成と同様なプロセスで表面が銅箔で覆われた素材を形成し、表面の導箔をエッチングして配線パターンを形成するもの（特許文献４）や、これと類似の技術が多数知られている（図２参照）。

最近では、特殊な網目状の基材に感光剤を塗布し、露光した部位を活性化して無電解銅めっきを行うことで上下が貫通した導電部と非導電部を選択的に形成し、その表面に配線パターンを形成する技術が発表されている（非特許文献１）。
しかし、いずれの技術も導電部（ビアホール）を形成した絶縁層を基本として、その表面に配線パターンを形成し、配線層と絶縁層（＋ビアホール）を交互に積み重ねる構造には変わりない。

従来技術においては、上下の配線パターン間を接続するためのビアホールを形成する場合、ビアホール径は通常φ１００〜２００μｍ程度で、ビアホールを受けるための上下のビアランドはそれより５０〜１００μｍ大きなサイズが必要だった。例えば、ビアホールがφ１５０μｍとすると、ビアランドの寸法はそれより６０μｍ大きな２１０μｍになる。

これに対し、同じ技術レベルのプロセスを用いても配線パターンは１００μｍ前後のピッチでの形成が可能で、配線パターン内にビアランドが存在すると、３本の配線が並んだ部分をビアランドが占めてしまい、配線密度が極端に低下する。また、より高密度を要求する製品にはＵＶレーザーでビアホールを形成するプロセスが知られており、この場合にはφ５０μｍ程度までのビアが形成可能になっている。ビア径がφ５０μｍの場合、ビアランド寸法は約１１０μｍになり、それでも１〜２本の配線を阻害することになる。

このように、ビアホールが配線パターンの高密度化に大きく影響するため、ビアホールの更なる微細化とビアランド寸法とビア径との差の縮小が望まれている。しかし、φ５０μｍ程度かそれ以下のビア径では安定してビアを穿孔することが難しく、ビアのめっきに
ついては前処理も含めて更に困難な状況となっている。

以上については、ビアホールを形成する場合の技術的課題だが、レーザー加工装置などのビアを形成するための設備が配線パターン形成設備以外に必要なことなど、設備的な問題も含んでいる。
特許第３２３１５３７号公報特許２９９１０３２号公報特許３３６６４５８号公報特許第３２５１７１１号公報東芝レビューＶＯＬ．５７，Ｎｏ．４（２００２）：「ナノ多孔質体と選択的めっき技術を組み合わせた新しい高密度配線技術」

本発明は、上記問題を解決するためになされたものであり、レーザー加工装置などのビアを形成するための設備を用いずに、配線パターンの接続部の更なる微細化を可能とした、薄型で高密度な配線パターンを有する半導体装置用基板を提供することを課題とするものである。
また、上記半導体装置用基板の製造方法を提供することを課題とする。

即ち、請求項１の発明においては、（１）平坦なベース基板上に第１の配線パターンとその周囲の絶縁物を表面が略同一平面状となるように形成する工程と、（２）次の第２の配線パターンを上記第１の配線パターン上に直接積み重ねて形成し接続部を設け、該第２の配線パターンの周囲の絶縁物を表面が略同一平面状となるように形成する工程と、（３）上記（２）工程を必要な層数分繰り返す工程、を少なくとも有することを特徴とする半導体装置用基板の製造方法としたものである。
これは、平坦なベース基板上に配線パターンとその周囲を充填するような絶縁物をほぼ同じ厚みで形成し、表面が略同一平面となるように形成し、それを必要な層数だけ重ねることによって、所望の半導体装置用基板を得るための製造方法である。

また、請求項２の発明においては、前記（３）工程後に、平坦なベース基板の少なくとも一部を除去する工程を有することを特徴とする請求項１に記載の半導体装置用基板の製造方法としたものである。

また、請求項３の発明においては、前記平坦なベース基板が５０〜７００μｍの厚みの金属板、ガラス板、プラスチック板、又はシリコン基板であることを特徴とする請求項１又は２のいずれかに記載の半導体装置用基板の製造方法としたものである。
これは、微細パターン形成に適した平滑で入手が容易な半導体用や表示装置用などに使用されるベース基板材料とその一般的な厚みについて規定したものである。

本発明の半導体装置用基板は、接続部の構造が上下に隣接する配線層の上下配線パターンが直接積み重なる構造であるので、多層部に従来のビアホール（スルーホールやブラインドホール）を介さないで層間接続が可能なことから、超薄型で高密度配線を有する半導体装置用基板となる。

本発明者は、鋭意検討の結果、上記のような従来の問題を解決することができた。図３は、本発明による半導体装置用基板の一例の断面図である。図３に示すように、半導体装置用基板の接続部は、上下に隣接する配線層の上下配線パターン（３１〜３４）が相互に直接積み重なる構造となっている。また、上下配線パターンは接続部以外では接触、又は必要な絶縁抵抗値以下の間隔に近接しないよう配設されている。
すなわち、従来のビアホール（スルーホールやブラインドホール）が必要ないことから、薄型で高密度配線を有する半導体装置用基板となる。

以下に、実施例に基づき、本発明をさらに具体的に説明するが、これに限定されるものではない。

（４層配線基板の作成）
表裏に、第２層の配線パターン２及び第３層の配線パターン３が形成され、かつ、表裏がビアホール１で導通せしめてなる２層配線基板（図４（ａ））の両面に、絶縁性フィルム（ＡＢＦ−７０Ｈ（商品名）、味の素ファインテクノ（株）製）をラミネートし、１４０℃で６０分間加熱して樹脂を硬化させた。この絶縁性フィルム表面を、両面ともバフによる物理研磨により、第２層、第３層の配線パターンの銅表面が露出するまで研磨を行った（図４（ｂ））。

次に、過マンガン酸処理を行って、絶縁性フィルム表面を両面とも粗化した後、無電解銅めっきを行いシード層４を形成した（図４（ｃ））。その後、両面に厚みが２０μｍのドライフィルム（サンフォートＡＱ−２０５８（商品名）、旭化成（株）製）をラミネートし、平行光型の露光機で、それぞれ第１層と第４層の配線パターンを焼付け、１％炭酸ナトリウム溶液で現像し、ドライフィルムのパターン５を得た（図４（ｄ））。その後、電解めっきにより配線パターン部をめっきした後（図４（ｅ））、ドライフィルムを剥離し（図４（ｆ））、フラッシュエッチングにより、シード層を除去することで、第１層の配線パターン６及び第４層の配線パターン７を形成した（図４（ｇ））。

この両面にこれまでと同様にして、絶縁性フィルム（ＡＢＦ−７０Ｈ（商品名）、味の素ファインテクノ（株）製）をラミネートし、１４０℃で６０分間加熱して樹脂を硬化させ、両面とも表面をバフによる物理研磨により、第１層、第４層の配線パターンの銅表面が露出するまで研磨を行い、４層配線を有する多層回路基板を作成した（図４（ｈ））。

（放熱板付き３層配線基板の作成）
厚みが１００μｍのジルコニウム系銅板８（Ｃ１５１（商品名）、三菱伸銅（株）製、ＣＤＡ合金ＮＯ．Ｃ１５１００）（図５（ａ））の両面に、厚みが２０μｍのドライフィルム９（サンフォートＡＱ−２０５８（商品名）、旭化成（株）製）をラミネートし、平行光型の露光機で一方の面に配線パターンのネガパターンを焼付け、もう片方の面は全面露光を行った後、１％炭酸ナトリウム溶液で現像を行った後（図５（ｂ））、電解めっきを約１５μｍ行い、３％水酸化ナトリウム溶液でドライフィルムを剥離し、第３層の配線パターン１０を形成した（図５（ｃ））。

次に、第３層の配線パターンを形成した側に絶縁性フィルム（ＡＢＦ−７０Ｈ（商品名）、味の素ファインテクノ（株）製）をラミネートし、１４０℃で６０分間加熱して樹脂を硬化させた。この絶縁性フィルム表面をバフによる物理研磨により、第３層の配線パターンの銅表面が露出するまで研磨を行った（図５（ｄ））。
次に、過マンガン酸処理を行って、絶縁性フィルム表面を粗化した後、無電解銅めっきを行いシード層１１を形成した（図５（ｅ））。その後、第３層の配線パターンを形成したときと同様に、両面に厚みが２０μｍのドライフィルム（サンフォートＡＱ−２０５８（商品名）、旭化成（株）製）をラミネートし、平行光型の露光機で第３層の配線パターンがある面に第２層の配線パターンのネガパターンを焼付け、もう片方の面は全面露光を行った後、１％炭酸ナトリウム溶液で現像（図５（ｆ））、電解めっき（図５（ｇ））、ドライフィルムを剥離し、第２層の配線パターン１２を形成した（図５（ｈ））。この工程を繰り返すことにより第１層の配線パターン１３を形成し、放熱板付き３層配線を有する多層回路基板を作成した（図５（ｊ））。

（超薄膜３層配線基板の作成）
実施例２で作成した放熱板付き３層配線を有する多層回路基板（図６（ａ））の配線層側の面を、厚みが２０μｍのドライフィルム（サンフォートＡＱ−２０５８（商品名）、旭化成（株）製）をラミネートすることで保護し、他方面のジルコニウム系銅板８をエッチングにより除去することで、超薄膜３層配線基板を作成した（図６（ｂ））。

以上、実施例に基づき具体例を述べたが、これに限定されるものではない。また、本発明においては、必要に応じて、既存のソルダーレジスト１４やカバーレイをコーティングする構成としても良く（図７）、さらに接続端子に金めっき、錫めっき、耐熱プリフラックス塗布などの防錆用の処理を施しても良い。また、ハンドリング性向上のため、スティフナー（補強板）１５を搭載してもよい（図８）。

従来の一般的なビルドアップ技術による半導体装置用基板の構成を示す断面図である。従来の薄型基板技術による半導体装置用基板の構成を示す断面図である。本発明に係わる半導体装置用基板の構成を示す断面図である。実施例１の工程説明図である。実施例２の工程説明図である。実施例３の工程説明図である。スルダーレジストを形成した説明図である。ステエフナーを形成した説明図である。

符号の説明

１・・・ビアホール
２、１２・・・第２層の配線パターン
３、１０・・・第３層の配線パターン
４、１１・・・シード層
５・・・ドライフィルムのパターン
６、１３・・・第１層の配線パターン
７・・・第４層の配線パターン
８・・・ジルコニウム系銅板
９・・・ドライフィルム
１４…ソルダーレジスト
１５…スティフナー
２１・・・配線層
２２・・・絶縁層
２３・・・表面の導箔をエッチングして配線パターンを形成するもの
３１、３２、３３、３４・・・上下配線パターン
３５・・・絶縁物

Claims

（１）平坦なベース基板上に第１の配線パターンとその周囲の絶縁物を表面が略同一平面状となるように形成する工程と、
（２）次の第２の配線パターンを上記第１の配線パターン上に直接積み重ねて形成し接続部を設け、該第２の配線パターンの周囲の絶縁物を表面が略同一平面状となるように形成する工程と、
（３）上記（２）工程を必要な層数分繰り返す工程、
を少なくとも有することを特徴とする半導体装置用基板の製造方法。
前記（３）工程後に、平坦なベース基板の少なくとも一部を除去する工程を有することを特徴とする請求項１に記載の半導体装置用基板の製造方法。
前記平坦なベース基板が５０〜７００μｍの厚みの金属板、ガラス板、プラスチック板、又はシリコン基板であることを特徴とする請求項１又は２のいずれかに記載の半導体装置用基板の製造方法。