KR101770895B1 - 미세 비아를 구현한 회로기판의 제조방법 - Google Patents

Abstract

본 발명은 내층회로에 비아를 형성하고, 그 비아의 내부를 도전성 채움재로 채우면서 비아의 종단에 랜드를 더 형성하여, 상기 랜드에 의해 랜드 상에 위치하는 층간 절연층의 두께에 따라 동도금 애스펙트 비(aspect ratio)를 낮추면서 레이저 비아 사이즈(Laser via size)를 줄일 수 있어, 파인-피치(fine-Pitch)의 미세 비아를 구현한 회로기판의 제조방법을 제공한다.

Description

미세 비아를 구현한 회로기판의 제조방법{Method of manufacturing a circuit board to form a fine via}

본 발명은 빌드-업(build-up) 회로기판의 층간 도전을 위한 비아 간 배치를 파인-피치(fine-Pitch)로 구현한 미세 비아를 구현한 회로기판의 제조방법에 관한 것이다.

일반적으로 직접소자가 탑재되는 직접소자 패키지 등의 전자기기는 실장 밀도의 향상 등을 위해 소형화, 박형화가 요구되고 있으며, 특히 노트북, 휴대전화 등의 전자기기 등에 대응하기 위해서는 소형화, 박형화가 큰 과제이다.

최근에는 전자기기의 소형화, 박형화 추세로 소자의 집적도가 점점 높아지고, 소자와 외부회로를 접속하기 위한 소자에 배설되는 접속단자(pad)의 수가 증대하고, 또한 배설밀도도 높아지고 있다.

상기와 같은 전자소자를 패키지화하기 위해서는 전자소자를 배선기판 상에 탑재함과 더불어 소자의 접속단자와 배선기판상의 접속단자를 접속할 필요가 있는데, 약 10mm의 소자의 주위에 1000개 정도의 접속단자를 배설하는 경우, 그 배설 피치(pitch)는 약 40㎛정도로 대단히 미세한 것으로 된다.

이와 같은 미세한 피치(fine-pitch)로 배설된 접속단자를 배선기판에 배설된 접속단자와 접속하기 위해서는 배선기판상의 배선형성이나 접속할 때의 위치맞춤에 매우 높은 정밀도가 요구되어, 종래의 와이어 본딩(wire bonding)기술이나 TAB(Tape Automated Bonding)기술로는 대응하는 것이 매우 곤란하다는 문제가 있다.

이와 같은 문제를 해결하기 위한 방법으로서, 반도체소자와 구조적으로 결합되며 별도의 커넥터의 사용 없이 적층된 회로패턴이 서로 연결된 구조를 갖는 인쇄회로기판(printed circuit board)의 사용이 점점 더 증가하고 있는데, 고집적화와 미세한 배설 피치의 요구에 대응하기 위하여 정밀한 미세 비아홀의 형성을 요구하고 있다.

따라서 상기한 요구로 등록특허 제10-0619340호(2006.08.25)에서는 (A)내층에 회로패턴 및 정렬용 인식 타겟을 형성하는 단계, (B)절연층 및 동박층을 포함하며 상기 정렬용 인식 타겟의 윈도우가 형성된 외층을 상기 내층에 적층하는 단계, (C)상기 정렬용 인식 타겟을 인식하여 상기 내층 및 외층을 정렬한 후, 상기 외층에 미세 비아홀을 형성하는 단계 및 (D)상기 미세 비아홀에 동도금을 수행한 후, 상기 외층의 동박층에 회로패턴을 형성하는 단계를 포함하여 이루어지되, 상기 (A) 단계 이후에, (E)상기 정렬용 인식 타겟에 광학적으로 투명한 커버 레이(cover lay)를 도포하는 단계를 더 포함하여 이루어지는 인쇄회로기판의 미세 비아홀 형성 방법을 제공하였고,

종래의 다른 실시예로 등록특허 제10-0777021호(2007.11.09)에서는 각층의 배선을 전기적으로 연결시키는 비아홀 형성 방법에 있어서, 홀 가공재에 비아홀을 가공하는 제 1 단계, 상기 비아홀에, 전도성 액상 열경화성 물질이 포함된 잉크를 충진시키는 제 2 단계, 열을 가해 상기 비아홀 내에 전도성 물질만 남기는 제 3 단계; 및 상기 제 2 단계 및 제 3 단계를 반복수행하여 상기 비아홀 내에 전도성 물질을 채우는 제 4단계를 포함하고, 상기 잉크의 충진은 잉크젯 분사방식을 이용하는 비아홀 형성방법을 제공하였다.

하지만 종래의 회로기판 중 비아의 사이즈(via size)가 75um 이하로 내려갈 수 없었던 주요 원인은 동도금 애스펙트 비(aspect ratio: 동도금 두께/홀경 비)때문이였는데, 현재 동도금 애스펙트 비(aspect ratio)를 적용한 현 시점에서 레이저 비아 사이즈(Laser via size)를 줄일 경우, 동도금 애스펙트 비(aspect ratio)가 커져 비아 필(via fill) 도금이 불가능하고, 이에 따라 애니 레이어 프로덕트(any layer product) 형성이 불가능하다.

또한 레이저 비아 사이즈(Laser via size)의 축소에 따른 동도금 애스펙트 비(aspect ratio) 증가 문제를 해결하기 위해 절연층의 두께를 40um 이하로 낮출 경우 층간 마이크로 쇼트(micro short)가 발생하는 문제점을 안고 있었다.

따라서 본 발명은 상기한 문제를 극복하기 위해 내층회로에 비아를 형성하고, 그 비아의 내부를 도전성 채움재로 채우면서 비아의 종단에 랜드를 더 형성하여, 상기 랜드에 의해 랜드 상에 위치하는 층간 절연층의 두께에 따라 동도금 애스펙트 비(aspect ratio)를 낮추면서 레이저 비아 사이즈(Laser via size)를 줄일 수 있어, 파인-피치(fine-Pitch)의 미세 비아를 구현한 회로기판의 제조방법을 제공하는 것을 그 목적으로 한다.

본 발명에 따른 미세 비아를 구현한 회로기판의 제조방법은 a)절연층인 코어를 중심으로, 코어의 상, 하면에 각각 제1동박층 및 제2동박층이 적층된 내층기판을 제공하는 단계와, b)상기 내층기판의 제1동박층 및 제2동박층이 전기적으로 연결되도록, 레이저 드릴링으로 상기 내층기판의 제1동박층 또는 제2동박층 중 어느 한 동박층에서 코어까지 드릴링된 비아홀들을 형성하고, 상기 비아홀들에 1차 동도금을 실시하여 비아들을 형성하는 단계와, c)상기 비아들의 위치에 대응하는 부분들이 오픈된 오픈부가 형성된 제1드라이필름을 제1동박층 및 제2동박층에 적층한 후, 상기 오픈부들를 통해 도전성 채움재를 플레이팅(fill-도금) 하여, 상기 비아에 도전성 채움재를 충진하면서, 상기 제1동박층 및 제2동박층의 높이보다 높게 상기 제1드라이필름 두께만큼 도전성 채움재를 채워, 상기 비아의 상,하단에 각각 도전성 랜드를 형성하는 단계와, d)제1드라이필름을 제거한 후, 다시 해당 회로패턴에 대응하는 형상으로 오픈패턴이 형성된 제2드라이필름을 제1동박층 및 제2동박층에 적층한 후, 제1동박층 및 제2동박층을 회로패턴에 대응하는 패턴으로 식각하여 상기 코어의 상,하면에 제1내측회로패턴 및 제2내측회로패턴을 형성하는 단계와, e)제2드라이필름을 제거한 후, 제1내측회로패턴 및 제2내측회로패턴 표면에 프리프레그를 적층하는 단계와, f)랜드가 위치하는 프리프레그의 표면에 레이저 드릴링으로 미세비아홀을 형성하는 단계, 및 g)상기 프리프레그의 표면 및 미세비아홀에 제2동도금을 실시하여, 랜드와 전기적으로 연결된 미세비아를 형성하는 단계를 포함한다.

삭제

삭제

본 발명에 따른 미세 비아를 구현한 회로기판의 제조방법은 다음과 같은 효과를 가진다.

첫째, 내층회로에 비아를 형성하고, 그 비아의 내부를 도전성 채움재로 채우면서 비아의 종단에 랜드를 더 형성하여, 상기 랜드에 의해 랜드 상에 위치하는 층간 절연층의 두께에 따라 동도금 애스펙트 비(aspect ratio)를 낮추면서 레이저 비아 사이즈(Laser via size)를 줄일 수 있어, 파인-피치(fine-Pitch)의 미세 비아를 구현할 수 있는 효과를 가진다.

둘째, 필(fill)도금이 비아에만 선택적으로 실시되고, 내층기판에 형성된 초기 동박층으로 회로패턴 구현이 가능해 종래보다 더욱 조밀한 파인-피치(fine-Pitch)의 회로패턴을 형성할 수 있는 효과를 가진다.

도 1은 본 발명에 따른 일 실시예를 단계적으로 보인 예시도이다.
도 2는 본 발명에 따른 일 실시예에 의해 형성된 미세 비아를 보인 예시도이다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 균등한 변형 예들이 있을 수 있음을 이해하여야 한다.

본 발명은 층간 도전을 위한 비아의 종단에 랜드를 더 형성하고, 상기 랜드와 추가로 전기적으로 연결되는 비아가 레이저 비아 사이즈(Laser via size)를 애스펙트 비(aspect ratio)에 따라 줄일 수 있어, 비아 간 배치를 파인-피치(fine-pitch)의 미세 비아를 구현한 회로기판을 제조하는 방법에 관한 것으로, 도면을 참조하여 살펴보면 다음과 같다.

도 1을 참조하면 먼저 a)단계로, 절연층인 코어(11)를 중심으로, 코어(11)의 상, 하면에 각각 제1동박층(12) 및 제2동박층(13)이 적층된 내층기판(10)을 제공한다.

이때 상기 코어(11)는 마이크로 단위의 두께를 가지고, 절연성이 좋은 수지재로 이루어지며, 또한 내충격성, 치수안정성 및 내마찰성이 좋은 폴리이미드 또는 커버레이로 이루어질 수 있다.

그리고 상기 제1동박층(12) 및 제2동박층(13)은 해당 두께의 얇은 동박이 상기 코어(11)의 표면 상,하면에 동도금의 실시로 형성되거나, 또는 각각 접합되어 이루어질 수 있는데, 이때 상기 제1동박층(12) 및 제2동박층(13)은 접착제를 이용하여 상기 코어(11)에 접합될 수도 있다.

다음은 b)단계로, 상기한 a)단계에 의해 제공된 내층기판(10)의 제1동박층(12) 및 제2동박층(13)이 서로 전기적으로 연결되게, 해당 회로패턴에 대응하는 복수의 비아(14)들을 형성한다.

이때 상기 내층기판(10)에 비아(14)들을 형성하기 위해 먼저 b-1)단계로, 상기 내층기판(10)의 제1동박층(12) 또는 제2동박층(13) 중 어느 한 동박층(12 or 13)에 레이저 드릴링을 실시하여, 어느 한 동박층(12 or 13)에서 코어(11)까지 드릴링된 복수의 비아홀들을 형성한다.

그리고 b-2)단계로, 상기 복수의 비아홀들에 1차 동도금을 실시하여 복수의 비아(14)들이 형성된다.

이때 실시되는 1차 동도금은 레이저 드릴링이 실시된 동박층(12 or 13) 표면 상에서 실시(단면 회로기판 적용)되는 것이 바람직하고, 필요에 따라 레이저 드릴링이 실시되지 않은 대향면에도 1차 동도금이 실시(양면 회로기판 적용)될 수도 있으며, 또한 별도의 레지스트층을 적층해 선별적으로 드릴링된 복수의 비아홀에만 1차 동도금을 실시할 수도 있다.

여기서 실시되는 1차 동도금은 화학 동도금 방식이 적용되는 것이 바람직하나, 이에 한정하지 않고, 이온증착 방식 등이 실시될 수도 있다.

다음은 c)단계로, 상기 비아(14)들의 위치에 대응하는 부분들이 오픈되어 복수의 오픈부(21)가 형성된 제1드라이필름(20)을 제1동박층(12) 및 제2동박층(13)에 각각 형성한 후, 상기 오픈부(21)들에 도전성 채움재(30)를 플레이팅(fill-도금)하여, 상기 비아(14)에 채움재(30)를 충진하면서 상기 비아(14)의 상,하단에 각각 도전성 랜드(15)를 형성한다.

이때 도전성 채움재(30)의 주요성분은 구리(Cu)이고, 상기 제1동박층(12) 및 제2동박층(13)에 각각 형성되는 제1드라이필름(dry film; 20)은 감광성 레지스터로 이루어지는데, 아트워크 필름(artwork film) 등을 마스크로 이용하여 제1드라이필름(20)의 일부를 경화시킨 후, 일부의 경화로 인해 생성된 제1드라이필름(20)의 오픈부(21)에 도전성 채움재(30)를 플레이팅(fill-도금) 실시함으로써, 상기 비아(14)에 채움재(30)를 충진함과 동시에 상기 비아(14)의 상,하단에 각각 도전성 랜드(15)를 형성할 수 있다.

일례로, 제1드라이필름(20)은 아트워크 필름에 의해 가려지는 부분은 경화되지 않고 노출된 부분만이 경화됨으로써 부분적으로 제거되어 오픈부(21)가 형성될 수 있으며, 부분적으로 오픈부(21)가 형성된 제1드라이필름(20)을 마스크로 이용하여 비아-필(via-fill)도금을 실시함으로써 상기 비아(14)에 채움재(30)를 충진함과 동시에 상기 비아(14)의 상,하단에 도전성 랜드(15)를 형성할 수 있다.

이때 실시되는 비아-필(via-fill)도금은 전해도금으로 실시하는 것이 바람직하고, 상기 비아(14)의 상,하단에 형성되는 도전성 랜드(15)의 두께는 오픈부(21)의 높이와 같다.

또한 다른 일례로 상기 채움재(30)를 광경화성 용액이 포함된 도전성 페이스트로 구비하여, 제1드라이필름(20)의 오픈부(21)를 통해 상기 비아(14)에 채움재(30)를 충진함과 동시에 상기 오픈부(21)를 도전성 페이스트로 채운 후, 상기 제1드라이필름(20)의 표면에 자외선을 조사하여 상기 비아(14)의 상,하단에 각각 도전성 랜드(15)를 형성할 수도 있다.

다음은 d)단계로, 제1드라이필름(20)을 제거한 후, 다시 해당 회로패턴에 대응하는 형상으로 오픈패턴이 형성된 제2드라이필름(40)을 제1동박층(12) 및 제2동박층(13)에 각각 적층한 후, 제1동박층(12) 및 제2동박층(13)을 회로패턴에 대응하는 패턴으로 식각하여 상기 코어(11)의 상,하면에 각각 제1내측회로패턴 및 제2내측회로패턴을 형성한다.

이때 제1내측회로패턴 및 제2내측회로패턴을 형성하는 공정은 통상의 회로 패턴을 형성하는 공정과 기본적으로 유사한데, 일 실시예를 들면 제1동박층(12) 및 제2동박층(13) 상에 제2드라이필름(dry film; 40)을 형성한 후 아트워크 필름(artwork film) 등을 마스크로 이용하여 제2드라이필름(40)의 일부를 경화시킨 후 일부의 경화로 인해 생성된 제2드라이필름(40)의 오픈부를 통해 노출된 제1동박층(12) 및 제2동박층(13)을 에칭함으로써 소망의 패턴을 형성할 수 있다.

이를테면, 제2드라이필름(40)은 아트워크 필름에 의해 가려지는 부분은 경화되지 않고 노출된 부분만이 경화됨으로써 부분적으로 제거될 수 있으며, 이후 이 부분적으로 제거된 제2드라이필름(40)을 마스크로 이용하여 동박층(도금층 포함)을 에칭함으로써 원하는 제1내측회로패턴 및 제2내측회로패턴을 형성할 수 있다.

다음은 e)단계로, 제2드라이필름(40) 제거 후, 제1내측회로패턴 및 제2내측회로패턴 표면에 프리프레그(50)가 적층된다.

이때 접합되는 프리프레그(50)는 제1내측회로패턴 및 제2내측회로패턴의 표면 절연하기 위한 것으로, 비아(14)의 종단에 형성된 랜드(15)의 표면 역시 절연된다.

여기서 프리프레그(50)는 상기 제1내측회로패턴 및 제2내측회로패턴과 비아(14)의 종단에 형성된 랜드(15)와 동일한 두께로 절연되는 것이 아니고, 롤러 등과 같은 수단으로 상기 프리프레그(50)의 표면을 밀어 상기 프리프레그(50)의 표면이 전체적으로 고른 평탄면을 이루도록 하는 것이 바람직하다.

또한 상기 프리프레그(50)는 그 표면에 동박이 접합된 프리프레그(50)가 이용될 수도 있다.

다음은 f)단계로, 랜드(15)가 위치하는 프리프레그(50)의 표면에 레이저 드릴링으로 프리프레그(50)의 두께 비율에 부합하는 직경의 미세 비아홀을 형성한다.

이때 형성되는 비아홀의 직경은 프리프레그(50)의 애스펙트 비(aspect ratio)에 따라 상기 제1내측회로패턴 및 제2내측회로패턴을 절연하는 프리프레그(50)보다 랜드(15)를 절연하는 프리프레그(50)가 얇아 레이저 드릴링으로 미세한 비아홀 가공이 가능하다.

다음은 g)단계로, 상기 프리프레그(50) 및 미세 비아홀에 제2동도금을 실시하여, 랜드(15)와 전기적으로 연결된 미세비아(60)를 형성한다.

이때 실시되는 제2동도금은 전해 동도금 방식으로 실시할 수 있다.

상기 g)단계로 인해 상기 프리프레그(50)의 표면에 제2동도금층이 형성되면 , 외측회로패턴에 대응하는 제3드라이필름을 제2동도금층에 적층한 후, 제2동도금층을 외측회로패턴에 대응하는 패턴으로 식각하여 상기 프리프레그(50)의 상,하면에 각각 외측회로패턴을 형성하여 회로기판을 완성할 수 있다.

따라서 상기한 과정에 의해 도 2에 도시한 바와 같이 비아 중심 간의 거리를 종래에는 최소 350㎛까지만 구현할 수 있으나, 본 발명의 실시에 따라 비아 중심 간의 거리를 최소 210㎛로 줄일 수 있고, 또한 비아의 지름을 30㎛까지 줄일 수 있다.

그리고 랜드의 사이즈 역시 105㎛까지 줄일 수 있으며, 필도금이 비아에만 선택적으로 실시되고, 별도의 동도금 공정 없이 내층기판에 형성된 초기의 동박층으로 회로패턴 구현이 가능해 더욱 조밀한 파인 피치의 회로패턴을 형성할 수 있다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

10: 내층기판
11: 코어
12: 제1동박층
13: 제2동박층
14: 비아
15: 랜드
20: 제1드라이필름
21: 오픈부
30: 채움재
40: 제2드라이필름
50: 프리프레그
60: 미세 비아

Claims (3)

1. a)절연층인 코어를 중심으로, 코어의 상, 하면에 각각 제1동박층 및 제2동박층이 적층된 내층기판을 제공하는 단계;
   b)상기 내층기판의 제1동박층 및 제2동박층이 전기적으로 연결되도록, 레이저 드릴링으로 상기 내층기판의 제1동박층 또는 제2동박층 중 어느 한 동박층에서 코어까지 드릴링된 비아홀들을 형성하고, 상기 비아홀들에 1차 동도금을 실시하여 비아들을 형성하는 단계;
   c)상기 비아들의 위치에 대응하는 부분들이 오픈된 오픈부가 형성된 제1드라이필름을 제1동박층 및 제2동박층에 적층한 후, 상기 오픈부들을 통해 도전성 채움재를 플레이팅(fill-도금) 하여, 상기 비아에 도전성 채움재를 충진하면서, 상기 제1동박층 및 제2동박층의 높이보다 높게 상기 제1드라이필름 두께만큼 도전성 채움재를 채워, 상기 비아의 상,하단에 각각 도전성 랜드를 형성하는 단계;
   d)제1드라이필름을 제거한 후, 다시 해당 회로패턴에 대응하는 형상으로 오픈패턴이 형성된 제2드라이필름을 제1동박층 및 제2동박층에 적층한 후, 제1동박층 및 제2동박층을 회로패턴에 대응하는 패턴으로 식각하여 상기 코어의 상,하면에 제1내측회로패턴 및 제2내측회로패턴을 형성하는 단계;
   e)제2드라이필름을 제거한 후, 제1내측회로패턴 및 제2내측회로패턴 표면에 프리프레그를 적층하는 단계;
   f)랜드가 위치하는 프리프레그의 표면에 레이저 드릴링으로 미세비아홀을 형성하는 단계; 및
   g)상기 프리프레그의 표면 및 미세비아홀에 제2동도금을 실시하여, 랜드와 전기적으로 연결된 미세비아를 형성하는 단계;를 포함하는 미세 비아를 구현한 회로기판의 제조방법.
2. 삭제
3. 삭제

Images