KR100752017B1 - 인쇄회로기판의 제조방법 - Google Patents
인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR100752017B1 KR100752017B1 KR1020060010769A KR20060010769A KR100752017B1 KR 100752017 B1 KR100752017 B1 KR 100752017B1 KR 1020060010769 A KR1020060010769 A KR 1020060010769A KR 20060010769 A KR20060010769 A KR 20060010769A KR 100752017 B1 KR100752017 B1 KR 100752017B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper plating
- manufacturing
- printed circuit
- circuit board
- copper foil
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명은 동 도금 공정 시간 및 제조 비용을 줄일 뿐만 아니라 비아홀 내부의 동 도금층 충진율을 향상시켜 열 방출 특성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
도금 레지스터, 전해 동 도금, 무 전해 동 도금
Description
도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법을 나타내는 단면도.
도 2a 내지 도 2c는 종래 기술에 따른 비아홀 제조방법을 나타내는 단면도.
도 3a 내지 도 3g는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10, 100 : 원판 11, 111 : 절연층
12, 112a, 112b : 동박 13, 113 : 블라인드 비아홀
14, 1114 : 솔더 레지스트 패턴 15, 117 : 도금층
115 : 도금 레지스터 116 : 동 도금층
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 동 도금 공정 시간 및 제조 비용을 줄일 뿐만 아니라 비아홀 내부의 동 도금층 충진율을 향상시켜 열 방출 특성을 향상시킬 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Borad; PCB)이란 전자부품 상호 간의 전기배선을 회로설계에 기초하여, 절연기판 위에 도체를 형성하는 프린트 배선판으로 PCB기판, 프린트회로판 또는 인쇄배선기판(Printed Wiring Board)이라고 한다.
일반적으로 인쇄회로기판은 페놀수지 절연판 또는 에폭시수지 절연판 등의 표면에 구리 박판을 부착시킨 후, 회로의 배선패턴에 따라 에칭하여 필요한 회로를 구성하고 그 위에 IC, 콘덴서, 저항 등의 여러 가지 전기전자부품을 조밀하게 탑재할 수 있게 하는 절연평판이다.
즉, 각 전자부품 상호 간을 연결하는 회로를 절연판의 표면에 배선모양으로 형성시킨 것이다. 인쇄회로기판은 배선회로판의 면수에 따라 단면기판, 양면기판, 다층기판 등으로 분류되고 있으며, 층수가 많을수록 부품의 실장력이 우수하고 고정밀제품에 사용된다.
이러한, 인쇄회로기판의 제조방법은 홀을 가공하는 드릴(Drill) 공정, 가공된 홀의 전도성을 부여하는 동도금 공정 및 회로를 형성하는 회로공정으로 나누어진다.
도 1a 내지 도 1e는 종래의 인쇄회로기판의 제조방법을 나타내는 단면도이다.
종래의 인쇄회로기판 제조방법은 먼저, 도 1a와 같이 절연층(11) 및 절연층 (11)의 양면에 동박(12)을 포함하는 동박적층판인 원판(10)을 준비한다.
이후, 도 1b와 같이 레이저를 이용하여 원판(10)의 전기적인 도통을 위한 블라인드 비아홀(Blind Via Hole; 이하 "BVH"라 함)(13)을 형성한다.
이후, 화학 동 도금 즉, 무 전해 동 도금 공정과 전해 동 도금 공정으로 도 1c와 같이 원판(10)이 전기적으로 도통되도록 BVH(13) 내벽에 동 도금층을 형성함과 아울러 회로패턴(12a, 12b)을 형성한다.
회로패턴(12a, 12b)을 형성한 후에는 솔더 레지스트(Solder Resist)를 회로패턴(12a, 12b) 상에 도포한 후에는 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분을 제외한 나머지 영역에 도 1d와 같이 솔더 레지스트 패턴(14)을 형성한다.
이후, 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드(Wire Bonding Pad)와 솔더볼 패드(Solder Ball Pad)에는 도 1e에 도시된 바와 같이 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층(15)을 형성한다.
도 2a 내지 도 2c는 종래의 기술에 따른 비아홀 제조방법을 나타내는 도면이다.
도 2a에 도시된 바와 같이 레이저에 의해 BVH(13)가 형성되면 디버링(Deburring) 및 디스미어(Desmear) 공정으로 BVH(13) 가공 중 발생하는 각종 오염과 이물질을 제거한다.
이후, 도 2b에 도시된 바와 같이 BVH(13) 내의 전도성을 부여하기 위해 무 전해 동 도금 공정으로 BVH(13) 내벽에 대략 0.2㎛ 내지 0.4㎛ 정도로 무 전해 동 도금층(20)을 형성한다.
무 전해 동 도금층(20)을 형성한 후에는 절연층(11)의 상부 및 하부에 위치한 동박(12)에 전류를 인가하여 도 2c와 같이 균일한 전해 도금층(22)을 형성한다.
그러나, 이와 같이 무 전해 동 도금 공정을 이용하는 종래의 인쇄회로기판의 제조방법은 무 전해 동 도금 시 도금액 관리가 어려운 뿐만 아니라 동 도금 공정 전체에서 차지하는 비용이 가장 크기 때문에 비용이 증가하는 문제가 있다.
또한, 무 전해 동 도금 공정으로 인해 많은 공정 시간이 요구될 뿐만 아니라 원하는 두께의 전해 도금층(22)을 형성할 경우 전해 도금층(22)이 BVH(13) 홀 내부를 완전히 메우지 못하기 때문에 동박(12)의 열 방출 특성이 저하되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 전기 동 도금 공정만을 이용하여 제조 비용을 줄임과 아울러 제조 공정을 단축할 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 전해 동 도금만을 이용하여 충진율을 향상시킴으로써 동박의 열 방출 특성을 향상시킬 수 있는 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 절연층 및 절연층의 양면에 제 1 동박 및 제 2 동박을 포함하는 원판을 준비하는 단계; 상기 원판의 전기적인 도통을 위해 블라인드 비아홀을 형성하는 단계; 상기 절연층의 하부에 위치한 상기 제 2 동박 하부에 도금 레지스터를 증착하는 단계; 및 상기 제 2 동박에 전류를 인가하여 상기 블라인드 비아홀 내부에 전해 동 도금층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 3a 내지 도 3g는 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
먼저, 도 3a에 도시된 바와 같이 절연층(111) 및 절연층(111) 양면에 동박(112a, 112b)을 포함하는 동박적층판인 원판(100)을 준비한다. 이때, 동박(112a, 112b)의 두께는 회로패턴을 형성할 수 있을 정도의 두께를 갖는다.
원판(100)이 준비되면, 도 3b에 도시된 바와 같이 레이저를 이용하여 블라인드 비아홀(Blind Via Hole; 이하 "BVH"라 함)(113)을 형성한다. BVH(113)가 형성되면, 디버링 및 디스미어 공정으로 BVH(113) 가공 중 발생하는 각종 오염과 이물질을 제거한다.
이후, 도 3c에 도시된 바와 같이 절연층(111) 하부에 적층된 제 2 동박(112b)의 도금 두께를 제어하기 위해 제 2 동박(112b) 하부에 도금 레지스터(115) 를 적층한다. 이때, 도금 레지스터(115)로는 드라이 필름이 사용된다.
도금 레지스터(115) 적층 후 도 3d에 도시된 바와 같이 전해 동 도금 공정으로 전해 동 도금층(116)을 형성한다. 이때, 전류는 절연층(111) 하부에 적층된 제 2 동박(112b)에만 인가된다. 또한, BVH(113) 내부에는 전해 동 도금층(116)이 완전하게 충진된다. 이에 따라, 동박(112a, 112b)의 열 방출 특성이 향상된다.
전해 동 도금층(116) 형성 후 전해 동 도금층(116) 상에 드라이 필름을 증착하고, 드라이 필름 상에 아트워크 필름 즉, 마스크를 밀착시킨 후 자외선(UV)으로 노광한다. 이후, 도 3e에 도시된 바와 같이 현상 및 에칭 공정을 통해 회로패턴(112a, 112b)을 형성하고, 회로패턴(112a, 112b) 상에 증착된 드라이 필름을 제거한다.
회로패턴(112a, 112b)을 형성한 후에는 솔더 레지스트(Solder Resist)를 회로패턴(112a, 112b) 상에 도포한 후에는 노광, 현상 및 건조 공정을 거쳐 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분을 제외한 나머지 영역에 도 3f에 도시된 바와 같이 솔더 레지스트 패턴(114)을 형성한다.
이후, 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드(Wire Bonding Pad)와 솔더볼 패드(Solder Ball Pad)에는 도 3g에 도시된 바와 같이 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층(117)을 형성한다.
상술한 바와 같이, 본 발명은 무 전해 동 도금 공정을 제거함으로써 인쇄회로기판의 제조 공정 시간 및 제조 비용을 줄일 수 있을 뿐만 아니라 무 전해 동 도 금 시 발생되는 불량을 감소시킬 수 있다.
또한, 본 발명은 전해 동 도금 시 절연층 하부에 위치한 동박 하부에 도금 레지스트를 적층하여 절연층 하부에 위치한 동박의 도금층 두께를 제어할 수 있다.
그리고, 본 발명은 전해 동 도금 시 하부 동박에만 전류를 인가하여 비아홀 내부에 동 도금층을 형성하기 때문에 비아홀 내부에 형성되는 동 도금층의 충진율을 향상시킬 수 있다. 이에 따라, 본 발명은 동박의 열 방출 특성을 향상시킬 수 있다.
Claims (3)
- 절연층 및 절연층의 양면에 제 1 동박 및 제 2 동박을 포함하는 원판을 준비하는 단계;상기 원판의 전기적인 도통을 위해 블라인드 비아홀을 형성하는 단계;상기 절연층의 하부에 위치한 상기 제 2 동박 하부에 도금 레지스터를 증착하는 단계; 및상기 제 2 동박에 전류를 인가하여 상기 블라인드 비아홀 내부에 전해 동 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제 1 항에 있어서,상기 도금 레지스터는 드라이 필름인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제 1 항에 있어서,상기 전해 동 도금층은 상기 블라인드 비아홀 내부에 완전히 충진되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060010769A KR100752017B1 (ko) | 2006-02-03 | 2006-02-03 | 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060010769A KR100752017B1 (ko) | 2006-02-03 | 2006-02-03 | 인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070079794A KR20070079794A (ko) | 2007-08-08 |
KR100752017B1 true KR100752017B1 (ko) | 2007-08-28 |
Family
ID=38600339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060010769A KR100752017B1 (ko) | 2006-02-03 | 2006-02-03 | 인쇄회로기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100752017B1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878907B1 (ko) * | 2007-07-24 | 2009-01-15 | 공희철 | Csp용 양면 플렉스 회로기판 제조방법 |
KR100935871B1 (ko) * | 2007-11-22 | 2010-01-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN103260350B (zh) * | 2013-05-07 | 2016-07-06 | 梅州市志浩电子科技有限公司 | 盲埋孔板压合方法 |
CN104821371B (zh) * | 2015-04-23 | 2017-10-13 | 曹先贵 | 一种led集成封装基板的制作方法 |
CN110402030A (zh) * | 2019-07-29 | 2019-11-01 | 成都明天高新产业有限责任公司 | 一种印制电路板散热结构的制造方法及印制电路板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980068021A (ko) * | 1997-02-14 | 1998-10-15 | 황인길 | 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄회로기판의 솔더볼 랜드 형성방법 및 그 구조를 포함하는 인쇄회로기판과 볼 그리드 어레이 반도체 패키지 |
KR20040061410A (ko) * | 2002-12-30 | 2004-07-07 | 삼성전기주식회사 | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 |
-
2006
- 2006-02-03 KR KR1020060010769A patent/KR100752017B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980068021A (ko) * | 1997-02-14 | 1998-10-15 | 황인길 | 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄회로기판의 솔더볼 랜드 형성방법 및 그 구조를 포함하는 인쇄회로기판과 볼 그리드 어레이 반도체 패키지 |
KR20040061410A (ko) * | 2002-12-30 | 2004-07-07 | 삼성전기주식회사 | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20070079794A (ko) | 2007-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
WO2008004382A1 (fr) | Procédé de fabrication d'une plaque de circuit imprimé à couches multiples | |
KR100619348B1 (ko) | 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법 | |
TW201446103A (zh) | 電路板及其製作方法 | |
KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
TWI733655B (zh) | 具有輪廓化導電層的印刷電路板及其製造方法 | |
JP2013140955A (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
WO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP2013106034A (ja) | プリント回路基板の製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP7184679B2 (ja) | プリント配線板およびその製造方法 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
JP2010129997A (ja) | 埋込みパターンを持つプリント基板及びその製造方法 | |
KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
KR100771320B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
TWM579427U (zh) | Multi-layer circuit board structure with through holes and blind holes at the same time | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
KR100807487B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4492071B2 (ja) | 配線基板の製造方法 | |
KR100789521B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |