Nothing Special   »   [go: up one dir, main page]

KR20080017376A - 고저항률 실리콘 구조 및 그 제조 프로세스 - Google Patents

고저항률 실리콘 구조 및 그 제조 프로세스 Download PDF

Info

Publication number
KR20080017376A
KR20080017376A KR1020077029580A KR20077029580A KR20080017376A KR 20080017376 A KR20080017376 A KR 20080017376A KR 1020077029580 A KR1020077029580 A KR 1020077029580A KR 20077029580 A KR20077029580 A KR 20077029580A KR 20080017376 A KR20080017376 A KR 20080017376A
Authority
KR
South Korea
Prior art keywords
concentration
resistivity
wafer
substrate
heat treatment
Prior art date
Application number
KR1020077029580A
Other languages
English (en)
Inventor
로버트 제이. 폴스터
블라디미르 브이. 보론코브
잘리나 아이. 보론코바
안나 브이. 바투니나
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈, 인크. filed Critical 엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Publication of KR20080017376A publication Critical patent/KR20080017376A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 일반적으로 고저항률 CZ 실리콘 웨이퍼, 또는 이로부터 얻어지는 고저항률 실리콘 구조, 및 이를 준비하기 위한 프로세스에 관한 것이다. 구체적으로, 고저항률 실리콘 구조는 그의 기판으로서 대직경 CZ 실리콘 웨이퍼를 포함하고, 기판 웨이퍼의 저항률은 기판 안의 억셉터 원자(예를 들어, 붕소)의 농도로부터 분리되며, 기판의 저항률은 기판 안의 억셉터 원자의 농도에 기초하여 계산되는 저항률보다 실질적으로 더 크다.
고저항률 CZ 실리콘 웨이퍼, 실리콘 구조, 억셉터 원자, 열 도너, 붕소

Description

고저항률 실리콘 구조 및 그 제조 프로세스{A HIGH RESISTIVITY SILICON STRUCTURE AND A PROCESS FOR THE PREPARATION THEREOF}
본 발명은 고저항률(high resistivity) CZ 실리콘 구조 및 그 제조 프로세스에 관한 것이다. 구체적으로, 고저항률 실리콘 구조는 대직경 CZ 실리콘 웨이퍼 또는 이로부터 얻어진 기판을 포함하는데, 웨이퍼 또는 기판의 저항률은 그 안의 억셉터 원자들(예를 들어, 붕소)의 농도와 분리되며, 구조의 저항률은 그 안의 억셉터 원자들의 농도에 기초하여 계산되는 저항률보다 훨씬 크다. 이러한 웨이퍼는 예를 들어 고주파(예를 들어, 마이크로파 또는 RF) 응용에 특히 적합하다.
통상적으로, 갈륨 비소(GaAs) 웨이퍼는 고저항률 소자에서 주로 사용되어 왔다. 갈륨 비소는 본질적으로 높은 캐리어 이동도(mobility)의 이점을 가질 뿐만 아니라, 소자 분리 및 기판 크로스-토크(cross-talk), 전송 라인 손실의 최소화 및 무선 주파수 응용 및 모놀리식 회로에서의 하이 Q 인덕터의 제조에 필요한 고저항률 기판의 가능성을 제공한다.
그러나 최근에 고저항률 단결정 실리콘 웨이퍼의 마련을 위한 제조 기술의 진보가 이루어짐에 따라, 고저항률 전자 산업에서 이러한 웨이퍼의 사용이 확대되어 왔다. 단결정 실리콘을 제조하기 위해 두 가지 방법, 즉 초크랄스 키(Czochralski: CZ) 방법 및 플로팅 존(floatgin zone: FZ) 방법이 이용된다. 약 10 kohm-cm 이상의 저항률을 갖는 FZ 실리콘이 상용화되어 있지만, 이러한 재료는 한계를 갖는다. 예를 들어, 이러한 재료는 제조 비용이 높고, 그 안의 낮은 산소 함유량에 적어도 부분적으로 기인하여 많은 응용에 필요한 기계적 안정성이 부족하며, 제한된 크기를 갖는다. 예를 들어, 이 재료는 개발 산업 표준인 300 mm 이상의 직경으로 이용할 수 없다.
CZ 실리콘은 FZ 실리콘과 연관된 한계들의 많은 부분을 해결하지만, 현재 기술로 준비된 CZ 실리콘도 한계가 없지는 않다. 예를 들어, 붕소는 CZ 실리콘 내의 일반적인 오염 물질이다. 고저항률을 직접 얻도록 충분히 높은 순도의 CZ 재료를 성장시키기 위하여, 붕소 농도는 통상적으로 1.3 x 1013 원자/cm-3을 초과하지 않을 수 있다. 상업적 환경에서 이러한 순도 레벨 이상으로 CZ 실리콘을 제조하는 것은 어렵고 비용이 많이 든다. 예를 들어, 통상적으로 완전히 종합적인 확산로들이 필요하다. 그러나 낮은 붕소 농도가 달성되어도, 열 도너(thermal donor)의 존재라는 제2의 과제가 존재하게 된다. 열 도너는 집적 회로 제조 프로세스의 일부로서 이용되는 열처리 동안 CZ 실리콘 내의 인터스티셜 산소(interstitial oxygen)의 존재의 결과로서 생성된다.
열 도너들의 형성은 일반적으로 저저항률 웨이퍼들에서는 문제가 되지 않는데, 이는 이들이 통상적으로 형성되는 300℃보다 높고 500℃보다 낮은 범위에서 머무르는 시간이 통상적으로 비교적 짧은 약 1-2 시간이고, n형 또는 p형 도핑에서 주입되는 다수 캐리어들이 통상 지배적이기 때문이다. 그러나 추가되는 도펀트 농도가 낮은 고저항률 응용에 있어서, 소자 처리 단계들에서의 열 도너들의 형성은 최종 웨이퍼 저항률의 주요 인자이다. (예를 들어, W. Kaiser et al, Phys. Rev., 105, 1751, (1957), W, Kaiser et al, Phys. Rev., 112, 1546, (1958), Londos et al., Appl. Phys. Lett., 62, 1525, 1993. 참조.) 따라서, 고저항률 CZ 응용에 있어서, 잔여 인터스티셜 산소 농도는 소자 처리 동안 열 도너 형성 속도에 크게 영향을 미칠 것이다.
현재까지, CZ 열 도너 문제에 대해 제안된 해결책들은 본질적으로 동일한 접근법을 필요로 하는데, 즉 이들 접근법은 CZ 프로세스 단독으로 달성할 수 있는 것보다 훨씬 아래로 실리콘 기판의 산소 함유량을 억제하려고 시도한다. 이 아이디어는 초기 기판 저항률의 모든 목표 값에 대해 산소 농도가 충분히 낮아서 열 도너 형성이 문제가 되지 않는다는 것이다. 통상적으로, 이러한 접근법은 내부에 성장된 인터스티셜 산소를 고용체 밖으로 석출시키기 위한 열처리를 필요로 한다. 그러나 이러한 접근법은 비용이 많이 들고, 높은 온도에서 통상적으로 수십 시간의 장 시간이 소비된다.
따라서, 요컨대 본 발명은 고저항률 CZ 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 최소 150 mm의 공칭 직경을 가지며, 소정 농도의 열 도너 [TD] 및 억셉터 [A]를 포함하는데, 비율 [TD]:[A]는 약 0.8:1 내지 1.2:1이다.
본 발명은 또한 CZ 단결정 실리콘 기판을 포함하는 고저항률 실리콘 구조에 관한 것인데, 기판은 소정 농도의 열 도너 [TD] 및 억셉터 [A]를 구비하며, 비율 [TD]:[A]는 약 0.8:1 내지 1.2:1이다.
본 발명은 또한, 붕소를 함유하고 붕소 농도에 기초하여 계산되는 저항률보다 훨씬 높은 저항률을 갖는 CZ 단결정 실리콘 기판을 구비한 고저항률 실리콘 구조에 관한 것이다. 바람직한 일 실시예에서, 저항률은 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 5 또는 약 10배 크다.
또한, 본 발명은 적어도 약 150 mm의 공칭 직경을 갖고, 붕소를 함유하며, 붕소 농도에 기초하여 계산되는 저항률보다 훨씬 높은 저항률을 갖는 고저항률 CZ 단결정 실리콘 웨이퍼에 관한 것이다. 바람직한 일 실시예에서, 저항률은 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 5 또는 약 10배 크다.
본 발명은 또한, 전술한 고저항률 실리콘 웨이퍼 또는 구조 중 하나 이상의 준비를 위한 프로세스에 관한 것이다. 예를 들어, 본 발명은 또한 고저항률 실리콘 구조를 준비하기 위한 프로세스에 관한 것인데, 이 프로세스는 적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 기판을 포함하는 실리콘 구조에 소정 기간 및 온도로 열처리를 행하여, 결과적으로 열처리된 구조의 기판이 소정 농도의 열 도너 [TD] 및 억셉터 [A]를 갖게 하는데, 이때 비율 [TD]:[A]는 약 0.8:1 내지 약 1.2:1이다.
또한 본 발명은 고저항률 CZ 단결정 실리콘 웨이퍼를 준비하기 위한 프로세스에 관한 것인데, 이 프로세스는 적어도 150 mm의 공칭 직경 및 적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 웨이퍼에 소정 기간 및 온도로 열처리를 행하여, 결과적으로 열처리된 웨이퍼가 소정 농도의 열 도너 [TD] 및 억셉터 [A]를 갖게 하는데, 이때 비율 [TD]:[A]는 약 0.8:1 내지 약 1.2:1이다.
또한 본 발명은 고저항률 실리콘 구조를 준비하기 위한 프로세스에 관한 것이다. 이 프로세스는, 붕소 및 인터스티셜 산소를 함유하고 적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 기판을 포함하는 실리콘 구조에, 붕소 농도에 기초하여 계산되는 저항률보다 훨씬 높은 결과적인 저항률을 갖는 CZ 단결정 실리콘 기판을 구비하는 단결정 실리콘 구조를 얻기에 충분한 시간 및 온도로 열처리를 행하는 단계를 포함한다. 바람직한 일 실시예에서, 저항률은 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 5 또는 약 10배 크다.
또한 본 발명은 고저항률 CZ 단결정 실리콘 웨이퍼를 준비하기 위한 프로세스에 관한 것이다. 이 프로세스는, 붕소 및 인터스티셜 산소를 함유하고 적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 웨이퍼에, 붕소 농도에 기초하여 계산되는 저항률보다 훨씬 높은 결과적인 저항률을 갖는 CZ 단결정 실리콘 웨이퍼를 얻기에 충분한 시간 및 온도로 열처리를 행하는 단계를 포함한다. 바람직한 일 실시예에서, 저항률은 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 5 또는 약 10배 크다.
또한, 본 발명은 전술한 프로세스들 중 하나에 관한 것으로서 상기 구조의 기판 또는 웨이퍼의 붕소 농도 [B] 및 산소 농도 [Oi]와 열처리의 온도 T가 다음의 수학식으로 표현되는 관계를 가진다.
[B] = 1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
여기서, [B]는 붕소 농도이고, [Oi]ref는 기준 인터스티셜 산소 농도로서, 약 6.6e17 cm-3이며, [Oi]는 웨이퍼 또는 구조의 기판의 실제 인터스티셜 산소 농도이고, n은 산소 지수로서 약 7이며, E는 활성화 에너지로서 약 4 eV이며, k는 볼쯔만 상수이고, T는 실제 열처리 온도이고, Tref는 기준 온도로서 약 520℃이며, (i) 주어진 붕소 농도 [B]에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며, (ii) 주어진 산소 농도 [Oi]에 대해, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며, (iii) 주어진 열처리 온도 T에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있다.
본 발명은 또한 전술한 실리콘 구조 및/또는 웨이퍼의 어셈블리에 관한 것인데, 상기 어셈블리는 예를 들어 적어도 10개, 20개 또는 그 이상의 구조 또는 웨이퍼를 포함한다.
본 발명은 또한 표면 상에 에피텍셜 실리콘층이 퇴적된 전술한 실리콘 웨이퍼들 중 하나에 관한 것이다. 대안으로, 본 발명은 전술한 실리콘 웨이퍼들 중 하나를 포함하는 실리콘-온-인슐레이터 구조에 관한 것인데, 상기 웨이퍼는 상기 실리콘-온-인슐레이터 구조의 기판 또는 핸들 웨이퍼로서 기능한다.
도 1은 약 450℃ 이하로 어닐링될 때 시간에 따라 CZ 단결정 실리콘 내의 열 도너 농도가 어떻게 변하는지를 나타내는, 일반적으로 인정되는 그래프이다. 도시된 라인의 기울기는 어닐링되고 있는 실리콘 내의 산소 농도의 4 제곱에 의존하는 것으로 일반적으로 알려져 있다.
도 2는 열 도너의 초기 형성 속도를 나타내는 그래프이다.
도 3은 어닐링 동안 열 도너(TD)의 생성 동안의 저항률의 일반적인 거동을 나타내는 그래프이다. 이것은 약 1e14 cm-3/h 의 일반적인 TD 생성 속도 및 초기 100 ohm-cm p형(근사) 샘플을 이용한 계산 예이다. 이 그래프에서, 음의 저항률 값은 n형 도전성을 나타낸다.
도 4는 어닐링 동안의 TD 종속 저항률에 대해서만의 시작 저항률의 영향을 나타내는 그래프이다. 이것은 약 1e14 cm-3/h 의 일반적인 TD 형성 속도 및 약 80, 100 및 120 ohm-cm(p형)의 초기 저항률을 이용한 계산 예이다. 이 그래프에서, 음의 저항률은 n형 도전성을 나타낸다.
도 5는 어닐링 동안의 TD 종속 저항률에 대한 산소 농도 범위의 영향을 나타내는 그래프이다. 이것은 가설적인 산소 농도 범위의 중간에 대해 약 1e14 cm-3/h 의 일반적인 TD 형성 속도를 이용한 계산 예이다. 약 [Oi]4의 일반적인 산소 농도 의존성에 대해, 이 그래프에서의 속도 범위는 약 +/- 0.5 ppma의 산소 농도 범위에 대응한다. 모든 샘플의 초기 저항률은 100 ohm-cm p형이다. 이 도면에서, 음의 저항률은 n형 도전성을 나타낸다.
도 6은 본 발명의 발견에 따라, 통상적으로 인가되는 온도를 초과하는 온도(예를 들어, 약 480℃ 이상)로 어닐링될 때 시간에 따라 CZ 단결정 실리콘 내의 열 도너 농도가 어떻게 변하는지를 나타내는 그래프이다. 본 발명에 따르면, 상승된 온도에서 열 도너의 농도가 소정 기간 동안 안정기(plateau)에 도달한다는 것이 발견되었다.
도 7a 및 7b는 약 560℃(도 7a) 및 약 570℃(도 7b)에서의 어닐링 동안 TD 형성(곡선 1) 및 사전 생성 TD의 감소(곡선 2)에 대한 동역학 곡선들의 그래프이다.
도 8은 온도의 함수로서의, 2개의 상이한 산소 농도에 대한 낮은 붕소 농도 재료(약 2e12 cm-3)에서의 측정, 포화, 추가된 전자 농도의 그래프이다. 아래 곡선(사각형)은 낮은 산도 농도에 대한 것이다.
도 9a 및 9b는 (수학식 1a에 의해 정의되는 바와 같이) 본 발명에 의해 고저항률 상태를 달성하기 위한 조건들이 만족되는 온도, 초기 저항률 및 산소 농도 공간에서의 포인트들의 자취를 나타내는 그래프이다. 도 9a에서, 곡선 상의 번호 1-4는 각각 (5, 6, 7 및 8) x 1017 cm-3의 산소 농도를 나타낸다(이들 농도는 각각 10, 12, 14 및 16 ppma에 대응한다).
도 10a 내지 10d는 저항률을 상승시키기 위해 본 발명의 처리를 받은 하나의 웨이퍼 상에 취해진 "확산 저항(spreading resistance)" 측정 데이터를 나타내는 4개의 플롯으로서, 본 발명의 프로세스에 의해 달성되는 효과의 균일도를 나타내고 있다. 웨이퍼 내의 깊이의 함수인 저항률은 반경을 따라 4개의 상이한 포인트에서 측정되었다. 방사상 위치들은 각각 200 mm 웨이퍼의 에지로부터 1, 3, 5 및 7 cm로서 주어진다(즉, 도 10a는 에지로부터 1 cm이고, 도 10b는 에지로부터 3 cm이고, 도 10c는 에지로부터 5 cm이며, 도 10d는 에지로부터 7 cm이다). 각각의 곡선은 전면 "0"에서 배면을 향하는 저항률이다. 눈금들은 0에서 600 마이크론까지를 나타낸다. 웨이퍼의 총 두께는 약 675 마이크론이었다. 측정된 데이터는 거의 모든 깊이에서 거의 모든 방사상 위치에서 값 103을 매우 가깝게 따른다. 이 데이터는 본 발명의 프로세스가 반경 및 깊이 양자에 있어서 실질적으로 균일한 결과를 가져올 수 있다는 것을 보여 준다. (이들 그래프에서, Y축은 10-2 ohm-cm에서 105 ohm-cm까지의 범위의 저항률을 나타내는데, 즉 아래에서 위로 수평 라인들은 각각 10-2, 10-1, 100, 101, 102, 103, 104 및 105 ohm-cm의 저항률을 나타낸다. X축은 0 내지 600 마이크론 범위의 깊이를 나타내는데, 즉 X축 상의 수직 라인은 0에서 600 마이크론까지 50 마이크론의 증가를 나타낸다.)
도 11은 [Oi]4 종속성을 적용할 때 모집단의 산소 농도가 약 +/- 0.1 ppma(열 도너 속도는 약 100 ohm-cm)씩만 변하는 계산 예를 나타내는 그래프이다.
도 12는 본 발명의 일 실시예를 나타내는 흐름도 또는 블록도인데, 본 명세 서에서 상술되는 열처리는 소자 제조 프로세스의 배선(metalization) 단계 후에 수행된다.
도 13은 본 발명의 대안적인 실시예를 나타내는 흐름도 또는 블록도인데, 본 명세서에서 상술되는 열처리는 소자 제조 프로세스의 배선 단계 전에 수행된다.
도 14는 대략적인 샘플 [B] 및 [Oi]를 아는 도 9a 및 9b로부터 도출된 대략적인 어닐링 온도를 이용한 고저항률 상태의 생성을 나타내는 그래프이다. 채워진 점들은 n형 도전성을 나타낸다. 빈 점들은 p형 도전성을 나타낸다.
도 15는 도 14의 결과들에 대해 사용된 것들과 유사한 샘플들을 사용하였지만 약 530℃의 중심 또는 "이상적인" 값(이 특정 예에 대해) 주위에서 온도를 변화시켜 얻어진 포화 저항률 값들의 그래프이다. 허용 가능한 어닐 온도의 넓은 영역이 관측된다.
도 16a 및 16b는 "정상적인" 열 도너들만을 수반하고 "재구성" 열 도너들을 수반하지 않는 단순 모델 내의 보상을 위한 "이상적인" 온도로부터의 편차 또는 변동에 대해 계산된 저항률의 그래프이다. 도 16a는 약 2e13 cm-3(곡선 1) 및 약 2e14 cm-3(곡선 2)의 붕소 농도에 대한 저항률을 나타낸다. 도 16b는 본질적으로 임의의 초기 저항률에 대해 보편적인 저항률 향상 인자를 나타낸다.
도 17은 고저항률 샘플들의 저항률에 대한 400℃ 어닐의 영향을 나타내는 그래프이다. 빈 심볼은 p형에 대응하고, 채워진 심볼은 n형에 대응한다.
도 18a 내지 18d는 큰 [Oi] 제거 영역을 가진 열처리된 샘플들에서 얻어진 고저항률 상태의 그래프이다. 구체적으로, 도 18a는 1100℃ 외부 확산 어닐 후에 적용된 530℃에서의 처리만의 결과를 나타낸다. 도 18b는 1100℃ 외부 확산 어닐에 이은 450℃에서의 사전 어닐 후에 적용된 530℃에서의 처리의 결과를 나타낸다(즉, 450℃에서의 정상적인 열 도너 생성 어닐은 530℃에서의 어닐 전에, 1100℃에서의 어닐 이후에 수행되었다). 도 18c는 외부 확산 어닐 및 열 도너를 형성하기 위한 사전 어닐 없이 적용된 530℃에서의 처리의 결과를 나타낸다. 도 18d는 열 도너를 형성하기 위한 450℃에서의 사전 어닐 후에 수행된 530℃에서의 처리의 결과를 나타낸다. 모든 도면에서, 저항률의 종속 깊이(SRP)(0 내지 120 마이크론)가 보여진다.
본 발명에 따르면, 그리고 후술하는 바와 같이, CZ 단결정 실리콘 웨이퍼 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조는 그 안의 억셉터 원자들(예를 들어, 붕소 원자)의 농도로부터 본질적으로 분리되는 저항률을 갖도록 본 발명의 프로세스에 따라 준비될 수 있는 것이 발견되었다. 본 프로세스는 실리콘 웨이퍼, 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조의 제어된 열처리를 이용하여, 열 도너들을 형성하는데, 이 열 도너들은 웨이퍼 또는 구조 내에 존재하는 억셉터 원자들이 저항률에 미치는 영향을 "상쇄(cancel out)"시키도록 작용한다. 결과적으로, CZ 단결정 실리콘 웨이퍼, 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조는 매우 높은 저항률(예를 들어, 수천만 ohm-cm)을 갖도록 준비될 수 있다.
1. 보상(compensation) 또는 "상쇄(Cancelling Out)"
저항률과 관련하여, 억셉터 원자(예를 들어, 붕소 원자)와 도너 원자(예를 들어, 상승된 온도로 가열할 때 형성되므로 열 도너로서 알려진 산소 클러스터) 간의 "보상(compenstion)"의 일반 개념이 알려져 있으며, 실리콘에 산소 열 도너와 같은 도너 원자들을 추가 또는 주입함으로써 붕소 원자와 같은 억셉터 원자들이 실리콘의 저항률에 미치는 영향을 상쇄시키는 아이디어와 관련된다. 이러한 개념이 알려져 있지만, 지금까지는 대직경 CZ 실리콘 웨이퍼(예를 들어, 150mm, 200mm ,300mm 또는 그 이상의 공칭 직경) 또는 이로부터 얻어지는 기판의 상당한 부분에 대한 보상을 달성하는 데에 적용되지는 못하였다. 일반적으로, 그리고 특정 이론에 얽매이지 않고, 지금까지 이러한 결과를 달성하기 위한 실패한 시도들은 네 개의 변수, 즉 (i) 열 도너 원자 농도, (ii) 억셉터 원자 농도, (iii) 열 도너를 형성하는 데 사용되는 열처리의 지속 기간 및 (iv) 이러한 열처리의 온도가 매칭될 때만 보상이 달성될 수 있다는 믿음에 기인한 것으로 믿어진다.
a. 저항률에 대한 열 도너 영향: 450℃ 이하의 열처리
이제, 도 1을 참조하면, 현재 일반적으로 인정되는 견해는 가열 기간이 증가함에 따라 열 도너 농도 [TD]가 증가하며, 증가의 속도(즉, 도 1에서 라인의 기울기)는 가열되고 있는 CZ 실리콘 내의 산소 농도의 4 제곱에 의존한다는 것이다. 그러나 이러한 견해는 본질적으로 약 450℃ 이하의 온도에서 수행되는 열처리에 기초한다.
열 도너들의 생성으로 인해 추가되는 전자들은 실리콘의 저항률 및 유형에 크게 영향을 미칠 수 있다. 그러나 이것은 일반적으로 추가적으로 생성되는 전자들의 농도(TD 자체의 농도의 2배)가 도펀트 농도의 (예를 들어, 약 5%, 4%, 3%, 2% 또는 그 이하와 같은 약 수 퍼센트 내의) 농도에 접근하거나 그를 초과하는 경우에만 사실이다. TD가 생성되는 속도는 주로 두 가지 변수, 즉 1) 어닐 온도 및 2) 산소 농도에 의존한다. 이제, 도 2를 참조하면, 이들 두 가지 변수의 함수인 TD 형성 속도에 대한 비교적 최근의 연구의 결과가 도시되어 있다(예를 들어, Landos et al., Appl. Phys. Lett., 62, 1525 (1993) 참조).
p형 실리콘에서, TD 생성 전자들의 총 농도가 도펀트(통상 붕소)의 농도에 가까워지기 시작할 때, 붕소 생성 정공들이 TD 생성 전자들에 의해 "보상(compensated)"됨에 따라, 저항률은 TD 전자 농도가 붕소 농도와 거의 동일한 포인트에서 극히 높은 값(예를 들어, 아마도 약 300 kohm-cm 정도)을 향해 꾸준히 급격히 증가하게 된다. TD 전자 농도가 붕소 농도를 넘어 더 증가함에 따라, 다수 캐리어는 전자가 되며, 재료의 유형은 p형에서 n형으로 바뀐다. 더 많은 TD 전자가 생성됨에 따라, n형을 유지하면서 저항률은 급격히 감소하게 된다. TD 생성 동안의 일반적인 저항률 변화의 일례가 도 3에 도시되어 있다. 이것은 1e14 cm-3/h 의 일반적인 TD 생성 속도 및 초기 100 ohm-cm p형 샘플을 취하여 계산된 경우이다.
매우 높은 저항률 상태는 어닐링 동안 소정의 포인트에서 매우 짧은 기간 동 안만(통상적으로 분 단위, 예를 들어, 약 30분, 20분, 10분 또는 심지어 5분 미만) 달성된다. 이러한 극히 높은 저항률 상태 및 p형에서 n형으로의 변환의 어닐링 동안의 시점은 TD 생성의 속도에 의존하고, 따라서 산소 농도 및 어닐링 온도, 및 어닐링되고 있는 샘플 내의 붕소 농도에 의존한다.
저항률 대 시간 그래프의 피크는 생성된 TD의 붕소 농도에 대한 매칭에 의존하므로, 곡선의 형상은 다른 모든 것(예를 들어, 어닐링 온도 및 산소 농도)이 본질적으로 동일한 경우에도 샘플의 초기 저항률에 의존한다. 도 4는 3개의 샘플의 저항률의 진전이 계산되는 이러한 포인트를 나타낸다. 이것으로부터, 재료들(약 80, 100 및 120 ohm-cm의 시작 저항률을 가짐)의 결과적인 저항률이 동일하지는 않지만 근사하다는 것을 알 수 있다.
TD 형성 속도의 산소 농도 의존성은 크다. 이것은 약 500℃의 TD 형성 온도에서는 [Oi]9이고, 약 450℃에서는 [Oi]4이며, 약 400℃에서는 약 [Oi]2인 것이 발견되었다. 이러한 의존성의 영향을 알아보기 위해, 다음 예를 고려한다. 일반적인 산소 농도 사양은 +/- 1 ppma이다. [Oi]:[Oi]2에 대한 최소로 강한 의존성의 예를 이용하여, 1e14 cm-3/h 의 일반적인 예시적인 속도 주변에서의 +/-0.25e14의 생성 속도의 변화의 영향을 비교할 수 있다. 이것은 도 5에 도시되어 있다. 보다 사실적으로, 보다 일반적인 TD 생성 온도인(그리고 [Oi]4의 속도 의존성에 대응하는) 450℃에 대해, 동일한 속도 의존성의 변화는 훨씬 더 엄격한 산소 농도 범위 (즉, 목표 값 주변의 +/-0.5 ppma)에 대응할 것이다.
b. 저항률에 대한 열 도너 영향: 450℃ 이상의 열처리
대조적으로, 그리고 이제 도 6을 참조하면, 본 발명에 따르면, CZ 실리콘이 보다 높은 온도(본 명세서의 다른 곳에서 상술되는 바와 같이, 예를 들어, 약 480℃, 약 490℃, 약 500℃ 이상의 온도, 이를테면 약 480℃와 약 600℃ 사이, 또는 약 485℃ 또는 약 490℃와 약 590℃ 사이, 또는 약 500℃와 약 575℃ 사이의 온도)로 가열되는 경우, 열 도너의 농도는 증가하지만, 통상의 열 도너의 경우(예를 들어, 약 1e16 cm-3의 소정 최대치)에서와 같이 단조롭지는 않다는 것이 발견되었다. 오히려, 소정의 포인트에서 이 농도는 소정 기간 동안(예를 들어, 적어도 약 30분, 약 60분, 약 90분, 약 120분 또는 그 이상) 포화되거나 안정기에 도달한다. 달리 말하면, 열 도너 농도는 초기에는 증가할 수 있지만, 이러한 열처리 동안의 소정 포인트에서 열 도너 농도가 증가하고 있는 속도는 실질적으로 감소하며, 소정 기간 동안 실질적으로 일정하게 될 수 있다(예를 들어, 도 7a, 7b 및 8 참조). 충분히 긴 기간 동안 열처리가 계속되는 경우, 열 도너 농도는 다시 한 번 증가하기 시작할 수 있다.
안정기 영역의 추가 전자 농도(added electron concentration)의 값이 샘플의 어닐링 온도 및 산소 농도에 의존한다는 것을 발견했다. 추가 전자 농도에서의 동일한 안정기 영역은 샘플이 (예를 들어 450℃에서의 이전 TD 어닐링으로부터) 사전 생성된 열 도너를 갖는지의 여부에 관계없이 도달된다. 6e17 cm-3의 산소 농도 의 샘플(초기에 약 300 ohm-cm p형 붕소 도핑됨)에서 발견된 안정기 영역들의 두 가지 예가 각각 560℃ 및 570℃의 어닐링 온도에 대해 도 7a 및 7b에 도시되어 있다.
아래의 수학식에 나타난 바와 같이, 안정기 영역에서의 추가 전자의 농도 N은 온도와 아레니우스 관계(Arrhenius relationship)를 나타내는 것이 발견되었는데, 여기서 E는 약 4.2 eV이다. 산소 농도 의존성은 전력 법칙 관계에 있는 것으로 추정되는데, n은 약 7이다.
N~[Oi]7 exp[4.2eV/kT]
도 8은 지금까지 실험적으로 결정된 안정기 또는 포화된 추가 전자 농도에 대한 어닐링 온도 및 산소 농도 데이터를 나타낸다.
시간상 포화 전자 농도의 비교적 넓은 안정기를 갖는 것은 실리콘 웨이퍼들의 모집단의 저항률을 증가시키는 프로세스를 실현하는 데에 유용하다. 안정기 영역의 추가 전자 농도를 배경 붕소 농도(background boron concentration)와 매칭시키는 것은 통상의 열 도너 접근법에 비해 어느 정도 개량된 것이다. 시스템은 어닐링 시간에 민감하지 않을 것이다. 그러나 이것은 일반적으로 만족스러운 상업적 해결책으로는 충분하지 않은데, 이는 이것이 4개의 변수 중 하나, 즉 시간에 대한 제한만을 줄이기 때문이다. 다른 3개의 변수(즉, [Oi], [B] 및 어닐링 온도)에 대한 제한은 유지된다.
열 도너 농도가 포화 또는 안정되는 전술한 시간 윈도우가 존재하는 경우에 도, CZ 실리콘의 고저항률 상태를 달성하기 위해서는 열 도너 농도가 여전히 억셉터 농도와 정확한 관계(예를 들어, 열 도너 농도의 1/2이 붕소 농도와 동일함)에 있어야 한다는 것이 이 분야에 알려진 지식이다. 그러나 본 발명에 따르면, 이것은 사실이 아니라는 것이 또한 발견되었는데, 즉 예를 들어 어닐링 온도 및 시간을 제어함으로써, 억셉터 원자 농도(예를 들어, 붕소 원자 농도)의 값과 포화 또는 안정기 전자 농도(이는 열 도너 농도의 함수임)의 값 간의 정확한 매칭이 필요 없다는 것이다. 오히려, 이들 두 값을 단순히 서로에 가깝게 하는 것으로 충분하다. 특정 이론에 얽매이지 않고, 일반적으로 이것은 사실인 것으로 믿어지는데, 이는 고저항률 상태가 이 시스템의 자연적인 상태이고, 따라서 이들 두 값이 서로 충분히 가까울 때, 시스템은 단지 그 자체를 고저항률 상태로 조정하기 때문이다. 결과적으로, 여기서 상업적으로 실용적인 동작 윈도우가 존재한다.
추가적으로, 또한 임의의 특정 이론에 얽매이지 않고, 여기서의 키 포인트는 "정상" 열 도너와 다른 제2 유형의 열 도너의 열 도너 온도 범위(예를 들어, 약 480℃보다 높은 T)의 보다 높은 유효 범위(reach)에서의 제어된 생성이라는 점이다. 이러한 새로운 유형의 열 도너는 "재구성" 종(species) 및 시스템이 그 자체를 고저항률 상태로 조정하기 위해 "자체 보상(self-compensate)"하는 것을 허가하는 것으로서 특성화될 수 있다. 이와 달리, "정상적인(normal)" 유형은 "안정적인(stable)" 유형이다. 따라서, 이러한 접근법에 의해 고저항률 상태를 생성하기 위해 바람직하게 행해지는 것은, 주어진 산소 농도 및 온도에 대한 안정기 농도를 보상하기를 원하는 붕소 농도에 근사적으로 매칭시키는 것이다. 이 때문에, 도 8 의 데이터, 및 이로부터의 이것에 대한 분석식(즉, 후술하는 수학식 1a)이 붕소 농도에 대략 가까운 포화 초과 전자 농도를 생성하기 위한 산소 농도 및 어닐링 온도의 허용 가능한 조합을 대략 추정하는 데 사용될 수 있다. 대안으로, 3개의 변수 중 어느 하나, 즉 [Oi], [B] 또는 T를 결정함으로써, 나머지 두 변수의 가능한 조합이 결정될 수 있다. 따라서, 3개의 변수 중 둘의 결정은 세 번째 변수를 결정한다.
2. 고저항률 실리콘 및 그의 준비를 위한 프로세스
a. 열처리
전술한 사항을 고려할 때, 본 발명에 따르면, 억셉터 원자, 특히 붕소 및 인터스티셜 산소를 포함하는 CZ 단결정 실리콘 웨이퍼, 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조는 그 안의 억셉터 원자(예를 들어, 붕소)의 농도에 기초하여 계산되는 저항률보다 훨씬 높은 저항률을 갖는 웨이퍼, 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조를 생성하기에 충분한 시간 및 온도로 열처리를 받을 수 있다는 점에 유의한다. 따라서, 결과적인 웨이퍼, 또는 실리콘 구조의 기판은 그 안의 억셉터 원자(예를 들어, 붕소)의 농도로부터 본질적으로 "분리(decoupled)"되는 저항률을 갖는다.
본 명세서에서 사용되는 바와 같이, 결과적으로 열처리된 CZ 단결정 실리콘 웨이퍼, 또는 결과적인 실리콘 구조의 결과적으로 열처리된 CZ 단결정 실리콘 기판은 그 안의 억셉터 원자(예를 들어, 붕소)의 농도에 기초하여 계산된 저항률보다 " 훨씬 더 큰"데, 그 저항률은 계산된 저항률보다 적어도 약 5배, 바람직하게는 계산된 저항률보다 적어도 약 10배, 더 바람직하게는 약 15배, 더 바람직하게는 약 20배, 더 바람직하게는 약 25배, 더 바람직하게는 약 30배, 더 바람직하게는 약 35배, 더 바람직하게는 약 40배, 더 바람직하게는 약 45배, 더 바람직하게는 약 50배, 더 바람직하게는 약 55배, 더 바람직하게는 약 60배, 더 바람직하게는 약 65배, 더 바람직하게는 약 70배, 더 바람직하게는 약 75배, 더 바람직하게는 약 80배, 더 바람직하게는 약 85배, 더 바람직하게는 약 90배, 더 바람직하게는 약 95배, 더 바람직하게는 약 100배 크다는 점에 유의한다.
본 발명에 따르면, 그리고 후술하는 바와 같이, 이러한 웨이퍼 또는 실리콘 구조는 억셉터 농도(예를 들어 붕소 농도 [B]), 인터스티셜 산소 농도 [Oi] 및 열처리 온도 T 사이의 관계가 충분히 제어될 때 얻어질 수 있으며, 따라서 저항률에 대한 억셉터 및 열 도너의 악영향이 크게 감소될 수 있다는 것이 발견되었다. 구체적으로, 예를 들어, 붕소 농도 [B], 인터스티셜 산소 농도 [Oi] 및 열처리 온도 T는 다음의 수학식 1a에 의해 관련될 수 있다는 것이 발견되었다.
[B] = 1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
여기서,
[B]는 붕소 농도이고,
[Oi]ref는 기준 인터스티셜 산소 농도로서, 약 6.6e17 cm-3이며,
[Oi]는 웨이퍼 또는 기판의 실제 인터스티셜 산소 농도이고,
n은 산소 지수로서 약 7이며,
E는 활성화 에너지로서 약 4 eV이며,
k는 볼쯔만 상수이고,
T는 실제 열처리 온도이고,
Tref는 기준 온도로서 약 520℃이며,
또한, 본 발명에 의해 제공되는 유연성을 고려하여, 그리고 수학식 1a에서 전술한 관계에 따르면,
(i) 주어진 붕소 농도 [B]에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma, 바람직하게는 약 +/- 0.4 ppma, 더 바람직하게는 약 +/- 0.3 ppma, 더 바람직하게는 약 +/- 0.25 ppma일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃, 바람직하게는 약 +/- 9℃, 더 바람직하게는 약 +/- 8℃, 더 바람직하게는 약 +/- 6℃, 더 바람직하게는 약 +/- 5℃일 수 있으며,
(ii) 주어진 산소 농도 [Oi]에 대해, 붕소 농도는 계산된 농도의 약 +/- 20%, 바람직하게는 약 +/- 18%, 더 바람직하게는 약 +/- 16%, 더 바람직하게는 약 +/- 14%, 더 바람직하게는 약 +/- 12%, 더 바람직하게는 약 +/- 10%일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃, 바람직하게는 약 +/- 9℃, 더 바람직하게는 약 +/- 8℃, 더 바람직하게는 약 +/- 6℃, 더 바람직하게는 약 +/- 5℃일 수 있 으며, 그리고/또는
(iii) 주어진 열처리 온도 T에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma, 바람직하게는 약 +/- 0.4 ppma, 더 바람직하게는 약 +/- 0.3 ppma, 더 바람직하게는 약 +/- 0.25 ppma일 수 있고, 붕소 농도는 계산된 농도의 약 +/- 20%, 바람직하게는 약 +/- 18%, 더 바람직하게는 약 +/- 16%, 더 바람직하게는 약 +/- 14%, 더 바람직하게는 약 +/- 12%, 더 바람직하게는 약 +/- 10%일 수 있다.
이와 관련하여, 붕소 농도에 대해 전술한 임의의 수치는 산소 농도 및/또는 열처리 온도와 관련되므로 산소 농도에 대해 전술한 임의의 수치와 조합하여 사용될 수 있으며, 그 역도 마찬가지라는 것을 이해해야 한다. 또한, 본 발명에 따르면, 붕소 농도(또는 산소 농도)에 대해 전술한 임의의 두 수치는 붕소(또는 산소)에 대한 허용 가능한 농도의 범위를 정의하기 위해 조합하여 사용될 수 있다는 것을 이해해야 한다.
이제, 도 9를 참조하면, 수학식 1a를 이용하여 수행되는 계산의 몇몇 대표적인 플롯들이 예시의 목적으로 제공된다. 또한, 아래에 제공되는 예들(예를 들어, 예 1-3)은 전술한 수학식 및 본 명세서에서 상술되는 방법을 이용하여 얻어질 수 있는 결과들을 더 설명한다.
수학식 1a와 관련하여, 실제로 파라미터들의 조합은 자유롭게 선택되거나, 파라미터들 중 하나 또는 둘이 소정의 다른 고려 사항에 의해 결정될 수 있다는 점에 유의해야 한다(예를 들어, 어닐링 온도는 집적 회로 제조 프로세스의 요건에 의해 제한될 수 있다). 또한, 파라미터들 중 둘의 결정은 세 번째 파라미터의 선택 을 제한한다.
또한, 수학식 1a와 관련하여, 한 세트의 적절한 프로세스 파라미터의 선택 후, 소정 기간 동안 요구 온도에서 샘플이 어닐링될 수 있다는 점에 유의해야 한다. 이러한 요구 시간은 일반적으로 예를 들어 약 30 내지 약 120분 정도이지만, 더 길거나(예를 들어, 약 150 내지 250분) 더 짧을(예를 들어, 약 10 내지 약 25분) 수 있다. 샘플을 어닐링하는 데 필요한 실제 시간은 변할 수 있으며, 결정할 소정의 일반 실험을 필요로 할 수 있다. 어닐링에 이어서, 샘플은 고저항률 상태에 있게 된다.
또한, 수학식 1a는 선택에 따라, 붕소 농도보다는 억셉터 농도와 관련하여 보다 일반적으로 표현될 수 있다는 점에 유의해야 한다. 그러나 지금까지의 경험으로는, CZ 단결정 실리콘에서 붕소가 가장 일반적인 억셉터이며, 따라서 통상적으로 가장 중요하다. 따라서, 본 명세서 전반에서는 통상적으로 붕소 농도를 참조할 것이다. 그러나 이러한 참조는 선택에 따라, 억셉터 농도를 참조는 것으로 보다 일반적으로 해석될 수 있다는 것을 이해해야 한다.
또한, 지금까지의 경험에 기초하여, 그리고 본 명세서의 다른 곳에서 상술하는 바와 같이, 전술한 관계가 최적이 되는 온도는 일반적으로 적어도 약 480℃ 내지 약 600℃ 미만, 또는 적어도 약 485℃ 또는 약 490℃ 내지 약 580℃ 미만, 또는 적어도 약 500℃ 내지 약 575℃의 범위 내에 있다는 점에 유의해야 한다. 열처리의 지속 기간 또한 본 명세서에서 다른 곳에서 상술하는 바와 같이 변할 수 있지만, 일반적으로는 적어도 약 10분 내지 약 250분 미만, 또는 약 15 내지 약 200분, 또는 약 20 내지 약 150분의 범위 내에 있다.
전술한 바와 비추어, 따라서 본 발명은 CZ 단결정 실리콘 웨이퍼, 또는 이러한 웨이퍼로부터 얻어지는 기판을 포함하는 실리콘 구조의 준비를 가능하게 하는데, 여기서 열 도너 [TD] 및 억셉터 [A]의 농도는 이 둘의 비율 [TD]:[A]가 약 0.8:1 내지 약 1.2:1, 선택에 따라 약 0.85:1 내지 1.15:1, 약 0.9:1 내지 1.1:1, 또는 약 0.95:1 내지 1.05:1이 되는 농도이다. 예를 들어, 이 비율은 약 0.8:1, 약 0.85:1, 약 0.9:1, 약 0.95:1, 약 1:1, 약 1.05:1, 약 1.1:1, 약 1.15:1, 또는 약 1.2:1일 수 있다. 그러나 하나의 특정 실시예에서, 이 비율은 1:1이 아닌 어떤 것이다.
이제, 도 10a 내지 10d를 참조하면, 본 발명의 프로세스는 바람직하게도, 열처리된 CZ 웨이퍼, 또는 CZ 웨이퍼로부터 얻어지는 기판에서 웨이퍼 또는 기판의 거의 전부에 걸쳐서 저항률(즉, 비율 [TD]:[A], 또는 본 명세서의 다른 곳에서 설명되는 저항률 값)이 달성되는 것을 가능하게 하지만(즉, CZ 실리콘 웨이퍼 또는 기판의 적어도 약 80%, 85%, 90%, 95% 또는 심지어 100%가 이러한 고저항률 상태로 효과적으로 변환될 수 있다), 대안으로 웨이퍼 또는 기판의 적어도 약 20%, 30%, 40%, 50%, 60% 또는 심지어 약 70%가 이러한 고저항률 상태로 변환된다는 점에 유의해야 한다. 추가적으로 또는 선택에 따라, 웨이퍼 또는 기판에는, 방사상 표면(radial surface)의 적어도 약 20%, 바람직하게는 적어도 약 30%, 40%, 50%, 60%, 70%, 80%, 90% 또는 심지어 약 95% 이상 연장하고, 그리고/또는 웨이퍼 또는 기판 두께의 적어도 약 20%, 바람직하게는 적어도 약 30%, 40%, 50%, 60%, 70%, 80%, 90% 또는 심지어 약 95%인 깊이 또는 두께를 갖는 고저항률 영역이 형성될 수 있다. 예를 들어, 바람직한 일 실시예에서, 고저항률 영역은 웨이퍼 또는 기판의 표면의 약 50% 내지 약 95%, 또는 약 70% 내지 약 90%, 그리고 바람직하게는 웨이퍼 또는 기판의 두께의 약 50% 내지 약 95%, 또는 약 70% 내지 약 90% 까지 연장할 수 있다.
이와 관련하여, 본 발명의 열처리에 의해 고저항률 상태로 효과적으로 변환될 수 있는 웨이퍼 또는 기판의 일부와 관련하여, 표면에 대해 전술한 임의의 퍼센트는 두께에 대해 전술한 임의의 퍼센트와 조합하여 사용될 수 있으며, 그 역도 마찬가지라는 것을 이해해야 한다. 또한, 본 발명에 따르면, 표면(또는 두께)에 대해 전술한 임의의 두 가지 퍼센트는 범위를 정하기 위해 조합하여 사용될 수 있다는 것을 알 수 있다.
단결정 실리콘 내의 열 도너 및 억셉터의 농도를 최소화하는 방법에 집중하는 통상의 고저항률 CZ 실리콘 제조 방법과 달리, 본 발명은, 산소 농도, 붕소 농도 및 열처리 온도 간의 관계가 적절히 제어되고(즉, 그 안에서 수학식 1a로 표현된 관계가 만족 또는 유지되고), 또한 본 명세서에서 더 상술하는 바와 같이 열 도너가 인터스티셜 산소로부터 형성될 만큼 충분히 열처리 온도가 높은 경우에, 본질적으로 임의의 CZ 웨이퍼가 사용되게 할 수 있다. 그러나 일반적으로 본 발명의 열처리를 받는 CZ 단결정 실리콘 웨이퍼, 또는 실리콘 구조의 기판은 적어도 약 50 ohm-cm의 초기 저항률(따라서 본 명세서에서 더 상술하는 바와 같은 붕소 농도)을 가질 수 있으며, 바람직하게는 적어도 약 100 ohm-cm, 약 150 ohm-cm, 약 200 ohm- cm, 약 250 ohm-cm, 약 300 ohm-cm 또는 그 이상의 초기 저항률을 가질 수 있다. 따라서, 이러한 시작 웨이퍼, 또는 시작 실리콘 구조의 기판은 예를 들어 적어도 약 50 또는 100 ohm-cm 내지 약 300 ohm-cm 미만, 약 125 내지 약 250 ohm-cm, 또는 약 150 내지 약 200 ohm-cm 범위의 초기 저항률을 가질 수 있다.
이와 관련하여, 하나의 바람직한 실시예에서, CZ 실리콘 웨이퍼, 또는 실리콘 구조의 기판의 초기 저항률은 본질적으로 그 안의 붕소 농도에 대응할 수 있다는 점에 유의해야 한다. 따라서, 대안으로 전술한 저항률은 붕소 농도와 관련하여 관찰될 수 있으며, 저항률 및 붕소 농도는 역관계일 수 있다(즉, 저항률이 증가함에 따라 붕소 농도는 감소한다). 따라서, 웨이퍼, 또는 실리콘 구조의 기판의 붕소 농도는 일반적으로 약 2.6x1014 cm-3 미만일 수 있으며, 바람직하게는 약 1.3x1014 cm-3, 약 8.7x1013 cm-3, 약 6.5x1013 cm-3, 약 5.2x1013 cm-3, 약 4.3x1013 cm-3, 또는 그 이하일 수 있다. 따라서, 초기 웨이퍼, 또는 초기 실리콘 구조의 기판은 예를 들어, 약 4.3x1013 cm-3 내지 약 2.6x1014 cm-3, 약 5.2x1013 cm-3 내지 약 1.3x1014 cm-3, 또는 약 6.5x1013 cm-3 내지 약 8.7x1013 cm-3의 범위 내의 붕소 농도를 가질 수 있다.
또한, 시작 웨이퍼, 또는 시작 실리콘 구조는 추가로 또는 선택에 따라 그 안의 산소 농도에 의해 제한될 수 있다는 점에 유의해야 한다. 구체적으로, 본 발명에 따라 열처리될 웨이퍼 또는 본 발명에 따라 열처리될 실리콘 구조의 기판의 산소 농도는 일반적으로 적어도 약 5 ppma 이상 약 20 ppma 미만의 범위에 있으며, 바람직하게는 약 6 ppma 내지 약 18 ppma, 약 8 ppma 내지 약 16 ppma, 약 10 ppma 내지 15 ppma, 또는 심지어 약 12 ppma 내지 약 14 ppma의 범위 내에 있다는 점에 유의한다. (예를 들어, 도 11을 참조하면 초기 저항률이 약 20 ohm-cm 아래로 떨어짐에 따라, 고저항률을 달성하기 위해 필요한 산소 농도가 급격히 증가하는 것이 관찰될 수 있다. 도 11은 [Oi]4 의존성을 적용할 때 산소 농도가 단지 +/- 0.1 ppma이 변하는 계산 예를 나타낸다. 이러한 변화는 산소 농도를 결정하는 FTIR 방법의 측정 오차 내이다. 그러나 이러한 산소 농도의 가설적 범위의 협소함에도 불구하고, 실제로는 고저항률 상태가 달성되는 어닐링 시간들의 중복은 존재하지 않는다.)
본 명세서의 다른 곳에서 더 상술하는 바와 같이, 사용될 열처리 온도는 바람직하게는 원하는 실리콘 구조(예를 들어, 원하는 전자 또는 전기 소자)의 제조 프로세스와 관련하여 선택되는데, 즉 열처리 온도는 바람직하게는 실리콘 구조 제조 프로세스에서 사용되거나, 제조 프로세스 내에서 허용될 수 있는(즉, 전체 프로세스 또는 이로부터 얻어지는 결과적인 실리콘 구조의 허용 불가한 변화를 유발하지 않고 제조 프로세스에서 사용될 수 있는) 온도이다. 보다 바람직하게는, 본 발명의 열처리 단계 자체는 실제 제조 프로세스의 일부로서 수행될 것인데, 즉 실리콘 구조(예를 들어, 소자)의 제조에 사용될 CZ 단결정 실리콘 웨이퍼는 본 명세서에 개시된 관계(예를 들어, 위의 수학식 1a 참조)에 따라 적절히 한 쌍이 되는 붕 소 농도 및 산소 농도를 갖는 것이 바람직하며, 이에 따라 원하는 실리콘 구조(예를 들어, 소자)의 제조 프로세스에서 일반적으로 사용되는 열처리를 가할 때, 본 발명의 결과적인 고저항률 구조가 얻어지게 될 것이다.
그러나 열처리 온도와 관련하여, 일반적으로 열처리에 사용되는 온도는 통상적으로 약 480℃보다 높고 약 600℃보다 낮을 것이라는 점에 유의한다(예를 들어, 약 590℃, 580℃, 570℃, 560℃, 550℃, 540℃, 530℃, 520℃, 510℃, 500℃, 또는 심지어 약 490℃ 미만의 온도). 따라서, 열처리 온도는 예를 들어 약 480℃보다 높고 약 600℃보다 낮거나, 약 485℃ 또는 490℃보다 높고 약 580℃보다 낮거나, 약 500℃보다 높고 약 575℃보다 낮거나, 약 510℃보다 높고 약 550℃보다 낮거나, 약 520℃보다 높고 약 530℃보다 낮은 범위일 수 있다.
열처리의 지속 기간은 온도, 붕소 농도 및/또는 산소 농도가 변함에 따라 변할 수 있다. 주어진 조건 세트(즉, 온도, 붕소 농도 및/또는 산소 농도)에 대한 적절한 지속 기간은 이 분야에 일반적인 수단에 의해 실험적으로 결정될 수 있다. 그러나 통상적으로 본 열처리의 지속 기간은 약 5분보다 길고 약 250분보다 짧을 수 있으며, 바람직하게는 약 200분, 약 150분, 약 125분, 약 120분, 약 110분, 약 100분, 약 90분, 약 80분, 약 70분, 약 60분, 약 50분, 약 40분, 약 30분, 또는 심지어 약 20분 미만일 수 있다. 따라서, 웨이퍼 또는 실리콘 구조는 약 10 내지 약 250분, 약 15 내지 약 200분, 약 20 내지 약 150분, 약 25 내지 약 125분, 약 30 내지 약 120분, 약 35 내지 약 110분, 약 40 내지 약 100분, 약 50 내지 약 90분, 약 60 내지 약 80분의 지속 기간 동안 본 발명에 따라 열처리될 수 있다. 이와 관 련하여, 통상적으로 보다 높은 온도들이 보다 짧은 지속 기간과 함께 사용되며, 그 반대도 가능하다.
본 프로세스에 따르면, 결과적으로 열처리된 CZ 웨이퍼, 또는 열처리된 실리콘 구조의 CZ 기판은 열처리 후에 적어도 약 500 ohm-cm, 약 750 ohm-cm, 약 1000 ohm-cm, 약 1500 ohm-cm, 약 2000 ohm-cm, 약 2500 ohm-cm, 약 3000 ohm-cm, 약 3500 ohm-cm, 약 4000 ohm-cm, 약 4500 ohm-cm, 약 5000 ohm-cm, 또는 그 이상(예를 들어, 약 5500 ohm-cm, 약 6000 ohm-cm, 약 6500 ohm-cm, 약 7000 ohm-cm, 약 7500 ohm-cm, 약 8000 ohm-cm, 약 8500 ohm-cm, 약 9000 ohm-cm, 약 9500 ohm-cm, 약 10000 ohm-cm, 약 20000 ohm-cm, 또는 심지어 약 30000 ohm-cm)의 저항률을 가질 수 있다.
이와 관련하여, 이러한 고저항률은 웨이퍼 또는 기판의 직경 또는 폭 및/또는 두께에 걸쳐 연장할 수 있다. 그러나 대안으로 웨이퍼 또는 기판에는, 방사상 표면의 적어도 약 20%, 바람직하게는 적어도 약 30%, 40%, 50%, 60%, 70%, 80%, 90% 또는 심지어 약 95% 이상 연장하고, 그리고/또는 웨이퍼 또는 기판 두께의 적어도 약 20%, 바람직하게는 적어도 약 30%, 40%, 50%, 60%, 70%, 80%, 90% 또는 심지어 약 95%인 깊이 또는 두께를 갖는 고저항률 영역이 형성될 수 있다. 예를 들어, 하나의 바람직한 실시예에서, 고저항률 영역은 웨이퍼 또는 기판의 표면의 약 50% 내지 약 95%, 또는 약 70% 내지 약 90%, 그리고 바람직하게는 웨이퍼 또는 기판의 두께의 약 50% 내지 약 95% 또는 약 70% 내지 약 90% 로 연장할 수 있다.
이와 관련하여, 특정 비율, 농도, 온도, 시간, 저항률 등인 주어진 파라미터 에 대해 전술한 임의의 수치는 본 발명의 범위에서 벗어나지 않고 본 명세서에서 설명되는 하나 이상의 다른 파라미터에 대한 임의의 다른 수치와 조합하여 사용될 수 있다는 것도 이해해야 한다. 또한, 본 발명에 따라, 그리고 본 발명의 범위에서 벗어나지 않고, 특정 비율, 농도, 온도, 시간, 저항률 등인 주어진 파라미터에 대해 전술한 임의의 두 수치는 비율, 농도, 온도, 시간, 저항률 등의 범위를 정의하기 위해 조합하여 사용될 수 있음을 이해해야 한다.
b. 열처리 후의 냉각
지금까지의 경험은, 적어도 몇몇 사례에서는 본 명세서에서 상술되는 열처리 후의 냉각 조건(예를 들어, 냉각 속도)이 본 발명에 크게 중요하지 않을 수 있음을 제시한다. 예를 들어, 몇몇 실험이 본 명세서에서 상술되는 고저항률 상태를 생성하는 데 적합한 온도로 실리콘 웨이퍼를 어닐링 한 이후의 냉각 속도의 영향에 대해 행해졌다. 급속 냉각된 샘플(예를 들어, 대형 금속판 위에서 의도적으로 냉각됨)과 보다 느리게 냉각된 샘플(예를 들어, 통상의 튜브 확산로로부터 꺼냄으로써 자연적으로 냉각됨)을 비교해 보았을 때 구별 가능한 차이를 보이지 않았다. 따라서, 특히 다소 낮은 온도(예를 들어, 아마도 약 250℃, 약 200℃, 약 150℃, 또는 심지어 약 100℃의 온도)를 통과시의 냉각을 제어하는 방식이 저항률 제어를 개선하기 위해 선택적으로 사용될 수 있다.
추가적으로, 또는 대안으로, 웨이퍼 또는 기판은 본 명세서에서 상술되는 열처리를 받은 후에, 선택에 따라 약 75℃보다 높고 약 250℃보다 낮거나, 약 100℃보다 높고 약 200℃보다 낮은 온도로 냉각되고, 소정 기간 동안(예를 들어, 약 5분 이상 약 60분 미만, 또는 약 10분 이상 약 45분 미만, 또는 약 15분 이상 약 30분 미만 등의 수분 내지 약 한 시간) 이 온도로 유지되거나, 이 온도 범위 내에 있을 수 있다는 점에 유의한다.
c. 열처리 후의 저항률 완화(relaxation)
또한, 몇몇 사례에서, 어닐링 후에 발생하는 저항률의 완화가 존재한다는 점에 유의한다. 예를 들어, 샘플의 저항률은 열처리 후 그의 최종 또는 거의 안정된 값으로 안정되기 전에 실온과 같은 주어진 온도에서 소정 기간 동안(예를 들어, 약 10시간, 약 25시간, 약 50시간, 약 75시간, 약 100시간 또는 그 이상, 또는 약 5일 또는 심지어 일주일과 같은 수십 시간) 약 10%, 약 20%, 약 30%, 약 40% 또는 심지어 약 50%의 양만큼 변동될 수 있다. 지금까지의 경험은, 본 명세서에서 상술하는 열처리 후의 샘플 저항률이 시간에 따라 보다 높은 값으로 실제로 상향 변동된다는 것을 제시한다. 때로는, 수일 또는 심지어 일주일이 경과하여야 저항률의 최종 또는 거의 안정된 값이 결정될 수 있다. 본 명세서에서 설명되는 측정은 이러한 실온 안정 기간을 포함하였다. 또한, 지금까지의 경험은, 저항률 완화 속도가 샘플의 온도를 실온보다 약간 높게 올림으로써(예를 들어, 완화 온도를 약 25℃보다 높고 약 75℃보다 낮게, 또는 약 40℃보다 높고 약 50℃보다 낮게 올림으로써) 증가될 수 있음을 제시한다.
3. 대안적 접근법-2 단계 어닐링 프로세스
지금까지의 몇 가지 실험은 또한, 대안으로 적절히 선택된 온도에서 단일 단 계 어닐링 대신에 2 단계 어닐링을 적용하는 것이 이로울 수 있다는 것을 보여준다. 2 단계 프로세스는 당해 웨이퍼 또는 웨이퍼 앙상블에 적합하게 결정된 임의의 온도에서의 전술한 고저항률 어닐링 이전에 보다 낮은 온도의 사전 어닐링(pre-anneal) 단계의 추가를 필요로 한다. 적어도 몇몇 사례에서, 이러한 웨이퍼들을 고저항률 상태로 변환하기 위한 시간 및 프로세스 윈도우 양자는 이러한 2 단계 접근법을 이용하여 개선될 수 있는데, 즉 보다 높은 온도 범위에서 더 적은 어닐링 시간이 사용될 수 있으며, 그리고/또는 3개의 결합된 파라미터에 의해 보다 넓은 파라미터 윈도우가 달성될 수 있게 된다.
사전 어닐링의 목적은 고저항률 어닐링 전에 웨이퍼 내의 붕소의 농도에 가깝거나 초과하는 농도로 비교적 높은 농도의 순수하게 '정상적인(normal)' 열 도너들(즉, 약 480℃ 미만의 온도에서의)을 생성하는 것이다. 정상 열 도너들이 가장 빠르게 생성되는 온도에서 이것을 행하는 것이 유리할 수 있다. 최대 열 도너 생성 속도는 통상적으로 예를 들어 약 425℃보다 높고 약 460℃보다 낮거나, 약 435℃보다 높고 약 450℃보다 낮은 온도에서 발생한다.
충분히 높은 농도의 열 도너를 생성하는 데 필요한 이들 온도에서의 시간 양은 붕소 및 산소 농도에 따라 변할 것이다. 그러나 실험적으로 시간에 따른 샘플 저항률을 모니터링함으로써 쉽게 결정될 수 있다. 열 도너의 농도는 샘플이 p형에서 n형으로 바뀔 때 붕소 농도를 초과한다.
저온 기간에서의 충분히 높은 농도의 정상 열 도너의 생성에 이어서, 이들 웨이퍼를 고저항률 상태로 변환하기 위하여 이들 웨이퍼에 고온(예를 들어, 약 480 ℃보다 높은 온도) 어닐링(즉, 당해 웨이퍼의 산소 및 붕소 농도에 적절한 온도)이 적용된다. 이러한 2 단계 실시예는 본 명세서의 다른 곳에서 설명되는 바와 같이(단일 단계 실시예에 대해) 배선 전 또는 후에 이용될 수 있다.
이와 관련하여, 대부분의 경우에, 이러한 2 단계 프로세스의 총 시간은 1 단계 프로세스의 총 시간을 초과할 수 있다는 점에 유의한다. 그러나 이러한 처리의 가능한 이점은 개선된 프로세스 안정성 및 약 480℃보다 높은 온도에서의 보다 적은 시간 소비를 포함할 수 있다.
4. 어셈블리(assembly) 및 그 안의 가변성
본 발명의 프로세스는 본 명세서에 설명되는 바와 같이 CZ 실리콘 구조들 또는 CZ 웨이퍼들의 어셈블리의 준비를 가능하게 하는데, 즉 본 발명은 CZ 실리콘 구조들 또는 CZ 웨이퍼들의 어셈블리가 준비되는 것을 가능하게 하여, 그 안에 존재하는 구조들 또는 웨이퍼들 각각이 본 발명의 고저항률 특징을 갖게 한다. 이러한 어셈블리는 예를 들어 적어도 약 10개의 구조 또는 웨이퍼를 포함할 수 있으며, 선택에 따라 적어도 약 20, 약 30, 약 40, 약 50 또는 그 이상의 구조 또는 웨이퍼를 포함할 수 있다.
본 발명에 따르면, 전술한 어셈블리 내의 웨이퍼들 또는 구조의 기판들 중 둘 이상의 산소 농도는 적어도 약 0.1 ppma, 약 0.5 ppma, 약 1 ppma, 약 1.5 ppma, 약 2 ppma, 약 2.5 ppma, 약 3 ppma, 약 3.5 ppma, 약 4 ppma, 약 4.5 ppma 또는 약 5 ppma 만큼 다를 수 있다. 추가로, 또는 대안으로, 전술한 어셈블리 내 의 웨이퍼 또는 기판 각각의 산소 농도는 약 5 ppma 내지 약 20 ppma, 약 8 ppma 내지 약 15 ppma, 약 10 내지 약 14 ppma 또는 약 11 내지 약 13 ppma의 범위 내에 있을 수 있다.
또한, 본 발명에 따르면, 전술한 어셈블리 내의 웨이퍼들 또는 구조의 기판들 중 둘 이상의 붕소 농도는 적어도 약 1%, 약 2%, 약 3%, 약 4%, 약 5%, 약 6%, 약 7%, 약 8%, 약 9%, 약 10%, 약 12%, 약 14%, 약 16%, 약 18%, 또는 약 20%만큼 다를 수 있다. 추가로 또는 대안으로, 상기 어셈블리 내의 웨이퍼들 또는 기판들 중 둘 이상의 붕소 농도는 적어도 약 1% 내지 약 20% 미만, 약 2% 내지 약 18%, 약 4% 내지 약 16%, 약 6% 내지 약 14% 또는 약 8% 내지 약 12%만큼 다를 수 있다.
이와 관련하여, [Oi] 및/또는 [B]의 분포, 심지어 위에서 정의된 범위보다 큰 분포를 가진 이러한 기판들 또는 웨이퍼들의 모집단은 선택에 따라, 상이한 온도에서 열처리를 받도록 계획된 둘 이상의 그룹으로 측정, 분류될 수 있다는 점에 유의한다. 이러한 방식으로, 웨이퍼 또는 기판 사양을 엄격히 제어하는 추가 비용이 둘 이상의 상이한 어닐링 스케쥴의 추가 복잡성에 의해 상쇄될 수 있다.
이와 관련하여, 산소 농도 및/또는 붕소 농도의 가변성과 관련하여, 주어진 웨이퍼 또는 기판 내에서도 변화가 존재할 수 있다는 점에 또한 유의한다. 구체적으로, 일 실시예에서, 본 발명은 웨이퍼 및/또는 그 제조 프로세스에 관한 것인데, 웨이퍼는 전면 및 배면, 주변 에지, 전면 및 배면 각각에 거의 수직인 중심축, 및 중심축에서 전면 및 배면 각각에 거의 평행하게, 그리고 주변 에지를 향해 연장하는 반경을 가지며, 웨이퍼는 반경을 따라 변하는 산소 농도 및/또는 붕소 농도를 갖는다. 대안으로, 본 발명은 단결정 실리콘 기판을 가진 구조에 관한 것일 수 있는데, 구조의 기판은 전면층 및 배면층, 주변 에지, 전면층 및 배면층 각각에 거의 수직인 중심축, 및 중심축에서 전면층 및 배면층 각각에 거의 평행하게, 그리고 주변 에지를 향해 연장하는 반경을 가지며, 기판은 반경을 따라 변하는 산소 농도 및/또는 붕소 농도를 갖는다. 이러한 실시예들 중 하나에서, 반경을 따른 산소 농도는 적어도 약 0.1 ppma, 약 0.5 ppma, 약 1 ppma, 약 1.5 ppma, 약 2 ppma, 약 2.5 ppma, 약 3 ppma, 약 3.5 ppma, 약 4 ppma, 약 4.5 ppma, 또는 약 5 ppma만큼 변할 수 있다(예를 들어 농도는 약 5 ppma 내지 약 20 ppma, 약 8 ppma 내지 약 15 ppma, 약 10 ppma 내지 약 14 ppma, 또는 약 11 ppma 내지 약 13 ppma의 범위이다). 추가로, 또는 대안으로, 반경을 따른 붕소 농도는 적어도 약 1%, 2%, 3%, 4%, 5%, 6%, 7%, 8%, 9%, 10%, 12%, 14%, 16%, 18% 또는 20%만큼 변할 수 있다(예를 들어 농도는 적어도 약 1% 내지 약 20% 미만, 약 2% 내지 약 18%, 약 4% 내지 약 16%, 약 6% 내지 약 14% 또는 약 8% 내지 약 12%의 범위이다).
5. 다른 웨이퍼 실시예들
본 명세서에서 상술하는 열처리를 받는 웨이퍼들은 선택에 따라 에피텍셜 또는 SOI 웨이퍼일 수 있으며, 즉 본 발명의 프로세스가 수행되는 웨이퍼는 선택에 따라 그 표면에 에피텍셜 층이 존재하거나, 다층 구조의 일부일 수 있고, 이 다층 구조의 핸들 웨이퍼는 고저항률을 갖는다는 점에 유의한다. 따라서, 이들 실시예에서, 3개 변수의 합동 사양은 에피텍셜 기판 또는 SOI(silicon on insulator) 구 조의 매립 산화물층 아래의 기판(즉, 구조의 핸들 웨이퍼)의 특성을 나타낸다. 에피텍셜 또는 SOI 소자층 자체는 본질적으로 임의의 저항률을 가질 수 있다. 또한, 에피텍셜 층의 산소 농도는 이 분야에 공지된 통상의 범위 내에 있을 수 있으며, 따라서 자연히 낮다.
에피텍셜 퇴적은 이 분야에 공지된 수단에 의해 수행될 수 있다는 점에 또한 유의한다. 또한, 세미컨덕터-온-인슐레이터(semiconductor-on-insulator) 구조도 이 분야에 공지된 수단을 이용하여(예를 들어, 수소 주입 또는 결합 응용) 준비될 수 있다. 세미컨덕터-온-인슐레이터 복합 재료는 예를 들어 Iyer 등의 미국 특허 제5,494,849호에 기술된 바와 같이 형성될 수 있다.
6. 소자 제조
고저항률을 갖는 실리콘 웨이퍼들이 전술한 바와 같이 붕소 농도, 산소 농도 및 어닐링 온도를 제어하면서 제조될 수 있지만, 이러한 실리콘 웨이퍼들은 완성된 고저항률 반도체 소자 제품을 얻기 위해 여전히 소자 제조 프로세스를 거치는 점에 유의한다. 반도체 소자 제조 프로세스는 실리콘 웨이퍼에 대해 가열 및 냉각을 행하며, 실리콘 웨이퍼의 표면에 소자들이 추가된다. 이러한 가열 및 냉각은 통상적으로 붕소 및 산소의 농도 및 분포에 영향을 미치며, 본 명세서에서 설명되는 수단에 의해 고저항률이 얻어진 실리콘 웨이퍼의 저항률을 감소시킬 수 있는데, 즉 본 명세서에서 설명되는 프로세스에 의해 제조된 고저항률 실리콘 웨이퍼는 소자 제조 프로세스의 수행시에 고저항률을 잃을 수 있다. 따라서, 본 발명의 일 양태는 전 자 소자들에 사용하기 위한 고저항률 반도체 소자들(즉, 통상적으로 약 1 kohm-cm보다 높은 저항률을 갖는 소자)이 제조될 수 있도록 소자 제조 프로세스를 조작하는 것을 포함한다. 이러한 소자들은 예를 들어 집적 회로 또는 마이크로칩과 같은 전자 소자는 물론, 평면 인덕터 또는 RC 필터와 같은 수동 전기 소자를 포함한다.
따라서, 일 실시예에서, 본 발명은 실리콘 웨이퍼를 포함하는 반도체 소자를 제조하는 방법에 관한 것으로서, 이 방법에서는 어닐링 온도, 붕소 농도 및 산소 농도가 본 명세서의 다른 곳에서 제공되는 수학식 1a에서 설명되는 관계에 따라 유지되며, 그리고/또는 본 명세서의 다른 곳에서 제공되는 범위에 따른다.
전술한 바와 같이, 어닐링 프로세스에 의해 생성되는 고저항률 상태는 통상적으로 고온 열처리에 대해 안정적이지 못하다. 따라서, 상승된 온도에서는 그 효과가 본질적으로 사라질 수 있다. 따라서, 적어도 몇몇 실시예에서, 웨이퍼를 고저항률 상태로 바꾸기 위한 주어진 사양의 웨이퍼에 적용되는 특정 열처리는 소자 제조 프로세스의 마지막에 또는 마지막 근처에 적용되는 것이 바람직하다. 가장 바람직하게는, 이러한 열처리는 통상적으로 그러나 반드시는 아니지만, 통상 요구되는 소자 제조 프로세스의 "배선 후 어닐링" 단계로서 기능한다. 그러나 결과적인 웨이퍼 또는 실리콘 기판에 너무 높은 온도 또는 너무 긴 지속 기간을 수반하는 후속 가열 단계를 수행하는 경우에 본 발명의 프로세스의 효과가 상실될 수 있지만, 고저항률 상태 또는 효과는 본 발명에 따른 방식으로 웨이퍼 또는 구조를 재가열함으로써 복원 또는 복구될 수 있다.
본 발명에 따른 소자 제조 프로세스의 기본 실시예는 도 12에 제공된 블록도 에 의해 예시될 수 있다는 점에 또한 유의한다. 그러나 대안으로 도 13의 블록도로 예시되는 바와 같이, 배선 이전에 고저항률 어닐링 처리를 적용하는 것이 바람직할 수 있다. 예를 들어, 당해 최종 완성 소자는 원하는 고저항률 상태 또는 효과를 달성하는 데 필요한 최소 온도(예를 들어, 약 480℃)에서도 불안정할 수 있다. 그러한 경우, 배선 후 어닐링이 수행될 수 있지만, 이 어닐링은 고저항률 효과를 줄이거나 없애는 것을 피하기 위해 약 400℃보다 너무 높지 않은 온도(예를 들어, 약 425℃ 또는 약 450℃)에서 비교적 짧은 기간(예를 들어, 약 10 내지 약 40분, 또는 약 20분 내지 약 30분) 동안으로 제한되는 것이 바람직하다. 그러나 웨이퍼들이 매우 낮은 산소 농도를 갖는 경우에는, 후속 배선 후 열처리의 파라미터들을 보다 높은 온도 및/또는 보다 긴 시간으로 연장하는 것이 가능할 수 있다.
7. 소자 프로세스 동안의 산소 석출의 제어
본 발명에서 중요한 산소 농도는 소자 제조 프로세스 후의 인터스티셜 산소 농도라는 점에 유의한다. 따라서, 임의의 무시할 수 없는 산소 석출(precipitation)에 의한 산소 농도 감소가 있는 경우에는 이 점을 고려해야 한다. 여기서 통상적으로 관심 있는 대부분의 응용(예를 들어, 매우 높은 속도, 따라서 매우 작은 소자)에서, 프로세스에 대한 "열 예산(thermal budget)"이 제한될 수 있다. 즉, 산소 석출에 의한 산소 농도 감소에 대한 한계 범위가 존재할 수 있다. 따라서, 모든 의도 및 목적을 위해, 초기 산소 농도는 본질적으로 최종 산소 농도와 동일할 수 있다. 그렇지 않은 경우, 균일한 산소 석출 거동을 보장하기 위 해 소정의 관리가 있어야 하는데, 이는 예를 들어 적어도 몇몇 사례에서 웨이퍼 또는 구조에 대해 "tabula rasa" 열처리(즉, 본 명세서에 참조 문헌으로 포함된 미국 특허 제6,336,968호에 기술된 것과 같은 산소 석출이 없는 프로세스) 또는 MDZ 열처리(즉, 본 명세서에 참조 문헌으로 포함된 미국 특허 제5,994,761호, 제6,204,152호, 제6,191,010호, 제6,284,384호 및 제6,236,104호에 기술된 것과 같은 산소 석출 제어 프로세스)를 행하는 것을 의미할 수 있다.
8. 측정 기술
본 발명에 따르면, 저항률에 대한 참조는 이 분야에 공지된 수단을 이용하여 표면 4점 탐침(four point probe)에 의해 측정되는 바와 같은 표면 저항률을 지칭하고, 그리고/또는 이 분야에 공지된 수단을 이용하여 확산 저항(spreading resistance)에 의해 측정되는 바와 같은, 웨이퍼 표면 또는 기판의 적어도 약 50, 약 75, 약 100, 약 125, 약 150, 약 175, 약 200 마이크론 또는 그 이상 아래에서 결정되는 저항률을 지칭할 수 있다는 점에 유의한다.
도펀트 농도는 이 분야에 일반적으로 공지된 SIMS, 홀 효과, 및/또는 적외선 분광 기술로 측정될 수 있다. 실리콘 내의 열 도너들은 또한 이 분야에 공지된 수단을 이용하여 홀 효과 및/또는 적외선 흡수 분광학에 의해 검출될 수 있다.
9. CZ 웨이퍼 직경
본 발명에 따라 준비되는 CZ 웨이퍼는 통상적으로 적어도 약 150 mm의 공칭 직경(nominal diameter)을 가지며, 바람직하게는 적어도 약 200 mm, 약 300 mm, 또는 그 이상의 공칭 직경을 갖는다.
10. 프로세스 실시예들
본 발명의 바람직한 일 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 12 내지 약 15 ppma의 인터스티셜 산소 농도 및 약 2.75x1014 cm-3 내지 약 3.25x1014 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 505 내지 약 515℃에서 약 10 내지 약 100분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 1200 내지 약 1900 ohm-cm의 범위이다.
본 발명의 다른 바람직한 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 12 내지 약 15 ppma의 인터스티셜 산소 농도 및 약 2.75x1014 cm-3 내지 약 3.25x1014 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 500 내지 약 525℃에서 약 80 내지 약 150분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 500 내지 약 2000 ohm-cm의 범위이다.
본 발명의 또 다른 바람직한 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 8 내지 약 12 ppma의 인터스티셜 산소 농도 및 약 5.50x1013 cm-3 내지 약 6.00x1013 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 490 내지 약 495℃에서 약 60 내지 약 80분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 1500 내지 약 28000 ohm-cm의 범위이다.
본 발명의 또 다른 바람직한 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 8 내지 약 12 ppma의 인터스티셜 산소 농도 및 약 5.50x1013 cm-3 내지 약 6.00x1013 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 490 내지 약 495℃에서 약 60 내지 약 80분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 1500 내지 약 25000 ohm-cm의 범위이다.
본 발명의 또 다른 바람직한 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 6 내지 약 8 ppma의 인터스티셜 산소 농도 및 약 1.75x1014 cm-3 내지 약 2.25x1014 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 510 내지 약 535℃에서 약 40 내지 약 110분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 350 내지 약 11,000 ohm-cm의 범위이다.
본 발명의 또 다른 바람직한 실시예에서, 전술한 바와 같은 고저항률 웨이퍼 또는 구조의 기판은, 약 6 내지 약 8 ppma의 인터스티셜 산소 농도 및 약 4.5x1013 cm-3 내지 약 5.0x1013 cm-3의 붕소 농도를 갖는 CZ 실리콘 웨이퍼, 또는 기판으로서 CZ 웨이퍼를 포함하는 실리콘 구조에 대해 약 490 내지 약 530℃에서 약 10 내지 약 70분 동안 열처리를 행함으로써 형성된다. 결과적인 웨이퍼, 또는 실리콘 구조의 기판의 저항률은 약 800 내지 약 19,500 ohm-cm의 범위이다.
또한, 이들 또는 본 명세서에서 설명되는 또 다른 실시예들에서, 실리콘 웨이퍼, 또는 실리콘 구조의 기판은 선택에 따라선택에 따라 아닌 다른 것이 도핑될 수 있는데, 즉 본 발명의 몇몇 실시예에서 고저항률 웨이퍼 또는 고저항률 실리콘 구조의 기판은 금으로 도핑되지 않는다.
예
다음의 예들은 단지 설명의 목적으로 제공된다. 따라서 이들은 제한적인 의미로 간주되지 않아야 한다.
예 1
본 발명의 기술을 이용하여, 그리고 수학식 1a에서 설명되는 바와 같이 얻어질 수 있는 결과들의 예가 도 14에 주어져 있다. 도 14의 저항률 데이터는 본 발명에서 정의되는 조건들 하에서의 웨이퍼의 어닐링 동안 상이한 단계들에서의 캐리어 농도의 홀 효과를 판정하여 얻었다. 이 예에서는, 초기에 약 300 ohm-cm의 저항률(즉, [B]는 약 4e13 cm-3과 동일함) 및 약 6.5e17 cm-3의 산소 농도를 갖는 샘플 이 사용되었다. 이러한 유형의 샘플에서 고저항률 효과를 달성하기 위한 적절한 온도는 약 530℃인 것으로 판정되었다. 이러한 특정 예에서, 사전에 생성된 열 도너들이 또한 샘플 내에 존재하였고, 샘플은 어닐링 전에는 실제로 n형이었다(이전의 약 450℃에서의 3 시간 어닐링에 기인함).
도 14는 약 530℃에서의 어닐링 동안에 시간에 따른 이 샘플의, 홀 효과 측정으로부터 추정되는 바와 같은, 저항률의 변화를 나타낸다. 초기에 n형인 샘플은 매우 높은 저항률 값을 향해 빠르게 완화된다. 이러한 높은 저항률 값(2-20 kohm-cm)은 약 2시간의 어닐링 동안 지속된다. 이것은 다소 놀라운 결과이며, "정상" 열 도너들로부터 예측된 것과 다르다. 또한, 웨이퍼 내의 상이한 위치들(예를 들어, 방사상 위치들) 및 심지어 유사한 유형의 다른 웨이퍼들에서 취해진 측정들도 유사한 변동을 나타냈다. 유사한 변동은 넓은 범위의 적절한 파라미터 조합들을 통해 많은 샘플에서 관측되었으며, 아래에 보다 많은 예가 제공된다.
이러한 샘플들의 깊이를 통한 확산 저항 측정은 벌크 저항률이 매우 균일하다는 것을 보여준다. 이것은 또한 통상의 열 도너들의 거동과 매우 다르다. 통상의 열 도너의 경우, p형 재료에서 n형 재료로의 전이 근처에 있을 때, 성장 동안 산소의 혼입으로 유발된 줄무늬들(striations)(예를 들어, 약 100 마이크론의 일반 주기를 가짐)로 인한 산소 농도의 자연적인 변화는, 산소 줄무늬와 동기하여 웨이퍼 두께 내에서 변하고, 심지어 두께 내에서 n형에서 p형으로 거꾸로 변하도록 하기에 충분하다. 명확히, 본 발명의 기술에 의해 생성된 고저항률 재료는 산소(또는 붕소) 농도 줄무늬에 의해 영향을 받지 않는 것으로 나타난다.
예 2
위의 예 1에 더하여, 그리고 본 발명에 의해(그리고 본 명세서에서 제공되는 수학식 1a에 따라) 제공되는 조건들에 대한 매우 바람직한 "근사(approximate)" 매칭을 더 설명하기 위해, 도 1에서 사용된 샘플과 유사한 샘플들이 이 예에서 이러한 유형의 재료에 대해 약 530℃의 계산된 온도 근처의 온도로 어닐링되었다. 어닐링 후의 포화 저항률의 결과들이 도 15에 도시되어 있다.
예 3- 비교예
이 예는 저항률 대 온도 곡선 ρ(T)가 자체 보상 효과가 없을 경우에 어떻게 나타나는지를 설명하기 위한 것이다.
간단한 "정상(normal)" 사례에서, 재구성 기반 자체 보상이 존재하지 않는 경우, 저항률은 본질적으로 달성된 차이 N=2Ntd(T,C)-NA에 의해서만 제어된다. N>0에서, 캐리어(전자) 농도는 n=N이다. N<0에서, 캐리어(정공) 농도는 p=-N이다. 보다 일반적으로, 매우 작은 차이 N에서, 저항률은 고유값에 접근할 수 있으며, n 및 p에 대한 보다 일반적인 표현식이 이 경우에 사용될 수 있다(이는 좀처럼 만족되지 않는다).
Figure 112007090977474-PCT00001
Figure 112007090977474-PCT00002
여기서, ni는 고유 전자 농도이다(실온에서 약 1.3x1010 cm-3에 가깝다). 저항률은 ρ=1/(eμnn+eμpp)이다. 드리프트 이동도 μn 및 μp는 각각 약 1,550 cm2/sV 및 약 450 cm2/sB이다(실온에서).
도너/억셉터 차이 N은 NA 및 2Ntd의 요구되는(새로 발견된 "자체 보상" 효과가 없는 경우에) 정확한 일치의 온도 Tc를 이용하여 기록하기에 편리하다.
Figure 112007090977474-PCT00003
따라서, 양은 거의 온도 편차 T-Tc의 보편적인 함수인데, 이는 파라미터 Etd/kTc 2가 Tc의 좁은 범위 내에서 거의 변하지 않기 때문이다.
정확한 보상의 온도 Tc로부터의 온도 편차에 종속하는 달성된 저항률의 계산된 종속성이 도 16a에 도시되어 있다. 붕소 농도 NA에 대해, 일반적인 값들 약 3x1013 cm-3(약 463 ohm-cm와 동일한 시작 저항률 ρA에 대응) 및 약 1014 cm-3(저항률은 약 139 ohm-cm이다)이 취해졌다. 보상 온도 Tc는 약 520℃로 취해졌다. 여기서 결과는 Tc에 거의 영향을 받지 않는다는 점에 유의한다. 도 16a 및 16b의 플롯은 달성된 저항률의 절대값의 자취를 제공한다. 그러나 달성된 캐리어 농도는 실제로 는 위의 수학식 4에 따라 NA에 의해 스케일링되며, 저항률은 이에 따라 초기 값 ρA에 의해 스케일링된다. 따라서, 초기 저항률과는 무관하고 온도 편차 T-Tc에만 민감한 저항률 향상 인자(resistivity enhancement factor) Fr(초기 저항률에 대한 달성 저항률의 비)이 존재한다. 향상 인자는 도 16b에 도시되어 있다.
예 4 내지 9
본 명세서에 설명되는 기술들 및 관계들(예를 들어, 수학식 1a 참조)을 이용하여, 다양한 붕소 및 산소 농도 조합으로부터 고저항률 상태를 생성하는 많은 예를 검사함으로써 추가 데이터가 수집되었다. 당해 웨이퍼의 주어진 [Oi] 및 [B](수학식 1a에 따라)에 대해 "이상적인(ideal)" 또는 바람직한 어닐링 온도가 계산된 실험들의 결과를 나타내는 몇몇 데이터 차트가 아래에 제공된다. 샘플들은 이 웨이퍼로부터 취해진 후, 다양한 시간 동안 이 온도 근처의 온도에서 어닐링되었다. 다른 샘플들은 다양한 시간 동안 "이상적인" 또는 바람직한 온도 근처의 다른 온도에서 어닐링되었다. 이러한 방식으로, 윈도우 크기 또는 허용 가능한 변화의 범위에 관한 추가 데이터가 얻어졌다. 계산된 온도에서의 자체 보상 어닐링 전에 고농도의 "안정적인(stable)" 또는 정상적인 열 도너들을 생성하기 위하여, 샘플들의 일부에는 450℃에서 사전 어닐링이 제공되었다는 점에 유의한다.
이러한 기술을 적용함으로써 달성된 저항률의 증가의 예들이 아래에 주어진다. 이들 예에서, 다양한 산소 및 붕소 농도의 조합의 웨이퍼들이 수집되었다. 테스트에서 각각의 웨이퍼의 중심 위치에서의 실제 산소 및 붕소 농도는 각각의 개 별 데이터 차트(즉, 표 1-6)의 표제에 나타나 있다. 전술한 기술을 이용하여, 산소 및 붕소 농도의 특정 조합에 적절한 어닐링 온도가 결정되었다. 이러한 계산된 온도 또한 각 차트의 표제에 나타나 있다. 이어서, 웨이퍼들은 작은 조각으로 절단되었고, 각 조각에는 그 조각이 유래된 웨이퍼에 대하여 계산된 온도에서 또는 그 근처에서 소정 기간 동안 개별 어닐링이 제공되었다. 이상적인 계산된 온도 주위의 온도 범위에서의 어닐링 동안의 샘플 저항률의 시간적 진전은 어닐 후의 4점 탐침 측정에 의해 결정되었다(적어도 수일 정도의 소정의 실온 저장 기간이 어닐링과 4점 탐침 측정 사이에 존재하도록 허용되었다(아래 참조)).
얻어진 저항률 결과들은 어닐링 시간 및 온도에 적절한 박스 내에 표시되어 있다. 샘플 박스들 각각에는, 샘플이 n형 또는 p형으로 결정되었는지에 대한 표시도 제공된다. 그러나 매우 높은 값의 저항률(예를 들어, 약 1 kohm-cm보다 큼)에서, 여기서 이용되는 방법을 이용한 유형의 결정은 다소 문제가 있을 수 있다.
넓은 범위의 붕소 및 산소 농도 조합을 조사함으로써, 본 발명의 일반적인 원리가 확인되었다. 다소 광범위한 계산된 "이상적인" 또는 바람직한 온도들이 이러한 샘플 수집을 통해 여기서 커버된다(약 495℃ 내지 약 530℃). 전반적으로, 모델과 양호하게 부합되며, 발견된 온도 윈도우는 균일하게 크다.
예 4
약 450℃에서 3시간 동안 사전 어닐링된 웨이퍼 04246959로부터의 샘플들의 저항률(단위: ohm-cm); 초기 저항률은 약 43 ohm-cm; [B]는 약 3.03x1014 cm-3; [Oi]는 약 14 ppma(7x1017 cm-3); Tcalc는 약 510℃.
시간 505℃ 510℃ 515℃
10분 1848 n-, p- 1860 n- 1600 n-
20분 1705 n-, p- 1613 n- 1599 n-
30분 1543 n-, p- 1207 n-
40분 1770 n-, p- 303 p- 1640 n-
50분 1774 n- 1866 n-
60분 1716 n-, p- 1305 n- 1387 n-
70분 1302 n-, p- 1877 p- 1383 p-
80분 1314 p- 1531 n-
90분 1347 p-
100분 1565 p-
이와 관련하여, 여기에 그리고 본 명세서의 다른 곳에서 보고되는 저항률들은 이 분야에 공지된 계산을 이용하여 [B]로 쉽게 변환될 수 있다는 점에 유의한다. (또한, 예를 들어 www.solecon.com(즉, www.solecom.com/sra/rho2ccal.htm)에서 온라인으로 이용할 수 있는 변환 계산기를 참조한다.)
예 5
웨이퍼 04246959(사전 어닐링 없음); 초기 저항률은 약 43 ohm-cm; [B]는 약 3.03x1014 cm-3; [Oi]는 약 7x1017 cm-3; Tcalc는 약 510.4℃.
시간 505℃ 510℃ 515℃ 520℃ 525℃ 530℃ 535℃
30분 61.4 p-
40분 86.2 p- 63 p- 52.4 p-
50분 85 p- 93 p- 73.8 p- 77.4 p- 54.1 p-
60분 109 p- 132.5 n-, p- 153 p- 75.4 p- 81.5 p- 56.3 p-
70분 238 p- 153 p- 120 p- 53.8 p-
80분 2003 n- 449 p- 635 p- 141 p- 86.1 p- 66.6 p-
90분 1733 n-, p- 1450 n-, p- 1000* p- 139 p- 103 p- 70 p-
100분 190 n- 942 p- 726* p- 86.6 p- 275 p- 65.3 p-
110분 48 n- 1631 n-, p- 107* n- 1445 p-
120분 1359 p- 26.9* n- 80.4 n-, p- 80.1 p-
130분 1810 p- 490* n- 143 p-
150분 250 n- 508* p-
예 6
웨이퍼 419DFA-1(사전 어닐링 없음); 초기 저항률 약 225 ohm-cm; [B]는 약 5.77x1013cm-3; [Oi]는 약 9.28 ppma; Tcalc는 약 494.6℃.
시간 485℃ 490℃ 495℃ 500℃ 505℃ 510℃ 515℃ 520℃
20분 496 p- 275 p-
40분 752 p- 476 p-
60분 2775 p- 1497 p- 231 p- 262 p- 286 p-
70분 2310 p- 1978 p- 450 p- 352 p- 219 p-
80분 2106 p- 263 p- 315 p- 188 p-
90분 274 p- 419 p- 258 p-
100분 293 p- 374 p- 205 p-
110분 392 p- 383 p- 211 p-
120분 437 p- 560 p-
180분 423 p-
240분 1359 p-
예 7
웨이퍼 419DFA-2(사전 어닐링 없음); 초기 저항률 약 277 ohm-cm; [B]는 약 5.72x1013cm-3; [Oi]는 약 9.41 ppma; Tcalc는 약 495.8℃.
시간 485℃ 490℃ 495℃ 500℃ 505℃ 510℃ 515℃ 520℃
20분 268 p- 402 p-
40분 588 p- 673 p-
60분 2444 p- 1732 p- 259 p- 322 p- 409 p-
70분 2472 p- 1984 p- 296 p- 447 p- 281 p-
80분 1556 p- 275 p- 375 p- 195 p-
90분 284 p- 354 p- 288 p-
100분 450 p- 360 p- 205 p-
110분 310 p- 379 p- 222 p-
120분 469 p- 807 p-
180분=3시간 349 p-
240분=4시간 1793 p-
예 8
웨이퍼 MQ0AMMH(사전 어닐링 없음); 초기 저항률 약 65 ohm-cm; [B]는 약 2.00x1014 cm-3; [Oi]는 약 7.24x1017 cm-3; Tcalc는 약 519.1℃.
시간 500℃ 505℃ 510℃ 515℃ 520℃ 525℃ 530℃ 535℃
10분 96.8 p- 81.2 p- 82.5 p- 84.1 p-
20분 172.6 p- 124 p- 137 p- 92.9 p-
30분 236 n-, p- 239 p- 142 p- 294 p- 192 p-
40분 385 n-, p- 1015 n- 193 p- 290 p- 160 p- 122 p-
50분 174 n- 87 n- 1980 p- 4300 p- 175 p- 127.6 p-
60분 44 n- 50 n- 2050 p- 11000 n-, p- 132.5 p-
70분 40 n- 55.5 n- 720* p- 658 p- 129 p-
80분 25.7 n- 23.4 n- 940* n- 217 n- 312 p- 186 p-
90분 15.8 n- 25.5 n- 52.6 n- 93 n- 3630 p- 408 p-
100분 162 n- 344 p- 3260 p-
110분 125 n- 23.8 n- 419 p-
예 9
웨이퍼 TR6(CTSQX003)(사전 어닐링 없음); 초기 저항률 약 270 ohm-cm; [B]는 약 4.81x1013 cm-3; [Oi]는 약 6.6x1017 cm-3; Tcalc는 약 531.3℃.
시간 495℃ 500℃ 505℃ 510℃ 515℃ 520℃ 525℃ 530℃ 535℃
10분 1010 p- 1035 p- 970 p- 2400 p- 830 p- 490* p-
20분 1254 n- 19500 n- 2020 p-
30분 293 n- 5070 p- 2400* p-
40분 93.9 n- 786 n- 8600 p-
50분 99.6 n- 178 n- 7800 p-
60분 46.5 n- 188 n- 7050 p-
70분 56.9 n- 379 n- 800 p-
80분 35.5 n- 64 n- 433 n-
90분 22.4 n- 74.3 n- 219 n-
예 10
이 예에서, 약 400℃에서의 짧은 프로세스 후(post-process) 어닐링의 고저항률 상태의 안정성에 대한 영향도 조사되었다. 이 테스트에서는 2개의 샘플이 사용되었다. 이들은 본 프로세스에 의해 높은 저항률을 갖도록 만들어진 샘플들이었다. 이것은 약 530℃에서의 어닐링에 의해 달성되었다(이 테스트에 사용된 샘플들은 도 14에 예시된 저항률 결과를 갖는, 즉 약 300 ohm-cm의 초기 붕소 제어 저항률과 약 6.6e17 cm-3의 산소 농도를 갖는 샘플과 유사하였다). 이 재료에 대해 고저항률 상태를 생성하기 위한 어닐링 처리 후에, 샘플들 중 하나는 p형이었고, 다른 하나는 n형이었다. 양 샘플은 약 1 kohm-cm를 초과하는 저항률을 갖는 고저항률 샘플이었다.
이 실험에서는 본 명세서에서 설명되는 어닐링 프로세스에 의해 생성된 고저항률 상태의 추가 열처리에 대한 안정성이 관심사였다. 이 때문에, 이들 샘플에 대해 약 400℃에서 후속 어닐링이 수행되었으며, 어닐링들 사이에 저항률이 결정되었다. 따라서, 이러한 어닐링들 동안 저항률 및 고저항률 상태의 완화의 시간 의존성이 약 10 내지 약 60분의 어닐링 시간들에 대해 결정되었다. 이 결과들은 도 17에 요약되어 있다.
시간 0에서, 테스트 웨이퍼들의 초기 고저항률 값이 주어진다. 최단기 어닐링(즉, 약 10분) 후, 저항률은 여전히 높게 유지된다. 초기에 p형인 샘플에 대해, 저항률은 심지어 증가된다(그리고 도전형은 n형으로 바뀐다). 어닐링 시간을 더 증가시키면 저항률의 점진적인 감소가 발생한다. 마지막으로, 약 60분 후에, 결과적인 샘플들은 성장 완료 시점의 재료의 저항률에 비해 비교적 낮은 저항률(예를 들어, 약 300 ohm-cm)을 가졌다. 여기서 도출되는 결론은, 어닐링이 너무 길지 않는 한(예를 들어, 약 60분 미만) 약 400℃에서의 처리 후에도 고저항률 상태가 유지된다는 것이다. 적당한 붕소 농도를 가진 샘플들 CTS-QX003 및 18HLBA-1A에 대해서는 약 530℃에서의 어닐링에 의해 고저항률이 달성되었다. 도 17의 곡선들은 얻어진 반대 도전형의 두 상이한 샘플에 대한 것이다.
예 11
이 예에서는, 산소 디누드 영역(oxygen denuded region)의 고저항률 기판의 생성에 대한 영향이 검사되었는데, 즉 산소가 외부로 확산된(out-diffused) 표면 영역의 고저항률 상태로의 변환에 대한 영향이 조사되었다. 이 실험에서는, 약 1100℃에서 약 3시간 동안의 열처리에 의해 약 6.6e17 cm-3의 벌크 산소를 함유하는 샘플로부터 대량의 산소가 외부로 확산되었다. 이러한 처리에 대한 2(Dt)1/2의 특성 확산 길이는 약 17 마이크론이다. 웨이퍼 저항률은 약 300 ohm-cm이었으며, 이러한 산소 및 붕소 농도의 특정 조합으로부터 결과되는 바람직한 어닐링 온도는 약 530℃로 결정되었다.
샘플들은 산소 외부 확산 처리의 존재 및 부재 하에서, 또한 외부 확산과 고저항률 처리 사이의 450℃에서의 3시간의 열 도너 사전 어닐링의 삽입 및 비삽입 하에서 어닐링되었다. 샘플 설명은 아래에 나타나 있다.
저항률 변화 테스트를 위한 300 mm 쿼터
RQ 쿼터 스크래치 Oi(ppma) 중심 분위기 TT
6800 A 12.772 N2+O2 1100℃ 3시간 + 40분 530℃
B 12.772 N2+02 1100℃ 3시간 +3시간 450℃ + 40분 530℃
C 12.772 N2+02 40분 530℃
D 12.772 N2+02 3시간 450℃ + 40분 530℃
어닐링 후 샘플들의 확산 저항 프로파일링의 결과들이 도 18a-d에 도시되어 있다.
예 12 내지 17
위의 예 4-9에서 상술된 것들과 유사한 추가 실험들이 수행되었다. 이들 실험의 상세(예 12-17)가 아래에 요약되어 있다.
예 12
약 12 내지 약 15 ppma의 인터스티셜 산소 농도 및 약 2.75x1014 cm-3 내지 약 3.25x1014 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 505 내지 약 515℃에서 약 10 내지 100분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 1200 내지 약 1900 ohm-cm 범위의 저항률을 가졌다.
예 13
약 12 내지 약 15 ppma의 인터스티셜 산소 농도 및 약 2.75x1014 cm-3 내지 약 3.25x1014 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 500 내지 약 525℃에서 약 80 내지 150분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 500 내지 약 2000 ohm-cm 범위의 저항률을 가졌다.
예 14
약 8 내지 약 12 ppma의 인터스티셜 산소 농도 및 약 5.50x1013 cm-3 내지 약 6.00x1013 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 490 내지 약 495℃에서 약 60 내지 80분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 1500 내지 약 2800 ohm-cm 범위의 저항률을 가졌다.
예 15
약 8 내지 약 12 ppma의 인터스티셜 산소 농도 및 약 5.50x1013 cm-3 내지 약 6.00x1013 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 490 내지 약 495℃에서 약 60 내지 80분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 1500 내지 약 2500 ohm-cm 범위의 저항률을 가졌다.
예 16
약 6 내지 약 8 ppma의 인터스티셜 산소 농도 및 약 1.75x1014 cm-3 내지 약 2.245x1014 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 510 내지 약 535℃에서 약 40 내지 110분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 350 내지 약 11,000 ohm-cm 범위의 저항률을 가졌다.
예 17
약 6 내지 약 8 ppma의 인터스티셜 산소 농도 및 약 4.5x1013 cm-3 내지 약 5.0x1013 cm-3의 붕소 농도를 갖는 다수의 CZ 웨이퍼, 또는 CZ 실리콘 구조로부터 얻어진 기판을 포함하는 실리콘 구조가 약 495 내지 약 530℃에서 약 10 내지 70분 동안 열처리되었다. 결과적인 웨이퍼 또는 구조의 기판은 약 800 내지 약 19,500 ohm-cm 범위의 저항률을 가졌다.
예 18
이 예에서는, 웨이퍼 그룹들의 거동을 설명하기 위하여, 두 그룹의 CZ 웨이퍼들에 대해 본 발명에 따른 고저항률 열처리를 수행하였다. 테스트되는 모든 웨이퍼는 먼저 450℃에서 3시간의 열처리를 받았다. 이어서, 제1 웨이퍼 그룹(그룹 1)은 이들의 산소 및 붕소 농도에 기초하여 수학식 1a에 따라 설정된 온도에서(즉, 30분 동안 530℃에서) 함께 어닐링되었다. 제2 웨이퍼 그룹(그룹 2) 또한 이들의 산소 및 붕소 농도에 기초하여 수학식 1a에 따라 설정된 온도에서(즉, 30분 동안 510℃에서) 함께 어닐링되었다. 이 예의 결과들은 아래의 표에 요약되어 있다.
그룹/웨이퍼 두께(㎛) [Oi](ppma) 초기 저항률(ohm-cm) 최종 저항률(ohm-cm)
1/A 676.5 15.442 105.9 5484.0
1/B 676.5 15.842 97.0 18904.0
1/C 672.5 15.535 105.8 8026.8
2/A 714.4 10.970 184.1 4667.0
2/B 719.0 10.885 188.8 2383.0
2/C 719.2 11.041 184.6 2752.4
2/C 716.3 10.887 182.8 1330.8
위의 설명은 제한적인 것이 아니라 예시적인 것을 의도한다는 점에 유의한다. 위의 설명의 읽을 때 이 분야의 전문가에게는 많은 실시예가 자명할 것이다. 따라서, 본 발명의 범위는 위의 설명만을 참조하여 결정되어서는 안 되며, 청구범위 및 이러한 청구범위가 권리를 갖는 전 범위의 균등물들을 참조하여 결정되어야 한다.
본 발명 또는 그의 실시예의 요소들을 소개할 때, "단수", "상기" 등은 요소들 중 하나 이상이 존재함을 의미하는 것을 의도한다. "포함" 및 "구비"라는 용어는 포괄적인 것을 의도하며, 열거된 요소들과 다른 추가 요소들이 존재할 수 있음을 의미한다.
종료점에 의한 수치 범위의 기술은 그 범위 내에 포함되는 모든 수치를 포함한다. 예를 들어, 1과 5 사이인 것으로 기술되는 범위는 1, 1.6, 2, 2.8, 3, 3.2, 4, 4.75 및 5를 포함한다.

Claims (54)

  1. 고저항률 실리콘 구조(high resistive silicon structure)를 마련하기 위한 프로세스로서,
    적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 기판을 포함하는 실리콘 구조에 대해, 소정 기간 동안, 소정의 온도로 열처리를 행하여, 결과적으로 열처리된 구조의 기판이 비율 [TD]:[A]가 약 0.8:1과 약 1.2:1 사이에 있는 열 도너 [TD] 및 억셉터 [A]의 농도를 갖게 하는 단계
    를 포함하는 프로세스.
  2. 제1항에 있어서,
    상기 비율은 약 0.9:1과 1.1:1 사이에 있는 프로세스.
  3. 제1항에 있어서,
    상기 억셉터는 붕소 원자이고, 상기 열 도너는 산소 클러스터인 프로세스.
  4. 제3항에 있어서,
    상기 구조의 기판의 상기 붕소 농도 [B] 및 상기 산소 농도 [Oi], 및 상기 열처리의 온도 T는 아래의 수학식의 관계를 갖는 프로세스로서,
    [B] = 1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
    여기서,
    [B]는 붕소 농도이고,
    [Oi]ref는 기준 인터스티셜 산소 농도로서, 약 6.6e17 cm-3이며,
    [Oi]는 상기 구조의 기판의 실제 인터스티셜 산소(interstitial oxygen) 농도이고,
    n은 산소 지수로서 약 7이며,
    E는 활성화 에너지로서 약 4 eV이며,
    k는 볼쯔만 상수이고,
    T는 실제 열처리 온도이고,
    Tref는 기준 온도로서 약 520℃이며,
    또한,
    (i) 주어진 붕소 농도 [B]에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며,
    (ii) 주어진 산소 농도 [Oi]에 대해, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며,
    (iii) 주어진 열처리 온도 T에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있는 프로세스.
  5. 제1항에 있어서,
    상기 열처리된 기판의 결과적인 저항률은 상기 기판 내의 억셉터 농도에 기초하여 계산되는 저항률보다 적어도 약 10배 큰 프로세스.
  6. 제1항에 있어서,
    상기 구조의 기판은 전면층 및 배면층, 주변 에지, 상기 전면층 및 배면층 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면층 및 배면층 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 기판은 상기 반경을 따라 변하는 산소 농도를 갖는 프로세스.
  7. 제6항에 있어서,
    상기 산소 농도는 상기 반경을 따라 약 5 ppma에서 약 20 ppma까지 변하는 프로세스.
  8. 제1항에 있어서,
    상기 구조의 기판은 전면층 및 배면층, 주변 에지, 상기 전면층 및 배면층 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면층 및 배면층 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 기판은 상기 반경을 따라 변하는 붕소 농도를 갖는 프로세스.
  9. 제8항에 있어서,
    상기 붕소 농도는 상기 반경을 따라 적어도 약 1%에서 약 20% 미만까지 변하는 프로세스.
  10. 제1항에 있어서,
    상기 열처리의 온도는 약 480℃보다 높고 약 600℃보다 낮은 범위의 프로세스.
  11. 제10항에 있어서,
    상기 열처리는 약 10 내지 250분의 시간 동안 수행되는 프로세스.
  12. 제1항에 있어서,
    상기 실리콘 구조의 기판은 적어도 약 5에서 약 20 ppma 미만까지의 범위의 산소 농도를 갖는 프로세스.
  13. 제1항에 있어서,
    상기 실리콘 구조의 기판은 적어도 약 100에서 약 300 ohm-cm 미만까지의 범위의 초기 저항률을 갖는 프로세스.
  14. 제1항에 있어서,
    상기 열처리 후, 상기 결과적으로 열처리된 실리콘 구조의 기판은 적어도 약 1000 ohm-cm의 저항률을 갖는 프로세스.
  15. 고저항률 CZ 단결정 실리콘 웨이퍼를 마련하기 위한 프로세스로서,
    적어도 150 mm의 공칭 직경(nominal diameter) 및 적어도 약 50 ohm-cm의 초기 저항률을 갖는 CZ 단결정 실리콘 웨이퍼에 대해, 소정 기간 동안 소정의 온도로 열처리를 행하여, 결과적으로 열처리된 웨이퍼가 비율 [TD]:[A]가 약 0.8:1과 약 1.2:1 사이에 있는 적어도 약 열 도너 [TD] 및 억셉터 [A]의 농도로 연장하는 영역을 갖도록 하는 단계
    를 포함하는 프로세스.
  16. 제15항에 있어서,
    상기 비율은 약 0.9:1에서 1.1:1 사이에 있는 프로세스.
  17. 제15항에 있어서,
    상기 억셉터는 붕소 원자이고, 상기 열 도너는 산소 클러스터인 프로세스.
  18. 제17항에 있어서,
    상기 웨이퍼의 상기 붕소 농도 [B] 및 상기 산소 농도 [Oi], 및 상기 열처리 의 온도 T는 아래의 수학식의 관계를 갖는 프로세스로서,
    [B] = 1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
    여기서,
    [B]는 붕소 농도이고,
    [Oi]ref는 기준 인터스티셜 산소 농도로서, 약 6.6e17 cm-3이며,
    [Oi]는 상기 웨이퍼의 실제 인터스티셜 산소 농도이고,
    n은 산소 지수로서 약 7이며,
    E는 활성화 에너지로서 약 4 eV이며,
    k는 볼쯔만 상수이고,
    T는 실제 열처리 온도이고,
    Tref는 기준 온도로서 약 520℃이며,
    또한,
    (i) 주어진 붕소 농도 [B]에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며,
    (ii) 주어진 산소 농도 [Oi]에 대해, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있고, 열처리 온도는 계산된 온도의 약 +/- 10℃일 수 있으며,
    (iii) 주어진 열처리 온도 T에 대해, 산소 농도는 계산된 농도의 약 +/- 0.5 ppma일 수 있고, 붕소 농도는 계산된 농도의 약 +/- 20%일 수 있는 프로세스.
  19. 제15항에 있어서,
    상기 열처리된 웨이퍼의 결과적인 저항률은 상기 웨이퍼 내의 억셉터 농도에 기초하여 계산되는 저항률보다 적어도 약 10배 큰 프로세스.
  20. 제15항에 있어서,
    상기 웨이퍼는 전면 및 배면, 주변 에지, 상기 전면 및 배면 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면 및 배면 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 웨이퍼는 상기 반경을 따라 변하는 산소 농도를 갖는 프로세스.
  21. 제20항에 있어서,
    상기 산소 농도는 상기 반경을 따라 약 5 ppma에서 약 20 ppma까지 변하는 프로세스.
  22. 제15항에 있어서,
    상기 웨이퍼는 전면 및 배면, 주변 에지, 상기 전면 및 배면 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면 및 배면 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 웨이퍼는 상기 반경을 따라 변하는 붕소 농도를 갖는 프로세스.
  23. 제22항에 있어서,
    상기 붕소 농도는 상기 반경을 따라 적어도 약 1%에서 약 20% 미만까지 변하는 프로세스.
  24. 제15항에 있어서,
    상기 열처리의 온도는 약 480℃보다 높고 약 600℃보다 낮은 범위의 프로세스.
  25. 제24항에 있어서,
    상기 열처리는 약 10 내지 250분의 시간 동안 수행되는 프로세스.
  26. 제15항에 있어서,
    상기 웨이퍼는 적어도 약 5에서 약 20 ppma 미만까지의 범위의 산소 농도를 갖는 프로세스.
  27. 제15항에 있어서,
    상기 웨이퍼는 적어도 약 100에서 약 300 ohm-cm 미만까지의 범위의 초기 저항률을 갖는 프로세스.
  28. 제15항에 있어서,
    상기 웨이퍼는 상기 열처리 후 적어도 약 1000 ohm-cm의 저항률을 갖는 프로세스.
  29. CZ 단결정 실리콘 기판을 포함하는 고저항률 실리콘 구조로서,
    상기 기판은 비율 [TD]:[A]가 약 0.8:1과 약 1.2:1 사이에 있는 열 도너 [TD] 및 억셉터 [A]의 농도를 갖는 고저항률 실리콘 구조.
  30. 제29항에 있어서,
    상기 비율은 약 0.9:1과 1.1:1 사이에 있는 고저항률 실리콘 구조.
  31. 제29항에 있어서,
    상기 억셉터는 붕소 원자이고, 상기 열 도너는 산소 클러스터인 고저항률 실리콘 구조.
  32. 제31항에 있어서,
    상기 저항률은 상기 붕소 농도에 기초하여 계산되는 저항률보다 실질적으로 큰 고저항률 실리콘 구조.
  33. 제32항에 있어서,
    상기 저항률은 상기 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 10배 큰 고저항률 실리콘 구조.
  34. 제29항에 있어서,
    상기 구조의 기판은 전면층 및 배면층, 주변 에지, 상기 전면층 및 배면층 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면층 및 배면층 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 기판은 상기 반경을 따라 변하는 산소 농도 및/또는 붕소 농도를 갖는 고저항률 실리콘 구조.
  35. 제34항에 있어서,
    상기 붕소 농도는 상기 반경을 따라 적어도 약 1%에서 약 20% 미만까지 변하는 고저항률 실리콘 구조.
  36. 제34항에 있어서,
    상기 산소 농도는 상기 반경을 따라 적어도 약 5 ppma에서 약 20 ppma 미만까지 변하는 고저항률 실리콘 구조.
  37. 제29항에 있어서,
    상기 구조는 전자 소자인 고저항률 실리콘 구조.
  38. 제29항에 있어서,
    상기 구조는 수동형 전자 소자인 고저항률 실리콘 구조.
  39. 제29항에 있어서,
    상기 구조의 기판은 Au가 도핑되지 않은 고저항률 실리콘 구조.
  40. 제29항에 있어서,
    상기 기판의 구조는 적어도 약 1000 ohm-cm의 저항률을 갖는 고저항률 실리콘 구조.
  41. 제29항에 있어서,
    상기 구조는 상기 기판의 표면에 퇴적된 에피텍셜 층을 더 포함하는 고저항률 실리콘 구조.
  42. 제29항에 있어서,
    상기 구조는 실리콘-온-인슐레이터(silicon on insulator) 구조이고, 상기 구조는 상기 기판의 표면 상의 산화물 층, 및 상기 산화물 층 상의 소자 층을 더 포함하는 고저항률 실리콘 구조.
  43. 적어도 150 mm의 공칭 직경을 갖고, 비율 [TD]:[A]가 약 0.8:1과 약 1.2:1 사이에 있는 열 도너 [TD] 및 억셉터 [A]의 농도를 포함하는 고저항률 CZ 단결정 실리콘 웨이퍼.
  44. 제43항에 있어서,
    상기 비율은 약 0.9:1과 1.1:1 사이에 있는 고저항률 CZ 단결정 실리콘 웨이퍼.
  45. 제43항에 있어서,
    상기 억셉터는 붕소 원자이고, 상기 열 도너는 산소 클러스터인 고저항률 CZ 단결정 실리콘 웨이퍼.
  46. 제45항에 있어서,
    상기 저항률은 상기 붕소 농도에 기초하여 계산되는 저항률보다 실질적으로 큰 고저항률 CZ 단결정 실리콘 웨이퍼.
  47. 제46항에 있어서,
    상기 저항률은 상기 붕소 농도에 기초하여 계산되는 저항률보다 적어도 약 10배 큰 고저항률 CZ 단결정 실리콘 웨이퍼.
  48. 제43항에 있어서,
    상기 웨이퍼는 전면 및 배면, 주변 에지, 상기 전면 및 배면 각각에 실질적으로 수직인 중심축, 및 상기 중심축으로부터 상기 전면 및 배면 각각에 실질적으로 평행하게, 그리고 상기 주변 에지를 향해 연장하는 반경을 가지며, 상기 웨이퍼는 상기 반경을 따라 변하는 산소 농도 및/또는 붕소 농도를 갖는 고저항률 CZ 단결정 실리콘 웨이퍼.
  49. 제48항에 있어서,
    상기 붕소 농도는 상기 반경을 따라 적어도 약 1%에서 약 20% 미만까지 변하는 고저항률 CZ 단결정 실리콘 웨이퍼.
  50. 제48항에 있어서,
    상기 산소 농도는 상기 반경을 따라 적어도 약 5 ppma에서 약 20 ppma 미만까지 변하는 고저항률 CZ 단결정 실리콘 웨이퍼.
  51. 제43항에 있어서,
    상기 웨이퍼는 Au가 도핑되지 않은 고저항률 CZ 단결정 실리콘 웨이퍼.
  52. 제43항에 있어서,
    상기 웨이퍼는 적어도 약 1000 ohm-cm 저항률을 갖는 고저항률 CZ 단결정 실 리콘 웨이퍼.
  53. 제43항에 있어서,
    상기 웨이퍼는 상기 웨이퍼의 표면에 퇴적된 에피텍셜 층을 더 포함하는 고저항률 CZ 단결정 실리콘 웨이퍼.
  54. 제43항의 웨이퍼를 핸들 웨이퍼(handle wafer)로서 포함하고, 상기 핸들 웨이퍼는 그 표면 상에 산화물 층, 및 상기 산화물 층의 표면 상에 소자 층을 구비하는 실리콘-온-인슐레이터(SOI) 구조.
KR1020077029580A 2005-05-19 2006-05-18 고저항률 실리콘 구조 및 그 제조 프로세스 KR20080017376A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68269105P 2005-05-19 2005-05-19
US60/682,691 2005-05-19

Publications (1)

Publication Number Publication Date
KR20080017376A true KR20080017376A (ko) 2008-02-26

Family

ID=37026961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029580A KR20080017376A (ko) 2005-05-19 2006-05-18 고저항률 실리콘 구조 및 그 제조 프로세스

Country Status (7)

Country Link
US (1) US7521382B2 (ko)
EP (1) EP1882057A2 (ko)
JP (1) JP2008545605A (ko)
KR (1) KR20080017376A (ko)
CN (1) CN101228301A (ko)
TW (1) TW200720500A (ko)
WO (1) WO2006125069A2 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832067B2 (ja) * 2005-02-01 2011-12-07 東京エレクトロン株式会社 シリコン部材およびその製造方法
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
CN101834156A (zh) * 2010-05-12 2010-09-15 上海宏力半导体制造有限公司 一种提高电感器衬底电阻的方法
US9064712B2 (en) 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
FR2964459B1 (fr) 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
JP5194146B2 (ja) * 2010-12-28 2013-05-08 ジルトロニック アクチエンゲゼルシャフト シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
FR2974180B1 (fr) * 2011-04-15 2013-04-26 Commissariat Energie Atomique Procede de determination de la concentration en oxygene interstitiel.
JP5772553B2 (ja) * 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
US8536035B2 (en) * 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
US20150170911A1 (en) * 2013-12-16 2015-06-18 Analog Devices Technology Silicon substrate suitable for use with an rf component, and an rf component formed on such a silicon substrate
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
KR101895817B1 (ko) * 2014-06-02 2018-09-07 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조 방법
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
JP6569613B2 (ja) * 2016-07-11 2019-09-04 株式会社Sumco シリコンウェーハの評価方法及び製造方法
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6766678B2 (ja) * 2017-02-17 2020-10-14 三菱マテリアル株式会社 プラズマ処理装置用電極板及びその製造方法
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP2019019030A (ja) * 2017-07-18 2019-02-07 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
US11047066B2 (en) * 2018-06-27 2021-06-29 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
US10781532B2 (en) 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
US10793969B2 (en) * 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
US10954606B2 (en) 2018-06-27 2021-03-23 Globalwafers Co., Ltd. Methods for modeling the impurity concentration of a single crystal silicon ingot
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11739437B2 (en) * 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth
CN113764296B (zh) * 2020-06-01 2023-08-22 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342616A (en) 1981-02-17 1982-08-03 International Business Machines Corporation Technique for predicting oxygen precipitation in semiconductor wafers
JPH0810695B2 (ja) * 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
JPH0750713B2 (ja) * 1990-09-21 1995-05-31 コマツ電子金属株式会社 半導体ウェーハの熱処理方法
JP2732967B2 (ja) 1991-08-30 1998-03-30 信越化学工業株式会社 高抵抗シリコンウエハ−の製造方法
US5494849A (en) 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1155064C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
JP2002524845A (ja) 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US7074697B2 (en) * 1999-10-01 2006-07-11 The Regents Of The University Of California Doping-assisted defect control in compound semiconductors
US6498078B2 (en) * 2000-09-05 2002-12-24 The Regents Of The University Of California Method for enhancing the solubility of boron and indium in silicon
JP2004537161A (ja) 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US6583024B1 (en) 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
DE60224099T2 (de) 2002-04-10 2008-04-03 Memc Electronic Materials, Inc. Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4908730B2 (ja) * 2003-04-21 2012-04-04 株式会社Ｓｕｍｃｏ 高抵抗シリコン単結晶の製造方法

Also Published As

Publication number Publication date
US20060263967A1 (en) 2006-11-23
EP1882057A2 (en) 2008-01-30
WO2006125069A2 (en) 2006-11-23
US7521382B2 (en) 2009-04-21
JP2008545605A (ja) 2008-12-18
WO2006125069A3 (en) 2007-01-18
CN101228301A (zh) 2008-07-23
TW200720500A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
KR20080017376A (ko) 고저항률 실리콘 구조 및 그 제조 프로세스
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
EP1300879B1 (en) Ideal oxygen precipitating silicon wafers
US7803228B2 (en) Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers
TWI764661B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
CN104701239B (zh) 半导体衬底的制造方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
Wu et al. Direct evidence of arsenic clustering in high dose arsenic‐implanted silicon
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
US20050282358A1 (en) Method for transferring an electrically active thin layer
Hunsperger et al. Electrical properties of zinc and cadmium ion implanted layers in gallium arsenide
CN105264641B (zh) 贴合晶圆的制造方法
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP2002289820A (ja) Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
Voelskow et al. Electrical properties of ion implanted and short time annealed polycrystalline silicon
CN109962011A (zh) 一种基于氧化物半导体膜制备方法
Kamgar et al. Metastable activation in rapid thermal annealed arsenic implanted silicon
Kanber et al. Characterization of Ion Implantation Damage in Capless Annealed GaAs
JPH09116126A (ja) Ｓｉｍｏｘウエハーおよびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid