Nothing Special   »   [go: up one dir, main page]

CN101228301A - 高电阻率硅结构和用于制备该结构的方法 - Google Patents

高电阻率硅结构和用于制备该结构的方法 Download PDF

Info

Publication number
CN101228301A
CN101228301A CNA2006800263975A CN200680026397A CN101228301A CN 101228301 A CN101228301 A CN 101228301A CN A2006800263975 A CNA2006800263975 A CN A2006800263975A CN 200680026397 A CN200680026397 A CN 200680026397A CN 101228301 A CN101228301 A CN 101228301A
Authority
CN
China
Prior art keywords
wafer
resistivity
concentration
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800263975A
Other languages
English (en)
Inventor
R·J·法尔斯特
V·V·沃龙科夫
G·I·沃龙科娃
A·V·巴图尼纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN101228301A publication Critical patent/CN101228301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明总体上涉及高电阻率CZ硅晶片或者从该晶片得到的高电阻率硅结构及其制备方法。具体地，该高电阻率硅结构包括作为衬底的大直径CZ硅晶片，其中该衬底晶片的电阻率与其中的受主原子(例如，硼)的浓度脱离联系，该衬底的电阻率远大于基于其中的所述受主原子的浓度计算出的电阻率。

Description

高电阻率硅结构和用于制备该结构的方法
技术领域
本发明总体上涉及高电阻率CZ硅结构，和用于制备该硅结构的方法。具体的，高电阻率硅结构包括大直径CZ硅晶片或者由该硅晶片得到的衬底，其中，该晶片或衬底的电阻率与该晶片或衬底中的受主原子(例如硼)的浓度脱离联系，该结构的电阻率远大于基于该结构中的所述受主原子的浓度计算出的电阻率。这种晶片尤其适用于例如高频(例如微波或RF)应用。
背景技术
传统上，砷化镓(GaAs)晶片已经普遍用于高电阻率器件。砷化镓不仅具有载流子迁移率必然很高的优点，而且还提供了高电阻率衬底的可能性，这对于在射频应用和单片电路中的器件隔离和衬底串扰、传输线损耗最小化以及制造高Q电感是需要的。
但是，近来，随着在用于制备高电阻率单晶硅晶片的制造技术中已经实现的改进，这种晶片在高电阻率电子工业中的使用得到扩展。使用两种方法制造单晶硅：直拉(Czochralski，CZ)方法和浮区(FZ)方法。尽管电阻率达到大约10kohm-cm或更高的FZ硅在市场上可买到，但是这种材料具有局限性。例如，这种材料的制造成本高，缺少许多应用所需的机械稳定性-这至少部分是由于其中的低氧含量造成的-并且尺寸受限。例如，不能获得直径为300mm或更大的这种材料，而这是正在开发的工业标准。
尽管CZ硅解决了与FZ硅相关联的许多限制，但是由目前的技术制备的CZ硅也不是没有局限性。例如，硼是CZ硅内的常见杂质。为了生长具有足够高的纯度以直接实现这种高电阻率的CZ材料，硼浓度通常不超过1.3×1013原子/厘米3。在商业环境中制造具有或者超过这种纯度等级的CZ硅很困难且成本高昂。例如，通常需要完全合成的坩埚。但是，一旦实现了这种低硼浓度，会存在第二个挑战，即存在热施主。由于CZ硅内存在间隙氧，所以在用作集成电路制造过程的一部分的热处理期间产生热施主。
热施主的形成在低电阻率晶片内通常不是问题，这是因为在通常形成热施主的高于300℃并小于500℃的温度范围内的停留时间比较短，通常为大约1到2个小时，并且在n型或p型掺杂中引入的多数载流子通常将占主导。但是，对于其中添加的掺杂剂浓度低的高电阻率应用，在器件处理步骤内形成热施主是影响最终晶片电阻率的主要因素。(参见例如W.Kaiser et al，Phys.Rev.，105，1751，(1957)，W.Kaiser et al，Phys. Rev.，112，1546，(1958)，Londos et al，Appl.Phys.Lett.，62，1525，1993)。因此，对于高电阻率CZ应用，残留的间隙氧浓度将对器件处理期间的热施主形成率产生很大影响。
到目前为止，针对CZ热施主问题提出的解决方案基本上涉及相同的方法：即，这些方法试图抑制硅衬底内的氧浓度使其远低于单独通过CZ方法可实现的氧浓度。其思想是，对于初始衬底电阻率的每个目标值，存在足够低的氧浓度，从而热施主的产生将不是问题。通常，此方法包含使生长进入的(grown-in)间隙氧从固溶体沉淀出的热处理。但是，此方法成本高且费时，它包括长时间处于高温下，通常数十个小时。
发明内容
因此，简而言之，本发明针对一种高电阻率CZ单晶硅晶片。该晶片具有至少150mm的标称直径，并且包含热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
本发明还针对一种包含CZ单晶硅衬底的高电阻率硅结构，该衬底具有热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
本发明还针对一种具有CZ单晶硅衬底的高电阻率硅结构，该衬底包含硼并且具有远大于基于所述硼的浓度计算出的电阻率的电阻率。在一个优选实施例中，该电阻率比基于硼浓度计算出的电阻率大至少大约5或者大约10倍。
本发明还针对一种高电阻率CZ单晶硅晶片，所述晶片具有至少大约150mm的标称直径，包含硼，并且具有远大于基于所述硼的浓度计算出的电阻率的电阻率。在一个优选实施例中，该电阻率比基于硼浓度计算出的电阻率大至少大约5或者大约10倍。
本发明还针对一种用于制备一个或多个上述高电阻率硅晶片或结构的方法。例如，本发明还针对一种用于制备高电阻率硅结构的方法，该方法包括对包含初始电阻率为至少大约50ohm-cm的CZ单晶硅衬底的硅结构在一段时间内和一定温度下进行热处理，以便得到的经过热处理的结构的衬底具有热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
本发明还针对一种用于制备高电阻率CZ单晶硅晶片的方法，该方法包括对标称直径为至少150mm并且初始电阻率为至少大约50ohm-cm的CZ单晶硅晶片在一段时间内和一定温度下进行热处理，以便得到的经过热处理的晶片具有热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
本发明还针对一种用于制备高电阻率硅结构的方法。该方法包括对包含CZ单晶硅衬底的硅结构在一段时间内和一定温度下进行热处理，该衬底包含硼和间隙氧并且具有至少大约50ohm-cm的初始电阻率，该热处理足以获得具有这样的CZ单晶硅衬底的单晶硅结构：即，所得到的该衬底的电阻率远大于基于其中的硼浓度计算出的电阻率。在一个优选实施例中，该电阻率比基于硼浓度计算出的电阻率大至少大约5或者大约10倍。
本发明还针对一种用于制备高电阻率CZ单晶硅晶片的方法。该方法包括对包含硼和间隙氧并且具有至少大约50ohm-cm的初始电阻率的CZ单晶硅晶片在一段时间内和一定温度下进行热处理，该热处理足以获得这样的CZ单晶硅晶片：即，所得到的该晶片的电阻率远大于基于其中的硼浓度计算出的电阻率。在一个优选实施例中，该电阻率比基于硼浓度计算出的电阻率大至少大约5或者大约10倍。
本发明还针对其中一个上述方法，其中所述结构的衬底或晶片的硼浓度[B]和氧浓度[Oi]以及热处理的温度T通过以下等式相互关联：
[B]＝1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
其中：[B]是硼浓度；[Oi]ref是基准间隙氧浓度并且大约为6.6e17cm-3；[Oi]是晶片或所述结构的衬底的实际间隙氧浓度；n是氧指数并且大约为7；E是激活能并且大约为4eV；k是波耳兹曼常数；T是热处理的实际温度；Tref是基准温度并且大约为520℃；此外，(i)对于给定的硼浓度[B]，氧浓度可以是计算出的浓度的大约+/-0.5ppma，并且热处理的温度可以是计算出的温度的大约+/-10℃；(ii)对于给定的氧浓度[Oi]，硼浓度可以是计算出的浓度的大约+/-20％，并且热处理的温度可以是计算出的温度的大约+/-10℃；以及(iii)对于给定的热处理温度T，氧浓度可以是计算出的浓度的大约+/-0.5ppma，硼浓度可以是计算出的浓度的大约+/-20％。
本发明还针对一种前述硅结构和/或晶片的组件，所述组件包括例如至少大约10、20或更多个所述结构或晶片。
本发明还针对其中一种上述硅晶片，其中，所述晶片具有沉积在其表面上的外延硅层。可选择地，本发明针对一种包含其中一种上述硅晶片的绝缘体上硅结构，其中所述晶片用作所述绝缘体上硅结构的衬底或操作晶片(handle wafer)。
附图说明
图1是当在大约450℃或更低的温度下退火时，CZ单晶硅内的热施主浓度如何随时间变化的通常公认的观点的曲线图。应指出，这里所示的线的斜率通常被理解为取决于被退火的硅内的氧浓度的四次幂。
图2是热施主的初始形成速率的曲线图。
图3是在退火期间在生成热施主(TD)过程中电阻率的典型特性的曲线图。这是使用大约le14cm-3/小时的典型TD生成速率和初始100ohm-cmp型(近似)样品的计算示例。在此曲线图中，负的电阻率值表示n-型传导性。
图4是在退火期间起始电阻率仅对受TD影响的电阻率的影响的曲线图。这是使用大约le14cm-3/小时的典型TD生成速率和大约80、100和120ohm-cm(p型)的初始电阻率的计算示例。在此曲线图中，负的电阻率值表示n型导电性。
图5是在退火期间氧浓度范围对受TD影响的电阻率的影响的曲线图。这些是对于假想氧浓度范围的中值使用大约le14cm-3/小时的典型TD生成速率的计算示例。对于大约[Oi]4的典型氧浓度相关性，跨越此曲线图的速率范围将对应于大约+/-0.5ppma的氧浓度范围。这里所有示例的初始电阻率为100ohm-cm p型。在此附图中，负的电阻率值表示n型导电性。
图6是示出根据本发明的发现，当在超过通常使用的温度的温度下(例如，大约480℃或更高)退火时，CZ单晶硅内的热施主浓度如何随时间改变的曲线图。应指出，根据本发明，已经发现在高温下热施主的浓度在一段时间上达到平稳状态。
图7a和7b示出对于在大约560℃(图7a)和大约570℃(图7b)的退火，TD生成(曲线1)以及预先生成的TD衰变(曲线2)的动态曲线。
图8示出针对两个不同的氧浓度，在低硼浓度材料(大约2e12cm-3)中的根据温度而变化的被测量出的饱和额外电子浓度。下部曲线(方形)是针对较低的氧浓度。
图9a和9b示出在满足本发明的用于实现高电阻率状态的条件(如等式(1a)限定的)的温度、初始电阻率和氧浓度空间内的点的轨迹。在图9a中，曲线上的数字1-4分别是指(5，6，7和8)×1017cm-3的氧浓度(这些浓度分别对应于10、12、14和16ppma)。
图10a到10d是示出在被实施本发明的方法以提高电阻率的一个晶片上取得的“扩散电阻”测量数据的四个视图，其中示出本发明的方法实现的效果的均匀性。在沿半径的四个不同点测量根据晶片深度而变化的电阻率。径向位置被给定为分别距离200mm晶片的边缘1、3、5和7cm(即，图10a是距边缘1cm，图10b是距边缘3cm，图10c是距边缘5cm，图10d是距边缘7cm)。每个曲线都是从正面“0”朝背面的电阻率。刻度为从0到600微米。晶片的总厚度为大约675微米。所测量的数据在基本所有深度基本所有径向位置都紧密符合值103。该数据表明本发明的方法能够在半径和深度上都得到基本均匀的结果。(在这些图中，Y轴是电阻率，Y轴上的范围从10-2ohm-cm直到105ohm-cm；即从底部到顶部，水平线分别表示10-2、10-1、100、101、102、103、104、以及105ohm-cm的电阻率。X轴是深度，X轴上的范围是从0到600微米，即X轴上的每条垂直线都表示从0到600微米的50微米的增量)。
图11是示出计算出的示例的曲线图，在该示例中应用[Oi]4相关性，群体的氧浓度仅变化大约+/-0.1ppma(热施主率为大约100ohm-cm)。
图12是示出本发明的一个实施例的流程图或框图，其中在器件制造过程中在金属化步骤之后执行文中详细说明的热处理。
图13是示出本发明的可选实施例的流程图或框图，其中在器件制造过程中在金属化步骤之前执行文中详细说明的热处理。
图14是在已知近似样品[B]和[Oi]的情况下，使用从图9a和9b得到的近似退火温度形成高电阻率状态的曲线图。实心点表示n型传导性。空心点表示p型传导性。
图15是使用与用于得到图14的结果的样品类似的样品，但是围绕大约530℃的中心或者“理想”值(对此特定示例)改变温度所得到的饱和电阻率值的曲线图。可观察到可接受的退火温度的大的窗口。
图16a和16b是在仅包含“常规”热施主而没有“重构”热施主的简单模型内，针对与用于补偿的“理想”温度的偏移或变化计算出的电阻率的曲线图。图16a示出对于大约2e13cm-3的硼浓度(曲线1)和大约2e14cm-3的硼浓度(曲线2)的电阻率。图16b示出通用于基本任何初始电阻率的电阻率增强因子。
图17是示出在400℃的退火对高电阻率样品的电阻率的效果的曲线图。空心符号对应于p型，而实心符号对应于n型。
图18a到18d是在具有大的[Oi]洁净区的被热处理的样品内获得的高电阻率状态的曲线图。更具体地说，图18a示出在1100℃向外扩散退火之后应用的仅在530℃下的处理的结果。图18b示出在1100℃向外扩散退火和然后在450℃的预退火之后应用的在530℃下的处理的结果(即，在530℃退火之前和1100℃退火之后，执行在450℃的常规热施主形成退火)。图18c示出在没有向外扩散退火和形成热施主的预退火的情况下应用530℃下的处理的结果。图18d示出在形成热施主的450℃的预退火之后执行的在530℃下的处理的结果。在所有附图中，示出电阻率(SRP)的深度相关性(0到120微米)。
具体实施方式
根据本发明并且如下文更详细地说明的，已经发现CZ单晶硅晶片或者包含源于这种晶片的衬底的硅结构可根据本发明的方法被制备成具有基本上与其中的受主原子(例如硼原子)的浓度脱离联系的电阻率。本方法利用对硅晶片或者包含来源于这种晶片的衬底的硅结构的受控热处理，以便在其中形成热施主，该热施主用于“抵消”其中存在的受主原子对电阻率的影响。结果，可制备具有非常高的电阻率(例如，在数百万到数万ohm-cm范围内的电阻率)的CZ单晶硅晶片或者包含源于这种晶片的衬底的硅结构。
1.补偿或者“抵消”
对于电阻率，受主原子(例如，硼原子)和施主原子(例如氧簇，由于它们是在加热到高温时形成的，所以被称为热施主)之间的“补偿”的一般概念是已知的，并且与通过在硅中添加或者引入施主原子例如氧热施主以抵消受主原子例如硼原子对硅的电阻率的影响的思想相关联。尽管此概念是已知的，但是迄今它还没有应用于在大直径的CZ硅晶片(例如，大于150mm、200mm、300mm或更大的标称直径)或者来源于该晶片的衬底的很大部分上实现补偿。通常并且不是根据特定的理论，认为迄今试图实现这种结果的失败尝试是由于以下看法造成的：即，只有当以下四个变量匹配时才能实现补偿：(i)热施主原子浓度，(ii)受主原子浓度，(iii)用于形成热施主的热处理的持续时间，和(iv)所述热处理的温度。
a.热施主对电阻率的影响：低于450℃的热处理
现在参照图1，目前，通常被接受的观点是热施主浓度[TD]随着加热持续时间的增加而增加，增加率(即，图1内的线的斜率)取决于被加热的CZ硅内的氧浓度的四次幂。但是，此观点主要是基于在大约450℃或更低的温度下执行的热处理。
由于热施主的生成而添加的电子会显著影响一块硅的电阻率和类型。但是，这通常仅在得到的额外电子的浓度(TD本身的浓度的2倍)接近掺杂剂浓度(例如，在大约几个百分点以内，诸如小于大约5％、4％、3％、2％或更低)或者超过掺杂剂浓度的情况下是正确的。形成TD的速率主要取决于两个因素：1)退火温度；和2)氧浓度。现在参照图2，其中示出与这两个变量有关的TD形成速率的比较新的研究结果。(参见例如，Landos et al.Appl.Phys.Lett.62，1525(1993))。
在p型硅中，当TD产生的电子的总浓度开始接近掺杂剂(通常是硼)的浓度时，由于硼产生的空穴被TD产生的电子“补偿”，所以电阻率一直朝极高的值(例如，可能高达大约300kohm-cm)迅速增加，在该值TD电子浓度大约等于硼浓度。当TD电子浓度进一步增加超过硼浓度时，多数载流子变为电子，并且材料的类型从p型转变为n型。当形成更多的TD电子时，电阻率开始迅速降低同时仍保持n型。图3内示出在TD生成期间的典型电阻率特性的示例。这是假设1e14cm-3/hr的典型TD生成速率和初始100ohm-cm p型样品时计算出的情况。
极高的电阻率状态仅在退火期间的一些点处在非常短的一段时间(通常为数分钟，例如小于大约30分钟、20分钟、10分钟或甚至5分钟)上实现。所述极高的电阻率状态和从p型到n型的转变在退火期间的时间位置取决于TD生成速率，从而取决于氧浓度和退火温度，并且取决于被退火的样品中的硼浓度。
由于电阻率-时间曲线的峰值取决于生成的TD与硼浓度的匹配性，所以即使所有其它因素(例如退火温度和氧浓度)都基本相同，曲线的形状还取决于样品的初始电阻率。图4示出这一点，其中计算出三个样品的电阻率的发展。由此可以看到，材料(初始电阻率为大约80、100和120ohm-cm)所得到的电阻率接近但是不相等。
TD形成速率的氧浓度相关性很大。已发现在大约500℃的TD形成温度该相关性为[Oi]9，而在大约450℃为[Oi]4，在大约400℃为大约[Oi]2。为了了解这种相关性的效果，我们可考虑以下示例。典型的氧浓度规格为+/-1ppma。使用对[Oi]的最弱相关性的示例：[Oi]2，我们可以比较围绕1e14cm-3/hour的典型示例性速率的+/-0.25e14的生成速率变化的效果。这在图5中示出。更实际地，对于更典型的TD生成温度450℃(并且对应于[Oi]4的速率相关性)，速率相关性的相同变化将对应于密集得多的氧浓度范围(即，围绕目标值+/-0.5ppma)。
b.热施主对电阻率的影响：高于450℃的热处理
相反地，现在参照图6，已经发现，根据本发明，如果CZ硅被加热到更高的温度(例如，大于大约480℃、大约490℃、大约500℃或更高，诸如在大约480℃和大约600℃之间，或者在大约485℃或大约490℃和大约590℃之间，或者在大约500℃和大约575℃之间，对此将在文中其它部分详细说明)，则热施主的浓度增加，但是不会像传统热施主的情况一样单调增加(例如达到大约1e16cm-3的某个最大值)。相反，在某个点该浓度饱和或者在一段时间上(例如至少大约30分钟，大约60分钟，大约90分钟，大约120分钟或更长)达到平稳状态。换句话说，热施主浓度可在开始时增加，但是在此热处理期间的某个点热施主浓度增加的速率大大降低，并且可在一段时间上基本恒定(参见例如图7a，7b和8)。如果热处理继续进行足够长的时间，则热施主浓度可再次开始增加。
已发现，平稳区的额外电子浓度的值取决于样品的退火温度和氧浓度。不管样品是否具有预先生成的热施主(来自先前的在例如450℃的TD退火)，在额外电子浓度中都可达到相同的平稳区。图7a和7b内示出分别对于560℃和570℃的退火温度在氧浓度为6e17cm-3的样品(初始大约300ohm-cm p型硼掺杂)内发现的平稳区的两个示例。
如下面公式所示，已发现在平稳区内的额外电子浓度N与温度具有Arrhenius关系，其中E等于大约4.2eV。氧浓度相关性被推定处于幂定律关系，其中n等于大约7。
N～[Oi]7exp[4.2eV/kT]
图8示出迄今用实验方法确定的对于平稳的或饱和的额外电子浓度的退火温度和氧浓度数据。
饱和电子浓度在时间上具有较宽的平稳区对于增加一批硅晶片的电阻率的可行的方法是有用的。使平稳区的额外电子浓度与背景硼浓度匹配对于传统热施主方法将是一种改进。该系统对退火时间不会同样敏感。但是，这对于令人满意的商业方案通常是不够的，因为它仅仅减少了对四个变量之一即时间的约束。对其它三个变量(即，[Oi]，[B]和退火温度)的约束仍存在。
本领域中的传统知识提出，即使存在上述的其中热施主浓度饱和或者平稳的时间窗口(window of time)，热施主浓度仍必须与受主浓度具有精确的关系(例如，热施主浓度的一半等于硼浓度)，以便在CZ硅内实现高电阻率状态。但是，根据本发明，已经进一步发现情况并非如此，即，不必通过例如控制退火温度和时间使受主原子浓度(例如硼原子浓度)的值与饱和的或平稳的电子浓度(其根据热施主浓度而变化)之间精确匹配。相反，仅使这两个浓度相互接近就足够了。并非根据特定的理论，通常认为，这是由于高电阻率状态是此系统的自然状态，所以当这两个浓度相互足够接近时系统就会自我调节到高电阻率状态。结果，这里存在商业上可行的操作窗口。
另外并且也并非根据任何特定理论，还认为这里的关键点是：在热施主温度范围的较高处(例如，T大于大约480℃)受控形成不同于“常规”热施主的第二种类型的热施主。这种新类型的热施主可被特征化为“重构”类别并且使系统能够“自我补偿”以将自身调节到高电阻率状态。相反，“常规”类型是一种“稳定”类型。因此，利用此方法产生高电阻率状态优选要做的是：使给定氧浓度的平稳浓度和温度与希望补偿的硼浓度大致匹配。为此，图8的数据以及由此得到的分析表达式(即，下文列出的等式(1a))可用于粗略估计氧浓度和退火温度的可能组合以产生大约接近(下文将进一步详细说明)硼浓度的饱和的过剩电子浓度。可选择地，通过固定三个变量[Oi]、[B]或T中的任何一个，可得出另两个变量的可能组合。固定三个变量中的两个也就固定了第三个变量。
2.高电阻率硅及其制备方法
a.热处理
鉴于上文所述，应指出，根据本发明，可在一段时间内和一定温度下对包含受主原子-尤其是硼-和间隙氧的CZ单晶硅晶片或者包括来源于这种晶片的衬底的硅结构进行热处理，所述时间和温度足以产出其电阻率远大于基于其中的受主原子(例如硼)的浓度计算的电阻率的晶片或包含来源于这种晶片的衬底的硅结构。这样，所得到的晶片或者硅结构的衬底的电阻率基本上与其中的受主原子(例如硼)的浓度“脱离联系(decoupled)”。
应指出，当得到的经过热处理的CZ单晶硅晶片或者得到的硅结构的经过热处理的CZ单晶硅衬底的电阻率比基于其中的受主原子(例如硼)浓度计算出的电阻率大至少大约5倍，优选地至少大约10倍，更优选地大约15倍，更优选地大约20倍，更优选地大约25倍，更优选地大约30倍，更优选地大约35倍，更优选地大约40倍，更优选地大约45倍，更优选地大约50倍，更优选地大约55倍，更优选地大约60倍，更优选地大约65倍，更优选地大约70倍，更优选地大约75倍，更优选地大约80倍，更优选地大约85倍，更优选地大约90倍时，更优选地大约95倍，并且更优选地大约100倍时，即文中所使用的所述电阻率“远大于”计算出的电阻率。
根据本发明并且如下文将进一步详细说明的，已经发现，当充分控制受主浓度(例如硼浓度[B])、间隙氧浓度[Oi]和热处理的温度T之间的关系，以便大大降低受主和热施主对电阻率的不利影响时，可获得这种晶片或者硅结构。具体的，例如已经发现，硼浓度[B]、间隙氧浓度[Oi]和热处理的温度T可通过如下等式(1a)相关联：
[B]＝1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)    (1a)
其中：
[B]是硼浓度；
[Oi]ref是基准间隙氧浓度并且大约为6.6e17cm-3；
[Oi]是晶片或者衬底的实际间隙氧浓度；
n是氧指数并且大约为7；
E是激活能并且大约为4eV；
k是波耳兹曼常数；
T是热处理的实际温度；并且
Tref是基准温度并且大约为520℃；
并且其中，鉴于本发明提供的灵活性以及根据以上等式(1a)内阐述的关系：
(i)对于给定的硼浓度[B]，氧浓度可以是计算出的浓度的大约+/-0.5ppma，优选地大约+/-0.4ppma，更优选地大约+/-0.3ppma，并且还更优选地大约+/-0.25ppma，并且热处理的温度可以是计算出的温度的大约+/-10℃，优选地大约+/-9℃，更优选地大约+/-8℃，还更优选地大约+/-6℃，并且还更优选地大约+/-5℃；
(ii)对于给定的氧浓度[Oi]，硼浓度可以是计算出的浓度的大约+/-20％，优选地大约+/-18％，更优选地大约+/-16％，还更优选地大约+/-14％，还更优选地大约+/-12％，并且还更优选地+/-10％，并且热处理的温度可以是计算出的温度的大约+/-10℃，优选地大约+/-9℃，更优选地大约+/-8℃，还更优选地大约+/-6℃，并且还更优选地大约+/-5℃；和/或
(iii)对于给定的热处理温度T，氧浓度可以是计算出的浓度的大约+/-0.5ppma，优选地大约+/-0.4ppma，更优选地大约+/-0.3ppma，并且还更优选地大约+/-0.25ppma，硼浓度可以是计算出的浓度的大约+/-20％，优选地大约+/-18％，更优选地大约+/-16％，还更优选地大约+/-14％，还更优选地大约+/-12％，并且还更优选地+/-10％。
在这方面应理解，由于硼浓度与氧浓度和/或热处理温度相关，所以上文提到的硼浓度的任何数值都可与上文提到的氧浓度的任何数值一起使用，反之亦然。另外，应理解，根据本发明，上文提到的硼浓度(或氧浓度)的任何两个数值可一起使用以限定硼(或氧)的可接受的浓度范围。
现在参照图9，其中为图示目的提供了使用等式(1a)执行的计算的一些代表性图表。此外，下文提供的示例(例如，示例1-3)还示出使用上述等式可获得的结果以及文中详细说明的方法。
关于等式(1a)应指出，实际上，可自由选择参数的组合，或者可出于某些其它考虑(例如，退火温度被集成电路制造工艺的要求所限制)而固定其中一个或两个参数。另外，固定两个参数可用于限制第三个参数的选择。
关于等式(1a)还应指出，在选择一组合适的工艺参数之后，可在所要求的温度下在一段时间内对样品进行退火。所要求的时间通常大致为：例如大约30到大约120分钟，但是可以更长(例如大约150到大约250分钟)或者更短(例如大约10到大约25分钟)。样品退火所需的实际时间可改变，并且可能需要进行一些常规实验来确定。在退火之后，样品处于高电阻率状态。
还应指出，等式(1a)可任选地以受主浓度而不是硼浓度更概括地进行表达。但是，迄今的经验表明硼是CZ单晶硅内最常见的受主，因而通常也是最受关注的受主。因此，在整个本文献中将通常参照硼浓度。但是，应理解，这种参照可任选地被更概括地解释为参照受主浓度。
还应指出，基于迄今的实验以及如文中其它部分更详细阐述的，使上述关系最优的温度通常在至少大约480℃到小于大约600℃、或者至少大约485℃或大约490℃到小于大约580℃、或者至少大约500℃和大约575℃的范围内。如文中其它部分详细说明的，热处理的持续时间也可改变，但是通常在至少大约10分钟到小于大约250分钟，或者大约15到大约200分钟，或者大约20到大约150分钟的范围内。
鉴于上文所述，本发明因此能够制备一种CZ单晶硅晶片或者包含来源于这种晶片的衬底的硅结构，其中热施主浓度[TD]和受主浓度[A]使得二者的比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间，任选地在大约0.85∶1和1.15∶1之间，在大约0.9∶1和1.1∶1之间，或者在大约0.95∶1和1.05∶1之间。例如，所述比率可以是大约0.8∶1，大约0.85∶1，大约0.9∶1，大约0.95∶1，大约1∶1，大约1.05∶1，大约1.1∶1，大约1.15∶1，或大约1.2∶1。但是，在一个具体实施例中，该比率是除了1∶1以外的值。
现在参照图10a到10d，应指出，对于经过热处理的CZ晶片或者来源于CZ晶片的衬底，本发明的方法优选地能够在基本整个所述晶片或衬底中实现电阻率(即，比率[TD]∶[A]，或者文中其它部分提到的电阻率值)(即，CZ硅晶片或衬底的至少大约80％、85％、90％、95％或甚至100％可被有效地转化成所述高电阻率状态)；但是，可选择地，晶片或衬底的至少大约20％、30％、40％、50％、60％或甚至大约70％被转化成所述高电阻率状态。另外或任选地，可在晶片或衬底中形成高电阻率区域，该区域可在径向表面的至少大约20％，并且优选地至少大约30％、40％、50％、60％、70％、80％、90％或甚至大约95％上延伸，和/或该区域的深度或厚度为晶片或衬底厚度的至少大约20％，并且优选地至少大约30％、40％、50％、60％、70％、80％、90％或甚至大约95％。例如在一个优选实施例中，高电阻率区域可在晶片或衬底表面的大约50％到大约95％，或者大约70％到大约90％上延伸，并且优选地为晶片或衬底厚度的大约50％到大约95％，或者大约70％到大约90％。
在这方面应理解，对于可利用本发明的热处理被有效转化成高电阻率状态的晶片或衬底的部分，任何上述表面百分比可与任何上述厚度百分比一起使用，反之亦然。另外应理解，根据本发明，表面(或厚度)的上述任何两个百分比可一起使用以限定一个范围。
与集中于使单晶硅内的热施主和受主的浓度最小的用于生产高电阻率CZ硅的传统方法不同，只要氧浓度、硼浓度和热处理温度之间的关系被适当控制(即，满足/保持等式(1a)中表达的关系)，并且只要热处理温度足够高以便-如文中进一步详细说明的-热施主将从间隙氧形成，则本发明基本上能够利用任何CZ晶片。但是，通常，经受本发明热处理的CZ单晶硅晶片或者硅结构的衬底可具有至少大约50ohm-cm的初始电阻率(因而硼浓度，对此将在文中进一步详细说明)，并且优选地可具有至少大约100ohm-cm、大约150ohm-cm、大约200ohm-cm、大约250ohm-cm、大约300ohm-cm或更大的初始电阻率。因此，起始晶片或者起始硅结构的衬底可具有例如从至少大约50或100ohm-cm到小于大约300ohm-cm、从大约125ohm-cm到大约250ohm-cm、或者从大约150ohm-cm到大约200ohm-cm的初始电阻率。
在这方面应指出，在一个优选实施例中，CZ硅晶片或者硅结构的衬底的初始电阻率可基本上对应于其中的硼浓度。因而，上述电阻率可选择地可从硼浓度方面考察，电阻率和硼浓度反相关(即，当电阻率增加时，硼浓度降低)。因此，晶片或硅结构的衬底的硼浓度通常可小于大约2.6×1014cm-3，并且优选地小于大约1.3×1014cm-3、大约8.7×1013cm-3、大约6.5×1013cm-3、大约5.2×1013cm-3、大约4.3×1013cm-3或更小。因此，起始晶片或起始硅结构的衬底的硼浓度可在例如大约4.3×1013cm-3到大约2.6×1014cm-3、大约5.2×1013cm-3到大约1.3×1014cm-3、或者大约6.5×1013cm-3到大约8.7×1013cm-3的范围内。
还应指出，起始晶片或起始硅结构可附加地或任选地受其中的氧浓度限制。更具体地说，应指出，将经受本发明的热处理的晶片或者将经受本发明的热处理的硅结构的衬底的氧浓度通常在从至少大约5ppma到小于大约20ppma的范围内，并且优选地在从大约6ppma到大约18ppma、从大约8ppma到大约16ppma、从大约10ppma到大约15ppma，或甚至从大约12ppma到大约14ppma的范围内(参见例如图11，从该图可观察到当初始电阻率降低到低于大约20ohm-cm时，实现高电阻率所需的氧浓度迅速增加。图11示出一个计算示例，其中应用[Oi]4相关性，氧浓度仅改变+/-0.1ppma。这种改变在用于确定氧浓度的FTIR方法的测量误差内。但是，尽管氧浓度的这一假想范围很窄，但是在实现高电阻率状态的退火时间内实际上没有重叠)。
如文中其它部分进一步详细说明的，优选地与预期硅结构(例如，预期电子或电气器件)的制造过程协作地选择将采用的热处理温度；即，热处理温度优选地是硅结构制造过程中使用的温度，或者是制造过程中容许的温度(即，可用于制造过程而不会在整个过程中或者在从该过程获得的硅结构中导致不可接受的改变)。更优选地，本发明的热处理步骤本身将作为实际制造过程的一部分被执行；即，将用于硅结构(例如，器件)的制造的CZ单晶硅晶片优选地具有根据文中公开的关系(参见例如上述等式(1a))合适地配对的硼浓度和氧浓度，从而当受到预期硅结构(例如，器件)的制造过程中常用的热处理时，将会获得本发明的高电阻率结构。
但是对于热处理温度，应指出，一般来说，热处理中使用的温度通常大于大约480℃并小于大约600℃(例如，小于大约590℃、580℃、570℃、560℃、550℃、540℃、530℃、520℃、510℃、500℃或甚至大约490℃的温度)。因此，热处理的温度可在例如从大于大约480℃到小于大约600℃、从大于大约485℃或490℃到小于大约580℃、从大于大约500℃到小于大约575℃、从大于大约510℃到小于大约550℃、或者从大于大约520℃到小于大约530℃的范围内。
当温度、硼浓度和/或氧浓度改变时，热处理的持续时间可以改变。针对给定的一组条件(即，温度，硼浓度和/或氧浓度)的合适持续时间可使用本领域内常用的方法通过实验确定。但是，通常本发明的热处理的持续时间可大于大约5分钟并小于大约250分钟，并且优选地小于大约200分钟、大约150分钟、大约125分钟、大约120分钟、大约110分钟、大约100分钟、大约90分钟、大约80分钟、大约70分钟、大约60分钟、大约50分钟、大约40分钟、大约30分钟、或甚至大约20分钟。因此，可在大约10到大约250分钟、大约15到大约200分钟、大约20到大约150分钟、大约25到大约125分钟、大约30到大约120分钟、大约35到大约110分钟、大约40到大约100分钟、大约50到大约90分钟、或大约60到大约80分钟的持续时间内对晶片或硅结构进行本发明的热处理。在这方面应指出，通常在较短的持续时间内使用较高的温度，反之亦然。
根据本发明的方法，应指出，得到的经过热处理的CZ晶片或者经过热处理的硅结构的CZ衬底在所述热处理之后的电阻率可以为至少大约500ohm-cm、大约750ohm-cm、大约1000ohm-cm、大约1500ohm-cm、大约2000ohm-cm、大约2500ohm-cm、大约3000ohm-cm、大约3500ohm-cm、大约4000ohm-cm、大约4500ohm-cm、大约5000ohm-cm或更高(例如，大约5500ohm-cm、大约6000ohm-cm、大约6500ohm-cm、大约7000ohm-cm、大约7500ohm-cm、大约8000ohm-cm、大约8500ohm-cm、大约9000ohm-cm、大约9500ohm-cm、大约10000ohm-cm、大约20000ohm-cm、或甚至大约30000ohm-cm)。
在这方面应指出，所述高电阻率可跨越晶片或衬底的直径或宽度和/或厚度。但是，可选择地，可在晶片或衬底中形成高电阻率区域，该区域在径向表面的至少大约20％，并且优选地至少大约30％、40％、50％、60％、70％、80％、90％或甚至大约95％上延伸，和/或该区域的深度或厚度为晶片或衬底厚度的至少大约20％，并且优选地至少大约30％、40％、50％、60％、70％、80％、90％或甚至大约95％。例如在一个优选实施例中，高电阻率区域可在晶片或衬底表面的大约50％到大约95％，或者大约70％到大约90％上延伸，并且优选地为晶片或衬底厚度的大约50％到大约95％，或者大约70％到大约90％。
在这方面还应理解，给定参数-不管是特定的比率、浓度、温度、时间、电阻率等-的任何上述数值可与文中提到的一个或多个其它参数的任何其它数值一起使用，而不会背离本发明的范围。另外应理解，根据本发明，给定参数-不管是特定的比率、浓度、温度、时间、电阻率等-的任何两个上述数值可一起使用以限定比率、浓度、温度、时间、电阻率等的范围，而不会背离本发明的范围。
b.热处理之后的冷却
迄今的经验表明，至少在一些情况下，在上文详细说明的热处理之后的冷却条件(例如，冷却速率)对于本发明并不十分重要。例如，对于在文中详细说明的在适于产生高电阻率状态的温度下对硅晶片进行退火之后的冷却速率的效果，已经进行了一些实验。被迅速冷却(例如，故意放在大的金属板上骤冷)的样品与被更缓慢冷却(例如，通过从传统的管式炉中拉出而自然冷却)的样品的比较表明没有可辨别的差别。因此，可任选地使用受控冷却，尤其是通过相当低的温度(例如，可能低至大约250℃、大约200℃、大约150℃或甚至大约100℃的温度)以改进电阻率控制。
另外或可选择地，应指出，在已经对晶片或衬底进行文中详细说明的热处理之后，可任选地将晶片或衬底冷却到在大于大约75℃和小于大约250℃之间，或者在大约100℃和小于大约200℃之间的温度，并且在此温度下，或在此温度范围内保持一段时间(例如数分钟到大约1个小时，诸如大约5分钟到小于大约60分钟，或者大约10分钟到小于大约45分钟，或大约15分钟到小于大约30分钟)。
c.热处理之后的电阻率的张弛(relaxation)
还应指出，在一些情况下，在退火之后会发生电阻率的张弛。例如，热处理之后的样品的电阻率在稳定在最终的或基本稳定的值之前，可在一段时间内(例如几十个小时，诸如大约10个小时，大约25个小时，大约50个小时，大约75个小时，大约100个小时或更长，或长达大约5天或甚至一个星期)、在给定的温度例如室温下漂移大约10％、大约20％、大约30％、大约40％或甚至大约50％的量。迄今的经验表明，在文中详细说明的热处理之后，样品电阻率随着时间实际上向上漂移到更高的值。有时，在可确定电阻率的最终的或者基本稳定的值之前会经过数天或甚至一个星期。这里所述的测量已经包含了这样一个室温稳定时期。还应指出，迄今的经验表明，可通过将样品的温度升高到稍高于室温(例如，通过将张弛温度升高到高于大约25℃并低于大约75℃，或者高于大约40℃并低于50℃)来提高电阻率的张驰率。
3.可选方法-两步式退火法
迄今的一些实验还表明，可选择地，应用两步退火法代替在适当选定的温度的单步退火法是有利的。两步退火法包括在被确定为适合于所述晶片或晶片系综(ensemble)的任何温度下的上文描述的高电阻率退火之前，添加低温预退火步骤。至少在一些情况下，利用所述两步法可以改进用于将这种晶片转变到高电阻率状态的时间和工艺窗口；换句话说，在较高温度范围内可使用较少的退火时间，和/或在三个关联的参数方面可实现较宽的参数窗口。
预退火的用途是产生较大的纯“常规”热施主浓度(即，在低于大约480℃的温度下)，该浓度接近或者超过在高电阻率退火之前的晶片内的硼浓度。在最迅速地生成常规热施主的温度下进行此操作是有利的。热施主生成的最大速率通常在例如大于大约425℃和小于大约460℃，或者大约435℃和大约450℃之间的温度下出现。
产生足够高的热施主浓度所需的处于这些温度下的时间量将随着硼浓度和氧浓度而改变。但是，可通过随着时间监控样品电阻率用实验方法容易地确定该时间量。当样品从p型转变为n型时，热施主的浓度超过硼浓度。
在低温区域内建立足够高的常规热施主浓度之后，对这些晶片进行高温(例如，大于大约480℃的温度)退火(即，用于所述晶片的氧浓度和硼浓度的合适温度)，以便将这些晶片转变到高电阻率状态。如文中其它部分所说明的(针对单步实施例)，这种两步法实施例可在金属化之后或之前使用。
在这方面应指出，在大多数情况下，这种两步法的总时间可能超过单步法的时间。但是，这种处理可带来的优点包括工艺稳定性提高，并且在高于大约480℃的温度下花费的时间少。
4.组件和其中的可变性
本发明的方法能够制备文中所述的CZ硅结构或CZ晶片的组件；即，本发明能够制备CZ硅结构或CZ晶片的组件，以便文中给出的每种结构或晶片具有本发明的高电阻率特征。这种组件可包含例如至少大约10个结构或晶片，并且可任选地包含至少大约20、大约30、大约40、大约50或更多的结构或晶片。
根据本发明，上述组件内的这些晶片或者这些结构的衬底中的两个或更多个的氧浓度可相差至少大约0.1ppma、大约0.5ppma、大约1ppma、大约1.5ppma、大约2ppma、大约2.5ppma、大约3ppma、大约3.5ppma、大约4ppma、大约4.5ppma、或大约5ppma。另外或可选择地，上述组件内的每个所述晶片或衬底的氧浓度可在大约5ppma到大约20ppma、大约8ppma到大约15ppma、大约10到大约14ppma、或大约11到大约13ppma的范围内。
还根据本发明，上述组件内的这些晶片或者这些结构的衬底中的两个或更多个的硼浓度可相差至少大约1％、大约2％、大约3％、大约4％、大约5％、大约6％、大约7％、大约8％、大约9％、大约10％、大约12％、大约14％、大约16％、大约18％、或大约20％。另外或可选择地，所述组件内的两个或更多个所述晶片或衬底的硼浓度可相差至少大约1％到小于大约20％、大约2％到大约18％、大约4％到大约16％、大约6％到大约14％、或者大约8％到大约12％。
在这方面应指出，可以任选地对具有[Oi]和/或[B]的一定分布、甚至是大于上文限定的范围的分布一批这种衬底或晶片进行测量，并且将其分类为被设计成在不同的温度下进行热处理的两个或更多组。这样，严格控制晶片或衬底规格的附加成本可被两个或更多不同退火程序的增加的复杂性所抵消。
在这方面还应指出，对于氧浓度和/或硼浓度的可变性，给定晶片或衬底中也可存在变化。更具体地说，在一个实施例中，本发明针对一种晶片和/或一种用于制备该晶片的方法，其中该晶片具有正面和背面，圆周边缘，基本上垂直于所述正面和背面中的每一个的中心轴线，以及从所述中心轴线基本平行于所述正面和背面中的每一个并且朝该圆周边缘延伸的半径，所述晶片具有沿所述半径变化的氧浓度和/或硼浓度。可选择地，本发明可针对一种具有单晶硅衬底的结构，该结构的所述衬底具有正面层和背面层，圆周边缘，基本上垂直于所述正面层和背面层中的每一个的中心轴线，以及从所述中心轴线基本平行于所述正面层和背面层中的每一个并且朝该圆周边缘延伸的半径，所述衬底具有沿所述半径变化的氧浓度和/或硼浓度。在这两个实施例的任一个中，沿所述半径的氧浓度可改变至少大约0.1ppma、大约0.5ppma、大约1ppma、大约1.5ppma、大约2ppma、大约2.5ppma、大约3ppma、大约3.5ppma、大约4ppma、大约4.5ppma、或大约5ppma(该浓度例如从大约5ppma到大约20ppma、从大约8ppma到大约15ppma、从大约10ppma到大约14ppma、或者从大约11ppma到大约13ppma变化)。另外或可选择地，沿所述半径的硼浓度可改变至少大约1％、2％、3％、4％、5％、6％、7％、8％、9％、10％、12％、14％、16％、18％或20％(该浓度例如从至少大约1％到小于大约20％、从大约2％到大约18％、从大约4％到大约16％、从大约6％到大约14％、或者从大约8％到大约12％变化)。
5.其它晶片实施例
应指出，经受文中详述的热处理的晶片可任选地是外延或SOI晶片；即，经本发明的方法处理的晶片可任选地在其表面上具有外延层，或者该晶片可以是多层结构的一部分，其中该多层结构的操作晶片具有高电阻率。因此，在这些实施例中，三个参数的联合规格(joint specification)是指外延衬底或者在SOI结构的埋置氧化物层下方的衬底(即该结构的操作晶片)的特性。外延或SOI器件层本身可基本上具有任何电阻率。另外，外延层的氧浓度可在本领域内已知的传统范围内，因而自然较低。
还应指出，外延淀积可使用本领域内已知的方法执行。另外，绝缘体上半导体结构也可使用本领域内已知的方法(例如，氢注入或键合应用)制备。绝缘体上半导体组合物可如Lyer等人的美国专利No.5494849中所述地形成。
6.器件制造
应指出，尽管可以如上所述制造具有高电阻率的硅晶片，其中硼浓度、氧浓度和退火温度被控制，但是这种硅晶片仍将经历器件制造过程以便得到最终的高电阻率半导体器件产品。半导体器件制造过程包括对硅晶片进行加热和冷却，并且在硅晶片的表面上添加器件。所述加热和冷却通常影响硼和氧的浓度和分布，并且可降低利用文中所述的方法获得了高电阻率的硅晶片的电阻率；即，通过文中所述的方法制造的高电阻率硅晶片在经历器件制造过程时可能失去高电阻率。因此，本发明的一个方面包括操控器件制造过程以便可制造用于电子器件的高电阻率半导体器件(例如，通常具有大于大约1kohm-cm的电阻率的器件)。这种器件包括例如电子器件诸如集成电路或微芯片，以及无源电器件诸如平面电感或RC滤波器。
因此，在一个实施例中，本发明针对一种用于制造包含硅晶片的半导体器件的方法，其中根据文中其它部分给出的等式(1a)表述的关系，和/或根据文中其它部分给出的范围，保持退火温度、硼浓度和氧浓度。
如前文指出的，由退火过程产生的高电阻率状态对于高温热处理通常不稳定。从而，在高温下该效果基本上可被消除。因此，至少在一些实施例中，应用于给定规格的晶片以便将该晶片转变到高电阻率状态的特定热处理优选地在器件制造过程结束或临近结束时才被应用。最优选地，此热处理通常但不是必须地用作器件制造过程通常所需要的“后金属化退火”步骤。但是，尽管当得到的晶片或硅结构经历随后的包含过高温度或过长持续时间的加热步骤时，本发明的方法的效果可能丧失，但是可通过以与本发明一致的方式重新加热该晶片或结构，以返回或恢复高电阻率状态或效果。
还应指出，图12内的框图示出了与本发明一致的器件制造过程的基本实施例。但是，可选择地，如图13内的框图所示，可能需要在金属化之前应用高电阻率退火处理。例如，最终完成的所述器件可能甚至在实现预期的高电阻率状态或效果所需的最低温度(被认为是例如大约480℃)下也不稳定。如果这样，则然后可执行后金属化退火，但是该后金属化退火优选地局限于并非远大于大约400℃的温度(例如，大约425℃或大约450℃)和较短的时间(例如，至多为大约10到大约40分钟、或大约20到大约30分钟的最大值)，以避免减少或消除高电阻率效果。但是，如果晶片具有非常低的氧浓度，则可将随后的后金属化热处理的参数扩展到更高温度和/或更长时间。
7.器件处理期间的氧沉淀控制
应指出，对于本发明很重要的氧浓度是在用于制造器件的过程之后的间隙氧浓度。因此，如果氧沉淀存在任何可测量的氧损耗，则应对此予以考虑。对于通常所关注的大多数应用(例如，非常高速的因此非常小的器件)，用于所述过程的“热衡算”可被限制。换句话说，沉淀的氧损耗的范围受限。因此，对于所有目的和用途，间隙氧浓度可基本等于最终氧浓度。如果情况并非如此，则可进行一些工作以确保均匀的氧沉淀特性，这意味着例如至少在一些情况下，对晶片或结构进行“tabula rasa”热处理(即，例如美国专利No.6336968内公开的用于无氧沉淀的过程，该专利结合在此作为参考)，或者MDZ热处理(即，例如美国专利Nos.5994761；6204152；6191010；6284384和6236104内公开的用于控制氧沉淀的过程，这些专利结合在此作为参考)。
8.测量技术
根据本发明，应指出，所述电阻率是指使用本领域内已知的方法通过表面四点探针测量的表面电阻率，和/或是指使用本领域内已知的方法通过扩展电阻测量的在晶片表面或衬底层以下至少大约50、大约75、大约100、大约125、大约150、大约175、大约200微米或更深处确定的电阻率。
可使用本领域内公知的SIMS、霍尔效应和/或红外光谱技术来测量掺杂剂浓度。还可使用本领域内已知的方法通过霍尔效应和/或红外吸收光谱法来检测硅中的热施主。
9.CZ晶片直径
应指出，根据本发明制备的CZ晶片通常具有至少大约150mm的标称直径，并且优选地具有至少大约200mm、大约300mm或更大的标称直径。
10.示例性方法实施例
在本发明的一个优选实施例中，可通过在大约505℃到大约515℃的温度下，对具有大约12ppma到大约15ppma的间隙氧浓度和大约2.75×1014cm-3到大约3.25×1014cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约10分钟到大约100分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约1200ohm-cm到大约1900ohm-cm的范围内。
在本发明的另一个优选实施例中，可通过在大约500℃到大约525℃的温度下，对具有大约12到大约15ppma的间隙氧浓度和大约2.75×1014cm-3到大约3.25×1014cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约80到大约150分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约500到大约2000ohm-cm的范围内。
在本发明的另一个优选实施例中，可通过在大约490℃到大约495℃的温度下，对具有大约8到大约12ppma的间隙氧浓度和大约5.50×1013cm-3到大约6.00×1013cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约60到大约80分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约1500到大约2800ohm-cm的范围内。
在本发明的另一个优选实施例中，可通过在大约490到大约495℃的温度下，对具有大约8到大约12ppma的间隙氧浓度和大约5.50×1013cm-3到大约6.00×1013cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约60到大约80分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约1500到大约2500ohm-cm的范围内。
在本发明的另一个优选实施例中，可通过在大约510到大约535℃的温度下，对具有大约6到大约8ppma的间隙氧浓度和大约1.75×1014cm-3到大约2.25×1014cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约40到大约110分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约350到大约11,000ohm-cm的范围内。
在本发明的另一个优选实施例中，可通过在大约495到大约530℃的温度下，对具有大约6到大约8ppma的间隙氧浓度和大约4.5×1013cm-3到大约5.0×1013cm-3的硼浓度的CZ硅晶片或者包含CZ晶片作为衬底的硅结构进行大约10到大约70分钟的热处理，以形成如上文限定的高电阻率晶片或结构的衬底。得到的晶片或者硅结构的衬底的电阻率在大约800到大约19,500ohm-cm的范围内。
另外，在这些或文中所述的其它实施例中，应指出，硅晶片或硅结构的衬底可任选地被掺杂除了金(Au)以外的物质；即，在本发明的一些实施例中，高电阻率晶片或高电阻率硅结构的衬底没有掺杂金。
示例
下文给出的示例仅是为了说明。因此，它们不应被看作是限制性的。
示例1
图14内示出可使用本发明的技术得到的并且如文中等式(1a)表述的结果的示例。图14内的电阻率数据由在本发明限定的条件下对晶片退火期间的不同阶段对载流子浓度的霍尔效应测定得到。在此示例中，使用最初具有大约300ohm-cm的电阻率(即，[B]等于大约4e13cm-3)和大约6.5e17cm-3的氧浓度的样品。在此类型的样品中实现高电阻率效果的合适的退火温度被确定为大约530℃。在此特定示例中，样品内还存在先前生成的热施主，并且在退火之前样品实际上是n型(由于先前在大约450℃的3个小时的退火)。
图14示出从霍尔效应测定推导出的在大约530℃的退火期间此样品的电阻率随时间的发展。初始为n型的样品朝非常高的电阻率值迅速张弛。所述高电阻率值(2-20kohm-cm)在大约2小时的退火中不变。这是非常令人惊讶的结果，并且与“常规”热施主的预期结果不同。此外，在晶片内的不同位置(例如，径向位置)以及甚至对相同类型的其它晶片进行的测量表明类似的特性。在具有合适参数组合的很大范围内的许多样品中已经观察到类似的特性，并且下文提供了更多示例。
应指出，在这种样品的整个深度中的扩展电阻测量表明体电阻率非常均匀。这与传统热施主的特性也非常不同。在传统热施主的情况下，当接近从p型到n型材料的转变时，由于在生长期间其结合(incorporation)中的条纹(例如，以大约100微米的典型周期)导致的氧浓度的自然变化足以使晶片在整个晶片厚度中与氧条纹同步地变化，甚至在整个厚度中从n型转为p型。应指出，利用本发明的技术制造的高电阻率材料显示出不受氧(或硼)浓度条纹的影响。
示例2
为了补充上面的示例1，并且进一步展示由本发明提供的(并且根据文中给出的等式(1a)的)非常需要的条件的“近似”匹配性，在接近这种类型的材料的计算温度-在此情况下为大约530℃-的温度下对与示例1中使用的样品类似的样品进行退火。图15内示出在退火之后的饱和电阻率的结果。
示例3比较示例
此示例是为了示出在没有自补偿效果的条件下，电阻率-温度曲线ρ(T)的情况。
在简单的“常规”情况下，当不存在基于重构的自补偿时，电阻率基本上仅被所实现的差N＝2Ntd(T，C)-NA控制。当N＞0时，载流子(电子)浓度为n＝N。在N＜0时，载流子(空穴)浓度是p＝-N。更概括地说，对于非常小的差N，电阻率可逼近本征值，并且在此情况下可使用n和p的更一般的表达式(该表达式很少被满足)：
n＝N/2+[(N/2)2+ni 2]1/2     (2)
p＝-N/2+[(N/2)2+ni 2]1/2    (3)
其中，ni是本征电子浓度(在室温下接近大约1.3×1010cm-3)。电阻率为ρ＝1/(eμnn+eμpp)。漂移迁移率μn，μp分别为大约1550cm2/sV和大约450cm2/sV(室温下)。
施主/受主差N可使用NA和2Ntd的精确一致性所要求的(没有新发现的“自补偿”效果)温度Tc方便地表述：
N＝NA[exp(Etd/kT-Etd/kTc)-1]    (4)
因此，由于参数Etd/kTc 2在Tc的较窄范围内不会发生很大改变，所以该值几乎是温度偏差T-Tc的通用函数。
图15a内示出所实现的电阻率对于与精确补偿的温度Tc的温度偏差的计算出的相关性。对于硼浓度NA，假定代表值为：大约3×1013cm-3(这对应于等于大约463ohm-cm的起始电阻率ρA)和大约1014cm-3(电阻率为大约139ohm-cm)。补偿温度Tc取定为大约520℃。应指出，所述结果基本上对Tc不敏感。图15a和15b的曲线给出了所实现的电阻率的绝对值的情况。但是，根据上面的等式(4)，所实现的载流子浓度实际上与NA成比例，并且电阻率相应地与初始值ρA成比例。因此，存在与初始电阻率无关并且仅对温度偏量T-Tc敏感的电阻率增强因子Fr(所实现的电阻率与初始电阻率的比)。图15b内示出增强因子。
示例4-9
通过研究许多使用文中概述的技术和关系(参见例如等式(1a))从多种硼和氧浓度组合产生高电阻率状态的示例，来收集额外的数据。下文给出一些数据图表，其示出(根据等式(1a))对于相关晶片的给定的[Oi]和[B]计算出“理想的”或优选的退火温度的实验的结果。从这种晶片取得样品，然后在接近这一温度的温度下对该样品进行多次退火。对其它样品在该“理想的”或优选的温度附近的其它温度下进行多次退火。这样可获得关于可接受的变化的窗口大小或范围的其它数据。应指出，对其中一些样品在450℃下预退火，以便在计算出的温度下进行自补偿退火之前产生高的“稳定”或常规热施主浓度。
下文给出通过应用这种技术实现的电阻率增加的示例。在这些示例中，收集具有氧和硼浓度的不同组合的晶片。在每个单独的数据图表(即，表1-6)的标题中示出在试验中在每个晶片的中心位置的实际氧和硼浓度。使用上述技术，确定适合于氧和硼浓度的特定组合的退火温度。所述计算出的温度也在每个图表的标题中列出。然后将晶片切成小块，并且在处于或接近为每个小块所来自的晶片计算出的温度的温度下对每个小块单独退火一段时间。在退火之后，通过四点探针测量法确定在围绕理想的所计算出的温度的温度范围内的退火期间样品电阻率随时间的发展(在退火和四点探针测量之间可进行一段时期的室温贮藏，大约至少为数天-见下文)。
在适合于退火时间和温度的方框内指示获得的电阻率结果。在每个样品方框内，还提供了样品被确定为n型还是p型的指示。但是，应指出，对于非常高的电阻率值(例如，大于大约1kohm-cm)，使用这里采用的方法确定类型可能有些问题。
通过研究很大范围内的硼和氧浓度的组合，证实了本发明的一般原理。该样品集合覆盖了各种计算出的“理想的”或优选的温度(从大约495℃到大约530℃)。通常，与模型很好地符合，并且发现的温度窗口一致很大。
示例4
表1：在大约450℃下预退火3个小时的来自晶片04246959的样品的电阻率(ohm-cm)；初始电阻率为大约43ohm-cm；[B]为大约3.03×1014cm-3；[Oi]为大约14ppma(7×1017cm-3)；并且Tcalc为大约510℃。
时间 505℃ 510℃ 515℃
10分钟 1848n-，p- 1860n- 1600n-
20分钟 1705n-，p- 1613n- 1599n-
30分钟 1543n-，p- 1207n-
40分钟 1770n-，p- 303p- 1640n-
50分钟 1774n- 1866n-
60分钟 1716n-，p- 1305n- 1387n-
70分钟 1302n-，p- 1877p- 1383p-
80分钟 1314p- 1531n-
90分钟 1347p-
100分钟 1565p-
在这方面应指出，文中此处以及它处给出的电阻率可使用本领域内已知的计算容易地转化成[B]。(还可参见例如www.solecon.com(即，www.solecon.com/sra/rho2ccal.htm)上的可在线获得的转化计算器)。
示例5
表2：晶片04246959(没有预退火)；初始电阻率为大约43ohm＝cm；[B]为大约3.03×1014cm-3；[Oi]为大约7×1017cm-3；Tcalc为大约510.4℃。
时间 505℃ 510℃ 515℃ 520℃ 525℃ 530℃ 535℃
30分钟 61.4p-
40分钟 86.2p- 63p- 52.4p-
50分钟 85p- 93p- 73.8p- 77.4p- 54.1p-
60分钟 109p- 132.5n-，p- 153p- 75.4p- 81.5p- 56.3p-
70分钟 238p- 153p- 120p- 53.8p-
80分钟 2003n- 449p- 635p- 141p- 86.1p- 66.6p-
90分钟 1733n-，p- 1450n-，p- 1000*p- 139p- 103p- 70p-
100分钟 190n- 942p- 726*p- 86.6p- 275p- 65.3p-
110分钟 48n- 1631n-，p- 107*n- 1445p-
120分钟 1359p- 26.9*n- 80.4n-，p- 80.1p-
130分钟 1810p- 490*n- 143p-
150分钟 250n- 508*p-
示例6
表3：晶片419DFA-1(没有预退火)；初始电阻率为大约225ohm-cm；[B]为大约5.77×1013cm-3；[Oi]为大约9.28ppma；Tcalc为大约494.6℃。
时间 485℃ 490℃ 495℃ 500℃ 505℃ 510℃ 515℃  520℃
20分钟 496p- 275p-
40分钟 752p- 476p-
60分钟 2775p- 1497p- 231p- 262p- 286p-
70分钟 2310p- 1978p- 450p- 352p- 219p-
80分钟 2106p- 263p- 315p- 188p-
90分钟 274p- 419p- 258p-
100分钟 293p- 374p- 205p-
110分钟 392p- 383p- 211p-
120分钟 437p- 560p-
180分钟 423p-
240分钟 1359p-
示例7
表4：晶片419DFA-2(没有预退火)；初始电阻率为大约227ohm-cm；[B]为大约5.72×1013cm-3；[Oi]为大约9.41ppma；并且Tcalc为大约495.8℃。
时间 485℃ 490℃ 495℃ 500℃ 505℃ 510℃ 515℃ 520℃
20分钟 268p- 402p-
40分钟 588p- 673p-
60分钟 2444p- 1732p- 259p- 322p- 409p-
70分钟 2472p- 1984p- 296p- 447p- 281p-
80分钟 1556p- 275p- 375p- 195p-
90分钟 284p- 354p- 288p-
100分钟 450p- 360p- 205p-
110分钟 310p- 379p- 222p-
120分钟 469p- 807p-
180分钟3小时 349p-
240分钟4小时 1793p-
示例8
表5：晶片MQ0AMMH(没有预退火)；初始电阻率为大约65ohm-cm；[B]为大约2.00×1014cm-3；[Oi]为大约7.24×1017cm-3；并且Tcalc为大约519.1℃。
时间 500℃  505℃ 510℃ 515℃ 520℃ 525℃ 530℃ 535℃
10分钟 96.8p- 81.2p- 82.5p- 84.1p-
20分钟 172.6p- 124p- 137p- 92.9p-
30分钟 236n-，p- 239p- 142p- 294p- 192p-
40分钟 385n-，p- 101 5n- 193p- 290p- 160p- 122p-
50分钟 174n- 87n- 1980p- 4300p- 175p- 127.6p-
60分钟 44n- 50n- 2050p- 11000n-，p- 132.5p-
70分钟 40n- 55.5n- 720*p- 658p- 129p-
80分钟 25.7n- 23.4n- 940*n- 217n- 312p- 186p-
90分钟 15.8n- 25.5n- 52.6n- 93n- 3630p- 408p-
100分钟 162n- 344p- 3260p-
110分钟 125n- 23.8n- 419p-
示例9
表6：晶片TR6(CTSQX003)(没有预退火)；初始电阻率为大约270ohm-cm；[B]为大约4.81×1013cm-3；[Oi]为大约6.6×1017cm-3；并且Tcalc为大约531.3℃。
时间 495℃ 500℃ 505℃ 510℃  515℃ 520℃  525℃ 530℃  535℃
10分钟 1010p- 1035p- 970p- 2400p- 830p- 490*p-
20分钟 1254n- 19500n- 2020p-
30分钟 293n- 5070p- 2400*p-
40分钟 93.9n- 786n- 8600p-
50分钟 99.6n- 178n- 7800p-
60分钟 46.5n- 188n- 7050p-
70分钟 56.9n- 379n- 800p-
80分钟 35.5n- 64n- 433n-
90分钟 22.4n- 74.3n- 219n-
示例10
在此示例中，还研究了在大约400℃下的短的后工艺(post-process)退火对高电阻率状态的稳定性的影响。在这些试验中使用两种样品。它们是通过本发明的方法实现高电阻率的样品。这通过在大约530℃的退火实现(此试验中使用的样品类似于其电阻率结果在图14内示出的样品；换句话说，大约300ohm-cm的初始硼受控电阻率，大约6.6e17cm-3的氧浓度)。退火处理以后建立这种材料的高电阻率状态，其中一个样品是p型并且另一个是n型。这些样品均具有高电阻率，该电阻率超过大约1kohm-cm。
在本实验中所关注的是由文中所述退火过程产生的高电阻率状态对于其它热处理的稳定性。为此，在大约400℃下对这些样品顺次退火，并且在退火之间确定电阻率。因此，在大约10和大约60分钟之间的退火时间上确定在这种退火期间电阻率和高电阻率状态的张弛的时间相关性。图17中总结了这些结果。
在等于0分钟的时刻，给出试验中的晶片的高电阻率的初始值。在最短退火(即，大约10分钟)之后，电阻率仍保持很高。对于最初为p型的样品，电阻率甚至会增加(并且导电类型改变为n型)。进一步增加退火时间会导致电阻率逐渐降低。最后，在大约60分钟之后，得到的样品具有可与生长状态的材料的电阻率相比的较低的电阻率(例如，大约300ohm-cm)。从这里得出的结论是，如果退火时间不太长(例如，小于大约60分钟)，则在大约400℃的处理之后可保持高电阻率状态。对于具有中等硼浓度的样品CTSQX003和18HLBA-1A，通过在大约530℃退火实现高电阻率。图17内的曲线是针对具有所实现的相反导电类型的两个不同样品。
示例11
在此示例中，研究氧洁净区对形成高电阻率衬底的影响；即，研究氧外扩散表面区域对向高电阻率状态的转化的影响。在此实验中，通过在大约1100℃下热处理大约3个小时使大量的氧从包含大约6.6e17cm-3的体氧的样品中向外扩散。该处理的特征扩散长度2(Dt)1/2是大约17微米。晶片电阻率为大约300ohm-cm，并且从氧和硼浓度的这种特定组合得到的预期退火温度被确定为大约530℃。
在具有和不具有氧外扩散处理、并且还具有和不具有插在外扩散和高电阻率处理之间的在450℃的3个小时的热施主预退火的情况下，对样品进行退火。以下示出样品描述：
用于电阻率变化试验的300mm quarters
 RQ  Quarterscratch Qi(ppma)中心 气氛 TT
 6800  A  12.772  N2+O2 1100℃3小时+40分钟530℃
B  12.772  N2+O2 1100℃3小时+3小时450℃+40分钟530℃
C  12.772  N2+O2 40分钟530℃
 D  12.772  N2+O2 3小时450℃+40分钟530℃
图17A-D内示出退火之后样品的扩散电阻剖面测量(profiling)的结果。
示例12-17
类似于上文示例4-9中详述的实验进行额外的实验。下文总结了这些实验(即，示例12-17)的细节。
示例12
在大约505℃到大约515℃，对具有大约12到大约15ppma的初始氧浓度和大约2.75×1014cm-3到大约3.25×1014cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约10到大约100分钟。得到的晶片或所述结构的衬底的电阻率在大约1200到大约1900ohm-cm的范围内。
示例13
在大约500℃到大约525℃，对具有大约12到大约15ppma的初始氧浓度和大约2.75×1014cm-3到大约3.25×1014cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约80到大约150分钟。得到的晶片或所述结构的衬底的电阻率在大约500到大约2000ohm-cm的范围内。
示例14
在大约490℃到大约495℃，对具有大约8到大约12ppma的初始氧浓度和大约5.50×1013cm-3到大约6.00×1013cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约60到大约80分钟。得到的晶片或所述结构的衬底的电阻率在大约1500到大约2800ohm-cm的范围内。
示例15
在大约490℃到大约495℃，对具有大约8到大约12ppma的初始氧浓度和大约5.50×1013cm-3到大约6.00×1013cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约60到大约80分钟。得到的晶片或所述结构的衬底的电阻率在大约1500到大约2500ohm-cm的范围内。
示例16
在大约510℃到大约535℃，对具有大约6到大约8ppma的初始氧浓度和大约1.75×1014cm-3到大约2.25×1014cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约40到大约110分钟。得到的晶片或所述结构的衬底的电阻率在大约350到大约11,000ohm-cm的范围内。
示例17
在大约495℃到大约530℃，对具有大约6到大约8ppma的初始氧浓度和大约4.5×1013cm-3到大约5.0×1013cm-3的硼浓度的多个CZ晶片或包含来源于CZ硅结构的衬底的硅结构热处理大约10到大约70分钟。得到的晶片或所述结构的衬底的电阻率在大约800到大约19,500ohm-cm的范围内。
示例18
在此示例中，根据本发明对两组CZ晶片进行高电阻率热处理，以便显示两组晶片的特性。首先在450℃对此试验中的所有晶片进行3个小时的热处理。随后，对第一组晶片(组1)在基于它们的氧和硼浓度根据等式(1a)建立的温度下一起退火(即，530℃，30分钟)。对第二组晶片(组2)也在基于它们的氧和硼浓度根据等式(1a)建立的温度下一起退火(即，510℃，30分钟)。下表总结了此示例的结果：
组/晶片 厚度(μm) [Oi](ppma) 初始电阻率(ohm-cm) 最终电阻率(ohm-cm)
 1/A  676.5  15.442  105.9  5484.0
 1/B  676.5  15.842  97.0  18904.0
 1/C  672.5  15.535  105.8  8026.8
 2/A  714.4  10.970  184.1  4667.0
 2/B  719.0  10.885  188.8  2383.0
 2/C  719.2  11.041  184.6  2752.4
 2/C  716.3  10.887  182.8  1330.8
应理解，上述说明是示例性的而不是限制性的。通过阅读上述说明，许多实施例对于本领域技术人员将是显而易见的。因此本发明的范围不应仅参照上述说明确定，而是应参照权利要求以及赋予这些权利要求的等同物的全部范围确定。
在介绍本发明或者其实施例的元件时，冠词“一”、“该”和“所述”是指存在一个或多个该元件。术语“包含”、“包括”和“具有”是包含性的，它是指除了列出的元件之外还可以存在其它元件。
通过端点列出的数值范围包含在该范围内的所有数值。例如，被描述为在1和5之间的范围包含1、1.6、2、2.8、3、3.2、4、4.75和5。

Claims (54)

1.一种用于制备高电阻率硅结构的方法，该方法包括：
对包含初始电阻率为至少大约50ohm-cm的CZ单晶硅衬底的硅结构在一段时间内和一定温度下进行热处理，从而所得到的经过热处理的结构的衬底具有热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
2.根据权利要求1的方法，其特征在于，所述比率在大约0.9∶1和大约1.1∶1之间。
3.根据权利要求1的方法，其特征在于，硼原子是所述受主，氧簇是所述热施主。
4.根据权利要求3的方法，其特征在于，所述结构的衬底的硼浓度[B]和氧浓度[Oi]，以及热处理的温度T通过以下等式相关联：
[B]＝1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
其中：
[B]是硼浓度；
[Oi]ref是基准间隙氧浓度并且大约为6.6e17cm-3；
[Oi]是所述结构的衬底的实际间隙氧浓度；
n是氧指数并且大约为7；
E是激活能并且大约为4eV；
k是波耳兹曼常数；
T是热处理的实际温度；以及
Tref是基准温度并且大约为520℃；
并且其中：
(i)对于给定的硼浓度[B]，氧浓度可以是计算出的浓度的大约+/-0.5ppma，热处理的温度可以是计算出的温度的大约+/-10℃；
(ii)对于给定的氧浓度[Oi]，硼浓度可以是计算出的浓度的大约+/-20％，热处理的温度可以是计算出的温度的大约+/-10℃；以及
(iii)对于给定的热处理温度T，氧浓度可以是计算出的浓度的大约+/-0.5ppma，硼浓度可以是计算出的浓度的大约+/-20％。
5.根据权利要求1的方法，其特征在于，所得到的经过热处理的衬底的电阻率比基于该衬底中的受主浓度计算出的电阻率大至少大约10倍。
6.根据权利要求1的方法，其特征在于，所述结构的衬底具有正面层和背面层，圆周边缘、基本上垂直于所述正面层和背面层中的每一个的中心轴线、以及从所述中心轴线基本平行于所述正面层和背面层中的每一个并且朝该圆周边缘延伸的半径，所述衬底具有沿所述半径变化的氧浓度。
7.根据权利要求6的方法，其特征在于，所述氧浓度沿所述半径从大约5ppma到大约20ppma变化。
8.根据权利要求1的方法，其特征在于，所述结构的衬底具有正面层和背面层、圆周边缘、基本上垂直于所述正面层和背面层中的每一个的中心轴线、以及从所述中心轴线基本平行于所述正面层和背面层中的每一个并且朝该圆周边缘延伸的半径，所述衬底具有沿所述半径变化的硼浓度。
9.根据权利要求8的方法，其特征在于，所述硼浓度沿所述半径从至少大约1％到小于大约20％变化。
10.根据权利要求1的方法，其特征在于，所述热处理的温度在大于大约480℃到小于大约600℃的范围内。
11.根据权利要求10的方法，其特征在于，所述热处理的时间为大约10分钟到大约250分钟。
12.根据权利要求1的方法，其特征在于，所述硅结构的衬底的氧浓度在从至少大约5ppma到小于大约20ppma的范围内。
13.根据权利要求1的方法，其特征在于，所述硅结构的衬底的初始电阻率在从至少大约100ohm-cm到小于大约300ohm-cm的范围内。
14.根据权利要求1的方法，其特征在于，在热处理之后，所得到的经过热处理的硅结构的衬底具有至少大约1000ohm-cm的电阻率。
15.一种用于制备高电阻率CZ单晶硅晶片的方法，该方法包括：
对标称直径为至少150mm并且初始电阻率为至少大约50ohm-cm的CZ单晶硅晶片在一段时间内和一定温度下进行热处理，从而所得到的经过热处理的晶片具有至少在热施主浓度[TD]和受主浓度[A]上延伸的区域，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
16.根据权利要求15的方法，其特征在于，所述比率在大约0.9∶1和1.1∶1之间。
17.根据权利要求15的方法，其特征在于，硼原子是所述受主，氧簇是所述热施主。
18.根据权利要求17的方法，其特征在于，所述晶片的硼浓度[B]和氧浓度[Oi]，以及热处理的温度T通过以下等式相关联：
[B]＝1e14([Oi]/[Oi]ref)nexp(E/kT-E/kTref)
其中：
[B]是硼浓度；
[Oi]ref是基准间隙氧浓度并且大约为6.6e17cm-3；
[Oi]是晶片的实际间隙氧浓度；
n是氧指数并且大约为7；
E是激活能并且大约为4eV；
k是波耳兹曼常数；
T是热处理的实际温度；以及
Tref是基准温度并且大约为520℃；
并且其中：
(i)对于给定的硼浓度[B]，氧浓度可以是计算出的浓度的大约+/-0.5ppma，热处理的温度可以是计算出的温度的大约+/-10℃；
(ii)对于给定的氧浓度[Oi]，硼浓度可以是计算出的浓度的大约+/-20％，热处理的温度可以是计算出的温度的大约+/-10℃；以及
(iii)对于给定的热处理温度T，氧浓度可以是计算出的浓度的大约+/-0.5ppma，硼浓度可以是计算出的浓度的大约+/-20％。
19.根据权利要求15的方法，其特征在于，所得到的经过热处理的晶片的电阻率比基于该晶片中的受主浓度计算出的电阻率大至少大约10倍。
20.根据权利要求15的方法，其特征在于，所述晶片具有正面和背面、圆周边缘、基本上垂直于所述正面和背面中的每一个的中心轴线、以及从所述中心轴线基本平行于所述正面和背面中的每一个并且朝该圆周边缘延伸的半径，所述晶片具有沿所述半径变化的氧浓度。
21.根据权利要求20的方法，其特征在于，所述氧浓度沿所述半径从大约5ppma到大约20ppma变化。
22.根据权利要求15的方法，其特征在于，所述晶片具有正面和背面、圆周边缘、基本上垂直于所述正面和背面中的每一个的中心轴线，以及从所述中心轴线基本平行于所述正面和背面中的每一个并且朝该圆周边缘延伸的半径，所述晶片具有沿所述半径变化的硼浓度。
23.根据权利要求22的方法，其特征在于，所述硼浓度沿所述半径从至少大约1％到小于大约20％变化。
24.根据权利要求15的方法，其特征在于，所述热处理的温度在大于大约480℃到小于大约600℃的范围内。
25.根据权利要求24的方法，其特征在于，所述热处理的时间为大约10分钟到大约250分钟。
26.根据权利要求15的方法，其特征在于，所述晶片的氧浓度在从至少大约5ppma到小于大约20ppma的范围内。
27.根据权利要求15的方法，其特征在于，所述晶片的初始电阻率在从至少大约100ohm-cm到小于大约300ohm-cm的范围内。
28.根据权利要求15的方法，其特征在于，在所述热处理之后，所述晶片具有至少大约1000ohm-cm的电阻率。
29.一种包含CZ单晶硅衬底的高电阻率硅结构，所述衬底具有热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
30.根据权利要求29的结构，其特征在于，所述比率在大约0.9∶1和1.1∶1之间。
31.根据权利要求29的结构，其特征在于，硼原子是所述受主，氧簇是所述热施主。
32.根据权利要求31的结构，其特征在于，所述电阻率远大于基于所述硼浓度计算出的电阻率。
33.根据权利要求32的结构，其特征在于，所述电阻率比基于硼浓度计算出的电阻率大至少大约10倍。
34.根据权利要求29的结构，其特征在于，所述结构的衬底具有正面层和背面层、圆周边缘、基本上垂直于所述正面层和背面层中的每一个的中心轴线、以及从所述中心轴线基本平行于所述正面层和背面层中的每一个并且朝该圆周边缘延伸的半径，所述衬底具有沿所述半径变化的氧浓度和/或硼浓度。
35.根据权利要求34的结构，其特征在于，所述硼浓度沿所述半径从至少大约1％到小于大约20％变化。
36.根据权利要求34的结构，其特征在于，所述氧浓度沿所述半径从至少大约5ppma到小于大约20ppma变化。
37.根据权利要求29的结构，其特征在于，所述结构是电子器件。
38.根据权利要求29的结构，其特征在于，所述结构是无源电气器件。
39.根据权利要求29的结构，其特征在于，所述结构的衬底没有被掺杂金。
40.根据权利要求29的结构，其特征在于，所述结构的衬底的电阻率为至少大约1000ohm-cm。
41.根据权利要求29的结构，其特征在于，所述结构还包括淀积在所述衬底的表面上的外延层。
42.根据权利要求29的结构，其特征在于，所述结构是绝缘体上硅结构，所述结构还包括在所述衬底的表面上的氧化层，以及在所述氧化层上的器件层。
43.一种高电阻率CZ单晶硅晶片，该晶片的标称直径为至少150mm，并且包括热施主浓度[TD]和受主浓度[A]，其中比率[TD]∶[A]在大约0.8∶1和大约1.2∶1之间。
44.根据权利要求43的晶片，其特征在于，所述比率在大约0.9∶1和1.1∶1之间。
45.根据权利要求43的晶片，其特征在于，硼原子是所述受主，氧簇是所述热施主。
46.根据权利要求45的晶片，其特征在于，所述电阻率远大于基于所述硼浓度计算出的电阻率。
47.根据权利要求46的晶片，其特征在于，所述电阻率比基于所述硼浓度计算出的电阻率大至少大约10倍。
48.根据权利要求43的晶片，其特征在于，所述晶片具有正面和背面、圆周边缘、基本上垂直于所述正面和背面中的每一个的中心轴线，以及从所述中心轴线基本平行于所述正面和背面中的每一个并且朝该圆周边缘延伸的半径，所述晶片具有沿所述半径变化的氧浓度和/或硼浓度。
49.根据权利要求48的晶片，其特征在于，所述硼浓度沿所述半径从至少大约1％到小于大约20％变化。
50.根据权利要求48的晶片，其特征在于，所述氧浓度沿所述半径从至少大约5ppma到小于大约20ppma变化。
51.根据权利要求43的晶片，其特征在于，所述晶片没有被掺杂金。
52.根据权利要求43的晶片，其特征在于，所述晶片的电阻率为至少大约1000ohm-cm。
53.根据权利要求43的晶片，其特征在于，所述晶片还包括淀积在所述晶片的表面上的外延层。
54.一种包含根据权利要求43的晶片作为操作晶片的绝缘体上硅结构，所述操作晶片具有在表面上的氧化层，以及在该氧化层的表面上的器件层。
CNA2006800263975A 2005-05-19 2006-05-18 高电阻率硅结构和用于制备该结构的方法 Pending CN101228301A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US68269105P 2005-05-19 2005-05-19
US60/682,691 2005-05-19

Publications (1)

Publication Number Publication Date
CN101228301A true CN101228301A (zh) 2008-07-23

Family

ID=37026961

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800263975A Pending CN101228301A (zh) 2005-05-19 2006-05-18 高电阻率硅结构和用于制备该结构的方法

Country Status (7)

Country Link
US (1) US7521382B2 (zh)
EP (1) EP1882057A2 (zh)
JP (1) JP2008545605A (zh)
KR (1) KR20080017376A (zh)
CN (1) CN101228301A (zh)
TW (1) TW200720500A (zh)
WO (1) WO2006125069A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834156A (zh) * 2010-05-12 2010-09-15 上海宏力半导体制造有限公司 一种提高电感器衬底电阻的方法
CN103282555A (zh) * 2010-12-28 2013-09-04 硅电子股份公司 硅单晶制造方法、硅单晶和晶片
TWI571541B (zh) * 2014-06-02 2017-02-21 Sumco Corp Silicon wafer manufacturing method
CN107871777A (zh) * 2016-09-27 2018-04-03 株式会社日立功率半导体 半导体装置和其制造方法以及电力变换系统
CN113764296A (zh) * 2020-06-01 2021-12-07 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4832067B2 (ja) * 2005-02-01 2011-12-07 東京エレクトロン株式会社 シリコン部材およびその製造方法
US7977216B2 (en) 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US9064712B2 (en) 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
FR2964459B1 (fr) 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
FR2974180B1 (fr) * 2011-04-15 2013-04-26 Commissariat Energie Atomique Procede de determination de la concentration en oxygene interstitiel.
JP5772553B2 (ja) * 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
US8536035B2 (en) * 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
CN104704608B (zh) * 2012-09-13 2017-03-22 松下知识产权经营株式会社 氮化物半导体结构物
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
US20150170911A1 (en) * 2013-12-16 2015-06-18 Analog Devices Technology Silicon substrate suitable for use with an rf component, and an rf component formed on such a silicon substrate
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
DE102015107085A1 (de) * 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
JP6569613B2 (ja) * 2016-07-11 2019-09-04 株式会社Sumco シリコンウェーハの評価方法及び製造方法
JP6766678B2 (ja) * 2017-02-17 2020-10-14 三菱マテリアル株式会社 プラズマ処理装置用電極板及びその製造方法
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP2019019030A (ja) * 2017-07-18 2019-02-07 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
US11047066B2 (en) * 2018-06-27 2021-06-29 Globalwafers Co., Ltd. Growth of plural sample rods to determine impurity build-up during production of single crystal silicon ingots
US10781532B2 (en) 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
US10793969B2 (en) * 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
US10954606B2 (en) 2018-06-27 2021-03-23 Globalwafers Co., Ltd. Methods for modeling the impurity concentration of a single crystal silicon ingot
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11739437B2 (en) * 2018-12-27 2023-08-29 Globalwafers Co., Ltd. Resistivity stabilization measurement of fat neck slabs for high resistivity and ultra-high resistivity single crystal silicon ingot growth

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342616A (en) 1981-02-17 1982-08-03 International Business Machines Corporation Technique for predicting oxygen precipitation in semiconductor wafers
JPH0810695B2 (ja) * 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
JPH0750713B2 (ja) * 1990-09-21 1995-05-31 コマツ電子金属株式会社 半導体ウェーハの熱処理方法
JP2732967B2 (ja) 1991-08-30 1998-03-30 信越化学工業株式会社 高抵抗シリコンウエハ−の製造方法
US5494849A (en) 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1155064C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
JP2002524845A (ja) 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US7074697B2 (en) * 1999-10-01 2006-07-11 The Regents Of The University Of California Doping-assisted defect control in compound semiconductors
US6498078B2 (en) * 2000-09-05 2002-12-24 The Regents Of The University Of California Method for enhancing the solubility of boron and indium in silicon
JP2004537161A (ja) 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US6583024B1 (en) 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6673147B2 (en) 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication
US6565652B1 (en) 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
US6669775B2 (en) 2001-12-06 2003-12-30 Seh America, Inc. High resistivity silicon wafer produced by a controlled pull rate czochralski method
DE60224099T2 (de) 2002-04-10 2008-04-03 Memc Electronic Materials, Inc. Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
JP4908730B2 (ja) * 2003-04-21 2012-04-04 株式会社Ｓｕｍｃｏ 高抵抗シリコン単結晶の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834156A (zh) * 2010-05-12 2010-09-15 上海宏力半导体制造有限公司 一种提高电感器衬底电阻的方法
CN103282555A (zh) * 2010-12-28 2013-09-04 硅电子股份公司 硅单晶制造方法、硅单晶和晶片
CN103282555B (zh) * 2010-12-28 2016-08-17 硅电子股份公司 硅单晶制造方法、硅单晶和晶片
TWI571541B (zh) * 2014-06-02 2017-02-21 Sumco Corp Silicon wafer manufacturing method
CN106463403A (zh) * 2014-06-02 2017-02-22 胜高股份有限公司 硅晶片及其制造方法
TWI580826B (zh) * 2014-06-02 2017-05-01 Sumco Corp Silicon wafer manufacturing method
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
CN107871777A (zh) * 2016-09-27 2018-04-03 株式会社日立功率半导体 半导体装置和其制造方法以及电力变换系统
CN113764296A (zh) * 2020-06-01 2021-12-07 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质
CN113764296B (zh) * 2020-06-01 2023-08-22 嘉兴阿特斯技术研究院有限公司 电池的测试方法和装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
US20060263967A1 (en) 2006-11-23
EP1882057A2 (en) 2008-01-30
WO2006125069A2 (en) 2006-11-23
US7521382B2 (en) 2009-04-21
JP2008545605A (ja) 2008-12-18
WO2006125069A3 (en) 2007-01-18
KR20080017376A (ko) 2008-02-26
TW200720500A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
CN101228301A (zh) 高电阻率硅结构和用于制备该结构的方法
Möller et al. Oxygen and carbon precipitation in multicrystalline solar silicon
Brongersma et al. Size-dependent electron-hole exchange interaction in Si nanocrystals
Johnson et al. Hydrogen in crystalline semiconductors: A review of experimental results
Rohatgi et al. A study of grown-in impurities in silicon by deep-level transient spectroscopy
Endros Charge-state-dependent hydrogen-carbon-related deep donor in crystalline silicon
US20140033797A1 (en) Method for determining interstitial oxygen concentration
Härkönen et al. Processing of microstrip detectors on Czochralski grown high resistivity silicon substrates
Wang Formation of a shallow p+ layer on InP using a P/Be co‐implant
Vanhellemont et al. Germanium doping for improved silicon substrates and devices
Tuovinen et al. Intentional thermal donor activation in magnetic Czochralski silicon
Kamins et al. Effect of Hydrogen on p‐Type Epitaxial Silicon Sheet‐Resistance Measurements
Bruzzi et al. Thermal donor generation in Czochralski silicon particle detectors
Katsui Thermal stability of (Ti+ Zn)-co-doped semi-insulating InP single crystals
Chen et al. Dopant diffusion and segregation in semiconductor heterostructures: Part 2. B in GexSi1-x/Si structures
Satoh et al. The role of Ga antisite defect in the activation process of transmuted impurities in neutron‐transmutation‐doped semi‐insulating GaAs
Canneaux et al. Diffusion of phosphorus implanted in germanium
Dashevsky et al. The effect of a graded In profile on the figure of merit of PbTe
Yoshioka et al. Relationship between thermal treatment conditions and minority carrier lifetimes in p-type, FZ Si wafers
Masum Choudhury et al. Formation of p‐type GaAs layers using Mg+ implantation and capless rapid thermal annealing
Dashevsky et al. Functionally graded PbTe-based compound for thermoelectric applications
Zhang et al. Room-temperature gettering of Au in Si wafers with surface defects under small dose γ-ray radiation
Prakash et al. Oxygen related donors in Czochralski-grown silicon annealed at 465–650° C
Perozziello et al. Retarded diffusion of Sb in a high concentration As background during silicon oxidation
Pearton et al. Reduction in γ-ray damage in hydrogenated germanium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080723