Nothing Special   »   [go: up one dir, main page]

KR20060127795A - 기판처리시스템 및 기판처리방법 - Google Patents

기판처리시스템 및 기판처리방법 Download PDF

Info

Publication number
KR20060127795A
KR20060127795A KR1020060050415A KR20060050415A KR20060127795A KR 20060127795 A KR20060127795 A KR 20060127795A KR 1020060050415 A KR1020060050415 A KR 1020060050415A KR 20060050415 A KR20060050415 A KR 20060050415A KR 20060127795 A KR20060127795 A KR 20060127795A
Authority
KR
South Korea
Prior art keywords
substrate
module
mode
conveying
conveyance
Prior art date
Application number
KR1020060050415A
Other languages
English (en)
Other versions
KR101092065B1 (ko
Inventor
야스시 하야시다
신이치 하야시
요시타카 하라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20060127795A publication Critical patent/KR20060127795A/ko
Application granted granted Critical
Publication of KR101092065B1 publication Critical patent/KR101092065B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00Material or article handling
    • Y10S414/135Associated with semiconductor wafer handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Multi-Process Working Machines And Systems (AREA)

Abstract

본 발명은 기판처리시스템 및 기판처리방법에 관한 것으로서 복수의 기판(W)에 대해 복수의 공정에 걸쳐서 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템으로서 반송원의 모듈로부터 반송처의 모듈에 상기 기판(W)을 반송하는 기판 반송 수단(A4)과 반송원과 반송처의 모듈 할당 방법을 결정한 적어도 2개의 반송 모드의 어느 쪽인가에 근거를 두어 상기 기판 반송 수단(A4)을 제어하는 제어 수단(6)을 구비하고 상기 제어 수단(6)은 상기 기판의 처리 공정중 에 있어서 상기 반송 모드의 변경 명령을 수취하면 실행중의 반송 모드로부터 다른 반송 모드로 절환하고 절환한 반송 모드에 근거해 상기 기판 반송 수단(A4)에 기판을 반송시켜 복수의 기판에 대해 복수의 공정에 걸쳐서 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템에 있어서, 기판에 불량한 곳이 생겼을 때에 그 원인이 되는 어려움을 가지는 처리 장치를 용이하게 특정할 수 있고 또한 기판의 처리 매수가 많은 경우에 수율의 저하를 억제할 수 있는 기판 처리 시스템 및 기판 처리 방법의 기술을 제공한다.

Description

기판처리시스템 및 기판처리방법{SUBSTRATE PROCESSING SYSTEM AND SUBSTRATE PROCESSING METHOD}
도 1은 본 발명의 기판 처리 시스템 및 기판 처리 방법이 적용되는 레지스트 패턴 형성 장치의 평면도이다.
도 2는 본 발명의 기판 처리 시스템 및 기판 처리 방법이 적용되는 레지스트 패턴 형성 장치의 개략 사시도이다.
도 3은 본 발명의 기판 처리 시스템 및 기판 처리 방법이 적용되는 레지스트 패턴 형성 장치의 개략 측면도이다.
도 4는 도 1 내지 도 3의 레지스트 패턴 형성 장치가 구비하는 COT층의 선반 유니트의 구성과 도포 유니트와의 배치 관계를 나타내는 도이다.
도 5는 선반 유니트의 모듈 구성을 모식적으로 나타내는 도이다.
도 6은 제어부의 기억 수단의 구성예를 나타내는 블럭도이다.
도 7은 반송 모드의 선택 동작을 나타내는 플로우도이다.
도 8은 플렉서블 모드에서의 반송원과 반송처의 모듈 할당예이다.
도 9는 고정 할당 모드에서의 반송원과 반송처의 모듈 할당예이다.
도 10은 종래의 레지스트 패턴 형성 장치의 전체 구성을 나타내는 평면도이다.
본 발명은 예를 들면 반도체 웨이퍼나 LCD 기판(액정 디스플레이용 유리 기판) 등의 기판에 대해서 레지스트액의 도포 처리나 노광 후의 현상 처리 등을 실시하는 기판 처리 시스템 및 기판 처리 방법에 관한다.
반도체 디바이스나 LCD 기판의 제조 프로세스에 있어서는 피처리체인 기판에 소정의 막을 성막한 후 처리액인 포토레지스트(이하 레지스트라고 부른다)를 도포하여 레지스트막을 형성하고 회로 패턴에 대응해 레지스트막을 노광하고 이것을 현상 처리하는 이른바 포토리소그래피 기술에 의해 회로 패턴을 형성한다. 이 포트리소그래피 기술에서는 기판은 주된 공정으로서 세정 처리→탈수 베이크→애드히젼(소수화) 처리→레지스트 도포→프리베이크→노광→현상전 베이크→현상→포스트베이크라고 하는 일련의 처리를 거쳐 레지스트층에 소정의 회로 패턴을 형성한다.
이러한 처리는 일반적으로 레지스트의 도포나 현상을 실시하는 도포 현상 장치에 노광 장치를 접속한 레지스트 패턴 형성 장치를 이용해 행해진다. 이러한 장치로서는 예를 들면 특허 문헌 1에 나타내는 장치나 제안되고 있어 이 장치에서는 도 10에 나타나는 바와 같이 다수매의 웨이퍼 (W)를 수납한 캐리어 (10)이 캐리어블럭 (1A)의 캐리어 스테이지 (11)에 반입되어 캐리어 (10)내의 웨이퍼 (W)는 전달 아암 (12)에 의해 처리 블럭 (1B)에 전달된다. 그리고 처리 블럭 (1B)내의 도포 유니트 (13A)에 반송되어 레지스트액이 도포되고 그 다음에 인터페이스블럭 (1C)를 개재하여 노광 장치 (1D)에 반송된다.
노광 처리 후의 웨이퍼 (W)는 다시 처리 블럭 (1B)에 되돌려져 현상 유니트 (13B) 에 있어서 현상 처리를 하고 원래의 캐리어 (10)내에 되돌려지게 되어 있다. 도안의 선반 유니트 (14 ; 14a~14c)는 도포 유니트 (13A)나 현상 유니트 (13B)의 처리 전후에 웨이퍼 (W)에 대해서 소정의 가열 처리나 냉각 처리를 행하기 위한 가열 유니트 및 냉각 유니트나 전달 스테이지 등을 구비하고 있다. 여기서 웨이퍼 (W)는 처리 블럭 (1B)에 설치 된 2개의 반송 수단 (15A·15B)에 의해 도포 유니트 (13A)와 현상 유니트 (13B)와 선반 유니트 (14a~14c)의 각부 등의 처리 블럭 (1B)내에 있어서 웨이퍼 (W)가 놓여지는 모듈간을 반송하게 된다.
그런데 웨이퍼 (W)는 전술한 처리가 가해지기에 있어 미리 각각이 어느 타이밍에 어느 처리 유니트에 반송될지를 정한 반송 스케줄에 따라서 반송된다. 이 반송 스케줄은 예를 들면 2개의 반송 수단 (15A·15B)에 의해 웨이퍼 (W)를 노광 처리전의 처리를 실시하는 유니트에 차례로 반송한 후 인터페이스 블럭 (1C)에 전달 하고 다음에 노광처리된 웨이퍼 (W)를 인터페이스 블럭 (1C)로부터 받아 노광 처리 후의 처리를 실시하는 유니트에 차례로 반송하도록 작성되어 있다. 이렇게 해 반송 수단 (15A·15B)가 처리 블럭 (1B)내를 일주하는 것으로 1개의 반송 사이클을 실행하고 1개의 반송 사이클마다 캐리어 (10)으로부터 배출된 새로운 웨이퍼 (W)를 처리 블럭 (1B)내에 반송 하도록 되어 있다.
[특허 문헌 1] 일본국 특개 2004-193597호 공보
상기 반송 스케줄에 있어서는 처리가 실시되는 복수의 웨이퍼 (W)의 각각에 대해서 반송되는 유니트의 차례가 미리 결정되어 있다. 그렇지만 동일 유니트내 또는 복수의 유니트에 걸쳐 동일한 처리를 실시할 수 있는 동구조의 모듈이 복수 탑재되는 경우에 실제로 어느 모듈로부터 어느 모듈에 반송하는지에 대해서는 통상 고정 할당되어 있지 않다. 예를 들면 도포 유니트 (13A)로부터 선반 유니트 (14a~14c)로의 웨이퍼 (W)의 반송에 관하고 도포 처리나 열처리를 실시하는 모듈이 각각 복수 탑재되고 있는 경우 그들 도포 처리와 열처리의 모듈간에 있어서의 반송의 구체적인 할당은 통상 행해지지 않는다. 왜냐하면 수율를 향상하기 위해서 도포 모듈에서의 처리를 끝낸 웨이퍼 (W)는 복수의 열처리 모듈 가운데 비어 있는 모듈로부터 차례로 반입된다고 하는 유연한 할당이 이루어지기 때문이다.
그렇지만 이러한 유연한 할당 방법에 의하면 예를 들면 열처리 후에 있어서 도포 처리가 원인이 되는 불량한 곳(막두께 이상 등)이 웨이퍼에 발견된 경우 그 웨이퍼가 어느 도포 모듈로부터 반송된 것인가를 특정하는 것이 곤란했다. 즉 이상을 가지는 반송원의 모듈을 특정하는 것이 곤란하다라고 말하는 기술적 과제가 있었다. 또 그러한 유연한 웨이퍼 반송을 실시하면 반송 아암의 이동거리가 길어지는 경우도 있어 웨이퍼의 처리 매수가 대량인 경우에는 반송 작업이 효율적은 아니게 되어 반대로 수율이 저하하는 과제도 있었다.
본 발명은 상기 한 바와 같은 사정 아래에 이루어진 것이고 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템에 있어 서 기판에 불량한 곳이 생겼을 때에 그 원인이 되는 이상을 가지는 처리 장치를 용이하게 특정할 수 있고 또한 기판의 처리 매수가 대량인 경우에 수율의 저하를 억제할 수 있는 기판 처리 시스템 및 기판 처리 방법을 제공하는 것을 목적으로 한다.
상기 한 과제를 해결하기 위해서 본 발명과 관련되는 기판 처리 시스템은 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템으로서 반송원의 모듈로부터 반송처의 모듈에 상기 기판을 반송하는 기판 반송 수단과 반송원과 반송처의 모듈 할당 방법을 결정한 적어도 2개의 반송 모드의 어느 쪽에 근거를 두어 상기 기판 반송 수단을 제어하는 제어 수단을 구비하고 상기 제어 수단은 상기 기판의 처리 공정중에 있어서 상기 반송 모드의 변경 명령을 수취하면 실행중의 반송 모드로부터 다른 반송 모드로 절환하고 절환한 반송 모드에 근거해 상기 기판 반송 수단에 기판을 반송시키는 것의 특징을 가진다.
또한 적어도 상기 반송 모드의 하나는 하나 또는 복수의 반송원의 모듈에 대응하는 하나 또는 복수의 반송처의 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 모드인 것이 바람직하고 상기 소정의 조건의 하나는 반송원의 모듈로부터의 반송 거리가 보다 짧은 모듈인 것이 바람직하다.
또 다른 반송 모드의 하나는 비어 있는 반송처의 모듈로부터 우선적으로 반송하도록 할당하는 모드인 것이 바람직하다.
또 상기 한 과제를 해결하기 위하여 본 발명과 관련되는 기판 처리 방법은 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템에 있어서 실행되는 기판 처리 방법으로서 반송원과 반송처의 모듈 할당 방법을 결정한 적어도 2개의 반송 모드의 어느 쪽에 근거를 두어 상기 기판을 반송하는 스텝과 상기 기판의 처리 공정중에 있어서 상기 반송 모드의 변경 명령을 수취하면 실행중의 반송 모드로부터 다른 반송 모드로 절환하고 절환한 반송 모드에 근거해 기판을 반송시키는 스텝을 실행하는 것의 특징을 가진다.
또한 적어도 상기 반송 모드의 하나는 하나 또는 복수의 반송원의 모듈에 대응하는 하나 또는 복수의 반송처의 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 모드인 것이 바람직하고 상기 소정의 조건의 하나는 반송원의 모듈로부터의 반송 거리가 보다 짧은 모듈인 것이 바람직하다.
또 다른 반송 모드의 하나는 비어 있는 반송처의 모듈로부터 우선적으로 반송하도록 할당하는 모드인 것이 바람직하다.
이와 같이함으로써 예를 들면 기본 반송 모드로서 비어 있는 반송처의 모듈로부터 우선적으로 반송하도록 할당하는 플렉서블 모드를 실행하고 있을 때 반송 처의 어느쪽의 모듈에 이상이 생겼을 경우 반송원과 반송처를 미리 고정적으로 할당한 반송 모드로 새로 바꾸는 것으로 이상을 가지는 반송원의 모듈을 용이하게 특정할 수가 있다. 또 그 경우 그 이상을 가지는 모듈을 가동 정지로 해 플렉서블 모드로 되돌리는 것으로 복수의 기판에 대한 처리를 계속할 수가 있다.
또 기본의 반송 모드로서 플렉서블 모드를 실행하고 있을 때 처리하는 기판 매수가 많은 경우에는 반송원과 반송처를 미리 고정적으로 할당한 반송 모드로 새로 바꾸는 것으로 각 기판의 반송 경로를 짧은 경로로 고정할 수가 있어 수율 저하를 억제할 수가 있다.
본 발명에 의하면 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템에 있어서 기판에 불량이 생겼을 때에 그 원인이 되는 이상을 가지는 처리 장치를 용이하게 특정할 수 있어 한편 기판의 처리 매수가 대량인 경우에 수율의 저하를 억제할 수 있는 기판 처리 시스템 및 기판 처리 방법을 얻을 수 있다.
이하 본 발명의 실시의 형태를 도면에 근거해 설명한다. 도 1 내지 도 3은 본 발명의 기판 처리 시스템 및 기판 처리 방법이 적용되는 레지스트 패턴 형성 장치의 전체 구성을 나타내는 도이고, 도 1은 COT층 처리부의 평면도, 도 2는 개략 사시도, 도 3은 개략 측면도이다.
이 레지스트 패턴 형성 장치 (100)은 도 2에 나타내도록 기판인 웨이퍼 (W)가 복수매 밀폐 수납된 캐리어 (20)을 반입출하기 위한 캐리어블럭 (S1)과 복수 예를 들면 5개의 단위 블럭 (B1~B5)를 세로로 배열해 구성된 처리 블럭 (S2)와 인터페이스 블럭 (S3)과 노광 장치 (S4)를 구비하고 있다.
상기 캐리어 블럭 (S1)에는 상기 캐리어 (20)을 복수개 재치 가능한 재치대 (21)과 이 재치대 (21)으로부터 볼때 전방의 벽면에 설치되는 개폐부 (22)와 개폐 부 (22)를 개재하여 캐리어 (20)으로부터 웨이퍼 (W)를 꺼내기 위한 반송 수단으로서의 트랜스퍼 아암 (C)가 설치되어 있다. 이 트랜스퍼 아암 (C)는 후술 하는 처리 블럭 (S2)의 전달 스테이지 (TRS1, 2,-F)등과의 사이에 웨이퍼 (W)의 전달을 실시하도록 진퇴 자유· 승강 자유· 수직축 주위에 회전 자유 ·캐리어 (20)의 배열 방향으로 이동 자유롭게 구성되어 있다.
캐리어 블럭 (S1)의 안측에는 프레임체 (24)에서 주위를 둘러싸는 처리 블럭 (S2)가 접속되어 있다. 처리 블럭 (S2)는 이 예에서는 도 2 ·도 3에 나타나는 바와 같이 하단측의 2단이 현상 처리를 행하기 위한 제 1 및 제 2의 단위 블럭(DEV층,B1·B2가 되어 있다. 그리고 도포막형성용의 단위 블럭으로서 레지스트막의 상층 측에 형성되는 반사 방지막의 형성 처리를 행하기 위한 제 3의 단위 블럭(TCT층, B3); 레지스트액의 도포 처리를 행하기 위한 제 4의 단위 블럭(COT층, B4); 레지스트막의 하층 측에 형성되는 반사 방지막의 형성 처리를 행하기 위한 제 5의 단위 블럭 (BCT층, B5)가 할당되어 있다.
또한 처리 블럭 (S2)의 제 1~ 제 5의 단위 블럭 (B1~B5)의 구성에 대해서 설명한다. 이들 단위 블럭 (B1~B5)는 웨이퍼 (W)에 대해서 약액을 도포하기 위한 액처리 유니트와 상기 액처리 유니트에 있어서 행해지는 처리의 사전 처리 및 후 처리를 행하기 위한 각종의 가열·냉각계의 처리 유니트와 상기 액처리 유니트와 가열·냉각계의 처리 유니트의 사이에 웨이퍼 (W)의 전달을 행하기 위한 전용의 기판 반송 수단인 메인 아암 (A1~A5)를 구비하고 있다.
이들 단위 블럭 (B1~B5)는 이 예에서는 대략 동일한 레이아웃으로 구성되고 있으므로 도 1에 나타내는 COT층 (B4)를 예로 해 설명한다. 이 COT층 (B4)의 대략 중앙에는 도중 Y축 방향으로 캐리어 블럭 (S1)과 인터페이스블럭 (S3)을 연결하기 위하여 웨이퍼 (W)의 반송 영역 (R1)이 형성되어 있다.
이 반송 영역 (R1)의 캐리어 블럭 (S1)측에서 본 양측에는 앞측(캐리어 블럭 (S1)측)으로부터 안측에 향해 우측으로 상기 액처리 유니트로서 레지스트의 도포 처리를 행하기 위한 복수개(예를 들면 3개)의 도포 모듈을 구비한 도포 유니트 (31)이 설치되어 도포 유니트 (31)의 안측에는 퇴피용의 제 1의 기판 수용부를 이루는 수용 유니트 (4D)가 설치되어 있다. 이 수용 유니트 (4D)는 이 단위 블럭 (B4)에 있어서의 웨이퍼 (W)의 수용 매수에 따른 매수의 웨이퍼 (W)를 수용하기 위한 다수의 재치 스테이지를 구비하고 있다.
또 COT층 (B4)의 앞측으로부터 안측에 향해 좌측에는 순서에 가열·냉각계의 유니트를 다단화한 5개의 선반 유니트 (U1~U5)가 설치되고 있어 도포 유니트 (31)에서 행해지는 처리의 사전 처리 및 후 처리를 행하기 위한 각종 유니트를 복수단 예를 들면 2단으로 적층한 구성으로 되어 있다. 이렇게 해 상기 반송 영역 (R1)은 구획되고 있고 예를 들면 이 구획된 반송 영역 (R1)에 세정에어를 분출하게 해 배기함으로써 해당 영역내의 파티클의 부유를 억제하도록 되어 있다.
전술한 사전 처리 및 후 처리를 행하기 위한 각종 유니트안에는 예를 들면 도 4의 사시도에 나타나는 바와 같이 레지스트의 도포전에 웨이퍼 (W)를 소정의 온도로 조정하기 위한 냉각 유니트(COL4) 레지스트의 도포 후에 웨이퍼 (W)의 가열 처리를 행하기 위한 프리베이킹 유니트등으로 불리고 있는 가열 유니트(CHP4) 웨이 퍼 (W)의 엣지부만을 선택적으로 노광하기 위한 주변 노광 장치(WEE) 등이 포함되어 있다.
또 냉각 유니트 (COL4)나 가열 유니트 (CHP4) 등의 각 모듈은 각각 처리 용기 (51)내에 수납되고 있고 선반 유니트 (U1~U5)는 상기 처리 용기 (51)이 2단으로 적층되어 구성되고 각 처리 용기 (51)의 반송 영역 (R1)에 임하는 면에는 웨이퍼 반출 입구 (52)가 형성되어 있다.
또한 COT층 이외의 선반 유니트의 모듈 구성은 예를 들면 도 5에 나타나는바와 같이 되어 있다. 도 5는 선반 유니트 (U1~U5)를 반송 영역 (R1)측에서 본 도이다. 도시하는 바와 같이 TCT층 (B3)은 COT층 (B4)와 동일한 구성으로 되고 BCT층 (B5) 에 있어서도 대략 COT층과 동일한 구성으로 되어 있다. 또 DEV층 (B1, B2)에 있어서는 노광 후의 웨이퍼 (W)를 가열 처리하는 포스트익스포져베이킹 유니트등으로 불리고 있는 가열 유니트(PEB1, PEB2)나 이 가열 유니트(PEB1, PEB2)에 있어서의 처리 후에 웨이퍼 (W)를 소정 온도로 조정하기 위한 냉각 유니트(COL1, COL2) 또한 현상 처리 후의 웨이퍼 (W)에 대해 수분을 날리기 위해서 가열 처리하는 포스트베이킹 유니트등으로 불리고 있는 가열 유니트(POST1, POST2)를 구비하고 있다.
여기서 가열 유니트(CHP3~5,POST1· 2, PEB1· 2) 로써는 예를 들면 도 1에 나타나는 바와 같이 가열 플레이트 (53)과 반송 아암을 겸용하는 냉각 플레이트 (54)를 구비하고 있다. 즉 가열 처리와 냉각 처리를 1개의 모듈에서 실시할 수가 있어 예를 들면 COT층 (B4)에서는 냉각 플레이트 (54)는 메인 아암 (A4)와 가열 플레이트 (53)과의 사이의 웨이퍼 (W)의 전달을 실시하도록 구성되어 있다. 또 냉각 유니트 (COL1~5) 로써는 예를 들면 수냉 방식의 냉각 플레이트를 구비한 구성의 장치가 이용된다.
또한 도 5에 나타낸 구성은 이들 처리 유니트의 레이아웃의 일례를 나타내는 것으로서 이 레이아웃은 편의상의 것이고 처리 유니트는 가열 유니트(CHP·PEB ·POST) ;냉각 유니트 (COL); 주변 노광 장치(WEE)에 한정되지 않아도 좋다. 예를 들면 도포막 형성용의 단위 블럭 (B3~B5)의 어느 쪽에 레지스트액과 웨이퍼 (W)의 밀착성을 향상하기 위한 HMDS 환경안에서 가스 처리를 실시하는 소수화 처리 유니트(ADH)를 설치하도록 해도 괜찮고 다른 처리 유니트를 설치하도록 해도 괜찮다. 실제의 장치에서는 각 처리 유니트의 처리 시간 등을 고려해 유니트의 설치수를 결정할 수 있다.
또 COT층에 있어서 상기 반송 영역 (R1)에는 상기한 바와 같이 메인 아암 (A4)가 설치되어 있다. 이 메인 아암 (A4)는 해당 COT층 (B4)내의 모든 모듈(웨이퍼 (W)가 놓여지는 장소) 예를 들면 선반 유니트 (U1~U5)의 각 처리 유니트 도포 유니트 (31) 수용 유니트 (4D) 후술 하는 선반 유니트 (U6)와 (U7)의 각부와의 사이에 웨이퍼의 전달을 실시하는 바와 같이 구성되고 있고 이 때문에 진퇴 자유; 승강 자유; 수직축 주위에 회전 자유 ; Y축방향으로 이동 자유롭게 구성되어 있다.
구체적으로는 도 4에 나타나는 바와 같이 메인 아암 (A4)는 웨이퍼 (W)의 이면측 주변 영역을 지지하기 위한 2개의 아암 (101, 102)를 구비하고 있어 이들 아암 (101, 102)는 기초대 (103)을 따라 서로 독립해 진퇴 자유롭게 구성되어 있다.
또 이 기초대 (103)은 회전 기구 (104)에 의해 수직축 주위에 회전 자유롭게 구성됨과 동시에 이동 기구 (105)에 의해 선반 유니트 (U1~U5)를 지지하는 바닥부 (106)의 반송 영역에 임하는 면에 장착된 Y축 레일 (107)을 따라 Y축 방향으로 이동 자유 또한 승강 레일 (108)을 따라 승강 자유롭게 구성되어 있다. 이렇게 해 아암 (101, 102)는 진퇴 자유 Y축 방향으로 이동 자유 승강 자유 수직축 주위에 회전 자유롭게 구성되어 선반 유니트 (U1~U7)의 각 전달 스테이지 (TRS1~TRS10); 액처리 유니트; 수용 유니트 (4)와의 사이에 웨이퍼 (W)의 전달을 실시할 수가 있게 되어 있다.
또 반송 영역 (R1)의 캐리어 블럭 (S1)과 인접하는 영역은 제 1의 웨이퍼 전달 영역 (R2)로 되어 있어 이 영역 (R2)에는 도 1 및 도 3에 나타나는 바와 같이 트랜스퍼 아암 (C)와 메인 아암 (A4)를 액세스 할 수 있는 위치에 선반 유니트 (U6)가 설치됨과 동시에 도 1에 나타나는 바와 같이 이 선반 유니트 (U6)에 대해서 웨이퍼 (W)의 전달을 행하기 위한 제 1의 전달 아암 (D1)를 구비하고 있다.
상기 선반 유니트 (U6)는 도 3에 나타나는 바와 같이 각 단위 블럭 (B1~B5)의 메인 아암 (A1~A5)와의 사이에 웨이퍼 (W)의 전달을 실시하도록 이 예에서는 각 단위 블럭 (B1~B5)에 1개 이상 예를 들면 2개의 제 1의 전달 스테이지 (TRS1~TRS5)를 구비하고 있다. 또 제 1의 전달 아암 (D1)는 각 제 1의 전달 스테이지 (TRS1~TRS5)에 대해서 웨이퍼 (W)의 전달을 실시할 수가 있도록 진퇴 자유 및 승강 자유롭게 구성되어 있다.
또 상기 제 1 및 제 2의 단위 블럭 (B1, B2)의 제 1의 전달 스테이지 TRS1~TRS2는 이 예에서는 트랜스퍼 아암 (C)와의 사이에 웨이퍼 (W)의 전달을 하도 록 구성되어 있다. 또한 이 예에서는 제 2의 단위 블럭 (B2)는 예를 들면 2개의 제 1의 전달 스테이지 (TRS-F)를 구비하고 있고 이 전달 스테이지 (TRS-F)는 제 1의 단위 블럭 (B1)에 설치하도록 해도 괜찮고 이 전달 스테이지 (TRS-F)를 별개로 설치하지 않고 트랜스퍼 아암 (C)로부터 웨이퍼 (W)를 처리 블럭 (S2)에 반입할 때에 제 1의 전달 스테이지 (TRS1, 2)를 이용해 실시하도록 해도 괜찮다.
또한 반송 영역 (R1)의 인터페이스 블럭 (S3)과 인접하는 영역은 제 2의 웨이퍼 전달 영역 (R3)으로 되어 있고 이 영역 (R3)에는 도 1 및 도 3에 나타나는 바와 같이 메인 아암 (A4)를 액세스 할 수 있는 위치에 선반 유니트 (U7)가 설치됨과 동시에 도 1에 나타나는 바와 같이 이 선반 유니트 (U7)에 대해서 웨이퍼 (W)의 전달을 행하기 위한 제 2의 전달 아암 (D2)를 구비하고 있다.
상기 선반 유니트 (U7)는 도 3에 나타나는 바와 같이 각 단위 블럭 (B1~B5)의 메인 아암 (A1~A5)와의 사이에 웨이퍼 (W)의 전달을 실시하도록 이 예로는 각 단위 블럭 (B1~B5)는 1개 이상 예를 들면 2개의 제 2의 전달 스테이지 (TRS6~TRS10)을 구비하고 있고 제 2의 전달 아암 (D2)는 각 전달 스테이지 (TRS6~TRS10)에 대해서 웨이퍼 (W)의 전달을 할 수 있도록 진퇴 자유 및 승강 자유롭게 구성되어 있다.
이와 같이 본 실시의 형태에서는 5단으로 적층된 각 단위 블럭 (B1~B5)의 사이로 전술의 제 1의 전달 아암 (D1)과 제 2의 전달 아암 (D2)에 의해 각각 제 1의 전달 스테이지 (TRS1~TRS5)와 (TRS-F); 제 2의 전달 스테이지 (TRS6~TRS10)을 개재하여 자유롭게 웨이퍼 (W)의 전달을 실시할 수가 있도록 구성되어 있다.
또 도 1 및 도 2에 나타나는 바와 같이 처리 블럭 (S2)에 있어서의 선반 유니트 (U7)의 안측에는 인터페이스 블럭 (S3)을 개재하여 노광 장치 (S4)가 접속되어 있다. 인터페이스 블럭 (S3)에는 처리 블럭 (S2)의 선반 유니트 (U7)과 노광 장치 (S4)에 대해서 웨이퍼 (W)의 전달을 행하기 위한 인터페이스 아암 (B)를 구비하고 있다. 이 인터페이스 아암 (B)는 처리 블럭 (S2)와 노광 장치 (S4)의 사이에 개재하는 웨이퍼 (W)의 반송 수단을 이루는 것이고 이 예에서는 도 3에 나타나는 바와 같이 제 1~ 제 4의 단위 블럭 (B1~B4)의 제 2의 전달 스테이지 (TRS6~9)에 대해서 웨이퍼 (W)의 전달을 실시하도록 진퇴 자유; 승강 자유 ;수직축 주위에 회전 자유롭게 구성되어 있다. 또 이 인터페이스 아암 (B)는 모든 단위 블럭 (B1~B5)의 제 2의 전달 스테이지 (TRS6~TRS10)에 대해서 웨이퍼 (W)의 전달을 실시하도록 구성해도 괜찮다.
이어서 이 레지스트 패턴 형성 장치 (100)에 있어서 매엽식으로 처리되는 웨이퍼 (W)의 흐름에 대해서 레지스트막의 상하에 각각 반사 방지막을 형성하는 경우를 예로 해 설명한다.
먼저 외부로부터 캐리어 (20)이 캐리어 블럭 (S1)에 반입되어 트랜스퍼 아암 (C)에 의해 이 캐리어 (20)내로부터 웨이퍼 (W)가 꺼내진다. 웨이퍼 (W)는 트랜스퍼 아암 (C)로부터 선반 유니트 (U6)의 제 1의 전달 스테이지 (TRS_F)에 전달되고 그 다음에 제 1의 전달 아암 (D1)에 의해 BCT층 (B5)에 웨이퍼 (W)를 전달하기 위해서 선반 유니트 (U6)의 제 1의 전달 스테이지 (TRS5)를 개재하여 BCT층 (B5)의 메인 아암 (A5)에 전달된다. 그리고 BCT층 (B5)에서는 메인 아암 (A5)에 의해 냉각 유니트(COL5)→제 1의 반사 방지막형성 유니트(도시하지 않음)→가열 유니트(CHP5)→선반 유니트 (U7)의 제 2의 전달 스테이지 (TRS10)의 순서로 반송되어 제 1의 반사 방지막이 형성된다.
다음에 제 2의 전달 스테이지 (TRS10)의 웨이퍼 (W)는 제 2의 전달 아암 (D2)에 의해 COT층 (B4)에 웨이퍼 (W)를 전달하기 위해서 선반 유니트 (U7)의 제 2의 전달 스테이지 (TRS9)에 반송되고 그 다음에 해당 COT층 (B4)의 메인 아암 (A4)에 전달된다. 그리고 COT층 (B4)에서는 메인 아암 (A4)에 의해 냉각 유니트 COL4→도포 유니트 (31)→가열 유니트 (CHP4)→선반 유니트 (U6)의 제 1의 전달 스테이지 (TRS4)의 순서로 반송되어 제 1의 반사 방지막의 상층에 레지스트막이 형성된다.
다음에 제 1의 전달 스테이지 (TRS4)의 웨이퍼 (W)는 제 1의 전달 아암 (D1)에 의해 TCT층 (B3)에 웨이퍼 (W)를 전달하기 위해서 제 1의 전달 스테이지 (TRS3)에 반송되고 해당 TCT층 (B3)의 메인 아암 (A3)에 전달된다. 그리고 TCT층 (B3)에서는 메인 아암 (A3)에 의해 냉각 유니트(COL3)→제 2의 반사 방지막형성 유니트(도시하지 않음)→가열 유니트(CHP3)→주변 노광 장치(WEE)→선반 유니트 (U7)의 제 2의 전달 스테이지 (TRS8)의 순서로 반송되고 레지스트막의 상층에 제 2의 반사 방지막이 형성된다. 이어서 제 2의 전달 스테이지 (TRS8)의 웨이퍼 (W)는 인터페이스 아암 (B)에 의해 노광 장치 (S4)에 반송되고 여기서 소정의 노광 처리를 한다.
노광 처리 후의 웨이퍼 (W)는 인터페이스 아암 (B)에 의해 DEV층 (B1,DEV층 B2)에 웨이퍼 (W)를 전달하기 위해서 선반 유니트 (U7)의 제 2의 전달 스테이지 TRS6 (TRS7)에 반송되어 이 스테이지 TRS6 (TRS7) 상의 웨이퍼 (W)는 DEV층 (B1,DEV층 B2)의 메인 아암 A1·메인 아암 A2)에 수취되고 해당 DEV층 (B1,DEV층 B2)에서 먼저 가열 유니트(PEB1·PEB2)→냉각 유니트(COL1·COL2)→현상 유니트(도시하지 않음)→가열 유니트(POST1·POST2)의 순서로 반송되어 소정의 현상 처리를 한다. 이렇게 해 현상 처리를 한 웨이퍼 (W)는 트랜스퍼 아암 (C)에 웨이퍼 (W)를 전달하기 위해서 선반 유니트 (U6)의 제 1의 전달 스테이지 (TRS1,TRS2)에 반송되어 트랜스퍼 아암 (C)에 의해 캐리어 블럭 (S1)에 재치되고 있는 원래의 캐리어 (20)에 되돌려진다.
이어서 이 레지스트 패턴 형성 장치 (100)에 있어서의 반송 제어에 대해서 설명한다. 도 1에 나타나는 바와 같이 이 레지스트 패턴 형성 장치 (100)이 구비하는 반송 아암(기판 반송 수단) 즉 예를 들면 제 1의 전달 아암 (D1); 제 2의 전달 아암 (D2); 메인 아암 (A4) ; 트랜스퍼 아암 (C); 인터페이스 아암 (B)등의 동작은 컴퓨터로부터 되는 제어부 (6,제어 수단)에 의해 제어되도록 구성되어 있다.
제어부 (6)에 있어서는 도 6의 블럭도에 나타나는 바와 같이 그 기억 수단 (6A)안에 예를 들면 반송 스케줄 메인 프로그램 (61)과 고정 할당 정보 (62)가 기록되어 있다. 여기서 반송 스케줄 메인 프로그램 (61)이라는 것은 레지스트 패턴 형성 장치 (100)이 구비하는 반송 아암의 제어를 실시해 웨이퍼 반송을 실시시키기 위한 프로그램으로서 어떠한 처리의 차례로 반송을 실시할지는 외부로부터 입력되는 반송 레시피에 의해 결정된다.
또한 이 반송 스케줄 메인 프로그램 (61)은 반송원과 반송처의 모듈 할당 방법의 기본 모드로서 플렉시블 모드를 채용한다. 플렉시블 모드라는 것은 연속하는 처리 공정에 있어서 각각의 공정 처리를 실시하는 모듈을 복수 구비하는 경우에 반송원의 모듈에서의 처리가 종료한 웨이퍼 (W)를 반송처에 있어서의 빈 모듈에 우선적으로 반송하는 반송 모드이다. 즉 이 모드에 반송 대기 시간이 축소되기 때문에 웨이퍼의 처리 매수나 대량이 아닌 경우에는 수율 향상을 기대 할 수 있다.
또 고정 할당 정보 (62)는 외부로부터 입력되는 상기 반송 레시피 정보와 각 모듈의 배치 정보로부터 작성되는 정보로서 반송원의 모듈에 대응하는 반송처의 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 정보이다.
구체적으로는 도포 모듈로부터 가열 모듈로의 반송에 있어서 도포 모듈이나 3대 가열 모듈이 6대라고 하면 상기의 고정 할당 정보 (62) 중에서 미리 각 도포 모듈에 대해서 예를 들면 2대의 가열 모듈이 고정적으로 할당할 수 있다. 할당의 조건으로서는 바람직하게는 반송 거리가 보다 짧아지는 대응부로 할당이 된다. 이 결과 각 도포 모듈로부터는 할당된 2대의 가열 모듈 가운데 어느 쪽인가에 웨이퍼 (W)가 반송되게 된다.
또한 이 예에서는 1대의 도포 모듈에 대해서 2대의 가열 모듈을 할당할 수 있지만 반송원과 반송처의 각각의 모듈수에 따라 각각 대응하는 모듈수의 비율이 결정된다.
또 이 고정 할당 정보 (62)는 반송 스케줄이 고정 할당 모드로 되었을 때에 사용된다. 즉 고정 할당 모드라는 것은 각 웨이퍼 (W)에 대해서 하나 또는 복수의 반송원 모듈에 대응하는 하나 또는 복수의 반송처 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 반송 모드이다.
이 고정 할당 모드의 실행 시에는 예를 들면 외부로부터 모드 변경 명령이 제어부 (6)에 입력되는 것으로 고정 할당 정보 (62)나 반송 스케줄 메인 프로그램 (61)과 링크 해 플렉시블 모드로 바꾸어 실행된다.
여기서 한층 더 구체적인 반송원과 반송처의 모듈 할당예에 대해서 설명한다. 본 실시의 형태에 있어서 COT층 (B4)에서는 도포 유니트 (31)은 예를 들면 3대의 도포 모듈을 갖고 선반 유니트 (U1~U5)는 6대의 가열 유니트(가열 모듈, CHP4)를 가지고 있다. 그리고 도포 유니트 (31)의 몇개의 모듈에서의 도포 처리가 실시된 웨이퍼 (W)는 메인 아암 (A4)에 의해 몇개의 가열 유니트 (CHP4)의 모듈에 반송된다. 그 경우의 반송원과 반송처의 모듈 할당을 예로 도 7 내지 도 9에 근거해 설명한다. 도 7은 반송 모드의 선택 동작을 나타내는 플로우도; 도 8은 플렉서블 모드에서의 반송원과 반송처의 모듈 할당예; 도 9는 고정 할당 모드에서의 반송원과 반송처의 모듈 할당예이다.
또한 여기서 도포 유니트 (31)은 도 8 도 9에 나타나는 바와 같이 3대의 도포 처리 모듈 (SP1~SP3)을 탑재하는 것으로 하고 가열 유니트 (CHP4)는 6대의 가열 처리 모듈 (CHP4A~CHP4F)를 탑재하는 것으로 한다. 또 처리하는 웨이퍼 매수는 21매로서 도 8, 도 9에 있어서 웨이퍼 (W)에는 편의상 도포 유니트 (31)에 반송된 순서로 번호를 교부하고 있다.
먼저 제어부 (6)은 각 웨이퍼 (W)에 대한 처리 공정의 차례 등을 결정되어진 반송 레시피 정보를 독입하고(도 7의 스텝 S1) 또한 모듈 배치 정보를 독입한다(도 7의 스텝 S2). 모듈 배치 정보라는 것은 각 모듈이 어느 위치에 설치되고 있는지를 나타낸 정보로서 이 예에서는 도포 유니트 (31)의 도포 모듈 (SP1~SP3)의 각각의 배치 정보 및 가열 유니트 (CHP4A~CHP4F)의 각각의 배치 정보이다.
그리고 제어부 (6)은 스텝 (S1, S2)로 독입한 정보에 근거해 고정 할당 정보 (62)를 작성한다(도 7의 스텝 S3). 이 고정 할당 정보 (62)라는 것은 상기 한 바와 같이 반송원의 도포 모듈 (SP1~SP3)과 반송처의 가열 유니트(가열 모듈, CHP4A~CHP4F)와의 대응을 미리 고정적으로 할당한 정보이다.
그 다음에 제어부 (6)은 스텝 S1로 독입한 반송 레시피에 근거해 반송 스케줄 메인 프로그램 (61)을 실행해 기본 모드인 플렉서블 모드에 의해 웨이퍼 (W)의 반송을 개시시킨다(도 7의 스텝 S4). 이 플렉시블 모드가 실행된 경우에는 예를 들면 도 8에 나타나는 바와 같이 도포 유니트 (31)의 모듈 (SP1~SP3) 에 있어서 도포 처리가 실시된 순서에 열처리 유니트 (CHP4)에의 웨이퍼 (W)의 반송을 하지만 그 때 (CHP4A~CHP4F)중 가동하고 있지 않는 모듈로서 보다 반송을 위한 이동 경로가 짧은 모듈에 우선적으로 반송을 한다.
그리고 반송 스케줄 메인 프로그램 (61)의 실행중에 있어서 반송 스케줄의 모드 변경 명령이 입력되면(도 7의 스텝 S5) 프로그램은 반송 스케줄을 플렉서블 모드로부터 고정 할당 모드로 새로 바꾸어 기판 반송을 계속해 실행시킨다(도 7의 스텝 S6). 이 고정 할당 모드가 상기의 고정 할당 정보 (62)에 근거해 실행된 경우에는 예를 들면 도 9에 나타나는 바와 같이 SP1로 처리된 웨이퍼 (W)는 CHP (4A) 또는 CHP (4B)에 ; SP2로 처리된 웨이퍼는 CHP (4C) 또는 CHP (4D)에 ; SP3으로 처리된 웨이퍼는 CHP (4E) 또는 CHP (4F)에 반드시 반송을 한다.
한편 스텝 S5에 있어서 모드 변경 명령이 입력되지 않고 모든 웨이퍼 반송이 종료하면(도 7의 스텝 S7) 반송 작업을 종료시킨다.
또한 상기 스텝 S5에 있어서의 반송 스케줄의 모드 변경 명령은 예를 들면 도포 처리가 원인이 되는 웨이퍼상의 불량(막두께 이상 등)이 검출된 경우 그 사상을 트리거로서 입력된다. 이것은 그 이상의 원인을 가지는 도포 모듈을 용이하게 특정하기 위함이다. 즉 플렉서블 모드에서는 가열 처리된 웨이퍼 (W)가 (SP1~SP3)의 어느 도포 모듈로부터 반송되었는지 특정하는 것이 곤란하지만 고정 할당 모드로 전환하는 것에 의해 웨이퍼 (W)의 반송 경로가 고정되기 때문에 불량품 발생의 원인이 된 도포 모듈을 용이하게 특정할 수가 있다.
또 스텝 S7에 있어서 모든 웨이퍼 반송이 종료하지 않는 동안은 다시 모드 변경 명령을 입력해 플렉서블 모드로 되돌리는 것도 가능하다. 즉 고정 할당 모드에 의해 이상을 가지는 도포 모듈을 특정할 수 있으면 그 모듈만 이동 정지로 하고 그 이외의 도포 모듈을 사용함으로써 플렉서블 모드로 처리를 계속할 수가 있다.
또 플렉서블 모드에 있어서 처리하는 기판의 수가 대량인 경우에는 기판에 따라서는 반송 경로가 길어지고 반대로 수율이 저하할 우려가 있지만 고정 할당 모드로 새로 바꾸는 것으로 각 기판의 반송 경로를 짧은 경로에서 고정할 수가 있어 수율 저하를 억제할 수가 있다.
이상과 같이 본 실시의 형태에 의하면 빈 모듈로서 반송 경로가 짧은 모듈에 우선적으로 반송하는 플렉시블 모드와 반송원의 모듈에 대응하는 반송처의 모듈을 미리 고정적으로 할당한 고정 할당 모드를 절환 가능하게 구성함으로써 모듈에 이 상이 생겼을 때에는 고정 할당 모드에 의해 그 모듈을 용이하게 특정할 수 있어 한층 더 플렉서블 모드로 새로 바꾸어 처리를 계속할 수가 있다.
또 플렉서블 모드에 있어서 처리하는 웨이퍼의 수가 대량인 경우에는 고정 할당 모드로 새로 바꾸는 것으로 반송 경로를 짧은 경로로 고정하고 수율 저하를 억제할 수가 있다.
또한 상기 실시의 형태에 있어서는 기본 모드를 플렉시블 모드로서 설명했지만 기본 모드를 고정 할당 모드로 해도 좋다.
또 상기 실시의 형태에서는 도포 모듈 (31)과 가열 유니트 (CHP4)의 사이의 반송 스케줄을 예로 설명했지만 본 발명의 기판 처리 방법은 그 예에 한정하지 않고 그 외의 처리 모듈간의 반송 스케줄에도 적용할 수가 있다.
또 상기 실시의 형태에 있어서는 피처리 기판으로서 반도체 웨이퍼를 예로 했지만 본 발명에 있어서의 기판은 반도체 웨이퍼에 한정하지 않고 LCD 기판; CD기판; 유리 기판 ;포토마스크 ;프린트 기판 등도 가능하다.
본 발명은 반도체 웨이퍼 등의 기판을 처리하는 레지스트 패턴 형성 장치등에 적용할 수 있어 반도체 제조업계 전자 디바이스 제조업계등에 있어서 매우 적합하게 이용할 수가 있다.

Claims (8)

  1. 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템으로서,
    반송원의 모듈로부터 반송처의 모듈에 상기 기판을 반송하는 기판 반송 수단과,
    반송원과 반송처의 모듈 할당 방법을 결정한 적어도 2개의 반송 모드의 어느 쪽에 근거를 두어 상기 기판 반송 수단을 제어하는 제어 수단을 구비하고,
    상기 제어 수단은 상기 기판의 처리 공정중에 있어서 상기 반송 모드의 변경 명령을 수취하면 실행중의 반송 모드로부터 다른 반송 모드로 절환하고 절환한 반송 모드에 근거해 상기 기판 반송 수단에 기판을 반송시키는 것을 특징으로 하는 기판 처리 시스템.
  2. 청구항 1에 있어서,
    적어도 상기 반송 모드의 하나는 1개 또는 복수의 반송원의 모듈에 대응하는 하나 또는 복수의 반송처의 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 모드인 것을 특징으로 하는 기판 처리 시스템.
  3. 청구항 2에 있어서,
    상기 반송처의 모듈이 할당될 때의 상기 소정의 조건의 하나는 반송원의 모듈로부터의 반송 거리가 보다 짧은 모듈인 것을 특징으로 하는 기판 처리 시스템.
  4. 청구항 1 또는 2에 있어서,
    적어도 상기 반송 모드의 하나는 비어 있는 반송처의 모듈로부터 우선적으로 반송하도록 할당하는 모드인 것을 특징으로 하는 기판 처리 시스템.
  5. 복수의 기판에 대해 복수의 공정에 걸쳐 매엽식으로 처리를 실시함과 동시에 연속하는 처리 공정에 있어서, 각각의 처리를 실시하는 모듈을 복수 구비하는 기판 처리 시스템에 있어서 실행되는 기판 처리 방법으로서,
    반송원과 반송처의 모듈 할당 방법을 결정한 적어도 2개의 반송 모드의 어느 쪽인가에 근거를 두어 상기 기판을 반송하는 스텝과,
    상기 기판의 처리 공정중에 있어서 상기 반송 모드의 변경 명령을 수취하면 실행중의 반송 모드로부터 다른 반송 모드로 절환하고 절환한 반송 모드에 근거해 기판을 반송시키는 스텝을 실행하는 것을 특징으로 하는 기판 처리 방법.
  6. 청구항 5에 있어서,
    적어도 상기 반송 모드의 하나는 각 기판에 대해서 하나 또는 복수의 반송원의 모듈에 대응하는 하나 또는 복수의 반송처의 모듈이 소정의 조건 아래에 미리 고정적으로 할당된 모드인 것을 특징으로 하는 기판 처리 방법.
  7. 청구항 6에 있어서,
    상기 반송처의 모듈이 할당될 때의 상기 소정의 조건의 하나는 반송원의 모듈로부터의 반송 거리가 보다 짧은 모듈인 것을 특징으로 하는 기판 처리 방법.
  8. 청구항 6에 있어서,
    적어도 상기 반송 모드의 하나는 비어 있는 반송처의 모듈로부터 우선적으로 반송하도록 할당하는 모드인 것을 특징으로 하는 기판 처리 방법.
KR1020060050415A 2005-06-07 2006-06-05 기판처리시스템 및 기판처리방법 KR101092065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005166939A JP4716362B2 (ja) 2005-06-07 2005-06-07 基板処理システム及び基板処理方法
JPJP-P-2005-00166939 2005-06-07

Publications (2)

Publication Number Publication Date
KR20060127795A true KR20060127795A (ko) 2006-12-13
KR101092065B1 KR101092065B1 (ko) 2011-12-12

Family

ID=37494719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050415A KR101092065B1 (ko) 2005-06-07 2006-06-05 기판처리시스템 및 기판처리방법

Country Status (5)

Country Link
US (2) US7645713B2 (ko)
JP (1) JP4716362B2 (ko)
KR (1) KR101092065B1 (ko)
CN (1) CN1877451B (ko)
TW (1) TWI305943B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999415B2 (ja) * 2006-09-29 2012-08-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法並びに基板処理装置の用力供給装置及び基板処理装置の用力供給方法
TW200919117A (en) * 2007-08-28 2009-05-01 Tokyo Electron Ltd Coating-developing apparatus, coating-developing method and storage medium
JP5458633B2 (ja) * 2008-06-20 2014-04-02 株式会社Ihi 処理設備及び搬送制御方法
JP4954162B2 (ja) * 2008-08-29 2012-06-13 東京エレクトロン株式会社 処理システム
JP5469015B2 (ja) * 2009-09-30 2014-04-09 東京エレクトロン株式会社 基板処理装置および基板搬送方法
JP5713081B2 (ja) * 2010-07-09 2015-05-07 東京エレクトロン株式会社 塗布、現像装置
JP2012080077A (ja) * 2010-09-06 2012-04-19 Tokyo Electron Ltd 基板処理装置及び基板処理方法
JP5566265B2 (ja) * 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
US9196551B2 (en) * 2011-08-26 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Automatically adjusting baking process for low-k dielectric material
JP5459279B2 (ja) * 2011-09-02 2014-04-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP6105982B2 (ja) * 2012-09-21 2017-03-29 株式会社Screenホールディングス スケジュール作成装置、基板処理装置、スケジュール作成プログラム、スケジュール作成方法、および基板処理方法
JP6003859B2 (ja) * 2013-09-18 2016-10-05 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP6447747B2 (ja) * 2015-12-08 2019-01-09 村田機械株式会社 搬送システム
JP7302358B2 (ja) * 2019-01-28 2023-07-04 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112487A (ja) * 1996-10-07 1998-04-28 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2001093791A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法
JP2002110496A (ja) * 2000-09-27 2002-04-12 Hitachi Kokusai Electric Inc 半導体製造装置
JP3862596B2 (ja) * 2002-05-01 2006-12-27 東京エレクトロン株式会社 基板処理方法
JP4342147B2 (ja) * 2002-05-01 2009-10-14 大日本スクリーン製造株式会社 基板処理装置
JP4087328B2 (ja) 2002-11-28 2008-05-21 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法
JP4302575B2 (ja) * 2003-05-30 2009-07-29 東京エレクトロン株式会社 基板搬送装置および真空処理装置
JP4202220B2 (ja) * 2003-09-22 2008-12-24 大日本スクリーン製造株式会社 検査装置、基板処理装置および基板処理方法

Also Published As

Publication number Publication date
CN1877451B (zh) 2011-05-25
US7880859B2 (en) 2011-02-01
KR101092065B1 (ko) 2011-12-12
US20100063623A1 (en) 2010-03-11
US20060276046A1 (en) 2006-12-07
JP2006344658A (ja) 2006-12-21
CN1877451A (zh) 2006-12-13
TWI305943B (en) 2009-02-01
TW200711027A (en) 2007-03-16
US7645713B2 (en) 2010-01-12
JP4716362B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101092065B1 (ko) 기판처리시스템 및 기판처리방법
JP4908304B2 (ja) 基板の処理方法、基板の処理システム及びコンピュータ読み取り可能な記憶媒体
KR101117872B1 (ko) 도포·현상 장치 및 도포·현상 방법
KR100762522B1 (ko) 도포, 현상 장치 및 그 방법
US7549811B2 (en) Substrate treating apparatus
JP4887329B2 (ja) 基板処理システム
JP2009010287A (ja) 基板の処理システム
JP5065167B2 (ja) 基板の処理方法及び基板の処理システム
KR101018512B1 (ko) 기판의 회수 방법 및 기판 처리 장치
JP4444154B2 (ja) 基板処理装置
JP2002217267A (ja) 基板処理装置
KR101054196B1 (ko) 도포 처리 방법 및 도포 처리 장치와, 컴퓨터 판독 가능한 기록 매체
JP2009021275A (ja) 基板処理装置
JP6058999B2 (ja) 基板処理装置および基板処理方法
TWI682432B (zh) 基板處理裝置及基板處理方法
JPH11251399A (ja) 基板処理装置
JP2013118303A (ja) 基板処理装置および基板処理方法
JP5270289B2 (ja) 基板処理装置
JP4127391B2 (ja) 処理ユニット収納棚および基板処理装置
JP2002217266A (ja) 基板処理装置
JP2005286304A (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体
JP2006032718A (ja) 露光装置、基板処理装置、リソグラフィシステム及びデバイス製造方法
JP2017063222A (ja) 基板処理装置および基板処理方法
JP2005093851A (ja) 熱処理ユニット収納棚およびそれを備えた基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8