Nothing Special   »   [go: up one dir, main page]

KR102521879B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102521879B1
KR102521879B1 KR1020180042854A KR20180042854A KR102521879B1 KR 102521879 B1 KR102521879 B1 KR 102521879B1 KR 1020180042854 A KR1020180042854 A KR 1020180042854A KR 20180042854 A KR20180042854 A KR 20180042854A KR 102521879 B1 KR102521879 B1 KR 102521879B1
Authority
KR
South Korea
Prior art keywords
layer
disposed
electrode
insulating layer
type
Prior art date
Application number
KR1020180042854A
Other languages
English (en)
Other versions
KR20190119698A (ko
Inventor
이현범
배준우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180042854A priority Critical patent/KR102521879B1/ko
Priority to US16/378,583 priority patent/US10840312B2/en
Publication of KR20190119698A publication Critical patent/KR20190119698A/ko
Application granted granted Critical
Publication of KR102521879B1 publication Critical patent/KR102521879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

상기 표시패널은 발광소자 및 화소정의막을 포함한다. 발광소자는 베이스 면에 접촉하는 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함한다. 화소정의막은 상기 제1 전극을 노출시키는 개구부가 정의된 제1 부분 및 상기 제1 부분 상에 배치되고 상기 제1 부분에 부분적으로 중첩하는 제2 부분을 포함한다. 입력감지유닛의 감지전극에는 화소정의막 상에 배치되고, 상기 제1 부분에 중첩하며, 상기 제2 부분에 대응하는 오픈영역이 정의된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 좀 더 구체적으로 입력감지유닛이 일체화된 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치패널을 구비한다.
표시장치의 신호들이 터치패널에 노이즈로 작용하여 터치감도가 감소되는 문제가 발생할 수 있다.
본 발명의 목적은 노이즈가 감소된 입력감지유닛 일체형 표시장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시장치는 표시패널 및 상기 표시패널 상에 직접 배치된 입력감지유닛을 포함한다. 상기 입력감지유닛은 감지전극 및 절연층을 포함한다.
상기 표시패널은, 베이스 면에 접촉하는 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 발광소자, 상기 제1 전극을 노출시키는 개구부가 정의된 제1 부분 및 상기 제1 부분 상에 배치되고 상기 제1 부분에 부분적으로 중첩하는 제2 부분을 포함하고, 상기 제2 전극 하측에 배치되고 상기 베이스 면에 접촉하는 화소정의막 및 상기 제2 전극 상에 배치된 복수 개의 박막들을 포함한다. 상기 감지전극은 상기 복수 개의 박막들 상에 배치되고, 상기 제1 부분에 중첩하며, 상기 제2 부분에 대응하는 오픈영역이 정의된다.
상기 절연층은 상기 감지전극을 커버할 수 있다. 상기 입력감지유닛은 상기 절연층 상에 배치되고, 상기 오픈영역에 중첩하며 상기 절연층을 관통하는 컨택홀을 통해 상기 감지전극에 연결된 브릿지 패턴을 더 포함할 수 있다.
상기 감지전극은 서로 교차하는 제1 감지전극과 제2 감지전극을 포함할 수 있다. 상기 제1 감지전극은 제1 센서부들, 상기 제1 센서부들을 연결하는 제1 연결부를 포함할 수 있다. 상기 제2 감지전극은 제2 센서부들, 상기 제2 센서부들을 연결하고 상기 제1 연결부와 절연 교차하는 제2 연결부를 포함할 수 있다. 상기 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에 배치된 제1 절연층을 포함할 수 있다.
상기 제1 연결부는 상기 제1 절연층 하측에 배치되고, 상기 제1 센서부들, 상기 제2 센서부들, 및 상기 제2 연결부는 상기 제1 절연층 상측에 배치될 수 있다.
상기 절연층은 상기 제1 절연층 상측에 배치되고, 상기 제1 센서부들, 상기 제2 센서부들, 및 상기 제2 연결부를 커버하는 제2 절연층을 더 포함할 수 있다.
상기 입력감지유닛은 상기 제2 절연층 상에 배치되고, 상기 오픈영역에 중첩하며 상기 제2 절연층을 관통하는 컨택홀을 통해 상기 제1 센서부들 또는 상기 제2 센서부들에 연결된 브릿지 패턴을 더 포함할 수 있다.
상기 제2 절연층의 두께는 상기 제2 부분의 두께와 실질적으로 동일할 수 있다.
상기 제1 부분의 두께와 상기 제2 부분의 두께는 실질적으로 동일할 수 있다.
평면 상에서 상기 제2 부분은 상기 감지전극과 비중첩할 수 있다.
평면상에서 상기 제2 부분의 일변의 길이 또는 직경은 약 10㎛ 내지 25㎛일 수 있다.
상기 제1 부분과 상기 제2 부분은 일체의 형상을 가질 수 있다.
상기 감지전극은 상기 제1 부분의 개구부에 대응하는 개구부가 정의된 메쉬 형상일 수 있다.
상기 입력감지유닛 상에 직접 배치되고, 상기 제1 부분의 개구부에 대응하는 개구부가 정의된 차광층을 포함하는 반사방지유닛을 더 포함할 수 있다.
상기 표시패널과 상기 입력감지유닛 사이에 배치되고, 상기 제1 부분의 개구부에 대응하는 개구부가 정의된 차광층을 포함하는 반사방지유닛을 더 포함할 수 있다.
상기 복수 개의 박막들은 상기 제2 전극에 접촉하는 제1 무기막, 상기 제1 무기막 상의 제2 무기막, 상기 제2 무기막 상의 유기막, 상기 유기막 상의 제3 무기막, 및 상기 제3 무기막 상의 제4 무기막을 포함할 수 있다. 상기 감지전극은 상기 제4 무기막에 접촉할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 베이스 면 상에 배치된 복수 개의 발광소자들, 상기 복수 개의 발광소자들의 제1 전극들을 노출시키는 복수 개의 개구부들이 정의된 제1 부분 및 상기 제1 부분에 인접하며 상기 제1 부분보다 큰 두께를 갖는 복수 개의 제2 부분들을 포함하고, 상기 베이스 면에 접촉하는 화소정의막 및 상기 복수 개의 발광소자들 상에 배치된 복수 개의 박막들을 포함할 수 있다.
상기 감지전극은 상기 복수 개의 박막들 상에 배치되고, 상기 제1 부분에 중첩하며, 상기 복수 개의 제2 부분들에 대응하는 복수 개의 오픈영역들이 정의될 수 있다.
상기 제1 전극들은 제1 면적을 갖는 제1 타입의 전극들, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 타입의 전극들, 및 상기 제2 면적보다 큰 제3 면적을 갖는 제3 타입의 전극들을 포함할 수 있다.
상기 복수 개의 개구부들은 상기 제1 타입의 전극들에 대응하는 제1 타입의 개구부들, 상기 제2 타입의 전극들에 대응하는 제2 타입의 개구부들, 및 상기 제3 타입의 전극들에 대응하는 제3 타입의 개구부들을 포함할 수 있다.
상기 복수 개의 제2 부분들 각각은 평면 상에서 2개의 상기 제1 타입의 개구부들과 1개의 상기 제2 타입의 개구부, 및 1개의 상기 제3 타입의 개구부에 의해 에워싸일 수 있다.
상기 감지전극은 상기 제1 타입의 개구부들에 대응하는 제1 개구부들, 상기 제2 타입의 개구부들에 대응하는 제2 개구부들, 및 상기 제3 타입의 개구부들에 대응하는 제3 개구부들이 정의된 메쉬형상을 가질 수 있다.
상기 절연층은 상기 감지전극을 커버하며, 상기 입력감지유닛은 상기 절연층 상에 배치되고, 상기 복수 개의 오픈영역들에 중첩하며 상기 절연층을 관통하는 컨택홀들을 통해 상기 감지전극에 연결된 브릿지 패턴들을 더 포함할 수 있다.
상기 감지전극과 상기 브릿지 패턴들 각각은 메쉬선을 포함하고, 상기 감지전극의 상기 메쉬선과 상기 브릿지 패턴들의 상기 메쉬선은 실질적으로 동일한 선폭을 가질 수 있다.
상기 제2 부분과 상기 제1 부분의 두께 차이는 상기 절연층의 두께와 실질적으로 동일할 수 있다.
상술한 바에 따르면, 화소정의막의 형상에 의해 제2 전극과 감지전극 사이의 간격이 불균일해질 수 있다. 제2 전극에 대해 상대적으로 가까운 감지전극의 일부 영역을 제거한다. 화소정의막의 제2 부분에 대응하도록 감지전극의 오픈영역이 정의된다. 감지전극의 오픈영역은 감지전극에 영향을 주는 제2 전극에 의한 노이즈를 감소시킬 수 있다.
입력감지유닛은 감지전극의 오픈영역에 대응하는 브릿지 패턴을 더 포함할 수 있다. 브릿지 패턴은 감지전극에 영향을 주는 제2 전극에 의한 노이즈를 증가시키지 않고, 외부입력의 센싱 감도를 향상시킬 수 있다.
표시장치는 차광층을 더 포함할 수 있다. 차광층은 외부광의 반사율을 감소시킨다. 또한 반사 광의 컬러가 좁게 분포되어 반사 광의 색감 특성이 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3a은 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 3b 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 3c는 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 3d 및 도 3e은 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 제조방법의 일 단계에 대응하는 표시패널의 평면도이다.
도 4b는 도 4a에 도시된 표시패널의 확대된 평면도이다.
도 4c는 본 발명의 일 실시예에 따른 표시패널의 제조방법의 일 단계에 대응하는 표시패널의 단면도이다.
도 5a 내지 5d는 본 발명의 일 실시예에 따른 박막 봉지층의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 6c는 본 발명의 일 실시예에 따른 입력감지유닛의 제1 도전층의 평면도이다.
도 6d는 본 발명의 일 실시예에 따른 입력감지유닛의 제2 도전층의 평면도이다.
도 6e 및 도 6f는 본 발명의 일 실시예에 따른 입력감지유닛의 부분 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 입력감지유닛의 확대된 평면도이다.
도 7b는 도 7a의 일부분을 확대한 평면도이다.
도 7c는 본 발명의 일 실시예에 따른 표시장치의 확대된 단면도이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시장치의 확대된 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 9b는 본 발명의 일 실시예에 따른 입력감지유닛의 일부분을 확대한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 입력감지유닛의 단면도이다.
도 10b 및 도 10c는 본 발명의 일 실시예에 따른 입력감지유닛의 부분 단면도이다.
도 11a는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 11b는 도 11a의 일부분을 확대한 평면도이다.
도 11c는 본 발명의 일 실시예에 따른 입력감지유닛의 일부분을 확대한 평면도이다.
도 12a는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 12b는 본 발명의 일 실시예에 따른 입력감지유닛의 평면도이다.
도 12c는 도 12b의 일부분을 확대한 평면도이다.
도 12d는 본 발명의 일 실시예에 따른 입력감지유닛의 일부분을 확대한 평면도이다.
도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 15는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.
이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치(DD)일 수 있다. 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
도 1에 도시된 것과 같이, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
도 2a 내지 2d는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2a 내지 2d는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 2d는 표시장치(DD)를 구성하는 표시패널과 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛을 포함할 수 있다. 표시패널, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 2d에는 접착부재로써 광학 투명 접착부재(OCA)가 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지유닛 및 윈도우유닛은 다른 구성으로 대체되거나 생략될 수 있다.
도 2a 내지 도 2d에 있어서, 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지유닛, 반사방지유닛, 및 윈도우유닛 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
입력감지유닛, 반사방지유닛, 윈도우유닛은 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
도 2a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시패널(DP) 상에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재이 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
표시패널(DP)과 표시패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
표시패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2d의 표시장치들(DD) 역시 보호부재를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스 필름(WP-BS) 및 베젤 패턴(WP-BZ)을 포함한다. 베이스 필름(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스 필름(WP-BS)은 단층으로 제한되지 않는다. 베이스 필름(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
베젤 패턴(WP-BZ)은 베이스 필름(WP-BS)에 부분적으로 중첩한다. 베젤 패턴(WP-BZ)은 베이스 필름(WP-BS)의 배면에 배치되어 표시장치(DD)의 베젤영역 즉, 비표시영역(DD-NDA, 도 1 참조)을 정의할 수 있다.
베젤 패턴(WP-BZ)은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다. 베젤 패턴(WP-BZ)은 다층의 유기막을 포함할 수 있다. 일부 유기막에는 소정의 무늬가 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스 필름(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 2b 내지 도 2d에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스 필름(WP-BS) 및 베젤 패턴(WP-BZ)의 구분없이 간략히 도시되었다.
도 2b에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 표시장치(DD)로부터 접착부재들이 생략되고, 표시패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성될 수 있다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다. 본 발명의 일 실시예에서 반사방지층(RPL)과 윈도우층(WL) 중 어느 하나는 패널 타입으로 변경될 수 있다.
도 2c 및 도 2d에 도시된 것과 같이, 표시장치(DD)는 2종의 반사방지유닛들을 포함할 수 있다. 도 2c에 도시된 것과 같이, 입력감지층(ISL) 상에 반사방지층(RPL)이 직접 배치될 수 있다. 도 2d에 도시된 것과 같이, 표시패널(DP) 상에 반사방지층(RPL)이 직접 배치되고, 반사방지층(RPL) 상에 입력감지층(ISL)이 직접 배치될 수 있다.
반사방지층(RPL)과 반사방지패널(RPP) 및 입력감지층(ISL)과 반사방지패널(RPP)은 광학 투명 접착부재(OCA)에 의해 결합될 수 있다. 여기서, 반사방지패널(RPP)은 편광필름을 포함하고, 반사방지층(RPL)은 적어도 차광패턴들을 포함할 수 있다.
도 2a 내지 도 2d에 있어서, 입력감지유닛은 표시패널(DP)에 전체적으로 중첩하는 것으로 도시하였으나, 이에 제한되지 않는다. 입력감지유닛은 표시영역(DD-DA)에만 중첩할 수 도 있다. 본 발명의 일 실시예에 있어서, 입력감지유닛은 표시영역(DD-DA)의 일부분에만 중첩하거나, 비표시영역(DD-NDA)에만 중첩할 수도 있다.
입력감지유닛은 사용자의 터치를 감지하는 터치감지패널이거나, 사용자 손가락의 지문 정보를 감지하는 지문감지패널일 수 있다. 이하에서 설명되는 감지전극들의 피치, 감지전극들의 너비들은 입력감지유닛의 용도에 따라 변경될 수 있다. 터치감지패널의 감지전극들은 수 mm 내지 수십 mm의 너비를 갖고, 지문감지패널의 감지전극들은 수십 um 내지 수백 um의 너비를 가질 수 있다.
도 2a 내지 도 2d를 참조하여 도시된 표시장치(DD)에 따르면, 입력감지층(ISL)은 패널 타입의 입력감지유닛 대비 표시패널(DP)과의 간격이 좁다. 따라서, 표시패널(DP)에 의해 발생한 노이즈에 의해 입력감지층(ISL)의 센싱감도가 큰 영향을 받을 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 3c는 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 3d 및 도 3e는 본 발명의 일 실시예에 따른 표시패널(DP)의 확대된 단면도이다. 이하에서 설명되는 표시패널(DP)은 도 2a 내지 도 2d를 참조하여 설명한 표시장치(DD)에 모두 적용될 수 있다.
도 3a에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 절연층(TFL, 이하 상부 절연층으로 정의됨)을 포함한다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 표시패널(DP)의 제조시에 이용되는 작업기판 상에 합성수지층을 형성한다. 이후 합성수지층 상에 도전층 및 절연층 등을 형성한다. 작업기판이 제거되면 합성수지층은 베이스층(BL)에 대응한다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로 소자층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막 및/또는 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
표시 소자층(DP-OLED)은 발광소자를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.
상부 절연층(TFL)은 후술하는 것과 같이 회로 소자층(DP-CL)을 밀봉하는 박막 봉지층을 포함할 수 있다. 상부 절연층(TFL)은 캡핑층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
도 3b에 도시된 것과 같이, 표시패널(DP)은 평면상에서 표시영역(DP-DA)과 비표시영역(DP-NDA)을 포함한다. 본 실시예에서 비표시영역(DP-NDA)은 표시영역(DP-DA)의 테두리를 따라 정의될 수 있다. 표시패널(DP)의 표시영역(DP-DA) 및 비표시영역(DP-NDA)은 도 1 내지 2d에 도시된 표시장치(DD)의 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 각각 대응한다.
표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다. 화소들(PX)은 표시영역(DP-DA)에 배치된다. 화소들(PX) 각각은 발광소자와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 및 화소 구동회로는 도 3a에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 미도시된 회로기판과 연결될 수 있다. 회로기판에 실장된 집적 칩 형태의 타이밍 제어회로와 연결될 수 있다. 본 발명의 일 실시예에서 이러한 집적 칩은 비표시영역(DP-NDA)에 배치되어 신호라인들(SGL)과 연결될 수도 있다.
도 3c에는 어느 하나의 주사 라인(GL), 어느 하나의 데이터 라인(DL), 전원 라인(PL), 및 이들에 연결된 화소(PX)를 도시하였다. 화소(PX)의 구성은 도 3c에 제한되지 않고 변형되어 실시될 수 있다.
유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 화소 구동회로로써 제1 트랜지스터(T1, 또는 스위칭 트랜지스터), 제2 트랜지스터(T2, 또는 구동 트랜지스터), 및 커패시터(Cst)를 포함한다. 제1 전원 전압(ELVDD)은 제2 트랜지스터(T2)에 제공되고, 제2 전원 전압(ELVSS)은 유기발광 다이오드(OLED)에 제공된다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD) 보다 낮은 전압일 수 있다.
제1 트랜지스터(T1)는 주사 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(Cst)는 제1 트랜지스터(T1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. 제2 트랜지스터(T2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(T2)는 커패시터(Cst)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다.
등가회로는 하나의 일 실시예에 불과하며 이에 제하되지 않는다. 화소(PX)는 복수 개의 트랜지스터들을 더 포함할 수 있고, 더 많은 캐수의 커패시터들을 포함할 수 있다. 유기발광 다이오드(OLED)는 전원 라인(PL)과 제2 트랜지스터(T2) 사이에 접속될 수도 있다.
도 3d 및 도 3e는 도 3c에 도시된 등가회로에 대응하는 표시패널(DP)의 부분 단면을 도시하였다. 이하, 도 3d를 중심으로 설명한다.
베이스층(BL) 상에 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)이 순차적으로 배치된다. 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 포함하고, 유기막인 중간 유기막(30)을 포함할 수 있다. 무기막 및 유기막의 재료는 특별히 제한되지 않고, 본 발명의 일 실시예에서 버퍼막(BFL)은 선택적으로 배치/생략될 수 있다.
버퍼막(BFL) 상에 제1 트랜지스터(T1)의 반도체 패턴(OSP1: 이하 제1 반도체 패턴), 제2 트랜지스터(T2)의 반도체 패턴(OSP2: 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 선택될 수 있다.
제1 반도체 패턴(OSP1) 및 제2 반도체 패턴(OSP2) 상에 제1 중간 무기막(10)이 배치된다. 제1 중간 무기막(10) 상에는 제1 트랜지스터(T1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(T2)의 제어전극(GE2: 이하, 제2 제어전극)이 배치된다. 제1 제어전극(GE1) 및 제2 제어전극(GE2)은 주사 라인들(GL, 도 3b 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다.
제1 중간 무기막(10) 상에는 제1 제어전극(GE1) 및 제2 제어전극(GE2)을 커버하는 제2 중간 무기막(20)이 배치된다. 제2 중간 무기막(20) 상에 제1 트랜지스터(T1)의 입력전극(DE1: 이하, 제1 입력전극) 및 출력전극(SE1: 제1 출력전극), 제2 트랜지스터(T2)의 입력전극(DE2: 이하, 제2 입력전극) 및 출력전극(SE2: 제2 출력전극)이 배치된다.
제1 입력전극(DE1)과 제1 출력전극(SE1)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(OSP1)에 각각 연결된다. 제2 입력전극(DE2)과 제2 출력전극(SE2)은 제1 중간 무기막(10) 및 제2 중간 무기막(20)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(OSP2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 중 일부는 바텀 게이트 구조로 변형되어 실시될 수 있다.
제2 중간 무기막(20) 상에 제1 입력전극(DE1), 제2 입력전극(DE2), 제1 출력전극(SE1), 및 제2 출력전극(SE2)을 커버하는 중간 유기막(30)이 배치된다. 중간 유기막은 평탄면을 제공할 수 있다.
중간 유기막(30) 상에는 표시 소자층(DP-OLED)이 배치된다. 표시 소자층(DP-OLED)은 화소 정의막(PDL) 및 유기발광 다이오드(OLED)를 포함할 수 있다. 중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 3d에 도시된 것과 같이, 화소 정의막(PDL)은 2개의 부분으로 구분되어 정의될 수 있다. 화소 정의막(PDL)은 제1 전극(AE)을 노출시키는 개구부(OP)가 정의된 제1 부분(PDL-1) 및 제1 부분(PDL-1) 상에 배치되고 제1 부분(PDL-1)에 부분적으로 중첩하는 제2 부분(PDL-2)을 포함할 수 있다. 즉, 제1 부분(PDL-1)과 제2 부분(PDL-2)은 제3 방향(DR3)에서 구분될 수 있다. 제1 부분(PDL-1)은 중간 유기막(30)에 접촉한다. 본 실시예에서 중간 유기막(30)은 화소 정의막(PDL) 및 제1 전극(AE)이 직접 배치되는 베이스 면을 제공할 수 있다.
도 3e에 도시된 것과 같이, 평면 상에서 화소 정의막(PDL)은 2개의 부분으로 구분되어 정의될 수도 있다. 도 3e는 제2 방향(DR2)을 기준으로 도시되었다. 화소 정의막(PDL)은 제1 전극(AE)을 노출시키는 개구부(OP)가 정의된 제1 부분(PDL-10) 및 제1 부분(PDL-10)에 인접하며 제1 부분(PDL-10)보다 큰 두께를 갖는 제2 부분(PDL-20)을 포함할 수 있다.
제1 부분(PDL-10)의 두께(TH1)는 제2 부분(PDL-20)의 두께(TH2)의 약 40% 내지 60%일 수 있다. 제2 부분(PDL-20)의 두께(TH2)는 제2 부분(PDL-20)의 중심영역에서 측정된다.
2개의 부분으로 구분되는 화소 정의막(PDL)은 하프톤 마스크를 이용하여 일부분을 제거함으로써 형성될 수 있다. 따라서, 2개의 부분은 일체의 형상을 갖는다. 본 발명의 일 실시예에서 화소 정의막(PDL)은 도 3d에서 설명된 제1 부분(PDL-1)에 해당하는 절연층을 형성한 후, 제2 부분(PDL-2)에 해당하는 스페이서를 인쇄하여 형성할 수도 있다. 이때, 2개의 부분은 계면을 갖는다.
도 3b를 참조하여 설명한 표시영역(DP-DA)은 도 3d에 도시된 것과 같이 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
본 발명의 일 실시예에서 발광영역(PXA)은 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나에 중첩할 수 있다. 개구부(OP)가 더 넓어지고, 제1 전극(AE), 및 후술하는 발광층(EML)도 더 넓어질 수 있다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 화소들(PX, 도 3b 참조)에 공통으로 형성될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX) 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 별도로 도시되지 않았으나, 전자 제어층(ECL)은 화소들(PX, 도 3b 참조)에 공통으로 형성될 수 있다. 자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 화소들(PX)에 공통적으로 배치된다.
제2 전극(CE) 상에 상부 절연층(TFL)이 배치된다. 상부 절연층(TFL)은 복수 개의 박막들을 포함할 수 있다. 본 실시예와 같이, 상부 절연층(TFL)은 복수 개의 박막들을 기능적으로 구분되는 박막 봉지층(TFE)과 캡핑층(CPL)을 포함할 수 있다.
본 실시예에서 박막 봉지층(TFE)은 도 3a 및 도 3b의 표시영역(DP-DA)에 전면적으로 중첩하게 배치된다. 박막 봉지층(TFE)은 표시영역(DP-DA)에 배치된 유기발광 다이오드(OLED)를 밀봉한다. 박막 봉지층(TFE)은 비표시영역(DP-NDA)에 미배치되거나 비표시영역(DP-NDA)의 일부 영역에만 배치될 수 있다. 박막 봉지층(TFE)의 상세 적층 구조는 후술한다.
캡핑층(CPL)은 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 배치될 수 있다. 캡핑층(CPL)은 박막 봉지층(TFE)을 밀봉한다. 박막 봉지층(TFE)이 표시영역(DP-DA)과 비표시영역(DP-NDA)에 전면적으로 배치될 때 캡핑층(CPL)은 생략될 수 있다.
본 발명의 일 실시예에서 유기발광 다이오드(OLED)는 발광층(EML)에서 생성된 광의 공진 거리를 제어하기 위한 공진 구조물을 더 포함할 수 있다. 공진 구조물은 제1 전극(AE)과 제2 전극(CE) 사이에 배치되며, 공진 구조물의 두께는 발광층(EML)에서 생성된 광의 파장에 따라 결정될 수 있다.
도 4a 본 발명의 일 실시예에 따른 표시패널(DP)의 제조방법의 일 단계에 대응하는 표시패널(DP)의 평면도이다. 도 4b는 도 4a에 도시된 표시패널(DP)의 확대된 평면도이다. 도 4c 본 발명의 일 실시예에 따른 표시패널(DP)의 제조방법의 일 단계에 대응하는 표시패널(DP)의 단면도이다. 이하, 도 4a 내지 도 4c를 참조하여 도 3d 및 도 3e에 설명한 화소 정의막(PDL)에 좀 더 상세히 설명한다.
도 4a에 도시된 것과 같이, 화소 정의막(PDL)은 표시영역(DP-DA)에 전면적으로 중첩하게 배치된다. 일 실시dP에 따르면, 중간 유기막(30) 상에 유기층을 형성한 후, 유기층을 포토리소그래피 공정을 통해 패터닝한다. 2개의 부분으로 구분되고 복수 개의 개구부를 갖는 화소 정의막(PDL)이 형성될 수 있다.
도 4b는 도 4a의 AA영역을 확대 도시하였다. 도 4b에 도시된 것과 같이, 화소 정의막(PDL)에는 3개 타입의 개구부들이 형성될 수 있다. 3개 타입의 개구부들은 면적에 따라 구분되는 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)를 포함할 수 있다. 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)의 면적은 대응하는 화소의 발광면적과 비례한다.
도 3b를 참조하여 설명한 복수개의 화소들(PX)은 그린광을 생성하는 그린화소, 레드광을 생성하는 레드화소, 블루광을 생성하는 블루화소를 포함할 수 있다. 본 실시예에서 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)는 그린화소, 레드화소, 블루화소에 각각 대응할 수 있다.
도 4b에 도시된 것과 같이, 제2 부분(PDL-2)은 평면상에서 2개의 제1 타입의 개구부(OP-G), 1개의 제2 타입의 개구부(OP-R), 및 1개의 제3 타입의 개구부(OP-B)에 의해 에워싸인 영역(이하, 스페이서 영역)에 배치될 수 있다. 화소 정의막(PDL)에는 복수 개의 스페이서 영역들이 정의될 수 있고, 일부의 스페이서 영역들에 제2 부분(PDL-2)이 배치될 수 있다.
제2 부분(PDL-2)은 다양한 형상을 가질 수 있다. 평면상 원형, 사각형상을 가질 수 있다. 제2 부분(PDL-2)의 한변의 길이 또는 직경의 길이는 약 10㎛ 내지 25㎛ 일수 있다. 이러한 면적의 제2 부분(PDL-2)은 후술하는 스페이서의 기능을 하기에 충분하다. 제2 부분(PDL-2)은 평면상에서 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)와 약 5㎛ 내지 약 10㎛ 이격될 수 있다.
도 4c에 도시된 것과 같이, 제2 부분(PDL-2)은 마스크(MSK)를 지지한다. 마스크(MSK)는 도 3d에 도시된 발광층(EML)을 증착하기 위해 사용된다. 실질적으로 마스크(MSK)는 제2 부분(PDL-2) 상에 배치된 정공 제어층(HCL)에 접촉된다. 발광층(EML)의 증착공정에서 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 대응하는 정공 제어층(HCL)의 활성영역들이 마스크(MSK)과 접촉하지 않도록 제2 부분(PDL-2)은 마스크(MSK)를 지지한다. 이는 제2 부분(PDL-2)의 스페이서 기능으로 정의될 수 있다.
도 4c에는 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 대응하는 제1 타입의 제1 전극(AE-G), 제2 타입의 제1 전극(AE-R), 및 제3 타입의 제1 전극(AE-B)이 도시되었다. 제1 타입의 제1 전극(AE-G)은 제1 면적을 갖고, 제2 타입의 제1 전극(AE-R)은 제1 면적보다 큰 제2 면적을 갖고, 제3 타입의 제1 전극(AE-B)은 제2 면적보다 큰 제3 면적을 갖는다. 제1 타입의 제1 전극(AE-G), 제2 타입의 제1 전극(AE-R), 및 제3 타입의 제1 전극(AE-B)의 면적은 해당하는 화소들의 발광면적을 결정할 수 있고, 해당하는 화소들의 발광면적은 제1 타입의 제1 전극(AE-G), 제2 타입의 제1 전극(AE-R), 및 제3 타입의 제1 전극(AE-B)의 면적에 비례할 수 있다.
도 5a 내지 5d는 본 발명의 일 실시예에 따른 박막 봉지층(TFE)의 단면도이다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 도 3a에 도시된 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴 계열 유기막을 포함할 수 있고, 특별히 제한되지 않는다.
도 5a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 제2 전극(CE, 도 3d 참조)에 접촉하는 첫번째 봉지 무기막(IOL1)을 포함하여 n개(여기서 n은 2 이상의 자연수)의 봉지 무기막(IOL1 내지 IOLn)을 포함할 수 있다.
박막 봉지층(TFE)은 n-1개의 봉지 유기막(OL1)을 포함하고, n-1개의 봉지 유기막(OL1)은 n개의 봉지 무기막들(IOL1 내지 IOLn)과 교번하게 배치될 수 있다. n-1 개의 봉지 유기막(OL1)은 평균적으로 n개의 봉지 무기막들(IOL1 내지 IOLn)보다 더 큰 두께를 가질 수 있다.
n개의 봉지 무기막들(IOL1 내지 IOLn) 각각은 1개의 물질을 포함하는 단층이거나, 각각이 다른 물질을 포함하는 복층을 가질 수 있다. n-1개의 봉지 유기막(OL1)은 유기 모노머들을 증착하여 형성될 수 있다. 예컨대, 유기 모노머들은 아크릴계 모노머를 포함할 수 있고, 특별히 제한되지 않는다.
본 발명의 일 실시예에서 박막 봉지층(TFE)은 제2 전극(CE)으로부터 순차적으로 적층된 실리콘 옥시 나이트라이드층/유기 모노머층/실리콘 나이트라이드층을 포함할 수 있다. 실리콘 나이트라이드층 상에 또 다른 무기층이 배치될 수 있으며, 실리콘 나이트라이드층은 서로 다른 조건에서 증착된 복층(예컨대, 2층)을 가질 수도 있다.
본 발명의 일 실시예에서 박막 봉지층(TFE)은 제1 봉지 무기막(IOL1), 봉지 유기막(OL1), 및 제2 봉지 무기막(IOL2)을 포함할 수 있다.
도 5b에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(lOL1), 제1 봉지 유기막(OL1), 제2 봉지 무기막(IOL2), 제2 봉지 유기막(OL2), 및 제3 봉지 무기막(IOL3)을 포함할 수 있다.
제1 봉지 무기막(IOL1)은 2층 구조를 가질 수 있다. 제1 서브층(S1)은 리튬 플로라이드층일 수 있고, 제2 서브층(S2)은 알루미늄 옥사이드층일 수 있다. 제1 봉지 유기막(OL1)은 제1 유기 모노머층이고, 제2 봉지 무기막(IOL2)은 제1 실리콘 나이트라이드층이고, 제2 봉지 유기막(OL2)은 제2 유기 모노머층이고, 제3 봉지 무기막(IOL3)은 제2 실리콘 나이트라이드층일 수 있다.
도 5c에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 제1 봉지 무기막(IOL10), 제1 봉지 유기막(OL1) 및 제2 봉지 무기막(IOL20)을 포함할 수 있다. 제1 봉지 무기막(IOL10)은 2층 구조를 가질 수 있다.
제1 서브층(S10)은 리튬 플로라이드층일 수 있고, 제2 서브층(S20)은 실리콘 옥시나이트라이드층일 수 있다. 제1 봉지 유기막(OL1)은 아크릴계 모노머를 포함하고, 제2 봉지 무기막(IOL20)은 실리콘 나이트라이드층일 수 있다. 도 3d에 도시된 표시패널(DP)에 도 5c의 박막 봉지층(TFE)이 적용될 때, 캡핑층(CPL)은 2 봉지 무기막(IOL20)과 다른 증착조건에서 형성된 실리콘 나이트라이드층일 수 있다.
도 5d에 도시된 것과 같이, 박막 봉지층(TFE)은 순차적으로 적층된 복수 개의 봉지 무기막들을 포함할 수 있다. 박막 봉지층(TFE)은 제1 봉지 무기막(IOL1), 제2 봉지 무기막(IOL2) 및 제3 봉지 무기막(IOL3)을 포함할 수 있다. 복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 예컨대, 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다.
복수 개의 봉지 무기막들 중 적어도 어느 하나 이상은 HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. HMDSO 막(Hexamethyldisiloxane layer)은 스트레스를 흡수할 수 있다. 제2 봉지 무기막(IOL2) HMDSO 막(Hexamethyldisiloxane layer)일 수 있다. 제2 봉지 무기막(IOL2)은 제1 봉지 무기막(IOL1) 및 제3 봉지 무기막(IOL3)의 스트레스를 흡수할 수 있다. 그에 따라 박막 봉지층(TFE)이 좀더 유연해 질 수 있다.
박막 봉지층(TFE)이 봉지 무기막들만을 포함하는 경우, 1개의 챔버에서 연속증착 가능하여 공정이 단순해진다. 박막 봉지층(TFE)이 봉지 유기막과 봉지 무기막을 포함하는 경우, 적어도 1회 이상 챔버들 사이를 이동하는 단계가 필요하기 때문이다. 봉지 무기막들 중 어느 하나가 HMDSO 막(Hexamethyldisiloxane layer)인 경우 박막 봉지층(TFE)이 유연성도 가질 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 6b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 6c는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제1 도전층(IS-CL1)의 평면도이다. 도 6d는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 제2 도전층(IS-CL2)의 평면도이다. 도 6e 및 도 6f는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 부분 단면도이다.
도 6a는 입력감지유닛(ISU)의 적층관계를 설명하기 위해 표시패널(DP)이 단순하게 도시되었다. 입력감지유닛(ISU) 상에 배치될 수 있는 반사방지유닛과 윈도우유닛은 미도시되었다. 도 2a 내지 도 2d와 같이 "층" 타입의 입력감지유닛(ISU)이 도시되었다.
입력감지유닛(ISU)은 적어도 감지전극 및 절연층을 포함한다. 입력감지유닛(ISU)은 감지전극에 연결된 신호라인을 더 포함할 수 있다. 입력감지유닛(ISU)은 예컨대, 정전용량 방식으로 외부입력을 감지할 수 있다. 본 발명에서 입력감지유닛(ISU) 동작방식은 특별히 제한되지 않고, 본 발명의 일 실시예에서 입력감지유닛(ISU)은 전자기 유도방식 또는 압력 감지방식으로 외부입력을 감지할 수도 있다.
도 6a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 신호라인들을 포함할 수 있다.
감지전극들의 적층 구조 및 재료는 센싱감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소된다, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소된다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킨다.
금속층을 포함하는 감지전극들은 사용자에게 시인되는 것을 방지하고, 제2 전극(AE, 도 3d 참조)에 의한 노이즈를 감소시키기 위해 후술하는 것과 같이, 메쉬 형상을 가질 수 있다. 한편, 상부 절연층(TFL)의 두께는 표시 소자층(DP-OLED)의 구성들에 의해 발생한 노이즈가 입력감지유닛(ISU)에 영향을 주지 않도록 조절될 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 각각은 무기물 또는 유기물 또는 복합재료를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다.
제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 6b에 도시된 것과 같이, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5), 제1 감지전극들(IE1-1 내지 IE1-5)에 연결된 제1 신호라인들(SL1-1 내지 SL1-5), 제2 감지전극들(IE2-1 내지 IE2-4), 및 제2 감지전극들(IE2-1 내지 IE2-4)에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함할 수 있다. 도시되지 않았으나, 입력감지유닛(ISU)은 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4) 사이의 경계영역에 배치된 광학적 더미전극을 더 포함할 수 있다.
제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 서로 교차한다. 제1 감지전극들(IE1-1 내지 IE1-5)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된 형상이다. 뮤추얼 캡 방식 및/또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다. 제1 구간 동안에 뮤추얼 캡 방식 외부 입력의 좌표를 산출한 후 제2 구간 동안에 셀프 캡 방식으로 외부 입력의 좌표를 재 산출할 수도 있다.
제1 감지전극들(IE1-1 내지 IE1-5) 각각은 제1 센서부들(SP1) 및 제1 연결부들(CP1)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 제2 센서부들(SP2) 및 제2 연결부들(CP2)을 포함한다. 제1 센서부들(SP1) 중 제1 전극의 양단에 배치된 2개 제1 센서부들은 중앙에 배치된 제1 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다. 제2 센서부들(SP2) 중 제2 전극의 양단에 배치된 2개 제2 센서부들은 중앙에 배치된 제2 센서부 대비 작은 크기, 예컨대 1/2 크기를 가질 수 있다.
도 6b에는 일 실시예에 따른 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)을 도시하였으나, 그 형상은 제한되지 않는다. 본 발명의 일 실시예에서 제1 감지전극들(IE1-1 내지 IE1-5)과 제2 감지전극들(IE2-1 내지 IE2-4)은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 마름모 형상의 제1 센서부들(SP1)과 제2 센서부들(SP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 1 센서부들(SP1)과 제2 센서부들(SP2)또 다른 다각형상을 가질 수 있다.
하나의 제1 감지전극 내에서 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열되고, 하나의 제2 감지전극 내에서 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SP1)을 연결하고, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SP2)을 연결한다.
제1 신호라인들(SL1-1 내지 SL1-5)은 제1 감지전극들(IE1-1 내지 IE1-5)의 일단에 각각 연결된다. 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된다. 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 역시 제1 감지전극들(IE1-1 내지 IE1-5)의 양단에 연결될 수 있다. 본 발명의 일 실시예에서 제2 신호라인들(SL2-1 내지 SL2-4)은 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결될 수도 있다.
본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 일단에만 각각 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 포함하는 입력감지유닛(ISU)에 대비하여 센싱 감도가 향상될 수 있다. 제2 감지전극들(IE2-1 내지 IE2-4)은 제1 감지전극들(IE1-1 내지 IE1-5) 대비 길이가 크기 때문에 검출신호(또는 송신신호)의 전압강하가 발생하고, 이에 따라 센싱 감도가 저하될 수 있다. 본 실시예에 따르면, 제2 감지전극들(IE2-1 내지 IE2-4)의 양단에 연결된 제2 신호라인들(SL2-1 내지 SL2-4)을 통해 검출신호(또는 전송신호)를 제공하므로, 검출신호(또는 송신신호)의 전압 강하을 방지하여 센싱 감도의 저하를 방지할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 패드부(SL-P)는 패드영역(NDA-PD)에 정렬될 수 있다. 입력감지유닛(ISU)은 신호패드들(DP-PD)을 포함할 수 있다. 신호패드들(DP-PD)은 패드영역(NDA-PD)에 정렬될 수 있다. 신호패드들(DP-PD)은 도 3b에 도시된 신호라인들(SGL)의 패드부들에 중첩할 수 있고, 연결될 수 있다.
한편, 본 발명의 일 실시예에서 제1 신호라인들(SL1-1 내지 SL1-5) 및 제2 신호라인들(SL2-1 내지 SL2-4)은 별도로 제조되어 결합되는 회로기판 등에 의해 대체될 수도 있다.
도 6c에 도시된 것과 같이, 제1 도전층(IS-CL1)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함한다. 제2 감지전극들(IE2-1 내지 IE2-4) 각각은 일체의 형상을 가질 수 있다. 제1 센서부들(SP1)은 제2 감지전극들(IE2-1 내지 IE2-4)과 이격된다. 제1 도전층(IS-CL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 포함할 수 있다.
제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 공정을 통해 형성될 수 있다. 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조를 가질 수 있다. 본 실시예에서 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)은 투명 도전층을 포함할 수 있다.
제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 제1 센서부들(SP1)과 동일 공정 또는 다른 공정을 통해 형성될 수도 있다. 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)은 투명 도전층을 포함하거나, 금속층을 포함할 수 있다.
도 6c에는 미 도시되었으나, 제1 절연층(IS-IL1)은 적어도 표시영역(DD-DA)을 커버한다. 본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 제1 절연층(IS-IL1)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 커버할 수 있다.
본 실시예에서 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 패드영역(NDA-PD)에 중첩할 수 있다. 제1 절연층(IS-IL1)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 전면적으로 중첩할 수 있다. 제1 절연층(IS-IL1)에는 제1 센서부들(SP1)을 부분적으로 노출시키는 제1 연결 컨택홀들(CNT-I) 및 제1 신호라인들(SL1-1 내지 SL1-5)의 제1 라인부들(SL1-11 내지 SL1-51) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부들(SL2-11 내지 SL2-41)을 부분적으로 노출시키는 제2 연결 컨택홀들(CNT-S)이 정의될 수 있다.
도 6d에 도시된 것과 같이, 제2 도전층(IS-CL2)은 제1 연결부들(CP1)을 포함한다. 또한, 제2 도전층(IS-CL2)은 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52) 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42)을 포함할 수 있다. 제2 도전층(IS-CL2)은 제1 신호라인들(SL1-1 내지 SL1-5)의 패드부들(SL-P), 제2 신호라인들(SL2-1 내지 SL2-4)의 패드부들(SL-P), 및 신호패드들(DP-PD)을 포함할 수 있다.
제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42)은 동일한 공정을 통해 형성될 수 있다. 제1 연결부들(CP1), 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52), 및 제2 신호라인들(SL2-1 내지 SL2-4)의 제2 라인부들(SL2-12 내지 SL2-42)은 동일한 재료를 포함할 수 있고, 동일한 적층 구조, 예컨대 다층의 금속층을 포함할 수 있다.
본 발명의 일 실시예에서 제2 도전층(IS-CL2)은 제2 연결부들(CP2, 도 10a 참조)을 포함할 수도 있다. 이때, 제1 연결부들(CP1)은 제1 도전층(IS-CL1)으로부터 형성된다. 그에 따라 제1 감지전극들(IE1-1 내지 IE1-5) 각각은 일체의 형상(single body)을 가질 수 있다.
도 6d에는 미 도시되었으나, 제2 절연층(IS-IL2)은 표시영역(DD-DA) 및 비표시영역(DD-NDA)의 적어도 일부에 중첩할 수 있다. 본 실시예에서 제2 절연층(IS-IL2)은 패드영역(NDA-PD)을 노출할 수 있다.
도 6e에 도시된 것과 같이, 제1 센서부들(SP1)은 제1 연결 컨택홀들(CNT-I)을 통해 제1 연결부(CP1)에 전기적으로 연결된다. 제1 연결부(CP1)은 제1 센서부들(SP1)보다 저항이 낮은 물질을 포함할 수 있다.
제1 연결부(CP1)는 제2 연결부(CP2)과 서로 교차되는데, 기생 캐패시턴스의 영향을 줄이기 위해 제1 연결부(CP1)의 폭(평면에서 측정됨)을 최소화하는 것이 바람직하다. 센싱감도를 향상시키기 위해 저항이 낮은 물질을 포함할 수 있고, 제1 신호라인들(SL1-1 내지 SL1-5)의 제2 라인부들(SL1-12 내지 SL1-52)과 같은 금속물질을 포함할 수 있다.
본 실시예에 있어서, 제1 절연층(IS-IL1)은 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 제2 절연층(IS-IL2) 역시 고분자층, 예를 들면 아크릴 고분자층일 수 있다. 고분자층은 입력감지유닛(ISU)이 표시패널(DP) 상에 직접 배치되더라도 표시장치(DD)의 플렉서블리티를 향상시킬 수 있다.
도 6f에는 제1 신호라인들(SL1-1 내지 SL1-5) 중 3개의 제1 신호라인들(SL1-1 내지 SL1-3)이 예시적으로 도시되었다. 제1 신호라인(SL1-1)을 참조하면, 제1 라인부(SL1-11)과 제2 라인부(SL1-12)은 제2 연결 컨택홀들(CNT-S)을 통해 전기적으로 연결된다. 제1 신호라인(SL1-1)이 2층 구조를 가짐으로써 제1 신호라인(SL1-1)의 저항이 감소될 수 있다.
본 발명의 일 실시예에서 제1 라인부(SL1-11) 및 제2 라인부(SL1-12) 중 어느 하나는 생략될 수 있다. 제2 신호라인들(SL2-1 내지 SL2-4)의 제1 라인부 및 제2 라인부 중 어느 하나는 생략될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 확대된 평면도이다. 도 7b는 도 7a의 일부분을 확대한 평면도이다. 도 7c는 본 발명의 일 실시예에 따른 표시장치의 확대된 단면도이다. 화소정의막(PDL)의 제1 부분(PDL-1)과 제2 부분(PDL-2)은 도 3d를 기준으로 설명된다.
도 6b 내지 도 6d에 구체적으로 도시되지 않았으나, 감지전극에는 오픈영역이 정의된다. "오픈영역"이란 감지전극을 구성하는 투명도전층 및/또는 금속층이 제거된 영역을 의미한다. 오픈영역은 도 3a 내지 4b를 참조하여 설명한 제2 부분(PDL-2, PDL-20)에 대응하게 형성된다. 제2 부분(PDL-2, PDL-20)에 대응하는 영역이라면, 도 6b 내지 도 6d를 참조하여 설명한 센서부(SP1, SP2) 및 연결부(CP1, CP2) 구분없이 형성될 수 있다. 다만, 연결부에는 연결부의 기능(인접한 2개 센서부들의 전기적 연결)을 전제하는 조건에서 오픈영역이 형성된다.
도 7a는 도 6b의 BB영역을 확대하였다. 도 6b의 BB영역은 도 4a의 AA 영역과 동일하게 중첩하는 영역이다. 본 실시예에서 투명 도전층을 포함하는 제1 센서부(SP1)가 예시적으로 도시되었다. 도 7c에서 입력감지유닛(ISU) 상에 배치될 수 있는 반사방지유닛과 윈도우유닛은 미도시되었다.
도 7a 내지 도 7c에 도시된 것과 같이, 투명 도전층으로 구성된 제1 센서부(SP1)에 제2 부분(PDL-2)에 대응하도록 오픈영역(SP1-OP)이 정의된다. 도 7b에 도시된 것과 같이, 평면 상에서 제2 부분(PDL-2)은 오픈영역(SP1-OP)의 내측에 배치될 수 있다. 도 7b에 도시된 것과 같이, 평면 상에서 제1 센서부(SP1)는 제2 부분(PDL-2)에 대하여 10% 이하로 중첩하는 것이 바람직하고, 1 센서부(SP1)는 제2 부분(PDL-2)과 비중첩하는 것이 더 바람직하다.
도 7c에 도시된 것과 같이, 오픈영역(SP1-OP)에 제1 센서부(SP1)가 배치되었더라면, 오픈영역(SP1-OP)에 대응하는 제1 센서부(SP1)와 제2 전극(CE) 사이의 간격(D1)은 제1 센서부(SP1)의 다른 영역과 제2 전극(CE) 사이의 간격(D2) 대비 좁아질 수 있다. 이러한 제2 전극(CE)과 제1 센서부(SP1) 사이의 간격의 불균일은 입력감지유닛(ISU)에 노이즈를 발생시킬 수 있다. 오픈영역(SP1-OP)에 대응하는 제1 센서부(SP1)와 제2 전극(CE) 사이에 상대적으로 큰 기생 커패시터가 정의되기 때문이다. 본 실시예에 따르면, 오픈영역(SP1-OP)에 제1 센서부(SP1)가 미배치됨으로써 이러한 기생 커패시터의 발생을 방지할 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시장치(DD)의 확대된 단면도이다. 이하, 도 1 내지 도 7c를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다. 도 8a 및 도 8b는 도 7c에 대응하는 단면이 도시되었고, 표시 소자층(DP-OLED) 이하는 미도시되었다.
도 8a는 도 2c에 대응하는 표시장치(DD)를 도 8b는 도 2d에 대응하는 표시장치(DD)를 확대 도시하였다. 도 8a 및 도 8b에 도시된 표시장치(DD)는 반사방지층(RPL)을 더 포함한다.
반사방지층(RPL)는 차광층(LBL)과 오버코트층(OCL)을 포함할 수 있다. 차광층(LBL)에는 화소정의막(PDL)의 개구부(OP)에 대응하는 개구부(OP-LBL)가 정의될 수 있다.
차광층(LBL)은 차광물질을 포함한다. 예컨대, 차광물질은 광흡수율이 높은 유기물질을 포함할 수 있다. 차광층(LBL)은 검정색 안료 또는 검정색 염료를 포함할 수 있다. 차광층(LBL)은 감광성 유기 물질을 포함하며, 예를 들어, 안료 또는 염료 등의 착색제를 포함할 수 있다. 차광층(LBL)은 단층 또는 다층 구조를 가질 수 있다. 차광층(LBL)은 외부광의 반사율을 감소시킨다. 또한 반사 광의 컬러가 좁게 분포되어 반사 광의 색감 특성이 개선될 수 있다.
오버코트층(OCL)은 차광층(LBL)이 형성한 단차를 제거하기 위해 유기물질을 포함할 수 있다. 도 8a에 도시된 것과 같이, 제2 절연층(IS-IL2) 상에 차광층(LBL)을 형성한 후 오버코트층(OCL)을 전면적으로 형성할 수 있다. 차광층(LBL)은 감광성 유기층을 코팅한 후 패터닝하거나, 감광성 유기 물질을 일부 영역에 인쇄하여 형성될 수 있다. 도 8b에 도시된 것과 같이, 캡핑층(CPL) 상에 차광층(LBL) 및 오버코트층(OCL)을 형성할 수 있다. 이후, 오버코트층(OCL) 상에 입력감지유닛(ISU)을 형성한다.
도 9a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 일부분을 확대한 평면도이다. 도 9a는 도 7b에 대응하는 평면을, 도 9b는 도 7c에 대응하는 단면을 도시하였다. 이하, 도 1 내지 도 8b를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
본 실시예에 따른 입력감지유닛(ISU)은 도 6a 내지 도 7c에 도시된 입력감지유닛(ISU)과 같이, 제1 도전층(IS-CL1), 제1 절연층(IS-IL1), 제2 도전층(IS-CL2), 및 제2 절연층(IS-IL2)을 포함할 수 있다. 본 실시예에 따른 입력감지유닛(ISU)은 제2 도전층(IS-CL2)으로부터 형성된 브릿지 패턴(SP-B)을 더 포함할 수 있다.
도 9a 및 도 9b에 도시된 것과 같이, 브릿지 패턴(SP-B)은 오픈영역(SP1-OP)에 중첩하며 제1 절연층(IS-IL1)을 관통하는 컨택홀(CNT-I, 제1 연결 컨택홀)을 통해 감지전극(본 실시예에서 제1 센서부(SP1))에 연결된다. 브릿지 패턴(SP-B)은 도 6e에 도시된 제1 연결부(CP1)과 동일한 적층구조를 가질 수 있다.
브릿지 패턴(SP-B)은 감지전극의 오픈영역(SP1-OP)을 보상한다. 브릿지 패턴(SP-B)은 제2 전극(CE)에 의한 노이즈를 증가시키지 않고, 외부입력의 센싱 감도를 향상시킬 수 있다.
브릿지 패턴(SP-B)과 제2 전극(CE) 사이의 간격(D3)은 제1 센서부(SP1)의 다른 영역과 제2 전극(CE) 사이의 간격(D1)과 실질적으로 동일할 수 있다. 이를 위해 제1 절연층(IS-IL1)의 두께(TH3)는 제2 부분(PDL-2)의 두께(TH2-1)와 실질적으로 동일 할 수 있다.
브릿지 패턴(SP-B)은 제1 센서부(SP1)와 전기적으로 연결되므로 제1 센서부(SP1)는 외부 입력 감지의 측면에서 오픈영역(SP1-OP)이 형성되지 않은 것과 유사한 효과를 갖는다. 브릿지 패턴(SP-B) 상에 터치 이벤트가 발생하는 경우 제1 센서부(SP1)는 이를 감지할 수 있기 때문이다.
도 10a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 단면도이다. 도 10b 및 도 10c는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 부분 단면도이다. 도 10a, 도 10b, 및 도 10c는 도 6a, 도 6e, 및 도 7c에 각각 대응한다. 이하, 도 1 내지 도 9b를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 10a에 도시된 것과 같이, 본 실시예에 따른 입력감지유닛(ISU)은, 도 6a 내지 도 7c를 참조하여 설명한 입력감지유닛(ISU) 대비, 제3 도전층(IS-CL3) 및 제3 절연층(IS-IL3)을 더 포함할 수 있다. 본 실시예에 따른 입력감지유닛(ISU)의 제1 도전층(IS-CL1)은 제1 연결부들(CP1)을 포함하고, 입력감지유닛(ISU)의 제2 도전층(IS-CL2)은 제1 센서부들(SP1), 제2 센서부들(SP2), 및 제2 연결부들(CP2)을 포함한다.
본 실시예에 따른 입력감지유닛(ISU)은, 도 6a 내지 도 7c를 참조하여 설명한 입력감지유닛(ISU) 대비, 제1 도전층(IS-CL1)과 제2 도전층(IS-CL2)에서 형성된 도전패턴들이 서로 반대된다. 도 10b에 도시된 것과 같이, 상부 절연층(TFL) 상에 제1 연결부(CP1)가 배치되고, 제1 절연층(IS-IL1) 상에 제1 센서부(SP1) 및 제2 연결부(CP2)가 배치될 수 있다.
도 10c에 도시된 것과 같이, 본 실시예에 따른 입력감지유닛(ISU)은, 도 9a 및 도 9b를 참조하여 설명한 입력감지유닛(ISU)과 유사하게, 브릿지 패턴(SP-B)을 포함할 수 있다. 브릿지 패턴(SP-B)은 제3 도전층(IS-CL3)으로부터 형성될 수 있다.
도 11a는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 11b는 도 11a의 일부분을 확대한 평면도이다. 도 11c는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 일부분을 확대한 평면도이다. 이하, 도 1 내지 도 10c를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 11a에 도시된 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 메쉬형상을 가질 수 있다. 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)이 메쉬 형상을 가짐으로써 제2 전극(CE, 도 7c 참조)과의 기생 커패시턴스가 감소될 수 있다. 또한, 후술하는 것과 같이, 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 발광영역들(PXA-R, PXA-G, PXA-B)에 비중첩하므로 표시장치(DD)의 사용자에게 시인되지 않는다.
메쉬 형상의 제1 감지전극들(IE1-1 내지 IE1-5) 및 제2 감지전극들(IE2-1 내지 IE2-4)은 저온 공정이 가능한 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있고, 이에 한정되지는 않는다. 연속공정으로 입력감지유닛(ISU)을 형성하더라도 유기발광 다이오드들(OLED, 도 7c 참조)의 손상이 방지될 수 있다.
도 11b에 도시된 것과 같이, 제1 센서부(SP1)는 비발광영역(NPXA)에 중첩한다. 제1 센서부(SP1)의 메쉬선들은 화소정의막의 개구부들(OP-G, OP-R, OP-B)에 대응하는 개구부들(OP-MG, OP-MR, OP-MB)을 정의한다. 제1 센서부(SP1)의 개구부들(OP-MG, OP-MR, OP-MB)은 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 각각 대응하는 제1 개구부(OP-MG), 제2 개구부(OP-MR), 제3 개구부(OP-MB)를 포함할 수 있다.
메쉬선들은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 이상에서, 제1 개구부(OP-MG), 제2 개구부(OP-MR), 제3 개구부(OP-MB)는 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 개구부들(OP-MG, OP-MR, OP-MB) 각각은 2 이상의 개구부들(OP-G, OP-R, OP-B)에 대응할 수 있다.
제1 센서부(SP1)에는 오픈영역(SP1-OP)이 정의된다. 오픈영역(SP1-OP)은 제1 센서부(SP1)의 메쉬선들이 단선된 것과 같다. 제1 센서부(SP1)의 메쉬선들은 제2 부분(PDL-2)에 비중첩한다.
도 11c는 도 11a 및 도 11b의 입력감지유닛(ISU) 대비 제2 도전층(IS-CL2)과 제2 절연층(IS-IL2)을 더 포함하는 입력감지유닛(ISU)을 도시하였다.도 11c에 도시된 것과 같이, 입력감지유닛(ISU)은 브릿지 패턴(SP-B)을 더 포함할 수 있다. 도 11c의 III-III'의 단면은 도 9b 또는 도 10c와 동일할 수 있다.
도 11c에 도시된 것과 같이, 브릿지 패턴(SP-B)은 메쉬선을 포함할 수 있다. 브릿지 패턴(SP-B)의 메쉬선은 제1 센서부(SP1)의 메쉬선들과 동일한 선폭을 가질 수 있다. 그에 따라 평면상에서 브릿지 패턴(SP-B)은 제1 센서부(SP1)의 일부분으로 인지될 수 있다.
도 12a는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 12b는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 평면도이다. 도 12c는 도 12b의 일부분을 확대한 평면도이다. 도 12d는 본 발명의 일 실시예에 따른 입력감지유닛(ISU)의 일부분을 확대한 평면도이다. 이하, 도 1 내지 도 11c를 참조하여 설명한 표시장치(DD)와 동일한 구성에 대한 상세한 설명은 생략한다.
도 12a 내지 도 12c에 도시된 표시장치(DD)는 도 6a 내지 도 7c에 도시된 입력감지유닛(ISU) 대비, 제2 도전층(IS-CL2)과 제2 절연층(IS-IL2)이 생략된 입력감지유닛(ISU)을 포함한다. 본 실시예에 따른 입력감지유닛(ISU)은 제1 도전층(IS-CL1) 및 제1 도전층(IS-CL1)을 직접 커버하는(또는 접촉하는) 제1 절연층(IS-IL1)을 포함할 수 있다. 제1 도전층(IS-CL1)은 복수 개의 도전패턴들을 포함한다.
도 12b에 도시된 것과 같이, 입력감지유닛(ISU)은 복수 개의 감지전극들(IE, 이하 감지전극들) 및 복수 개의 신호라인들(SL, 이하 신호라인들)을 포함할 수 있다. 감지전극들(IE)은 고유의 좌표정보를 갖는다. 예컨대, 감지전극들(IE)은 매트릭스 형태로 배열될 수 있고, 신호라인들(SL)에 각각 연결된다. 신호라인들(SL) 각각은 라인부(SL-L)와 패드부(SL-P)를 포함할 수 있다. 감지전극들(IE)의 형상과 배열은 특별히 제한되지 않는다. 신호라인들(SL) 중 일부는 표시영역(DD-DA)에 배치되고, 일부는 비표시영역(DD-NDA)에 배치될 수 있다. 본 실시예에 따른 입력감지유닛(ISU)은 셀프 캡 방식으로 좌표정보를 획득할 수 있다.
도 12c에 도시된 것과 같이, 감지전극들(IE)은 메쉬형상을 가질 수 있다. 메쉬선들은 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 감지전극들(IE)의 메쉬선들은 화소정의막의 개구부들(OP-G, OP-R, OP-B)에 대응하는 개구부들(OP-MG, OP-MR, OP-MB)을 정의한다.
본 실시예에 있어서 메쉬 형상의 감지전극들(IE)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 1개 타입의 감지전극들(IE)을 포함하는 단층형 입력감지유닛(ISU)을 예시적으로 도시하였으나 이에 제한되지 않는다. 일 실시예에 따른 단층형 입력감지유닛(ISU)은 서로 다른 신호를 송/수신하는 2개 타입의 감지전극들(IE)을 포함할 수도 있다.
도 12d는 도 12a 내지 도 12c의 입력감지유닛(ISU) 대비 제2 도전층(IS-CL2)과 제2 절연층(IS-IL2)을 더 포함하는 입력감지유닛(ISU)을 도시하였다. 도 12c에 도시된 것과 같이, 입력감지유닛(ISU)은 브릿지 패턴(IE-B)을 더 포함할 수 있다. 브릿지 패턴(IE-B)은 오픈영역(IE-OP)에 중첩하며 컨택홀(CNT-I, 제1 연결 컨택홀)을 통해 감지전극(IE)에 연결된다. 브릿지 패턴(IE-B)은 제2 도전층(IS-CL2)으로부터 형성될 수 있다. 도 12d의 III-III'의 단면은 도 9b와 동일할 수 있다.
도 13a 내지 도 13c는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 14a 및 도 14b는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 15는 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1 내지 도 12d를 참조하여 설명한 표시패널(DP) 및 입력감지유닛(ISU)은 이하에서 설명되는 어느 하나는 이하 설명되는 플렉서블 표시장치(DD)에 적용될 수 있다.
도 13a 내지 도 13c에 도시된 것과 같이, 표시장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 제1 영역(NBA1), 제2 영역(NBA2), 및 제1 영역(NBA1)과 제2 영역(NBA2) 사이에 배치된 제3 영역(BA)을 포함할 수 있다. 제3 영역(BA)은 벤딩축(BX)에 기초하여(on the basis of the bending axis) 벤딩되는 영역으로 실질적으로 곡률을 형성하는 영역이다. 이하, 제1 영역(NBA1), 제2 영역(NBA2), 및 제3 영역(BA)은 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)으로 지칭될 수 있다.
도 13b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(DD-IS)과 제2 비벤딩영역(NBA2)의 표시면(DD-IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 13c에 도시된 것과 같이, 표시모듈(DM)은 표시면(DD-IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다.
본 발명의 일 실시예에서 표시장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다. 뿐만 아니라, 사용자가 표시장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 13b 및 도 13c와 달리 제1 방향축(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다. 본 발명의 일 실시예에서 표시장치(DD)는 도 13a 및 도 13b에 도시된 동작모드만 반복되거나, 도 13a 및 도 13c에 도시된 동작모드만 반복되도록 구성될 수도 있다.
도 14a 및 도 14b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)으로 지칭될 수 있다. 제1 비벤딩영역(NBA1), 제2 비벤딩영역(NBA2) 및 벤딩영역(BA)은 표시패널(DP, 도 2a 내지 도 2d 참조)을 기준으로 설정될 수 있다. 입력감지유닛, 반사방지유닛, 및 윈도우유닛은 제1 비벤딩영역(NBA1)에만 배치될 수 있다.
도 14a에 도시된 것과 같이 표시패널(DP)은 영역에 따라 다른 제1 방향(DR1)의 너비를 가질 수 있다. 벤딩영역(BA) 및 제2 비벤딩영역(NBA2)은 제1 비벤딩영역(NBA1)보다 작은 너비를 가질 수 있다. 벤딩영역(BA)이 상대적으로 작은 너비를 가짐으로써 벤딩이 용이하다. 한편, 도 14a에서 너비가 점차적으로 감소되는 경계영역은 제1 비벤딩영역(NBA1)에 포함될 수 있다. 본 발명의 일 실시예에서 너비가 점차적으로 감소되는 경계영역은 생략될 수도 있다. 도 14b에 도시된 것과 같이 벤딩된 상태에서 제2 비벤딩영역(NBA2)은 제1 비벤딩영역(NBA1)과 마주하고, 제1 비벤딩영역(NBA1)과 이격된다.
도 15에 도시된 것과 같이, 표시장치(DD)는 3개의 벤딩영역들(BA1, BA2, BA3)을 포함할 수 있다. 도 14b에 도시된 표시장치(DD)과 비교하면, 제1 비벤딩영역(NBA1)의 제2 방향(DR2)에서 마주하는 2개의 엣지영역들이 중심영역으로부터 벤딩되어 제2 및 제3 벤딩영역(BA2, BA3)이 정의될 수 있다. 제1 벤딩영역(BA1)은 도 14a 및 도 14b의 벤딩영역(BA)에 대응할 수 있다. 도 2a 내지 도 2d에 도시된 입력감지유닛(ISU), 반사방지유닛(RPU), 및 윈도우유닛(WU)은 제1 비벤딩영역(NBA1) 및 제2 및 제3 벤딩영역(BA2, BA3)에 중첩할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
WU: 윈도우유닛 RPU: 반사방지유닛
ISU: 입력감지유닛 DP: 표시패널
OLED: 유기발광 다이오드 SGL: 신호라인
IS-DPD: 더미패드 TFE: 박막 봉지층

Claims (20)

  1. 표시패널; 및
    감지전극 및 절연층을 포함하고, 상기 표시패널 상에 직접 배치된 입력감지유닛을 포함하고,
    상기 표시패널은,
    베이스 면에 접촉하는 제1 전극, 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 발광소자;
    상기 제1 전극을 노출시키는 개구부가 정의된 제1 부분 및 상기 제1 부분 상에 배치되고 상기 제1 부분에 부분적으로 중첩하는 제2 부분을 포함하고, 상기 제2 전극 하측에 배치되고 상기 베이스 면에 접촉하는 화소정의막; 및
    상기 제2 전극 상에 배치된 복수 개의 박막들을 포함하고,
    상기 감지전극은 상기 복수 개의 박막들 상에 배치되고, 상기 제1 부분에 중첩하며, 상기 제2 부분에 대응하는 오픈영역이 정의되고
    상기 제2 부분은 평면상에서 상기 오픈영역의 내측에 배치되는 것을 특징으로 하는 표시장치.
  2. 제1 항에 있어서,
    상기 절연층은 상기 감지전극을 커버하며,
    상기 입력감지유닛은 상기 절연층 상에 배치되고, 상기 오픈영역에 중첩하며 상기 절연층을 관통하는 컨택홀을 통해 상기 감지전극에 연결된 브릿지 패턴을 더 포함하는 표시장치.
  3. 제1 항에 있어서,
    상기 감지전극은 서로 교차하는 제1 감지전극과 제2 감지전극을 포함하고,
    상기 제1 감지전극은 제1 센서부들, 상기 제1 센서부들을 연결하는 제1 연결부를 포함하고,
    상기 제2 감지전극은 제2 센서부들, 상기 제2 센서부들을 연결하고 상기 제1 연결부와 절연 교차하는 제2 연결부를 포함하고,
    상기 절연층은 상기 제1 연결부와 상기 제2 연결부 사이에 배치된 제1 절연층을 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 제1 연결부는 상기 제1 절연층 하측에 배치되고, 상기 제1 센서부들, 상기 제2 센서부들, 및 상기 제2 연결부는 상기 제1 절연층 상측에 배치된 표시장치.
  5. 제4 항에 있어서,
    상기 절연층은 상기 제1 절연층 상측에 배치되고, 상기 제1 센서부들, 상기 제2 센서부들, 및 상기 제2 연결부를 커버하는 제2 절연층을 더 포함하고,
    상기 입력감지유닛은 상기 제2 절연층 상에 배치되고, 상기 오픈영역에 중첩하며 상기 제2 절연층을 관통하는 컨택홀을 통해 상기 제1 센서부들 또는 상기 제2 센서부들에 연결된 브릿지 패턴을 더 포함하는 표시장치.
  6. 제5 항에 있어서,
    상기 제2 절연층의 두께는 상기 제2 부분의 두께와 실질적으로 동일한 표시장치.
  7. 제1 항에 있어서,
    상기 제1 부분의 두께와 상기 제2 부분의 두께는 실질적으로 동일한 표시장치.
  8. 제1 항에 있어서,
    평면 상에서 상기 제2 부분은 상기 감지전극과 비중첩하는 표시장치.
  9. 제1 항에 있어서,
    평면상에서 상기 제2 부분의 일변의 길이 또는 직경은 약 10㎛ 내지 약 25㎛인 표시장치.
  10. 제1 항에 있어서,
    상기 제1 부분과 상기 제2 부분은 일체의 형상을 갖는 표시장치.
  11. 제1 항에 있어서,
    상기 감지전극은 상기 제1 부분의 상기 개구부에 대응하는 개구부가 정의된 메쉬 형상인 표시장치.
  12. 제1 항에 있어서,
    상기 입력감지유닛 상에 직접 배치되고, 상기 제1 부분의 상기 개구부에 대응하는 개구부가 정의된 차광층을 포함하는 반사방지유닛을 더 포함하는 표시장치.
  13. 제1 항에 있어서,
    상기 표시패널과 상기 입력감지유닛 사이에 배치되고, 상기 제1 부분의 상기 개구부에 대응하는 개구부가 정의된 차광층을 포함하는 반사방지유닛을 더 포함하는 표시장치.
  14. 제1 항에 있어서,
    상기 복수 개의 박막들은 상기 제2 전극에 접촉하는 제1 무기막, 상기 제1 무기막 상의 제2 무기막, 상기 제2 무기막 상의 유기막, 상기 유기막 상의 제3 무기막, 및 상기 제3 무기막 상의 제4 무기막을 포함하고,
    상기 감지전극은 상기 제4 무기막에 접촉하는 표시장치.
  15. 표시패널; 및
    감지전극 및 절연층을 포함하고, 상기 표시패널 상에 배치된 입력감지유닛을 포함하고,
    상기 표시패널은,
    베이스 면 상에 배치된 복수 개의 발광소자들;
    상기 복수 개의 발광소자들의 제1 전극들을 노출시키는 복수 개의 개구부들이 정의된 제1 부분 및 상기 제1 부분에 인접하며 상기 제1 부분보다 큰 두께를 갖는 복수 개의 제2 부분들을 포함하고, 상기 베이스 면에 접촉하는 화소정의막; 및
    상기 복수 개의 발광소자들 상에 배치된 복수 개의 박막들을 포함하고,
    상기 감지전극은 상기 복수 개의 박막들 상에 배치되고, 상기 제1 부분에 중첩하며, 상기 복수 개의 제2 부분들에 대응하는 복수 개의 오픈영역들이 정의되고,
    상기 복수 개의 제2 부분들 각각은 평면 상에서 상기 복수 개의 오픈영역들 각각의 내측에 배치된 것을 특징으로 하는 표시장치.
  16. 제15 항에 있어서,
    상기 제1 전극들은 제1 면적을 갖는 제1 타입의 전극들, 상기 제1 면적보다 큰 제2 면적을 갖는 제2 타입의 전극들, 및 상기 제2 면적보다 큰 제3 면적을 갖는 제3 타입의 전극들을 포함하고,
    상기 복수 개의 개구부들은 상기 제1 타입의 전극들에 대응하는 제1 타입의 개구부들, 상기 제2 타입의 전극들에 대응하는 제2 타입의 개구부들, 및 상기 제3 타입의 전극들에 대응하는 제3 타입의 개구부들을 포함하며,
    상기 복수 개의 제2 부분들 각각은 평면 상에서 2개의 상기 제1 타입의 개구부들과 1개의 상기 제2 타입의 개구부, 및 1개의 상기 제3 타입의 개구부에 의해 에워싸인 것을 특징으로 하는 표시장치.
  17. 제16 항에 있어서,
    상기 감지전극은 상기 제1 타입의 개구부들에 대응하는 제1 개구부들, 상기 제2 타입의 개구부들에 대응하는 제2 개구부들, 및 상기 제3 타입의 개구부들에 대응하는 제3 개구부들이 정의된 메쉬형상을 갖는 것을 특징으로 하는 표시장치.
  18. 제15 항에 있어서,
    상기 절연층은 상기 감지전극을 커버하며,
    상기 입력감지유닛은 상기 절연층 상에 배치되고, 상기 복수 개의 오픈영역들에 중첩하며 상기 절연층을 관통하는 컨택홀들을 통해 상기 감지전극에 연결된 브릿지 패턴들을 더 포함하는 표시장치.
  19. 제18 항에 있어서,
    상기 감지전극과 상기 브릿지 패턴들 각각은 메쉬선을 포함하고, 상기 감지전극의 상기 메쉬선과 상기 브릿지 패턴들의 상기 메쉬선은 실질적으로 동일한 선폭을 갖는 표시장치.
  20. 제18 항에 있어서,
    상기 제2 부분과 상기 제1 부분의 두께 차이는 상기 절연층의 두께와 실질적으로 동일한 표시장치.


KR1020180042854A 2018-04-12 2018-04-12 표시장치 KR102521879B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180042854A KR102521879B1 (ko) 2018-04-12 2018-04-12 표시장치
US16/378,583 US10840312B2 (en) 2018-04-12 2019-04-09 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180042854A KR102521879B1 (ko) 2018-04-12 2018-04-12 표시장치

Publications (2)

Publication Number Publication Date
KR20190119698A KR20190119698A (ko) 2019-10-23
KR102521879B1 true KR102521879B1 (ko) 2023-04-18

Family

ID=68161955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180042854A KR102521879B1 (ko) 2018-04-12 2018-04-12 표시장치

Country Status (2)

Country Link
US (1) US10840312B2 (ko)
KR (1) KR102521879B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133890A (ko) * 2019-05-20 2020-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN110286803B (zh) * 2019-06-28 2023-05-09 武汉天马微电子有限公司 显示面板及显示装置
KR20210018646A (ko) 2019-08-07 2021-02-18 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR102673524B1 (ko) * 2019-11-05 2024-06-11 삼성디스플레이 주식회사 전자 장치
CN110690365A (zh) * 2019-11-08 2020-01-14 京东方科技集团股份有限公司 显示基板及其显示装置
KR20210057877A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210073685A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 디스플레이 장치
KR20210105467A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함하는 전자 장치
CN111430368B (zh) * 2020-03-30 2023-01-20 友达光电（苏州）有限公司 显示装置
KR20210130333A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치 및 그 검사방법
CN111584600A (zh) * 2020-05-27 2020-08-25 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR20210157947A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 디스플레이 장치
CN111653608A (zh) * 2020-06-30 2020-09-11 武汉华星光电半导体显示技术有限公司 触控显示装置
CN115996612A (zh) 2020-09-01 2023-04-21 京东方科技集团股份有限公司 显示面板以及显示装置
DE112021001193T5 (de) 2021-02-23 2022-12-15 Boe Technology Group Co., Ltd. Maschenstruktur in einer elektronischen vorrichtung, berührungssteuerungsstruktur, anzeigetafel, verfahren zur verbesserung der lichtdurchlässigkeit in der anzeigetafel und verfahren zur herstellung der maschenstruktur
CN113437089B (zh) * 2021-06-10 2024-03-26 惠州华星光电显示有限公司 面板及其制备方法
KR20230102976A (ko) * 2021-12-30 2023-07-07 엘지디스플레이 주식회사 디스플레이 장치
KR20240132181A (ko) * 2023-02-24 2024-09-03 삼성디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097697A (ja) 2008-10-14 2010-04-30 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
JP2017174811A (ja) * 2016-03-18 2017-09-28 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US7098069B2 (en) * 2002-01-24 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
JP5117762B2 (ja) * 2007-05-18 2013-01-16 株式会社半導体エネルギー研究所 液晶表示装置
KR102061283B1 (ko) * 2012-09-13 2020-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 배열 구조
KR102261761B1 (ko) * 2013-12-12 2021-06-07 삼성디스플레이 주식회사 표시 장치
KR102217898B1 (ko) 2013-12-16 2021-02-18 엘지디스플레이 주식회사 유기 발광 표시장치
KR102341352B1 (ko) * 2015-04-08 2021-12-20 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
US10684500B2 (en) * 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10354574B2 (en) * 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
KR102417986B1 (ko) * 2015-12-28 2022-07-07 삼성디스플레이 주식회사 표시 장치
KR102543479B1 (ko) 2016-05-30 2023-06-16 삼성디스플레이 주식회사 터치 스크린
KR102561328B1 (ko) 2016-05-30 2023-08-01 삼성디스플레이 주식회사 터치 스크린
KR101929452B1 (ko) * 2016-07-29 2018-12-17 삼성디스플레이 주식회사 표시 장치
CN109906405B (zh) * 2016-11-09 2022-04-26 株式会社半导体能源研究所 显示装置、显示模块、电子设备以及显示装置的制造方法
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20190086129A (ko) 2018-01-12 2019-07-22 주식회사 루멘스 엘이디 모듈 및 그 제조방법
US10452201B1 (en) * 2018-03-30 2019-10-22 Sharp Kabushiki Kaisha Touch sensor for display with shield

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097697A (ja) 2008-10-14 2010-04-30 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、及び電子機器
JP2017174811A (ja) * 2016-03-18 2017-09-28 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
US20190319076A1 (en) 2019-10-17
US10840312B2 (en) 2020-11-17
KR20190119698A (ko) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102521879B1 (ko) 표시장치
KR102536116B1 (ko) 표시장치
KR102606941B1 (ko) 표시장치
KR102386894B1 (ko) 표시장치 및 그 제조방법
CN112567322B (zh) 显示装置
US20230031525A1 (en) Display device
KR102377527B1 (ko) 입력감지유닛 및 이를 구비한 표시장치
KR102422074B1 (ko) 표시장치
KR102594396B1 (ko) 표시장치
KR102443918B1 (ko) 플렉서블 표시장치
KR20200130578A (ko) 입력센서 및 이를 포함하는 표시장치
KR102464268B1 (ko) 표시장치
KR20200031001A (ko) 표시장치
KR102725871B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant