Nothing Special   »   [go: up one dir, main page]

KR102194720B1 - 방열 구조체를 포함하는 회로기판 - Google Patents

방열 구조체를 포함하는 회로기판 Download PDF

Info

Publication number
KR102194720B1
KR102194720B1 KR1020140131228A KR20140131228A KR102194720B1 KR 102194720 B1 KR102194720 B1 KR 102194720B1 KR 1020140131228 A KR1020140131228 A KR 1020140131228A KR 20140131228 A KR20140131228 A KR 20140131228A KR 102194720 B1 KR102194720 B1 KR 102194720B1
Authority
KR
South Korea
Prior art keywords
heat transfer
circuit board
metal pattern
electronic component
coupling member
Prior art date
Application number
KR1020140131228A
Other languages
English (en)
Other versions
KR20160038359A (ko
Inventor
민태홍
강명삼
고영관
성민재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140131228A priority Critical patent/KR102194720B1/ko
Priority to US14/870,741 priority patent/US9699885B2/en
Publication of KR20160038359A publication Critical patent/KR20160038359A/ko
Application granted granted Critical
Publication of KR102194720B1 publication Critical patent/KR102194720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)

Abstract

본 발명은 회로기판에 관한 것이다.
본 발명의 회로기판은 금속층과 절연층이 교대로 적층된 제1 열전달용 구조체의 적어도 일부가 절연부에 삽입된 구조일 수 있다.

Description

방열 구조체를 포함하는 회로기판{Circuit Board including the heat dissipation structure}
본 발명은 방열 구조체를 포함하는 회로기판에 관한 것이다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.
한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화 됨에 따라, 발열량이 현저하게 증가되고 있는 실정이다.
일본공개특허공보 제 1999-284300 호
본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 노이즈 감소, 제조효율 향상 중 적어도 하나가 가능한 회로기판을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은 제1 열전달용 구조체를 포함하며, 제1 열전달용 구조체는 금속층과 절연층이 교차로 적층된 것일 수 있다.
일실시예에서, 제1 열전달용 구조체의 표면에는 프라이머(Primer)층이 구비될 수 있다.
또한, 다른 실시예에서, 제1 열전달용 구조체의 표면에는 구리 도금층이 구비될 수 있으며, 구리 도금층과 프라이머층이 함께 구비될 수도 있다.
본 발명의 일실시예에 따르면, 회로기판의 경박단소화와 더불어 방열성능이 향상되며, 특히, 수직 방향으로의 방열 성능이 향상된 회로기판을 제공할 수 있다.
또한, 회로기판의 신뢰성을 확보하면서도 방열성능을 향상시킬 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.
또한, 제1 열전달용 구조체를 일반적인 인쇄회로기판 제조공정으로 적층하여 형성할 수 있기 때문에, 제조비용 절감이 가능하다.
도 1은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 3a는 본 발명의 일실시예의 제1 열전달용 구조체의 단면도이다.
도 3b는 본 발명의 표면에 프라이머층이 구비된 제1 열전달용 구조체의 단면도이다.
도 3c는 본 발명의 표면에 구리 도금층이 구비된 제1 열전달용 구조체의 단면도이다.
도 3d는 본 발명의 표면에 구리 도금층과 프라이머층이 구비된 제1 열전달용 구조체의 단면도이다.
도 4a는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착하기 전의 사시도이다.
도 4b는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착한 후의 사시도이다.
도 4c는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착한 후 쏘잉(sawing)을 통하여 제1 열전달용 구조체를 낱개로 분리한 후의 사시도이다.
도 4d는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 낱개로 분리된 제1 열전달용 구조체의 표면에 구리 도금층을 형성한 후의 사시도이다.
도 5는 본 발명의 일실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 6은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 7은 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 8은 본 발명의 일실시예에 따른 회로기판의 주요부를 개략적으로 예시한 부분발췌단면도이다.
본 명세서에 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 통하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이며, 도 3a는 본 발명의 일실시예의 제1 열전달용 구조체의 단면도이고, 도 3b는 본 발명의 표면에 프라이머층이 구비된 제1 열전달용 구조체의 단면도이며, 도 3c는 본 발명의 표면에 구리 도금층이 구비된 제1 열전달용 구조체의 단면도이고, 도 3d는 본 발명의 표면에 구리 도금층과 프라이머층이 구비된 제1 열전달용 구조체의 단면도이며, 도 4a는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착하기 전의 사시도이고, 도 4b는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착한 후의 사시도이며, 도 4c는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 구리층과 절연층을 압착한 후 쏘잉(sawing)을 통하여 제1 열전달용 구조체를 낱개로 분리한 후의 사시도이고, 도 4d는 본 발명의 일실시예의 제1 열전달용 구조체를 제조하는 공정에서 낱개로 분리된 제1 열전달용 구조체의 표면에 구리 도금층을 형성한 후의 사시도이며, 도 5는 본 발명의 일실시예에 따른 회로기판(100)의 평면형상을 개략적으로 예시한 도면이고, 도 6는 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이며, 도 7는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이고, 도 8은 본 발명의 일실시예에 따른 회로기판(100)의 주요부를 개략적으로 예시한 부분발췌단면도이다.
본 발명의 일실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)를 포함하며, 제1 열전달용 구조체(110)는 적어도 일부가 절연부(120)에 삽입된다. 이때, 제1 열전달용 구조체(110)는 금속층과 절연층이 교차로 적층된 형상으로 이루어진다.
도 1, 도 2 및 도 3a를 참조하면, 제1 열전달용 구조체(110)는 금속층(111)과 절연층(112)이 교대로 적층되어 있으며, 회로기판에 실장시에는 회로 기판의 수직 방향으로 열전달 효율을 증가시키기 위하여 금속층(111)과 절연층(112)이 수직으로 배향되도록 실장된다.
도 3a 내지 도 3d를 참조하면, 제1 열전달용 구조체(110)은 다양한 형태로 구현될 수 있다.
일실시예에서, 제1 열전달용 구조체(110)는 금속층(111)과 절연층(112)이 교대로 적층되어 형성될 수 있으며(도 3a), 다른 실시예에서는 제 1열전달용 구조체(110)의 표면에 절연부(120)와의 밀착력 향상을 위한 수단으로 프라이머층(113)이 구비될 수 있다.(도 3b)
제1 열전달용 구조체(110)의 표면이 절연부(120)와 직접 접촉될 경우 리플로우(Reflow) 공정이나 솔더팟(Solder pot) 공정 등을 진행하는 과정에서 제1 열전달용 구조체(110)와 절연부(120) 사이가 벌어지는 현상이 발생될 수 있으며, 이러한 현상을 디라미네이션(Delamination) 현상이라고 칭한다. 이때, 절연부(120)와의 밀착력 향상 수단으로써 제1 열전달용 구조체(110)의 표면에 구비된 프라이머층(113)을 포함할 수 있다. 일실시예에서, 프라이머층(113)은 실란계 또는 아크릴 실란을 포함할 수 있고, 구체적으로 3-(trimethoxysilyl)propylmethacrylate; MPS 로 이루어질 수 있으며, 첨가제가 추가될 수 있다.
또한, 제1 열전달용 구조체(110)의 표면에 구리 도금층(114)이 구비될 수 있으며(도 3c), 구리 도금층(114)과 프라이머층(113)이 모두 구비되되, 구리 도금층(114)상에 프라이머층(113)이 형성될 수도 있다(도 3d).
제1 열전달용 구조체(110)의 표면에 구리 도금층(114)이 구비되면, 길이 방향으로도 일부 열을 전달할 수 있게 되어 써멀채널로 기능하는 금속층(111)의 수가 증가할 수 있으며, 이에 따라서 제1 열전달용 구조체(110)의 열 방출 성능이 향상될 수 있다.
일실시예에서, 제1 열전달용 구조체(110)는 원기둥 또는 다각기둥 형상으로 이루어질 수 있다. 또한, 제1 열전달용 구조체(110)의 금속층은 구리 등의 금속재질로 이루어질 수 있다.
도 4a 내지 도 4d를 참조하면, 제1 열전달용 구조체(110)를 제조하는 방법은 금속층(111)과 절연층(112)을 준비하는 단계(도 4a), 상기 금속층(111)과 절연층(112)을 적층하여 열전달 구조체를 형성하는 단계(도 4b), 상기 금속층(111)과 절연층(112)이 적층된 열전달 구조체를 캐비티(C1)에 삽입 가능한 단위 열전달용 구조체로 절단하는 단계(도 4c)를 포함할 수 있으며, 상기 단위 열전달용 구조체(110)의 표면에 구리 도금층(114)을 형성하는 단계(4 d)를 더 포함할 수도 있다.
또한, 상기 단위 열전달용 구조체(110)의 표면에 프라이머층(113)을 형성할 수 있으며, 단위 열전달용 구조체의 표면에 구리 도금층(114)을 형성한 후 프라이머층(113)을 더 형성할 수 있다.
이때, 상기 금속층(111)으로는 구리 호일(Cu foil) 또는 알루미늄 호일(Al foil)을 사용할 수 있는데, 본 발명의 실시예와 같이 금속층(111)과 절연층(112)을 교대로 적층하여 제1 열전달용 구조체(110)를 제조할 경우, 일반적인 PCB 적층 공법을 이용하기 때문에 제조비용을 감소시킬 수 있으며, 상기와 같이 제조된 단위 열전달용 구조체는 회로기판의 절연부에 삽입되는 제1 열전달용 구조체로 사용된다.
일실시예에서, 절연부(120)는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 여기서, 도 1에는 절연부(120)가 3개의 절연층(10, 121, 121')으로 이루어지고, 중심부에 위치되는 절연층이 코어부(10)인 경우가 예시되어 있지만, 이에 한정되는 것은 아니다.
일실시예에서, 제1 열전달용 구조체(110)는 절연부(120)의 중간에 위치된다. 도시된 바와 같이 코어부(10)가 구비된 경우, 코어부(10)를 관통하는 캐비티(C1)가 형성되어 캐비티(C1) 내에 제1 열전달용 구조체(110)가 삽입될 수 있다.
일실시예에서, 절연부(120)에 형성되는 비아가 제1 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 제1 열전달용 구조체(110)의 상부에 위치하는 비아를 제1 비아(V1), 하부에 위치하는 비아를 제2 비아(V2)라 칭한다. 이때, 절연부(120)에는 적어도 하나의 금속패턴이 구비될 수 있으며, 이하에서는, 제1 비아(V1)에 접촉되는 금속패턴을 제1 금속패턴(131), 제2 비아(V2)에 접촉되는 금속패턴을 제2 금속패턴(141)이라 칭한다. 또한, 절연부(120)에는 제4 비아(V4) 및 제5 비아(V5)가 구비될 수 있으며, 제4 비아(V4)의 일단에 접촉되는 금속패턴을 제4 금속패턴(142), 제5 비아(V5)의 타단에 접촉되는 금속패턴을 제4 금속패턴(142)이라 칭한다.
제1 열전달용 구조체(110)의 하면 및 상면 형상이 다각형 특히 사각형을 이루게 되면, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 원형이나 타원형인 경우에 비하여 제1 전자부품(500)의 소형화 추세나 회로기판(100)의 소형화, 패턴 피치의 미세화 등에 부응할 수 있다. 또한, 도시된 바와 같이, 제1 열전달용 구조체(110)는 제1 비아(V1) 내지 제7 비아(V7)와 같은 일반적인 비아에 비하여 체적이 월등히 크다. 따라서, 제1 열전달용 구조체(110)의 표면, 특히 상면이나 하면에는 비아가 복수 개 접촉될 수 있다. 즉, 제1 열전달용 구조체(110)의 상면 및 하면의 면적 자체가 통상의 비아들 보다는 클 뿐만 아니라, 전체 체적 또한 2배 이상 크다는 것이다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 제1 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 제1 열전달용 구조체(110)의 두께를 증가시키면 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
일실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서(Application Processor;AP) 등의 부품일 수 있으며, 동작시 열이 발생될 수 있다.
한편, 제1 전자부품(500)이 동작함에 따라 열이 발생되는데, 발생된 열을 감지해보면 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫스팟(Hot spot)이라 칭하기도 한다. 이러한 핫스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 전체 또는 일부 부근에 핫스팟이 형성된다. 또한, 이러한 핫스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭 소자가 상대적으로 밀집된 영역에 형성되기도 한다.
다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 스펙을 갖는 영역과, 상대적으로 저성능 스펙을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 스피드(Clock Speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 스피드가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 3을 참조하면, 일실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비하여 더 빠른 스피드로 연산과정을 수행하며, 이에 따라, 제2 단위영역(520) 보다 더 많은 전력을 소모하게 되고, 제2 단위영역(520) 보다 더 많은 열을 발생시킬 수 있다.
본 발명의 일실시예에 따른 회로기판(100)은 핫스팟에 인접한 영역에 제1 열전달용 구조체(110)가 위치한다. 이에 따라, 핫스팟에서 발생된 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합되는 메인보드 등의 다른 디바이스로 열을 분산시킬 수 있다.
일실시예에서, 제1 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다.
한편, 본 발명의 일실시예에 따른 회로기판(100)에는 제2 전자부품(200)이 더 구비될 수 있다. 이때, 캐패시터, 인덕터, 저항 등의 소자가 제2 전자부품(200)에 해당할 수 있다.
제1 전자부품(500)이 어플리케이션 프로세서인 경우, 전원 노이즈를 감소시키기 위하여 캐패시터 등이 어플리케이션 프로세서와 연결될 수 있다. 이때, 캐패시터와 어플리케이션 프로세서 사이의 경로가 짧아질수록 전원 노이즈의 감소 효과가 증대된다.
따라서, 제2 전자부품(200)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치될 수 있고, 이에 따라, 전원 노이즈의 감소 효과를 높일 수 있다.
일실시예에서, 제1 전자부품(500) 수직 하방 영역에 제1 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫스팟 영역의 너비에 대응되도록 결정될 수 있다.
이에 따라, 핫스팟의 열이 제1 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 워피지 감소에 유리하다. 그뿐만 아니라, 제1 열전달용 구조체(110)를 회로기판(100)에 배치시키는 공정의 효율성이 향상될 수 있다.
한편, 제1 전자부품(500)의 수직 하방 영역에 제2 전자부품(200)의 대부분이 위치될 수 있다. 이때, 제1 전자부품(500)의 수직 하방 영역 중에서, 전술한 제1 열전달용 구조체(110)가 위치하지 않는 영역에 제2 전자부품(200)이 위치될 수 있다. 또한, 제1 열전달용 구조체(110)는 제2 전자부품(200)에 비하여 핫스팟에 가까운 영역에 위치될 수 있다.
도 1 내지 도 6를 참조하면, 제1 코어층(11)에 구비된 캐비티들 내부에 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 삽입될 수 있음이 이해될 수 있을 것이다. 즉, 코어부(10)에 제1 캐비티(C1) 및 제2 캐비티(C2)가 구비되어, 제1 캐비티(C1)에는 제1 열전달용 구조체(110)가 삽입되며, 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입될 수 있다는 것이다. 또한, 제1 전자부품(500)의 수직 하방 영역에서 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 인접되게 배치될 수 있으며, 특히 제1 열전달용 구조체(110)들은 도 3에 예시된 핫스팟 부근에 집중적으로 배치될 수 있음이 이해될 수 있을 것이다.
이에 따라, 제2 전자부품(200)에 의한 전원 노이즈 감소 효과를 최대화 하면서도 핫스팟의 열을 신속하게 이동시킬 수 있다.
일실시예에서, 제1 전자부품(500)은 솔더(S) 등에 의하여 회로기판(100)에 결합될 수 있다. 이때, 제1 전자부품(500)은 솔더(S)에 의하여 전술한 제1 금속패턴(131), 제3 금속패턴(133), 제7 금속패턴(134) 등에 결합될 수 있다.
또한, 회로기판(100)의 제2 금속패턴(141), 제4 금속패턴(142), 제5 금속패턴(143), 제6 금속패턴(144) 등은 솔더(S)를 매개로 메인보드 등의 부가기판(800)에 연결될 수 있다. 일실시예에서, 제2 금속패턴(141)과 부가기판(800) 사이에는 일반적인 솔더(S)가 아니라 제1 열전달용 구조체(110)와 유사한 재질 및 형상으로 이루어지는 제3 열전달용 구조체(L1)가 구비될 수 있다. 즉, 제1 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 구성된 제3 열전달용 구조체(L1)를 이용하여 제2 금속패턴(141)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제3 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.
이에 따라, 핫스팟에서 발생된 열이 제1 금속패턴(131)-제1 비아(V1)-제1 열전달용 구조체(110)-제2 비아(V2)-제2 금속패턴(141)의 경로를 거쳐 부가기판(800)으로 신속하게 전달될 수 있다.
한편, 도 1에 예시된 바와 같이 제1 금속패턴(131) 내지 제7 금속패턴(134)이 절연부(120) 외면으로 노출되게 구비되는 경우, 제1 내지 제4 금속패턴(142)은 일종의 접속패드로써의 기능을 수행할 수 있다. 또한, 도시되지는 않았지만, 금속패턴의 일부를 노출시키면서 금속패턴의 다른 부분들과 절연부(120) 등을 보호하기 위하여 솔더레지스트층이 구비될 수도 있다. 또한, 솔더레지스트층 외부로 노출된 금속패턴들의 표면에는 니켈-금 도금층 등 다양한 표면처리층이 구비될 수 있다.
다른 한편으로, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자인 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 신호전송 기능을 수행할 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 신호전송 기능을 수행할 수 있다. 이때, 표면에 구리 도금층(114)이 구비되지 않은 제1 열전달용 구조체(110)를 사용하는 것이 주변 경로로 신호가 전달되는 것을 막기 위하여 필요하다.
반면, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자가 아닌 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 접지단자(Ground terminal)와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미 도시된 별도의 접지단자와 전기적으로 연결될 수 있다. 여기서, 접지단자는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 전원단자인 경우에는, 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미 도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속패드 또는 단자들 또한 미 도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 여기서 전원 제공회로는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다. 이때도 마찬가지로, 표면에 구리 도금층(114)이 구비되지 않은 제1 열전달용 구조체(110)를 사용하는 것이 주변 경로로 신호가 전달되는 것을 막기 위하여 필요하다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 더미단자일 수 있다. 이때, 더미단자는 제1 전자부품(500)의 열을 제1 전자부품(500) 외부로 전달하는 통로로서의 기능만을 수행하는 것일 수도 있다.
도 1 내지 도 8를 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은 코어부(10)를 포함할 수 있다. 코어부(10)는 회로기판(100)의 강성을 보강하여 워피지로 인한 문제를 완화시키는 역할을 수행할 수 있다. 또한, 열전도성이 큰 물질을 코어부(10)에 포함시킴으로써, 전술한 핫스팟 등의 국지적 영역에서 발생된 열을 회로기판(100)의 다른 부분으로 신속하게 분산시켜 과열로 인한 문제를 완화시킬 수도 있다.
한편, 코어부(10)의 상면에는 제1 상부 절연층(121)이 구비되고, 코어부(10)의 하면에는 제1 하부 절연층(121')이 구비될 수 있다. 또한, 필요에 따라 제2 상부 절연층(122) 및 제2 하부 절연층(122')이 더 구비될 수도 있다.
일실시예에서, 코어부(10)에는 제2 열전달용 구조체가 포함될 수 있다. 예컨대, 코어부(10)는 그라파이트 또는 그래핀 등으로 이루어진 제1 코어층(11)을 포함할 수 있다. 여기서, 그라파이트 등은 XY 평면 방향으로의 열전도도가 월등히 높으며, 이에 따라, 열을 효과적이고 신속하게 확산시킬 수 있다.
일실시예에서, 제2 열전달용 구조체는 제1 열전달용 구조체(110)의 측면에 직접 접촉될 수 있다. 예컨대, 코어부(10)에 구비되는 제1 캐비티(C1)로 제2 열전달용 구조체의 측면이 노출되고, 제1 열전달용 구조체(110)가 제1 캐비티(C1)에 접촉될 수 있다는 것이다. 다른 실시예에서, 제2 열전달용 구조체와 제1 열전달용 구조체(110) 사이의 영역에 열전도성이 높은 물질이 구비될 수도 있다. 이때 열전도성이 높은 물질로 써멀 인터페이스 머터리얼(Thermal Interface Material; TIM)을 적용할 수 있다. 이 TIM에는 고분자-금속 복합재료, 세라믹 복합재료 및 탄소계 복합 재료 등이 포함될 수 있다. 예컨대, 에폭시와 탄소섬유 충전제가 혼합된 물질(열전도도 약 660W/mk), 질화실리콘(Silicon Nitride; Si3N4, 열전도도 약 200~320W/mk), 에폭시와 질화붕소(Boron Nitride; BN, 열전도도 약 19W/mk)가 써멀 인터페이스 머터리얼로 적용될 수 있다. 이에 따라, 제1 열전달용 구조체(110)로 유입된 열이, 수직방향으로 이동될 뿐만 아니라, 제2 열전달용 구조체를 통해 수평방향으로도 신속하게 분산될 수 있다.
이렇게, 제1 열전달용 구조체(110)와 제2 열전달용 구조체가 직접 접촉되거나 TIM을 매개로 연결됨에 따라, 제1 전자부품(500) 등의 열이 제1 열전달용 구조체(110)로 신속하게 이동된 후, 하방으로만 전달되는 경우에 비하여 더 신속하게 열이 분산될 수 있다. 또한, 회로기판(100)의 관점에서 핫스팟 등의 특정 영역만 과도하게 온도가 상승하는 경우에 비하여, 회로기판(100) 전체에 고르게 열이 분산됨에 따라 회로기판(100)에 탑재된 각종 부품이나 요소들 각각의 온도 편차가 완화될 수 있으므로 신뢰성이 향상될 수 있다. 또한, 회로기판(100) 전체로 신속하게 열이 분산되므로, 회로기판(100) 전체가 일종의 방열판 역할을 수행하게 되어 결과적으로 방열 면적이 증가되는 효과를 구현할 수 있다.
일실시예에서, 코어부(10)의 표면에는 제1 회로패턴(P1) 및 제2 회로패턴(P2) 등이 구비될 수 있고, 코어부(10)를 관통하는 스루비아(TV)에 의하여 제1 회로패턴(P1)과 제2 회로패턴(P2)이 전기적으로 연결될 수 있다. 또한, 제1 회로패턴(P1)은 제4 비아(V4)에 의하여 제3 금속패턴(133)과 연결될 수 있고, 제2 회로패턴(P2)은 제5 비아(V5)에 의하여 제4 금속패턴(142)과 연결될 수 있다. 그리고, 제3 금속패턴(133)은 솔더(S)에 의하여 제1 전자부품(500)과 연결될 수 있으며, 제4 금속패턴(142)은 솔더(S)에 의하여 부가기판(800)의 접속패드(810)와 연결될 수 있다. 이에 따라, 제1 전자부품(500)과 부가기판(800) 사이에 전기적 신호를 송수신할 수 있게 된다.
한편, 제1 코어층(11)의 일면에는 제2 코어층(12)이 구비되고, 제1 코어층(11)의 타면에는 제3 코어층(13)이 구비될 수 있다. 일실시예에서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나는 PPG 등의 절연물질로 이루어질 수 있다. 다른 실시예에서, 제2 코어층(12) 및 제3 코어층(13)은 구리나 인바(Invar) 등의 금속으로 이루어질 수도 있다. 또 다른 실시예에서, 제1 코어층(11)이 인바(Invar)로 이루어지고 제2 코어층(12) 및 제3 코어층(13)이 구리로 이루어질 수도 있다. 여기서, 제2 코어층(12) 및 제3 코어층(13)중 적어도 하나가 도전성 물질로 이루어진 경우에는, 코어부(10) 표면에 제1 회로패턴(P1)이나 제2 회로패턴(P2) 등이 구비됨에 따라 의도하지 않은 경로로 신호가 전송되는 문제가 발생될 수 있으므로, 코어부(10)의 표면에 절연성을 확보하기 위한 수단이 구비될 수 있다.
일실시예에서, 코어부(10)의 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입된다. 그리고, 제2 전자부품(200)은 제6 비아(V6)에 의하여 제7 금속패턴(134)과 연결되고, 제7 비아(V7)에 의하여 제6 금속패턴(144)과 연결될 수 있다. 한편, 제2 전자부품(200)은 인덕터, 캐패시터 등의 수동소자일 수 있으며, 필요에 따라 IC 등의 능동소자가 제2 전자부품(200)으로써 탑재될 수도 있다. 특히, 제2 전자부품(200)이 캐패시터인 경우, 제7 금속패턴(134)과 연결되는 제1 전자부품(500)의 단자는 전원단자일 수 있다. 즉, 제2 전자부품(200)이 디커플링 캐패시터로써 탑재되어 제1 전자부품(500)의 전원 노이즈를 감소시키는 역할을 수행할 수 있다는 것이다.
이 경우, 제2 전자부품(200)과 제1 전자부품(500) 사이의 경로가 짧아질 수록 노이즈 감소효과가 향상되는데, 이를 위하여 본 발명의 일실시예에 따른 회로기판(100)에서는 제2 전자부품(200)의 적어도 일부가 제1 전자부품(500)의 수직 하방 영역에 배치한다.
도시되지는 않았지만, 코어부(10)를 관통하는 캐비티 대신 코어부(10)의 일부가 함몰된 리세스부가 구비될 수 있으며, 이 리세스부에 제1 열전달용 구조체(110)나 제2 전자부품(200)을 삽입할 수 있다.
한편, 도 1을 참조하면, 제1 열전달용 구조체(110)의 두께는 제2 회로패턴(P2)의 하면 부터 제1 회로패턴(P1)의 상면 까지의 두께보다 두껍게 구현될 수 있다. 더 나아가, 제1 열전달용 구조체(110)의 상면은 제1 회로패턴(P1)의 상면에 비하여 회로기판(100)의 상면에 가깝게 위치될 수 있다. 이에 따라, 또한, 제1 열전달용 구조체(110)와 핫스팟 사이의 거리가 감소되어 핫스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
도 8을 참조하면, 코어부(10)의 표면에 절연막(14)이 구비될 수 있다. 일실시예에서, 제1 코어층(11) 내지 제3 코어층(13)이 열전도성을 가질 뿐만 아니라 전기 전도성을 가질 수도 있다. 따라서, 코어부(10) 표면에 제1 회로패턴(P1) 등을 구비할 경우 코어부(10)에 의하여 원하지 않는 경로로 통전되는 현상을 방지할 필요가 있다. 여기서 절연막(14)은 페럴린(Parylene) 등을 코어부(10) 표면에 기상증착하여 형성될 수 있다. 즉, 도 6에 예시된 스루비아(TV)를 형성하기 위한 스루비아홀을 코어부(10)에 가공한 상태에서, 코어부(10) 표면에 절연물질을 제공함으로써 스루비아(TV)홀 내부에도 절연막(14)을 형성할 수 있다. 이에 따라 스루비아(TV)나 제1 회로패턴(P1), 제2 회로패턴(P2) 등과 코어부(10) 사이의 절연성을 확보할 수 있게 되는 것이다.
한편, 일실시예에서, 제2 코어층(12)과 제3 코어층(13)을 관통하여 제1 코어층(11)의 일부를 노출시키는 코어비아홀이 형성될 수 있다. 이 코어비아홀에 도전성 물질이 구비되어 이루어지는 제8비아는 제1 코어층(11)과 직접 접촉될 수 있다. 여기서, 코어비아홀이 구비된 상태에서 코어부(10) 표면에 절연막(14)을 형성할 경우, 노출된 제1 코어층(11) 표면에도 절연막(14)이 형성되므로 제1 코어층(11)과 제8 비아(V8)는 절연막(14)을 사이에 두고 접촉될 수 있다. 이렇게 제1 코어층(11)과 직접(또는 절연막(14)이 있을 경우 간접)적으로 접촉되는 제8 비아(V8)로 열이 이동될 경우 제1 코어층(11)을 따라 회로기판(100)에 수평인 방향으로 열이 신속하게 분산될 수 있게 된다.
일실시예에서 제2 열전달용 구조체가 그라파이트 또는 그래핀으로 이루어질 수 있는데, 이 경우 그라파이트 또는 그래핀 등은 층간 결합력이 상대적으로 낮은 편이다. 따라서, 회로기판(100)을 제조하는 과정에서 제2 열전달용 구조체가 파손되거나, 회로기판(100)이 완성된 후에도 층간 결합력이 약화되어 신뢰성 문제를 유발할 수 있다.
도 8에 예시된 바와 같이, 제1 코어층(11)에 관통공(11c)이 구비되고, 제2 코어층(12) 및 제3 코어층(13)이 관통공(11c)를 통해 일체로 연결되어 제1 코어층(11)을 견고하게 지지하도록 할 수 있다. 이에 따라, 제1 코어층(11)이 그라파이트 등으로 이루어지더라도 층간 결합력이 강화될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명을 실시함에 있어서 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 회로기판
110 : 제1 열전달용 구조체
111 : 금속층
112 : 절연층
113: 프라이머층
114 : 구리 도금층
120 : 절연부
121 : 제1 상부 절연층
121': 제1 하부 절연층
122 : 제2 상부 절연층
122': 제2 하부 절연층
131 : 제1 금속패턴
133 : 제3 금속패턴
134 : 제7 금속패턴
141 : 제2 금속패턴
142 : 제4 금속패턴
143 : 제5 금속패턴
144 : 제6 금속패턴
S : 솔더
200 : 제2 전자부품
V1 : 제1 비아
V2 : 제2 비아
V4 : 제4 비아
V5 : 제5 비아
V6 : 제6 비아
V7 : 제7 비아
V8 : 제8 비아
10 : 코어부
11 : 제1 코어층
12 : 제2 코어층
13 : 제3 코어층
14 : 절연막
P1 : 제1 회로패턴
P2 : 제2 회로패턴
TV : 스루비아
500 : 제1 전자부품
800 : 부가기판
810 : 접속패드
L1 : 제3 열전달용 구조체
L2 : 방열부
C1 : 제1 캐비티
C2 : 제2 캐비티

Claims (19)

  1. 복수의 절연부용 절연층을 포함하는 절연부; 및
    상기 절연부에 적어도 일부가 삽입된 제1 열전달용 구조체; 를 포함하며,
    상기 제1 열전달용 구조체는 상기 복수의 절연부용 절연층의 적층 방향에 수직한 방향으로 교대로 적층된 복수의 금속층과 복수의 절연층을 포함하는 회로기판.
  2. 청구항 1에 있어서,
    상기 제1 열전달용 구조체의 표면에 일면이 접촉되는 비아; 및 상기 비아의 타면에 접촉되는 금속패턴;을 더 포함하는 회로기판.
  3. 청구항 2에 있어서,
    상기 금속패턴에 결합되는 결합부재; 및 상기 결합부재에 접촉되는 제1 전자부품;을 더 포함하는 회로기판.
  4. 청구항 2에 있어서,
    상기 금속패턴으로 열 및 전기신호 중 적어도 하나가 통과되는 회로기판.
  5. 청구항 1에 있어서,
    상기 제1 열전달용 구조체의 상면에 일면이 접촉되는 제1 비아;
    상기 제1 비아의 타면에 접촉되는 제1 금속패턴;
    상기 제1 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아; 및
    상기 제2 비아의 타면에 접촉되는 제2 금속패턴;
    을 더 포함하는 회로기판.
  6. 청구항 5에 있어서,
    상기 제1 금속패턴에 제1 결합부재가 접촉되고, 상기 제1 결합부재에는 제1 전자부품이 접촉되는 회로기판.
  7. 청구항 6에 있어서,
    상기 제2 금속패턴에 제2 결합부재가 접촉되고, 상기 제2 결합부재에는 부가기판이 접촉되며, 상기 제1 전자부품에서 발생된 열이 상기 제1 결합부재, 상기 제1 금속패턴, 상기 제1 비아, 상기 제1 열전달용 구조체, 상기 제2 비아, 상기 제2 금속패턴 및 상기 제2 결합부재를 거쳐 상기 부가기판에 전달되는 회로기판.
  8. 청구항 7에 있어서,
    상기 부가기판을 관통하여 상부면 및 하부면이 노출되되 열전도성 물질로 이루어지는 방열부의 상면에 상기 제2 결합부재가 결합되는 회로기판.
  9. 청구항 8에 있어서,
    상기 제2 결합부재는 열전도성 물질로 이루어지는 회로기판.
  10. 청구항 6에 있어서,
    상기 제1 전자부품에서 발생된 열이 상기 제1 결합부재, 상기 제1 금속패턴 및 상기 제1 비아를 거쳐 상기 제1 열전달용 구조체로 전달되는 회로기판.
  11. 청구항 5에 있어서,
    상기 제1 비아 및 상기 제2 비아 중 적어도 하나는 복수 개 구비되는 회로기판.
  12. 절연부;
    상기 절연부에 적어도 일부가 삽입되며, 금속층과 절연층이 교대로 적층된 제1 열전달용 구조체;
    상기 제1 열전달용 구조체의 상면에 일면이 접촉되는 제1 비아;
    상기 제1 비아의 타면에 접촉되는 제1 금속패턴;
    상기 제1 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아; 및
    상기 제2 비아의 타면에 접촉되는 제2 금속패턴; 를 포함하며,
    상기 제2 금속패턴에 제2 결합부재가 접촉되고, 상기 제2 결합부재에는 부가기판이 접촉되는 회로기판.
  13. 청구항 12에 있어서,
    상기 제1 열전달용 구조체의 열이 상기 제2 비아, 상기 제2 금속패턴 및 상기 제2 결합부재를 거쳐 상기 부가기판에 전달되는 회로기판.
  14. 청구항 1에 있어서,
    상기 제1 열전달용 구조체의 표면에는 프라이머층이 구비되는 회로기판.
  15. 청구항 14에 있어서,
    상기 프라이머층은 실란계 또는 아크릴계 실란을 포함하는 회로기판.
  16. 청구항 1에 있어서,
    상기 제1 열전달용 구조체의 표면에는 구리 도금층이 구비되는 회로기판.
  17. 청구항 1에 있어서,
    상기 제1 열전달용 구조체의 표면에는 구리 도금층이 구비되고,
    상기 구리 도금층의 표면에 프라이머층이 더 구비되는 회로기판.
  18. 청구항 1에 있어서,
    상기 회로기판의 상부에는 제1 전자부품이 탑재되며,
    상기 제1 열전달용 구조체의 적어도 일부는 상기 제1 전자부품의 수직 하방에 위치하는 회로기판.
  19. 청구항 18에 있어서,
    상기 절연부 내에 구비되고, 상기 제1 전자부품의 수직 하방에 적어도 일부가 위치되는 제2 전자부품을 더 포함하는 회로기판.
KR1020140131228A 2014-09-30 2014-09-30 방열 구조체를 포함하는 회로기판 KR102194720B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140131228A KR102194720B1 (ko) 2014-09-30 2014-09-30 방열 구조체를 포함하는 회로기판
US14/870,741 US9699885B2 (en) 2014-09-30 2015-09-30 Circuit board including heat dissipation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140131228A KR102194720B1 (ko) 2014-09-30 2014-09-30 방열 구조체를 포함하는 회로기판

Publications (2)

Publication Number Publication Date
KR20160038359A KR20160038359A (ko) 2016-04-07
KR102194720B1 true KR102194720B1 (ko) 2020-12-23

Family

ID=55586029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140131228A KR102194720B1 (ko) 2014-09-30 2014-09-30 방열 구조체를 포함하는 회로기판

Country Status (2)

Country Link
US (1) US9699885B2 (ko)
KR (1) KR102194720B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721868B2 (en) * 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20210119656A (ko) * 2020-03-25 2021-10-06 삼성전기주식회사 안테나 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2014036033A (ja) * 2012-08-07 2014-02-24 Hitachi Automotive Systems Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3684830B2 (ja) 1998-03-27 2005-08-17 イビデン株式会社 プリント配線板
KR20080111567A (ko) * 1999-09-02 2008-12-23 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR100976201B1 (ko) * 2007-10-30 2010-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
TWI505755B (zh) * 2012-04-13 2015-10-21 Subtron Technology Co Ltd 封裝載板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
JP2014036033A (ja) * 2012-08-07 2014-02-24 Hitachi Automotive Systems Ltd 半導体装置

Also Published As

Publication number Publication date
KR20160038359A (ko) 2016-04-07
US9699885B2 (en) 2017-07-04
US20160095198A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR102268386B1 (ko) 회로기판
KR102374256B1 (ko) 회로기판 및 회로기판 제조방법
JP5992368B2 (ja) パッケージキャリア
KR102253473B1 (ko) 회로기판
US9832856B2 (en) Circuit board
KR102262906B1 (ko) 회로기판
JP6682741B2 (ja) 回路基板及び回路基板組立体
KR102295105B1 (ko) 회로기판 및 회로기판 제조방법
US10497847B2 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
JP2012009828A (ja) 多層回路基板
KR20160015980A (ko) 인쇄회로기판 및 그 제조방법
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
US9345125B2 (en) Wiring substrate
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
JPH065994A (ja) 多層プリント配線板
JP2017130618A (ja) 電子部品放熱構造
JP2011166029A (ja) 配線基板、それを用いた電子装置、及び配線基板の製造方法
KR101097608B1 (ko) 복층 엘이디용 금속인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant