Nothing Special   »   [go: up one dir, main page]

KR100976201B1 - 인쇄회로기판 및 그 제조 방법 - Google Patents

인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100976201B1
KR100976201B1 KR1020070109590A KR20070109590A KR100976201B1 KR 100976201 B1 KR100976201 B1 KR 100976201B1 KR 1020070109590 A KR1020070109590 A KR 1020070109590A KR 20070109590 A KR20070109590 A KR 20070109590A KR 100976201 B1 KR100976201 B1 KR 100976201B1
Authority
KR
South Korea
Prior art keywords
insulating layer
heat
layer
core substrate
heat dissipation
Prior art date
Application number
KR1020070109590A
Other languages
English (en)
Other versions
KR20090043818A (ko
Inventor
임성진
이태곤
오화섭
신영환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070109590A priority Critical patent/KR100976201B1/ko
Publication of KR20090043818A publication Critical patent/KR20090043818A/ko
Application granted granted Critical
Publication of KR100976201B1 publication Critical patent/KR100976201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

인쇄회로기판 및 그 제조 방법이 개시된다. 전자소자가 실장되는 인쇄회로기판으로서, 캐비티(cavity)가 형성되는 코어 기판과, 캐비티에 수용되는 방열체와, 코어 기판의 일면에 방열체를 커버하도록 형성되는 제1 절연층과, 코어 기판의 타면에 방열체를 커버하도록 형성되는 제2 절연층과, 제1 절연층 및 제2 절연층의 표면에 방열체와 접하도록 형성되어, 방열체를 통해 전자소자의 열을 외부로 방출하는 방열 패드를 포함하는 인쇄회로기판은, 방열 기능을 향상시킬 수 있고, 미세한 외층 회로를 형성할 수 있다.
방열체, 전자소자

Description

인쇄회로기판 및 그 제조 방법{Printed circuit board and method for manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조 방법에 관한 것이다.
종래에는, 전자소자 패키지용 인쇄회로기판의 방열 특성(thermal dissipation)을 향상시키기 위해, 전자소자가 실장되는 부위에 관통홀을 가공한 후, 열전도도가 높은 구리를 30마이크로미터 이상 두껍게 도금하고, 에폭시 수지(epoxy resin)를 충진한 다음, 표면을 금으로 도금하는 열 비아(thermal via)공법이 사용되었다.
그러나, 복수 개의 칩(multi chip)이 부착되는 SiP(system in package)나 모듈 패키지(module package)와 같이, 전자소자 패키지가 소형화, 복합화됨에 따라, 전자소자 패키지용 인쇄회로기판은 더욱 향상된 방열 특성이 필요하게 되었다.
이에, 전자소자에서 발생되는 열을 효과적으로 방출시킬 수 있으며, 결과적으로 전자소자 패키지의 동작 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조 방법이 요구되고 있는 상황이다.
본 발명은, 방열 기능이 향상될 수 있고, 미세한 외층 회로가 형성될 수 있는 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 전자소자가 실장되는 인쇄회로기판으로서, 캐비티(cavity)가 형성되는 코어 기판과, 캐비티에 수용되는 방열체와, 코어 기판의 일면에 방열체를 커버하도록 형성되는 제1 절연층과, 코어 기판의 타면에 방열체를 커버하도록 형성되는 제2 절연층과, 제1 절연층 및 제2 절연층의 표면에 방열체와 접하도록 형성되어, 방열체를 통해 전자소자의 열을 외부로 방출하는 방열 패드를 포함하는 인쇄회로기판이 제공된다.
방열체 및 방열 패드의 사이즈(size)는 각각 전자소자의 사이즈 이상일 수 있다.
방열체는 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 적어도 어느 하나를 포함하여 이루어질 수 있다.
또한, 본 발명의 다른 측면에 따르면, 전자소자의 열을 외부로 방출하는 인쇄회로기판을 제조하는 방법으로서, 코어 기판에 캐비티를 형성하는 단계, 캐비티에 방열체를 삽입하는 단계, 코어 기판의 일면에 방열체를 커버하도록 제1 절연층을 형성하는 단계, 코어 기판의 타면에 방열체를 커버하도록 제2 절연층을 형성하는 단계, 및 제1 절연층 및 제2 절연층의 표면에 방열체와 접하도록 방열 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.
캐비티를 형성하는 단계와 방열체를 삽입하는 단계 사이에, 코어 기판의 타면에 지지 테이프를 적층하는 단계를 더 포함하고, 제1 절연층을 형성하는 단계와 제2 절연층을 형성하는 단계 사이에, 지지 테이프를 제거하는 단계를 더 포함할 수 있다.
방열 패드를 형성하는 단계는, 제1 절연층 및 제2 절연층의 표면에 방열체가 노출되도록 방열 홈을 형성하는 단계, 제1 절연층 및 제2 절연층의 표면에 방열 홈이 노출되도록 도금 레지스트층을 형성하는 단계, 및 도금 레지스트층이 형성되는 영역을 제외한 제1 절연층 및 제2 절연층의 표면에 전도성 물질을 도금하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 방열 기능을 향상될 수 있고, 미세한 외층 회로가 형성될 수 있다.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도이다. 도 1을 참조하면, 인쇄회로기판(100), 코어 기판(110), 내층 회로(112), 캐비티(cavity, 114), 방열체(120), 제1 절연층(130), 제2 절연층(140), 외층 회로(150), 비아 홀(via hole, 165), 비아(via, 160), 방열 홈(175), 방열 패드(170)가 도시되어 있다.
본 실시예에 따르면, 방열체(120)의 부피를 증가시킴으로써, 실장되는 전자소자의 열을 효과적으로 방출할 수 있으며, 미세한 외층회로가 형성될 수 있는 인쇄회로기판(100)이 제시된다.
코어 기판(110)은 절연층의 양면에 내층 회로(112)가 형성된 양면 인쇄회로기판일 수 있고, 이 양면에 형성된 내층 회로(112)는 비아(116)를 통해 전기적으로 연결될 수 있다.
내층 회로(112)는, 포토 리소그래피(photo-lithography) 방식에 의해, 동박적층판(copper clad laminate)의 구리층에 에칭 레지스트층(etching resist layer)을 선택적으로 형성하고, 에칭 레지스트층이 형성되지 않은 구리층 영역에 에칭액을 도포하여, 구리층을 선택적으로 제거함으로써 형성될 수 있으며, 이들 간의 전기적 연결을 위한 비아(116)는, 코어 기판에 관통홀을 형성하고, 이를 도금함으로써 형성될 수 있다.
또한, 코어 기판(110)에는, 방열체(120)가 삽입될 수 있도록 코어 기판(110)을 관통하는 캐비티(114)가 형성될 수 있으며, 캐비티(114)는, 펀치(punch) 또는 블레이드(blade)를 이용하여, 코어 기판(110)에 방열체(120)와 상응하도록 형성될 수 있다.
방열체(120)는, 캐비티(114)에 수용될 수 있으며, 제1 절연층(130) 및 제2 절연층(140)에 의해 커버되어 내부에 매립될 수 있다. 구리(Cu), 알루미늄(Al) 및 인바(Invar)중에서 적어도 어느 하나, 즉, 구리, 알루미늄 또는 인바 각각과, 이들 중 2개 이상의 혼합물 또는 화합물로 이루어질 수 있다.
방열체(120)의 사이즈(size)는 인쇄회로기판(100)에 실장될 전자소자의 사이즈와 같거나 그보다 클 수 있으며, 이에 따라, 방열체(120)의 부피가 커지게 되므로, 종래 열 비아(thermal via)를 사용하여 전자소자의 열을 방출하는 경우에 비하여, 보다 효과적으로 전자소자의 열을 외부로 방출할 수 있다.
방열체(120)는, 코어 기판(110)의 타면을 일시적으로 막을 수 있도록 코어 기판(110)의 타면에 적층되는 지지 테이프에 의해 고정됨으로써, 코어 기판(110)의 캐비티(114) 내에 수용될 수 있으며, 이후, 제1 절연층(130)이 형성되고, 지지 테이프가 제거된 후, 제2 절연층(140)이 형성됨으로써, 제1 절연층(130) 및 제2 절연층(140)에 의해 커버되어 내부에 매립될 수 있다.
여기서, 지지 테이프는 제거 시에 잔류물이 남지 않는 물질을 이용함으로써, 이후의 공정에 영향을 미치지 않도록 제1 절연층(130)이 코어 기판(110)의 타면에 형성된 이후에 제거될 수 있다.
제1 절연층(130)은, 코어 기판(110)의 일면에 방열체(120)를 커버하도록 형성될 수 있고, 예를 들어, 프리프레그(prepreg)일 수 있으며, 제1 절연층의 표면에는 외층 회로(150) 및 방열 패드(170)가 형성될 수 있으며, 제1 절연층에는 내층 회로(112)와 외층 회로(150)를 전기적으로 연결시키는 비아(160)가 형성될 수 있다.
제1 절연층(130)을 코어 기판(110)의 일면에 형성함에 따라, 캐비티(114)와 방열체(120) 사이의 공간이 충전되어, 방열체(120)가 코어 기판(110)의 캐비티(114)에 고정될 수 있다.
제2 절연층(140)은, 코어 기판(110)의 타면에 방열체(120)를 커버하도록 형성될 수 있고, 제2 절연층(140)도 제1 절연층(130)과 마찬가지로, 프리프레그와 같은 물질을 이용할 수 있으며, 제2 절연층의 표면에는 외층 회로(150) 및 방열 패드(170)가 형성될 수 있으며, 제2 절연층에는 내층 회로(112)와 외층 회로(150)를 전기적으로 연결시키는 비아(160)가 형성될 수 있다.
코어 기판(110)의 타면에 제2 절연층(140)을 형성함에 따라, 방열체(120)가 제1 절연층(130)과 제2 절연층(140) 사이에 완전히 매립될 수 있으며, 이에 따라, 방열체는 인쇄회로기판(100)에 실장될 전자소자의 열을 외부로 방출 시키는 중간 통로가 될 수 있다.
방열 패드(170)는, 제1 절연층(130) 및 제2 절연층(140)의 표면에 방열체(120)와 접하도록 형성되어, 방열체(120)를 통해 전자소자의 열을 외부로 방출할 수 있다. 즉, 방열 패드(170)의 일측에는 전자소자가 실장되어, 전자소자에서 발생되는 열이 방열 패드(170)의 일측에서 방열체(120)를 통하여 방열체(120)의 타측으로 전달되어 방출될 수 있다.
이때, 방열 패드(170)의 사이즈는, 전자소자의 사이즈와 같거나, 그보다 크 게 형성될 수 있어, 보다 효과적으로 전자소자의 열이 외부로 방출될 수 있다.
외층 회로(150)는, 제1 절연층(130) 및 제2 절연층(140)의 표면에 형성될 수 있고, 내층 회로(112)와 비아(160)를 통해 전기적으로 연결될 수 있으며, 외층 회로(150)의 일부는 전자소자와 전기적으로 연결되는 본딩 패드일 수 있고, 또 다른 일부는 다른 인쇄회로기판과의 전기적 연결을 위한 범프 패드일 수 있다. 또한, 비아(160)는, 제1 절연층(130) 및 제2 절연층(140)에 형성되어 내층 회로(112)와 외층 회로(150)를 전기적으로 연결시킬 수 있다.
방열 패드(170), 비아(160) 및 외층 회로(150)는 에디티브(additive) 공정을 이용하여 동시에 형성될 수 있으며, 이는 다음과 같이 나누어 설명할 수 있다.
먼저, 제1 절연층(130) 및 제2 절연층(140)의 표면에 방열체(120)와 내층 회로(112)의 일부가 노출되도록 방열 홈(175) 및 비아 홀(165)을 형성할 수 있다. 즉, 레이저 드릴(laser drill)을 이용하여 제1 절연층(130) 및 제2 절연층(140)의 일부를 미세하게 제거함으로써, 제1 절연층(130) 및 제2 절연층(140) 사이에 매립되는 방열체(120) 및 내층 회로(112)를 외부와 연결시키도록, 제1 절연층(130) 및 제2 절연층(140)의 표면에 방열 홈(175) 및 비아(160)가 형성될 수 있으며, 이에 따라, 방열체(120) 표면의 일부와 내층 회로(112)의 일부가 외부로 노출될 수 있다.
이어서, 제1 절연층(130) 및 제2 절연층(140)의 표면에 방열 홈(175), 비아 홀(165) 및 외층 회로(150)가 형성될 영역이 노출되도록 도금 레지스트층을 형성할 수 있다. 제1 절연층(130) 및 제2 절연층(140)의 표면에, 예를 들어, 드라이 필 름(dry film)과 같은 도금 레지스트층을 형성하고, 포토 리소그래피 공정에 의하여 이를 선택적으로 노광 및 현상하여, 방열 홈(175), 비아 홀(165) 및 외층 회로(150)가 형성될 영역을 노출시킬 수 있으며, 이에 따라, 노출된 영역을 도금하여 방열 패드(170), 비아(160) 및 외층 회로(150)가 형성될 수 있다.
마지막으로, 도금 레지스트층이 형성되는 영역을 제외한 제1 절연층(130) 및 제2 절연층(140)의 표면에 전도성 물질을 도금한 후, 도금 레지스트층을 제거할 수 있다. 제1 절연층(130) 및 제2 절연층(140) 중, 도금 레지스트층이 형성되지 않은 영역에, 구리와 같은 전도성 물질을 도금하여, 방열 패드(170), 비아(160) 및 외층 회로(150)가 형성될 수 있으며, 이에 따라, 종래 서브트렉티브(subtractive) 공정과 같이, 전도층을 에칭하여 회로 패턴을 형성하는 경우에 비하여 보다 미세한 외층 회로(150)를 형성할 수 있다.
도금 후에는 도금 레지스트층을 잔류물이 남지 않도록 제거할 수 있으며, 이후, 솔더 레지스트층을 형성하고, 외층 회로(150)의 패드 부분 또는 방열 패드(170)에 솔더링(soldering)을 위한 니켈층(Ni layer) 및 금층(Au layer)을 형성할 수도 있을 것이다.
또한, 방열 패드(170), 비아(160) 및 외층 회로(150)는, 세미 에디티브(semi-additive) 공정을 이용하여 형성될 수도 있다. 즉, 도금 레지스트층을 형성하기 이전에, 제1 절연층(130) 및 제2 절연층(140)의 표면에 전도성 물질로 이루어진 시드층(seed layer)을 형성하고, 이 시드층 상에 방열 홈(175), 비아 홀(165) 및 외층 회로(150)이 형성될 영역이 노출되도록 선택적으로 도금 레지스트층을 형 성한 후, 시드층 상에 전도성 물질을 도금하고 도금 레지스트층을 제거하고, 플래시 에칭(flash etching)에 의해 도금된 전도성 물질의 표면 및 시드층을 함께 제거함에 따라, 방열 패드(170), 비아(160) 및 미세한 외층 회로(150)를 형성할 수 있다.
다음으로, 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법의 일 실시예에 대해 설명하도록 한다.
도 2는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도이고, 도 3 내지 도 11은 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
도 2 내지 도 11을 참조하면, 인쇄회로기판(200), 코어 기판(210), 내층 회로(212), 캐비티(214), 지지 테이프(280), 방열체(220), 제1 절연층(230, 230'), 제2 절연층(240, 240'), 외층 회로(250), 비아 홀(265), 비아(260), 방열 홈(275), 방열 패드(270), 도금 레지스트층(290)이 도시되어 있다.
본 실시예에 따르면, 에디티브 또는 세미 에디티브 방식을 이용함으로써, 미세한 외층 회로(250)를 형성할 수 있고, 단순한 공정으로 큰 부피의 방열체(220)를 형성할 수 있는 인쇄회로기판(200) 제조 방법이 제시된다.
먼저, 도 3과 같이, 코어 기판(210)에 캐비티(214)를 형성한다(S210). 즉, 방열체(220)를 삽입할 수 있도록 코어 기판(210)을 관통하는 캐비티(214)를 형성할 수 있다. 코어 기판(210)은 절연층의 양면에 내층 회로(212)가 형성된 양면 인쇄회 로기판일 수 있으며, 이 양면에 형성된 내층 회로(212)는 비아(216)를 통해 전기적으로 연결될 수 있다.
코어 기판(210)의 내층 회로(212)는, 포토 리소그래피 방식에 의해, 동박적층판의 구리층에 에칭 레지스트층을 선택적으로 형성하고, 에칭 레지스트층이 형성되지 않은 구리층 영역에 에칭액을 도포하여 구리층을 선택적으로 제거함으로써 형성될 수 있으며, 이들 간의 전기적 연결을 위한 비아(216)는 코어 기판에 관통홀을 형성하고, 이를 도금함으로써 형성될 수 있다.
또한, 캐비티(214)는, 펀치(punch) 또는 블레이드(blade)를 이용하여, 코어 기판(210)에 방열체(220)와 상응하도록 형성될 수 있다.
다음으로, 도 4와 같이, 코어 기판(210)의 타면에 지지 테이프(280)를 적층한다(S220). 코어 기판(210)의 타면을 일시적으로 막아 방열체(220)를 캐비티(214) 내에 고정시킬 수 있으며, 이를 위하여 코어 기판(210)의 타면에 지지 테이프(280)를 적층할 수 있다.
지지 테이프(280)는 제거 시에 잔류물이 남지 않는 물질을 이용하여, 제1 절연층(230)이 코어 기판(210)의 타면에 형성된 이후에 제거될 수 있으며, 이에 대하여는 후술하도록 한다.
다음으로, 도 5와 같이, 캐비티(214)에 방열체(220)를 삽입한다(S230). 방열체(220)는, 코어 기판(210)의 일면 방향에서 캐비티(214) 내에 삽입되어, 코어 기판(210)의 타면에 적층된 지지 테이프(280)에 의해 고정될 수 있다.
방열체(220)는 열전도도가 우수한 구리, 알루미늄 및 인바 중 적어도 하나, 즉, 구리, 알루미늄 또는 인바 각각과, 이들 중 2개 이상의 혼합물 또는 화합물로 이루어질 수 있다. 또한, 방열체(220)의 사이즈는, 인쇄회로기판(200)에 실장될 전자소자의 사이즈와 같거나 그보다 클 수 있으며, 이에 따라, 방열체(220)의 부피가 커지게 되므로, 종래 열 비아(260)를 사용하여 전자소자의 열을 방출하는 경우에 비하여, 보다 효과적으로 전자소자의 열을 외부로 방출할 수 있다.
다음으로, 도 6과 같이, 코어 기판(210)의 일면에 방열체(220)를 커버하도록 제1 절연층(230)을 형성한다(S240). 제1 절연층(230)은 예를 들어, 프리프레그(prepreg)일 수 있으며, 제1 절연층(230)을 코어 기판(210)의 일면에 형성함으로써, 캐비티(214)와 방열체(220) 사이의 공간을 충전하여, 방열체(220)가 코어 기판(210)의 캐비티(214)에 고정될 수 있다.
다음으로, 도 7과 같이, 지지 테이프(280)를 제거한다(S250). 코어 기판(210)의 일면에 제1 절연층(230)이 형성되어 캐비티(214) 내에 방열체(220)를 고정시킨 이후에는, 지지 테이프(280)를 제거할 수 있으며, 전술한 바와 같이, 이후 공정에 영향을 미치지 않도록, 지지 테이프(280)는 제거 시에 잔류물을 남기지 않는 물질을 사용할 수 있다.
다음으로, 도 8과 같이, 코어 기판(210)의 타면에 방열체(220)를 커버하도록 제2 절연층(240)을 형성한다(S260). 제2 절연층(240)도 제1 절연층(230)과 마찬가지로, 프리프레그와 같은 물질을 이용할 수 있으며, 코어 기판(210)의 타면에 제2 절연층(240)을 형성함으로써, 방열체(220)는 제1 절연층(230)과 제2 절연층(240) 사이에 완전히 매립될 수 있으며, 이에 따라, 인쇄회로기판(200)에 실장될 전자소 자의 열을 외부로 방출 시키는 중간 통로의 역할을 할 수 있다.
마지막으로, 도 9 내지 도 11과 같이, 제1 절연층(230) 및 제2 절연층(240)의 표면에 방열체(220)와 접하도록 방열 패드(270)를 형성한다(S270). 에디티브 공정을 이용하여 방열 패드(270), 비아(260) 및 미세한 외층 회로(250)를 동시에 형성할 수 있으며, 방열 패드(270)의 일측에는 전자소자가 실장되어 전자소자에서 발생되는 열이 방열 패드(270)의 일측에서 방열체(220)를 통하여 방열체(220)의 타측으로 전달되어 외부로 방출될 수 있다.
이때, 방열 패드(270)의 사이즈는, 전자소자의 사이즈와 같거나, 그보다 크게 형성될 수 있어, 보다 효과적으로 전자소자의 열이 외부로 방출될 수 있다.
방열 패드(270), 비아(260) 및 외층 회로(250)를 형성하는 공정은 다음과 같이 나누어 설명할 수 있다.
우선, 도 9와 같이, 제1 절연층(230') 및 제2 절연층(240')의 표면에 방열체(220)가 노출되도록 방열 홈(275)을 형성한다(S272). 제1 절연층(230') 및 제2 절연층(240') 사이에 매립되어 있는 방열체(220)를 외부와 연결시키도록 제1 절연층(230') 및 제2 절연층(240')의 표면에 방열 홈(275)이 형성될 수 있으며, 이에 따라, 방열체(220) 표면의 일부가 외부로 노출될 수 있다.
방열 홈(275)은, 레이저 드릴(laser drill)을 이용하여 제1 절연층(230') 및 제2 절연층(240') 의 일부를 미세하게 제거함으로써 형성될 수 있으며, 이 때, 내층 회로(212)와 외층 회로(250)를 전기적으로 연결시키는 비아(260)를 형성하기 위하여, 제1 절연층(230') 및 제2 절연층(240')의 표면에 비아 홀(265)을 형성할 수 도 있다.
이어서, 도 10과 같이, 제1 절연층(230') 및 제2 절연층(240')의 표면에 방열 홈(275)이 노출되도록 도금 레지스트층(290)을 형성한다(S274). 제1 절연층(230') 및 제2 절연층(240')의 표면에, 예를 들어, 드라이 필름과 같은 도금 레지스트층(290)을 형성하고, 포토 리소그래피 공정에 의하여 이를 선택적으로 노광 및 현상하여, 방열 홈(275), 비아 홀(265) 및 외층 회로(250)가 형성될 영역을 노출시킬 수 있으며, 이에 따라, 노출된 영역을 도금하여 방열 패드(270), 비아(260) 및 외층 회로(250)가 형성될 수 있다.
이후에, 도 11과 같이, 도금 레지스트층(290)이 형성되는 영역을 제외한 제1 절연층(230') 및 제2 절연층(240')의 표면에 전도성 물질을 도금하고(S276), 도금 레지스트층(290)을 제거한다(S278). 제1 절연층(230') 및 제2 절연층(240') 중, 도금 레지스트층(290)이 형성되지 않은 영역에, 구리와 같은 전도성 물질을 도금하여, 방열 패드(270), 비아(260) 및 외층 회로(250)가 형성될 수 있으며, 이에 따라, 종래 서브트렉티브(subtractive) 공정과 같이, 전도층을 에칭하여 회로 패턴을 형성하는 경우에 비하여 보다 미세한 외층 회로(250)를 형성할 수 있다.
도금 후에는 도금 레지스트층(290)을 잔류물이 남지 않도록 제거할 수 있으며, 이후, 솔더 레지스트층을 형성하고, 외층 회로(250)의 패드 부분 또는 방열 패드(270)에 솔더링(soldering)을 위한 니켈층(Ni layer) 및 금층(Au layer)을 형성할 수도 있을 것이다.
본 실시예의 경우, 에디티브 공정에 의하여 방열 패드(270), 비아(260) 및 외층 회로(250)를 형성하였으나, 세미 에디티브 공정을 이용하여 방열 패드(270) 및 외층 회로(250)를 형성할 수도 있다.
즉, 도금 레지스트층(290)을 형성하기 이전에, 제1 절연층(230') 및 제2 절연층(240')의 표면에 전도성 물질로 이루어진 시드층을 형성하고, 이 시드층 상에 방열 홈(275), 비아 홀(265) 및 외층 회로(250)가 형성될 영역이 노출되도록 선택적으로 도금 레지스트층(290)을 형성한 후, 시드층 상에 전도성 물질을 도금하고 도금 레지스트층(290)을 제거하고, 플래시 에칭에 의해 도금된 전도성 물질의 표면 및 시드층을 함께 제거함에 따라, 방열 패드(270), 비아(260) 및 미세한 외층 회로(250)를 형성할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 측면에 따른 인쇄회로기판의 일 실시예를 나타낸 단면도.
도 2는 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법의 일 실시예를 나타낸 순서도.
도 3 내지 도 11은 본 발명의 다른 측면에 따른 인쇄회로기판 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110: 인쇄회로기판 110: 코어 기판
112: 내층 회로 114: 캐비티(cavity)
120: 방열체 130: 제1 절연층
140: 제2 절연층 150: 외층 회로
165: 비아 홀(via hole) 116, 160: 비아(via)
175: 방열 홈 170: 방열 패드

Claims (6)

  1. 전자소자가 실장되는 인쇄회로기판으로서,
    캐비티(cavity)가 형성되며, 절연층의 양면에 내층 회로가 형성되는 코어 기판과;
    상기 캐비티에 수용되는 방열체와;
    상기 코어 기판의 일면에 상기 방열체를 커버하도록 형성되는 제1 절연층과;
    상기 코어 기판의 타면에 상기 방열체를 커버하도록 형성되는 제2 절연층과;
    상기 제1 절연층 및 상기 제2 절연층의 표면에 상기 방열체가 노출되도록 형성되는 방열홈과;
    상기 제1 절연층 및 상기 제2 절연층의 표면에 상기 방열홈을 통해 노출되는 상기 방열체와 접하도록 형성되어, 상기 방열체를 통해 상기 전자소자의 열을 외부로 방출하는 방열 패드를 포함하며,
    상기 방열체 및 상기 방열 패드의 사이즈(size)는 각각 상기 전자소자의 사이즈 이상인, 인쇄회로기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 방열체는 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 적어도 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기 판.
  4. 전자소자의 열을 외부로 방출하는 인쇄회로기판을 제조하는 방법으로서,
    절연층의 양면에 내층회로가 형성되는 코어 기판에 캐비티를 형성하는 단계;
    상기 캐비티에 상기 전자소자의 사이즈 이상인 방열체를 삽입하는 단계;
    상기 코어 기판의 일면에 상기 방열체를 커버하도록 제1 절연층을 형성하는 단계;
    상기 코어 기판의 타면에 상기 방열체를 커버하도록 제2 절연층을 형성하는 단계; 및
    상기 제1 절연층 및 상기 제2 절연층의 표면에 상기 방열체와 접하며, 상기 전자소자의 사이즈 이상인 방열 패드를 형성하는 단계를 포함하며,
    상기 방열 패드를 형성하는 단계는,
    상기 제1 절연층 및 상기 제2 절연층의 표면에 상기 방열체가 노출되도록 방열 홈을 형성하는 단계;
    상기 제1 절연층 및 상기 제2 절연층의 표면에 상기 방열 홈이 노출되도록 도금 레지스트층을 형성하는 단계; 및
    상기 도금 레지스트층이 형성되는 영역을 제외한 상기 제1 절연층 및 상기 제2 절연층의 표면에 전도성 물질을 도금하는 단계를 포함하는, 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    상기 캐비티를 형성하는 단계와 상기 방열체를 삽입하는 단계 사이에,
    상기 코어 기판의 타면에 지지 테이프를 적층하는 단계를 더 포함하고,
    상기 제1 절연층을 형성하는 단계와 상기 제2 절연층을 형성하는 단계 사이에,
    상기 지지 테이프를 제거하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
  6. 삭제
KR1020070109590A 2007-10-30 2007-10-30 인쇄회로기판 및 그 제조 방법 KR100976201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109590A KR100976201B1 (ko) 2007-10-30 2007-10-30 인쇄회로기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109590A KR100976201B1 (ko) 2007-10-30 2007-10-30 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090043818A KR20090043818A (ko) 2009-05-07
KR100976201B1 true KR100976201B1 (ko) 2010-08-17

Family

ID=40854482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109590A KR100976201B1 (ko) 2007-10-30 2007-10-30 인쇄회로기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100976201B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160102727A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160103221A (ko) 2015-02-23 2016-09-01 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160120481A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판
KR101758857B1 (ko) 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6682741B2 (ja) * 2014-06-23 2020-04-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板組立体
KR102253473B1 (ko) * 2014-09-30 2021-05-18 삼성전기주식회사 회로기판
KR102194720B1 (ko) * 2014-09-30 2020-12-23 삼성전기주식회사 방열 구조체를 포함하는 회로기판
JP6788268B2 (ja) 2016-02-22 2020-11-25 株式会社ダイワ工業 配線基板又は配線基板材料の製造方法
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179309A (ja) * 2002-11-26 2004-06-24 New Japan Radio Co Ltd プリント回路基板の放熱構造とその製造方法
KR100602847B1 (ko) * 2004-02-27 2006-07-19 럭스피아 주식회사 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
KR100648971B1 (ko) * 2005-10-05 2006-11-27 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR20070101183A (ko) * 2007-07-11 2007-10-16 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179309A (ja) * 2002-11-26 2004-06-24 New Japan Radio Co Ltd プリント回路基板の放熱構造とその製造方法
KR100602847B1 (ko) * 2004-02-27 2006-07-19 럭스피아 주식회사 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
KR100648971B1 (ko) * 2005-10-05 2006-11-27 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR20070101183A (ko) * 2007-07-11 2007-10-16 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758857B1 (ko) 2014-10-24 2017-07-18 삼성전기주식회사 인쇄회로기판, 그 제조방법 및 모듈
KR20160102727A (ko) 2015-02-23 2016-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160103221A (ko) 2015-02-23 2016-09-01 삼성전기주식회사 회로기판 및 회로기판 제조방법
KR20160120481A (ko) 2015-04-08 2016-10-18 삼성전기주식회사 회로기판
US9832856B2 (en) 2015-04-08 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Circuit board

Also Published As

Publication number Publication date
KR20090043818A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
EP2894950B1 (en) Embedded heat slug to enhance substrate thermal conductivity
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
KR102222608B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005217225A (ja) 半導体装置及びその製造方法
JP2004064043A (ja) 半導体パッケージング装置
KR20100123399A (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US9345125B2 (en) Wiring substrate
KR100945953B1 (ko) 인쇄회로기판 및 그 제조 방법
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2016219535A (ja) 電子回路装置
KR101018794B1 (ko) 인쇄회로기판 및 그 제조 방법
KR102494340B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee