Nothing Special   »   [go: up one dir, main page]

KR101525703B1 - 칩 전자부품 및 그 제조방법 - Google Patents

칩 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101525703B1
KR101525703B1 KR1020130158078A KR20130158078A KR101525703B1 KR 101525703 B1 KR101525703 B1 KR 101525703B1 KR 1020130158078 A KR1020130158078 A KR 1020130158078A KR 20130158078 A KR20130158078 A KR 20130158078A KR 101525703 B1 KR101525703 B1 KR 101525703B1
Authority
KR
South Korea
Prior art keywords
coil pattern
width
coil
pattern
forming
Prior art date
Application number
KR1020130158078A
Other languages
English (en)
Inventor
정동진
김성훈
민병승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130158078A priority Critical patent/KR101525703B1/ko
Priority to CN201410174312.4A priority patent/CN104733154B/zh
Priority to US14/284,236 priority patent/US9976224B2/en
Application granted granted Critical
Publication of KR101525703B1 publication Critical patent/KR101525703B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/001—Magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H01F2017/048—Fixed inductances of the signal type with magnetic core with encapsulating core, e.g. made of resin and magnetic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

본 발명은 칩 전자부품 및 그 제조방법에 관한 것으로, 보다 상세하게는 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있는 칩 전자부품 및 그 제조방법에 관한 것이다.

Description

칩 전자부품 및 그 제조방법{Chip electronic component and manufacturing method thereof}
본 발명은 칩 전자부품 및 그 제조방법에 관한 것이다.
칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.
최근 들어, 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스의 소형화 및 박막화가 가속화되고 있는데, 이러한 IT 디바이스에 채용되는 인덕터, 캐패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에, 인덕터도 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일의 단면적이 클수록 낮아진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 내부 코일의 단면적 증가가 필요하다.
코일의 단면적을 증가시키는 방법에는 두 가지가 있는데, 코일 폭을 증가시키는 것과 코일 높이를 증가시키는 것이다.
코일의 폭을 증가시키는 경우 코일과 코일 간의 쇼트(short)가 발생될 우려가 매우 커지고, 인덕터 칩에서 구현할 수 있는 턴수의 한계가 발생하며, 자성체가 차지하는 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.
따라서, 박막형 인덕터의 내부 코일은 코일의 높이를 증가시킨 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조가 요구되고 있다. 내부 코일의 어스펙트 비(AR)란, 코일의 높이를 코일의 폭으로 나눈 값으로, 높은 어스펙트 비(AR) 구현을 위해서는 코일의 폭 방향 성장을 억제하고 높이 방향의 성장을 촉진하여야 한다.
그러나 종래에 도금 레지스트를 사용하는 패턴 도금법을 수행하여 내부 코일을 형성하는 경우, 코일의 높이를 높게 형성하기 위해서는 도금 레지스트를 높게 형성해야 하는데, 높게 형성된 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하므로 코일 간 간격이 넓어지는 문제점이 있었다.
또한, 종래에 전기 도금법을 수행하여 내부 코일을 형성하는 경우에는, 코일의 높이 방향과 함께 폭 방향 성장이 이루어지는 등방 성장으로 인하여 코일 간 쇼트(short)가 발생하고, 코일의 높은 어스펙트 비(AR) 구현하기 어려운 한계가 있었다.
일본공개특허 제2006-278479호
본 발명의 일 실시형태는 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)를 구현할 수 있는 구조의 칩 전자부품 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 절연 기판을 포함하는 자성체 본체; 상기 절연 기판의 적어도 일면에 형성되는 내부 코일부; 및 상기 자성체 본체의 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;을 포함하고, 상기 내부 코일부는, 상기 절연 기판 상에 형성된 제 1 코일 패턴 및 상기 제 1 코일 패턴을 피복하도록 형성된 제 2 코일 패턴을 포함하며, 상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 칩 전자부품을 제공한다.
상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 0.5 ≤ a/b < 1일 수 있다.
상기 제 1 코일 패턴의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상일 수 있다.
상기 제 1 코일 패턴의 하면의 폭(b)은 90㎛ 내지 110㎛일 수 있다.
상기 제 1 코일 패턴의 상면의 폭(a)은 70㎛ 내지 90㎛일 수 있다.
상기 내부 코일부는 상기 제 2 코일 패턴을 피복하도록 형성되는 제 3 코일 패턴을 더 포함할 수 있다.
상기 내부 코일부는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만일 수 있다.
상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 제 1 코일 패턴 및 제 2 코일 패턴은 동일한 금속으로 형성될 수 있다.
상기 내부 코일부의 어스펙트 비(aspect ratio)는 1.1 이상일 수 있다.
본 발명의 다른 일 실시형태는 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계; 상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계; 및 상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며, 상기 내부 코일부를 형성하는 단계는, 상기 절연 기판 상에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴을 피복하는 제 2 코일 패턴을 형성하며, 상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만이 되도록 형성하는 칩 전자부품의 제조방법을 제공한다.
상기 내부 코일부를 형성하는 단계는, 상기 절연 기판 상에 제 1 코일 패턴 형성용 개구부를 갖는 도금 레지스트를 형성하는 단계; 상기 제 1 코일 패턴 형성용 개구부를 충진하여 제 1 코일 패턴을 형성하는 단계; 상기 도금 레지스트를 제거하는 단계; 및 상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 1 코일 패턴을 피복하는 제 2 코일 패턴을 형성하는 단계;를 포함하며, 상기 제 1 코일 패턴 형성용 개구부는 하면의 폭(d)에 대한 상면의 폭(c)의 비(c/d)가 1 미만이 되도록 형성할 수 있다.
상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 0.5 ≤ a/b < 1이 되도록 형성할 수 있다.
상기 제 1 코일 패턴의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상일 수 있다.
상기 제 1 코일 패턴의 하면의 폭(b)은 90㎛ 내지 110㎛일 수 있다.
상기 제 1 코일 패턴의 상면의 폭(a)은 70㎛ 내지 90㎛일 수 있다.
상기 내부 코일부를 형성하는 단계는 상기 제 2 코일 패턴 상에 전기 도금을 수행하여 상기 제 2 코일 패턴을 피복하는 제 3 코일 패턴을 더 형성할 수 있다.
상기 내부 코일부는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만이 되도록 형성할 수 있다.
본 발명의 일 실시형태의 칩 전자부품은 코일 간 쇼트(short) 발생을 방지하면서 코일의 폭 대비 높이를 증가시켜 높은 어스펙트 비(AR)의 내부 코일 구조를 구현할 수 있다.
이에 따라, 코일의 단면적이 커지고, 직류 저항(Rdc)이 감소하며, 인덕턴스가 향상될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이다.
도 2는 도 1의 I-I'선에 의한 단면도이다.
도 3은 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이다.
도 5 내지 도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
칩 전자부품
이하에서는 본 발명의 일 실시형태에 따른 칩 전자부품을 설명하되, 특히 박막형 인덕터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태의 칩 전자부품의 내부 코일부가 나타나게 도시한 개략 사시도이며, 도 2는 도 1의 I-I'선에 의한 단면도이고, 도 3는 도 2의 A 부분의 일 실시형태를 확대하여 도시한 개략도이다.
도 1 내지 도 3을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 박막형 칩 인덕터(100)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비드(chip bead), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.
상기 박막형 인덕터(100)는 자성체 본체(50), 절연 기판(20), 내부 코일부(40) 및 외부전극(80)을 포함한다.
자성체 본체(50)는 박막형 인덕터(100)의 외관을 이루며, 자기 특성을 나타내는 재료라면 제한되지 않고 예를 들어, 페라이트 또는 금속계 연자성 재료가 충진되어 형성될 수 있다.
상기 페라이트로, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등의 공지된 페라이트를 포함할 수 있다.
상기 금속계 연자성 재료로, Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 합금일 수 있고 예를 들어, Fe-Si-B-Cr 계 비정질 금속 입자를 포함할 수 있으며, 이에 제한되는 것은 아니다.
상기 금속계 연자성 재료의 입자 직경은 0.1㎛ 내지 20㎛일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 고분자 상에 분산된 형태로 포함될 수 있다.
자성체 본체(50)는 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다. 상기 자성체 본체(50)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직육면체의 형상을 가질 수 있다.
상기 자성체 본체(50)의 내부에 형성되는 절연 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성될 수 있다.
상기 절연 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 페라이트 또는 금속계 연자성 재료 등의 자성체로 충진되어 코어부(55)를 형성할 수 있다. 자성체로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Inductance, L)를 향상시킬 수 있다.
상기 절연 기판(20)의 일면에는 코일 형상의 패턴을 가지는 내부 코일부(40)가 형성될 수 있으며, 상기 절연 기판(20)의 반대 면에도 코일 형상 패턴의 내부 코일부(40)가 형성될 수 있다.
상기 내부 코일부(40)는 스파이럴(spiral) 형상으로 코일 패턴이 형성될 수 있으며, 상기 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)는 상기 절연 기판(20)에 형성되는 비아 전극(45)을 통해 전기적으로 접속될 수 있다.
상기 내부 코일부(40)는 절연 기판(20) 상에 형성된 제 1 코일 패턴(41) 및 제 1 코일 패턴(41)을 피복하도록 형성된 제 2 코일 패턴(42)을 포함할 수 있으며,상기 제 1 코일 패턴(41)은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만으로 형성될 수 있다.
제 1 코일 패턴(41)의 하면이란, 상기 절연 기판(20)과 접하는 면을 뜻하고, 제 1 코일 패턴(41)의 상면이란, 상기 절연 기판(20)과 접하는 면에 대향하는 제 1 코일 패턴(41)의 표면을 뜻한다.
상기 제 1 코일 패턴(41)은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만이므로, 하면의 폭(b)이 상면의 폭(a)보다 넓게 형성될 수 있다.
하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 이상 즉, 하면의 폭(b)이 상면의 폭(a)과 같거나 좁을 경우에는 제 1 코일 패턴(41) 상에 전기 도금을 수행하여 형성되는 제 2 코일 패턴(42) 또는 제 3 코일 패턴(43)의 등방 성장에 따라 코일 간 쇼트(short) 불량이 발생할 수 있고, 코의 어스펙트 비(AR)를 증가시키는 데 한계가 있는 문제점이 있다.
예를 들어, 상기 제 1 코일 패턴(41)의 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)는 0.5 ≤ a/b < 1을 만족하도록 형성될 수 있다.
상기 제 1 코일 패턴(41)의 하면의 폭(b)은 90㎛ 내지 110㎛일 수 있고, 상기 제 1 코일 패턴(41)의 상면의 폭(a)은 70㎛ 내지 90㎛일 수 있다.
상기 제 1 코일 패턴(41)의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상일 수 있다.
제 1 코일 패턴(41)은 절연 기판(20) 상에 패터닝된 도금 레지스트를 형성하고, 개구부를 전도성 금속으로 충진하여 형성할 수 있다.
이때, 상기 패터닝된 개구부의 하면의 폭이 상면의 폭보다 넓도록 형성함으로써 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 제 1 코일 패턴(41)을 형성할 수 있다.
제 2 코일 패턴(42)은 제 1 코일 패턴(41)을 시드층으로 하여 전기 도금을 수행하여 형성할 수 있다.
상기 제 2 코일 패턴(42) 상에 전기 도금을 수행하여 제 2 코일 패턴(42)을 피복하는 제 3 코일 패턴(43)을 더 형성할 수 있다.
상기 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 제 1 코일 패턴(41)을 형성하고, 상기 제 1 코일 패턴(41) 상에 제 1 코일 패턴(41)을 피복하도록 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)을 형성함으로써 코일의 두께 방향 성장을 촉진하면서도 코일 간의 쇼트(short) 발생을 방지하여 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 구현할 수 있다.
이와 같이 형성된 상기 내부 코일부(40)는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만일 수 있다.
내부 코일부(40)의 하면이란, 상기 절연 기판(20)에 접하는 면을 뜻하고, 내부 코일부(40)의 상면이란, 상기 절연 기판(20)에 접하는 면과 대향하는 내부 코일부(40)의 최외곽면 예를 들어, 제 2 코일 패턴(42)의 표면 또는 제 3 코일 패턴(43)의 표면을 뜻한다.
상기 내부 코일부(40)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.
제 1 코일 패턴(41), 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)은 동일한 금속으로 형성될 수 있으며, 가장 바람작하게는 구리(Cu)로 형성될 수 있다.
이와 같이, 상기 내부 코일부(40)는 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 제 1 코일 패턴(41) 및 상기 제 1 코일 패턴(41)을 피복하도록 상기 제 1 코일 패턴(41) 상에 형성된 제 2 코일 패턴(42)을 포함하고, 상기 제 2 코일 패턴(42)을 피복하도록 상기 제 2 코일 패턴(42) 상에 형성된 제 3 코일 패턴(43)을 더 포함한 구조로 형성됨으로써 높은 어스펙트 비(AR)를 구현할 수 있으며 예를 들어, 1.1 이상의 어스펙트 비(AR)(T/W)를 나타낼 수 있다.
상기 내부 코일부(40)는 절연층(30)으로 피복될 수 있다.
절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있다. 내부 코일부(40)는 절연층(30)으로 피복되어 자성체 본체(50)를 이루는 자성체 재료와 직접 접촉되지 않을 수 있다.
절연 기판(20)의 일면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 일 단면으로 노출될 수 있으며, 절연 기판(20)의 반대 면에 형성되는 내부 코일부(40)의 일 단부는 자성체 본체(50)의 길이 방향의 타 단면으로 노출될 수 있다.
상기 자성체 본체(50)의 길이 방향의 양 단면으로 노출되는 상기 내부 코일부(40)와 접속하도록 길이 방향의 양 단면에는 외부 전극(80)이 형성될 수 있다. 상기 외부 전극(80)은 상기 자성체 본체(50)의 두께 방향의 양 단면 및/또는 폭 방향의 양 단면으로 연장되어 형성될 수 있다.
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.
칩 전자부품의 제조방법
도 4는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 나타내는 공정도이며, 도 5 내지 도 9는 본 발명의 일 실시형태에 따른 칩 전자부품의 제조방법을 순차적으로 나타내는 도면이다.
도 4를 참조하면 먼저, 절연 기판(20)의 적어도 일면에 내부 코일부(40)를 형성한다.
상기 절연 기판(20)은 특별하게 제한되지 않으며 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등을 사용할 수 있고, 40 내지 100 ㎛의 두께일 수 있다.
상기 내부 코일부(40)의 형성 방법으로 도 5를 참조하면, 절연 기판(20) 상에 제 1 코일 패턴 형성용 개구부(61)를 갖는 도금 레지스트(60)를 형성할 수 있다.
상기 도금 레지스트(60)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 제 1 코일 패턴 형성용 개구부(61)는 하면의 폭(d)에 대한 상면의 폭(c)의 비(c/d)가 1 미만이 되도록 형성할 수 있다.
도 6을 참조하면, 제 1 코일 패턴 형성용 개구부(61)에 전기 도금 등의 공정을 적용하여 전기 전도성 금속을 충진함으로써 제 1 코일 패턴(41)을 형성할 수 있다.
제 1 코일 패턴(41)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다.
이와 같이 형성된 제 1 코일 패턴(41)은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만으로, 하면의 폭(b)이 상면의 폭(a)보다 넓게 형성될 수 있다.
하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 이상 즉, 하면의 폭(b)이 상면의 폭(a)과 같거나 좁을 경우에는 제 1 코일 패턴(41) 상에 전기 도금을 수행하여 형성되는 제 2 코일 패턴(42) 또는 제 3 코일 패턴(43)의 등방 성장에 따라 코일 간 쇼트(short) 불량이 발생할 수 있고, 코의 어스펙트 비(AR)를 증가시키는 데 한계가 있는 문제점이 있다.
예를 들어, 상기 제 1 코일 패턴(41)의 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)는 0.5 ≤ a/b < 1을 만족하도록 형성될 수 있다.
상기 제 1 코일 패턴(41)의 하면의 폭(b)은 90㎛ 내지 110㎛일 수 있고, 상기 제 1 코일 패턴(41)의 상면의 폭(a)은 70㎛ 내지 90㎛일 수 있다.
상기 제 1 코일 패턴(41)의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상일 수 있다.
도 7을 참조하면, 화학적 에칭 등의 공정을 적용하여 도금 레지스트(60)를 제거할 수 있다.
도금 레지스트(60)를 제거하면, 절연 기판(20) 상에 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 제 1 코일 패턴(41)이 남게 된다.
도 8을 참조하면, 제 1 코일 패턴(41) 상에 전기 도금을 수행하여 제 1 코일 패턴(41)을 피복하는 제 2 코일 패턴(42)을 형성할 수 있다.
도 9를 참조하면, 제 2 코일 패턴(42) 상에 전기 도금을 수행하여 제 2 코일 패턴(42)을 피복하는 제 3 코일 패턴(43)을 더 형성할 수 있다.
제 2 코일 패턴(42) 및 제 3 코일 패턴(43)은 전기 전도성이 뛰어난 금속으로 형성할 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성할 수 있다. 제 1 코일 패턴(41), 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)은 동일한 금속으로 형성할 수 있으며, 가장 바람작하게는 구리(Cu)로 형성할 수 있다.
하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 제 1 코일 패턴(41)을 형성하고, 상기 제 1 코일 패턴(41) 상에 제 1 코일 패턴(41)을 피복하도록 제 2 코일 패턴(42) 및 제 3 코일 패턴(43)을 형성함으로써 코일의 두께 방향 성장을 촉진하면서도 코일 간의 쇼트(short) 발생을 방지하여 높은 어스펙트 비(Aspect Ratio, AR)의 내부 코일부(40)를 구현할 수 있다.
이와 같이 형성된 상기 내부 코일부(40)는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만일 수 있으며, 상기 내부 코일부(40)는 1.1 이상의 높은 어스펙트 비(AR)(T/W)를 나타낼 수 있다.
상기 절연 기판(20)의 일부에는 홀을 형성하고 전도성 물질을 충진하여 비아 전극(45)을 형성할 수 있으며, 상기 비아 전극(45)을 통해 절연 기판(20)의 일면과 반대 면에 형성되는 내부 코일부(40)를 전기적으로 접속시킬 수 있다.
상기 절연 기판(20)의 중앙부에는 드릴, 레이저, 샌드 블래스트, 펀칭 가공 등을 수행하여 절연 기판을 관통하는 홀을 형성할 수 있다.
내부 코일부(40)를 형성한 후, 상기 내부 코일부(40)를 피복하는 절연층(30)을 형성할 수 있다. 절연층(30)은 스크린 인쇄법, 포토레지스트(photo resist, PR)의 노광, 현상을 통한 공정, 스프레이(spray) 도포 공정 등 공지의 방법으로 형성할 수 있으며, 이에 제한되지는 않는다.
다음으로, 내부 코일부(40)가 형성된 절연 기판(20)의 상부 및 하부에 자성체 층을 적층하여 자성체 본체(50)를 형성한다.
자성체 층을 절연 기판(20)의 양면에 적층하고 라미네이트법이나 정수압 프레스법을 통해 압착하여 자성체 본체(50)를 형성할 수 있다. 이때, 상기 홀이 자성체로 충진될 수 있도록 하여 코어부(55)를 형성할 수 있다.
다음으로, 상기 자성체 본체(50)의 적어도 일 단면에 노출되는 내부 코일부(40)와 접속되도록 외부전극(80)을 형성할 수 있다.
상기 외부 전극(80)은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극(80)을 형성하는 방법은 외부 전극(80)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 칩 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 박막형 인덕터 50 : 자성체 본체
20 : 절연 기판 55 : 코어부
30 : 절연층 60 : 도금 레지스트
40 : 내부 코일부 61 : 제 1 코일 패턴 형성용 개구부
41 : 제 1 코일 패턴 80 : 외부전극
42 : 제 2 코일 패턴
43 : 제 3 코일 패턴
45 : 비아 전극

Claims (18)

  1. 절연 기판을 포함하는 자성체 본체;
    상기 절연 기판의 적어도 일면에 형성되는 내부 코일부; 및
    상기 자성체 본체의 일 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극;을 포함하고,
    상기 내부 코일부는,
    상기 절연 기판 상에 형성된 제 1 코일 패턴 및 상기 제 1 코일 패턴을 시드층으로 하여 제 1 코일 패턴의 표면과 접하도록 제 1 코일 패턴 상에 형성된 제 2 코일 패턴을 포함하며,
    상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만인 칩 전자부품.
  2. 제 1항에 있어서,
    상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 0.5 ≤ a/b < 1인 칩 전자부품.
  3. 제 1항에 있어서,
    상기 제 1 코일 패턴의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상인 칩 전자부품.
  4. 제 1항에 있어서,
    상기 제 1 코일 패턴의 하면의 폭(b)은 90㎛ 내지 110㎛인 칩 전자부품.
  5. 제 1항에 있어서,
    상기 제 1 코일 패턴의 상면의 폭(a)은 70㎛ 내지 90㎛인 칩 전자부품.
  6. 제 1항에 있어서,
    상기 내부 코일부는 상기 제 2 코일 패턴을 피복하도록 형성되는 제 3 코일 패턴을 더 포함하는 칩 전자부품.
  7. 제 1항에 있어서,
    상기 내부 코일부는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만인 칩 전자부품.
  8. 제 1항에 있어서,
    상기 내부 코일부는 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 및 백금(Pt)으로 이루어진 군에서 선택된 어느 하나 이상을 포함하는 칩 전자부품.
  9. 제 1항에 있어서,
    상기 제 1 코일 패턴 및 제 2 코일 패턴은 동일한 금속으로 형성되는 칩 전자부품.
  10. 제 1항에 있어서,
    상기 내부 코일부의 어스펙트 비(aspect ratio)는 1.1 이상인 칩 전자부품.
  11. 절연 기판의 적어도 일면에 내부 코일부를 형성하는 단계;
    상기 내부 코일부가 형성된 절연 기판의 상부 및 하부에 자성체 층을 적층하여 자성체 본체를 형성하는 단계; 및
    상기 자성체 본체의 적어도 일 단면에 상기 내부 코일부와 접속되도록 외부전극을 형성하는 단계;를 포함하며,
    상기 내부 코일부를 형성하는 단계는,
    상기 절연 기판 상에 제 1 코일 패턴을 형성하고, 상기 제 1 코일 패턴을 시드층으로 하여 제 1 코일 패턴의 표면과 접하도록 제 1 코일 패턴 상에 제 2 코일 패턴을 형성하며, 상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 1 미만이 되도록 형성하는 칩 전자부품의 제조방법.
  12. 제 11항에 있어서,
    상기 내부 코일부를 형성하는 단계는,
    상기 절연 기판 상에 제 1 코일 패턴 형성용 개구부를 갖는 도금 레지스트를 형성하는 단계;
    상기 제 1 코일 패턴 형성용 개구부를 충진하여 제 1 코일 패턴을 형성하는 단계;
    상기 도금 레지스트를 제거하는 단계; 및
    상기 제 1 코일 패턴 상에 전기 도금을 수행하여 상기 제 1 코일 패턴을 피복하는 제 2 코일 패턴을 형성하는 단계;를 포함하며,
    상기 제 1 코일 패턴 형성용 개구부는 하면의 폭(d)에 대한 상면의 폭(c)의 비(c/d)가 1 미만이 되도록 형성하는 칩 전자부품의 제조방법.
  13. 제 11항에 있어서,
    상기 제 1 코일 패턴은 하면의 폭(b)에 대한 상면의 폭(a)의 비(a/b)가 0.5 ≤ a/b < 1이 되도록 형성하는 칩 전자부품의 제조방법.
  14. 제 11항에 있어서,
    상기 제 1 코일 패턴의 단면은 아랫변의 길이가 윗변의 길이보다 긴 사다리꼴 형상인 칩 전자부품의 제조방법.
  15. 제 11항에 있어서,
    상기 제 1 코일 패턴의 하면의 폭(b)은 90㎛ 내지 110㎛인 칩 전자부품의 제조방법.
  16. 제 11항에 있어서,
    상기 제 1 코일 패턴의 상면의 폭(a)은 70㎛ 내지 90㎛인 칩 전자부품의 제조방법.
  17. 제 12항에 있어서,
    상기 내부 코일부를 형성하는 단계는 상기 제 2 코일 패턴 상에 전기 도금을 수행하여 상기 제 2 코일 패턴을 피복하는 제 3 코일 패턴을 더 형성하는 칩 전자부품의 제조방법.
  18. 제 11항에 있어서,
    상기 내부 코일부는 하면의 폭(b')에 대한 상면의 폭(a')의 비(a'/b')가 1 미만이 되도록 형성하는 칩 전자부품의 제조방법.
KR1020130158078A 2013-12-18 2013-12-18 칩 전자부품 및 그 제조방법 KR101525703B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130158078A KR101525703B1 (ko) 2013-12-18 2013-12-18 칩 전자부품 및 그 제조방법
CN201410174312.4A CN104733154B (zh) 2013-12-18 2014-04-28 片式电子组件及其制造方法
US14/284,236 US9976224B2 (en) 2013-12-18 2014-05-21 Chip electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158078A KR101525703B1 (ko) 2013-12-18 2013-12-18 칩 전자부품 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101525703B1 true KR101525703B1 (ko) 2015-06-03

Family

ID=53369329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158078A KR101525703B1 (ko) 2013-12-18 2013-12-18 칩 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US9976224B2 (ko)
KR (1) KR101525703B1 (ko)
CN (1) CN104733154B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097865A (ko) * 2016-02-19 2017-08-29 삼성전기주식회사 코일 부품
KR20190045749A (ko) * 2017-10-24 2019-05-03 삼성전기주식회사 코일 부품 및 그 제조 방법
KR20190062342A (ko) * 2016-09-08 2019-06-05 주식회사 모다이노칩 파워 인덕터
CN109961938A (zh) * 2017-12-26 2019-07-02 三星电机株式会社 线圈组件及其制造方法
US20190259522A1 (en) * 2018-02-22 2019-08-22 Samsung Electro-Mechanics Co., Ltd. Inductor
KR102029586B1 (ko) * 2018-05-28 2019-10-07 삼성전기주식회사 코일 전자부품
US11942257B2 (en) 2017-09-15 2024-03-26 Samsung Electro-Mechanics Co., Ltd. Coil electronic component

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015191970A1 (en) * 2014-06-13 2015-12-17 Metamagnetics Inc. Lumped element frequency selective limiters
US11024454B2 (en) * 2015-10-16 2021-06-01 Qualcomm Incorporated High performance inductors
KR101762024B1 (ko) * 2015-11-19 2017-07-26 삼성전기주식회사 코일 부품 및 그 실장 기판
KR101818170B1 (ko) * 2016-03-17 2018-01-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR20180017629A (ko) * 2016-08-10 2018-02-21 삼성전기주식회사 코일 조립체
JP6787016B2 (ja) * 2016-10-05 2020-11-18 Tdk株式会社 積層コイル部品の製造方法
US11521785B2 (en) 2016-11-18 2022-12-06 Hutchinson Technology Incorporated High density coil design and process
US11387033B2 (en) 2016-11-18 2022-07-12 Hutchinson Technology Incorporated High-aspect ratio electroplated structures and anisotropic electroplating processes
KR101901700B1 (ko) * 2016-12-21 2018-09-27 삼성전기 주식회사 인덕터
KR101862503B1 (ko) * 2017-01-06 2018-05-29 삼성전기주식회사 인덕터 및 그의 제조방법
JP6767274B2 (ja) * 2017-02-01 2020-10-14 新光電気工業株式会社 インダクタ装置及びその製造方法
KR102502340B1 (ko) * 2017-12-07 2023-02-22 삼성전기주식회사 코일 부품
JP6935343B2 (ja) * 2018-02-02 2021-09-15 株式会社村田製作所 インダクタ部品およびその製造方法
CN110136911A (zh) * 2018-02-02 2019-08-16 盈成科技有限公司 线圈结构及其制作方法
JP7070188B2 (ja) * 2018-07-17 2022-05-18 株式会社村田製作所 インダクタ部品
KR102138886B1 (ko) * 2018-09-06 2020-07-28 삼성전기주식회사 코일 부품
KR20200062748A (ko) 2018-11-27 2020-06-04 삼성전기주식회사 코일 전자부품
KR102597157B1 (ko) * 2019-01-09 2023-11-02 삼성전기주식회사 코일 부품
JP7283225B2 (ja) * 2019-05-21 2023-05-30 Tdk株式会社 コイル部品
KR102662847B1 (ko) * 2019-09-30 2024-05-03 삼성전기주식회사 인쇄회로기판
WO2021075789A1 (ko) 2019-10-16 2021-04-22 엘지이노텍 주식회사 손떨림 보정을 위한 코일 부재 및 이를 포함하는 카메라 모듈
US11322576B2 (en) * 2020-07-29 2022-05-03 Taiwan Semiconductor Manufacturing Company Limited Inductive device
KR20220077750A (ko) * 2020-12-02 2022-06-09 삼성전기주식회사 코일 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028110A (ja) * 1999-07-13 2001-01-30 Hitachi Ltd 磁気抵抗効果ヘッドの製造方法と磁気抵抗効果ヘッド及びそれを用いた磁気ディスク装置
JP2005210010A (ja) * 2004-01-26 2005-08-04 Tdk Corp コイル基板及びその製造方法並びに表面実装型コイル素子
JP2006278479A (ja) * 2005-03-28 2006-10-12 Tdk Corp コイル部品
KR20130031082A (ko) * 2011-09-20 2013-03-28 삼성전기주식회사 적층형 인덕터의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10241983A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 平面インダクタ素子とその製造方法
US6600404B1 (en) * 1998-01-12 2003-07-29 Tdk Corporation Planar coil and planar transformer, and process of fabricating a high-aspect conductive device
KR19990066108A (ko) 1998-01-21 1999-08-16 구자홍 박막 인덕터 및 그 제조방법
KR100324209B1 (ko) * 2000-01-28 2002-02-16 오길록 은을 이용한 인덕터 제조 방법
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP4191506B2 (ja) * 2003-02-21 2008-12-03 Ｔｄｋ株式会社 高密度インダクタおよびその製造方法
JP2004319570A (ja) 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルの製造方法
JP2004342645A (ja) * 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 平面コイルの製造方法
JP2006310716A (ja) * 2005-03-31 2006-11-09 Tdk Corp 平面コイル素子
US7759776B2 (en) * 2006-03-28 2010-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Space transformer having multi-layer pad structures
US20080204183A1 (en) * 2007-02-23 2008-08-28 Infineon Technologies Ag 3d-coil for saving area used by inductances
US7870665B2 (en) * 2008-03-28 2011-01-18 Ibiden Co., Ltd. Method of manufacturing a conductor circuit, and a coil sheet and laminated coil
US8587400B2 (en) * 2008-07-30 2013-11-19 Taiyo Yuden Co., Ltd. Laminated inductor, method for manufacturing the laminated inductor, and laminated choke coil
CN102498526A (zh) * 2009-09-02 2012-06-13 古河电气工业株式会社 多层绝缘电线和使用其的变压器
JP2012039098A (ja) * 2010-07-13 2012-02-23 Sumitomo Electric Ind Ltd リアクトル及びコイル部品
CN103180919B (zh) * 2010-10-21 2016-05-18 Tdk株式会社 线圈部件及其制造方法
JP5929401B2 (ja) * 2012-03-26 2016-06-08 Tdk株式会社 平面コイル素子
KR101792281B1 (ko) * 2012-12-14 2017-11-01 삼성전기주식회사 파워 인덕터 및 그 제조 방법
KR20150035280A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 코일 시트 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001028110A (ja) * 1999-07-13 2001-01-30 Hitachi Ltd 磁気抵抗効果ヘッドの製造方法と磁気抵抗効果ヘッド及びそれを用いた磁気ディスク装置
JP2005210010A (ja) * 2004-01-26 2005-08-04 Tdk Corp コイル基板及びその製造方法並びに表面実装型コイル素子
JP2006278479A (ja) * 2005-03-28 2006-10-12 Tdk Corp コイル部品
KR20130031082A (ko) * 2011-09-20 2013-03-28 삼성전기주식회사 적층형 인덕터의 제조 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102538912B1 (ko) * 2016-02-19 2023-06-01 삼성전기주식회사 코일 부품
KR20170097865A (ko) * 2016-02-19 2017-08-29 삼성전기주식회사 코일 부품
KR102073727B1 (ko) * 2016-09-08 2020-02-05 주식회사 모다이노칩 파워 인덕터
KR20190062342A (ko) * 2016-09-08 2019-06-05 주식회사 모다이노칩 파워 인덕터
US11942257B2 (en) 2017-09-15 2024-03-26 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
KR102475201B1 (ko) * 2017-10-24 2022-12-07 삼성전기주식회사 코일 부품 및 그 제조 방법
KR20220165704A (ko) * 2017-10-24 2022-12-15 삼성전기주식회사 코일 부품 및 그 제조 방법
KR102574419B1 (ko) * 2017-10-24 2023-09-04 삼성전기주식회사 코일 부품 및 그 제조 방법
KR20190045749A (ko) * 2017-10-24 2019-05-03 삼성전기주식회사 코일 부품 및 그 제조 방법
CN109961938B (zh) * 2017-12-26 2021-04-23 三星电机株式会社 线圈组件及其制造方法
US11133125B2 (en) 2017-12-26 2021-09-28 Samsung Electro-Mechanics Co., Ltd. Coil component and method of manufacturing the same
CN109961938A (zh) * 2017-12-26 2019-07-02 三星电机株式会社 线圈组件及其制造方法
KR102069632B1 (ko) * 2018-02-22 2020-01-23 삼성전기주식회사 인덕터
KR20190101101A (ko) * 2018-02-22 2019-08-30 삼성전기주식회사 인덕터
US10861633B2 (en) 2018-02-22 2020-12-08 Samsung Electro-Mechanics Co., Ltd. Inductor
US20190259522A1 (en) * 2018-02-22 2019-08-22 Samsung Electro-Mechanics Co., Ltd. Inductor
KR102029586B1 (ko) * 2018-05-28 2019-10-07 삼성전기주식회사 코일 전자부품

Also Published As

Publication number Publication date
US9976224B2 (en) 2018-05-22
US20150170823A1 (en) 2015-06-18
CN104733154B (zh) 2018-02-02
CN104733154A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
KR101525703B1 (ko) 칩 전자부품 및 그 제조방법
KR101994726B1 (ko) 칩 전자부품 및 그 제조방법
US10801121B2 (en) Chip electronic component and manufacturing method thereof
KR102004791B1 (ko) 칩 전자부품 및 그 실장기판
KR102004238B1 (ko) 칩 전자부품 및 그 제조방법
KR101983146B1 (ko) 칩 전자부품
KR101565700B1 (ko) 칩 전자부품, 이의 제조방법 및 그 실장기판
KR102122929B1 (ko) 칩 전자부품 및 그 실장기판
KR101539879B1 (ko) 칩 전자부품
KR102145317B1 (ko) 칩 전자부품 및 그 제조방법
KR101558092B1 (ko) 칩 전자부품 및 그 실장기판
KR101532172B1 (ko) 칩 전자부품 및 그 실장기판
KR20160019266A (ko) 칩 전자부품 및 그 실장기판
KR102069629B1 (ko) 칩 전자부품 및 그 제조방법
KR20160099882A (ko) 칩 전자부품 및 그 제조방법
KR101994729B1 (ko) 칩 전자부품 및 그 제조방법
KR20160140153A (ko) 코일 전자부품 및 그 제조방법
US20160104563A1 (en) Chip electronic component
KR102118489B1 (ko) 칩 전자부품의 제조방법
CN108630383B (zh) 片式电子组件
KR20160069265A (ko) 칩 전자부품 및 그 실장기판
KR20150134858A (ko) 칩 전자부품 및 그 실장기판
KR102198529B1 (ko) 칩 전자부품 및 그 제조방법
KR20150134857A (ko) 칩 전자부품 및 이의 제조방법
KR20170097299A (ko) 코일 전자부품

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131218

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20141110

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150318

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150528

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20200401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210413

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211221

Start annual number: 8

End annual number: 8