JP4191506B2 - 高密度インダクタおよびその製造方法 - Google Patents
高密度インダクタおよびその製造方法 Download PDFInfo
- Publication number
- JP4191506B2 JP4191506B2 JP2003043829A JP2003043829A JP4191506B2 JP 4191506 B2 JP4191506 B2 JP 4191506B2 JP 2003043829 A JP2003043829 A JP 2003043829A JP 2003043829 A JP2003043829 A JP 2003043829A JP 4191506 B2 JP4191506 B2 JP 4191506B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- resist
- wiring layer
- forming
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 82
- 238000000034 method Methods 0.000 claims description 83
- 238000007747 plating Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000001556 precipitation Methods 0.000 claims description 4
- 238000002156 mixing Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 46
- 239000011162 core material Substances 0.000 description 40
- 239000010409 thin film Substances 0.000 description 30
- 239000010408 film Substances 0.000 description 22
- 238000005516 engineering process Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/32—Insulating of coils, windings, or parts thereof
- H01F27/323—Insulation between winding turns, between winding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/042—Printed circuit coils by thin film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路に使用されるインダクタとその製造方法に係り、特に基板上での高密度実装を可能にするため小型化を図るようにした高密度インダクタとその製造方法に関する。
【０００２】
【従来の技術】
電子部品の１つであるインダクタには、電流エネルギを蓄える性質があり、ＤＣ−ＤＣコンバータや、スイッチング電源等に応用され、多くの電子機器に搭載されている。
【０００３】
近年、携帯電話やＰＤＡ（Personal Digital Assistant）など電子機器の小型化・薄型化に伴いインダクタも小型・薄型化が要求されるようになってきた。
【０００４】
従来のインダクタの構造、製造方法を以下に示す。
【０００５】
図７ａと図７ｂは、第１従来例に係るインダクタの斜視図である。
【０００６】
これらの図に示すように第１従来例におけるインダクタ１は、断面が円形または矩形（あるいは三角形であってもよい）の電線２をコア（core）３に螺旋状に巻き付けた形態となっている。
【０００７】
また図８ａと図８ｂは、第２従来例に係るインダクタの製造過程を示す説明図である。第２従来例に係るインダクタでは、まず図８ａに示すようにウェブ状の絶縁体と導電体５とを重ね合わせるとともに、これらを円柱形状のコア６に巻き付ける。そして前記コア６に絶縁体と導電体５を巻き付けた後は、図８ｂに示すように前記コア６の径方向にスライスし、インダクタ４を複数形成していく。
【０００８】
ところで上述したインダクタにおいては、コアに導電体を巻き付けるという機械的な作業を要することから小型化・薄型化には限界がある。
【０００９】
そこでインダクタ部品の小型化・薄型化を達成するため、蒸着やスパッタ等（いわゆる薄膜技術）で配線層を形成するとともに、この配線層をレジスト等でパターンニングしてコイルを形成する方法が提案されている。
【００１０】
図９ａ〜図９ｄは、薄膜技術を用いてコイルを形成する手順を示す製造工程図である。まず図９ａに示すように、基板７の表面に絶縁層を介して電極膜８を蒸着やスパッタ等で堆積させた後、前記電極膜８の上層側にスピンコート等によってレジスト９を塗布する。そして図示しないマスクを用いてフォトエッチングを行い、図９ｂに示すようにレジスト９によるパターンニングを行う。そしてレジスト９によるパターンニングを行った後は、図９ｃに示すように蒸着やスパッタ、あるいはメッキの析出によって溝部１０を塞ぎ、上方における余分な部分を研磨した後、図９ｄに示すようにレジスト９の除去を行うとともに、電極膜８をミリングやウェットエッチングにて除去し、コイル１１を形成する。このように薄膜技術によって形成されたコイル１１の外観を図１０に示す。
【００１１】
なお薄膜技術を適用したインダクタは、平面に対して厚さ方向の寸法が小さいため、同一のインダクタンスを持つ従来の巻線型コイルに比べ磁気回路が長くなる傾向がある。
【００１２】
このような磁気回路が長くなることによるインダクタンスの効率（単位体積当たりのインダクタンス）の低下を防ぐため、コイルの空隙を出来るだけ狭くするとともに、コイルを出来るだけ厚くして、高アスペクトのコイルを形成する場合がある。例えば、数１００ｍＡ以上の電流を流すパワーインダクタでは、前記コイル１１の高さを５０ｎｍ、場合によっては２００ｎｍ以上の高アスペクト比にコイルを形成するようにしている。
【００１３】
また上記の方法以外にも、シート基板の表面にメッキによって銅を自然成長させ、コイルを形成する方法も知られている。図１１ａ〜１１ｄは、メッキを使用したコイルの形成手順を示す。まず図１１ａに示すように基板７の表面に絶縁層を介して電極膜８とレジスト９とを形成し、その後、フォトレジストによってパターンニングを行う。このようにパターンニングを行った後は、図１１ｂに示すように電極膜８を電極として溝部１０内にコイルの形成材料（例えば銅材）を析出させ、これを自然成長させる。そして隣接する溝部１０で成長するメッキ部材１２同士が接触する直前でメッキ成長を停止させ、これらメッキ部材１２同士の間に短絡が生じるのを防止させた後は、図１１ｃに示すようにレジスト９を除去するとともに、図１１ｄに示すように電極膜８をミリングやウェットエッチングにて除去し、コイル１１を形成する。
【００１４】
さらにその他の製造方法として、コイル厚みに相当する導体膜を形成した後、この導体膜にエッチングを行い前記導体部に狭く深い溝を刻むことで、高アスペクト比のコイルを形成するものが知られている（例えば特許文献１。）。
【００１５】
あるいは、めっき下地薄膜層の露出部と、それに近接したポジ型ホトレジストマスクパターンの被覆部上に断面マッシュルーム状のコイル導体めっき層を膨成するものが知られている（例えば特許文献２。）。
【００１６】
また一方の基板上に形成された平面コイルと、その平面コイルと面対称になるように他方の基板上に形成された平面コイルとをコイル面同士が電気的に接続されるように重ね合わされた構造のものが開示されている（例えば特許文献３。）。
【００１７】
【特許文献１】
特開２００１−１０２２３５号公報（【００６６】）
【００１８】
【特許文献２】
特開平１１−２０４３６１号公報【０００８】）
【００１９】
【特許文献３】
【００２０】
特開平１１−１７６６３９号公報【請求項１】）
【００２１】
【発明が解決しようとする課題】
しかし上述した薄膜技術を使用したコイル、またはメッキの自然成長によってコイルを形成する方法では、下記に示すような問題点があった。
【００２２】
すなわち上述の薄膜技術を使用したコイルでは、上述の図９ｂに示すようにコイルの隙間となるレジスト９の幅（図中Ａ寸法）に対し、レジスト９の厚み（図中Ｂ寸法）が大きな、いわゆるアスペクト比（具体的にはレジストアスペクトが３以上）が高い断面構造になっている。このためフォトエッチング後のレジストパターンが細長くなり、これに伴い強度が低下するので、メッキ液や洗浄水の水圧等によって図１２に示すようにレジスト９に倒れ込みや剥離が生じる場合があった。なお発明者による検討では、レジストアスペクトの値が５〜７以上では歩留まり良く形成することが不可能であることが確認されている。
【００２３】
さらに厚みが数１０ミクロン以上のコイルを形成する場合において、前記コイルの線間（いわゆる渦巻コイルにおける径方向の隙間間隔）を狭めようとすると露光装置の解像度を上げるために露光波長を短くしなければならない。しかし前記露光波長を短くすると今度は露光の焦点深度が浅くなり、垂直方向に深くコイルのパターンを形成することができないという問題が新たに発生する（反対に露光波長を長くすると露光の焦点深度は深くなるものの、解像度が低下するためコイルの線間を狭めることができなくなる）。
【００２４】
また薄膜技術を使用したコイルにおいて、基板７を磁性基板とした場合では、コイルを直接絶縁層を介して磁路を形成し、最短の磁路を形成することができるため小型高密度化に適しているが、基板上にコイルに発生する磁力線の経路に倣うように配置されるリターン磁路部を必要とするので、基板面密度を上げられず、生産性を上げられないという問題がある。またフェライト等、加工の難易度が高い材料を基板に使用することは、コストアップの要因にもなる。
【００２５】
一方、非磁性基板上にコイルを作り、コア材と組み合わせる場合は、シート厚みは剛性確保の見地から３５〜１００μｍ程度必要である。このため、コイルの断面積に対するシートの断面積の割合が大きくなり、インダクタ内部におけるコイルの占有密度が低下するという問題がある。そしてこの占有密度の低下は、シートの厚みが変わらないためコイルが小型になるほど顕著になり、いずれも基板が磁路内で占有され、小型高密度の妨げとなってしまうという問題があった。
【００２６】
一方、メッキの自然成長によってコイルを形成する方法では、メッキ成長速度を制御することでメッキ部材１２間を１０〜２０ミクロンまで狭めることができるものの、前記メッキ部材１２は自然成長によって形成されるため、コイルアスペクト比を１以上にすることができなかった。このため同方法において、コイル１１の厚みを増加させる場合には、図１３に示すように基板７を薄いシート状にするとともに、このシート状の基板の背面側にも同様のコイル１１を形成する方法が提案された。これによりコイル導電面積を増大させることが可能になる。
【００２７】
しかし基板の両面にコイル１１を形成する方法であっても、シート厚みは剛性確保の見地から３５〜１００ミクロン程度必要である。このためコイルの断面積に対するシートの断面積の割合が大きくなり、インダクタ内部におけるコイルの占有密度が低下するという問題があった。そしてこの占有密度の低下は、シート厚みが変わらないためコイルが小型になる程顕著になる。
【００２８】
また特開２００１−１０２２３５号公報においては、上述した薄膜技術を使用したコイルと同様、パターンに倒れ込みや剥離が生じたり、露光波長に対する焦点深度の問題が生じるおそれがあった。
【００２９】
そして特開平１１−２０４３６１号公報では、マッシュルーム状にコイル導体めっき層を膨成させるので、アスペクト比の向上にも限界があり、本発明で達成できるようなアスペクト比を得ることは困難であった。
【００３０】
さらに特開平１１−１７６６３９号公報においては、コイルを重ね合わせることで、コイルのアスペクト比を向上させているものの、前記コイルの重ね合わせは一対だけであるので、上記と同様、本発明で達成できるようなアスペクト比を得ることは困難であった。
【００３１】
本発明は上記従来の問題点に着目し、高アスペクト比と小型化とを達成することができる高密度インダクタおよびその製造方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明は、アスペクト比の小さいコイルを薄膜技術によって作り出し、これを厚み方向に積み重ねていけば、最終的にアスペクト比の高いコイルを得ることができるという知見に基づいてなされたものである。
【００３３】
すなわち本発明に係る高密度インダクタは、渦巻形状からなるコイルと、このコイルに発生する磁力線の経路に倣うよう配置されるコア部材とを備えた高密度インダクタであって、前記コイルはその厚み方向に複数の配線層を積み重ねた形態からなり、これら配線層を薄膜形成プロセスにて形成するよう構成した。そして前記配線層の線幅に対する前記コイルの厚みの比率は、少なくとも１以上であることが望ましい。
【００３４】
また本発明に係る高密度インダクタの製造方法は、渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、前記コイルの形成は、薄膜形成プロセスによって配線層を形成した後、当該配線層の上層に前記薄膜形成プロセスによって新たな配線層を形成し、これら配線層の積み重ねを繰り返すことで行われる手順とした。
【００３５】
さらに詳細には、渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、前記レジストを除去するとともに前記配線層を越える高さまで前記レジストを塗布し、再度フォトエッチングによって前記配線層の上部に前記溝部を形成した後は、この溝部内に新たな配線層を前記メッキの析出によって形成し、これら配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成する手順としたり、
あるいは渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、次段の配線層厚みになるよう再度レジストを塗布するとともに再度フォトエッチングによって前記配線層の上部に前記溝部を形成し、この溝部内に新たな配線層を前記メッキの析出によって形成し、これら配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成する手順とした。なお前記メッキの析出に変えてスパッタにて前記配線層を形成するようにしてもよい。
【００３６】
このような手順を終えた後は、前記コイルをダミー基板上に形成し、その形態を保持しつつ前記コイルを前記コア部材内に挿入した後、前記ダミー基板の一部または全部を除去することで前記コイルを前記コア部材内に封止すればよく、その後は、前記コア部材内に有機または無機接着剤を注入し、この接着剤の硬化により前記コイルの固着と封止を行い、さらにその後は、前記コイルを封止した後、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成するようにしたり、あるいは前記コイルを封止した後、前記コイルの側端面を研磨にて平滑化するとともに、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成すればよい。
【００３７】
上記構成によれば、薄膜形成プロセスを用いて形状を作り上げるので、コイル形状を小型に且つ正確に形成することが可能になる。このため前記コイルを取り込むコア部材、すなわちインダクタ自体も小型にすることが可能になる。
【００３８】
ところでコイルは複数の配線層を積層させた形態となっているが、個々の前記配線層では、配線幅に対する厚みの比率、すなわちアスペクト比を低く設定する。このように個々の配線層を薄膜プロセスによって形成する場合、レジスト倒壊、剥離等が起き難い値までにアスペクト比を低く設定すれば、溝部が形成されたレジストには傾きや倒れが生じることがないので、配線層を確実に形成することができる。そして薄膜形成プロセスを繰り返すことで低アスペクト比の前記配線層を積層させていけば、コイルの厚み寸法、すなわちアスペクト比の大きなコイルを最終的に形成することができる。
【００３９】
このように薄膜形成プロセスによる配線層の積み重ねによってコイルを形成すれば、例えば当該コイルの中間部分にシート材などを介在させる必要がない。ゆえにコア部材の内部にはコイルだけを挿入することが可能になり、不要な部材が存在することがなく、この結果高密度のインダクタを形成することができる。そして前記コイルだけを挿入したことからインダクタ自体の小型化が図れるのはいうまでもない。
【００４０】
さらに本発明は、ダミー基板上に形成したコイルをコア部材側に挿入した後、ダミー基板の除去や分離等の手段によってコイル単独の形態にする。そして前記コイルを閉磁路を形成するようにコア部材内に封止すれば、インダクタの小型高密度化を達成することが可能になり、前記インダクタの実装面積の低減化と、実装高さ寸法を小さくすることができる。また電極取出部の形成の際に、研磨にて平滑化処理を行えば、前記電極取出部をより正確に形成することができる。
【００４１】
【発明の実施の形態】
以下に、本発明に係る高密度インダクタおよびその製造方法に好適な具体的実施の形態を図面を参照して詳細に説明する。
【００４２】
図１ａは、本実施の形態に係る高密度インダクタの背面側斜視図であり、図１ｂは、図１ａに示す同インダクタのＡＡ断面図であり、図２は、図１ｂにおける要部拡大図である。これらの図に示すように、本実施の形態に係る高密度インダクタ２０は、当該インダクタ２０の中央部分に配置されたコイル２２と、当該コイル２２を封止するためのコア部材とを有している。またインダクタ２０の背面側には一対の接続用端子２４、２６が設けられており、図示しないプリント基板等への表面実装を可能にしている。
【００４３】
ここでコイル２２は、配線層２８をその厚み方向に複数積層させた形態からなり（本実施の形態においては４段）高いアスペクト比を達成するとともに、内径から外径に至るまで一定のピッチになるよう渦巻状に形成されている。なおこのようなコイル２２は半導体等の製造に用いられる薄膜プロセスによって形成することが可能である。以下、前記薄膜プロセスを用いてコイル２２を形成する手順を説明する。
【００４４】
図３ａ〜図３ｏは、コイルを形成するための第１の方法を示す製造工程図である。まず図３ａに示すように、コイル２２を形成するための土台となる基板３０の表面に絶縁層３２を形成し、次いで図３ｂに示すように前記絶縁層３２の上層に後述するメッキ析出用の下地電極膜３４を蒸着またはスパッタ等によって堆積させる。そして下地電極膜３４を形成させた後は、図３ｃに示すように前記下地電極膜３４の上層にレジスト（感光性樹脂）３６を一定の厚みで塗布する。なお前記レジスト３６の塗布厚みはコイル２２を構成する各配線層２８に対応する寸法に設定すればよく、さらに塗布厚みを一定にする目的から、前記レジスト３６をスピンコートによって塗布することが望ましい。
【００４５】
このようにレジスト３６を一定の厚みで塗布した後は、このレジスト３６の表面にステッパ装置等によって紫外線を照射し、その後フォトエッチングによってコイル２２の平面形状となる溝部３８をレジスト３６に形成する。この状態を図３ｄに示す。その後、基板３０をメッキ液に浸漬させるとともに、前記下地電極膜３４を片側電極として電圧を印加すれば、図３ｅに示すように下地電極膜３４が底部に露出する溝部３８にはメッキが析出され、前記溝部３８はメッキ部材４０によって埋められる。そして溝部３８がメッキ部材４０によって埋められた後、溝部３８を形成するレジスト３６を除去すれば、コイル２２の平面形状を有した配線層２８が形成される。
【００４６】
次いで配線層２８の上層に新たな配線層を形成する手順を説明する。なお本実施の形態では、積層される配線層は全て同一の厚みに設定されることから同一の番号を付与して説明を行うものとする。
【００４７】
まず図３ｇに示すように、基板３０に最下層となる配線層２８を形成した後は、再び下地電極膜３４の上層にレジスト３６を図３ｃと同様に塗布する。なお図３ｃと異なるのはレジスト３６の塗布高さであり、図３ｇにおいてはレジスト３６の膜厚を配線層２８を２段に積層させた際の高さに対応するように設定すればよい。こうしてレジスト３６をあらかじめ設定した高さまで塗布した後は、図３ｄ〜図３ｆと同様、図３ｈ〜図３ｊに示すように、フォトエッチングによって溝部３８が形成されたレジスト３６を用いて新たな配線層２８（２層目）を形成すればよい。
【００４８】
こうして新たな配線層２８を形成した後は、図３ｋに示すように新たにレジストを塗布し、その高さは配線層２８を３段に積層させた際の高さに対応するように設定すればよく、そして図３ｄ〜図３ｆや、図３ｈ〜図３ｊと同様、図３ｌから図３ｍに示すように、フォトエッチングによって溝部３８が形成されたレジスト３６を用いて新たな配線層２８（３層目）を形成すればよく、さらに図３ｎに示すようにレジスト３６の除去後は、図３ｏに示すように露出する下地電極膜３４をエッチング等で除去すればよい。
【００４９】
図４ａ〜図４ｍは、コイルを形成するための第２の方法を示す製造工程図である。なお本方法においては、上述した第１の方法と同一の箇所には同一の番号を用いることとする。
【００５０】
本方法における図４ａ〜図４ｅは、上述した図３ａ〜図３ｅの工程と共通であり、これら製造工程によって基板３０の表面に絶縁層３２，下地電極膜３４を介して、レジスト３６を塗布するとともに、このレジスト３６にフォトエッチングによって溝部３８を形成し、その後、前記溝部３８内にメッキ液からの析出によってメッキ部材４０を形成する。
【００５１】
そして溝部３８内にメッキ部材４０を形成した後は、レジスト３６を加熱したり、あるいは前記レジスト３６の表面をポリビニルアルコール等の薄膜で覆い、さらに上層に塗布されるレジストとの混合が発生しないようにする（塗布レジストの溶媒で下地レジストの表面が溶解し、その一部がコイル上を覆い、スカム等の発生によりメッキ部材に悪影響を及ぼすのを防止するため）。そして図４ｆに示すように、レジスト３６およびメッキ部材４０の上層に新たなレジスト４２を塗布する。なお新たに塗布するレジスト４２の塗布厚みは、コイル２２を構成する各配線層２８に対応した寸法に設定すればよい。次いで図４ｇに示すようにレジスト４２に対しフォトエッチングによって溝部３８を形成した後、図４ｈに示すように前記溝部３８内にメッキ液からの析出によって２層目となるメッキ部材４０を形成する。
【００５２】
溝部３８内に２層目のメッキ部材４０を形成した後は、図４ｉに示すように、レジスト４２およびメッキ部材４０の上層に新たなレジスト４４を塗布する。そして図４ｊおよび図４ｋに示すようにフォトエッチング工程と析出工程を行い、溝部３８に３層目となるメッキ部材４０を形成する。
【００５３】
このように３層目となるメッキ部材４０を形成した後は、図４ｌと図４ｍに示すように、レジスト３６、レジスト４２、レジスト４４を一括で除去し、その後は、エッチング等によって露出する下地電極膜３４を除去すればよい。
【００５４】
このように上述した製造方法では、個々の配線層２８おける線幅に対する高さ（厚み）の比率、すなわちアスペクト比が小さいが、これら配線層２８を複数段に積み上げることで、アスペクト比の高いコイル２２を形成することが可能になる。さらに配線層はフォトエッチングによって形成されるので、その形成精度はミクロン単位となる。このため線間ピッチの狭い小型で高密度の配線層を形成することが可能になる。
【００５５】
なお上述したコイル２２は薄膜プロセスによって製造されることから、前記コイル２２は基板３０の表面に複数形成される。このように一回の製造プロセスによって多数のコイル２２を製造することができるのも本製造方法の利点である。この大量生産によってコイル２２の製造コストを低減させることができる。
【００５６】
ここで発明者は、本発明の効果を確認するため実験を行った。この実験結果を実施例として以下に示す。
（実施例）
導電下地を有する基板上にコイルパターンを形成する。例えば導電部４０μm幅、コイルスペース部１０μm幅のコイルパターンを形成する際、レジストパターン幅は１０μmである。このレジスト幅でメッキ中も幅が変化せず安定して倒れない高さは、およそ４０μm以下である。パターン上下でレジスト幅１０±２μmの解像度を保証するために３６０nmの露光波長を用いる。
【００５７】
このようにして４０μmコイル幅、スペース１０μmの１層目のコイルを形成する。
【００５８】
このとき上述の基板内に１層目のコイルが倒壊したりせず正常に形成されたものは（歩留まり率が）１００％であった。
【００５９】
次いで２層目のパターンをこの上に形成する。１３０℃で１時間パターンレジストを処理し、４０μmのレジストを塗布し、レジスト幅１０μmとなるようにパターンを露光現像しメッキを行った。
【００６０】
このようにして１層目と２層目のコイルを積層して形成したとき、スペースが１０μmで、コイル高さが８０μmのハイアスペクトコイルがほぼ１００％の歩留まりで形成できた。
【００６１】
同様にして３層目のパターンをこの上に形成する１３０℃で１時間パターンレジストを処理し、４０μmのレジストを塗布し、レジスト幅１０μmとなるようにパターンを現像しメッキを行った。
【００６２】
このようにして１層目と２層目と３層目のコイルを積層して形成したとき、スペースが１０μmで、コイル高さが１２０μmのハイアスペクトコイルが９５％以上の歩留まりで形成できた。
【００６３】
今度は、レジストの厚みを上記の２倍、すなわち８０μmに設定して、コイル幅パターンを形成した。
【００６４】
８０μmのメッキを行い、１０μmのレジストパターンを形成し、メッキ後、レジストを剥離し、その状態を観察したところレジスト倒壊等の影響でコイルの歩留まり率は６５％以下であった。
【００６５】
さらにレジストの厚みを１２０μmに設定して、塗布、露光、現像しパターンニングを行ったがレジストが倒壊せずにパターンを形成することができず、コイルの歩留まり率は０％であった。
【００６６】
これらの結果から高アスペクト、高密度薄膜コイルを追求する要素技術では、本発明のコイル構造、ならびにコイルの製造方法が必須となることが確認された。
【００６７】
ここで基板３０の表面にコイル２２を複数形成した後、当該コイル２２をコア部材内に封止し、製品となるインダクタを作り上げる手順を説明する。
【００６８】
図５ａ〜図５ｊは、インダクタの製造工程図であり、図６ａ〜図６ｈは、各製造工程における要部拡大図である。
【００６９】
まず図５ａに示すように、基板３０上に上述した方法を用いてコイル２２を形成した後は、前記基板３０を切断し前記コイル２２が一列に配置されたコイルバー４６を形成する。ここで基板３０からコイルバー４６を切り出した状態を図５ｂに示すとともに、図６ａに、コイルバー４６上に形成されたコイル２２単体の拡大図を示す。
【００７０】
そして基板３０からコイルバー４６を切り出した後は、図５ｃおよび図６ｂに示すように、コイルバー４６を裏返すとともに、当該コイルバー４６の下方に配置されたコア部材の一部となる（切り出し前の）Ｅコア４８に対しコイル２２を挿入する。ここで前記Ｅコア４８は、透磁率の高いフェライトで構成されており、その中央部にはコイル２２を取り込むだけの内径および深さを備えた凹部５０が形成されるとともに、当該凹部５０の中央部には、コイル２２の中央部を挿通できるだけの外径を有したボス５２が形成されている。なおボス５２の外径は、コイル２２に発生する磁束５３が十分通過できるだけの径に設定される（磁束経路は図１ｂを参照）。
【００７１】
そしてこのように形成されたＥコア４８内にコイル２２を挿入する際、前記凹部５０内に熱硬化性の接着剤をあらかじめ充填させておき、この充填された前記接着剤の中に前記コイル２２を浸漬させるようにする。当該コイル２２を接着剤に浸漬させるようコイルバー４６をＥコア４８に貼り合わせた状態を図５ｄおよび図６ｃに示す。そしてコイルバー４６をＥコア４８に貼り合わせた状態で真空加熱を行えば、接着剤中の気泡を外部に抜き出すことができるとともに前記接着剤を硬化させることが可能になる。
【００７２】
前記接着剤を硬化させ、コイルバー４６をＥコア４８に貼り合わせた後は、図５ｅおよび図６ｄに示すように基板３０の背面側から研磨を行い、コイル２２の端面を露出させる。そして研磨によりコイル２２の端面を露出させた後は、図５ｆおよび図６ｅに示すようにコイル２２の端面が露出する研磨面に絶縁部材を塗布し、スペーサ層５４を形成するとともに、このスペーサ層５４にエッチング等によってコイル２２の両端部に該当する位置に穴５６を形成する。
【００７３】
スペーサ層５４に穴５６を形成した後は、当該穴５６から露出するコイル２２の端面にニッケルメッキ等を施し、酸化被膜の発生を防止する。そしてこの上層に図５ｇおよび図６ｆに示すように半田ボール５８を搭載し、その後リフロー工程を通過させることで前記半田ボール５８を溶融させ、溶融後の半田によって穴５６を埋め、電極取出部を形成する。
【００７４】
このようにスペーサ層５４に形成された穴５６に半田を埋め込み、コイル２２への導通を図った後は、図５ｈおよび図６ｇに示すように、Ｅコア４８と同様、コア部材を構成するフェライト製のカバー６０をスペーサ層５４の上層に貼り合わせる。なおカバー６０に形成された一対の窪み６２は、その端面から半田が埋め込まれた穴５６に達するまでの寸法（図６ｇのＣ寸法を参照）に設定されている。なお、この窪み６２の内側はあらかじめメッキやスパッタ等でＣｕ／Ｎｉあるいは半田などの金属膜を付けておく。そして図５ｉおよび図６ｈに示すように、前記窪み６０に半田を埋め込み、リフロー工程に投入することで接続用端子２４、２６を形成し、Ｅコア４８とカバー５８とによって封止されたコイル２２への電気的導通を図れるようにし、その後は図５ｊに示すようにカッター等によって個片化を行い、本発明に係る高密度インダクタ２０を形成する。
【００７５】
このような工程を経て製造された高密度インダクタ２０は、図１ｂに示すように凹部５０内にコイル２２だけを配置することが可能であり、低抵抗値で発熱の小さなインダクタ２０をより小型に形成することができる。また基板３０を研磨により除去することでインダクタの部品高さを低くすることが可能になる。
【００７６】
よって本発明に係る高密度インダクタは、より小型化や軽量化が要求される携帯機器やその他の機器に対しても十分に対応することができる。
【００７７】
【発明の効果】
以上説明したように本発明によれば、渦巻形状からなるコイルと、このコイルに発生する磁力線の経路に倣うよう配置されるコア部材とを備えた高密度インダクタであって、前記コイルはその厚み方向に複数の配線層を積み重ねた形態からなり、これら配線層を薄膜形成プロセスにて形成したり、
あるいは渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、前記コイルの形成を、薄膜形成プロセスによって配線層を形成した後、当該配線層の上層に前記薄膜形成プロセスによって新たな配線層を形成し、これら配線層の積み重ねを繰り返すことで行うようにしたので、アスペクト比の高いコイルを形成することが可能になる。そしてコイルが形成されるダミー基板をインダクタ形成時に除去し、コイルのみをコア部材の内部に収めるようにしたのでインダクタ自体の小型化・高密度化が達成できる。
【００７８】
さらにコイルのリード引き出しパターンをコイル封止後のダミー基板除去工程面に形成でき、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにしたので、全体の小型化に寄与することができる。ところでインダクタの薄さが第１に求められる場合には、コイルを１層で製作する場合もある。このような場合では、基板除去による小型化が可能であるとともに、コイルの高密度形成と、コスト低減が達成できる。
【図面の簡単な説明】
【図１ａ】本実施の形態に係る高密度インダクタの構造を示す断面説明図である。
【図１ｂ】本実施の形態に係る高密度インダクタの構造を示す断面説明図である。
【図２】図１における要部拡大図である。
【図３ａ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｂ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｃ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｄ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｅ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｆ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｇ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｈ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｉ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｊ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｋ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｌ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｍ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｎ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｏ】コイルを形成するための第１の方法を示す製造工程図である。
【図４ａ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｂ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｃ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｄ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｅ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｆ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｇ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｈ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｉ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｊ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｋ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｌ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｍ】コイルを形成するための第２の方法を示す製造工程図である。
【図５ａ】インダクタの製造工程図である。
【図５ｂ】インダクタの製造工程図である。
【図５ｃ】インダクタの製造工程図である。
【図５ｄ】インダクタの製造工程図である。
【図５ｅ】インダクタの製造工程図である。
【図５ｆ】インダクタの製造工程図である。
【図５ｇ】インダクタの製造工程図である。
【図５ｈ】インダクタの製造工程図である。
【図５ｉ】インダクタの製造工程図である。
【図５ｊ】インダクタの製造工程図である。
【図６ａ】各製造工程における要部拡大図である。
【図６ｂ】各製造工程における要部拡大図である。
【図６ｃ】各製造工程における要部拡大図である。
【図６ｄ】各製造工程における要部拡大図である。
【図６ｅ】各製造工程における要部拡大図である。
【図６ｆ】各製造工程における要部拡大図である。
【図６ｇ】各製造工程における要部拡大図である。
【図６ｈ】各製造工程における要部拡大図である。
【図７ａ】第１従来例に係るインダクタの斜視図である。
【図７ｂ】第１従来例に係るインダクタの斜視図である。
【図８ａ】第２従来例に係るインダクタの製造過程を示す説明図である。
【図８ｂ】第２従来例に係るインダクタの製造過程を示す説明図である。
【図９ａ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｂ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｃ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｄ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図１０】薄膜技術によって形成されたコイルの外観図である。
【図１１ａ】メッキを使用したコイルの形成手順を示す。
【図１１ｂ】メッキを使用したコイルの形成手順を示す。
【図１１ｃ】メッキを使用したコイルの形成手順を示す。
【図１１ｄ】メッキを使用したコイルの形成手順を示す。
【図１２】レジストに倒れ込みや剥離が生じた状態を示した説明図である。
【図１３】基板の両側にコイルを形成した断面説明図である。
【符号の説明】
１………インダクタ
２………電線
３………コア
４………インダクタ
５………絶縁体と導電体
６………コア
７………基板
８………電極膜
９………レジスト
１０………溝部
１１………コイル
１２………メッキ部材
２０………高密度インダクタ
２２………コイル
２４………接続用端子
２６………接続用端子
２８………配線層
３０………基板
３２………絶縁層
３４………下地電極膜
３６………レジスト
３８………溝部
４０………メッキ部材
４２………レジスト
４４………レジスト
４６………コイルバー
４８………Ｅコア
５０………凹部
５２………ボス
５３………磁束
５４………スペーサ層
５６………穴
５８………半田ボール
６０………カバー
６２………窪み
【発明の属する技術分野】
本発明は、電子回路に使用されるインダクタとその製造方法に係り、特に基板上での高密度実装を可能にするため小型化を図るようにした高密度インダクタとその製造方法に関する。
【０００２】
【従来の技術】
電子部品の１つであるインダクタには、電流エネルギを蓄える性質があり、ＤＣ−ＤＣコンバータや、スイッチング電源等に応用され、多くの電子機器に搭載されている。
【０００３】
近年、携帯電話やＰＤＡ（Personal Digital Assistant）など電子機器の小型化・薄型化に伴いインダクタも小型・薄型化が要求されるようになってきた。
【０００４】
従来のインダクタの構造、製造方法を以下に示す。
【０００５】
図７ａと図７ｂは、第１従来例に係るインダクタの斜視図である。
【０００６】
これらの図に示すように第１従来例におけるインダクタ１は、断面が円形または矩形（あるいは三角形であってもよい）の電線２をコア（core）３に螺旋状に巻き付けた形態となっている。
【０００７】
また図８ａと図８ｂは、第２従来例に係るインダクタの製造過程を示す説明図である。第２従来例に係るインダクタでは、まず図８ａに示すようにウェブ状の絶縁体と導電体５とを重ね合わせるとともに、これらを円柱形状のコア６に巻き付ける。そして前記コア６に絶縁体と導電体５を巻き付けた後は、図８ｂに示すように前記コア６の径方向にスライスし、インダクタ４を複数形成していく。
【０００８】
ところで上述したインダクタにおいては、コアに導電体を巻き付けるという機械的な作業を要することから小型化・薄型化には限界がある。
【０００９】
そこでインダクタ部品の小型化・薄型化を達成するため、蒸着やスパッタ等（いわゆる薄膜技術）で配線層を形成するとともに、この配線層をレジスト等でパターンニングしてコイルを形成する方法が提案されている。
【００１０】
図９ａ〜図９ｄは、薄膜技術を用いてコイルを形成する手順を示す製造工程図である。まず図９ａに示すように、基板７の表面に絶縁層を介して電極膜８を蒸着やスパッタ等で堆積させた後、前記電極膜８の上層側にスピンコート等によってレジスト９を塗布する。そして図示しないマスクを用いてフォトエッチングを行い、図９ｂに示すようにレジスト９によるパターンニングを行う。そしてレジスト９によるパターンニングを行った後は、図９ｃに示すように蒸着やスパッタ、あるいはメッキの析出によって溝部１０を塞ぎ、上方における余分な部分を研磨した後、図９ｄに示すようにレジスト９の除去を行うとともに、電極膜８をミリングやウェットエッチングにて除去し、コイル１１を形成する。このように薄膜技術によって形成されたコイル１１の外観を図１０に示す。
【００１１】
なお薄膜技術を適用したインダクタは、平面に対して厚さ方向の寸法が小さいため、同一のインダクタンスを持つ従来の巻線型コイルに比べ磁気回路が長くなる傾向がある。
【００１２】
このような磁気回路が長くなることによるインダクタンスの効率（単位体積当たりのインダクタンス）の低下を防ぐため、コイルの空隙を出来るだけ狭くするとともに、コイルを出来るだけ厚くして、高アスペクトのコイルを形成する場合がある。例えば、数１００ｍＡ以上の電流を流すパワーインダクタでは、前記コイル１１の高さを５０ｎｍ、場合によっては２００ｎｍ以上の高アスペクト比にコイルを形成するようにしている。
【００１３】
また上記の方法以外にも、シート基板の表面にメッキによって銅を自然成長させ、コイルを形成する方法も知られている。図１１ａ〜１１ｄは、メッキを使用したコイルの形成手順を示す。まず図１１ａに示すように基板７の表面に絶縁層を介して電極膜８とレジスト９とを形成し、その後、フォトレジストによってパターンニングを行う。このようにパターンニングを行った後は、図１１ｂに示すように電極膜８を電極として溝部１０内にコイルの形成材料（例えば銅材）を析出させ、これを自然成長させる。そして隣接する溝部１０で成長するメッキ部材１２同士が接触する直前でメッキ成長を停止させ、これらメッキ部材１２同士の間に短絡が生じるのを防止させた後は、図１１ｃに示すようにレジスト９を除去するとともに、図１１ｄに示すように電極膜８をミリングやウェットエッチングにて除去し、コイル１１を形成する。
【００１４】
さらにその他の製造方法として、コイル厚みに相当する導体膜を形成した後、この導体膜にエッチングを行い前記導体部に狭く深い溝を刻むことで、高アスペクト比のコイルを形成するものが知られている（例えば特許文献１。）。
【００１５】
あるいは、めっき下地薄膜層の露出部と、それに近接したポジ型ホトレジストマスクパターンの被覆部上に断面マッシュルーム状のコイル導体めっき層を膨成するものが知られている（例えば特許文献２。）。
【００１６】
また一方の基板上に形成された平面コイルと、その平面コイルと面対称になるように他方の基板上に形成された平面コイルとをコイル面同士が電気的に接続されるように重ね合わされた構造のものが開示されている（例えば特許文献３。）。
【００１７】
【特許文献１】
特開２００１−１０２２３５号公報（【００６６】）
【００１８】
【特許文献２】
特開平１１−２０４３６１号公報【０００８】）
【００１９】
【特許文献３】
【００２０】
特開平１１−１７６６３９号公報【請求項１】）
【００２１】
【発明が解決しようとする課題】
しかし上述した薄膜技術を使用したコイル、またはメッキの自然成長によってコイルを形成する方法では、下記に示すような問題点があった。
【００２２】
すなわち上述の薄膜技術を使用したコイルでは、上述の図９ｂに示すようにコイルの隙間となるレジスト９の幅（図中Ａ寸法）に対し、レジスト９の厚み（図中Ｂ寸法）が大きな、いわゆるアスペクト比（具体的にはレジストアスペクトが３以上）が高い断面構造になっている。このためフォトエッチング後のレジストパターンが細長くなり、これに伴い強度が低下するので、メッキ液や洗浄水の水圧等によって図１２に示すようにレジスト９に倒れ込みや剥離が生じる場合があった。なお発明者による検討では、レジストアスペクトの値が５〜７以上では歩留まり良く形成することが不可能であることが確認されている。
【００２３】
さらに厚みが数１０ミクロン以上のコイルを形成する場合において、前記コイルの線間（いわゆる渦巻コイルにおける径方向の隙間間隔）を狭めようとすると露光装置の解像度を上げるために露光波長を短くしなければならない。しかし前記露光波長を短くすると今度は露光の焦点深度が浅くなり、垂直方向に深くコイルのパターンを形成することができないという問題が新たに発生する（反対に露光波長を長くすると露光の焦点深度は深くなるものの、解像度が低下するためコイルの線間を狭めることができなくなる）。
【００２４】
また薄膜技術を使用したコイルにおいて、基板７を磁性基板とした場合では、コイルを直接絶縁層を介して磁路を形成し、最短の磁路を形成することができるため小型高密度化に適しているが、基板上にコイルに発生する磁力線の経路に倣うように配置されるリターン磁路部を必要とするので、基板面密度を上げられず、生産性を上げられないという問題がある。またフェライト等、加工の難易度が高い材料を基板に使用することは、コストアップの要因にもなる。
【００２５】
一方、非磁性基板上にコイルを作り、コア材と組み合わせる場合は、シート厚みは剛性確保の見地から３５〜１００μｍ程度必要である。このため、コイルの断面積に対するシートの断面積の割合が大きくなり、インダクタ内部におけるコイルの占有密度が低下するという問題がある。そしてこの占有密度の低下は、シートの厚みが変わらないためコイルが小型になるほど顕著になり、いずれも基板が磁路内で占有され、小型高密度の妨げとなってしまうという問題があった。
【００２６】
一方、メッキの自然成長によってコイルを形成する方法では、メッキ成長速度を制御することでメッキ部材１２間を１０〜２０ミクロンまで狭めることができるものの、前記メッキ部材１２は自然成長によって形成されるため、コイルアスペクト比を１以上にすることができなかった。このため同方法において、コイル１１の厚みを増加させる場合には、図１３に示すように基板７を薄いシート状にするとともに、このシート状の基板の背面側にも同様のコイル１１を形成する方法が提案された。これによりコイル導電面積を増大させることが可能になる。
【００２７】
しかし基板の両面にコイル１１を形成する方法であっても、シート厚みは剛性確保の見地から３５〜１００ミクロン程度必要である。このためコイルの断面積に対するシートの断面積の割合が大きくなり、インダクタ内部におけるコイルの占有密度が低下するという問題があった。そしてこの占有密度の低下は、シート厚みが変わらないためコイルが小型になる程顕著になる。
【００２８】
また特開２００１−１０２２３５号公報においては、上述した薄膜技術を使用したコイルと同様、パターンに倒れ込みや剥離が生じたり、露光波長に対する焦点深度の問題が生じるおそれがあった。
【００２９】
そして特開平１１−２０４３６１号公報では、マッシュルーム状にコイル導体めっき層を膨成させるので、アスペクト比の向上にも限界があり、本発明で達成できるようなアスペクト比を得ることは困難であった。
【００３０】
さらに特開平１１−１７６６３９号公報においては、コイルを重ね合わせることで、コイルのアスペクト比を向上させているものの、前記コイルの重ね合わせは一対だけであるので、上記と同様、本発明で達成できるようなアスペクト比を得ることは困難であった。
【００３１】
本発明は上記従来の問題点に着目し、高アスペクト比と小型化とを達成することができる高密度インダクタおよびその製造方法を提供することを目的とする。
【００３２】
【課題を解決するための手段】
本発明は、アスペクト比の小さいコイルを薄膜技術によって作り出し、これを厚み方向に積み重ねていけば、最終的にアスペクト比の高いコイルを得ることができるという知見に基づいてなされたものである。
【００３３】
すなわち本発明に係る高密度インダクタは、渦巻形状からなるコイルと、このコイルに発生する磁力線の経路に倣うよう配置されるコア部材とを備えた高密度インダクタであって、前記コイルはその厚み方向に複数の配線層を積み重ねた形態からなり、これら配線層を薄膜形成プロセスにて形成するよう構成した。そして前記配線層の線幅に対する前記コイルの厚みの比率は、少なくとも１以上であることが望ましい。
【００３４】
また本発明に係る高密度インダクタの製造方法は、渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、前記コイルの形成は、薄膜形成プロセスによって配線層を形成した後、当該配線層の上層に前記薄膜形成プロセスによって新たな配線層を形成し、これら配線層の積み重ねを繰り返すことで行われる手順とした。
【００３５】
さらに詳細には、渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、前記レジストを除去するとともに前記配線層を越える高さまで前記レジストを塗布し、再度フォトエッチングによって前記配線層の上部に前記溝部を形成した後は、この溝部内に新たな配線層を前記メッキの析出によって形成し、これら配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成する手順としたり、
あるいは渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、次段の配線層厚みになるよう再度レジストを塗布するとともに再度フォトエッチングによって前記配線層の上部に前記溝部を形成し、この溝部内に新たな配線層を前記メッキの析出によって形成し、これら配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成する手順とした。なお前記メッキの析出に変えてスパッタにて前記配線層を形成するようにしてもよい。
【００３６】
このような手順を終えた後は、前記コイルをダミー基板上に形成し、その形態を保持しつつ前記コイルを前記コア部材内に挿入した後、前記ダミー基板の一部または全部を除去することで前記コイルを前記コア部材内に封止すればよく、その後は、前記コア部材内に有機または無機接着剤を注入し、この接着剤の硬化により前記コイルの固着と封止を行い、さらにその後は、前記コイルを封止した後、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成するようにしたり、あるいは前記コイルを封止した後、前記コイルの側端面を研磨にて平滑化するとともに、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成すればよい。
【００３７】
上記構成によれば、薄膜形成プロセスを用いて形状を作り上げるので、コイル形状を小型に且つ正確に形成することが可能になる。このため前記コイルを取り込むコア部材、すなわちインダクタ自体も小型にすることが可能になる。
【００３８】
ところでコイルは複数の配線層を積層させた形態となっているが、個々の前記配線層では、配線幅に対する厚みの比率、すなわちアスペクト比を低く設定する。このように個々の配線層を薄膜プロセスによって形成する場合、レジスト倒壊、剥離等が起き難い値までにアスペクト比を低く設定すれば、溝部が形成されたレジストには傾きや倒れが生じることがないので、配線層を確実に形成することができる。そして薄膜形成プロセスを繰り返すことで低アスペクト比の前記配線層を積層させていけば、コイルの厚み寸法、すなわちアスペクト比の大きなコイルを最終的に形成することができる。
【００３９】
このように薄膜形成プロセスによる配線層の積み重ねによってコイルを形成すれば、例えば当該コイルの中間部分にシート材などを介在させる必要がない。ゆえにコア部材の内部にはコイルだけを挿入することが可能になり、不要な部材が存在することがなく、この結果高密度のインダクタを形成することができる。そして前記コイルだけを挿入したことからインダクタ自体の小型化が図れるのはいうまでもない。
【００４０】
さらに本発明は、ダミー基板上に形成したコイルをコア部材側に挿入した後、ダミー基板の除去や分離等の手段によってコイル単独の形態にする。そして前記コイルを閉磁路を形成するようにコア部材内に封止すれば、インダクタの小型高密度化を達成することが可能になり、前記インダクタの実装面積の低減化と、実装高さ寸法を小さくすることができる。また電極取出部の形成の際に、研磨にて平滑化処理を行えば、前記電極取出部をより正確に形成することができる。
【００４１】
【発明の実施の形態】
以下に、本発明に係る高密度インダクタおよびその製造方法に好適な具体的実施の形態を図面を参照して詳細に説明する。
【００４２】
図１ａは、本実施の形態に係る高密度インダクタの背面側斜視図であり、図１ｂは、図１ａに示す同インダクタのＡＡ断面図であり、図２は、図１ｂにおける要部拡大図である。これらの図に示すように、本実施の形態に係る高密度インダクタ２０は、当該インダクタ２０の中央部分に配置されたコイル２２と、当該コイル２２を封止するためのコア部材とを有している。またインダクタ２０の背面側には一対の接続用端子２４、２６が設けられており、図示しないプリント基板等への表面実装を可能にしている。
【００４３】
ここでコイル２２は、配線層２８をその厚み方向に複数積層させた形態からなり（本実施の形態においては４段）高いアスペクト比を達成するとともに、内径から外径に至るまで一定のピッチになるよう渦巻状に形成されている。なおこのようなコイル２２は半導体等の製造に用いられる薄膜プロセスによって形成することが可能である。以下、前記薄膜プロセスを用いてコイル２２を形成する手順を説明する。
【００４４】
図３ａ〜図３ｏは、コイルを形成するための第１の方法を示す製造工程図である。まず図３ａに示すように、コイル２２を形成するための土台となる基板３０の表面に絶縁層３２を形成し、次いで図３ｂに示すように前記絶縁層３２の上層に後述するメッキ析出用の下地電極膜３４を蒸着またはスパッタ等によって堆積させる。そして下地電極膜３４を形成させた後は、図３ｃに示すように前記下地電極膜３４の上層にレジスト（感光性樹脂）３６を一定の厚みで塗布する。なお前記レジスト３６の塗布厚みはコイル２２を構成する各配線層２８に対応する寸法に設定すればよく、さらに塗布厚みを一定にする目的から、前記レジスト３６をスピンコートによって塗布することが望ましい。
【００４５】
このようにレジスト３６を一定の厚みで塗布した後は、このレジスト３６の表面にステッパ装置等によって紫外線を照射し、その後フォトエッチングによってコイル２２の平面形状となる溝部３８をレジスト３６に形成する。この状態を図３ｄに示す。その後、基板３０をメッキ液に浸漬させるとともに、前記下地電極膜３４を片側電極として電圧を印加すれば、図３ｅに示すように下地電極膜３４が底部に露出する溝部３８にはメッキが析出され、前記溝部３８はメッキ部材４０によって埋められる。そして溝部３８がメッキ部材４０によって埋められた後、溝部３８を形成するレジスト３６を除去すれば、コイル２２の平面形状を有した配線層２８が形成される。
【００４６】
次いで配線層２８の上層に新たな配線層を形成する手順を説明する。なお本実施の形態では、積層される配線層は全て同一の厚みに設定されることから同一の番号を付与して説明を行うものとする。
【００４７】
まず図３ｇに示すように、基板３０に最下層となる配線層２８を形成した後は、再び下地電極膜３４の上層にレジスト３６を図３ｃと同様に塗布する。なお図３ｃと異なるのはレジスト３６の塗布高さであり、図３ｇにおいてはレジスト３６の膜厚を配線層２８を２段に積層させた際の高さに対応するように設定すればよい。こうしてレジスト３６をあらかじめ設定した高さまで塗布した後は、図３ｄ〜図３ｆと同様、図３ｈ〜図３ｊに示すように、フォトエッチングによって溝部３８が形成されたレジスト３６を用いて新たな配線層２８（２層目）を形成すればよい。
【００４８】
こうして新たな配線層２８を形成した後は、図３ｋに示すように新たにレジストを塗布し、その高さは配線層２８を３段に積層させた際の高さに対応するように設定すればよく、そして図３ｄ〜図３ｆや、図３ｈ〜図３ｊと同様、図３ｌから図３ｍに示すように、フォトエッチングによって溝部３８が形成されたレジスト３６を用いて新たな配線層２８（３層目）を形成すればよく、さらに図３ｎに示すようにレジスト３６の除去後は、図３ｏに示すように露出する下地電極膜３４をエッチング等で除去すればよい。
【００４９】
図４ａ〜図４ｍは、コイルを形成するための第２の方法を示す製造工程図である。なお本方法においては、上述した第１の方法と同一の箇所には同一の番号を用いることとする。
【００５０】
本方法における図４ａ〜図４ｅは、上述した図３ａ〜図３ｅの工程と共通であり、これら製造工程によって基板３０の表面に絶縁層３２，下地電極膜３４を介して、レジスト３６を塗布するとともに、このレジスト３６にフォトエッチングによって溝部３８を形成し、その後、前記溝部３８内にメッキ液からの析出によってメッキ部材４０を形成する。
【００５１】
そして溝部３８内にメッキ部材４０を形成した後は、レジスト３６を加熱したり、あるいは前記レジスト３６の表面をポリビニルアルコール等の薄膜で覆い、さらに上層に塗布されるレジストとの混合が発生しないようにする（塗布レジストの溶媒で下地レジストの表面が溶解し、その一部がコイル上を覆い、スカム等の発生によりメッキ部材に悪影響を及ぼすのを防止するため）。そして図４ｆに示すように、レジスト３６およびメッキ部材４０の上層に新たなレジスト４２を塗布する。なお新たに塗布するレジスト４２の塗布厚みは、コイル２２を構成する各配線層２８に対応した寸法に設定すればよい。次いで図４ｇに示すようにレジスト４２に対しフォトエッチングによって溝部３８を形成した後、図４ｈに示すように前記溝部３８内にメッキ液からの析出によって２層目となるメッキ部材４０を形成する。
【００５２】
溝部３８内に２層目のメッキ部材４０を形成した後は、図４ｉに示すように、レジスト４２およびメッキ部材４０の上層に新たなレジスト４４を塗布する。そして図４ｊおよび図４ｋに示すようにフォトエッチング工程と析出工程を行い、溝部３８に３層目となるメッキ部材４０を形成する。
【００５３】
このように３層目となるメッキ部材４０を形成した後は、図４ｌと図４ｍに示すように、レジスト３６、レジスト４２、レジスト４４を一括で除去し、その後は、エッチング等によって露出する下地電極膜３４を除去すればよい。
【００５４】
このように上述した製造方法では、個々の配線層２８おける線幅に対する高さ（厚み）の比率、すなわちアスペクト比が小さいが、これら配線層２８を複数段に積み上げることで、アスペクト比の高いコイル２２を形成することが可能になる。さらに配線層はフォトエッチングによって形成されるので、その形成精度はミクロン単位となる。このため線間ピッチの狭い小型で高密度の配線層を形成することが可能になる。
【００５５】
なお上述したコイル２２は薄膜プロセスによって製造されることから、前記コイル２２は基板３０の表面に複数形成される。このように一回の製造プロセスによって多数のコイル２２を製造することができるのも本製造方法の利点である。この大量生産によってコイル２２の製造コストを低減させることができる。
【００５６】
ここで発明者は、本発明の効果を確認するため実験を行った。この実験結果を実施例として以下に示す。
（実施例）
導電下地を有する基板上にコイルパターンを形成する。例えば導電部４０μm幅、コイルスペース部１０μm幅のコイルパターンを形成する際、レジストパターン幅は１０μmである。このレジスト幅でメッキ中も幅が変化せず安定して倒れない高さは、およそ４０μm以下である。パターン上下でレジスト幅１０±２μmの解像度を保証するために３６０nmの露光波長を用いる。
【００５７】
このようにして４０μmコイル幅、スペース１０μmの１層目のコイルを形成する。
【００５８】
このとき上述の基板内に１層目のコイルが倒壊したりせず正常に形成されたものは（歩留まり率が）１００％であった。
【００５９】
次いで２層目のパターンをこの上に形成する。１３０℃で１時間パターンレジストを処理し、４０μmのレジストを塗布し、レジスト幅１０μmとなるようにパターンを露光現像しメッキを行った。
【００６０】
このようにして１層目と２層目のコイルを積層して形成したとき、スペースが１０μmで、コイル高さが８０μmのハイアスペクトコイルがほぼ１００％の歩留まりで形成できた。
【００６１】
同様にして３層目のパターンをこの上に形成する１３０℃で１時間パターンレジストを処理し、４０μmのレジストを塗布し、レジスト幅１０μmとなるようにパターンを現像しメッキを行った。
【００６２】
このようにして１層目と２層目と３層目のコイルを積層して形成したとき、スペースが１０μmで、コイル高さが１２０μmのハイアスペクトコイルが９５％以上の歩留まりで形成できた。
【００６３】
今度は、レジストの厚みを上記の２倍、すなわち８０μmに設定して、コイル幅パターンを形成した。
【００６４】
８０μmのメッキを行い、１０μmのレジストパターンを形成し、メッキ後、レジストを剥離し、その状態を観察したところレジスト倒壊等の影響でコイルの歩留まり率は６５％以下であった。
【００６５】
さらにレジストの厚みを１２０μmに設定して、塗布、露光、現像しパターンニングを行ったがレジストが倒壊せずにパターンを形成することができず、コイルの歩留まり率は０％であった。
【００６６】
これらの結果から高アスペクト、高密度薄膜コイルを追求する要素技術では、本発明のコイル構造、ならびにコイルの製造方法が必須となることが確認された。
【００６７】
ここで基板３０の表面にコイル２２を複数形成した後、当該コイル２２をコア部材内に封止し、製品となるインダクタを作り上げる手順を説明する。
【００６８】
図５ａ〜図５ｊは、インダクタの製造工程図であり、図６ａ〜図６ｈは、各製造工程における要部拡大図である。
【００６９】
まず図５ａに示すように、基板３０上に上述した方法を用いてコイル２２を形成した後は、前記基板３０を切断し前記コイル２２が一列に配置されたコイルバー４６を形成する。ここで基板３０からコイルバー４６を切り出した状態を図５ｂに示すとともに、図６ａに、コイルバー４６上に形成されたコイル２２単体の拡大図を示す。
【００７０】
そして基板３０からコイルバー４６を切り出した後は、図５ｃおよび図６ｂに示すように、コイルバー４６を裏返すとともに、当該コイルバー４６の下方に配置されたコア部材の一部となる（切り出し前の）Ｅコア４８に対しコイル２２を挿入する。ここで前記Ｅコア４８は、透磁率の高いフェライトで構成されており、その中央部にはコイル２２を取り込むだけの内径および深さを備えた凹部５０が形成されるとともに、当該凹部５０の中央部には、コイル２２の中央部を挿通できるだけの外径を有したボス５２が形成されている。なおボス５２の外径は、コイル２２に発生する磁束５３が十分通過できるだけの径に設定される（磁束経路は図１ｂを参照）。
【００７１】
そしてこのように形成されたＥコア４８内にコイル２２を挿入する際、前記凹部５０内に熱硬化性の接着剤をあらかじめ充填させておき、この充填された前記接着剤の中に前記コイル２２を浸漬させるようにする。当該コイル２２を接着剤に浸漬させるようコイルバー４６をＥコア４８に貼り合わせた状態を図５ｄおよび図６ｃに示す。そしてコイルバー４６をＥコア４８に貼り合わせた状態で真空加熱を行えば、接着剤中の気泡を外部に抜き出すことができるとともに前記接着剤を硬化させることが可能になる。
【００７２】
前記接着剤を硬化させ、コイルバー４６をＥコア４８に貼り合わせた後は、図５ｅおよび図６ｄに示すように基板３０の背面側から研磨を行い、コイル２２の端面を露出させる。そして研磨によりコイル２２の端面を露出させた後は、図５ｆおよび図６ｅに示すようにコイル２２の端面が露出する研磨面に絶縁部材を塗布し、スペーサ層５４を形成するとともに、このスペーサ層５４にエッチング等によってコイル２２の両端部に該当する位置に穴５６を形成する。
【００７３】
スペーサ層５４に穴５６を形成した後は、当該穴５６から露出するコイル２２の端面にニッケルメッキ等を施し、酸化被膜の発生を防止する。そしてこの上層に図５ｇおよび図６ｆに示すように半田ボール５８を搭載し、その後リフロー工程を通過させることで前記半田ボール５８を溶融させ、溶融後の半田によって穴５６を埋め、電極取出部を形成する。
【００７４】
このようにスペーサ層５４に形成された穴５６に半田を埋め込み、コイル２２への導通を図った後は、図５ｈおよび図６ｇに示すように、Ｅコア４８と同様、コア部材を構成するフェライト製のカバー６０をスペーサ層５４の上層に貼り合わせる。なおカバー６０に形成された一対の窪み６２は、その端面から半田が埋め込まれた穴５６に達するまでの寸法（図６ｇのＣ寸法を参照）に設定されている。なお、この窪み６２の内側はあらかじめメッキやスパッタ等でＣｕ／Ｎｉあるいは半田などの金属膜を付けておく。そして図５ｉおよび図６ｈに示すように、前記窪み６０に半田を埋め込み、リフロー工程に投入することで接続用端子２４、２６を形成し、Ｅコア４８とカバー５８とによって封止されたコイル２２への電気的導通を図れるようにし、その後は図５ｊに示すようにカッター等によって個片化を行い、本発明に係る高密度インダクタ２０を形成する。
【００７５】
このような工程を経て製造された高密度インダクタ２０は、図１ｂに示すように凹部５０内にコイル２２だけを配置することが可能であり、低抵抗値で発熱の小さなインダクタ２０をより小型に形成することができる。また基板３０を研磨により除去することでインダクタの部品高さを低くすることが可能になる。
【００７６】
よって本発明に係る高密度インダクタは、より小型化や軽量化が要求される携帯機器やその他の機器に対しても十分に対応することができる。
【００７７】
【発明の効果】
以上説明したように本発明によれば、渦巻形状からなるコイルと、このコイルに発生する磁力線の経路に倣うよう配置されるコア部材とを備えた高密度インダクタであって、前記コイルはその厚み方向に複数の配線層を積み重ねた形態からなり、これら配線層を薄膜形成プロセスにて形成したり、
あるいは渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、前記コイルの形成を、薄膜形成プロセスによって配線層を形成した後、当該配線層の上層に前記薄膜形成プロセスによって新たな配線層を形成し、これら配線層の積み重ねを繰り返すことで行うようにしたので、アスペクト比の高いコイルを形成することが可能になる。そしてコイルが形成されるダミー基板をインダクタ形成時に除去し、コイルのみをコア部材の内部に収めるようにしたのでインダクタ自体の小型化・高密度化が達成できる。
【００７８】
さらにコイルのリード引き出しパターンをコイル封止後のダミー基板除去工程面に形成でき、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにしたので、全体の小型化に寄与することができる。ところでインダクタの薄さが第１に求められる場合には、コイルを１層で製作する場合もある。このような場合では、基板除去による小型化が可能であるとともに、コイルの高密度形成と、コスト低減が達成できる。
【図面の簡単な説明】
【図１ａ】本実施の形態に係る高密度インダクタの構造を示す断面説明図である。
【図１ｂ】本実施の形態に係る高密度インダクタの構造を示す断面説明図である。
【図２】図１における要部拡大図である。
【図３ａ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｂ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｃ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｄ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｅ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｆ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｇ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｈ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｉ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｊ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｋ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｌ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｍ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｎ】コイルを形成するための第１の方法を示す製造工程図である。
【図３ｏ】コイルを形成するための第１の方法を示す製造工程図である。
【図４ａ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｂ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｃ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｄ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｅ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｆ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｇ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｈ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｉ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｊ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｋ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｌ】コイルを形成するための第２の方法を示す製造工程図である。
【図４ｍ】コイルを形成するための第２の方法を示す製造工程図である。
【図５ａ】インダクタの製造工程図である。
【図５ｂ】インダクタの製造工程図である。
【図５ｃ】インダクタの製造工程図である。
【図５ｄ】インダクタの製造工程図である。
【図５ｅ】インダクタの製造工程図である。
【図５ｆ】インダクタの製造工程図である。
【図５ｇ】インダクタの製造工程図である。
【図５ｈ】インダクタの製造工程図である。
【図５ｉ】インダクタの製造工程図である。
【図５ｊ】インダクタの製造工程図である。
【図６ａ】各製造工程における要部拡大図である。
【図６ｂ】各製造工程における要部拡大図である。
【図６ｃ】各製造工程における要部拡大図である。
【図６ｄ】各製造工程における要部拡大図である。
【図６ｅ】各製造工程における要部拡大図である。
【図６ｆ】各製造工程における要部拡大図である。
【図６ｇ】各製造工程における要部拡大図である。
【図６ｈ】各製造工程における要部拡大図である。
【図７ａ】第１従来例に係るインダクタの斜視図である。
【図７ｂ】第１従来例に係るインダクタの斜視図である。
【図８ａ】第２従来例に係るインダクタの製造過程を示す説明図である。
【図８ｂ】第２従来例に係るインダクタの製造過程を示す説明図である。
【図９ａ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｂ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｃ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図９ｄ】薄膜技術を用いてコイルを形成する手順を示す製造工程図である。
【図１０】薄膜技術によって形成されたコイルの外観図である。
【図１１ａ】メッキを使用したコイルの形成手順を示す。
【図１１ｂ】メッキを使用したコイルの形成手順を示す。
【図１１ｃ】メッキを使用したコイルの形成手順を示す。
【図１１ｄ】メッキを使用したコイルの形成手順を示す。
【図１２】レジストに倒れ込みや剥離が生じた状態を示した説明図である。
【図１３】基板の両側にコイルを形成した断面説明図である。
【符号の説明】
１………インダクタ
２………電線
３………コア
４………インダクタ
５………絶縁体と導電体
６………コア
７………基板
８………電極膜
９………レジスト
１０………溝部
１１………コイル
１２………メッキ部材
２０………高密度インダクタ
２２………コイル
２４………接続用端子
２６………接続用端子
２８………配線層
３０………基板
３２………絶縁層
３４………下地電極膜
３６………レジスト
３８………溝部
４０………メッキ部材
４２………レジスト
４４………レジスト
４６………コイルバー
４８………Ｅコア
５０………凹部
５２………ボス
５３………磁束
５４………スペーサ層
５６………穴
５８………半田ボール
６０………カバー
６２………窪み
Claims (6)
- 渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、前記レジストを除去するとともに前記配線層を越える高さまで前記レジストを塗布し、再度フォトエッチングによって前記配線層の上部に前記溝部を再形成した後は、この溝部内に新たな配線層を前記メッキの析出によって形成する工程を有し、
前記配線層及び前記配線層上に積層された新たな配線層を含めた層を超える高さまでの前記レジストの塗布、前記レジストに対する前記溝部の再形成、前記溝部でのメッキの析出による新たな配線層の再度の形成、及び前記レジストの除去からなる工程を繰り返して、前記配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成することを特徴とする高密度インダクタの製造方法。 - 渦巻形状からなるコイルを形成した後、このコイルをコア部材内に封止するとともに、前記コイルへの導通をなす端子電極を前記コア部材の外側に形成するようにした高密度インダクタの製造方法であって、フォトエッチングによりレジストにコイル形状に倣う溝部を形成し、この溝部にメッキを析出させ配線層を形成した後、次段の配線層厚みになるよう前記配線層及び溝部形成後のレジスト上に再度新たなレジストを塗布するとともに再度フォトエッチングによって前記配線層の上部に前記溝部を形成し、この溝部内に新たな配線層を前記メッキの析出によって形成する工程を有し、
前記配線層及び前記配線層上に積層された新たな配線層を含めた層を超える高さまでの前記配線層及び前記レジスト上への前記新たなレジストの塗布、前記新たなレジストに対する前記溝部の再形成、及び前記溝部でのメッキの析出による新たな配線層の再度の形成、からなる工程を繰り返して、前記配線層の積み重ねを繰り返すことで所定の厚みの前記コイルを形成することとし、
前記新たなレジストの塗布を為す前に、前記新たなレジストの塗布が為される下層のレジストと塗布された前記新たなレジストとの混合の発生を防止する処理が為されることを特徴とする高密度インダクタの製造方法。 - 前記コイルをダミー基板上に形成し、その形態を保持しつつ前記コイルを前記コア部材内に挿入した後、前記ダミー基板の一部または全部を除去することで前記コイルを前記コア部材内に封止するようにしたことを特徴とする請求項１または請求項２のいずれか１に記載の高密度インダクタの製造方法。
- 前記コア部材内に有機または無機接着剤を注入し、この接着剤の硬化により前記コイルの固着と封止を行うことを特徴とする請求項１乃至請求項３のいずれか１に記載の高密度インダクタの製造方法。
- 前記コイルを封止した後、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成することを特徴とする請求項１乃至請求項４のいずれか１に記載の高密度インダクタの製造方法。
- 前記コイルを封止した後、前記コイルの側端面を研磨にて平滑化するとともに、前記コイルの側端面に直接あるいは追加の絶縁層を介してコイルの電極取出部を形成することを特徴とする請求項１乃至請求項４のいずれか１に記載の高密度インダクタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043829A JP4191506B2 (ja) | 2003-02-21 | 2003-02-21 | 高密度インダクタおよびその製造方法 |
| US10/775,243 US7176773B2 (en) | 2003-02-21 | 2004-02-11 | High density inductor and method for producing same |
| CNB2004100046177A CN1258777C (zh) | 2003-02-21 | 2004-02-20 | 高密度电感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003043829A JP4191506B2 (ja) | 2003-02-21 | 2003-02-21 | 高密度インダクタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253684A JP2004253684A (ja) | 2004-09-09 |
| JP4191506B2 true JP4191506B2 (ja) | 2008-12-03 |
Family
ID=32866464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003043829A Expired - Fee Related JP4191506B2 (ja) | 2003-02-21 | 2003-02-21 | 高密度インダクタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7176773B2 (ja) |
| JP (1) | JP4191506B2 (ja) |
| CN (1) | CN1258777C (ja) |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4464127B2 (ja) * | 2003-12-22 | 2010-05-19 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路及びその製造方法 |
| KR100768919B1 (ko) * | 2004-12-23 | 2007-10-19 | 삼성전자주식회사 | 전원 생성 장치 |
| JP4408283B2 (ja) * | 2006-10-04 | 2010-02-03 | 日本碍子株式会社 | インダクタ素子及びその製造方法 |
| US20080157911A1 (en) * | 2006-12-29 | 2008-07-03 | Fajardo Arnel M | Soft magnetic layer for on-die inductively coupled wires with high electrical resistance |
| US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
| US8642474B2 (en) * | 2007-07-10 | 2014-02-04 | Advanced Micro Devices, Inc. | Spacer lithography |
| US7980331B2 (en) * | 2009-01-23 | 2011-07-19 | Schlumberger Technology Corporation | Accessible downhole power assembly |
| JP4922353B2 (ja) * | 2009-07-02 | 2012-04-25 | Ｔｄｋ株式会社 | コイル部品及びその製造方法 |
| US20130271251A1 (en) * | 2012-04-12 | 2013-10-17 | Cyntec Co., Ltd. | Substrate-Less Electronic Component |
| US9009951B2 (en) | 2012-04-24 | 2015-04-21 | Cyntec Co., Ltd. | Method of fabricating an electromagnetic component |
| KR101508812B1 (ko) * | 2012-05-08 | 2015-04-06 | 삼성전기주식회사 | 코일 부품 제조방법 및 코일 부품 |
| US9001031B2 (en) * | 2012-07-30 | 2015-04-07 | Qualcomm Mems Technologies, Inc. | Complex passive design with special via implementation |
| JP6102578B2 (ja) * | 2012-09-27 | 2017-03-29 | Tdk株式会社 | 異方性めっき方法 |
| JP5815640B2 (ja) * | 2012-12-11 | 2015-11-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品の製造方法。 |
| JP6024826B2 (ja) * | 2013-07-01 | 2016-11-16 | 株式会社村田製作所 | 積層型インダクタ素子とその製造方法 |
| CN104347580A (zh) * | 2013-07-23 | 2015-02-11 | 佳邦科技股份有限公司 | 改进的薄型迭层式功率电感制程 |
| TWI488198B (zh) * | 2013-08-02 | 2015-06-11 | Cyntec Co Ltd | 多層線圈之製造方法 |
| KR101973410B1 (ko) * | 2013-08-14 | 2019-09-02 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| KR101483876B1 (ko) * | 2013-08-14 | 2015-01-16 | 삼성전기주식회사 | 인덕터 소자 및 이의 제조방법 |
| KR20150035280A (ko) * | 2013-09-27 | 2015-04-06 | 삼성전기주식회사 | 코일 시트 및 이의 제조방법 |
| KR101994726B1 (ko) * | 2013-12-18 | 2019-07-01 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101525703B1 (ko) | 2013-12-18 | 2015-06-03 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101942725B1 (ko) * | 2014-03-07 | 2019-01-28 | 삼성전기 주식회사 | 칩 전자부품 및 그 제조방법 |
| KR102145317B1 (ko) * | 2014-03-10 | 2020-08-18 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR102080660B1 (ko) * | 2014-03-18 | 2020-04-14 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR101525736B1 (ko) * | 2014-05-07 | 2015-06-03 | 삼성전기주식회사 | 적층형 전자부품 및 그 제조방법 |
| KR102004791B1 (ko) * | 2014-05-21 | 2019-07-29 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| KR102029489B1 (ko) * | 2014-07-22 | 2019-10-07 | 삼성전기주식회사 | 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법 |
| KR102188450B1 (ko) * | 2014-09-05 | 2020-12-08 | 삼성전기주식회사 | 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법 |
| KR101832545B1 (ko) * | 2014-09-18 | 2018-02-26 | 삼성전기주식회사 | 칩 전자부품 |
| KR101598295B1 (ko) | 2014-09-22 | 2016-02-26 | 삼성전기주식회사 | 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판 |
| KR101823194B1 (ko) | 2014-10-16 | 2018-01-29 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| JP6428203B2 (ja) * | 2014-11-28 | 2018-11-28 | Tdk株式会社 | コイル部品およびその製造方法 |
| JP6428204B2 (ja) * | 2014-11-28 | 2018-11-28 | Tdk株式会社 | コイル部品およびその製造方法 |
| US10468184B2 (en) * | 2014-11-28 | 2019-11-05 | Tdk Corporation | Coil component having resin walls and method for manufacturing the same |
| KR101832554B1 (ko) * | 2015-01-28 | 2018-02-26 | 삼성전기주식회사 | 칩 전자부품 및 그 제조방법 |
| KR102260374B1 (ko) * | 2015-03-16 | 2021-06-03 | 삼성전기주식회사 | 인덕터 및 인덕터의 제조 방법 |
| KR102118490B1 (ko) * | 2015-05-11 | 2020-06-03 | 삼성전기주식회사 | 다층 시드 패턴 인덕터 및 그 제조방법 |
| KR102122929B1 (ko) * | 2015-05-19 | 2020-06-15 | 삼성전기주식회사 | 칩 전자부품 및 그 실장기판 |
| JP6447369B2 (ja) * | 2015-05-29 | 2019-01-09 | Tdk株式会社 | コイル部品 |
| JP6477262B2 (ja) | 2015-05-29 | 2019-03-06 | Tdk株式会社 | コイル部品 |
| JP6447368B2 (ja) | 2015-05-29 | 2019-01-09 | Tdk株式会社 | コイル部品 |
| JP6716865B2 (ja) * | 2015-06-30 | 2020-07-01 | Tdk株式会社 | コイル部品 |
| JP6716867B2 (ja) * | 2015-06-30 | 2020-07-01 | Tdk株式会社 | コイル部品およびその製造方法 |
| JP6520480B2 (ja) | 2015-06-30 | 2019-05-29 | Tdk株式会社 | コイル部品 |
| JP6716866B2 (ja) | 2015-06-30 | 2020-07-01 | Tdk株式会社 | コイル部品 |
| KR101751117B1 (ko) * | 2015-07-31 | 2017-06-26 | 삼성전기주식회사 | 코일 전자 부품 및 그 제조방법 |
| KR102105388B1 (ko) * | 2015-11-20 | 2020-04-28 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| KR101762027B1 (ko) * | 2015-11-20 | 2017-07-26 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| KR101762028B1 (ko) * | 2015-11-24 | 2017-07-26 | 삼성전기주식회사 | 코일부품 및 그 제조방법 |
| KR101762039B1 (ko) | 2015-12-18 | 2017-07-26 | 삼성전기주식회사 | 코일 부품 |
| KR101792364B1 (ko) | 2015-12-18 | 2017-11-01 | 삼성전기주식회사 | 코일 부품 및 그 제조 방법 |
| KR102163056B1 (ko) * | 2015-12-30 | 2020-10-08 | 삼성전기주식회사 | 코일 전자 부품 및 그 제조방법 |
| KR20170112522A (ko) * | 2016-03-31 | 2017-10-12 | 주식회사 모다이노칩 | 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자 |
| KR101832607B1 (ko) * | 2016-05-13 | 2018-02-26 | 삼성전기주식회사 | 코일부품 및 그 제조방법 |
| JP6835083B2 (ja) * | 2016-06-02 | 2021-02-24 | 昭和電工マテリアルズ株式会社 | 感光性樹脂組成物の硬化物を含む樹脂部を備えた構造体 |
| KR102450603B1 (ko) * | 2016-06-24 | 2022-10-07 | 삼성전기주식회사 | 박막 인덕터 및 그 제조방법 |
| KR101832614B1 (ko) | 2016-07-14 | 2018-02-26 | 삼성전기주식회사 | 코일 부품 및 그 제조방법 |
| JP6519561B2 (ja) * | 2016-09-23 | 2019-05-29 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
| US11501908B2 (en) * | 2016-10-04 | 2022-11-15 | Nanohenry, Inc. | Miniature inductors and related circuit components and methods of making same |
| CN109804721B (zh) * | 2016-10-12 | 2022-07-01 | 住友电工印刷电路株式会社 | 印刷电路板及其制造方法 |
| US11521785B2 (en) | 2016-11-18 | 2022-12-06 | Hutchinson Technology Incorporated | High density coil design and process |
| US11387033B2 (en) | 2016-11-18 | 2022-07-12 | Hutchinson Technology Incorporated | High-aspect ratio electroplated structures and anisotropic electroplating processes |
| KR20230128394A (ko) | 2016-11-18 | 2023-09-04 | 허친슨 테크놀로지 인코포레이티드 | 고형상비 전기도금 구조 및 이방성 전기도금 프로세스 |
| CN106409808B (zh) * | 2016-11-23 | 2019-04-16 | 厦门云天半导体科技有限公司 | 三维螺旋电感 |
| WO2018097112A1 (ja) * | 2016-11-28 | 2018-05-31 | 株式会社村田製作所 | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 |
| CN106783120B (zh) * | 2016-12-13 | 2018-03-27 | 深圳顺络电子股份有限公司 | 一种电子元件电极的制作方法及电子元件 |
| JP6989535B2 (ja) * | 2017-01-31 | 2022-01-05 | 株式会社村田製作所 | Ｌｃ共振器 |
| JP6767274B2 (ja) * | 2017-02-01 | 2020-10-14 | 新光電気工業株式会社 | インダクタ装置及びその製造方法 |
| KR101963287B1 (ko) * | 2017-06-28 | 2019-03-28 | 삼성전기주식회사 | 코일 부품 및 그의 제조방법 |
| TWI651919B (zh) * | 2017-07-10 | 2019-02-21 | 建準電機工業股份有限公司 | 用於馬達之驅動組件及用於馬達激磁之半導體封裝結構 |
| KR101983191B1 (ko) * | 2017-07-25 | 2019-05-28 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| KR101994754B1 (ko) * | 2017-08-23 | 2019-07-01 | 삼성전기주식회사 | 인덕터 |
| KR102484848B1 (ko) | 2017-09-20 | 2023-01-05 | 삼성전기주식회사 | 박막형 칩 전자부품 |
| KR101994757B1 (ko) * | 2017-09-29 | 2019-07-01 | 삼성전기주식회사 | 박막형 인덕터 |
| KR101973448B1 (ko) * | 2017-12-11 | 2019-04-29 | 삼성전기주식회사 | 코일 부품 |
| CN110182752B (zh) * | 2018-02-22 | 2022-02-11 | 上海新微技术研发中心有限公司 | 一种电镀形成微细结构的方法、微细结构以及电子器件 |
| KR102430636B1 (ko) * | 2018-03-08 | 2022-08-09 | 삼성전기주식회사 | 코일 부품 |
| JP7323268B2 (ja) * | 2018-03-16 | 2023-08-08 | 日東電工株式会社 | 磁性配線回路基板およびその製造方法 |
| WO2020067427A1 (ja) * | 2018-09-27 | 2020-04-02 | デンカ株式会社 | 接合基板、金属回路基板及び回路基板 |
| CN113330524B (zh) * | 2018-11-30 | 2024-07-19 | 哈钦森技术股份有限公司 | 具有线圈结构的装置以及电路结构 |
| US10714434B1 (en) * | 2018-12-29 | 2020-07-14 | Intel Corporation | Integrated magnetic inductors for embedded-multi-die interconnect bridge substrates |
| CN114999764A (zh) * | 2019-03-04 | 2022-09-02 | 普利坚股份有限公司 | 线圈装置及制造方法 |
| CN109930184B (zh) * | 2019-03-22 | 2020-06-30 | 苏州昕皓新材料科技有限公司 | 线圈的制备方法及线圈 |
| KR20210051213A (ko) * | 2019-10-30 | 2021-05-10 | 삼성전기주식회사 | 코일 부품 |
| JP7472490B2 (ja) * | 2019-12-24 | 2024-04-23 | Tdk株式会社 | コイル装置 |
| KR102502341B1 (ko) * | 2020-05-22 | 2023-02-22 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| KR102171419B1 (ko) * | 2020-05-22 | 2020-10-29 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| CN111755204B (zh) * | 2020-06-09 | 2022-12-13 | 杭州电子科技大学 | 一种两相耦合电感单元和多相耦合电感 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254403A (ja) | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 薄膜コイル製造方法 |
| JPS61134013U (ja) * | 1985-02-08 | 1986-08-21 | ||
| JP3000579B2 (ja) | 1988-11-07 | 2000-01-17 | 株式会社村田製作所 | チップコイルの製造方法 |
| JP3382215B2 (ja) | 1990-05-31 | 2003-03-04 | 株式会社東芝 | 平面型磁気素子及びその製造方法並びに平面型磁気素子を備えた半導体装置 |
| KR960006848B1 (ko) | 1990-05-31 | 1996-05-23 | 가부시끼가이샤 도시바 | 평면형 자기소자 |
| US5583747A (en) * | 1993-11-01 | 1996-12-10 | Baird; John H. | Thermoplastic interconnect for electronic device and method for making |
| JPH10509284A (ja) * | 1995-09-14 | 1998-09-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 誘導性装置 |
| US6356181B1 (en) * | 1996-03-29 | 2002-03-12 | Murata Manufacturing Co., Ltd. | Laminated common-mode choke coil |
| JPH10322156A (ja) * | 1996-06-10 | 1998-12-04 | Fuji Electric Co Ltd | 電力変換器用ノイズフィルタ |
| JP3661380B2 (ja) | 1997-12-12 | 2005-06-15 | 富士電機デバイステクノロジー株式会社 | 平面型インダクタ |
| US6600404B1 (en) * | 1998-01-12 | 2003-07-29 | Tdk Corporation | Planar coil and planar transformer, and process of fabricating a high-aspect conductive device |
| JP4260913B2 (ja) | 1998-01-12 | 2009-04-30 | Ｔｄｋ株式会社 | ハイアスペクト導体デバイスの製造方法 |
| JP3164068B2 (ja) | 1998-07-17 | 2001-05-08 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| JP2001052929A (ja) * | 1999-08-06 | 2001-02-23 | Toko Inc | インピーダンス素子及びその製造方法 |
| JP2002050519A (ja) * | 2000-08-04 | 2002-02-15 | Sony Corp | 高周波コイル装置及びその製造方法 |
| CN1240087C (zh) * | 2001-03-05 | 2006-02-01 | Tdk株式会社 | 平面线圈及平面变压器 |
| JP2002280219A (ja) * | 2001-03-16 | 2002-09-27 | Sony Corp | インダクタ及び又はその近傍の回路配線及びその製造方法 |
-
2003
- 2003-02-21 JP JP2003043829A patent/JP4191506B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-11 US US10/775,243 patent/US7176773B2/en not_active Expired - Fee Related
- 2004-02-20 CN CNB2004100046177A patent/CN1258777C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040164835A1 (en) | 2004-08-26 |
| CN1258777C (zh) | 2006-06-07 |
| CN1523617A (zh) | 2004-08-25 |
| JP2004253684A (ja) | 2004-09-09 |
| US7176773B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4191506B2 (ja) | 高密度インダクタおよびその製造方法 | |
| JP6562363B2 (ja) | 多層導電性パターンインダクタ及びその製造方法 | |
| US9027229B2 (en) | Coil assembly comprising planar coil | |
| KR101762039B1 (ko) | 코일 부품 | |
| CN107622857B (zh) | 线圈组件及其制造方法 | |
| JP7223525B2 (ja) | インダクタ及びインダクタの製造方法 | |
| JP5113025B2 (ja) | コイル構造体及びその製造方法 | |
| JP5932916B2 (ja) | インダクター及びその製造方法 | |
| JP2005210010A (ja) | コイル基板及びその製造方法並びに表面実装型コイル素子 | |
| JP2005150329A (ja) | 配線構造及びその作製方法 | |
| KR20170133140A (ko) | 코일 전자 부품 및 그 제조방법 | |
| JP7557592B2 (ja) | コイル部品 | |
| CN112908611B (zh) | 线圈部件 | |
| JP6560398B2 (ja) | インダクタ | |
| JP2006332147A (ja) | コイル導電体およびその製造方法並びにそれを用いたコイル部品の製造方法 | |
| US11476041B2 (en) | Coil component and manufacturing method therefor | |
| JP2020038940A (ja) | インダクタ及びその製造方法 | |
| JP7334558B2 (ja) | インダクタ部品 | |
| KR20190069040A (ko) | 코일 부품 | |
| US20230352233A1 (en) | Coil component and manufacturing method therefor | |
| JP2011044716A (ja) | 電子装置とその製造方法 | |
| JP2019204835A (ja) | コイル部品及びその製造方法 | |
| JPH11176639A (ja) | 平面型インダクタおよび平面型トランス | |
| US11145457B2 (en) | Coil component and method for manufacturing the same | |
| JP2000082621A (ja) | 平面トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080402 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080910 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |