Nothing Special   »   [go: up one dir, main page]

KR101177720B1 - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR101177720B1
KR101177720B1 KR1020050087265A KR20050087265A KR101177720B1 KR 101177720 B1 KR101177720 B1 KR 101177720B1 KR 1020050087265 A KR1020050087265 A KR 1020050087265A KR 20050087265 A KR20050087265 A KR 20050087265A KR 101177720 B1 KR101177720 B1 KR 101177720B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
substrate
region
forming
electrode
Prior art date
Application number
KR1020050087265A
Other languages
English (en)
Other versions
KR20070033072A (ko
Inventor
박용인
이대윤
김영주
강수혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050087265A priority Critical patent/KR101177720B1/ko
Priority to CNB2006100871741A priority patent/CN100559238C/zh
Priority to US11/454,505 priority patent/US8848142B2/en
Priority to JP2006173517A priority patent/JP2007086738A/ja
Publication of KR20070033072A publication Critical patent/KR20070033072A/ko
Application granted granted Critical
Publication of KR101177720B1 publication Critical patent/KR101177720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
본 발명의 특징은, 어레이기판과 컬러필터 기판으로 구성된 액정표시장치의 구성에서, 상기 컬러필터 기판에 포함되는 빛 차단수단을 어레이 기판에 구성하는 것이다.
이와 같은 구성은, 빛 차단수단을 설계할 때 합착마진을 둘 필요가 없기 때문에 합착 마진만큼의 개구영역을 확보할 수 있는 장점이 있다.

Description

액정표시장치와 그 제조방법{LCD and Method of fabricating of the same}
도 1은 일반적인 구동회로 일체형 액정패널을 개략적으로 도시한 평면도이고,
도 2는 구동회로 일체형 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 3a와 도 3b는 종래에 따른 구동회로 일체형 액정표시장치의 단면구성을 개략적으로 도시한 단면도이고,
도 4a 내지 4i와 도 5a 내지 도 5i는 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이고,
도 6a와 도 6b는 본 발명에 따른 구동회로 일체형 액정표시장치의 단면구성을 개략적으로 도시한 단면도이고,
도 7a 내지 도 7j와 도 8a 내지 도 8j는 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 102 : 버퍼층
104,106 : 제 1 반도체층, 제 2 반도체층
108,110 : 제 3 반도체층, 제 4 반도체층
116 : 게이트 절연막 118, 120, 122 : 게이트 전극
124 : 스토리지 제 2 전극 130 : 층간 절연막
142a,142b : 소스전극과 드레인 전극
144 : 데이터 배선 146 : 보호층
150 : 화소 전극 152 : 블랙 매트릭스
본 발명은 액정표시장치에 관한 것으로, 특히 구동회로 일체형 액정표시장치와 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터(Thin Film Transistor ; TFT)를 포함하는 어레이기판과 컬러 필터(color filter)기판 사이에 액정을 주입하여, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 이미지를 얻는 표시장치이다.
이러한 표시장치의 스위칭 소자로 사용되는 박막트랜지스터는, 어레이부의 설계에 따라 다양한 형태로 구성 가능하며 특히 액티브층으로 사용되는 반도체층으로는 비정질 실리콘 또는 다결정 실리콘(폴리 실리콘)을 사용하게 된다.
이때, 일반적인 스위칭 소자로는 수소화된 비정질 실리콘(a-Si:H)이 주로 이 용되는데, 이는 저온 공정이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond)및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가 시 준 안정상태로 변화되어 박막 트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있으며, 전기적 특성(낮은 전계효과 이동도 : 0.1～1.0㎠/V?s)이 좋지 않아 구동회로로는 쓰기 어렵다.
반면, 폴리 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있으며, 폴리 실리콘을 이용하여 기판에 직접 구동회로를 만들면 실장이 매우 간단해 지고 액정패널을 더욱 컴팩트(compact)하게 제작할 수 있는 장점이 있다.
도 1은 일반적인 구동회로 일체형 액정표시장치용 어레이기판의 개략도이다.
도시한 바와 같이, 절연 기판(10)은 크게 표시부(D1)와 비표시부(D2)로 정의될 수 있으며, 상기 표시부(D1)에는 다수의 화소(P)가 매트릭스 형태로 위치하고 각 화소마다 스위칭 소자(T) 및 이와 연결된 화소 전극(17)이 구성된다.
또한, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(12)과 이와는 수직하게 교차하는 데이터 배선(14)이 구성된다.
상기 비표시부(D2)에는 구동회로부(16,18)가 구성되는데, 구동 회로부(16,18)는 기판(10)의 일 측에 위치하여 상기 게이트 배선(12)에 신호를 인가하는 게이트 구동회로부(16)와, 이와는 평행하지 않은 기판(10)의 타 측에 위치하여 상 기 데이터 배선(14)에 신호를 인가하는 데이터 구동회로부(18)를 포함한다.
상기 게이트 및 데이터 구동회로부(16,18)는 외부로부터 입력된 신호를 조절하여 각각 게이트 및 데이터 배선(12,14)을 통해 화소부(P)로 디스플레이 컨트롤 신호 및 데이터 신호를 공급하기 위한 장치이다.
따라서, 상기 게이트 및 데이터 구동회로부(16,18)는 입력되는 신호를 적절하게 출력시키기 위하여 일반적으로는 인버터(inverter)인 CMOS(complementary metal-oxide semiconductor)구조의 박막트랜지스터로 구성된다.
상기 CMOS는 고속 신호처리가 요구되는 구동회로부 박막 트랜지스터에 사용되는 반도체 기술의 일종으로서, 음전기로 충전된 여분의 전자들(n형 반도체)과 양전기로 충전된 정공들(p형 반도체)을 이용하여 하나의 전도체를 형성하고, 상기 두 종류의 반도체들의 효과적인 전기제어에 의해 전류 게이트를 이루기 위한 상호 보완적인 방법으로 사용된다.
이와 같이, 비표시부의 구동회로부를 이루는 CMOS 소자는 n형 및 p형 다결정 박막트랜지스터의 조합으로 이루어지고, 상기 표시부의 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터로 이루어진다.
이하, 도 2를 참조하여, 구동회로 일체형 액정표시장치용 어레이기판의 표시영역의 구성을 상세히 설명한다.
(상부기판에 구성된 블랙매트릭스를 동시에 표시함.)
도시한 바와 같이, 기판(30)의 일면에 제 1 방향으로 게이트 배선(GL)이 구성되고, 상기 게이트 배선(GL)과 교차하여 화소 영역(P)을 정의하는 데이터 배선 (DL)이 구성된다.
상기 화소 영역(P)의 일부 영역에는 스위칭 소자인 다결정 박막트랜지스터(T)와, 스토리지 캐패시터(Cst)가 구성된다.
또한, 상기 화소 영역(P)에는 화소 전극(80)이 구성된다.
이때, 상기 화소 전극(80)은 게이트 배선 및 데이터 배선(GL,DL)과 소정의 거리를 두고 이격되도록 구성한다.
만약, 상기 화소 전극(80)이 게이트 배선(GL) 또는 데이터 배선(DL)과 겹쳐 구성된다면 수직 크로스토크(cross-talk)가 발생하게 되어 화질을 저하하는 원인이 된다.
따라서, 필연적으로 화소 전극(80)과 게이트 배선 및 데이터 배선(GL,DL)은 이격영역을 두고 설계하게 된다. 이러한 이격영역은 액정(미도시)이 이상 배열하는 영역이므로 이 부분을 반드시 블랙매트릭스(52)로 가려주어야 한다.
또한, 다결정 박막트랜지스터(T)와 스토리지 캐패시터(Cst)에 대응하는 영역 또한 상기 블랙매트릭스(52)로 차폐되어야 한다.
이하, 도 3a 와 도 3b를 참조하여, 전술한 어레이기판을 포함하는 구동회로 일체형 액정표시장치의 구성을 설명한다. (도 3a는 구동 회로부를 나타낸 단면도이고, 도 3b는 도 2의 Ⅱ-Ⅱ를 따라 절단하여 이를 참조한 단면도이다.)
도시한 바와 같이, 구동회로 일체형 액정표시장치(LP)는 다수의 화소 영역(P)으로 구성된 표시부(D1)와 비표시부(D2)로 정의되며, 어레이 기판(AS)과 컬러필터 기판(CS)이 액정층(LC)을 사이에 두고 이격된 상태로 합착 구성된다.
상기 어레이기판(AS)은 비표시부(D2)에 대응하여 구동회로(DC)가 형성되어 있고 상기 표시부(D1)의 단일 화소 영역(P)마다 스위칭 소자(T)와 화소 전극(78)과 스토리지 캐패시터(Cst)가 구성된다.
또한, 도시하지는 않았지만 상기 스위칭 소자(T)에 스캔 신호(scan signal)를 입력하는 게이트 배선(미도시)과, 상기 스위칭 소자(T)에 데이터 신호(data signal)를 입력하는 데이터 배선(DL)이 구성된다.
전술한 구성에서, 상기 구동회로(DC)는 일반적으로 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS의 조합으로 이루어지며, 상기 스위칭 소자는 n형 또는 p형 다결정 박막트랜지스터이다.
전술한 바와 같이 구성된 어레이기판(AS)과 합착되는 컬러필터 기판(CS)에는 빛차단 수단인 블랙매트릭스(52)와 컬러필터(54)를 포함하는데, 상기 컬러필터(54)는 적,녹,청 컬러필터를 상기 다수의 화소영역(P)에 순차 배치하여 구성한다.
상기 블랙매트릭스(52)와 컬러필터(54)가 구성된 기판(30)의 전면에 공통 전극(56)이 구성된다.
이때, 상기 블랙매트릭스(52)는 비표시부(D2)의 구동회로부(DC)와, 화소 영역(P)의 다결정 박막트랜지스터(T)와 스토리지 캐패시터(Cst)에 대응하여 위치하며, 상기 게이트 배선(미도시)과 데이터 배선(DL)과 화소 전극(80)의 이격된 영역 또한 차폐하도록 구성한다.
이때, 상.하판을 합착할 때 발생할 수 있는 합착오차를 반드시 고려한 합착 마진(α)을 더 두고 설계해야 한다.
만약, 얼라인 오차가 발생하게 되면 상기 블랙매트릭스(52)의 존재에도 불구하고 빛샘이 발생하여 표시품질이 저하될 수 있기 때문이다.
따라서, 종래에는 앞서 언급한 바와 같이, 상기 블랙매트릭스(52)를 설계할 때 반드시 약 5㎛이상의 얼라인 마진(α)을 두어 얼라인 오차에 대비하였기 때문에 개구영역을 상당히 잠식하는 문제가 있었다.
이하, 공정도면을 참조하여 종래에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 4a 내지 4i와 도 5a 내지 도 5i는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 4a 내지 도 4i는 구동회로를 나타낸 공정 단면도이고, 도 5a 내지 도 5i는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 4a와 도 5a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(30)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(30)의 일면에 절연물질을 증착하여 버퍼층(32)을 형성하고, 상기 버퍼층(32)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(34,36,38)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(40)을 형성한다.
도 4b와 도 5b는 제 2 마스크 공정을 나타내며, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑(doping)하는 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 2 마스크 공정으로 패턴하여, 상기 P영역(A1)과 N영역(A2)및 스위칭 영역(A3)을 차폐하는 감광패턴(42)을 형성한다.
다음으로, 감광패턴(42)으로 차폐되지 않은 스토리지 영역(A4)의 제 4 반도체층(40) 표면에 이온(ion)을 도핑하는 공정을 진행한다.
상기 제 4 반도체층(40)은 전극의 역할을 해야 하기 때문에 도전성을 띄도록 하기 위해 전술한 바와 같이 이온(n또는 p형 이온)을 도핑하는 공정을 진행해야 한다.
전술한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(42)을 제거하는 공정을 진행한다.
도 4c와 도 5c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 이온 (ion)을 도핑하여 스토리지 제 1 전극으로 형성하는 공정 후, 상기 제 1 및 제 4 반도체층(34,36,38,40)이 형성된 기판(30)의 전면에 게이트 절연막(46)을 형성한다.
상기 게이트 절연막(46)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(46)이 형성된 기판(30)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 중심에 대응하는 상부에 제 1 내지 제 3 게이트 전극(48,50,52)을 형성하고, 상기 스토리지 영역(A4)의 제 4 반도체층(40)에 대응하는 상부에 스토리지 제 2 전극(54)을 형성한다.
이때, 상기 표시부(D1)에는 상기 스위칭 영역(A3)에 구성한 게이트 전극(52)에서 화소 영역(P)의 일 측으로 연장되는 게이트 배선(도 2의GL)을 형성한다.
도 4d와 도 5d는 제 4 마스크 공정을 나타내며, N영역(A2)과 스위칭 영역(A3)의 반도체층에 n+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)과 게이트 전극(미도시)이 형성된 기판(30)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 4 마스크 공정으로 패턴하여, 상기 P영역(A1)을 차단하는 감광패턴(56)을 형성한다.
다음으로, 상기 감광패턴(56)사이로 노출된 N영역(A2)과 스위칭 영역(A3)에 n+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 반도체층(36)과 제 3 반도체층(38)영역 중 상기 제 2 게이트 전극(50)과 제 3 게이트 전극(52)의 주변으로 노출된 부분의 표면에 n+이온이 도핑되며, 이온이 도핑된 영역은 저항성 접촉(ohmic contact)특성을 갖는다.
전술한 바와 같은 제 4 마스크 공정이 완료되면, 상기 감광패턴(56)을 제거하는 공정을 진행한다.
도 4e와 도 5e는 제 5 마스크 공정을 나타내며, P영역(A1)의 반도체층에 p+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 제 1 내지 제 3 게이트 전극(48,50,52)과 스토리지 제 2 전극(54)이 형성된 기판(30)의 전면에 포토레지스트(photoresist)를 도포한 후 제 5 마스크 공정으로 패턴하여, N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(58)을 형성한다,
다음으로, P영역(A1)의 노출된 제 1 반도체층(34)중 게이트 전극의 주변으로 노출된 포면에 p+이온을 도핑하는 공정을 진행한다.
이때, 이온이 도핑된 영역은 앞서 언급한 바와 같이 저항성 접촉(ohmic contact)특성을 갖는다.
도 4f와 도 5f는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같이, 제 1 내지 제 3 반도체층(34,36,38)에 오믹 영역 형성공정이 진행된 기판(30)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,60)을 형성한다.
다음으로, 상기 층간 절연막(60)과 하부의 게이트 절연막(46)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(34,36,38)의 이온도핑 영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(48,50,52)을 중심으로 양측의 반도체층(34,36,38)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(62a,64a,66a)과 제 2 콘택홀(62b,64b,66b)을 형성한다.
도 4g와 도 5g는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(34,36,38)을 노출하는 층간절연막(60)이 형성된 기판(30)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 콘택홀(62a,64a,66a)을 통해 노출된 오믹 콘택영역과 접촉하는 소스 전극(68a,70a,72a)과, 상기 제 2 콘택홀(62b,64b,66b)을 통해 노출된 오믹 콘택영역과 접촉하는 드레인 전극(68b,70b,72b)을 형성한다.
이때, 표시영역(D1)의 스위칭 영역(A3)에 형성한 소스전극(72a)에서 연장되고, 상기 게이트 배선(미도시)과 교차하여 화소 영역(P)의 일측으로 연장된 데이터 배선(DL)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상기 스토리지 영역(A4)에는 스토리지 제 1 전극(40)과 스토리지 제 2 전극(54)으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 4h와 도 5h는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(68a,70a,72a)과 드레인 전극(68b,70b,72b)이 형성된 기판(30)의 전면에 앞서 언급한 절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 보호층(76)을 형성한다.
상기 보호층(76)을 제 8 마스크 공정으로 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(72b)을 노출하는 드레인 콘택홀(78)을 형성한다.
도 4i와 도 5i는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 보호층(76)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 9 마스크 공정으로 패턴하여, 상기 드레인 전극(72b)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(80)을 형성한다.
이상으로 전술한 바와 같은 제 1 내지 제 9 마스크공정을 통해 종래에 따른 구동회로 일체형 액정패널의 박막트랜지스터 어레이기판을 제작할 수 있다.
전술한 바와 같이 제작된 어레이기판과 합착되는 컬러필터 기판은 아래와 같은 공정으로 제작된다.
제 1 마스크 공정 : 빛 차단수단인 블랙매트릭스 형성.
제 2 내지 제 4 마스크 공정 : 화소 영역마다 적색과 녹색과 청색 컬러필터 를 형성하는 공정.
전술한 바와 같이 제작된 컬러필터 기판과 어레이기판을 합착하여 종래에 따른 구동회로 일체형 액정표시장치를 제작할 수 있다.
앞서 언급한 바와 같이 종래에 따른 구동회로 일체형 액정표시장치는, 컬러필터 기판에 블랙매트릭스를 설계할 때 합차오차를 고려한 마진(margin)을 더 두어 설계하기 때문에 개구율이 저하되는 문제가 있다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 개구율이 개선된 구동회로 일체형 액정표시장치를 제안하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이기판은 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 갖는 기판상의 상기 구동회로부에 다결정 실리콘으로 구성된 제 1 반도체층과 제 2 반도체층과, 상기 스위칭 영역에 제 3 반도체층을 형성하는 제 1 마스크 공정 단계와; 상기 제 1 내지 제 3 반도체층의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 제 2 마스크 공정 단계와; 상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 2 반도체층과 스위칭 영역의 제 3 반도체층의 표면에 n+이온을 도핑하여 오믹 영역을 형성하는 제 3 마스크 공정 단계와; 상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 1 반도체층의 표면에 p+이온을 도핑하는 제 4 마스크 공정 단계와; 상기 p+이온의 도핑공정 후 상기 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 제 1 내지 제 3 반도체층의 양측 오믹 영역을 노출하는 제 5 마스크 공정 단계와; 상기 제 1 내지 제 3 반도체층의 노출된 양측 오믹 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 제 6 마스크 공정 단계와; 상기 제 1 내지 제 2 반도체층 마다 상기 소스 전극과 드레인 전극이 형성된 상기 기판의 전면에 보호층을 형성하고, 상기 스위칭 영역의 드레인 전극을 노출하는 제 7 마스크 공정 단계와; 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 제 8 마스크 공정 단계와; 상기 구동회로부와, 상기 스위칭 영역과 상기 화소 영역간 경계에 대응하는 보호층의 상부에 빛 차단수단을 형성하는 제 9 마스크 공정단계를 포함한다.
상기 제 1 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 2 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계를 더욱 포함한다.
상기 화소영역의 일 측에는 상기 스위칭 영역의 게이트 전극에서 연장된 게이트 배선이 더욱 형성되고, 상기 화소 영역의 타 측에는 상기 스위칭 영역의 소스 전극에서 연장된 데이터 배선이 더욱 형성되며, 상기 화소 영역의 경계에 위치한 빛 차단수단은, 상기 게이트 배선 및 데이터 배선과 화소 전극 간 이격영역을 차폐 하도록 구성된 것을 특징으로 한다.
상기 빛 차단수단은 블랙수지를 이용하여 형성한다.
상기 제 3 마스크 공정 단계는 상기 게이트 전극이 형성된 기판의 전면에 포토레지스트를 도포한 후 제 3 마스크로 노광한 후 현상하여, 상기 구동회로부의 제 1ㅇ반도체층을 덮는 감광패턴을 형성하는 단계와; 상기 감광패턴이 덮히지 않은 제 2 반도체층과 제 3 반도체층의 게이트 전극 주변으로 노출된 표면에 n+이온을 도핑하는 단계를 포함한다.
상기 제 4 마스크공정은 상기 제 2 반도체층과 제 3 반도체층에 n+이온을 도핑하는 공정이 완료된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하는 단계와; 상기 감광층을 제 4 마스크를 이용하여 노광한 후 현상하여, 상기 제 2 반도체층과 제 3 반도체층을 덮는 감광패턴을 형성하는 단계와; 상기 감광패턴이 덮히지 않은 상기 제 1 반도체층 중 게이트 전극의 주변으로 노출된 표면에 p+이온을 도핑하는 단계를 포함한다.
본 발명에 따른 구동회로 일체형 액정표시장치의 제조방법은 상기 청구항 1항의 방법에 의해 구동회로 일체형 어레이기판을 형성하는 단계와; 상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와; 상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와; 상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계를 포함한다.
이하, 본 발명의 실시예에 따른 구동회로 일체형 액정표시장치용 어레이기판의 제조방법을 설명한다.
-- 실시예 --
본 발명의 실시예의 특징은, 블랙매트릭스를 박막트랜지스터 어레이기판에 구성하는 것을 특징으로 한다.
도 6a와 도 6b는 본 발명에 따른 구동회로 일체형 액정표시장치의 구성을 개략적으로 도시한 단면도이다.
(도 6a는 구동회로부의 CMOS를 나타낸 단면도이고, 도 6b는 표시부의 단일 화소를 나타낸 단면도이다.)
도시한 바와 같이, 본 발명에 따른 구동회로 일체형 액정표시장치(LP)는 표시부(D1)와 비표시부(D2)로 구성된 컬러필터 기판(CS)과, 구동회로(DC) 일체형 박막트랜지스터 어레이기판(AS)을 합착하여 구성한다.
상기 컬러필터 기판(CS)은, 표시부(D1)에 정의된 다수의 화소 영역(P)마다 이에 대응하여 컬러필터(302)를 구성하고, 상기 컬러필터(302)의 전면에 투명한 공통 전극(304)을 구성한다.
이때, 상기 컬러필터는 적,녹,청의 컬러수지를 다수의 화소 영역(P)에 순차적으로 패턴함으로써 형성하게 된다.
상기 구동회로 일체형 박막트랜지스터 어레이기판(AS)은, 비표시부(D2)에 구동회로(DC)를 구성하고 표시부(D1)의 화소영역(P)에 대응하여 스위칭 소자(다결정 박막트랜지스터,T)와 스토리지 캐패시터(Cst)와 화소전극(150)을 구성한다.
상기 구동회로(DC)는 n형 다결정 박막트랜지스터(T(n))와 p형 다결정 박막트랜지스터(T(p))로 구성된 CMOS조합으로 형성하는 것이 일반적이며, 상기 스위칭 소 자(T)는 n형 다결정 박막트랜지스터 이다.
이때, 화소 영역(P)의 일 측과 타 측에는 상기 스위칭 소자의 전극과 연결된 게이트 배선(미도시)과 데이터 배선(144)을 구성한다.
전술한 구성에서 특징적인 것은, 상기 표시부(D1)와 비표시부(D2)에 대응하는 어레이기판의 상부에 블랙수지(black resin)를 이용하여 빛 차단수단인 블랙매트릭스(black matrix,152)를 형성하는 것이다.
자세히는, 구동회로를 덮는 보호층의 상부와 화소 영역(P)에 구성된 스위칭 소자(및 스토리지 캐패시터)와 화소영역(P)간 경계영역 즉, 데이터 배선(144)과 게이트 배선(미도시)그리고, 상기 데이터 배선 및 게이트 배선(144,미도시)과 화소 전극(150)사이의 이격영역(L)에 대응하는 보호층(146)의 상부에 구성하는 것을 특징으로 한다.
전술한 바와 같이, 컬러필터 기판(CS)의 블랙매트릭스를 박막트랜지스터 어레이기판(AS)에 구성하게 되면, 합착마진을 두지 않아도 되므로 합착마진만큼(α)의 개구영역을 확보할 수 있다.
이하, 공정 단면도를 참조하여, 본 발명에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 설명한다.
도 7a 내지 도 7j와 도 8a 내지 도 8j는 본 발명에 따른 구동회로 일체형 액정표시장치용 박막트랜지스터 어레이기판의 제조공정을 도시한 도면이다.
도 7a 내지 7j와 도 8a 내지 도 8j는 종래에 따른 구동회로 일체형 박막트랜지스터 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.
(도 7a 내지 도 7j는 구동회로를 나타낸 공정 단면도이고, 도 8a 내지 도 8j는 표시영역의 단일 화소를 나타낸 공정 단면도이다.)
도 7a와 도 8a는 제 1 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 기판(100)을 표시부(D1)와 비표시부(D2)로 정의하고, 표시부(D1)는 다시 다수의 화소영역(P)으로 정의 한다.
이때, 비표시부(D2)에 편의상 P영역(A1)과 N영역(A2)을 정의하고, 상기 화소영역(P)에 스위칭 영역(A3)과 스토리지 영역(A4)을 정의한다.
전술한 바와 같이, 다수의 영역(A1,A2,A3,A4)이 정의된 기판(100)의 일면에 절연물질을 증착하여 버퍼층(102)을 형성하고, 상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 결정화 하는 공정을 진행한다.
상기 결정화를 위해 다양한 열전달 수단이 이용될 수 있지만, 일반적으로는 레이저(laser)를 이용하여 결정화를 진행한다.
결정화 공정으로 결정화된 층을 패턴하여, 상기 P영역(A1)과 N영역(A2)과 스위칭 영역(A3)에 액티브층(active layer)으로서 기능을 하는 제 1 내지 제 3 반도체층(104,106,108)을 형성하고, 상기 스토리지 영역(A4)에 전극으로서 기능을 하는 제 4 반도체층(110)을 형성한다.
도 7b와 도 8b는 제 2 마스크 공정을 나타내며, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온을 도핑(doping)하는 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 4 반도체층(104,106,108,110)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포한 후, 제 2 마스크 공정 으로 패턴하여, 상기 P영역(A1)과 N영역(A2)및 스위칭 영역(A3)을 차폐하는 감광패턴(112)을 형성한다.
다음으로, 감광패턴(112)으로 차폐되지 않은 스토리지 영역(A4)의 제 4 반도체층(110)으로 표면에 이온(ion)을 도핑하는 공정을 진행한다.
상기 제 4 반도체층(110)은 전극의 역할을 해야 하기 때문에 도전성을 띄도록 하기 위해 전술한 바와 같이 이온(n또는 p형 이온)을 도핑하는 공정을 진행해야 한다.
전술한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온을 도핑하는 공정이 완료되면 상기 감광패턴(112)을 제거하는 공정을 진행한다.
도 7c와 도 8c는 제 3 마스크 공정을 나타낸 단면도이다.
도시한 바와 같이, 상기 스토리지 영역(A4)의 제 4 반도체층(110)에 이온(ion)을 도핑하여 스토리지 제 1 전극으로 형성하는 공정 후, 상기 제 1 및 제 4 반도체층(104,106,108,110)이 형성된 기판(100)의 전면에 게이트 절연막(116)을 형성한다.
상기 게이트 절연막(116)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하여 형성할 수 있다.
다음으로, 상기 게이트 절연막(116)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 제 1 내지 제 3 반도체층(104,106,108)의 중심에 대응하는 상부에 제 1 내지 제 3 게이트 전극(118,120,122)을 형성하고, 상기 스토리 지 영역(A4)의 제 4 반도체층(110)에 대응하는 상부에 스토리지 제 2 전극(124)을 형성한다.
동시에, 상기 스위칭 영역(A3)의 게이트 전극(122)에서 화소 영역(P)의 일측으로 연장된 게이트 배선(미도시)을 형성한다,
도 7d와 도 8d는 제 4 마스크 공정을 나타내며, N영역(A2)과 스위칭 영역(A3)의 반도체층(106,108)에 n+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 상기 제 1 내지 제 3 게이트 전극(118,120,122)과 스토리지 제 2 전극(124)이 형성된 기판(100)의 전면에 포토레지스트(photo-resist)를 도포한 후 제 4 마스크 공정으로 패턴하여, 상기 P영역(A1)과 스토리지 영역(A4)을 차단하는 감광패턴(126)을 형성한다.
다음으로, 상기 감광패턴(126)사이로 노출된 N영역(A2)과 스위칭 영역(A3)에 n+이온을 도핑(doping)하는 공정을 진행한다.
이와 같이 하면, 상기 N영역(A2)과 스위칭 영역(A3)의 제 2 반도체층(106)과 제 3 반도체층(108)영역 중 상기 제 2 게이트 전극(120)과 제 3 게이트 전극(122)의 주변으로 노출된 부분의 표면에 n+이온이 도핑되며, 이온이 도핑된 영역은 저항성 접촉(ohmic contact)특성을 갖는다.
이때, 상기 스토리지 영역(A4)에 감광패턴을 형성하지 않아도 좋다. 왜냐 하면 상기 스토리지 영역(A4)에 대응하는 제 4 반도체층(110)에 n+이온이 도핑된 상태이기 때문에 같은 종류의 이온이라면 굳히 감광패턴이 필요치 않다.
전술한 바와 같은 제 4 마스크 공정이 완료되면, 상기 감광패턴(126)을 제거 하는 공정을 진행한다.
도 7e와 도 8e는 제 5 마스크 공정을 나타내며, P영역(A1)의 반도체층에 p+이온을 도핑하기 위한 공정 단면도이다.
도시한 바와 같이, 제 1 내지 제 3 게이트 전극(116,118,120)과 스토리지 제 1 전극(122)이 형성된 기판(100)의 전면에 포토레지스트(photoresist)를 도포한 후 제 5 마스크 공정으로 패턴하여, N영역(A2)과 스위칭 영역(A3)과 스토리지 영역(A4)을 차단하는 감광패턴(128)을 형성한다,
다음으로, P영역(A1)의 노출된 제 1 반도체층(104)중 게이트 전극(118)의 주변으로 노출된 부분의 표면에 p+이온을 도핑하는 공정을 진행한다.
이때, 이온이 도핑된 영역은 앞서 언급한 바와 같이 저항성 접촉(ohmic contact)특성을 갖는다.
도 7f와 도 8f는 제 6 마스크 공정을 나타내는 공정 단면도이다.
전술한 바와 같은 공정으로, 각각 오믹영역(저항성 접촉 영역)이 형성된 제 1 내지 제 3 반도체층(104,106,108)과, 스토리지 제 1 전극(110)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질그룹 중 선택된 하나를 증착하여 층간 절연막(interlayer,130)을 형성한다.
다음으로, 상기 층간 절연막(130)과 하부의 게이트 절연막(116)을 제 6 마스크 공정으로 패턴하여, 상기 제 1 내지 제 3 반도체층(104,106,108)의 이온도핑영역(오믹콘택영역)을 노출하는 콘택홀을 형성한다.
상세히는, 상기 제 1 내지 제 3 게이트 전극(118,120,122)을 중심으로 양측의 반도체층(104,106,108)즉, 오믹영역을 각각 노출하는 제 1 콘택홀(132a,134a,136a)과 제 2 콘택홀(132b,134b,136b)을 형성한다.
도 7g와 도 8g는 제 7 마스크 공정을 나타낸 공정 단면도이다.
상기 제 1 내지 제 3 반도체층(104,106,108)을 노출하는 층간절연막(130)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 알루미늄합금(AlNd)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 제 1 콘택홀(132a,134a,136a)을 통해 노출된 오믹 콘택영역과 접촉하는 소스 전극(138a,140a,142a)과, 상기 제 2 콘택홀(132b,134b,136b)을 통해 노출된 오믹 콘택영역과 접촉하는 드레인 전극(138b,140b,142b)을 형성한다.
동시에, 상기 스위칭 영역(A3)의 드레인 전극(142b)에서 화소 영역(P)의 일측으로 연장한 데이터 배선(144)을 형성한다.
전술한 제 1 내지 제 7 마스크 공정을 통해, 비표시부(D2)에는 p형 다결정 박막트랜지스터와 n형 다결정 박막트랜지스터의 조합인 CMOS소자가 형성되고, 상기 표시 영역(D1)의 스위칭 영역(A3)에는 n형 다결정 박막트랜지스터가 형성되고, 상기 스토리지 영역(A4)에는 스토리지 제 1 전극과 스토리지 제 2 전극으로 구성된 스토리지 캐패시터(Cst)가 형성된다.
도 7h와 도 8h는 제 8 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 각 영역(A1,A2,A3)마다 소스전극(138a,140a,142a)과 드레인 전극(138b,140b,142b)이 형성된 기판(100)의 전면에 앞서 언급한 절연물질 룹 중 선택된 하나 이상의 물질을 증착하여 보호층(146)을 형성한다.
다음으로, 상기 보호층(146)을 제 9 마스크 공정으로 패턴하여, 상기 스위칭 영역(A3)의 드레인 전극(142b)을 노출하는 드레인 콘택홀(148)을 형성한다.
도 7i와 도 8i는 제 9 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 보호층(146)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 제 10 마스크 공정으로 패턴하여, 상기 드레인 전극(140b)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(150)을 형성한다.
이때, 화소 전극(150)은 게이트 배선(미도시)과 데이터 배선(144)과 이격거리(L)를 두고 형성한다.
도 7j와 도 8j는 제 10 마스크 공정을 나타낸 공정 단면도이다.
도시한 바와 같이, 상기 화소 전극(150)이 형성된 기판(100)의 전면에 블랙수지(감광성 블랙수지)를 도포한 후 제 10 마스크 공정으로 패턴하여, 상기 비표시부(D2)의 구동회로부와, 상기 표시부(D1)의 스위칭 영역(A3)과 스토리지 영역(A4)과, 게이트 배선및 데이터 배선(미도시, 144)과 화소 전극(150)간 이격거리(L)에 대응하는 영역에 형성한다.
이때, 상기 블랙매트릭스(152)를 어레이기판에 직접 형성하기 때문에 종래와 달리 합착마진(α)을 둘 필요가 없다.
이와 같이, 블랙매트릭스를 어레이기판에 구성한 구조는 종래와 달리 합착마진을 두지 않아도 되기 때문에, 종래와 비교하여 개구영역을 4㎛이상 확장하여 구 성할 수 있는 결과를 얻을 수 있다.
따라서, 본 발명에 따른 구동회로 일체형 액정표시장치용 어레이 기판은 컬러필터 기판에 구성하던 빛 차단 수단을 어레이기판에 구성함으로써, 빛 차단수단을 설계할 때 반드시 고려하였던 합착마진을 두지 않게 됨으로써, 합착마진 만큼의 개구영역을 확보할 수 있어 고휘도를 구현할 수 있는 효과가 있다.

Claims (8)

  1. 스위칭 영역 및 화소 영역을 포함하는 표시영역과, 구동 회로부를 포함하는 비표시 영역을 갖는 기판 상의 상기 구동회로부에 다결정 실리콘으로 구성된 제 1 반도체층과 제 2 반도체층과, 상기 스위칭 영역에 제 3 반도체층을 형성하는 제 1 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층의 상부에 게이트 절연막을 사이에 두고 게이트 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 2 반도체층과 스위칭 영역의 제 3 반도체층의 표면에 n+이온을 도핑하여 오믹 영역을 형성하는 제 3 마스크 공정 단계와;
    상기 게이트 전극에 대응하지 않는 상기 구동회로부의 제 1 반도체층의 표면에 p+이온을 도핑하는 제 4 마스크 공정 단계와;
    상기 p+이온의 도핑공정 후 상기 기판의 전면에 층간 절연막을 형성하고 패턴하여, 상기 제 1 내지 제 3 반도체층의 양측 오믹 영역을 노출하는 제 5 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층의 노출된 양측 오믹 영역과 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 제 6 마스크 공정 단계와;
    상기 제 1 내지 제 3 반도체층 마다 상기 소스 전극과 드레인 전극이 형성된 상기 기판의 전면에 보호층을 형성하고, 상기 스위칭 영역의 상기 드레인 전극을 노출하는 제 7 마스크 공정 단계와;
    상기 드레인 전극과 접촉하는 화소 전극을 형성하는 제 8 마스크 공정 단계와;
    상기 구동회로부와, 상기 스위칭 영역과 상기 화소 영역간 경계에 대응하는 보호층의 상부에 빛 차단수단을 형성하는 제 9 마스크 공정단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 마스크 공정에서 상기 제 3 반도체층에서 연장된 제 4 반도체층을 형성하고, 상기 제 4 반도체층의 표면에 불순물 이온(n+ 이온)을 도핑하는 마스크 공정을 더욱 진행하고, 상기 제 2 마스크 공정에서, 상기 제 4 반도체층에 대응하는 상부에 금속전극을 형성하여 스토리지 캐패시터를 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  3. 제 1 항에 있어서,
    상기 화소영역의 일 측에는 상기 스위칭 영역의 게이트 전극에서 연장된 게이트 배선이 더욱 형성되고, 상기 화소 영역의 타 측에는 상기 스위칭 영역의 소스 전극에서 연장된 데이터 배선이 형성된 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  4. 제 3 항에 있어서,
    상기 화소 영역의 경계에 위치한 빛 차단수단은, 상기 게이트 배선 및 데이터 배선과 화소 전극 간 이격영역을 차폐하도록 구성된 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  5. 제 1 항에 있어서,
    상기 빛 차단수단은 블랙수지를 이용하여 형성된 것을 특징으로 하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  6. 제 1 항에 있어서,
    상기 제 3 마스크 공정 단계는
    상기 게이트 전극이 형성된 기판의 전면에 포토레지스트를 도포한 후 제 3 마스크로 노광한 후 현상하여, 상기 구동회로부의 제 1 반도체층을 덮는 감광패턴을 형성하는 단계와;
    상기 감광패턴이 덮히지 않은 제 2 반도체층과 제 3 반도체층의 게이트 전극 주변으로 노출된 표면에 n+이온을 도핑하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  7. 제 1 항에 있어서,
    상기 제 2 반도체층과 제 3 반도체층에 n+이온을 도핑하는 공정이 완료된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하는 단계와;
    상기 감광층을 제 4 마스크를 이용하여 노광한 후 현상하여, 상기 제 2 반도체층과 제 3 반도체층을 덮는 감광패턴을 형성하는 단계와;
    상기 감광패턴이 덮히지 않은 상기 제 1 반도체층 중 게이트 전극의 주변으로 노출된 표면에 p+이온을 도핑하는 단계
    를 포함하는 구동회로 일체형 액정표시장치용 어레이기판 제조방법.
  8. 상기 청구항 1항의 방법에 의해 구동회로 일체형 어레이기판을 형성하는 단계와;
    상기 어레이기판과 이격되어 합착되는 기판을 준비하는 단계와;
    상기 어레이기판과 마주보는 기판의 일면에 컬러필터를 형성하는 단계와;
    상기 컬러필터가 형성된 기판의 전면에 공통 전극을 형성하는 단계
    를 포함하는 구동회로 일체형 액정표시장치 제조방법.
KR1020050087265A 2005-09-20 2005-09-20 액정표시장치와 그 제조방법 KR101177720B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050087265A KR101177720B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법
CNB2006100871741A CN100559238C (zh) 2005-09-20 2006-06-15 液晶显示装置及其制造方法
US11/454,505 US8848142B2 (en) 2005-09-20 2006-06-16 Liquid crystal display device including black matrix and method of fabricating the same
JP2006173517A JP2007086738A (ja) 2005-09-20 2006-06-23 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050087265A KR101177720B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070033072A KR20070033072A (ko) 2007-03-26
KR101177720B1 true KR101177720B1 (ko) 2012-08-28

Family

ID=37883685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087265A KR101177720B1 (ko) 2005-09-20 2005-09-20 액정표시장치와 그 제조방법

Country Status (4)

Country Link
US (1) US8848142B2 (ko)
JP (1) JP2007086738A (ko)
KR (1) KR101177720B1 (ko)
CN (1) CN100559238C (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN101286515A (zh) * 2007-04-13 2008-10-15 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
KR101423970B1 (ko) 2008-04-15 2014-08-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101595818B1 (ko) 2009-08-26 2016-02-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101747341B1 (ko) * 2010-11-02 2017-06-15 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
CN102645799B (zh) 2011-03-29 2015-01-07 京东方科技集团股份有限公司 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
CN102707355A (zh) * 2011-10-24 2012-10-03 京东方科技集团股份有限公司 一种半反半透彩色滤光片及其制作方法
JP5465311B2 (ja) * 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法
CN102629608B (zh) * 2012-03-31 2014-12-17 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
TWI470288B (zh) * 2012-07-27 2015-01-21 Innocom Tech Shenzhen Co Ltd 液晶顯示裝置
TWI613759B (zh) * 2012-11-28 2018-02-01 半導體能源研究所股份有限公司 顯示裝置
KR102021506B1 (ko) * 2013-03-15 2019-11-04 삼성디스플레이 주식회사 액정 표시 장치
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
CN103779360B (zh) 2014-02-12 2017-02-15 鄂尔多斯市源盛光电有限责任公司 显示基板及其制作方法、显示装置
CN103941505B (zh) * 2014-03-06 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103928471B (zh) * 2014-03-24 2016-10-05 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103941507B (zh) * 2014-04-02 2017-01-11 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
TW201602648A (zh) 2014-07-01 2016-01-16 群創光電股份有限公司 顯示面板
KR102241846B1 (ko) * 2014-07-16 2021-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN104465396B (zh) * 2014-11-26 2017-05-31 合肥鑫晟光电科技有限公司 液晶显示面板的薄膜晶体管的制备方法和液晶显示面板
CN104865730A (zh) * 2015-05-26 2015-08-26 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
KR102602166B1 (ko) * 2016-06-30 2023-11-14 삼성디스플레이 주식회사 액정 표시 장치
CN107195640A (zh) * 2017-06-28 2017-09-22 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
KR102468861B1 (ko) * 2017-12-22 2022-11-18 엘지디스플레이 주식회사 전계발광표시장치
CN109407388A (zh) 2018-11-14 2019-03-01 惠科股份有限公司 一种显示面板的制程方法、显示面板及显示装置
US11886084B2 (en) 2020-10-30 2024-01-30 Boe Technology Group Co., Ltd. Display substrate, display panel and display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267011B2 (ja) 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JPH0968721A (ja) 1995-08-31 1997-03-11 Sharp Corp 液晶表示素子
JPH09105953A (ja) * 1995-10-12 1997-04-22 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP3376376B2 (ja) 1999-03-19 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びそれを用いた電子機器
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
US7046315B2 (en) * 2002-12-06 2006-05-16 Lg.Philips Lcd Co., Ltd. Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
KR100945442B1 (ko) * 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
US7379136B2 (en) 2003-12-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Transflective type liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
KR20070033072A (ko) 2007-03-26
JP2007086738A (ja) 2007-04-05
CN100559238C (zh) 2009-11-11
US20070064179A1 (en) 2007-03-22
US8848142B2 (en) 2014-09-30
CN1936660A (zh) 2007-03-28

Similar Documents

Publication Publication Date Title
KR101177720B1 (ko) 액정표시장치와 그 제조방법
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100638525B1 (ko) 컬러 액정표시장치용 어레이기판 제조방법
KR100746140B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2007103910A (ja) 液晶表示装置用アレイ基板及びその製造方法、液晶表示装置用薄膜トランジスタ及びその製造方法並びに液晶表示装置
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101189147B1 (ko) 액정표시장치와 그 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101405367B1 (ko) 액정표시장치와 그 제조방법
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101198216B1 (ko) 액정표시장치와 그 제조방법
JPH0682830A (ja) アクティブマトリックス液晶表示装置およびその製造方法
KR101190044B1 (ko) 액정표시장치와 그 제조방법
KR101189146B1 (ko) 액정표시장치와 그 제조방법
KR101262091B1 (ko) 액정표시장치와 그 제조방법
KR101244387B1 (ko) 액정표시장치와 그 제조방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101198217B1 (ko) 액정표시장치와 그 제조방법
KR101189136B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 6